KR20180128779A

KR20180128779A - 카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법

Info

Publication number: KR20180128779A
Application number: KR1020170064316A
Authority: KR
Inventors: 임선일; 조호준; 양준성
Original assignee: 성균관대학교산학협력단
Priority date: 2017-05-24
Filing date: 2017-05-24
Publication date: 2018-12-04
Also published as: KR101980964B1

Abstract

효율적으로 지연 기반 (Delay Based) PUF 의 신뢰도를 향상시킬 수 있는 카운터 기반 물리적 복제 방지 함수 장치가 제공된다. PUF 장치는, 하나 이상의 멀티플렉서 - 여기서, 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함 - 들을 연결하여 구성된 멀티플렉서 어레이와, 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터와, 멀티플렉서 어레이의 최종 출력 단자들을 멀티플렉서 어레이의 최초 입력 단자들에 각각 연결하는 피드백 루프, 및 2 이상의 카운터의 최상위 비트들에 각각 연결되어, 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력하는 아비터 (arbiter) 를 포함한다. 따라서, 종래 신뢰도 높은 PUF 구성을 위해 요구되던 면적과 전력 소비를 크게 감소시킬 수 있다.

Description

카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법{PHYSICALLY UNCLOABLE FUNCTION DEVICE BASED ON COUNTER AND METHOD FOR ACQUIRING CHALLENGE-RESPONSE THEREOF}

본 발명은 물리적 복제 방지 함수 (Physically Unclonable Function, PUF) 에 관한 것으로서, 보다 구체적으로는 지연 기반 PUF 의 신뢰도 (Reliability) 를 향상시키기 위한 장치 및 방법에 관한 것이다.

최근 공정상에 발생하는 무작위적인 변이를 이용해 예를 들어, 장치 인증 (Device authentication) 이나 비밀 키 생성 (Secret key generation) 과 같은 보안 목적으로 사용하는 물리적 복제 방지 함수 (Physically Unclonable Function, 이하 "PUF"라 함) 의 개념이 등장하였다. PUF 는 하드웨어 상으로 구현하는 함수의 일종으로 입력을 챌린지 (challenge), 출력을 응답 (response) 이라 칭한다. PUF 를 보안 목적으로 사용하기 위해서는 여러 조건을 갖춰야 하는데, 그 중 PUF 의 동작 안정성을 평가할 수 있는 지표 중 하나는 신뢰도이다. 신뢰도는 동일한 챌린지를 반복하여 입력했을 때 출력되는 응답이 일정한지 여부를 측정하는 척도가 될 수 있다.

관련하여, PUF 는 하드웨어의 아날로그적인 특성을 이용하는 것이기 때문에 온도나 공급 전압 등 주위 환경이 바뀌게 되면 같은 챌린지를 입력하더라도 종전과는 다른 응답이 출력될 수 있다. 하지만, PUF 를 보안 목적으로 사용하기 위해서는 같은 챌린지를 입력하면 항상 같은 응답이 출력되어야 한다. 이를 수치로 나타낸 것을 신뢰도라고 하며, PUF 의 신뢰도를 향상시키는 것이 중요하다. 종래에 이 문제를 해결하기 위해서, PUF 회로 이외에 주위 환경에 의한 변화를 보정하기 위한 추가적인 회로 (post processing logic) 를 구비하는 방법이 제안된 바 있다. 그러나 이러한 방법은 PUF 회로에 비해 큰 면적을 차지하고 많은 전력을 소모하므로 비효율적인 방법이다.

한국 등록특허공보 제10-1408619호 ("커패시터 용량 편차 기반 물리적 복제 방지 기능 시스템", 충북대학교 산학협력단)

전술한 문제점을 해결하기 위한 본 발명의 목적은 적은 면적을 차지하면서도 효율적으로 지연 기반 (Delay Based) PUF 의 신뢰도를 향상시킬 수 있는 카운터 기반 물리적 복제 방지 함수 장치를 제공하는 것이다.

전술한 문제점을 해결하기 위한 본 발명의 다른 목적은 적은 면적을 차지하면서도 효율적으로 지연 기반 PUF 의 신뢰도를 향상시킬 수 있는, 물리적 복제 방지 함수를 이용한 챌린지-응답 획득 방법을 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

전술한 문제점을 해결하기 위한 본 발명의 일 실시예에 따른 카운터 기반 PUF (Physically Unclonable Function) 장치는, 하나 이상의 멀티플렉서 - 여기서, 상기 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함 - 들을 연결하여 구성된 멀티플렉서 어레이; 상기 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터; 상기 멀티플렉서 어레이의 최종 출력 단자들을 상기 멀티플렉서 어레이의 최초 입력 단자들에 각각 연결하는 피드백 루프; 및 상기 2 이상의 카운터의 최상위 비트들에 각각 연결되어, 상기 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력하는 아비터 (arbiter) 를 포함할 수 있다.

일 측면에 따르면, 상기 피드백 루프는, 상기 2 이상의 지연 경로가 상기 피드백 루프를 거친 후에도 일정하게 반복될 수 있도록 상기 멀티플렉서 어레이의 최종 출력 단자들과 상기 멀티플렉서 어레이의 최초 입력 단자들 사이의 연결 관계를 조정하는 피드백 멀티플렉서를 포함할 수 있다.

일 측면에 따르면, 상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 변경된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 변경할 수 있다.

일 측면에 따르면, 상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 유지된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 유지할 수 있다.

일 측면에 따르면, 상기 피드백 루프는, 상기 피드백 루프에 따른 루프의 반복에 대응하여 상기 카운터의 값을 증가시키기 위해 상기 2 이상의 지연 경로 각각에 대해 인버터를 더 포함할 수 있다.

일 측면에 따르면, 상기 카운터는 레지스터 (registor) 로 구성될 수 있다.

일 측면에 따르면, 상기 아비터는 플립 플롭 (flip-flop) 으로 구성될 수 있다.

일 측면에 따르면, 상기 2 이상의 카운터의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 상기 카운터의 값들 사이의 차를 계산하기 위한 연산부를 더 포함할 수 있다.

일 측면에 따르면, 제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 작은 경우, 상기 제 1 챌린지 입력 및 상기 제 1 챌린지 입력에 따른 응답은 더 이상 챌린지 - 응답 쌍으로서 사용되지 않을 수 있다.

일 측면에 따르면, 상기 카운터 기반 PUF 장치는, 제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우, 상기 제 1 챌린지 입력을 안정한 챌린지 입력 리스트에 저장하는 챌린지 메모리를 더 포함할 수 있다.

일 측면에 따르면, 상기 카운터 기반 PUF 장치는 서버와 연결되고, 상기 연산부 및 상기 챌린지 메모리는 상기 서버에 포함될 수 있다.

전술한 문제점을 해결하기 위한 본 발명의 다른 실시예에 따른 카운터 기반 PUF (Physically Unclonable Function) 를 이용한 챌린지-응답 획득 방법은, 하나 이상의 멀티플렉서 - 여기서, 상기 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함 - 들을 연결하여 구성된 멀티플렉서 어레이의 최초 입력 단자들에서 입력 신호를 수신하고, 각각의 챌린지 입력 단자들에서 챌린지 입력에 대응하는 신호를 수신하는 단계; 상기 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터에서 상기 최종 출력 단자로부터의 신호를 수신하고, 상기 멀티플렉서 어레이의 최종 출력 단자들의 신호를 피드백 루프를 통해 상기 멀티플렉서 어레이의 최초 입력 단자들에서 각각 수신하는 단계; 및 상기 2 이상의 카운터의 최상위 비트들에 각각 연결된 아비터 (arbiter) 에서, 상기 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력하는 단계를 포함할 수 있다.

일 측면에 따르면, 상기 상이한 응답을 출력하는 단계는, 상기 2 이상의 카운터의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 상기 카운터의 값들 사이의 차를 계산하는 단계를 포함할 수 있다.

일 측면에 따르면, 제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우, 상기 제 1 챌린지 입력을 챌린지 메모리 내의 안정한 챌린지 입력 리스트에 저장하는 단계를 더 포함할 수 있다.

개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.

전술한 본 발명의 일 실시예에 따른 카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법에 따르면, 적은 면적을 차지하면서도 효율적으로 지연 기반 (Delay Based) PUF 의 신뢰도를 향상시킬 수 있다. 즉, 종래 기술이 PUF 의 신뢰도 향상을 위해 환경 변화를 보정하기 위한 추가적인 회로를 구비함으로써 PUF 회로 구성에 큰 면적이 소요되고 소비 전력 역시 크게 요구되었던 문제점을 해결할 수 있다.

뿐만 아니라, 본 발명의 일 실시예에 따른 카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법에 따르면, 지연 경로들 간의 차이가 적은 챌린지들에 대해서 이를 불안정하다고 간주하여 실제 PUF 를 사용함에 있어서 걸러내어 사용하지 않도록 함으로써, 더욱 더 향상된 신뢰도를 달성할 수 있다.

도 1 은 종래 지연 기반 물리적 복제 방지 함수 (Delay based PUF) 장치인 아비터 (Arbiter) PUF 의 구성을 나타내는 블록 회로도이다.
도 2 는 본 발명의 일 실시예에 따른 카운터 기반 물리적 복제 방지 함수 장치의 구성을 나타내는 블록 회로도이다.
도 3 은 도 2 의 카운터와 관련된 일 실시예의 상세 구성도이다.
도 4 는 본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법의 흐름도이다.
도 5 는 도 4 의 응답 출력 단계의 상세 흐름도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

앞서 살핀 바와 같이, 공정상에 발생하는 무작위적인 변이를 이용한 물리적 복제 방지 함수 (Physically Unclonable Function, PUF) 를 장치 인증과 같은 보안 목적으로 사용하기 위한 시도가 이루어지고 있으나, 보안 목적 사용을 위해서는 동일 챌린지에 대한 동일 응답을 보장할 수 있는 PUF 의 신뢰도 (Reliability) 를 확보하는 것이 중요하다.

종래 PUF 의 신뢰도 확보를 위한 방안으로서 PUF 장치 주변 환경의 변화를 보정하는 추가 회로의 도입이 검토되었으나, 이는 PUF 회로 구성에 큰 면적을 필요로하고 많은 전력을 소모하는 단점이 있었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 현재 존재하고 있는 다양한 PUF 중에서, 예를 들어 가장 보편적으로 사용되고 있는 지연 기반 PUF (Delay based PUF), 또는 아비터 PUF (Arbiter PUF) 의 신뢰도를 향상시키기 위한 장치 및 방법에 관한 것이다.

본 발명은 적은 면적을 사용해 간단하고 효율적으로 지연 기반 PUF 의 신뢰도를 향상시키는 것을 일 목적으로 한다. 지연 기반 PUF 의 끝 부분에 카운터를 추가하고 처음으로 되돌아가는 피드백 루프를 형성하면, 카운터가 예를 들어 두 개의 지연 경로 (Delay path) 의 차이를 증폭시켜주는 역할을 할 수 있다. 이를 통해 주위의 환경 변화에도 안정한 챌린지-응답 쌍을 얻을 수 있는 지연 기반 PUF 를 구성하는 것이 가능하다.

기존에는 큰 면적을 차지하고 전력 소모가 많았던 사후 처리 (post processing) 등을 사용하여 신뢰도 문제를 해결했던 것에 비해, 본 발명에서는 예를 들어 레지스터 소수로 구성된 카운터, 예를 들어 기본 논리 게이트 (logic gate) 소수로 구성된 피드백 루프만을 추가하는 것에 의해, 아주 작은 추가 면적으로도 상당한 신뢰도 향상을 기대할 수 있다.

또한, 예를 들어 두 개의 서로 상이한 지연 경로에 대응하는 카운터의 값을 비교하는 것에 의해 각 챌린지에 의해 형성되는 두 개의 지연 경로의 차이를 쉽게 측정할 수 있다. 이를 활용해 지연 경로의 차이가 적은 챌린지들은 불안정하다고 간주하여 실제 PUF 를 사용할 때 걸러내어 (trimming) 사용하지 않으면 더욱더 PUF 의 신뢰도를 향상시킬 수 있다.

도 1 은 종래 지연 기반 물리적 복제 방지 함수 (Delay based PUF) 장치인 아비터 (Arbiter) PUF 의 구성을 나타내는 블록 회로도이다. 도 1 에 도시된 바와 같이, 아비터 PUF 는 하나 이상의 멀티플렉서 (10-1, 10-2, …, 10-N) 들을 연결하여 구성된 멀티플렉서 어레이 (10) 와 아비터 (20) 를 포함한다.

멀티플렉서 어레이 (10) 의 최초 입력 단자들에는 입력 신호 (1) 가 각각 입력되어 두 개의 상이한 지연 경로의 시작점을 형성하고, 멀티플렉서 어레이 (10) 에 포함된 하나 이상의 멀티플렉서 (10-1, 10-2, …, 10-N) 들 각각은 N 비트의 챌린지 입력 (3) 에 대응하여 각 멀티플렉서에 상응하는 챌린지 입력 신호를 수신하여, 각각의 챌린지 입력 신호에 따라 해당하는 멀티플렉서 내에서의 지연 경로들을 서로 교차시키거나, 또는 유지할 수 있다. 따라서, 상이한 챌린지에 따른 상이한 지연 경로들의 설정이 가능하다.

아비터 (20) 는 멀티플렉서 어레이 (10) 의 최종 출력에 연결되어 각 지연 경로의 선후 관계에 따른 응답 (Response, 5) 을 출력함으로써, 각각의 챌린지에 대응하는 응답의 출력이 가능하다.

그러나 이와 같은 PUF 장치를 보안 목적으로 사용하기 위해서는 동일 챌린지에 대한 동일 응답을 보장할 수 있는 PUF 의 신뢰도 (Reliability) 를 확보하는 것이 중요하고, 환경 조건 보정을 위한 추가 회로의 도입은 큰 면적 및 전력 소모를 요구하는 문제점이 있었다.

카운터 기반 물리적 복제 방지 함수 장치

관련하여, 본 발명의 일 실시예에 따른 카운터 기반 PUF (Physically Unclonable Function) 장치 및 이를 이용한 챌린지-응답 획득 방법은 면적 및 전력의 요구를 최소화하면서 지연 기반 PUF 의 신뢰도를 향상시킬 수 있다.

먼저, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치는, 이를 위해 기존의 지연 기반 PUF 의 끝 부분에 예를 들어 레지스터로 구성된 카운터를 추가하고, 처음 부분으로 되돌아가는 피드백 루프를 형성할 수 있다. 이때, 피드백 루프는 지연 기반 PUF 를 동작시킬 때 피드백 루프를 통과하여 반복되는 루프에서도 각 신호가 진행하는 경로를 일정하게 해주기 위하여 멀티플렉서를 이용해 챌린지에 따라 경로를 유지 또는 변경시켜주는 역할을 하게 할 수 있다. 그리고 카운터 값을 루프를 돌 때마다 증가시켜주기 위하여 인버터를 추가할 수 있다. 최종 응답은 카운터의 최상위 비트를 아비터에 연결하여 두 경로 중 어느 쪽의 신호가 먼저 오는지 비교하여 만들어낼 수 있다.

도 2 는 본 발명의 일 실시예에 따른 카운터 기반 물리적 복제 방지 함수 장치의 구성을 나타내는 블록 회로도이다. 이하, 도 2 를 참조하여, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치의 구성을 보다 상세하게 설명한다.

도 2 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치는 하나 이상의 멀티플렉서들 (100-1, 100-2, …, 100-N) 을 연결하여 구성된 멀티플렉서 어레이 (100) 와, 카운터 (200), 피드백 회로 (300) 및 아비터 (400) 를 포함할 수 있다.

여기서, 하나 이상의 멀티플렉서들 (100-1, 100-2, …, 100-N) 각각은 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함하고, 멀티플렉서들 (100-1, 100-2, …, 100-N) 이 직렬로 연결됨으로써, 최초 입력 단자들 (110-1, 110-2) 과 최종 출력 단자들 (120-1, 120-2) 을 가지는 멀티플렉서 어레이를 구성할 수 있다.

멀티플렉서 어레이 (100) 의 최초 입력 단자들 (110-1, 110-2) 에는 입력 신호 (101) 가 각각 입력되어, 예를 들어 두 개의 상이한 지연 경로의 시작점을 형성하고, 멀티플렉서 어레이 (100) 에 포함된 하나 이상의 멀티플렉서 (100-1, 100-2, …, 100-N) 들 각각은 N 비트의 챌린지 입력 (103) 에 대응하여 각 멀티플렉서에 상응하는 챌린지 입력 신호를 수신하여, 각각의 챌린지 입력 신호에 따라 해당하는 멀티플렉서 내에서의 지연 경로들을 서로 교차시키거나, 또는 유지할 수 있다. 따라서, 상이한 챌린지에 따른 상이한 지연 경로들의 설정이 가능하다.

2 이상의 카운터 (200) 는 멀티플렉서 어레이 (100) 의 최종 출력 단자들 (120-1, 120-2) 에 각각 연결되어, 각 지연 경로의 신호들을 수신할 때마다 상기 카운터 (200) 각각의 하위 비트부터 상위 비트의 순서로 카운터 값을 채워나갈 수 있다. 카운터 (200) 의 크기는 본 발명의 일 실시예에 따른 카운터 기반 PUF 의 적용 분야에 따라 요구되는 신뢰도의 정도를 기반으로 설정될 수 있다. 보다 높은 신뢰도가 요구되는 경우, 카운터의 값을 크게 설정하여 멀티플렉서 어레이 (100) 에 대한 루프 회수를 증가시킬 수 있고, 비교적 낮은 신뢰도가 요구되는 경우에는 카운터의 값을 작게 설정하여 멀티플렉서 어레이 (100) 에 대한 루프 회수를 감소시킬 수 있다. 한편, 카운터 (200) 는 예를 들어 레지스터 (registor) 로서 구성될 수 있다.

피드백 루프 (300) 는 멀티플렉서 어레이 (100) 의 최종 출력 단자들 (120-1, 120-2) 을 멀티플렉서 어레이 (100) 의 최초 입력 단자들 (110-1, 110-2) 에 각각 연결함으로써 멀티플렉서 어레이 (100) 에 대한 반복 루프를 형성할 수 있고, 카운터 크기에 따라 조절될 수 있는 횟수만큼 멀티플렉서 어레이 (100) 에 의해 구성된 지연 경로들을 반복하여 진행시킬 수 있다.

한편, 입력될 수 있는 복수의 상이한 챌린지 (103) 의 각각에 대해서, 어떠한 챌린지 (103) 가 입력되는 경우에도 멀티플렉서 어레이 (100) 의 반복 루프가 일정한 지연 경로를 반복하여 거칠 수 있도록 하기 위해서는 멀티플렉서 어레이 (100) 의 최종 출력 단자들 (120-1, 120-2) 과 멀티플렉서 어레이 (100) 의 최초 입력 단자들 (110-1, 110-2) 사이의 연결 관계를 적절히 조절하는 것이 필요하다. 따라서, 피드백 루프 (300) 는, 2 이상의 지연 경로가 피드백 루프 (300) 를 거친 후에도 일정하게 반복될 수 있도록 멀티플렉서 어레이 (100) 의 최종 출력 단자들 (120-1, 120-2) 과 멀티플렉서 어레이 (100) 의 최초 입력 단자들 (110-1, 110-2) 사이의 연결 관계를 조정하는 피드백 멀티플렉서 (310) 를 포함할 수 있다.

예를 들어, 만약 제 1 챌린지 입력이 입력되는 경우에는 최초 입력 단자 (110-1) 로 입력된 신호가 최종 출력 단자 (120-1) 로 출력되고 최초 입력 단자 (110-2) 로 입력된 신호가 최종 출력 단자 (120-2) 로 출력될 수 있는 반면, 제 2 챌린지 입력이 입력되는 경우에는 최초 입력 단자 (110-1) 로 입력된 신호가 최종 출력 단자 (120-2) 로 출력되고 최초 입력 단자 (110-2) 로 입력된 신호가 최종 출력 단자 (120-1) 로 출력될 수 있다. 따라서 제 1 챌린지 입력이 입력되는 경우에 피드백 멀티플렉서 (310) 는 지연 경로를 유지하여 최종 출력 단자 (120-1) 를 최초 입력 단자 (110-1) 에 연결하고 최종 출력 단자 (120-2) 를 최초 입력 단자 (110-2) 에 연결할 수 있다. 또한 제 2 챌린지 입력이 입력되는 경우에 피드백 멀티플렉서 (310) 는 지연 경로를 교차시켜 최종 출력 단자 (120-1) 를 최초 입력 단자 (110-2) 에 연결하고 최종 출력 단자 (120-2) 를 최초 입력 단자 (110-1) 에 연결할 수 있다.

다시 말해, 피드백 멀티플렉서 (310) 는, 챌린지 입력에 따른 멀티플렉서 어레이 (100) 의 최초 입력 단자 - 최종 출력 단자 대응이 변경된다는 결정에 응답하여 피드백 멀티플렉서 (310) 의 입력 - 출력 대응을 변경할 수 있고, 챌린지 입력에 따른 멀티플렉서 어레이 (100) 의 최초 입력 단자 - 최종 출력 단자 대응이 유지된다는 결정에 응답하여 피드백 멀티플렉서 (310) 의 입력 - 출력 대응을 유지할 수 있다.

한편, 피드백 루프 (300) 는, 피드백 루프 (300) 에 따른 루프의 반복에 대응하여 카운터 (200) 의 값을 증가시키기 위해 2 이상의 지연 경로 각각에 대해 인버터 (320) 를 더 포함할 수 있다. 여기서, 인버터 (320) 는 전술한 피드백 멀티플렉서 (310) 에 선행하여 배치될 수 있고, 피드백 멀티플렉서 (310) 에 후행하여 배치될 수도 있다.

다시 도 2 를 참조하면 아비터 (arbiter, 400) 는 2 이상의 카운터 (200) 의 최상위 비트들에 각각 연결되어, 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response, 105) 을 출력함으로써, 각각의 챌린지에 대응하는 응답의 출력이 가능하다. 카운터 (200) 및 피드백 회로 (300) 에 따라 각 지연 경로들을 반복시킴으로써 적어도 2 이상의 지연 경로들 사이의 차이를 더욱 증폭시킬 수 있고, 동일한 챌린지에 대해 동일한 응답이 출력될 수 있는 신뢰도의 향상이 최소화된 면적과 전력 소비를 기반으로 달성될 수 있다.

선별적 챌린지 사용

한편, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치는, 신뢰도를 더욱 향상시키기 위하여 실제 PUF 를 사용할 때 안정한 챌린지들을 선별적으로 사용할 수 있다. 이를 위해 예를 들어 두 카운터의 값 중 어느 한 곳의 최상위 비트가 1이 되는 순간 두 카운터의 차를 계산할 수 있다. 계산된 값의 절대값이 크면 클수록 두 경로들 간의 지연 정도의 차이가 크다고 생각할 수 있으므로 이를 안정한 챌린지로 선택할 수 있다. 각 PUF 의 사용처에 따라 요구되는 신뢰도의 수준이 다르므로, 요구 신뢰도 수준에 따라 사용하는 카운터의 크기, 선별하는 챌린지 개수의 정도는 선택적으로 결정할 수 있다.

관련하여, 도 3 은 도 2 의 카운터와 관련된 일 실시예의 상세 구성도이다. 도 3 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치는, 2 이상의 카운터 (200) 의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 카운터 (200) 의 값들 사이의 차를 계산하기 위한 연산부 (210) 를 더 포함할 수 있다. 연산의 결과, 예를 들어 제 1 챌린지 입력에 따라 카운터 (200) 의 최상위 비트 중 어느 하나의 값이 1이 되는 시점에서의 카운터 (200) 의 값들 사이의 차가 미리 설정한 임계값보다 작은 경우, 제 1 챌린지 입력 및 상기 제 1 챌린지 입력에 따른 응답은 더 이상 챌린지 - 응답 쌍으로서 사용되지 않을 수 있다.

반면에, 카운터 기반 PUF 장치는, 제 1 챌린지 입력에 따른 카운터 (200) 의 최상위 비트 중 어느 하나의 값이 1이 되는 시점에서의 카운터 (200) 의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우에는 상기 제 1 챌린지 입력을 안정한 챌린지 입력 리스트로서 저장하는 챌린지 메모리 (220) 를 더 포함할 수 있다.

본 발명의 다른 실시예에 따르면, 상술한 연산부 (210) 및 챌린지 메모리 (220) 는 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치의 외부에 존재할 수도 있다. 즉, 카운터 기반 PUF 장치의 사용 용도에 따라, 상기 연산부 (210) 및 챌린지 메모리 (220) 는 상기 카운터 기반 PUF 장치와 분리된 별도의 엔티티 (예를 들어, 서버) 에 포함됨으로써, 상기 카운터 기반 PUF 장치와의 연결을 통해 상기 카운터 기반 PUF 장치에 포함된 카운터 (200) 의 비트에 대한 연산을 수행하고, 그 결과에 따른 안정한 챌린지 입력 리스트를 저장할 수도 있다.

일 측면에 따르면, 본 발명의 일 실시예에 따른 카운터 기반 PUF 장치를 실제 활용하기에 앞서 복수의 상이한 챌린지들을 입력함으로써 안정한 챌린지 입력 리스트를 생성하고, 챌린지 메모리 (200) 의 챌린지 입력 리스트에 저장된 챌린지들만을 실질적인 보안 목적의 PUF 장치의 사용에 이용할 수 있다.

한편, 앞서 살핀 바와 같이 안정한 챌린지로의 판단을 위한 미리 설정한 임계값은 PUF 의 사용처에 따라 요구되는 신뢰도의 수준을 기반으로 결정될 수 있다.

카운터 기반 PUF 를 이용한 챌린지 -응답 획득 방법

한편, 도 4 는 본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법의 흐름도이고, 도 5 는 도 4 의 응답 출력 단계의 상세 흐름도이다. 이하, 도 4 및 도 5 를 참조하여, 본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법을 보다 구체적으로 설명한다.

도 4 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 카운터 기반 PUF (Physically Unclonable Function) 를 이용한 챌린지-응답 획득 방법은, 먼저 하나 이상의 멀티플렉서들을 연결하여 구성된 멀티플렉서 어레이의 최초 입력 단자들에서 입력 신호를 수신하고, 각각의 챌린지 입력 단자들에서 챌린지 입력에 대응하는 신호를 수신할 수 있다 (단계 410). 여기서, 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함할 수 있다.

이후, 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터에서 최종 출력 단자로부터의 신호를 수신하고, 멀티플렉서 어레이의 최종 출력 단자들의 신호를 피드백 루프를 통해 멀티플렉서 어레이의 최초 입력 단자들에서 각각 수신하도록 할 수 있다 (단계 420).

또한, 2 이상의 카운터의 최상위 비트들에 각각 연결된 아비터 (arbiter) 에서, 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력할 수 있다 (단계 430).

한편, 도 5 를 참조하면, 본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법에 있어서, 상기 상이한 응답을 출력하는 단계 (단계430) 는, 2 이상의 카운터의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 상기 카운터의 값들 사이의 차를 계산하는 단계 (단계 431) 를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법은 제 1 챌린지 입력에 따른 카운터의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우, 상기 제 1 챌린지 입력을 챌린지 메모리 내의 안정한 챌린지 입력 리스트에 저장하는 단계 (단계 433) 를 더 포함할 수 있다.

본 발명의 일 실시예에 따른 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법의 보다 구체적인 동작 또는 이에 사용되는 카운터 기반 PUF 의 구체적인 구성은 전술한 본 발명의 일 실시예에 따른 카운터 기반 PUF 의 동작 및 구성을 따를 수 있다.

상술한 본 발명에 따른 카운터 기반 PUF 의 제어 알고리즘 또는 카운터 기반 PUF 를 이용하여 챌린지-응답을 획득하기 위한 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체로는 컴퓨터 시스템에 의하여 해독될 수 있는 데이터가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(Read Only Memory), RAM(Random Access Memory), 자기 테이프, 자기 디스크, 플래시 메모리, 광 데이터 저장장치 등이 있을 수 있다. 또한, 컴퓨터로 판독 가능한 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다.

이상, 도면 및 실시예를 참조하여 설명하였지만, 본 발명의 보호범위가 상기 도면 또는 실시예에 의해 한정되는 것을 의미하지는 않으며 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 본 발명은 앞서 설명한 기본적인 지연 기반 PUF 이외에 지연 기반 PUF 의 성능을 향상시키기 위한 모든 방법에 대해 확장 적용할 수 있다.

101 : 입력 신호
103 : 챌린지 (Challenge) 입력 신호
105 : 응답 (Response) 신호
100 : 멀티플렉서 어레이
110 : 최초 입력 단자
120 : 최종 출력 단자
200 : 카운터
300 : 피드백 루프
310 : 피드백 멀티플렉서
320 : 인버터
400 : 아비터

Claims

하나 이상의 멀티플렉서 - 여기서, 상기 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함 - 들을 연결하여 구성된 멀티플렉서 어레이;
상기 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터;
상기 멀티플렉서 어레이의 최종 출력 단자들을 상기 멀티플렉서 어레이의 최초 입력 단자들에 각각 연결하는 피드백 루프; 및
상기 2 이상의 카운터의 최상위 비트들에 각각 연결되어, 상기 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력하는 아비터 (arbiter) 를 포함하는, 카운터 기반 PUF (Physically Unclonable Function) 장치.
제 1 항에 있어서,
상기 피드백 루프는, 상기 2 이상의 지연 경로가 상기 피드백 루프를 거친 후에도 일정하게 반복될 수 있도록 상기 멀티플렉서 어레이의 최종 출력 단자들과 상기 멀티플렉서 어레이의 최초 입력 단자들 사이의 연결 관계를 조정하는 피드백 멀티플렉서를 포함하는, 카운터 기반 PUF 장치.
제 2 항에 있어서,
상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 변경된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 변경하는, 카운터 기반 PUF 장치.
제 2 항에 있어서,
상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 유지된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 유지하는, 카운터 기반 PUF 장치.
제 1 항에 있어서,
상기 피드백 루프는, 상기 피드백 루프에 따른 루프의 반복에 대응하여 상기 카운터의 값을 증가시키기 위해 상기 2 이상의 지연 경로 각각에 대해 인버터를 더 포함하는, 카운터 기반 PUF 장치.
제 1 항에 있어서,
상기 카운터는 레지스터 (registor) 로 구성되는, 카운터 기반 PUF 장치.
제 1 항에 있어서,
상기 아비터는 플립 플롭 (flip-flop) 으로 구성되는, 카운터 기반 PUF 장치.
제 1 항에 있어서,
상기 2 이상의 카운터의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 상기 카운터의 값들 사이의 차를 계산하기 위한 연산부를 더 포함하는, 카운터 기반 PUF 장치.
제 8 항에 있어서,
제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 작은 경우, 상기 제 1 챌린지 입력 및 상기 제 1 챌린지 입력에 따른 응답은 더 이상 챌린지 - 응답 쌍으로서 사용되지 않는, 카운터 기반 PUF 장치.
제 8 항에 있어서,
제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우, 상기 제 1 챌린지 입력을 안정한 챌린지 입력 리스트에 저장하는 챌린지 메모리를 더 포함하는, 카운터 기반 PUF 장치.
제 10 항에 있어서,
상기 카운터 기반 PUF 장치는 서버와 연결되고,
상기 연산부 및 상기 챌린지 메모리는 상기 서버에 포함되는, 카운터 기반 PUF 장치.
하나 이상의 멀티플렉서 - 여기서, 상기 멀티플렉서는 적어도 2 이상의 지연 경로에 대응하는 적어도 2 이상의 입력 단자 및 적어도 2 이상의 출력 단자와, 챌린지 (Challenge) 입력 단자를 포함 - 들을 연결하여 구성된 멀티플렉서 어레이의 최초 입력 단자들에서 입력 신호를 수신하고, 각각의 챌린지 입력 단자들에서 챌린지 입력에 대응하는 신호를 수신하는 단계;
상기 멀티플렉서 어레이의 최종 출력 단자들에 각각 연결된 2 이상의 카운터에서 상기 최종 출력 단자로부터의 신호를 수신하고, 상기 멀티플렉서 어레이의 최종 출력 단자들의 신호를 피드백 루프를 통해 상기 멀티플렉서 어레이의 최초 입력 단자들에서 각각 수신하는 단계; 및
상기 2 이상의 카운터의 최상위 비트들에 각각 연결된 아비터 (arbiter) 에서, 상기 2 이상의 지연 경로에 각각 대응하는 신호의 도착 선후에 따른 상이한 응답 (Response) 을 출력하는 단계를 포함하는, 카운터 기반 PUF (Physically Unclonable Function) 를 이용한 챌린지-응답 획득 방법.
제 12 항에 있어서,
상기 피드백 루프는, 상기 2 이상의 지연 경로가 상기 피드백 루프를 거친 후에도 일정하게 반복될 수 있도록 상기 멀티플렉서 어레이의 최종 출력 단자들과 상기 멀티플렉서 어레이의 최초 입력 단자들 사이의 연결 관계를 조정하는 피드백 멀티플렉서를 포함하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 13 항에 있어서,
상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 변경된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 변경하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 13 항에 있어서,
상기 피드백 멀티플렉서는, 챌린지 입력에 따른 상기 멀티플렉서 어레이의 최초 입력 단자 - 최종 출력 단자 대응이 유지된다는 결정에 응답하여 상기 피드백 멀티플렉서의 입력 - 출력 대응을 유지하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 12 항에 있어서,
상기 피드백 루프는, 상기 피드백 루프에 따른 루프의 반복에 대응하여 상기 카운터의 값을 증가시키기 위해 상기 2 이상의 지연 경로 각각에 대해 인버터를 더 포함하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 12 항에 있어서,
상기 카운터는 레지스터 (registor) 로 구성되는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 12 항에 있어서,
상기 아비터는 플립 플롭 (flip-flop) 으로 구성되는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 12 항에 있어서,
상기 상이한 응답을 출력하는 단계는, 상기 2 이상의 카운터의 최상위 비트 중 어느 하나의 값이 1 이 되는 시점에서 상기 카운터의 값들 사이의 차를 계산하는 단계를 포함하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.
제 19 항에 있어서,
제 1 챌린지 입력에 따른 상기 카운터의 값들 사이의 차가 미리 설정한 임계값보다 큰 경우, 상기 제 1 챌린지 입력을 챌린지 메모리 내의 안정한 챌린지 입력 리스트에 저장하는 단계를 더 포함하는, 카운터 기반 PUF 를 이용한 챌린지-응답 획득 방법.