KR20180116099A - Method for enhancing transmission efficiency of MST driver and driver device for the same - Google Patents
Method for enhancing transmission efficiency of MST driver and driver device for the same Download PDFInfo
- Publication number
- KR20180116099A KR20180116099A KR1020170144761A KR20170144761A KR20180116099A KR 20180116099 A KR20180116099 A KR 20180116099A KR 1020170144761 A KR1020170144761 A KR 1020170144761A KR 20170144761 A KR20170144761 A KR 20170144761A KR 20180116099 A KR20180116099 A KR 20180116099A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- value
- coil
- coil current
- terminal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000005540 biological transmission Effects 0.000 title description 2
- 230000002708 enhancing effect Effects 0.000 title 1
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000000670 limiting effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/24—Inductive coupling
-
- H04B5/0075—
-
- H04B5/0025—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
Description
본 발명은 MST 코일을 구동하는 MST 드라이버 전자장치에 관한 것으로서 특히 MST 코일에 흐르는 전류의 크기를 제한하는 기술에 관한 것이다.BACKGROUND OF THE
모바일 폰에서 MST(Magnetic stripe Transmission)를 이용하여 정보를 전달하는 TX(Transmitter)를 구성하는 스위치들의 연결 형상은 브릿지 구조의 형태를 갖는다. 상기 스위치들의 온 오프를 조절함으로써 MST 코일에 흐르는 코일전류의 방향 및 지속시간을 조절한다. In the mobile phone, the connection shape of the switches constituting the TX (Transmitter) for transmitting information using MST (Magnetic stripe Transmission) has the form of a bridge structure. And adjusts the direction and duration of the coil current flowing in the MST coil by adjusting the ON / OFF of the switches.
도 1은 종래기술에 따라 MST 코일에 흐르는 코일전류와 RX 장치에서 수신하는 감지 전압의 관계를 나타낸 타이밍 다이어그램이다.1 is a timing diagram showing a relation between a coil current flowing through an MST coil and a sense voltage received by an RX device according to the related art.
도 1의 (a), (b)에서 그래프(511, 512)의 세로축은 해당 그래프가 나타내는 물리량의 크기를 나타내고, 가로축은 시간을 나타낸다. 도 1의 (a)에 나타낸 그래프(511)는 인덕터, 즉 상기 MST 코일을 통해 흐르는 코일전류를 나타내며, 도 1의 (b)에 나타낸 그래프(512)는 MST 리시버의 검출헤드에서 검출되는 신호에 의해 상기 검출헤드에서 출력하는 전압을 나타낸다.In Figs. 1 (a) and 1 (b), the vertical axes of the
종래의 방식에 따르면, 도 1의 (a)에 나타낸 것과 같이 MST 코일을 통해 흐르는 코일전류가 상승 영역(RT, rise time), 하강 영역(FT, falling time), 및 상수 영역(DC 성분, DCT)으로 구성되어 있다, 1 (a), the coil current flowing through the MST coil is divided into a rising region RT, a falling time region FT, and a constant region DC component DCT ), ≪ / RTI >
RX(Receiver)에서는 도 1의 (b)에 나타낸 것처럼 상기 DC 성분이 제거된 파형을 검출하여 정보를 판독한다. 상기 코일전류가 상수값을 갖는 영역(DCT)은 실질적으로 RX에서의 검출값에 기여하지 못한다. 도 1의 (b)에 나타낸 그래프(512)의 크기는 도 1의 (a)에 나타낸 그래프(511)의 크기의 시간에 따른 미분값에 비례할 수 있다. 따라서 상기 MST 코일을 통해 흐르는 코일전류의 크기의 변화가 급격한 시구간이 필요하며, 상기 변화가 급격한 시구간 사이에서는 상기 코일전류의 크기의 변화가 없거나 변화가 완만할 필요가 있다.RX (Receiver) detects the waveform from which the DC component has been removed and reads information as shown in FIG. 1 (b). The region (DCT) where the coil current has a constant value does not contribute substantially to the detection value at RX. The size of the
도 2는 종래기술에 따른 MST 코일 및 MST 코일 드라이버를 포함하는 회로를 나타낸 것이다. 2 shows a circuit comprising an MST coil and an MST coil driver according to the prior art.
도 3은 도 2에 나타낸 회로의 각 노드에서의 전압 및 코일전류에 관한 값의 타이밍도를 나타낸 것이다. 도 3의 가로축은 시간축이다.Fig. 3 shows a timing diagram of values relating to voltage and coil current at each node of the circuit shown in Fig. 2. Fig. The horizontal axis in Fig. 3 is the time axis.
상기 MST 코일 드라이버의 입력노드인 노드 AIN, BIN에 입력되는 전압을 나타내는 도 3의 (a)의 그래프에는 로지컬 하이 및 로지컬 로우에 대응하는 디지털 전압 값이 제시되어 있다. The graph of FIG. 3A showing the voltages input to the nodes AIN and BIN, which are the input nodes of the MST coil driver, shows the digital voltage values corresponding to the logical high and the logical low.
상기 MST 코일 드라이버의 출력노드인 노드 AOUT, BOUT에서 출력되는 전압을 나타내는 도 3의 (b)의 그래프에는 아날로그 전압 값이 제시되어 있다. An analog voltage value is shown in the graph of FIG. 3 (b) showing the voltage output from nodes AOUT and BOUT, which are output nodes of the MST coil driver.
도 3의 (c)에는, 도 2의 MST 코일(L1)을 통해 흐르는 코일전류(Icoil)에 관한 전류크기가 도시되어 있다. 도 3의 그래프들은 MOSFET M1, M2, M3, 및 M4의 온 오프 상태에 따라 제시된 것이다. 도 3에서 MOSFET M1, M4가 온 상태인 경우 MOSFET M2, M3은 오프상태가 되며, MOSFET M1, M4가 오프 상태인 경우 MOSFET M2, M3은 온 상태가 된다. 도 3에서 forward라고 기재된 구간에서는 MOSFET M1, M4가 온 상태이고 MOSFET M2, M3은 오프상태이다. 그리고 도 3에서 reverse라고 기재된 구간에서는 MOSFET M1, M4가 오프 상태이고 MOSFET M2, M3은 온상태이다.FIG. 3C shows the current magnitude with respect to the coil current Icoil flowing through the MST coil L1 in FIG. The graphs of FIG. 3 are presented in accordance with the on / off states of MOSFETs M1, M2, M3, and M4. In FIG. 3, when the MOSFETs M1 and M4 are on, the MOSFETs M2 and M3 are off, and when the MOSFETs M1 and M4 are off, the MOSFETs M2 and M3 are on. 3, the MOSFETs M1 and M4 are on and the MOSFETs M2 and M3 are off. 3, the MOSFETs M1 and M4 are off and the MOSFETs M2 and M3 are on.
도 3에서 'Forward'라고 기재된 시구간에서의 코일전류 흐름은 VM→M1→L1→M4으로 이어지는 경로를 따르며, 'Reverse'라고 기재된 시구간에서의 코일전류 흐름은 VM→M3→L1→M2으로 이어지는 경로를 따른다. In FIG. 3, the coil current flow in the time period described as 'Forward' follows the path from VM → M1 → L1 → M4, and the coil current flow in the time period described as 'Reverse' is VM → M3 → L1 → M2 Follow the following path.
도 3의 회로구조에 따르면 상기 Forward 시구간 및 Reverse 시구간 중 코일전류(Icoil)가 안정화된 값을 갖는 정상상태 구간에서의 코일전류(Icoil)의 값인 IPK의 크기는 코일(L1)의 저항 및 MOSFET M1, M2, M3, M4의 저항 및 배터리전압(VM)에 의해 결정된다. 이때 배터리전압(VM)이 클수록 IPK의 값이 커진다. 따라서 소모되는 전력은 배터리전압이 클수록 많아지는 문제가 있다. 그러나 배터리전압(VM)은 배터리의 상태에 따라 조금씩 변화할 수 있다. 이와 같이 변화하는 배터리전압의 감지는 가능하지만 배터리전압 자체를 조절할 수는 없다는 문제가 있다. According to the circuit structure of FIG. 3, the magnitude of IPK, which is the value of the coil current (Icoil) in the steady state period in which the coil current (Icoil) is stabilized during the Forward time period and the reverse time period, The resistance of the MOSFETs M1, M2, M3, M4 and the battery voltage VM. At this time, the larger the battery voltage VM, the larger the value of IPK. Therefore, there is a problem that the power consumed increases as the battery voltage increases. However, the battery voltage VM may vary little by little depending on the state of the battery. Although the battery voltage can be detected as described above, the battery voltage itself can not be controlled.
관련 기술에 대한 특허로 삼성페이에서 출원한 특허 KR20160075653(공개번호)가 있다. There is patent number KR20160075653 (publication number) filed by Samsung F ' s as a patent for related technology.
본 발명에서는 상술한 문제를 해결하기 위하여, MOSFET의 저항을 조절함으로써 MST 코일에 흐르는 전류의 크기를 제한하는 방법을 제공하고자 한다. In order to solve the above-described problem, the present invention provides a method of limiting the magnitude of the current flowing through the MST coil by adjusting the resistance of the MOSFET.
본 발명에서는, MST 코일(L1)을 통해 흐르는 코일전류(Icoil)의 크기를 전체적으로 감소시킴으로써 MST 코일(L1)에서 소모되는 전체적인 전력소모량을 줄이고자 한다.In the present invention, the overall amount of power consumed in the MST coil L1 is reduced by reducing the overall coil current Icoil flowing through the MST coil L1.
이를 위하여, 본 발명에서는 상기 코일전류(Icoil)의 변화율이 커야 하는 시구간을 제외한 시구간(이하, 간단히 안정-구간)에서의 코일전류(Icoil)의 크기를 줄이면서, 동시에 상기 안정-구간에서의 상기 코일전류(Icoil)의 변화량을 최소화하는 방법을 이용할 수 있다. To this end, in the present invention, the magnitude of the coil current (Icoil) at a time interval (hereinafter, simply referred to as a stable interval) except for a time interval at which the rate of change of the coil current (Icoil) A method of minimizing a variation amount of the coil current Icoil of the coil current Io can be used.
본 발명의 일 관점에 따른 코일전류 구동칩(3)은 코일(L1)에 흐르는 코일전류(Icoil)에 실질적으로 비례하는 감지전압(Vcs)을 생성하는 감지부(REXT, M1S), 상기 감지전압이 미리 결정된 비교기준전압(Vref)보다 큰 경우 제1로지컬값에 상응하는 제1값을 출력하고 그렇지 않은 경우 제2로지컬값에 상응하는 제2값을 출력하는 비교부(410), 및 상기 비교부의 출력값이 상기 제1값일 경우에는 상기 코일에 상기 코일전류를 제공하는 제1스위치(M1)를 오프 상태로 전환하고, 상기 비교부의 출력값이 상기 제2값인 경우에는 상기 제1스위치를 온 상태로 전환하도록 되어 있는 제어부(420)를 포함할 수 있다.The coil
이때, 상기 제1로지컬값은 '1'이고, 상기 제2로지컬값은 '0' 일 수 있다.At this time, the first logical value may be '1' and the second logical value may be '0'.
이때, 일단자가 상기 코일의 타단자에 연결된 제4스위치(M4), 및 상기 제4스위치의 타단자 또는 상기 제1스위치의 타단자에 연결된 감지저항(REXT)을 더 포함하며, 상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있고 상기 감지부는 상기 감지저항을 포함하고, 상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 할 수 있다.Here, a fourth switch M4, one end of which is connected to the other terminal of the coil, and a sense resistor R EXT connected to the other terminal of the fourth switch or the other terminal of the first switch, One end of the switch is connected to one terminal of the coil, the sensing unit includes the sensing resistor, and the sensing voltage is a value proportional to a voltage across the sensing resistor.
또는, 일단자가 상기 코일의 타단자에 연결된 제4스위치, 상기 제1스위치를 통해 흐르는 상기 코일전류에 비례하는 복제전류를 생성하는 전류미러 스위치, 및 상기 전류미러 스위치의 일 단자에 연결된 감지저항을 더 포함하며, 상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있고 상기 감지부는 상기 감지저항을 포함하고, 상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 할 수 있다.Or a current mirror switch for generating a replica current proportional to the coil current flowing through the first switch, and a sense resistor connected to one terminal of the current mirror switch, one end of which is connected to the other terminal of the coil, Wherein one end of the first switch is connected to one terminal of the coil and the sensing unit includes the sensing resistor and the sensing voltage is characterized by a value proportional to a voltage across the sensing resistor have.
이때, 상기 비교부는, 상기 감지전압을 입력받는 제1입력단자, 상기 비교기준전압을 입력받는 제2입력단자, 상기 감지전압이 상기 비교기준전압보다 큰지 또는 작은지에 따라 서로 다른 로지컬 값에 대응하는 출력전압을 제공하는 출력단자(C1)를 포함할 수 있다. Here, the comparison unit may include a first input terminal receiving the sensing voltage, a second input terminal receiving the comparison reference voltage, and a second input terminal corresponding to a different logical value depending on whether the sensing voltage is greater than or less than the comparison reference voltage And an output terminal C1 for providing an output voltage.
이때, 상기 비교기준전압은 상기 제어부에 의하여 시간에 따라 변경되도록 되어 있을 수 있다.At this time, the comparison reference voltage may be changed over time by the controller.
이때, 상기 비교기준전압은 상기 제어부에 의해 제어되는 DAC(430)의 출력전압일 수 있다.At this time, the comparison reference voltage may be an output voltage of the
이때, PWM 파형을 갖는 제1제어전압(AIN)의 입력단자를 더 포함하며, 상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있으며, 상기 제어부는, 상기 제1제어전압을 지연시켜 복제한 제1복제제어전압(INT_A)을 생성하고, 상기 제1복제제어전압이 상기 제1로지컬값('1')에 대응하는 값을 갖는 시구간(A')의 적어도 일부(b, c, d) 동안, 상기 비교기준전압을 하강시켰다가 상승시키며, 그리고 상기 제1복제제어전압이 상기 제1로지컬값에 대응하는 값을 갖는 시구간의 적어도 일부 동안, 상기 비교부의 출력값에 따라 상기 제1스위치의 온/오프 상태를 전환하도록 되어 있을 수 있다.In this case, it is preferable to further include an input terminal of a first control voltage (AIN) having a PWM waveform, wherein one terminal of the first switch is connected to one terminal of the coil, and the controller delays the first control voltage (B, c) of a time period (A ') having a value corresponding to the first logical value (' 1 '), and generating a first duplicated control voltage , d) during a period during which the comparison reference voltage is lowered and raised, and during a period during which the first copy control voltage has a value corresponding to the first logical value, It may be arranged to switch the on / off state of the switch.
이때, 상기 PWM 파형과 상보적 파형을 갖는 제2제어전압(BIN)의 입력단자를 더 포함하며, 상기 제어부는, 상기 제2제어전압을 지연시켜 복제한 제2복제제어전압(INT_B)을 더 생성하도록 되어 있을 수 있다.The control unit may further include an input terminal for inputting a second control voltage BIN having a complementary waveform with the PWM waveform, wherein the controller delays the second control voltage to generate a second duplicated control voltage INT_B .
본 발명에 따르면, MOSFET의 저항을 이용하여 MST 코일에 흐르는 전류의 크기를 제한할 수 있다.According to the present invention, the resistance of the MOSFET can be used to limit the magnitude of the current flowing through the MST coil.
도 1은 종래기술에 따라 MST 코일에 흐르는 코일전류와 RX 장치에서 수신하는 감지 전압의 관계를 나타낸 타이밍 다이어그램이다.
도 2는 종래기술에 따른 MST 코일 및 MST 코일 드라이버를 포함하는 회로를 나타낸 것이다.
도 3은 도 2에 나타낸 회로의 각 노드에서의 전압 및 코일전류에 관한 값의 타이밍도를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 MST 드라이버의 회로 구조를 나타낸 것이다.
도 5는 도 4에 나타낸 회로의 각 노드에서의 전압 및 코일전류에 관한 값의 타이밍도를 나타낸 것이다.
도 6은 본 발명의 다른 실시예에 따른 MST 드라이버의 회로 구조를 나타낸 것이다.
도 7은 도 6에 나타낸 회로의 각 노드에서의 전압 및 코일전류에 관한 값의 타이밍도를 나타낸 것이다.
도 8은 본 발명의 또 다른 실시예에 따른 MST 드라이버의 회로 구조를 나타낸 것이다
도 9는 도 8에 나타낸 회로의 각 노드에서의 전압 및 코일전류에 관한 값의 타이밍도를 나타낸 것이다. 1 is a timing diagram showing a relation between a coil current flowing through an MST coil and a sense voltage received by an RX device according to the related art.
2 shows a circuit comprising an MST coil and an MST coil driver according to the prior art.
Fig. 3 shows a timing diagram of values relating to voltage and coil current at each node of the circuit shown in Fig. 2. Fig.
4 shows a circuit structure of an MST driver according to an embodiment of the present invention.
Fig. 5 shows a timing diagram of values relating to voltage and coil current at each node of the circuit shown in Fig. 4. Fig.
6 shows a circuit structure of an MST driver according to another embodiment of the present invention.
Fig. 7 shows a timing diagram of values relating to the voltage and coil current at each node of the circuit shown in Fig. 6. Fig.
8 shows a circuit structure of an MST driver according to another embodiment of the present invention
Fig. 9 shows a timing chart of values relating to voltage and coil current at each node of the circuit shown in Fig. 8. Fig.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein, but may be implemented in various other forms. The terminology used herein is for the purpose of understanding the embodiments and is not intended to limit the scope of the present invention. Also, the singular forms as used below include plural forms unless the phrases expressly have the opposite meaning.
도 4는 본 발명의 일 실시예에 따른 MST 드라이버(1)의 회로 구조를 나타낸 것이다.4 shows a circuit structure of the
MST 드라이버(1)는 제어전압(AIN, BIN)을 입력받는 단자, 디지털로직 전원(VCC)을 입력받는 단자, 브릿지 전원(VM)을 입력받는 단자, 및 기준전위(VSS)를 입력받는 단자, 코일전류감지단자(CS), 코일전류 입출력단자(AOUT, BOUT), 챠지펌프(Charge Pump) 및 게이트 구동부(Gate Driver) 및 제어블록(Control Block)을 포함하는 제어부(420), 4개의 MOSFET(M1, M2, M3, M4)으로 구성되는 브릿지부(415), 및 비교기(410)를 포함할 수 있다. The
코일전류감지단자(CS)(=감지노드)와 기준전위 사이에는 감지저항(REXT)이 연결될 수 있다. 코일전류 입출력단자(AOUT)와 코일전류 입출력단자(BOUT) 사이에는 MST 코일(L1)이 연결될 수 있다.A sense resistor (R EXT ) can be connected between the coil current sensing terminal (CS) (= sense node) and the reference potential. The MST coil L1 may be connected between the coil current input / output terminal AOUT and the coil current input / output terminal BOUT.
도 4에 나타낸 구조에 따르면 MOSFET M1, M2, M3, 또는 M4를 통해 흐르는 코일전류(Icoil)가 감지저항(REXT)을 통해 흐르도록 되어 있다는 점을 이해할 수 있다. 이때, 감지저항(REXT)을 통해 흐르는 코일전류(Icoil)에 의해 감지노드(CS)에 노드전압 Vcs가 발생한다. 노드전압(Vcs)은 미리 제공된 기준전압(Vref)과 상기 비교기(410)에 의해 비교될 수 있다. According to the structure shown in FIG. 4, it can be understood that the coil current Icoil flowing through the MOSFETs M1, M2, M3, or M4 is caused to flow through the sense resistor R EXT . At this time, the node voltage Vcs is generated at the sense node CS by the coil current Icoil flowing through the sense resistor R EXT . The node voltage Vcs may be compared by the
감지저항(REXT)을 통해 흐르는 코일전류(Icoil)가 미리 결정된 임계값을 넘어가면 비교기(410)의 출력노드(C1)에는 로지컬 하이값이 출력되고, 그렇지 않으면 로지컬 로우값이 출력될 수 있다. 코일전류(Icoil)가 상기 미리 결정된 임계값을 넘어가는 경우는, 배터리전압(VM)이 미리 결정된 전압 임계값보다 높은 경우에 발생할 수 있다.When the coil current Icoil flowing through the sense resistor R EXT exceeds a predetermined threshold value, a logical high value is output to the output node C1 of the
출력노드(C1)에서 로지컬 하이값이 출력되면, 제어부(420)에서는 MOSFET M1~M4들의 동작을 제어하여, MST 코일(L1)을 통해 흐르는 코일전류(Icoil)의 값을 하향시킬 수 있다. 그 구체적인 방법은 아래에 설명한다.When the logic high value is output from the output node C1, the
MST 코일(L1)을 통해 흐르는 코일전류(Icoil)의 값을 하향시키기 위한 구체적인 방법을 아래의 단계들을 포함할 수 있다.A specific method for lowering the value of the coil current Icoil flowing through the MST coil L1 may include the following steps.
단계(S10)에서, 제어부(420)는 출력노드(C1)에서 로지컬 하이값이 출력되는지를 모니터링할 수 있다. 즉, MST 코일(L1)을 통해 흐르는 코일전류가 미리 설정된 제1전류값보다 큰지 여부를 모니터링 할 수 있다. 비교기(410)에 입력되는 비교 기준전위 Vref는, 상기 코일전류가 상기 제1전류값보다 높아지는 순간, 상기 출력노드(C1)이 로지컬 로우값에서 로지컬 하이값으로 전환되도록 설계되어 있을 수 있다.In step S10, the
단계(S20)에서, 만일 출력노드(C1)에서 로지컬 하이값이 출력되었다면, 제어부(420)는 MST 코일(L1)을 통해 코일전류(Icoil)가 흐르지 않도록 브릿지 회로를 제어할 수 있다. 즉, 상기 브릿지 회로의 MOSFET 중 코일전류(Icoil)를 통과시키는 MOSFET을 오프상태가 되도록 제어할 수 있다.In step S20, if a logical high value is output from the output node C1, the
이를 위하여 코일전류(Icoil)를 통과시키는 MOSFET의 온 오프를 제어하는 PWM 신호를 상기 출력노드(C1)의 값과 로지컬 AND 조합시킨 결과값을 상기 MOSFET의 게이트에 제공할 수 있다. 도 2 및 도 4에 나타낸 브릿지 형태의 구동회로에 포함된 스위치들을 PWM 신호에 의해 제어한다는 것은 이미 잘 알려져 있는 사실이다.For this purpose, a result obtained by logically ANDing a PWM signal for controlling on / off of the MOSFET passing the coil current Icoil with the value of the output node C1 may be provided to the gate of the MOSFET. It is well known that the switches included in the bridge type driving circuit shown in Figs. 2 and 4 are controlled by PWM signals.
이렇게 하면 코일전류(Icoil)가 즉시 소멸하지 않고, 소정의 시상수를 갖고 자연 감쇠하게 된다. 코일전류(Icoil)가 감소함에 따라, 감지노드(CS)의 감지전압(Vcs)도 감소하게 된다. 그러면 비교기(410)의 출력노드(C1)의 전압이 로지컬 로우로 다시 변경될 수 있다. In this way, the coil current Icoil does not disappear immediately, but has a predetermined time constant and is naturally attenuated. As the coil current Icoil decreases, the sense voltage Vcs of the sense node CS also decreases. The voltage at the output node Cl of the
단계(S30)에서, 제어부(420)는 출력노드(C1)에서 로지컬 로우값이 출력되는지를 모니터링할 수 있다. 즉, MST 코일(L1)을 통해 흐르는 코일전류가 상기 미리 설정된 제1전류값보다 작은지 여부를 모니터링 할 수 있다. 비교기(410)에 입력되는 비교 기준전위 Vref는, 상기 코일전류가 상기 제1전류값보다 낮아지는 순간, 상기 출력노드(C1)가 로지컬 하이값에서 로지컬 로우값으로 전환되도록 설계되어 있을 수 있다.In step S30, the
단계(S40)에서, 만일 출력노드(C1)에서 로지컬 로우값이 출력되었다면, 제어부(420)는 MST 코일(L1)을 통해 코일전류(Icoil)가 흐르도록 브릿지 회로를 제어할 수 있다. 즉, 상기 브릿지 회로의 MOSFET 중 코일전류(Icoil)를 통과시키는 모든 MOSFET들을 온 상태가 되도록 제어할 수 있다. In step S40, if a logical low value is output from the output node C1, the
이를 위하여 코일전류(Icoil)를 통과시키는 MOSFET의 온 오프를 제어하는 PWM 신호를 상기 출력노드(C1)의 값과 로지컬 AND 조합시킨 결과값을 상기 MOSFET의 게이트에 제공할 수 있다.For this purpose, a result obtained by logically ANDing a PWM signal for controlling on / off of the MOSFET passing the coil current Icoil with the value of the output node C1 may be provided to the gate of the MOSFET.
이렇게 하면 코일전류(Icoil)는 소정의 시상수를 갖고 다시 증가할 수 있는데, 코일전류(Icoil)가 증가하게 되면 다시 감지노드(CS)에서의 전압이 증가하게 된다. 그러면 비교기(410)의 출력노드(C1)의 전압이 로지컬 하이값로 다시 변경되며, 이때 제어부(420)는 MST 코일(L1)에 다시 전류의 공급을 중단할 수 있다.In this case, the coil current Icoil may increase again with a predetermined time constant. When the coil current Icoil increases, the voltage at the sense node CS increases again. Then, the voltage of the output node C1 of the
도 4에 따른 구성을 갖는 MST 드라이버(1)는 단계(S10~S40)를 반복하게 될 수 있으며, 그 결과 브릿지 전원(VM)의 높은 값을 갖더라도 상기 코일전류(Icoil)가 상기 제1전류값을 중심으로 미세하게 상승 및 하강을 반복하게 된다. 즉, 도 4에 나타낸 MST 드라이버(1)를 이용하면 상기 코일전류(Icoil)가 미리 설정된 상기 제1전류값을 실실적으로 갖도록 제어할 수 있다.The
MST 드라이버(1)는 제1시점에서, 코일전류(Icoil)의 방향이 제1방향(ex: AOUT→BOUT을 향하는 방향)에서 제2방향(ex: BOUT→AOUT을 향하는 방향)으로 바꾸거나 또는 상기 제2방향에서 상기 제1방향으로 바꾸도록 제어할 수 있다. The
그 후, MST 드라이버(1)는 상기 제1시점보다 늦은 제2시점에서 상기 코일전류(Icoil)의 방향을 다시 바꿀 수 있다.Thereafter, the
상기 제1시점과 상기 제2시점 사이에, 상술한 단계(S10~S40)에서 설명한 바와 같이, 제어부(420)는 감지노드(CS)에서의 감지전압(Vcs)과 상기 기준전압(Vref)을 서로 비교하여 MOSFET M1~M4 중 적어도 1개의 온오프 상태를 빠르게 전환할 수 있다.The
예컨대, 코일전류(Icoil)가 상기 제2방향에서 상기 제1방향으로 흐르도록 전환된 상기 제1시점부터, 상기 코일전류(Icoil)가 다시 상기 제2방향으로 흐르도록 전환되는 제2시점까지, MOSFET M1 및 M4 중 하나 이상은 온 상태와 오프 상태를 반복적으로 오가도록 제어되고, MOSFET M2 및 M3 중 적어도 어느 하나는 언제나 오프 상태를 갖도록 제어될 수 있다.For example, from the first point in time when the coil current Icoil is switched to flow in the first direction in the second direction, to the second point in time in which the coil current Icoil is switched again to flow in the second direction, At least one of the MOSFETs M1 and M4 is controlled to repeatedly turn on and off, and at least one of the MOSFETs M2 and M3 can be controlled to have an off state at all times.
지금까지 설명한 본 발명의 일 실시예에 따르면 상기 코일전류(Icoil)을 실질적으로 미리 설정된 제1전류값이 되도록 할 수 있다. 그러나 브릿지 전원(VM)이 너무 낮은 값으로 변한다면 상기 코일전류(Icoil)가 상기 제1전류값보다 낮은 값을 가질 수밖에 없는 경우가 발생할 수 있다. 그럼에도 불구하고 본 발명에 따르면 브릿지 전원(VM)이 너무 큰 값으로 변화한 경우에도 상기 코일전류(Icoil)을 실질적으로 미리 설정된 제1전류값보다 커지지 않도록 할 수 있다는 장점이 있다.According to the embodiment of the present invention described so far, the coil current Icoil can be set to a substantially first predetermined current value. However, if the bridge power supply VM is changed to a too low value, the coil current Icoil may have a value lower than the first current value. Nevertheless, according to the present invention, even when the bridge power supply VM is changed to a too large value, the coil current Icoil can be substantially prevented from being larger than a preset first current value.
지금까지 설명한 본 발명의 일 실시예에 따르면 상기 코일전류(Icoil)을 실질적으로 미리 설정된 제1전류값이 되거나 또는 적어도 상기 제1전류값보다 실질적으로 커지지 않도록 제어할 수 있다. 이에 비하여 종래기술에 따르면 상기 코일전류(Icoil)가 브릿지 전원(VM)의 크기에 따라 변동되는 제2전류값(t)를 가질 수 있다.According to the embodiment of the present invention described so far, the coil current Icoil can be controlled so as to be substantially equal to or greater than a predetermined first current value. On the other hand, according to the prior art, the coil current Icoil may have a second current value t that varies depending on the magnitude of the bridge power supply VM.
상기 제2전류값(t)이 상기 제1전류값 보다 큰 경우에 있어서, 상기 제2전류값(t)과 상기 제1전류값의 차이값을 이하, '코일전류의 감소량(ΔI(t))'으로 지칭할 수 있다. The difference value between the second current value t and the first current value is hereinafter referred to as a coil current decrease amount? I (t) when the second current value t is greater than the first current value, ) '.
상기 코일전류의 감소량(ΔI(t))은, 비교기(410)에 입력되는 기준전압(Vref)의 값 및/또는 감지저항(REXT)의 값에 의해 변경될 수 있다.The decrease amount? I (t) of the coil current can be changed by the value of the reference voltage Vref input to the
다른 말로, 도 4에 나타낸 본 발명의 일 실시예에 따라 제어되어 흐르는 상기 코일전류의 값은 비교기(410)에 입력되는 기준전압(Vref)의 값 및/또는 감지저항(REXT)의 값에 의해 결정될 수 있다. 도 4에 나타낸 실시예에서는 기준전압(Vref)의 값 및 감지저항(REXT)의 값이 미리 설계된 값으로 고정되어 있으므로, 상기 코일전류가 미리 설정된 일정한 값을 유지한다.In other words, the value of the coil current controlled and flowing according to one embodiment of the present invention shown in FIG. 4 is determined by the value of the reference voltage Vref input to the
도 5는 도 4에 나타낸 회로의 각 노드에서의 전압 및 전류에 관한 값의 타이밍도를 나타낸 것이다. 도 5는 도 3과 마찬가지 방식으로 이해될 수 있다. Fig. 5 shows a timing diagram of values relating to voltage and current at each node of the circuit shown in Fig. 4. Fig. Fig. 5 can be understood in the same manner as Fig.
도 5의 (c)에서, 실선은 도 4의 감지저항 및 비교기의 구성이 채택되지 않았을 경우의 코일전류의 값인 제2전류값을 나타내고, 점선은 도 4의 감지저항 및 비교기의 구성이 채택된 경우의 코일전류의 값인 제1전류값을 타나낸다. 상기 제2전류값의 절대값보다 상기 제1전류값의 절대값이 더 작다. 그리고 상기 제2전류값과 상기 제1전류값 간의 차이값은 '코일전류의 감소량(ΔI(t))'으로 제시되어 있다. 상기 제1전류값은 배터리 전압에 변동이 생기더라도 특정 값으로 유지될 수 있지만, 상기 제2전류값은 배터리 전압에 변동이 생기면 달라질 수 있다.In Figure 5 (c), the solid line represents the sense current of Figure 4 and the second current value, which is the value of the coil current when the configuration of the comparator is not employed, and the dashed line represents the sense resistor and comparator configuration of Figure 4, Which is the value of the coil current in the case of the first embodiment. The absolute value of the first current value is smaller than the absolute value of the second current value. And a difference value between the second current value and the first current value is represented by a decrease amount? I (t) of the coil current. The first current value may be maintained at a specific value even if the battery voltage fluctuates, but the second current value may vary when the battery voltage fluctuates.
도 5에 나타낸 Forward의 구간이 시작되는 제1시점에서는 MOSFET(M1, M4)가 온 상태를 가질 수 있다. 상기 시작되는 제1시점 이후의 Forward 구간에서는 MOSFET(M1, M4) 중 적어도 하나가 온 상태와 오프 상태를 반복적으로 오갈 수 있다. 상기 Forward의 구간에서 MOSFET(M2, M3)은 언제나 오프 상태일 수 있다.The MOSFETs M1 and M4 may be in the ON state at the first time point when the Forward interval shown in FIG. 5 starts. At least one of the MOSFETs M1 and M4 can be repeatedly turned on and off in the Forward period after the first point in time. In the Forward interval, the MOSFETs M2 and M3 may be always off.
그리고 도 5에 나타낸 Reverse의 구간이 시작되는 제2시점에서는 MOSFET(M2, M3)가 온 상태를 가질 수 있다. 상기 시작되는 제2시점 이후의 Reverse 구간에서는 MOSFET(M2, M3) 중 적어도 하나가 온 상태와 오프 상태를 반복적으로 오갈 수 있다. 상기 Reverse의 구간에서 MOSFET(M1, M4)은 언제나 오프 상태일 수 있다.The MOSFETs M2 and M3 can be turned on at the second time point when the section of Reverse shown in FIG. 5 starts. At least one of the MOSFETs M2 and M3 may be repeatedly turned on and off in the reverse period after the second point in time. The MOSFETs Ml and M4 may always be in the off state during the reverse period.
도 4 및 도 5에서, 'Forward'라고 기재된 시구간에서의 전류 흐름은 VM→M1→L1→M4→REXT로 이어지는 경로를 따르며, 'Reverse'라고 기재된 시구간에서의 전류 흐름은 VM→M3→L1→M2→REXT으로 이어지는 경로를 따른다.In FIGS. 4 and 5, the current flow in the time period described as 'Forward' follows the path from VM → M1 → L1 → M4 → REXT, and the current flow in the time period described as 'Reverse' is VM → M3 → L1 → M2 → REXT.
도 4에 따른 회로에서는, 도 2에 따른 기존 구조에서 하측 NMOS(M2,M4)의 소스에 전류 감지 저항인 감지저항(REXT)을 추가함으로써, MST 코일에 흐르는 전류를 감지할 수 있다. 감지저항(REXT)의 일 단부의 전압(Vcs)과 기준전압(Vref)을 비교기(410)를 이용하여 비교할 수 있다. In the circuit according to FIG. 4, the current flowing in the MST coil can be sensed by adding the sense resistor R EXT , which is a current sensing resistor, to the source of the lower NMOSs M2 and M4 in the conventional structure according to FIG. The voltage Vcs at one end of the sense resistor R EXT and the reference voltage Vref can be compared using the
전압(Vcs)>기준전압(Vref)인 경우 상측 NMOS(M1,M3) 또는 하측 NMOS(M2,M4)를 오프시켜 MST 코일(L1)에 흐르는 전류를 제한함으로써, 도 3에 나타낸 IPK의 값이 미리 설계된 값을 초과하지 않도록 방지할 수 있다.When the voltage Vcs is greater than the reference voltage Vref, the upper NMOS transistors M1 and M3 or the lower NMOS transistors M2 and M4 are turned off to limit the current flowing through the MST coil L1, It is possible to prevent the pre-designed value from being exceeded.
도 6은 본 발명의 다른 실시예에 따른 MST 드라이버(2)의 회로 구조를 나타낸 것이다.6 shows a circuit structure of the
도 7은 도 6에 나타낸 회로의 각 노드에서의 전압 및 전류에 관한 값의 타이밍도를 나타낸 것이다. 도 7은 도 5와 마찬가지 방식으로 이해될 수 있다. Fig. 7 shows a timing diagram of values relating to voltage and current at each node of the circuit shown in Fig. 6. Fig. Fig. 7 can be understood in the same manner as Fig.
즉, 도 7의 (c)에서, 실선은 도 6에 나타낸 본 발명의 다른 실시예에 따른 구성이 채택되지 않았을 경우의 코일전류인 제2전류값을 나타내고, 점선은 도 6에 나타낸 본 발명의 다른 실시예에 따른 구성이 채택된 경우의 코일전류인 제1전류값을 나타낸 것이다. 상기 제1전류값이 상기 제2전류값보다 더 작다. 그리고 상기 제1값과 상기 제2값의 차이값은 '코일전류의 감소량(ΔI(t))'으로 제시되어 있다. 상기 제1전류값은 배터리 전압에 변동이 생기더라도 특정 값으로 유지될 수 있지만, 상기 제2전류값은 배터리 전압에 변동이 생기면 달라질 수 있다.That is, in FIG. 7C, the solid line indicates the second current value which is the coil current when the configuration according to another embodiment of the present invention shown in FIG. 6 is not adopted, Which is a coil current when a configuration according to another embodiment is adopted. The first current value is smaller than the second current value. And a difference value between the first value and the second value is represented by a decrease amount? I (t) of the coil current. The first current value may be maintained at a specific value even if the battery voltage fluctuates, but the second current value may vary when the battery voltage fluctuates.
도 6의 회로는 도 4의 회로가 변형된 형태이다. The circuit of Fig. 6 is a modification of the circuit of Fig.
도 6의 회로를 도 4의 회로와 비교해 보면, 도 6의 회로는 도 4의 회로에NMOS(M1S, M3S)가 추가된 것임을 알 수 있다. Comparing the circuit of Fig. 6 with the circuit of Fig. 4, it can be seen that the circuit of Fig. 6 is the addition of the NMOSs M1S and M3S to the circuit of Fig.
이때, NMOS(M1S, M3S)는 상측 NMOS(M1,M3)에 흐르는 전류에 비례하는 전류를 통과시키는 기능을 할 수 있다. 예컨대 NMOS(M1S, M3S)는 상측 NMOS(M1,M3)의 커런트 미러와 같은 기능을 할 수 있다.At this time, the NMOSs M1S and M3S can pass a current proportional to the current flowing through the upper NMOSs M1 and M3. For example, the NMOSs M1S and M3S may function as the current mirror of the upper NMOSs M1 and M3.
그리고 도 4에서는 감지저항(REXT)이 하측 NMOS(M2, M4)의 소스에 연결되어 있던 것에서 변형되어, 도 6의 회로에서는 감지저항(REXT)이 추가된 NMOS(M1S), NMOS(M3S)의 소스에 연결된다. And Fig. 4, the sense resistor (R EXT) is modified from that connected to the source of the lower NMOS (M2, M4), the circuit of Figure 6 sense resistor (R EXT) is added NMOS (M1S), NMOS (M3S ). ≪ / RTI >
즉, 상측 NMOS(M1,M3)에 흐르는 전류를 분배받는 NMOS(M1S, M3S)로부터 감지저항(REXT)으로 비례전류(Icoil2)가 흐를 수 있다.That is, the proportional current Icoil2 may flow from the NMOSs M1S and M3S receiving the current flowing through the upper NMOSs M1 and M3 to the sense resistor R EXT .
따라서 NMOS(M1,M3)로부터 MST 코일(L1)로 흐르는 코일전류(Icoil)의 값과 감지저항(REXT)에 흐르는 비례전류(Icoil2)의 값은 서로 비례할 수 있다.The values of the coil current Icoil flowing from the NMOSs Ml and M3 to the MST coil L1 and the value of the proportional current Icoil2 flowing through the sense resistor R EXT may be proportional to each other.
도 6 및 도 7에서, 'Forward'라고 기재된 시구간에서의 전류 흐름은 VM→M1→L1→M4로 이어지는 경로를 따르며, 'Reverse'라고 기재된 시구간에서의 전류 흐름은 VM→M3→L1→M2으로 이어지는 경로를 따른다. 6 and 7, the current flow in the time zone described as 'Forward' follows the path from VM to M1 to L1 to M4, and the current flow in the time zone described as 'Reverse' is VM → M3 → L1 → M2. ≪ / RTI >
감지노드(CS)의 전압(Vcs)이 기준전압(Vref)보다 큰 경우(즉, Vcs>Vref) 상측 NMOS(M1,M3) 또는 하측 NMOS(M2,M4)를 오프시켜 MST 코일(L1)에 흐르는 전류(Icoil)를 제한함으로써, 도 3에 나타낸 IPK의 값을 줄일 수 있다. When the voltage Vcs of the sense node CS is higher than the reference voltage Vref (i.e., Vcs> Vref), the upper NMOSs M1 and M3 or the lower NMOSs M2 and M4 are turned off, By limiting the flowing current (Icoil), the value of IPK shown in Fig. 3 can be reduced.
즉, 전압(Vcs)이 기준전압(Vref)보다 큰 경우 비교기(410)의 출력노드(C1)에는 로지컬 하이값이 출력되고, 그렇지 않으면 로지컬 로우값이 출력될 수 있다. That is, when the voltage Vcs is larger than the reference voltage Vref, the logic high value is output to the output node C1 of the
그리고 제어부(420)는 출력노드(C1)에서 로지컬 하이값이 출력되면 MST 코일(L1)을 통해 코일전류가 흐르지 않도록 브릿지 회로를 제어할 수 있다. 구체적으로는 상기 브릿지 회로를 구성하는 상측 NMOS(M1,M3) 또는 하측 NMOS(M2,M4)들의 동작을 제어할 수 있다. 이렇게 하면 코일전류(Icoil) 및 비례전류(Icoil2)가 자연 감쇠하게 되며, 따라서 감지노드(CS)에서의 전압이 감소하게 된다. 그러면 비교기(410)의 출력노드(C1)의 전압이 로지컬 로우로 다시 변경되며, 이때 제어부(420)는 MST 코일(L1)에 다시 코일전류를 흘릴 수 있다. 그러면 코일전류(Icoil)는 증가할 수 있는데, 코일전류(Icoil)가 증가하게 되면 코일전류(Icoil)와 비례하여 비례전류(Icoil2)도 증가하게 되어, 다시 감지노드(CS)에서의 전압이 증가하게 된다. 그러면 비교기(410)의 출력노드(C1)의 전압이 로지컬 하이로 다시 변경되며, 이때 제어부(420)는 MST 코일(L1)에 다시 전류의 공급을 중단할 수 있다. 이렇게 하면 결국 코일전류(Icoil)의 값은 실질적으로 미리 결정된 제1전류값을 유지할 수 있다.The
도 8은 본 발명의 또 다른 실시예에 따른 MST 드라이버(3)의 회로 구조를 나타낸 것이다. 8 shows a circuit structure of the
도 8에 나타낸 회로는 도 4에 나타낸 회로로부터 변형된 실시예이다. 도 4의 회로에 대한 차이점만을 설명하면, 도 8에 따른 회로는 비교기(410)에 입력되는 기준전압(Vref)이 DAC(430)에 의해 가변적으로 조절될 수 있다. 이를 위하여 DAC(430)는 별도의 제2제어부(미도시)에 의해 제어되거나 또는 제어부(420)에 의해 제어될 수 있다. The circuit shown in Fig. 8 is an embodiment modified from the circuit shown in Fig. 4, the reference voltage Vref input to the
도 9는 도 8에 나타낸 회로의 각 노드에서의 전압 및 전류에 관한 값의 타이밍도를 나타낸 것이다. 도 9의 가로축은 시간을 나타낸다. Fig. 9 shows a timing diagram of values relating to voltage and current at each node of the circuit shown in Fig. 8. Fig. The horizontal axis in Fig. 9 represents time.
도 9의 (a)의 제어전압 AIN 또는 BIN에 관한 그래프에는 로지컬 하이 및 로지컬 로우에 대응하는 디지털 신호값이 제시되어 있다. 도 9의 (a)는 제어전압 AIN 및 BIN 중 어느 하나만을 나타낸 것이다. 제어전압 AIN과 BIN는 서로 상보적인 관계를 가질 수 있다. 제어전압 AIN은 PWM 파형을 갖는 신호일 수 있다.9 (a), the digital signal values corresponding to the logical high and the logical low are shown in the graph relating to the control voltage AIN or BIN. 9 (a) shows only one of the control voltages AIN and BIN. The control voltages AIN and BIN may have a complementary relationship to each other. The control voltage AIN may be a signal having a PWM waveform.
도 9의 (b)에는 복제제어전압 INT_A 또는 복제제어전압 INT_B을 나타낸 것이다. 상기복제제어전압 INT_A 또는 복제제어전압 INT_B은 상기 제어전압 AIN 또는 제어전압 BIN을 시간지연하여 복제한 것이다. 예컨대, 도 9의 (a)에서의 입력신호(AIN/BIN) 중 로지컬 하이 시구간(A) 동안의 신호는 도 9의 (b)에서 시구간(A') 동안에서의 신호로 복제되었다. FIG. 9 (b) shows the duplication control voltage INT_A or the duplication control voltage INT_B. The copy control voltage INT_A or the copy control voltage INT_B is a copy of the control voltage AIN or the control voltage BIN with a time delay. For example, among the input signals AIN / BIN in Fig. 9A, the signals during the logical high time interval A are replicated in the signals during the time interval A 'in Fig. 9B.
본 발병의 일 실시예에서, NMOS(M1, M4) 또는 NMOS(M2, M3)의 게이트에는 상기 제어전압 대신에 상기 복제제어전압이 입력될 수 있다.In one embodiment of the present invention, the replica control voltage may be input to the gates of the NMOS (M1, M4) or the NMOS (M2, M3) instead of the control voltage.
상기 복제는 제어부(420)에서 수행할 수 있다. 제어부(420)는 도 9의 (a)에 나타낸 신호의 패턴을 미리 알 수 없기 때문에, 상기 복제를 위하여 도 9의 (a)에 나타낸 신호를 관찰하고 그 결과를 이용하여 상기 복제제어신호를 생성해야 한다. The copying may be performed by the
상기 지연시간은 참조번호 910으로 확인할 수 있다. 지연시간은 도 9의 (a)에 나타낸 입력신호(AIN/BIN)의 각 로지컬 하이 시구간의 길이 및 각 로지컬 로우 시구간의 길이 중 최대값과 동일하거나 더 길 수도 있다.The delay time may be identified by
상기 복제를 위하여 제어부(420)에는 카운터가 포함될 수 있다. 상기 카운터는 도 9의 (a)에 나타낸 신호의 로지컬 하이 시구간(A)의 길이 및 로지컬 로우 시구간(B)의 길이를 카운트하여, 상기 복제를 하기 위한 기초자료로 이용할 수 있다. The
도 9의 (c)에 나타낸 신호는, 제어부(420)에 의해 제어되는 DAC(430)에 의해 변화되어 출력되는 상기 기준전압(Vref)의 패턴의 예를 나타낸 것이다. 9C shows an example of a pattern of the reference voltage Vref which is changed and output by the
예컨대, 복제제어전압 INT_A 또는 복제제어전압 INT_B가 로지컬 하이 값을 갖는 경우 상기 기준전압(Vref)은 양의 값을 갖고, 복제제어전압 INT_A 또는 복제제어전압 INT_B가 로지컬 로우의 값을 갖는 경우 상기 기준전압(Vref)은 음의 값을 갖도록 설계할 수 있다. For example, when the duplication control voltage INT_A or the duplication control voltage INT_B has a logical high value, the reference voltage Vref has a positive value, and when the duplication control voltage INT_A or the duplication control voltage INT_B has a logical low value, The voltage Vref can be designed to have a negative value.
이때, 본 발명에서는, 상기 복제제어전압이 특정한 로지컬 값을 유지하는 제1시구간(91) 동안, 상기 기준전압(Vref)이 상기 제1시구간(91) 내내 일정한 제1상수값을 유지하는 것이 아니라, 도 9의 (c)에 나타낸 것과 같이, 상기 기준전압(Vref)이 제1시구간(91)의 시작시점 이후 일정 시구간(a)과 제1시구간의 종료시점 이전의 일정 시구간(e) 동안에만 제1최대값(191)을 유지하도록 할 수 있다. 그리고 상기 시구간(a)과 시구간(e) 사이에 상기 기준전압(Vref) 값을 감소시켰다가(b) 다시 상승시킬(d) 수 있다. 이때, 상기 시구간(b)와 시구간(d) 사이에 기준전압(Vref)을 0 이상의 값을 갖는 제1최소값으로 유지시키는 시구간(c)을 허용할 수도 있다. 이때 상기 제1최소값은 예컨대 0이거나 0보다 큰 값을 가질 수 있다.At this time, in the present invention, during the first time interval 91 during which the replica control voltage maintains a specific logical value, the reference voltage Vref maintains a constant first constant value throughout the first time interval 91 9 (c), the reference voltage Vref is applied to a certain period of time after the start time of the first time period 91 and before the end time of the first time period (a) the first
마찬가지로, 본 발명에서는, 복제제어전압이 특정한 다른 로지컬 값을 유지하는 제2시구간(92)에 있어서, 상기 제2시구간(92) 내내 일정한 제2상수값을 유지하는 것이 아니라, 도 9의 (c)에 나타낸 것과 같이, 제2시구간(92)의 시작시점 이후 일정 시구간(a2)과 제2시구간의 종료시점 이전의 일정 시구간(e2) 동안 제2최소값(192)을 유지하도록 할 수 있다. 그리고 상기 시구간(a2)과 시구간(e2) 사이에 기준전압(Vref)의 값을 증가시켰다가(b) 다시 감소시킬(d2) 수 있다. 이때, 상기 시구간(b2)와 시구간(d2) 사이에 기준전압(Vref)을 0 이하의 값을 갖는 제2최대값으로 유지시키는 시구간(c2)을 허용할 수도 있다. 이때 상기 제2최대값은 0 또는 0보다 작은 값일 수 있다.Likewise, in the present invention, in the
도 8에 나타낸 회로는, MST 코일(L1)에 흐르는 전체적인 전류의 양을 줄이기 위하여, 감지전압(Vcs)과 비교되는 기준전압(Vref)을 DAC(430)를 이용하여, 구형파 형태의 신호에서 엣지(EDGE) 성분만 남도록 변조(MODULATION)하는 회로이다. The circuit shown in Fig. 8 uses a
상술한 시구간(b, b2, d, d2)에서의 코일전류의 변화량의 절대값을 일정 수준 이하로 제한하는 경우, 도 1의 (b)에 나타낸 MST 리시버의 검출헤드의 출력전압이 유효하지 않은 값을 갖도록 할 수 있다.When the absolute value of the change amount of the coil current in the time period (b, b2, d, d2) is limited to a certain level or less, the output voltage of the detection head of the MST receiver shown in FIG. It can be made to have a value that is not.
상술한 바와 같이 제어부(420)에 포함된 카운터를 이용하여 도 9의 (a)에 나타낸 입력신호(AIN/BIN)의 로지컬 하이 시구간의 길이 및 로지컬 로우 시구간의 길이를 측정할 수 있다. 그리고 로지컬 하이 시구간의 길이 및 로지컬 로우 시구간의 길이를 카운트 하여 얻은 정보는, 상기 복제를 하기 위한 기초자료로 이용될 수 있다. As described above, the length of the logical high period and the length of the logical low period of the input signal AIN / BIN shown in FIG. 9A can be measured using the counter included in the
기준전압(Vref)이 도 9의 (c)와 같이 주어지는 경우, 도 8의 회로에서 MST 코일(L1)을 통해 흐르는 전류(Icoil)는 도 9의 (d)와 같이 형성된다. 도 9의 (d)로 부터 전류(Icoil)의 전체적인 양이 감소함을 알 수 있으며, 그 결과 MST 신호 전송에 소요되는 전체 전력의 양을 줄일 수 있다는 것을 이해할 수 있다.When the reference voltage Vref is given as shown in FIG. 9C, the current Icoil flowing through the MST coil L1 in the circuit of FIG. 8 is formed as shown in FIG. 9D. It can be seen from FIG. 9 (d) that the overall amount of current Icoil is reduced, and as a result, the amount of total power required for MST signal transmission can be reduced.
한편, 도 9의 (d)에 나타낸 전류 그래프에서 제1슬롭(S1) 부분들에서는 전류의 양이 급격하게 변하므로, 이로 인해 발생하는 자기장의 변화에 따른 기전력을 검출하는 RX 장치에서 신호를 유효하게 검출할 수 있다. 그러나 제2슬롯(S2)의 값을 적절히 완만하게 제어하는 경우 상기 RX 장치에서 신호를 실질적으로 검출하지 못하게 할 수 있다.On the other hand, in the current graph shown in FIG. 9 (d), the amount of current suddenly changes in the first slop (S1) portions, and the RX device that detects the electromotive force according to the change of the magnetic field . However, if the value of the second slot S2 is appropriately and gently controlled, it is possible to prevent the RX device from substantially detecting the signal.
본 발명의 또 다른 실시예에서, 코일전류 구동칩을 제공할 수 있다.In another embodiment of the present invention, a coil current driven chip can be provided.
상기 코일전류 구동칩(3)은 코일(L1)에 흐르는 코일전류(Icoil)에 실질적으로 비례하는 감지전압(Vcs)을 생성하는 감지부(REXT, M1S), 상기 감지전압이 미리 결정된 비교기준전압(Vref)보다 큰 경우 제1로지컬값에 상응하는 제1값을 출력하고 그렇지 않은 경우 제2로지컬값에 상응하는 제2값을 출력하는 비교부(410), 및 상기 비교부(410)의 출력값이 상기 제1값일 경우에는 상기 코일에 상기 코일전류를 제공하는 제1스위치(M1)를 오프 상태로 전환하고, 상기 비교부(410)의 출력값이 상기 제2값인 경우에는 상기 제1스위치(M1)를 온 상태로 전환하도록 되어 있는 제어부(420)를 포함할 수 있다.The coil
이때, 상기 제1로지컬값은 '1'이고, 상기 제2로지컬값은 '0' 일 수 있다.At this time, the first logical value may be '1' and the second logical value may be '0'.
이때, 일단자가 상기 코일의 타단자에 연결된 제4스위치(M4), 및 상기 제4스위치의 타단자 또는 상기 제1스위치(M1)의 타단자에 연결된 감지저항(REXT)을 더 포함하며, 상기 제1스위치(M1)의 일단자는 상기 코일의 일단자에 연결되어 있고 상기 감지부(REXT, M1S)는 상기 감지저항을 포함하고, 상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 할 수 있다.In this case, a fourth switch M4, one end of which is connected to the other terminal of the coil, and a sense resistor R EXT connected to the other terminal of the fourth switch or another terminal of the first switch M1, Wherein one end of the first switch M1 is connected to one terminal of the coil and the sensing units R EXT and M1S comprise the sense resistor and the sense voltage is proportional to the voltage across the sense resistor Value can be characterized.
또는, 일단자가 상기 코일의 타단자에 연결된 제4스위치, 상기 제1스위치(M1)를 통해 흐르는 상기 코일전류에 비례하는 복제전류를 생성하는 전류미러 스위치, 및 상기 전류미러 스위치의 일 단자에 연결된 감지저항을 더 포함하며, 상기 제1스위치(M1)의 일단자는 상기 코일의 일단자에 연결되어 있고 상기 감지부(REXT, M1S)는 상기 감지저항을 포함하고, 상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 할 수 있다.Or a current mirror switch, which is connected to one terminal of the current mirror switch, a fourth switch connected to one terminal of the coil at one end thereof, a current mirror switch for generating a replica current proportional to the coil current flowing through the first switch Wherein one end of the first switch M1 is connected to one terminal of the coil and the sensing unit R EXT and M1S includes the sense resistor, Which is proportional to the voltage across both ends.
이때, 상기 비교부(410)는, 상기 감지전압을 입력받는 제1입력단자, 상기 비교기준전압(Vref)을 입력받는 제2입력단자, 상기 감지전압이 상기 비교기준전압(Vref)보다 큰지 또는 작은지에 따라 서로 다른 로지컬 값에 대응하는 출력전압을 제공하는 출력단자(C1)를 포함할 수 있다. The
이때, 상기 비교기준전압(Vref)은 상기 제어부에 의하여 시간에 따라 변경되도록 되어 있을 수 있다.At this time, the comparison reference voltage Vref may be changed with time by the controller.
이때, 상기 비교기준전압(Vref)은 상기 제어부에 의해 제어되는 DAC(430)의 출력전압일 수 있다.In this case, the comparison reference voltage Vref may be an output voltage of the
이때, PWM 파형을 갖는 제1제어전압(AIN)의 입력단자를 더 포함하며, 상기 제1스위치(M1)의 일단자는 상기 코일의 일단자에 연결되어 있으며, 상기 제어부는, 상기 제1제어전압을 지연시켜 복제한 제1복제제어전압(INT_A)을 생성하고, 상기 제1복제제어전압이 제1로지컬값('1')에 대응하는 값을 갖는 시구간(A')의 적어도 일부(b, c, d) 동안, 상기 비교기준전압(Vref)을 하강시켰다가 상승시키며, 그리고 상기 제1복제제어전압이 제1로지컬값에 대응하는 값을 갖는 시구간의 적어도 일부 동안, 상기 비교부(410)의 출력값에 따라 상기 제1스위치(M1)의 온/오프 상태를 전환하도록 되어 있을 수 있다.The first switch M1 may further include an input terminal of a first control voltage AIN having a PWM waveform, wherein one terminal of the first switch M1 is connected to a terminal of the coil, Of the time domain (A ') having a value corresponding to the first logical value (' 1 ') by generating the first duplication control voltage INT_A , during a period between at least a portion of a time period during which the first replica control voltage has a value corresponding to a first logical value and during which the comparison reference voltage (Vref) The on / off state of the first switch Ml may be switched according to the output value of the first switch Ml.
이때, 상기 PWM 파형과 상보적 파형을 갖는 제2제어전압(BIN)의 입력단자를 더 포함하며, 상기 제어부는, 상기 제2제어전압을 지연시켜 복제한 제2복제제어전압(INT_B)을 더 생성하도록 되어 있을 수 있다.The control unit may further include an input terminal for inputting a second control voltage BIN having a complementary waveform with the PWM waveform, wherein the controller delays the second control voltage to generate a second duplicated control voltage INT_B .
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the essential characteristics thereof. The contents of each claim in the claims may be combined with other claims without departing from the scope of the claims.
Claims (9)
상기 감지전압이 미리 결정된 비교기준전압보다 큰 경우 제1로지컬값에 상응하는 제1값을 출력하고 그렇지 않은 경우 제2로지컬값에 상응하는 제2값을 출력하는 비교부; 및
상기 비교부의 출력값이 상기 제1값일 경우에는 상기 코일에 상기 코일전류를 제공하는 제1스위치를 오프 상태로 전환하고, 상기 비교부의 출력값이 상기 제2값인 경우에는 상기 제1스위치를 온 상태로 전환하도록 되어 있는 제어부;
를 포함하는,
코일전류 구동칩.A sensing unit for generating a sensing voltage substantially proportional to a coil current flowing through the coil;
A comparator outputting a first value corresponding to a first logical value when the sensing voltage is greater than a predetermined reference voltage and outputting a second value corresponding to a second logical value if not; And
When the output value of the comparator is the first value, the first switch for providing the coil current to the coil is switched to the off state, and when the output value of the comparator is the second value, A control unit adapted to control the display unit;
/ RTI >
Coil current drive chip.
일단자가 상기 코일의 타단자에 연결된 제4스위치; 및
상기 제4스위치의 타단자 또는 상기 제1스위치의 타단자에 연결된 감지저항;
을 더 포함하며,
상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있고
상기 감지부는 상기 감지저항을 포함하고,
상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 하는,
코일전류 구동칩.The method according to claim 1,
A fourth switch whose one end is connected to the other terminal of the coil; And
A sense resistor connected to the other terminal of the fourth switch or another terminal of the first switch;
Further comprising:
One terminal of the first switch is connected to one terminal of the coil
Wherein the sensing unit includes the sense resistor,
Wherein the sensing voltage is proportional to the voltage across the sensing resistor.
Coil current drive chip.
일단자가 상기 코일의 타단자에 연결된 제4스위치;
상기 제1스위치를 통해 흐르는 상기 코일전류에 비례하는 복제전류를 생성하는 전류미러 스위치; 및
상기 전류미러 스위치의 일 단자에 연결된 감지저항
을 더 포함하며,
상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있고
상기 감지부는 상기 감지저항을 포함하고,
상기 감지전압은 상기 감지저항의 양단의 전압에 비례하는 값을 특징으로 하는,
코일전류 구동칩.The method according to claim 1,
A fourth switch whose one end is connected to the other terminal of the coil;
A current mirror switch for generating a replica current proportional to the coil current flowing through the first switch; And
A sense resistor connected to one terminal of the current mirror switch
Further comprising:
One terminal of the first switch is connected to one terminal of the coil
Wherein the sensing unit includes the sense resistor,
Wherein the sensing voltage is proportional to the voltage across the sensing resistor.
Coil current drive chip.
상기 비교부는,
상기 감지전압을 입력받는 제1입력단자;
상기 비교기준전압을 입력받는 제2입력단자;
상기 감지전압이 상기 비교기준전압보다 큰지 또는 작은지에 따라 서로 다른 로지컬 값에 대응하는 출력전압을 제공하는 출력단자
를 포함하는,
코일전류 구동칩.The method according to claim 1,
Wherein,
A first input terminal receiving the sensing voltage;
A second input terminal receiving the comparison reference voltage;
An output terminal for providing an output voltage corresponding to a different logical value according to whether the sensing voltage is greater or smaller than the comparison reference voltage,
/ RTI >
Coil current drive chip.
PWM 파형을 갖는 제1제어전압의 입력단자를 더 포함하며,
상기 제1스위치의 일단자는 상기 코일의 일단자에 연결되어 있으며,
상기 제어부는,
상기 제1제어전압을 지연시켜 복제한 제1복제제어전압을 생성하고,
상기 제1복제제어전압이 상기 제1로지컬값에 대응하는 값을 갖는 시구간의 적어도 일부 동안, 상기 비교기준전압을 하강시켰다가 상승시키며, 그리고
상기 제1복제제어전압이 상기 제1로지컬값에 대응하는 값을 갖는 시구간의 적어도 일부 동안, 상기 비교부의 출력값에 따라 상기 제1스위치의 온/오프 상태를 전환
하도록 되어 있는,
코일전류 구동칩.The method according to claim 1,
Further comprising an input terminal of a first control voltage having a PWM waveform,
Wherein one end of the first switch is connected to one terminal of the coil,
Wherein,
Generating a duplicated first replica control voltage by delaying the first control voltage,
Lowering and raising the comparison reference voltage during at least a portion of a time period in which the first copy control voltage has a value corresponding to the first logical value,
During the at least a part of the time period in which the first duplication control voltage has a value corresponding to the first logical value, switching on / off states of the first switch in accordance with the output value of the comparison section
In addition,
Coil current drive chip.
상기 PWM 파형과 상보적 파형을 갖는 제2제어전압의 입력단자를 더 포함하며,
상기 제어부는, 상기 제2제어전압을 지연시켜 복제한 제2복제제어전압을 더 생성하도록 되어 있는,
코일전류 구동칩.9. The method of claim 8,
Further comprising an input terminal of a second control voltage having the PWM waveform and a complementary waveform,
Wherein the control unit is further adapted to generate a second duplicated control voltage that is duplicated by delaying the second control voltage,
Coil current drive chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810259880.2A CN108736719B (en) | 2017-04-14 | 2018-03-27 | Method for improving MST driver transmission efficiency and driver device for MST driver transmission efficiency |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170048518 | 2017-04-14 | ||
KR20170048518 | 2017-04-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180116099A true KR20180116099A (en) | 2018-10-24 |
KR102052968B1 KR102052968B1 (en) | 2019-12-09 |
Family
ID=64132506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170144761A KR102052968B1 (en) | 2017-04-14 | 2017-11-01 | Method for enhancing transmission efficiency of MST driver and driver device for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102052968B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150037192A (en) * | 2013-09-30 | 2015-04-08 | 삼성전기주식회사 | Power supply apparatus |
KR20160061228A (en) * | 2014-11-21 | 2016-05-31 | 삼성전자주식회사 | Signal Receiving and Transmitting circuit and electronic device including the same |
-
2017
- 2017-11-01 KR KR1020170144761A patent/KR102052968B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150037192A (en) * | 2013-09-30 | 2015-04-08 | 삼성전기주식회사 | Power supply apparatus |
KR20160061228A (en) * | 2014-11-21 | 2016-05-31 | 삼성전자주식회사 | Signal Receiving and Transmitting circuit and electronic device including the same |
Also Published As
Publication number | Publication date |
---|---|
KR102052968B1 (en) | 2019-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9774240B2 (en) | Edge rate control gate driver for switching power converters | |
US5808504A (en) | Insulated gate transistor drive circuit | |
US5757173A (en) | Semi-soft switching and precedent switching in synchronous power supply controllers | |
US6222403B1 (en) | Slew rate output circuit with an improved driving capability of driving an output MOS field effect transistor | |
TWI476558B (en) | Voltage regulator | |
US10164621B2 (en) | Circuit and method of operating circuit | |
KR100941508B1 (en) | Driving circuit | |
US20060186870A1 (en) | Regulating switching regulators by load monitoring | |
US8618867B2 (en) | Controlled charge pump arrangement and method for controlling a clocked charge pump | |
GB2430502A (en) | Switching regulator with over-current protection | |
CN108377141B (en) | Switching rate monitoring and control | |
JP2001258269A (en) | Soft switching dc-dc converter | |
US8502602B2 (en) | Class-D amplifier circuit | |
US10622891B2 (en) | Voltage-based auto-correction of switching time | |
KR20010080308A (en) | Combined voltage and current slew rate limiting | |
US20160352322A1 (en) | Digital pulse width modulation control for load switch circuits | |
US7205751B2 (en) | Enable and disable of diode emulation in a DC/DC converter | |
US10459467B1 (en) | Switching regulator with soft start circuit and operation method thereof | |
US11942925B2 (en) | Management of multiple switching-synchronized measurements using combined prioritized measurement and round-robin sequence measurement | |
JP4666636B2 (en) | Switching element driving circuit device and electronic apparatus using the same | |
KR20180116099A (en) | Method for enhancing transmission efficiency of MST driver and driver device for the same | |
JP6848936B2 (en) | Switching element drive circuit | |
CN108736719B (en) | Method for improving MST driver transmission efficiency and driver device for MST driver transmission efficiency | |
KR102446957B1 (en) | Apparatus for controlling switching slope of igbt gate driver | |
JP2006311765A (en) | Excess current protection circuit and dc/dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |