KR20180112647A - Multilayered electronic component - Google Patents

Multilayered electronic component Download PDF

Info

Publication number
KR20180112647A
KR20180112647A KR1020170079430A KR20170079430A KR20180112647A KR 20180112647 A KR20180112647 A KR 20180112647A KR 1020170079430 A KR1020170079430 A KR 1020170079430A KR 20170079430 A KR20170079430 A KR 20170079430A KR 20180112647 A KR20180112647 A KR 20180112647A
Authority
KR
South Korea
Prior art keywords
internal electrode
internal
capacitor body
capacitor
electrode
Prior art date
Application number
KR1020170079430A
Other languages
Korean (ko)
Other versions
KR102381988B1 (en
Inventor
고경헌
유영종
이재훈
조여주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/876,969 priority Critical patent/US10388459B2/en
Priority to CN201810266180.6A priority patent/CN108695061B/en
Publication of KR20180112647A publication Critical patent/KR20180112647A/en
Application granted granted Critical
Publication of KR102381988B1 publication Critical patent/KR102381988B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

The present invention provides a multilayered electronic component. An internal electrode connected to the (+) circuit of a circuit and an internal electrode connected to the ground of the circuit are formed in a dielectric layer. An external electrode commonly uses a multi-terminal connected to the ground of the circuit. The multilayered electronic component includes a capacitor body and first to fourth external electrodes.

Description

적층형 전자 부품{MULTILAYERED ELECTRONIC COMPONENT}[0001] MULTILAYERED ELECTRONIC COMPONENT [0002]

본 발명은 적층형 전자 부품에 관한 것이다.
The present invention relates to a multilayer electronic component.

스마트폰이 발전하면서 전류의 사용이 크게 증가하였고, 이에 대응하기 위해 스마트폰에서 배터리의 크기는 커지고 메인 기판(Main PCB)의 크기는 점점 작아지고 있다.As the smartphone evolved, the use of currents increased greatly. To cope with this, the size of the battery and the size of the main PCB in the smartphone are getting smaller.

이러한 배경으로 스마트폰 개발업체에서는 더 작은 사이즈의 수동 소자를 요청하고 있다. 또한, 전류의 사용이 증가함에 따라 스마트폰에 적용되는 적층형 커패시터(MLCC)의 사용량도 증가하고 있다.In this context, smartphone developers are requesting smaller passive devices. In addition, as the use of current increases, the amount of stacked capacitors (MLCC) applied to smart phones is also increasing.

이와 같이, 소형화된 메인 기판과 소형 수동부품의 사용량 증가로 인해 전극간 간격이 지나치게 가까워지면서 전극간 쇼트(short) 불량 현상이 대량 발생된다. 이러한 이유로 MLCC의 사이즈를 소형화시키면서도 전극간 쇼트 불량을 감소시키는 방법이 요구된다.
As a result of the increase in the amount of use of the miniaturized main substrate and the small passive component, the gap between the electrodes becomes too close to each other, and a short failure phenomenon occurs between the electrodes. For this reason, there is a need for a method of reducing the short-circuit between electrodes while reducing the size of the MLCC.

일본공개특허 제2009-130219호Japanese Patent Laid-Open No. 2009-130219 일본공개특허 제2006-147794호Japanese Patent Application Laid-Open No. 2006-147794

본 발명의 목적은 기생 커패시턴스(Capacitance)를 감소시키면서 복수의 커패시터부를 하나의 부품으로 구현할 수 있는 적층형 전자 부품을 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer electronic component capable of realizing a plurality of capacitor portions as one component while reducing parasitic capacitance.

본 발명의 일 측면은, 번갈아 배치되는 제1 및 제2 유전체층, 상기 제1 유전체층에 서로 이격되게 배치되는 제1 및 제2 내부 전극 및 상기 제2 유전체층에 서로 이격되게 배치되는 제3 및 제4 내부 전극을 포함하고, 서로 대향되는 제1 및 제2 면, 상기 제1 및 제2 면을 연결하고 서로 대향되는 제3 및 제4 면, 상기 제1 및 제2 면을 연결하고 상기 제3 및 제4 면을 연결하며 서로 대향되는 제5 및 제6 면을 포함하는 커패시터 바디; 상기 커패시터 바디의 제3 면에 배치되고, 상기 제1 내부 전극과 전기적으로 연결되는 제1 외부 전극; 상기 커패시터 바디의 제4 면에 배치되고, 상기 제2 내부 전극과 전기적으로 연결되는 제2 외부 전극 및 상기 커패시터 바디의 제5 및 제6 면에 각각 배치되고, 상기 제3 및 제4 내부 전극과 전기적으로 연결되는 제3 및 제4 외부 전극; 을 포함하고, 상기 제1 및 제3 내부 전극이 오버랩되는 영역으로 이루어지는 제1 커패시터부와, 상기 제2 및 제4 내부 전극이 오버랩되는 영역으로 이루어지는 제2 커패시터부를 포함하며, 상기 제1 커패시터부와 상기 제2 커패시터부의 용량이 상이하게 형성되는 적층형 전자 부품을 제공한다.According to an aspect of the present invention, there is provided a plasma display panel comprising first and second dielectric layers alternately arranged, first and second internal electrodes spaced apart from each other in the first dielectric layer, and third and fourth internal electrodes spaced apart from each other in the second dielectric layer, A first surface and a second surface opposite to each other and including an inner electrode, a third surface and a fourth surface connecting the first surface and the second surface and facing each other, a second surface connecting the first surface and the second surface, A capacitor body including fifth and sixth surfaces facing each other connecting the fourth surfaces; A first external electrode disposed on a third surface of the capacitor body and electrically connected to the first internal electrode; A second outer electrode disposed on a fourth surface of the capacitor body and electrically connected to the second inner electrode, and a third outer electrode disposed on the fifth and sixth surfaces of the capacitor body, Third and fourth external electrodes electrically connected to each other; A first capacitor portion including a region where the first and third internal electrodes overlap and a second capacitor portion including a region where the second and fourth internal electrodes overlap with each other, And the capacitance of the second capacitor portion are formed to be different from each other.

본 발명의 일 실시 예에서, 상기 제2 내부 전극과 상기 제4 내부 전극은, 서로 마주보는 단부가 적층 방향으로 동일 선 상에 닿도록 배치될 수 있다.In an embodiment of the present invention, the second internal electrode and the fourth internal electrode may be disposed so that the opposite ends of the second internal electrode and the fourth internal electrode touch the same line in the stacking direction.

본 발명의 일 실시 예에서, 상기 제1 내부 전극은 상기 커패시터 바디의 제3 면을 통해 노출되고, 상기 제2 내부 전극은 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되고, 상기 제3 내부 전극은 상기 커패시터 바디의 제4 면을 통해 노출되고, 상기 제4 내부 전극은 상기 커패시터 바디의 제5 및 제6 면을 통해 노출될 수 있다. In an embodiment of the present invention, the first internal electrode is exposed through a third surface of the capacitor body, the second internal electrode is exposed through fifth and sixth surfaces of the capacitor body, The internal electrodes may be exposed through the fourth surface of the capacitor body and the fourth internal electrode may be exposed through the fifth and sixth surfaces of the capacitor body.

본 발명의 일 실시 예에서, 상기 제1 및 제3 내부 전극의 폭이 상기 제2 및 제4 내부 전극의 폭 보다 작을 수 있다.In one embodiment of the present invention, the widths of the first and third internal electrodes may be smaller than the widths of the second and fourth internal electrodes.

본 발명의 일 실시 예에서, 상기 제2 내부 전극은, 상기 제3 내부 전극과 오버랩되고 상기 커패시터 바디의 가장자리로부터 이격되는 제1 바디부; 및 상기 제1 바디부에서 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되도록 연장되는 제1 및 제2 리드부; 를 포함하고, 상기 제4 내부 전극은, 상기 제1 내부 전극과 오버랩되고 상기 커패시터 바디의 가장자리로부터 이격되는 제2 바디부; 및 상기 제2 바디부에서 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되도록 연장되는 제3 및 제4 리드부; 를 포함할 수 있다. In an embodiment of the present invention, the second internal electrode includes: a first body portion overlapping the third internal electrode and spaced apart from an edge of the capacitor body; And first and second lead portions extending from the first body portion to be exposed through fifth and sixth surfaces of the capacitor body; Wherein the fourth internal electrode includes: a second body portion overlapping the first internal electrode and spaced apart from an edge of the capacitor body; And third and fourth lead portions extending from the second body portion to be exposed through the fifth and sixth surfaces of the capacitor body; . ≪ / RTI >

본 발명의 일 실시 예에서, 상기 제1 내부 전극과 제2 내부 전극의 간격 및 상기 제3 내부 전극과 제4 내부 전극의 간격이 각각 50㎛ 이상일 수 있다.In an embodiment of the present invention, the interval between the first internal electrode and the second internal electrode and the interval between the third internal electrode and the fourth internal electrode may be 50 탆 or more, respectively.

본 발명의 일 실시 예에서, 상기 제1 외부 전극은 상기 커패시터 바디의 제3 면에서 제1 및 제2 면의 일부까지 연장되고, 상기 제2 외부 전극은 상기 커패시터 바디의 제4 면에서 제1 및 제2 면의 일부까지 연장될 수 있다. In one embodiment of the present invention, the first outer electrode extends from a third surface of the capacitor body to a portion of the first and second surfaces, and the second outer electrode extends from the fourth surface of the capacitor body to the first And a portion of the second surface.

본 발명의 일 실시 예에서, 상기 제1 외부 전극은 상기 커패시터 바디의 제3 면에서 제5 및 제6 면의 일부까지 연장되고, 상기 제2 외부 전극은 상기 커패시터 바디의 제4 면에서 제5 및 제6 면의 일부까지 연장될 수 있다.In one embodiment of the present invention, the first external electrode extends from a third surface of the capacitor body to a portion of fifth and sixth surfaces, and the second external electrode extends from a fourth surface of the capacitor body to a fifth surface And a portion of the sixth surface.

본 발명의 일 실시 예에서, 상기 제3 외부 전극은 상기 커패시터 바디의 제5 면에서 제1 및 제2 면의 일부까지 연장되고, 상기 제4 외부 전극은 상기 커패시터 바디의 제6 면에서 제1 및 제2 면의 일부까지 연장될 수 있다.
In an embodiment of the present invention, the third external electrode extends from a fifth surface of the capacitor body to a portion of the first and second surfaces, and the fourth external electrode extends from the sixth surface of the capacitor body to the first And a portion of the second surface.

본 발명의 일 실시 형태에 따르면, 하나의 유전체층에 시그널 단자와 접속하는 내부 전극과 그라운드와 접속하는 내부 전극을 동시에 형성하되, 두 내부 전극의 형상을 다르게 하여 적층형 전자 부품의 기생 커패시턴스를 최소화시키면서, 독립된 복수의 커패시터부를 하나의 부품으로 구현할 수 있는 효과가 있다.
According to one embodiment of the present invention, an internal electrode connected to a signal terminal and an internal electrode connected to a ground are simultaneously formed in one dielectric layer, while the shape of the two internal electrodes is made different to minimize the parasitic capacitance of the multilayer electronic component, There is an effect that a plurality of independent capacitor units can be implemented as one component.

도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2는 도 1에서 제1 유전체층과 제1 및 제2 내부 전극을 도시한 평면도이다.
도 3은 도 1에서 제2 유전체층과 제3 및 제4 내부 전극을 도시한 평면도이다.
도 4는 도 2의 제1 유전체층과 도 3의 제2 유전체층을 오버랩시켜 나타낸 평면도이다.
도 5는 도 1의 I-I'선 단면도이다.
도 6은 본 발명의 다른 실시 형태에 따른 적층형 전자 부품을 도 1의 I-I'선 단면으로 나타낸 단면도이다.1 is a perspective view showing a multilayer electronic component according to an embodiment of the present invention.
2 is a plan view showing the first dielectric layer and the first and second internal electrodes in FIG.
3 is a plan view showing the second dielectric layer, the third and fourth internal electrodes in FIG.
FIG. 4 is a plan view showing the first dielectric layer of FIG. 2 and the second dielectric layer of FIG. 3 in an overlapping manner.
5 is a sectional view taken along the line I-I 'in Fig.
Fig. 6 is a cross-sectional view taken along line I-I 'of Fig. 1 of a multilayer electronic component according to another embodiment of the present invention. Fig.

본 발명의 일 실시 형태에 따른 적층형 전자 부품은은, 하나의 유전체층에 회로의 (+)와 연결되는 내부 전극과 회로의 그라운드에 연결되는 내부 전극을 같이 구현하고, 외부 전극은 회로의 그라운드와 연결되는 다단자를 공통으로 사용하도록 한 구조이다.
A laminated electronic component according to an embodiment of the present invention is a laminated electronic component that embodies an internal electrode connected to a positive (+) side of a circuit and an internal electrode connected to a ground of a circuit in one dielectric layer and an external electrode connected to a ground Are commonly used.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The shape and size of elements in the drawings may be exaggerated for clarity.

또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In the drawings, like reference numerals are used to designate like elements that are functionally equivalent to the same reference numerals in the drawings.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, to include an element throughout the specification does not exclude other elements unless specifically stated otherwise, but may include other elements.

도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이고, 도 2는 도 1에서 제1 유전체층과 제1 및 제2 내부 전극을 도시한 평면도이고, 도 3은 도 1에서 제2 유전체층과 제3 및 제4 내부 전극을 도시한 평면도이고, 도 4는 도 2의 제1 유전체층과 도 3의 제2 유전체층을 오버랩시켜 나타낸 평면도이고, 도 5는 도 1의 I-I'선 단면도이다.
2 is a plan view showing a first dielectric layer and first and second internal electrodes in FIG. 1, and FIG. 3 is a plan view showing a first dielectric layer and first and second internal electrodes in FIG. 1, 2 is a plan view showing the first dielectric layer, the second dielectric layer, the third and fourth internal electrodes, FIG. 4 is a plan view showing the first dielectric layer of FIG. 2 and the second dielectric layer of FIG. Sectional view.

도 1 내지 도 5를 참조하면, 본 실시 형태에 따른 적층형 전자 부품(100)은, 하나의 유전체층에 이종 형상의 내부 전극을 구현하여 각각의 분리된 적층형 커패시터(MLCC)에 해당하는 제1 및 제2 커패시터부를 1개의 커패시터 바디(110) 내에 구현할 수 있다. 이때, 상기 제1 및 제2 커패시터부는 각각 독립적으로 동작될 수 있다.1 to 5, a multilayer electronic device 100 according to the present embodiment includes internal electrodes of different shapes on one dielectric layer, and first and second multilayered capacitors (MLCCs) corresponding to respective separated multilayer capacitors 2 capacitor unit can be implemented in one capacitor body 110. At this time, the first and second capacitor units may be independently operated.

본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 설명하면, 도면에서 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
To explain the embodiment of the present invention clearly, the direction of the capacitor body 110 will be described. X, Y, and Z shown in the figure indicate the longitudinal direction, the width direction, and the thickness direction, respectively. Here, the thickness direction can be used in the same concept as the lamination direction in which the dielectric layers are laminated.

이러한 커패시터 바디(100)는 복수의 제1 및 제2 유전체층(111, 112)과 복수의 제1 내지 제4 내부 전극(121-124)을 포함한다. 제1 및 제2 유전체층(111, 112)은 Z방향을 따라 번갈아 배치된다.The capacitor body 100 includes a plurality of first and second dielectric layers 111 and 112 and a plurality of first to fourth inner electrodes 121 to 124. The first and second dielectric layers 111 and 112 are alternately arranged along the Z direction.

제1 및 제2 유전체층(111, 112)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.The first and second dielectric layers 111 and 112 may include a ceramic material having a high dielectric constant, for example, a ceramic powder such as barium titanate (BaTiO 3 ). However, as long as a sufficient capacitance can be obtained The present invention is not limited thereto.

또한, 제1 및 제2 유전체층(111, 112)에는 상기 세라믹 분말과 함께, 필요시 전이 금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등과 같은 다양한 종류의 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.If necessary, various kinds of ceramic additives such as transition metal oxide or carbide, rare earth element, magnesium (Mg) or aluminum (Al), organic solvent , A plasticizer, a binder, a dispersant, and the like.

이하에서는, 커패시터 바디(110)에서 제1 및 제4 내부 전극(121, 124)이 Z방향으로 오버랩되는 부분을 제1 커패시터부로 정의하고, 제2 및 제3 내부 전극(122, 123)이 Z방향으로 오버랩되는 부분을 제2 커패시터부로 정의하여 설명하기로 한다.Hereinafter, a portion where the first and fourth internal electrodes 121 and 124 overlap in the Z direction in the capacitor body 110 is defined as a first capacitor portion, and the second and third internal electrodes 122 and 123 are defined as Z A portion overlapping in the direction of the first capacitor is defined as a second capacitor.

또한, 커패시터 바디(100)는 Z방향으로 서로 대향하는 제1 및 제2 면(1, 2)과, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4)과, 제1 및 제2 면(1, 2)을 서로 연결하고 제3 및 제4 면(3, 4)을 서로 연결하며 Y방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 포함할 수 있다.
The capacitor body 100 also has first and second surfaces 1 and 2 facing each other in the Z direction and third and fourth surfaces 1 and 2 connected to the first and second surfaces 1 and 2 and facing each other in the X direction. The fourth and third surfaces 3 and 4 and the fifth and second surfaces 3 and 4 which connect the first and second surfaces 1 and 2 to each other and which connect the third and fourth surfaces 3 and 4 to each other, Six sides (5, 6).

적층형 전자 부품(100)의 길이 방향 및 두께 방향 단면에서, 내부 전극이 배치되는 액티브 영역을 제외한 부분을 마진부로 정의할 수 있다. 상기 마진부 중에서 Z방향으로 상기 액티브 영역의 상부 마진부 및 하부 마진부를 특히, 상부 커버(113) 및 하부 커버(114)으로 정의할 수 있다. In the longitudinal direction and the thickness direction cross section of the multilayer electronic component 100, a portion excluding the active region where the internal electrode is disposed can be defined as a margin portion. The upper margin 113 and the lower margin 114 of the active area may be defined as the upper margin 113 and the lower margin 114, respectively, in the Z direction.

상부 커버(113) 및 하부 커버(114)는 상기 액티브 영역에 배치되는 제1 또는 제2 유전체층(111, 112)과 마찬가지로 세라믹 그린 시트가 소결되어 형성될 수 있다.
The upper cover 113 and the lower cover 114 may be formed by sintering a ceramic green sheet in the same manner as the first or second dielectric layers 111 and 112 disposed in the active area.

제1 유전체층(111)에는 제1 및 제2 내부 전극(121, 122)이 X방향으로 서로 이격되도록 형성된다. 이러한 제1 내부 전극(121)은 일단이 바디(110)의 제3 면(3)을 통해 노출된다. 이러한 제1 내부 전극(121)은 시그널 단자로 작용할 수 있다.
The first and second internal electrodes 121 and 122 are formed on the first dielectric layer 111 such that the first and second internal electrodes 121 and 122 are spaced apart from each other in the X direction. One end of the first internal electrode 121 is exposed through the third surface 3 of the body 110. The first internal electrode 121 may function as a signal terminal.

제2 내부 전극(122)은 제1 바디부(122a)와 제1 및 제2 리드부(122b, 122c)를 포함한다. 이러한 제2 내부 전극(122)은 그라운드 단자로 작용할 수 있다.The second internal electrode 122 includes a first body portion 122a and first and second lead portions 122b and 122c. The second internal electrode 122 may serve as a ground terminal.

여기서, 제1 바디부(122a)는 제1 유전체층(111)에서 제1 내부 전극(121)과 X방향으로 소정 간격(H) 이격되게 배치되는 부분이다.The first body portion 122a is a portion of the first dielectric layer 111 that is spaced apart from the first internal electrode 121 by a predetermined distance H in the X direction.

제1 및 제2 리드부(122b, 122c)는 제1 바디부(122a)에서 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 통해 각각 노출되도록 연장되는 부분이다.The first and second lead portions 122b and 122c extend from the first body portion 122a through the fifth and sixth surfaces 5 and 6 of the capacitor body 110, respectively.

이러한 구조에 따라, 제2 내부 전극(122)은 대체로 T자형으로 이루어질 수 있다.
According to this structure, the second internal electrode 122 may be substantially T-shaped.

제2 유전체층(112)에는 제3 및 제4 내부 전극(123, 124)이 X방향으로 서로 이격되도록 형성된다.The third and fourth internal electrodes 123 and 124 are formed on the second dielectric layer 112 so as to be spaced apart from each other in the X direction.

제3 내부 전극(123)은 일단이 바디(100)의 제4 면(4)을 통해 노출된다. 이러한 제3 내부 전극(123)은 시그널 단자로 작용할 수 있다. The third internal electrode 123 is exposed through the fourth surface 4 of the body 100 at one end. The third internal electrode 123 may function as a signal terminal.

또한, 제3 내부 전극(123) 중 일부는 제2 내부 전극(122)의 제1 바디부(122a)와 Z방향으로 오버랩 될 수 있다. 또한, 제3 내부 전극(123)은 바디(110) 내부에서 X방향으로 제1 내부 전극(121)과 이격되도록 배치될 수 있다.In addition, some of the third internal electrodes 123 may overlap the first body portion 122a of the second internal electrode 122 in the Z direction. The third internal electrode 123 may be disposed to be spaced apart from the first internal electrode 121 in the X direction within the body 110.

제4 내부 전극(124)은 제2 바디부(124a)와 제3 및 제4 리드부(124b, 124c)를 포함한다. 이러한 제4 내부 전극(124)은 그라운드 단자로 작용할 수 있다. The fourth internal electrode 124 includes a second body portion 124a and third and fourth lead portions 124b and 124c. The fourth internal electrode 124 may serve as a ground terminal.

또한, 제4 내부 전극(124) 중 일부는 제1 내부 전극(121)과 오버랩 될 수 있다. 또한, 제4 내부 전극(124)은 바디(110) 내부에서 X방향으로 제2 내부 전극(122)과 이격되도록 배치될 수 있다.In addition, some of the fourth internal electrodes 124 may overlap with the first internal electrodes 121. The fourth internal electrode 124 may be spaced apart from the second internal electrode 122 in the X direction within the body 110.

제2 바디부(124a)는 제2 유전체층(112)에서 제3 내부 전극(123)과 X방향으로 소정 간격(H) 이격되게 배치되는 부분이다. 제2 바디부(124a)는 제1 내부 전극(121)의 일부와 Z방향으로 오버랩된다. The second body portion 124a is a portion of the second dielectric layer 112 that is spaced apart from the third internal electrode 123 by a predetermined distance H in the X direction. The second body portion 124a overlaps with a part of the first internal electrode 121 in the Z direction.

제3 및 제4 리드부(124b, 124c)는 제2 바디부(124a)에서 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 통해 각각 노출되도록 연장되는 부분이다.The third and fourth lead portions 124b and 124c extend from the second body portion 124a through the fifth and sixth surfaces 5 and 6 of the capacitor body 110, respectively.

이러한 구조에 따라, 제4 내부 전극(124)은 대체로 T자형으로 이루어질 수 있다.
According to this structure, the fourth internal electrode 124 may be formed in a substantially T shape.

제1 내부 전극(121)과 제2 내부 전극(122)의 간격(H) 및 제3 내부 전극(123)과 제4 내부 전극(124)의 간격(H)이 커지면 상기 제1 커패시터부와 상기 제2 커패시터부 간의 간섭(Crosstalk)은 최소화되지만, 용량 구현이 어려워진다. When the interval H between the first internal electrode 121 and the second internal electrode 122 and the interval H between the third internal electrode 123 and the fourth internal electrode 124 are increased, The crosstalk between the second capacitor portions is minimized, but the capacitance becomes difficult to implement.

본 실시 형태에서 상기 제1 및 제2 커패시터부의 용량 감소가 없는 H의 최소 값은 50㎛이다.In the present embodiment, the minimum value of H without the capacitance reduction of the first and second capacitor portions is 50 mu m.

제1 내부 전극(121)과 제2 내부 전극(122)의 간격이 50㎛ 미만이거나 제3 내부 전극(123)과 제4 내부 전극(124)의 간격이 50 ㎛ 미만이면 제1 커패시터부와 제2 커패시터부 사이에 간섭이 발생될 수 있다.
If the interval between the first internal electrode 121 and the second internal electrode 122 is less than 50 μm or the interval between the third internal electrode 123 and the fourth internal electrode 124 is less than 50 μm, 2 capacitor unit may be generated.

또한, 제1 내지 제4 내부 전극(121-124)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
The first to fourth internal electrodes 121 to 124 are formed of a conductive metal and may be formed of any one of silver (Ag), palladium (Pd), platinum (Pt), nickel (Ni), and copper Or alloys thereof, and the present invention is not limited thereto.

한편, 본 실시 형태에서, 제1 내부 전극(121)과 제3 내부 전극(123)의 면적을 동일하게 하고, 제2 내부 전극(122)과 제 4 내부 전극(124)의 면적을 동일하게 하고, 제1 내부 전극(121)과 제4 내부 전극(124)의 오버랩 되는 영역과 제2 내부 전극(122)과 제3 내부 전극(123)의 오버랩 되는 영역의 크기를 동일하게 하면 제1 커패시터부와 제2 커패시터부의 용량을 동일하게 할 수 있다.In the present embodiment, the areas of the first internal electrode 121 and the third internal electrode 123 are the same, the areas of the second internal electrode 122 and the fourth internal electrode 124 are the same And the area where the first internal electrode 121 and the fourth internal electrode 124 overlap each other and the area where the second internal electrode 122 and the third internal electrode 123 overlap each other are equalized, And the capacitors of the first and second capacitors can be equalized.

다른 예로서, 제1 내부 전극(121)과 제3 내부 전극(123)의 면적을 상이하게 하거나, 또는 제2 내부 전극(122)과 제 4 내부 전극(124)의 면적을 상이하게 하고, 제1 내부 전극(121)과 제4 내부 전극(124)의 오버랩 되는 영역과 제2 내부 전극(122)과 제3 내부 전극(123)의 오버랩 되는 영역의 크기를 상이하게 하면 제1 커패시터부와 제2 커패시터부의 용량을 상이하게 할 수 있다.
As another example, the areas of the first internal electrode 121 and the third internal electrode 123 may be different from each other, or the area of the second internal electrode 122 and the fourth internal electrode 124 may be different from each other, When the size of the overlapping area of the first internal electrode 121 and the fourth internal electrode 124 and the overlapping area of the second internal electrode 122 and the third internal electrode 123 is made different, The capacitances of the two capacitor portions can be made different.

도 4를 참조하면, 제4 내부 전극(124)의 제2 바디부(124a)의 폭이 제1 내부 전극(121)의 폭 보다 크게 형성될 수 있다. 이에 제4 내부 전극(124)의 제2 바디부(124a) 중 일부는 제1 내부 전극(121)과 오버랩 되지 않을 수 있다. 4, the width of the second body portion 124a of the fourth internal electrode 124 may be greater than the width of the first internal electrode 121. [ Accordingly, a part of the second body part 124a of the fourth internal electrode 124 may not overlap the first internal electrode 121.

또한, 제2 내부 전극(122)의 제1 바디부(122a)의 폭이 제3 내부 전극(123) 보다 크게 형성될 수 있다. 이에 제2 내부 전극(122)의 제1 바디부(122a) 중 일부는 제3 내부 전극(123)과 오버랩 되지 않을 수 있다.
The width of the first body portion 122a of the second internal electrode 122 may be larger than that of the third internal electrode 123. [ Accordingly, a part of the first body portion 122a of the second internal electrode 122 may not overlap with the third internal electrode 123.

한편, 본 실시 형태에서, 도 5에 도시된 바와 같이, 제2 내부 전극(122)의 선단은 X방향으로 제4 내부 전극(124)의 선단과 이격되게 배치된다.5, the tip of the second internal electrode 122 is disposed so as to be spaced apart from the tip of the fourth internal electrode 124 in the X direction.

그러나, 도 6에 도시된 바와 같이, 본 발명의 다른 실시 형태에 따르면, Z방향으로 가상선 L1을 그었을 때, 제2 내부 전극(122')의 선단과 제4 내부 전극(124')의 선단이 L1에 닿도록 배치될 수 있다.
However, according to another embodiment of the present invention, as shown in FIG. 6, when the virtual line L1 is drawn in the Z direction, the tip of the second inner electrode 122 'and the tip of the fourth inner electrode 124'Lt; RTI ID = 0.0 > L1. ≪ / RTI >

본 실시 형태에 따르면, 적층형 전자 부품(100)은 제1 내지 제4 외부 전극(131-134)을 포함한다.
According to the present embodiment, the multilayer electronic component 100 includes first to fourth external electrodes 131-134.

제1 외부 전극(131)은 바디(110)의 제3 면(3)에 형성된다. The first external electrode 131 is formed on the third surface 3 of the body 110.

이때, 제1 외부 전극(131)은 바디(110)의 제1 및 제2 면(1, 2)의 일부까지 연장될 수 있다. At this time, the first external electrode 131 may extend to a portion of the first and second surfaces 1 and 2 of the body 110.

또한, 제1 외부 전극(131)은 바디(110)의 제5 및 제6 면(5, 6)의 일부까지 연장될 수 있다. The first external electrode 131 may extend to a portion of the fifth and sixth surfaces 5 and 6 of the body 110.

그리고, 제1 외부 전극(131)에는 제1 내부 전극(121)에서 바디(110)의 제3 면(3)을 통해 노출되는 부분이 접속되어 전기적으로 연결된다.
A portion of the first external electrode 131 exposed through the third surface 3 of the body 110 from the first internal electrode 121 is connected and electrically connected.

제2 외부 전극(132)은 바디(110)의 제4 면(4)에 형성된다. The second external electrode 132 is formed on the fourth surface 4 of the body 110.

이때, 제2 외부 전극(132)은 바디(110)의 제1 및 제2 면(1, 2)의 일부까지 연장될 수 있다.At this time, the second external electrode 132 may extend to a portion of the first and second surfaces 1 and 2 of the body 110.

또한, 제2 외부 전극(132)은 바디(110)의 제5 및 제6 면(5, 6)의 일부까지 연장될 수 있다.The second outer electrode 132 may extend to a portion of the fifth and sixth surfaces 5 and 6 of the body 110.

그리고, 제2 외부 전극(132)에는 제3 내부 전극(123)에서 바디(110)의 제4 면(4)을 통해 노출되는 부분이 접속되어 전기적으로 연결된다.
A portion of the second external electrode 132 exposed through the fourth surface 4 of the body 110 from the third internal electrode 123 is connected and electrically connected.

제3 외부 전극(133)은 바디(110)의 제5 면(5)에 형성된다.The third external electrode 133 is formed on the fifth surface 5 of the body 110.

이때, 제3 외부 전극(133)은 바디(110)의 제1 및 제2 면(1, 2)의 일부까지 연장될 수 있다.At this time, the third external electrode 133 may extend to a part of the first and second surfaces 1 and 2 of the body 110.

제3 외부 전극(133)에는 제2 내부 전극(122)의 제1 리드부(122b, 122c)의 노출되는 부분과 제4 내부 전극(124)의 제3 리드부(124b)의 노출되는 부분이 접속되어 전기적으로 연결된다.
The third exposed portion of the first lead portions 122b and 122c of the second inner electrode 122 and the exposed portion of the third lead portion 124b of the fourth inner electrode 124 are formed on the third outer electrode 133, And are electrically connected.

제4 외부 전극(134)은 바디(110)의 제6 면(6)에 형성된다. The fourth external electrode 134 is formed on the sixth surface 6 of the body 110.

이때, 제4 외부 전극(134)은 바디(110)의 제1 및 제2 면(1, 2)의 일부까지 연장될 수 있다.At this time, the fourth outer electrode 134 may extend to a portion of the first and second surfaces 1 and 2 of the body 110.

제4 외부 전극(134)에는 제2 내부 전극(122)의 제2 리드부(122c)의 노출되는 부분과, 제4 내부 전극(124)의 제4 리드부(124c)의 노출되는 부분이 접속되어 전기적으로 연결된다.
The exposed portion of the second lead portion 122c of the second internal electrode 122 and the exposed portion of the fourth lead portion 124c of the fourth internal electrode 124 are connected to the fourth external electrode 134 And are electrically connected.

또한, 제1 내지 제4 외부 전극(131-134)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 니켈(Ni) 및 구리(Cu) 등으로 형성될 수 있다.The first to fourth external electrodes 131-134 may be formed of a conductive metal such as silver (Ag), nickel (Ni), copper (Cu), or the like.

이러한 제1 내지 제4 외부 전극(131-134)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성하여 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The first to fourth external electrodes 131-134 may be formed by applying a conductive paste prepared by adding glass frit to the conductive metal powder and then firing the conductive paste, and the present invention is not limited thereto.

또한, 제1 내지 제4 외부 전극(131-134)에는 필요시 도금층(미도시)이 더 형성될 수 있다. 상기 도금층은 적층형 전자 부품(100)을 기판에 솔더로 실장할 때 상호 간의 접착 강도를 높이기 위한 것이다.
In addition, a plating layer (not shown) may be further formed on the first to fourth external electrodes 131-134 if necessary. The plating layer is for increasing the bonding strength between the stacked electronic component 100 and the substrate when soldered.

종래의 어레이 적층형 전자 부품은 서로 마주보는 양면에 복수의 제1 및 제2 외부 전극이 배치되는 구조이다.The conventional array laminated electronic component has a structure in which a plurality of first and second external electrodes are disposed on both sides facing each other.

이때, 제1 유전체층에는 커패시터 바디의 일면에 배치된 복수의 제1 외부 전극과 각각 접속되는 복수의 제1 내부 전극이 소정 간격으로 배치된다.At this time, a plurality of first internal electrodes connected to the plurality of first external electrodes arranged on one surface of the capacitor body are arranged at a predetermined interval in the first dielectric layer.

그리고, 제2 유전체층에는 커패시터 바디의 일면과 대향하는 타면에 배치된 복수의 제2 외부 전극과 각각 접속되는 복수의 제2 내부 전극이 소정 간격으로 배치된다The second dielectric layer is provided with a plurality of second internal electrodes, which are respectively connected to a plurality of second external electrodes disposed on the other surface opposite to one surface of the capacitor body, at predetermined intervals

이에 하나의 바디에 복수의 커패시터부가 구현되는 구조이다.Thus, a plurality of capacitor units are implemented in one body.

이와 같이 하나의 바디에 복수의 커패시터부를 형성하기 위해서는 내부 전극 사이의 간격이 충분해야 한다.In order to form a plurality of capacitor portions in one body, the interval between the internal electrodes must be sufficient.

만약, 내부 전극의 간격이 너무 가까우면 내부 전극 사이에 간섭이 발생하여 기생 커패시턴스가 형성될 수 있다.If the interval between the internal electrodes is too close to each other, interference may occur between the internal electrodes and a parasitic capacitance may be formed.

이렇게 형성된 기생 커패시턴스는 인접하게 배치된 커패시터부를 서로 분리시켜 주지 못하기 때문에, 노이즈가 발생하면 인접한 커패시터부 모두에 영향을 미치게 된다.Since the parasitic capacitance formed in this manner does not allow the adjacent capacitor portions to be separated from each other, when noise is generated, the adjacent capacitor portions are affected.

따라서, 인접한 커패시터부를 서로 분리시키기 위해서는 하나의 유전체층에서 옆에 위치하는 내부 전극 사이의 간격을 충분히 확보하여야 한다.Therefore, in order to separate the adjacent capacitor portions from each other, a sufficient space between the adjacent internal electrodes in one dielectric layer must be ensured.

그러나, 종래의 내부 전극의 형상이 모두 동일한 어레이 적층형 전자 부품의 경우, 내부 전극 사이의 간격을 충분히 확보하기 위해 외부 전극을 배치하면, 적층형 커패시터를 여러 개 실장하는 것과 외부 전극의 간격이 유사해지기 때문에 어레이로 제품을 구현할 때의 부품 사용 면적을 효율적으로 사용하는 효과가 줄어든다.
However, in the case of the array multilayer electronic device in which the conventional internal electrode shapes are all the same, if the external electrodes are disposed in order to secure a sufficient space between the internal electrodes, Therefore, the effect of efficiently using the area of the parts used when the product is implemented in an array is reduced.

본 실시 형태에서, 제1 및 제2 외부 전극(131, 132)은 회로의 (+)와 연결되는 단자의 역할을 하고, 제3 및 제4 외부 전극(133, 134)은 회로의 그라운드(GND)에 연결되는 단자의 역할을 한다.In the present embodiment, the first and second external electrodes 131 and 132 serve as terminals connected to the positive (+) terminal of the circuit, and the third and fourth external electrodes 133 and 134 serve as a ground As shown in Fig.

이때, 제3 및 제4 외부 전극(133, 134)은 제2 내부 전극(122)과 제4 내부 전극(124)이 공통으로 사용할 수 있다.At this time, the third and fourth external electrodes 133 and 134 can commonly use the second internal electrode 122 and the fourth internal electrode 124.

또한, 제1 유전체층(111)에는 제1 외부 전극(131)에 접속되는 제1 내부 전극(121)과 제3 및 제4 외부 전극(133, 134)에 접속되는 제2 내부 전극(122)이 함께 배치된다.A first internal electrode 121 connected to the first external electrode 131 and a second internal electrode 122 connected to the third and fourth external electrodes 133 and 134 are formed in the first dielectric layer 111, .

그리고, 제2 유전체층(112)에는 제2 외부 전극(132)에 접속되는 제3 내부 전극(123)과 제3 및 제4 외부 전극(133, 134)에 접속되는 제4 내부 전극(124)이 함께 배치된다.A third internal electrode 123 connected to the second external electrode 132 and a fourth internal electrode 124 connected to the third and fourth external electrodes 133 and 134 are formed in the second dielectric layer 112 .

즉, 본 실시 형태의 적층형 전자 부품(100)은, 하나의 유전체층에 회로의 (+)와 연결되는 내부 전극과 회로의 그라운드에 연결되는 내부 전극을 같이 구현하고, 외부 전극은 회로의 그라운드와 연결되는 다단자를 공통으로 사용할 수 있도록 한 구조이다.That is, in the multilayer electronic component 100 of the present embodiment, an internal electrode connected to the (+) circuit of the circuit and an internal electrode connected to the ground of the circuit are implemented in one dielectric layer, and the external electrode is connected to the ground So that the terminals can be commonly used.

따라서, 회로의 (+)와 연결되는 내부 전극들이 적층 방향을 따라 서로 엇갈리게 번갈아 배치되도록 하여 두 내부 전극의 간격을 더 멀어지게 한다.Accordingly, the internal electrodes connected to the (+) of the circuit are alternately arranged alternately along the stacking direction, so that the distance between the two internal electrodes is further increased.

이에 각 커패시터부 사이에서 발생하는 기생 커패시턴스를 최소화시켜 독립된 2개의 커패시터부를 하나의 바디 내에서 구현할 수 있다. Thus, the parasitic capacitance generated between the capacitor portions can be minimized, so that two independent capacitor portions can be realized in one body.

이때, 동일한 유전체층에 배치되는 2개의 내부 전극은, 하나는 회로의 (+)와 연결되고 다른 하나는 그라운드와 연결되므로, 따라서 2개의 내부 전극 사이에 기생 커패시턴스가 생성되지 않는다.At this time, the two internal electrodes disposed in the same dielectric layer are connected to the (+) side of the circuit and the other to the ground, so that parasitic capacitance is not generated between the two internal electrodes.

또한, 이러한 구조는, 바디(110)의 가운데 부분에 공통 그라운드 단자를 형성할 수 있기 때문에, 2개의 커패시터부를 더욱 작은 면적의 바디 내에 구현할 수 있게 된다.
In addition, since such a structure can form a common ground terminal in the center portion of the body 110, it is possible to realize two capacitor portions in a body having a smaller area.

즉, 본 실시 형태에 따르면, 하나의 유전체층에 시그널 패턴에 해당하는 내부 전극과 그라운드 패턴에 해당하는 내부 전극을 같이 형성하되, 시그널 패턴에 해당하는 내부 전극과 그라운드 패턴에 해당하는 내부 전극의 형상을 서로 다르게 하여, 기생 커패시턴스를 최소화시켜 바디의 크기를 줄이면서도 독립된 복수의 커패시터부를 하나의 부품으로 구현할 수 있어서 기판의 실장 면적을 감소시킬 수 있다.
That is, according to the present embodiment, the inner electrode corresponding to the signal pattern and the inner electrode corresponding to the ground pattern are formed in one dielectric layer, and the shape of the inner electrode corresponding to the signal pattern and the inner electrode corresponding to the ground pattern The parasitic capacitance can be minimized to reduce the size of the body, and a plurality of independent capacitor portions can be realized as one component, so that the mounting area of the substrate can be reduced.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes and modifications may be made therein without departing from the scope of the invention. It will be obvious to those of ordinary skill in the art.

100: 적층형 전자 부품
110: 바디
111, 112: 제1 및 제2 유전체층
121-124: 제1 내지 제4 내부 전극
122a, 124a: 제1 및 제2 바디부
122b, 122c, 124b, 124c: 제1 내지 제4 리드부
131-134: 제1 내지 제4 외부 전극100: Multilayer electronic component
110: Body
111, 112: first and second dielectric layers
121-124: First to fourth internal electrodes
122a, 124a: first and second body parts
122b, 122c, 124b, 124c: first to fourth lead portions
131-134: First to fourth outer electrodes

Claims (9)

번갈아 배치되는 제1 및 제2 유전체층, 상기 제1 유전체층에 서로 이격되게 배치되는 제1 및 제2 내부 전극 및 상기 제2 유전체층에 서로 이격되게 배치되는 제3 및 제4 내부 전극을 포함하고, 서로 대향되는 제1 및 제2 면, 상기 제1 및 제2 면을 연결하고 서로 대향되는 제3 및 제4 면, 상기 제1 및 제2 면을 연결하고 상기 제3 및 제4 면을 연결하며 서로 대향되는 제5 및 제6 면을 포함하는 커패시터 바디;
상기 커패시터 바디의 제3 면에 배치되고, 상기 제1 내부 전극과 전기적으로 연결되는 제1 외부 전극;
상기 커패시터 바디의 제4 면에 배치되고, 상기 제2 내부 전극과 전기적으로 연결되는 제2 외부 전극 및
상기 커패시터 바디의 제5 및 제6 면에 각각 배치되고, 상기 제3 및 제4 내부 전극과 전기적으로 연결되는 제3 및 제4 외부 전극; 을 포함하고,
상기 제1 및 제3 내부 전극이 오버랩되는 영역으로 이루어지는 제1 커패시터부와, 상기 제2 및 제4 내부 전극이 오버랩되는 영역으로 이루어지는 제2 커패시터부를 포함하며,
상기 제1 커패시터부와 상기 제2 커패시터부의 용량이 상이하게 형성되는 적층형 전자 부품.
First and second dielectric layers alternately arranged, first and second internal electrodes spaced apart from each other in the first dielectric layer, and third and fourth internal electrodes spaced apart from each other in the second dielectric layer, A first surface and a second surface that are opposed to each other, a third and a fourth surface that connect the first and second surfaces and oppose each other, a second surface that connects the first and second surfaces, A capacitor body including opposing fifth and sixth surfaces;
A first external electrode disposed on a third surface of the capacitor body and electrically connected to the first internal electrode;
A second external electrode disposed on a fourth surface of the capacitor body and electrically connected to the second internal electrode,
Third and fourth external electrodes respectively disposed on the fifth and sixth surfaces of the capacitor body and electrically connected to the third and fourth internal electrodes; / RTI >
A first capacitor portion including a region where the first and third internal electrodes overlap each other and a second capacitor portion including a region where the second and fourth internal electrodes overlap,
Wherein the first capacitor portion and the second capacitor portion have different capacities.
제1항에 있어서,
상기 제2 내부 전극과 상기 제4 내부 전극은, 서로 마주보는 단부가 적층 방향으로 동일 선 상에 닿도록 배치되는 적층형 전자 부품.
The method according to claim 1,
And the second internal electrode and the fourth internal electrode are disposed such that their opposite ends touch the same line in the stacking direction.
제1항에 있어서,
상기 제1 내부 전극은 상기 커패시터 바디의 제3 면을 통해 노출되고,
상기 제2 내부 전극은 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되고,
상기 제3 내부 전극은 상기 커패시터 바디의 제4 면을 통해 노출되고,
상기 제4 내부 전극은 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되는 적층형 전자 부품.
The method according to claim 1,
The first internal electrode is exposed through the third surface of the capacitor body,
The second internal electrode is exposed through the fifth and sixth surfaces of the capacitor body,
The third internal electrode is exposed through the fourth surface of the capacitor body,
And the fourth internal electrode is exposed through the fifth and sixth surfaces of the capacitor body.
제1항에 있어서,
상기 제1 및 제3 내부 전극의 폭이 상기 제2 및 제4 내부 전극의 폭 보다 작은 적층형 전자 부품.
The method according to claim 1,
And the widths of the first and third internal electrodes are smaller than the widths of the second and fourth internal electrodes.
제1항에 있어서,
상기 제2 내부 전극은, 상기 제3 내부 전극과 오버랩되고 상기 커패시터 바디의 가장자리로부터 이격되는 제1 바디부; 및 상기 제1 바디부에서 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되도록 연장되는 제1 및 제2 리드부; 를 포함하고,
상기 제4 내부 전극은, 상기 제1 내부 전극과 오버랩되고 상기 커패시터 바디의 가장자리로부터 이격되는 제2 바디부; 및 상기 제2 바디부에서 상기 커패시터 바디의 제5 및 제6 면을 통해 노출되도록 연장되는 제3 및 제4 리드부; 를 포함하는 적층형 전자 부품.
The method according to claim 1,
The second internal electrode includes: a first body portion overlapping the third internal electrode and spaced apart from an edge of the capacitor body; And first and second lead portions extending from the first body portion to be exposed through fifth and sixth surfaces of the capacitor body; Lt; / RTI >
The fourth internal electrode includes a second body portion overlapped with the first internal electrode and spaced apart from an edge of the capacitor body; And third and fourth lead portions extending from the second body portion to be exposed through the fifth and sixth surfaces of the capacitor body; Wherein the electronic device is a multilayer electronic device.
제1항에 있어서,
상기 제1 내부 전극과 제2 내부 전극의 간격 및 상기 제3 내부 전극과 제4 내부 전극의 간격이 각각 50㎛ 이상인 적층형 전자 부품.
The method according to claim 1,
Wherein an interval between the first internal electrode and the second internal electrode and an interval between the third internal electrode and the fourth internal electrode are 50 mu m or more, respectively.
제1항에 있어서,
상기 제1 외부 전극은 상기 커패시터 바디의 제3 면에서 제1 및 제2 면의 일부까지 연장되고,
상기 제2 외부 전극은 상기 커패시터 바디의 제4 면에서 제1 및 제2 면의 일부까지 연장되는 적층형 전자 부품.
The method according to claim 1,
Wherein the first external electrode extends from a third surface of the capacitor body to a portion of the first and second surfaces,
And the second external electrode extends from a fourth surface of the capacitor body to a portion of the first and second surfaces.
제1항에 있어서,
상기 제1 외부 전극은 상기 커패시터 바디의 제3 면에서 제5 및 제6 면의 일부까지 연장되고,
상기 제2 외부 전극은 상기 커패시터 바디의 제4 면에서 제5 및 제6 면의 일부까지 연장되는 적층형 전자 부품.
The method according to claim 1,
Wherein the first external electrode extends from a third surface of the capacitor body to a portion of the fifth and sixth surfaces,
And the second external electrode extends from a fourth surface of the capacitor body to a portion of the fifth and sixth surfaces.
제1항에 있어서,
상기 제3 외부 전극은 상기 커패시터 바디의 제5 면에서 제1 및 제2 면의 일부까지 연장되고,
상기 제4 외부 전극은 상기 커패시터 바디의 제6 면에서 제1 및 제2 면의 일부까지 연장되는 적층형 전자 부품.The method according to claim 1,
The third external electrode extends from a fifth surface of the capacitor body to a portion of the first and second surfaces,
And the fourth external electrode extends from a sixth surface of the capacitor body to a portion of the first and second surfaces.
KR1020170079430A 2017-04-04 2017-06-23 Multilayered electronic component KR102381988B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/876,969 US10388459B2 (en) 2017-04-04 2018-01-22 Multilayer electronic component
CN201810266180.6A CN108695061B (en) 2017-04-04 2018-03-28 Multilayer electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170043880 2017-04-04
KR20170043880 2017-04-04

Publications (2)

Publication Number Publication Date
KR20180112647A true KR20180112647A (en) 2018-10-12
KR102381988B1 KR102381988B1 (en) 2022-03-31

Family

ID=63876520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079430A KR102381988B1 (en) 2017-04-04 2017-06-23 Multilayered electronic component

Country Status (1)

Country Link
KR (1) KR102381988B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147794A (en) 2004-11-18 2006-06-08 High Frequency Heattreat Co Ltd Transformer and its primary winding unit
JP2009130219A (en) 2007-11-26 2009-06-11 Tdk Corp Multilayer capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147794A (en) 2004-11-18 2006-06-08 High Frequency Heattreat Co Ltd Transformer and its primary winding unit
JP2009130219A (en) 2007-11-26 2009-06-11 Tdk Corp Multilayer capacitor
KR101020528B1 (en) * 2007-11-26 2011-03-09 티디케이가부시기가이샤 Multilayer condenser

Also Published As

Publication number Publication date
KR102381988B1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
KR102171678B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR102089693B1 (en) Multi layer ceramic capacitor
JP5268276B2 (en) Multilayer ceramic capacitor and its mounting structure
JP6233887B2 (en) Multilayer ceramic capacitor and its mounting board
JP2014103327A (en) Multilayer capacitor
KR20150006622A (en) Multi-layered ceramic capacitor and mounting circuit board thereof
KR102097324B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP2018129499A (en) Capacitor component
KR20190053692A (en) 3-termibal multi-layered capacitor
KR20140069480A (en) Multi-layered ceramic electronic component
KR20180058021A (en) Multi-layered capacitor and board having the same mounted thereon
JP2017045977A (en) Multilayer ceramic capacitor and board having the same
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
KR102097325B1 (en) Multi layered ceramic capacitor and board having the same mounted thereon
KR102037268B1 (en) Multi layered ceramic capacitor and board having the same mounted thereon
JP6232836B2 (en) Capacitor element
KR20180132490A (en) Multilayered ceramic capacitor and board having the same mounted thereon
US11222748B2 (en) Multi-layered ceramic electronic component
CN108695061B (en) Multilayer electronic component
JPWO2017204338A1 (en) Multilayer capacitor
KR102381988B1 (en) Multilayered electronic component
KR20170025946A (en) Multi layer ceramic capacitor and board having the same
JP4412386B2 (en) Feed-through multilayer capacitor
US11657968B2 (en) Multilayer capacitor and board having the same
JP2023098838A (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)