KR20180105491A - Ovonic Threshold Switching Device and Method of the same - Google Patents

Ovonic Threshold Switching Device and Method of the same Download PDF

Info

Publication number
KR20180105491A
KR20180105491A KR1020170032617A KR20170032617A KR20180105491A KR 20180105491 A KR20180105491 A KR 20180105491A KR 1020170032617 A KR1020170032617 A KR 1020170032617A KR 20170032617 A KR20170032617 A KR 20170032617A KR 20180105491 A KR20180105491 A KR 20180105491A
Authority
KR
South Korea
Prior art keywords
threshold switching
ovonic threshold
switching device
ovonic
chalcogenide material
Prior art date
Application number
KR1020170032617A
Other languages
Korean (ko)
Inventor
황현상
구윤모
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170032617A priority Critical patent/KR20180105491A/en
Publication of KR20180105491A publication Critical patent/KR20180105491A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/141—
    • H01L45/1253—
    • H01L45/143—
    • H01L45/144—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

The present invention relates to an ovonic threshold switching device and, more specifically, to a structure and operation method related to an ovonic threshold switching device using an amorphous metal thin film made of metal combined with tellurium (Te). Of ovonic threshold switching materials, an amorphous SiTe film deposited at the room temperature has high off resistance and low on resistance properties. The amorphous SiTe film has a high selectivity of 10^6 and a very steep slope of less than 1mV/dec. Moreover, the amorphous SiTe film has fast operating properties of 10 ns delay time and high durability over 500k cycles.

Description

오보닉 문턱 스위칭 소자 및 이의 방법{Ovonic Threshold Switching Device and Method of the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an ovonic threshold switching device,

본 발명은 오보닉 문턱 스위칭 소자에 관한 것으로, 더욱 자세하게는 텔러리움(Te)과 결합된 금속으로 제조된 비정질 금속 박막을 이용한 오보닉 문턱 스위칭 소자에 관한 구조와 작동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ovonic threshold switching device, and more particularly to an ovonic threshold switching device using an amorphous metal thin film made of a metal combined with a tellurium (Te).

찰코게나이드 재료는 스위칭, 메모리, 논리 및 프로세싱 기능을 가진 재료이고, 기본적인 원리는 1960년대에 S.R. Ovshinsky에 의해 찰코게나이드 재료의 기본 특성이 발표된 이후, 많은 연구자들의 관심과 노력으로 찰코게나이드 재료의 구조와 성질 파악 및 찰코게나이드 재료가 실용적으로 응용될 수 있는 범위가 넓어졌다.The chalcogenide material is a material with switching, memory, logic and processing functions, and the basic principle is that in the 1960s S.R. Since the basic properties of chalcogenide materials have been announced by Ovshinsky, the interest and efforts of many researchers has expanded the practical application of structure and properties of chalcogenide materials and chalcogenide materials.

찰코게나이드 소자에서 초기에 저항성(resistive) 상태와 도전성(conductive) 상태의 스위칭을 볼 수 있는데, 이 소자에 문턱 전압 이상의 전압을 가해 주었을 때 유발되는 전기적 스위칭 거동을 확인할 수 있다. 문턱 전압은 소자의 성질이지만, 문턱 전압에 대한 활성 찰코게나이드 재료의 특성이 문턱 전압의 크기를 결정하는 중요한 인자이다. 전압에 의해 유발되는 저항성으로부터 도전성 전이(transformation)는 오보닉 문턱 스위치(OTS: Ovonic Threshold Switch)의 기초이며, 찰코게나이드 재료의 중요한 특성인 것이다.Initially, resistive and conductive switching can be seen in the chalcogenide device, and the electrical switching behavior induced when a voltage above the threshold voltage is applied to the device. Though the threshold voltage is the property of the device, the characteristic of the active charge coagene material with respect to the threshold voltage is an important factor determining the magnitude of the threshold voltage. Conductance transformation from voltage induced resistance is the basis of the Ovonic Threshold Switch (OTS) and is an important characteristic of the chalcogenide material.

찰코게나이드 상변화 메모리의 상업적 전망의 확장을 위해, 제조 공정뿐만 아니라, 찰코게나이드 재료의 화학적 및 물리적 성질의 개선이 필요하고, 오보닉 스위치의 특성을 만족할 수 있는 찰코게나이드 재료의 개발이 필요하다. In order to expand the commercial prospect of chalcogenide phase change memory, there is a need to improve the chemical and physical properties of chalcogenide materials as well as fabrication processes and to develop chalcogenide materials capable of satisfying the characteristics of ovonic switches need.

찰코게나이드(chalcogenide) 물질은 텔러리움(Te) 및 셀레늄(Se)과 같은 6족 원소를 포함한 화합물로서, 상 변경(phase-change)을 이용한 메모리 셀에 널리 이용되고 있다. 일부 찰코게나이드 물질은 상에 따라(결정질 또는 비정질) 도전 상태 또는 저항 상태를 보인다. 결정질 상태는 낮은 저항 구조를 가지므로 찰코게나이드 물질은 도전 특성을 보이며, 비정질 상태는 높은 저항 구조를 가지므로 찰코게나이드 물질은 저항 특성을 보인다.Chalcogenide materials are compounds containing Group 6 elements such as tellurium (Te) and selenium (Se) and are widely used in memory cells using phase-change. Some chalcogenide materials exhibit a conductive or resistive state depending on the phase (crystalline or amorphous). Since the crystalline state has a low resistance structure, the chalcogenide material exhibits a conductive characteristic and the amorphous state has a high resistance structure, so that the chalcogenide material exhibits a resistance characteristic.

일반적으로 찰코게나이드 물질은 온도에 따라서 결정질 상태와 비정질 상태로의 변화가 일어나며, 찰코게나이드 물질로 구성된 소자에 펄스 전압을 인가하여 열을 발생시킬 수 있다. 펄스의 크기를 기반으로 찰코게나이드 물질에 전류가 흐름으로써 발생되는 열에너지(전류/전압으로 인한 찰코게나이드 물질의 Joule 효과)에 의해서, 찰코게나이드 물질을 기반으로 한 메모리 소자에 펄스가 인가되면, 상(phase)이 변화되면서 저항의 변화가 크게 일어난다.Generally, the chalcogenide material changes to a crystalline state and an amorphous state depending on the temperature, and a pulse voltage is applied to a device composed of a chalcogenide material to generate heat. When a pulse is applied to a memory element based on a chalcogenide material due to the thermal energy (joule effect of the chalcogenide material due to the current / voltage) generated by current flow to the chalcogenide material based on the pulse size , The phase changes, and the resistance changes greatly.

찰코게나이드 물질을 이용한 스위칭 소자가 개발되고 있으며, 찰코게나이드 스위칭 소자는, 펄스가 인가되면 물질의 상이 변화하는 오보닉 메모리 스위치가 있다. 또한, 일반적으로 비정질인 단일 위상에서 전자구조가 변화하여 부도체에서 전도체로 전기적 특성이 변화하고, 펄스를 제거하면 다시 원래의 부도체 상태로 회귀하는 오보닉 문턱 스위칭을 포함한다.Switching devices using chalcogenide materials have been developed, and chalcogenide switching devices have an ovonic memory switch in which the phase of a material changes when a pulse is applied. Also included are ovonic threshold switching, in which the electronic structure changes in an amorphous single phase, typically from an insulator to a conductor, and returns to its original non-conductive state upon removal of the pulse.

오보닉 문턱 스위칭은 문턱 전압(Vth) 아래의 전압에 대하여는 높은저항을 갖는다. 인가된 전압이 문턱 전압을 초과하는 경우, 오보닉 문턱 스위칭은 낮은 전압에서 도전 특성을 보이기기 시작하며, 낮은 임피던스를 나타낸다. 오보닉 문턱 스위칭을 통한 전류가 정지 전류(holding current) 밑으로 떨어지는 경우, OTS는 고임피던스 조건(high-impedance condition)으로 돌아간다. 이러한 동작은 대칭적이고, 음의 전압 및 전류에 대해서도 발생한다.The ovonic threshold switching has a high resistance to the voltage below the threshold voltage (V th ). When the applied voltage exceeds the threshold voltage, the ovonic threshold switching begins to exhibit a conductive characteristic at a low voltage and exhibits a low impedance. If the current through the ovonic threshold switching drops below the holding current, the OTS returns to a high-impedance condition. This operation is symmetrical and also occurs for negative voltages and currents.

1990년대 이후로, 텔러리움(Te) 계열의 상변화 재료를 반도체 메모리에 적용하는 연구가 활발하게 진행되었는데, 이러한 상변화 재료들 중에서 Ge2Sb2Te5를 이용한 상변화 메모리(Phase change Random Access Memory, PRAM)가 주요한 관심의 대상이었다. Ge2Sb2Te5는 수십 나노초의 빠른 시간 안에 상변화가 가능하며, 상변화된 이후에는 높은 저항의 비정질 상태와 낮은 저항의 결정질 상태를 잘 유지하여 PRAM 재료로 적합한 특성을 갖고 있다. 특히, Ge2Sb2Te5에 도핑을 하여 새로운 3원소계 또는 4원소계 상변화 재료로 지속적인 개발이 되고 있다.Since the 1990s, studies have been actively conducted to apply a phase change material of a Teell type to a semiconductor memory. Among these phase change materials, Phase Change Random Access (Ge 2 Sb 2 Te 5) Memory, PRAM) were the main subjects of interest. Ge 2 Sb 2 Te 5 is capable of phase change in as fast as several tens of nanoseconds. After the phase change, it maintains the amorphous state of high resistance and the crystalline state of low resistance and is suitable as PRAM material. In particular, doping with Ge 2 Sb 2 Te 5 has been continuously developed as a new ternary or tetravalent phase change material.

그러나, Ge2Sb2Te5는 조성비가 3원소계로 박막 제작시의 균일성을 보장하기가 어려워서 균일성이 높은 소자 제작이 어렵기 때문에, 반복 동작시의 소자 신뢰성에 큰 문제가 있다.However, since the composition ratio of Ge 2 Sb 2 Te 5 is a ternary system, it is difficult to ensure uniformity in the production of a thin film, and it is difficult to manufacture a device having high uniformity.

SbTe 구조의 오보닉 재료 개발도 활발히 진행되고 있으나, SbTe의 2 전극 소자의 동작 특성에 있어서, Sb의 조성 변화에 따른 문턱 전압의 차이가 크기 때문에 실렉터 소자로 사용하기에 안정성이 크게 떨어진다. Although the development of obonmic materials of SbTe structure is actively progressing, the stability of the two-electrode device of SbTe is poor for use as a selector device because of a large difference in threshold voltage depending on the composition of Sb.

오보닉 문턱 스위칭 소자에서 사용되는 찰코게나이드 물질로 As2Se3를 사용하는 경우가 많은데, 아세나이드(As)는 친환경적이지 않기 때문에 대체 가능한 물질에 대한 요구가 있다. There are many cases where As 2 Se 3 is used as a chalcogenide material used in an organic threshold switching device. Since As is not environmentally friendly, there is a demand for a substitutable material.

또한, 찰코게나이드 물질로 GeSe를 이용한 오보닉 스위칭 소자에 있어서, 소자의 크기가 줄어들수록 문턱전압이 점차 증가하여 집적화가 어려운 문제점이 있다.Further, in an ovonic switching device using GeSe as a chalcogenide material, the threshold voltage gradually increases as the size of the device decreases, which makes integration difficult.

또한, n 도핑된 GeSe의 경우에는 문턱 전압의 상승은 억제되나, 선택성(Selectivity)이 104 미만이 되기 때문에, 소자의 동작 특성의 한계로 인한 오보닉 스위칭 소자의 성능 저하라는 문제가 있다.In addition, in the case of n-doped GeSe, the rise of the threshold voltage is suppressed, but the selectivity is less than 10 4 , which causes a problem of performance degradation of the ovonic switching device due to the limitation of the operation characteristics of the device.

오보닉 스위칭 소자에 사용된 텔러리움(Te) 관련하여 찰코게나이드 물질로는 GeSbTe, SiSbTe. AsTeGeSiN 및 SiAsTe 등이 있으나, 문턱 전압이 높고, 선택성이 낮은 문제가 있다.As for the tellurium (Te) used in the ovonic switching device, chalcogenide materials include GeSbTe, SiSbTe. AsTeGeSiN and SiAsTe, but there is a problem that the threshold voltage is high and the selectivity is low.

또한, 찰코게나이드를 포함하는 3원계 이상의 물질로 박막을 제작하는 경우, 균일한 증착막을 얻기 어려운 문제가 있다.Further, when a thin film is produced from a ternary or higher-order material containing chalcogenide, it is difficult to obtain a uniform vapor deposition film.

대한민국 등록 특허 10-1436924(출원일 2013년 4월 11일)에, 질소(N)가 도핑된 오보닉문턱 스위치 소자를 개시하고 있다. 오보닉 문턱 스위칭 소자는 GeSe에 N를 도핑함으로써 스위칭 소자의 소형화에 따른 문턱전압 증가를 억제할 수 있다. 또한, 도핑되는 N의 비율을 조절하여 적절한 문턱전압을 갖는 스위칭 소자를 제작할 수 있다. Korean Patent No. 10-1436924 (filed April 11, 2013) discloses an ovonic threshold switch device doped with nitrogen (N). The ohmic threshold switching element can suppress the increase of the threshold voltage due to the miniaturization of the switching element by doping N into GeSe. Further, it is possible to fabricate a switching device having an appropriate threshold voltage by adjusting the doped N ratio.

그러나 N 도핑 농도를 조절하기가 어렵기 때문에, 소자 특성을 적정한 조건으로 제작하기가 어려운 문제가 있다.However, since it is difficult to control the N doping concentration, there is a problem that it is difficult to produce device characteristics under appropriate conditions.

또한, 소자의 내구성이 낮아 사이클 진행중에 소자가 열화되는 문제점이 있다.Further, there is a problem that the durability of the device is low and the device is deteriorated during the cycle.

한국등록특허 10-1436924Korean Patent No. 10-1436924

본 발명이 이루고자 하는 기술적 과제는 선택성이 높은 이원계 찰코게나이드 재료를 적용한 오보닉 문턱 스위칭 소자를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an ovonic threshold switching device to which binary chalcogenide materials with high selectivity are applied.

상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 금속 및 텔러리움(Te)을 포함하는 찰코게나이드 재료, 상기 찰코게나이드 재료와 전기적으로 연결된 제1 전극 및 상기 제1 전극과 대향하고 상기 찰코게나이드 재료와 전기적으로 연결된 제2 전극을 포함하는 오보닉 문턱 스위칭 소자를 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a chalcogenide material including a metal and a tellurium (Te); a first electrode electrically connected to the chalcogenide material; And a second electrode electrically connected to the chalcogenide material.

상기 찰코게나이드 재료에서, 상기 금속 및 상기 텔러리움(Te)의 원자 비율은 3:7 내지 7:3의 범위인 오보닉 문턱 스위칭 소자를 특징으로 한다.In the chalcogenide material, the atomic ratio of the metal and the tellurium (Te) is in the range of 3: 7 to 7: 3, characterized by an ovonic threshold switching element.

상기 찰코게나이드 재료에서, 상기 금속(M)은 Si, Zn 및 Ge로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다. In the chalcogenide material, the metal (M) may have at least one selected from the group consisting of Si, Zn, and Ge.

상기 찰코게나이드 재료에서, 상기 금속은 20at% 내지 55at%의 범위인 오보닉 문턱 스위칭 소자를 특징으로 한다.In the chalcogenide material, the metal is characterized by an ovonic threshold switching element ranging from 20 at% to 55 at%.

상기 제1 전극 및 상기 제2 전극은 텅스텐(W), 텅스텐나이트라이드(WN), 티타늄(Ti), 티타늄나이트라이드(TiN) 및 백금(Pt)으로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.The first electrode and the second electrode may have at least one selected from the group consisting of tungsten (W), tungsten nitride (WN), titanium (Ti), titanium nitride (TiN), and platinum .

상기 찰코게나이드 재료에서, 상기 실리콘(Si)은 25 at% 내지 50 at%의 범위인 오보닉 문턱 스위칭 소자를 특징으로 한다.In the chalcogenide material, the silicon (Si) is characterized by an ovonic threshold switching device in the range of 25 at% to 50 at%.

상기 찰코게나이드 재료의 저항은 0.2V에서 1MΩ 이상이고, 20GΩ 미만인 오보닉 문턱 스위칭 소자를 특징으로 한다.The resistance of the chalcogenide material is greater than 1 M OMEGA at 0.2 V and is characterized by an ovonic threshold switching element that is less than 20 GΩ.

상기 찰코게나이드 재료의 형성은 금속(M) 소스와 Te 소스에서 각각 증발시켜서 기판 상에 증착하여 비정질의 MTe 박막을 제작하는 방법을 포함하는 오보닉 문턱 스위칭 소자를 특징으로 한다.The formation of the chalcogenide material is characterized by an ovonic threshold switching device comprising a method of evaporating a metal (M) source and a Te source, respectively, and depositing on a substrate to produce an amorphous MTe thin film.

상기 금속(M)은 Si이고, SiTe 박막의 SS(Steep Slope)는 1 mV/dec미만인 오보닉 문턱 스위칭 소자를 특징으로 한다.The metal (M) is Si and the Si (Steep Slope) of the SiTe thin film is less than 1 mV / dec.

상기 제1 전극은 트랜지스터와 상기 오보닉 문턱 스위칭 소자를 전기적으로 연결하고, 상기 오보닉 문턱 스위칭 소자의 스티프슬로프(Steep Slope)는 10 mV/dec 미만인 오보닉 문턱 스위칭 소자를 특징으로 한다.The first electrode electrically connects the transistor and the ovonic threshold switching element, and the ovonic threshold switching element has an ovonic threshold switching element with a steep slope of less than 10 mV / dec.

상기 SiTe 박막의 선택성(selectivity)은 104 이상 107 미만인 오보닉 문턱 스위칭 소자를 특징으로 한다.The selectivity of the SiTe thin film is in the range of 10 4 to less than 10 7 .

상술한 본 발명에 따르면, 조성비가 2원소계(binary)인 ZnTe, GeTe 및 SiTe로 박막 제작시의 균일성을 확보가 용이하기 때문에 반복 동작시의 오보닉 문턱 스위치 소자의 신뢰성이 높은 효과가 있다.According to the present invention described above, since it is easy to ensure uniformity in manufacturing a thin film with ZnTe, GeTe, and SiTe having a composition ratio of binary binary, there is an effect that the reliability of the ovonic threshold switch element at the time of repetitive operation is high .

또한, SiTe 구조의 오보닉 재료는 Si의 조성 변화에 따른 SiTe의 2 전극 소자의 동작 특성에 있어서 문턱 전압의 차이가 작기 때문에 실렉터 소자로 사용하기에 높은 안정성 효과가 있다. In addition, since the difference in the threshold voltage is small in the operation characteristics of the two-electrode device of SiTe according to the composition change of Si due to the SiTe structure, the ovonic material has a high stability effect for use as the selector device.

또한, SiTe의 선택성(Selectivity)이 106 수준으로 오보닉 스위칭 소자의 성능 크게 향상시키는 효과가 있다.In addition, the selectivity of SiTe is about 10 6 levels, which greatly enhances the performance of the ovonic switching device.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 바람직한 실시예에 따라 오보닉 스위칭 소자를 평가하기 위한 기본 회로 구조이다.
도 2는 본 발명의 바람직한 실시예에 따라 다중 소스 결합 증착 방식으로 오보닉 문턱 스위칭 소자의 재료를 증착하는 공정의 모식도이다.
도 3는 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 재료로 Zn-Te, Ge-Te 및 Si-Te을 적용한 소자의 기본적인 선택 소자 특성을 보여주는 그래프이다.
도 4는 본 발명의 바람직한 실시예에 따라 이원계 물질 SiTe를 채용한 선택 소자의 HRTEM(High Resolution TEM) 이미지, SiTe의 FFT(Fast Fourier Transfomation) 패턴 및 텅스텐(W)의 FFT 패턴이다.
도 5는 본 발명의 바람직한 실시예에 따라 Si-Te의 각 원소의 조성비에 따른 오보닉 문턱 스위칭 소자의 전기적인 특성을 보여주는 그래프이다.
도 6은 본 발명의 바람직한 실시예에 따라 문턱 전압 미만(~20GΩ at 0.2V)에서 높은 저항의 결과로 나타나는 낮은 오프 전류(low off current, ~1 nA at ½Vth)를 보여주는 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 문턱 전압(Vth)을 초과한 전압에서 낮은 저항으로부터의 결과인 높은 온(On) 전류에 대한 그래프이다.
도 8은 본 발명의 바람직한 실시예에 따라 전기적으로 추동된 급격함(abrupt) 및 휘발성(volatile)의 오보닉 문턱 스위칭 소자의 특성에 의한 극단적인 SS를 보여주는 그래프이다.
도 9는 본 발명의 바람직한 실시예에 따라 포밍리스(formingless) 오보닉 문턱 스위칭 소자의 특성을 보여주는 그래프이다.
도 10은 본 발명의 바람직한 실시예에 따라 오실로스코우프에 의해 측정된 소자의 짧은 지연 시간 후에 매우 빠른 전이 시간을 보여주는 그래프이다.
도 11은 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 AC 스위칭 내구성을 보여주는 그래프이다.1 is a basic circuit structure for evaluating an ovonic switching device according to a preferred embodiment of the present invention.
FIG. 2 is a schematic diagram of a process for depositing a material of an ovonic threshold switching device in a multi-source bonding deposition method according to a preferred embodiment of the present invention.
FIG. 3 is a graph showing basic selective device characteristics of a device to which Zn-Te, Ge-Te, and Si-Te are applied as materials of an ovonic threshold switching device according to a preferred embodiment of the present invention.
4 is a HRTEM (High Resolution TEM) image of SiTe, a Fast Fourier Transformation (FFT) pattern of SiTe, and an FFT pattern of tungsten (W) according to a preferred embodiment of the present invention.
FIG. 5 is a graph showing electrical characteristics of an ovonic threshold switching device according to composition ratios of Si-Te elements according to a preferred embodiment of the present invention.
6 is a graph showing a low off current (~ 1 nA at ½V th ) resulting from a high resistance at less than a threshold voltage (~ 20GΩ at 0.2V) according to a preferred embodiment of the present invention.
Figure 7 is a graph of the high on current resulting from a low resistance at a voltage in excess of the threshold voltage (V th ) of an ovonic threshold switching element in accordance with a preferred embodiment of the present invention.
8 is a graph showing an extreme SS due to the characteristics of an electrically driven abrupt and volatile ovonic threshold switching device according to a preferred embodiment of the present invention.
9 is a graph showing the characteristics of a formingless ovonic threshold switching element according to a preferred embodiment of the present invention.
10 is a graph showing very fast transition times after a short delay time of the device measured by an oscilloscope according to a preferred embodiment of the present invention.
11 is a graph showing the AC switching durability of an ovonic threshold switching device according to a preferred embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

최근, SCM(Storage Class Memory)가 큰 관심사중의 하나인데, 메모리 개발 단계에서 작동 메모리와 저장 메모리 간의 성능 및 밀도 갭을 채울 수 있는 메모리에 대한 것이다. 이를 위해, 고밀도 메모리로 PRAM, MRAM 및 ReRAM이 활발하게 연구 개발되고 있다. 특히 고밀도의 메모리 배열을 구현하기 위해서 스니크 패쓰 전류(sneak path current)를 억제하는 여러 타입의 선택(selector) 소자가 제안되고 있다. 금속 전극이 접합된 찰코게나이드 박막에서 발생하는 스위칭 현상을 이용한 오보닉 문턱 스위칭(Ovonic Threshold Switch, OTS) 소자는 3차원 적층이 가능한 스위칭 소자로 상당한 관심을 받고 있다.Storage class memory (SCM) is one of the major concerns in recent years, in terms of memory that can fill the performance and density gap between working and storage memory in the memory development phase. To this end, PRAM, MRAM and ReRAM are being actively researched and developed as a high-density memory. Several types of selector devices have been proposed to suppress the sneak path current in order to realize a high-density memory arrangement. The Ovonic Threshold Switch (OTS) device using the switching phenomenon occurring in the chalcogenide thin film with metal electrodes is attracting considerable interest as a switching device capable of three dimensional stacking.

OTS 소자는 비정질 찰코게나이드를 활성층으로 하는 2단자 소자로서 고저항의 오프(Off) 상태에 특정 값(문턱스위칭 전압) 이상의 전압을 가해주면 저저항의 온(On) 상태로 바뀌고 다시 특정 값 (유지전압) 이하로 전압을 감소시킴에 따라 고저항의 오프(Off) 상태로 복귀되는 특성을 갖는다.The OTS device is a 2-terminal device with an amorphous chalcogenide as an active layer. When a voltage higher than a specific value (threshold switching voltage) is applied to an off state of a high resistance, the state changes to an on state of a low resistance, And a high resistance is returned to the off state by decreasing the voltage to below the sustain voltage.

셀 선택용 스위치로 적용되기 위해서는 핵심적으로 온-오프(On-Off) 상태간의 가역적인 변화 중에도 재료가 비정질 구조를 안정하게 유지해야 하며 전기적으로는 오프(Off) 상태의 저항이 크고, 전류 값의 실렉션(selection)이 커야 한다.In order to be applied to the cell selection switch, it is essential to maintain the amorphous structure stably in the material during the reversible change between the on-off states, and the resistance of the off state is electrically large, The selection must be large.

현재, 어떤 소자도 실렉터 소자의 요구 특성을 만족시키지 못하고 있다. 실렉터 소자의 요구 특성은 단순 소재, 저온 공정, 낮은 오프 전류 밀도(Joff), 높은 온(On) 전류 밀도(Jon), 높은 선택성(Jon/Joff) 및 빠른 동작 속도 및 서브 문턱 슬롭(sub-threshold slope, SS)이다.At present, no element satisfies the required characteristics of a selector element. The required characteristics of the selector device are simple material, low temperature process, low off current density (J off ), high on current density (J on ), high selectivity (J on / J off ) (sub-threshold slope, SS).

표 1은 선택 소자(selector device)의 이상적인 표준 특성이다. 선택 소자는 여러 특성 조건을 만족해야 하는데, 표준 특성 중에서 어느 하나라도 만족을 못하면, 선택 소자의 실제 적용에서는 치명적인 결과를 발생시키므로, 표준 특성을 모두 만족할 수 있는 소재의 선택이 매우 중요하다.Table 1 is an ideal standard characteristic of a selector device. Selection devices must satisfy various characteristic conditions. If any one of the standard characteristics is not satisfied, it is very important to select a material that can satisfy all the standard characteristics because the selection device suffers a fatal result in actual application.

Criteria of Ideal Selector DeviceCriteria of Ideal Selector Device On. JOn. J > 10 MA/Cm2 > 10 MA / cm 2 Off. JOff. J < 0.01 kA/Cm2 &Lt; 0.01 kA / cm 2 SelectivitySelectivity > 105 > 10 5 SSSS < 10 mV/dec<10 mV / dec Delay TimeDelay Time As short as possibleAs short as possible Transition timeTransition time As fast as possibleAs fast as possible MaterialMaterial SimpleSimple StructureStructure SimpleSimple ProcessProcess In RT, SimpleIn RT, Simple

본 발명에서는 우수한 성능을 가진 OTS 물질을 제안하고, 상온에서 스퍼터링 공정을 이용하여 구조물을 제작한다. In the present invention, an OTS material having excellent performance is proposed, and a structure is manufactured using a sputtering process at room temperature.

최근 몇몇 재료들의 OTS 특성에 대한 보고가 있지만, 대부분 복잡한 조성을 가진 동일한 단점의 재료 특성을 보인다.Although there are reports on the OTS characteristics of some materials in recent years, they mostly exhibit material properties of the same disadvantages with complex compositions.

이와 달리, 본 발명에서는 Te가 공통으로 포함된 바이너리 재료를 이용하여 소자를 제작하고, 이의 OTS특성을 조사하였다.In contrast, in the present invention, devices were fabricated using a binary material containing Te in common, and their OTS characteristics were investigated.

도 1은 본 발명의 바람직한 실시예에 따라 오보닉 스위칭 소자를 평가하기 위한 기본 회로 구조이다. 1 is a basic circuit structure for evaluating an ovonic switching device according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 오보닉 문턱 스위칭 소자는 금속 및 텔러리움(Te)을 포함하는 찰코게나이드(20) 재료, 찰코게나이드(20) 재료와 전기적으로 연결된 제1 전극(10) 및 제1 전극(10)과 대향하고 찰코게나이드(20) 재료와 전기적으로 연결된 제2 전극(30)을 포함한다.1, an ovonic threshold switching device in accordance with the present invention includes a chalcogenide material 20 comprising a metal and a tellurium (Te) material, a first electrode 10 electrically connected to the chalcogenide material 20 And a second electrode 30 facing the first electrode 10 and electrically connected to the chalcogenide material 20.

좀 더 상세하게는, 찰코게나이드(20) 재료의 양면으로 제1 전극(10) 및 제2 전극(30)이 형성되고, 제1 전극(10)은 전류계(50)를 통하여 접지된 상태이다. 또한, 제2 전극(30)은 저항(40)이 연결되어 있고, 펄스를 입력하는 부분과 전압을 측정하는 전압 측정기(60) 부분으로 분기하고, 전압 측정기(60) 부분은 접지된 상태이다.More specifically, the first electrode 10 and the second electrode 30 are formed on both sides of the chalcogenide material 20, and the first electrode 10 is grounded through the ammeter 50 . The second electrode 30 is connected to a resistor 40 and branches to a portion for inputting a pulse and a portion of a voltage meter 60 for measuring a voltage while the portion of the voltage meter 60 is grounded.

상기 금속 및 텔러리움(Te)을 포함하는 찰코게나이드(20) 재료는 금속 및 테러리움(Te)의 원자 비율을 3:7 내지 7:3의 비율로 형성되는 것이 바람직하다.The chalcogenide material including the metal and tellurium (Te) is preferably formed in a ratio of 3: 7 to 7: 3 in terms of the atomic ratio of the metal and teranium (Te).

상기 금속 물질로는 Si, Zn 및 Ge로 이루어진 군에서 선택된 적어도 어느 하나로 형성될 수 있으며, 상기 금속은 찰코게나이드(20) 재료에서 20at% 내지 55at%의 범위를 가질 수 있다. 바람직하게는 상기 금속 중 Si는 25at% 내지 50at%의 범위를 가질 수 있다.The metal material may be at least one selected from the group consisting of Si, Zn, and Ge, and the metal may have a range of 20 at% to 55 at% in the chalcogenide material. Preferably, Si in the metal may have a range of 25 at% to 50 at%.

상기 찰코게나이드(20) 재료의 형성은 금속(M) 소스와 Te 소스에서 각각 증발시켜서 기판 상에 증착하여 비정질의 MTe 박막을 형성하여 제작될 수 있다.The chalcogenide material may be formed by evaporating a metal (M) source and a Te source, respectively, and depositing the material on a substrate to form an amorphous MTe thin film.

찰코게나이드(20) 재료의 상하 양면에 형성된 제1 전극(10) 및 제2 전극(30)은 텅스텐(W), 텅스텐나이트라이드(WN), 티타늄(Ti), 티타늄나이트라이드(TiN) 및 백금(Pt)로 이루어진 군에서 선택된 적어도 어느 하나로 형성될 수 있다.The first and second electrodes 10 and 30 formed on the upper and lower surfaces of the tungsten carbide material 20 may be formed of tungsten (W), tungsten nitride (WN), titanium (Ti), titanium nitride Platinum (Pt), or the like.

도 2는 본 발명의 바람직한 실시예에 따라 다중 소스 결합 증착 방식으로 오보닉 문턱 스위칭 소자의 재료를 증착하는 공정의 모식도이다.FIG. 2 is a schematic diagram of a process for depositing a material of an ovonic threshold switching device in a multi-source bonding deposition method according to a preferred embodiment of the present invention.

도 2를 참조하면, 일반적으로 다중 소스 결합 증착 방식으로 오보닉 문턱 스위칭 소자의 재료를 증착하게 되면, 해당 증착막의 균일도는 낮은 편이어서, 넒은 범위의 조성을 갖게 된다. Referring to FIG. 2, when the material of the ovonic threshold switching device is deposited by a multi-source bonding deposition method, the uniformity of the deposited film is low and thus the composition is wide.

그러나 2개의 원소를 포함하는 박막을 제작하기 위해 각 소스 존에 해당 원소를 로딩하고, 결합 스퍼터링 방법(combinatorial sputtering deposition) 또는 열증착(thermal deposition) 방법을 이용하여 기판 상에 요구되는 조성비의 박막을 제작할 수 있다.However, in order to fabricate a thin film containing two elements, the element is loaded in each source zone, and a thin film having a desired composition ratio is formed on the substrate by a combinatorial sputtering deposition method or a thermal deposition method Can be produced.

도 3는 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 재료로 Zn-Te, Ge-Te 및 Si-Te을 적용한 소자의 기본적인 선택 소자 특성을 보여주는 그래프이다.FIG. 3 is a graph showing basic selective device characteristics of a device to which Zn-Te, Ge-Te, and Si-Te are applied as materials of an ovonic threshold switching device according to a preferred embodiment of the present invention.

도 3을 참조하면, Zn-Te, Ge-Te 및 Si-Te의 각각 이원계 물질의 조성을 최적화하여 선택 소자를 제작하고, 선택 소자의 기본 특성 평가를 하였다. 이의 평가 결과를 보면, Si-Te를 채용한 선택 소자의 특성값 Joff 및 Vth은 Zn-Te 및 Ge-Te을 채용한 소자의 특성값 보다 우수한 선택 소자의 성질을 보인다. 또한, 검정색 그래프는 각각의 오보닉 문턱 스위칭 소자의 포밍(forming) 과정을 보여준다.Referring to FIG. 3, the composition of each binary material of Zn-Te, Ge-Te, and Si-Te was optimized to fabricate a selection device, and basic properties of the selection device were evaluated. As a result of the evaluation, the characteristic values J off and V th of the selection element employing Si-Te exhibit the property of a selection element superior to the characteristic values of the elements employing Zn-Te and Ge-Te. The black graph also shows the forming process of each of the ovonic threshold switching elements.

Si-Te를 적용한 오보닉 문턱 스위칭 소자에 있어서, 소자의 높은 저항과 커다란 밴드갭으로 인한 낮은 오프 전류 밀도(Joff), Te의 안정된 결합(bonding), Si-Te 제작 공정의 안정성 및 금속 클러스터 발생이 거의 일어나지 않는 Si-Te는 매우 우수한 이원계 소재이다.In the ovonic threshold switching device using Si-Te, the low off current density (Joff) due to the high resistance of the device and the large band gap (Joff), stable bonding of Te, stability of the Si- Si-Te, which rarely occurs, is an excellent binary material.

도 4는 본 발명의 바람직한 실시예에 따라 이원계 물질 SiTe를 채용한 선택 소자의 HRTEM(High Resolution TEM) 이미지, SiTe의 FFT(Fast Fourier Transfomation) 패턴 및 텅스텐(W)의 FFT 패턴이다.4 is a HRTEM (High Resolution TEM) image of SiTe, a Fast Fourier Transformation (FFT) pattern of SiTe, and an FFT pattern of tungsten (W) according to a preferred embodiment of the present invention.

도 4의 (a)를 참조하면, 소자의 단면 구조를 보여주는데, 텅스텐 전극 상에 형성된 SiTe의 단면 HRTEM 이미지이다.Referring to FIG. 4 (a), there is shown a cross-sectional structure of a device, which is a cross-sectional HRTEM image of SiTe formed on a tungsten electrode.

도 4의 (b)를 참조하면, SiTe영역의 FFT 패턴으로 상온에서의 오보닉 문턱 스위칭 물질의 비정질 상태를 확인할 수 있다.Referring to FIG. 4 (b), the amorphous state of the ovonic threshold switching material at room temperature can be confirmed by the FFT pattern of the SiTe region.

도 4의 (c)를 참조하면, 오보닉 문턱 스위칭 소자의 전극으로 사용한 텅스텐의 FFT 패턴으로, 결정질 상태를 확인할 수 있다.Referring to FIG. 4 (c), the crystalline state can be confirmed by the FFT pattern of tungsten used as the electrode of the ohmic threshold switching element.

도 5는 본 발명의 바람직한 실시예에 따라 Si-Te의 각 원소의 조성비에 따른 오보닉 문턱 스위칭 소자의 전기적인 특성을 보여주는 그래프이다.FIG. 5 is a graph showing electrical characteristics of an ovonic threshold switching device according to composition ratios of Si-Te elements according to a preferred embodiment of the present invention.

도 5를 참조하면, 소프트 브레이크다운(또는 forming) 후에, 실리콘(Si) 리치한(rich) Si-Te를 채용한 소자는 오믹 특성을 보이는 그래프이고, 텔러리움(Te) 리치한(rich) Si-Te를 채용한 소자는 휘발성(volatile) 문턱 스위칭 소자의 특성을 보이고 있다. 또한, Te 리치한 Si-Te를 적용한 OTS 소자는 높은 오프 전류 밀도(Joff)를 보인다. Si-Te의 조성 최적화를 함으로써, 특히 문턱 전압(Vth) 보다 낮은 전압에서, 누설 전류를 더욱 효과적으로 억제할 수 있는 실렉션(selection) 105 이상의 오보닉 문턱 스위칭 소자의 특성을 가진 소자의 제작이 가능하며, 바람직하게는 본 발명에 따른 오보닉 문턱 스위칭 소자의 SiTe 박막의 선택성은 104 이상 107 미만을 가질 수 있다. 또한, 검정색 그래프는 오보닉 문턱 스위칭 소자의 포밍(forming)을 보여준다.Referring to FIG. 5, after a soft breakdown (or forming), a device employing a silicon (Si) rich Si-Te is a graph showing an ohmic characteristic, and a tellurium (Te) rich Si -Te shows the characteristics of a volatile threshold switching device. In addition, OTS devices using Te-rich Si-Te exhibit high off current density (J off ). By optimizing the composition of Si-Te, fabrication of a device having the characteristics of an ovonic threshold switching device with a selection threshold of 10 5 or more, which can more effectively suppress the leakage current at a voltage lower than the threshold voltage (V th ) , And preferably the selectivity of the SiTe thin film of the ovonic threshold switching device according to the present invention may be in the range of 10 4 to less than 10 7 . In addition, the black graph shows the forming of the ovonic threshold switching element.

도 6은 본 발명의 바람직한 실시예에 따라 문턱 전압 미만(~20GΩ at 0.2V)에서 높은 저항의 결과로 나타나는 낮은 오프 전류(low off current, ~1 nA at ½Vth)를 보여주는 그래프이다.6 is a graph showing a low off current (~ 1 nA at ½V th ) resulting from a high resistance at less than a threshold voltage (~ 20GΩ at 0.2V) according to a preferred embodiment of the present invention.

도 6을 참조하면, 문턱 전압(Vth) 미만의 낮은 전압인 0.2V에서 ~20GΩ의 매우 높은 저항값을 나타내고, 소자의 낮은 오프 전류(Joff)는 0.01 kA/Cm2 미만 값을 보이고, ½Vth에서 ~1 nA의 낮은 오프 전류를 확인할 수 있다. intrinsic Ion은 도 6의 그래프로부터 계산된 값이다. 또한, 검정색 그래프는 오보닉 문턱 스위칭 소자의 포밍(forming)을 보여준다.Referring to FIG. 6, an extremely high resistance value of -20 G? Is exhibited at a low voltage of 0.2 V, which is lower than the threshold voltage V th , a low off current (Joff) of the element is less than 0.01 kA / Cm 2 , A low off current of ~ 1 nA can be seen from th . Intrinsic I on is the value calculated from the graph of FIG. In addition, the black graph shows the forming of the ovonic threshold switching element.

즉, 최적화된 SiTe 선택 소자는 낮은 전압에서 매우 높은 저항을 가질 수 있으며, 바람직하게는 찰코게나이드 재료의 저항은 0.2V에서 1MΩ 이상, 20GΩ 미만의 저항을 가질 수 있다. 이것은 고밀도의 메모리 배열에서의 스니크 패스 전류(sneak path current)를 블로킹하는 데 적정하다.That is, the optimized SiTe select device can have a very high resistance at low voltages, and preferably the resistance of the chalcogenide material can be greater than 1 M OMEGA at 0.2 V, and less than 20 G ohms. This is suitable for blocking the sneak path current in a high density memory array.

도 7은 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 문턱 전압(Vth)을 초과한 전압에서 낮은 저항으로부터의 결과인 높은 온(On) 전류에 대한 그래프이다.Figure 7 is a graph of the high on current resulting from a low resistance at a voltage in excess of the threshold voltage (V th ) of an ovonic threshold switching element in accordance with a preferred embodiment of the present invention.

도 7을 참조하면, 전기장이 소자에 인가될 때, 전기장 의존적인 휘발성 및 급격한 문턱 스위칭이 일어나고, 특정한 문턱 전압에서 저항은 수 개의 오더로 급격하게 감소한다.Referring to FIG. 7, when an electric field is applied to the device, an electric field dependent volatile and abrupt threshold switching occurs, and at a certain threshold voltage the resistance sharply decreases to several orders.

또한, 중간 수준의 전압 비율로 램핑 스윕(ramping sweep)을 하여 오보닉 문턱 스위칭 소자를 평가한다. 오보닉 문턱 스위칭 소자의 문턱 전압(Vth)을 초과한 전압에서 1kΩ 미만의 낮은 저항 결과를 보여주고 있고, 이 때의 전류밀도(Jon)은 10 MA/Cm2 미만이고, 온(On) 전류(Ion)는 300㎂ 이상의 높은 값으로 평가된다. 또한, 필드 의존적인 휘발성 특성 및 급격 변화의 문턱 스위칭 특성을 볼 수 있다. 붉은색 그래프는 오보닉 문턱 스위칭 소자의 포밍(forming)을 보여준다.In addition, the obnox threshold switching device is evaluated by performing a ramping sweep at a medium voltage ratio. Shows a low resistance result of less than 1 k? At a voltage exceeding the threshold voltage (V th ) of the ohmic threshold switching element. The current density J on at this time is less than 10 MA / cm 2 , The current I on is evaluated as a high value of 300 ㎂ or more. In addition, field-dependent volatility characteristics and threshold switching characteristics of sudden changes can be seen. The red graph shows the forming of the ovonic threshold switching element.

도 8은 본 발명의 바람직한 실시예에 따라 전기적으로 추동된(driven) 급격하고 휘발성의 오보닉 문턱 스위칭 소자의 특성에 의한 극단적인 스티프 슬로프(Steep Slope)를 보여주는 그래프이다.FIG. 8 is a graph showing an extreme stiff slope due to the characteristics of an electrically driven sudden and volatile ovonic threshold switching device according to a preferred embodiment of the present invention.

도 8을 참조하면, 오보닉 문턱 스위칭 소자의 문턱 전압의 초과시에 극단적으로 전류가 증가하고 있고, 이 때의 스티프 슬로프(Steep Slope)는 1mV/dec 미만이다.Referring to FIG. 8, when the threshold voltage of the ovonic threshold switching element is exceeded, the current is extremely increased, and the steep slope at this time is less than 1 mV / dec.

문턱 전압에서 소자가 턴온(turn on)된 후에, 전기장이 공급되는 동안에 저항은 1 kΩ 미만으로 유지되고, 전기장이 제거되면, 저항은 급격하게 증가하여 20 GΩ이 되어 오프 상태로 되돌아가게 된다.After the device is turned on at the threshold voltage, the resistance is maintained at less than 1 k OMEGA while the electric field is applied, and when the electric field is removed, the resistance increases sharply to 20 GΩ and returns to the OFF state.

1 mV/dec 이하의 매우 작은 값의 SS는 전자적으로 급격한 구동 특성을 보이고, 소자의 휘발성 OTS특성을 보여준다.A very small SS value of less than 1 mV / dec exhibits electronically steep driving characteristics and shows the volatile OTS characteristics of the device.

도 9는 본 발명의 바람직한 실시예에 따라 포밍리스(formingless) 오보닉 문턱 스위칭 소자의 특성을 보여주는 그래프이다.9 is a graph showing the characteristics of a formingless ovonic threshold switching element according to a preferred embodiment of the present invention.

도 9를 참조하면, 도 4에서 보여지는 SiTe의 비정질 상태에서 스위칭이 발생하기 때문에, 순수하게 비정질의 SiTe에서 전자적인 스위칭을 나타내는 포밍리스(formingless) 오보닉 문턱 스위칭 소자의 특성은 공정 조절 조건에 따라 도달 될 수도 있다.Referring to FIG. 9, since the switching occurs in the amorphous state of SiTe shown in FIG. 4, the characteristics of a formingless ovonic threshold switching element showing electronic switching in a purely amorphous SiTe, May be reached.

도 10는 본 발명의 바람직한 실시예에 따라 AC 내구성(endurance)을 보여주는 그래프이다.10 is a graph showing AC endurance according to a preferred embodiment of the present invention.

도 10의 (a) 내지 (c)를 참조하면, (a)는 펄스 신호에 의한 사이클이 진행시의 전류 그래프로, 리딩에 대한 Vread=1.2V에서 150 ns 동안의 측정 전류값 및 Vread=0.6V에서 150 ns 동안의 측정 전류값이다.Referring to Figure 10 (a) to (c), (a) is a graph of the current during a cycle of the pulse signal in progress, the measured current value for 150 ns read at V = 1.2V and V for the leading read = 0.6V to 150 ns.

(b)는 AC 가할 ?의 회로 모식도이고, (c)는 DC read시의 회로 모식도이다.(b) is a circuit diagram of the AC power supply, and (c) is a circuit diagram of the DC power supply.

도 11은 본 발명의 바람직한 실시예에 따라 오실로스코우프에 의해 측정된 소자의 짧은 지연 시간 후에 매우 빠른 전이 시간(transition time)을 보여주는 그래프이다.11 is a graph showing very fast transition times after a short delay time of an element measured by an oscilloscope according to a preferred embodiment of the present invention.

도 11을 참조하면, 오실로스코우프에 의해 측정된 소자(SiTe를 채용한 소자)의 10 ns 미만의 짧은 지연 시간 후에, ~2 ns의 매우 빠른 온 상태(On state)에서의 전이 시간을 보여준다. Referring to Fig. 11, the transition time in an extremely fast on state of ~ 2 ns is shown after a short delay time of less than 10 ns of the device (device employing SiTe) measured by an oscilloscope.

SiTe를 적용한 OTS는 표2에서 보여주는 선택 소자(selector device) 적용을 위한 여러 후보 물질 중에서 가장 빠른 전이 시간을 보여주는 것이다.The OTS with SiTe shows the fastest transition time among the various candidates for the selector device application shown in Table 2.

Figure pat00001
Figure pat00001

도 12는 본 발명의 바람직한 실시예에 따라 오보닉 문턱 스위칭 소자의 AC 스위칭 내구성을 보여주는 그래프이다.12 is a graph showing the AC switching durability of an ovonic threshold switching device according to a preferred embodiment of the present invention.

도 12를 참조하면, 1.2V 와 0.6V의 연속적인 50μs 펄스의 500k 사이클 후에, 오보닉 문턱 스위칭 소자의 성능이 유지되고 있는 것을 볼 수 있다.Referring to FIG. 12, it can be seen that the performance of the ovonic threshold switching device is maintained after 500 k cycles of a continuous 50 μs pulse of 1.2 V and 0.6 V.

표1 은 여러 선택 소자에 대해 제안된 연구 후보 물질의 비교표이다. 여러 후보 물질 중에서, SiTe를 적용한 오보닉 문턱 스위칭 소자의 전반적인 특성이 우위에 있음을 볼 수 있다. SiTe를 적용한 오보닉 문턱 스위칭 소자는 단순한 물질 및 단순한 구조를 적용하고 있고, 상온(room-temperature)임에도, 급격한 바이폴라 문턱 스위칭의 특성을 보여주고 있다.Table 1 is a comparison of proposed candidate materials for several selective devices. Among the various candidates, it can be seen that the overall characteristics of the ovonic threshold switching device using SiTe are dominant. The ovonic threshold switching device using SiTe adopts a simple material and a simple structure and exhibits a rapid bipolar threshold switching characteristic even at room temperature.

많은 무질서도 또는 트랩들은 캐리어들을 분산시키고, 캐리어들의 평균 자유 이동 거리와 이동도를 감소하게 한다. 앤더슨 국소화 이론으로 알려진 것처럼, 더욱이 캐리어 확산은 물질 내에서 극단적으로 높은 무질서 밀도로 인해 완전히 멈출 수도 있다. SiTe는 높은 무질서 밀도를 가진 앤더슨 국부화(Anderson Localization)를 보여주는 물질이다. 이는 Te의 론페어스(lone-pairs)와 트랩들의 고밀도에 기인한다.Many disorder or traps disperse the carriers and reduce the average free movement distance and mobility of the carriers. As is known by the Anderson localization theory, furthermore, carrier diffusion may be completely stopped due to extremely high disorder density in the material. SiTe is a material showing Anderson Localization with high disorder density. This is due to the high density of Te's lone-pairs and traps.

무질서 밀도의 충분한 변화가 트리거될 수 있으면, 앤더슨 국부화를 가지는 재료는 급격한 저항 변화를 보일 수 있다. SiTe 물질에서, 이 현상은 필드 인가된 캐리어 발생 메커니즘에 의해 트리거되고, 임계적인 전기장 아래에서 긍정적인 피드백은 다음과 같다.If sufficient variation of disordered density can be triggered, materials with Anderson localization may exhibit abrupt resistance change. In a SiTe material, this phenomenon is triggered by a field-applied carrier generation mechanism, and positive feedback below a critical electric field is as follows.

첫째로, 증가하는 전기장 아래에서, 전기장 인가된 캐리어 발생이 일어나고, 재료에 트랩을 채우기 시작한다. 둘째로, 재료의 국부 영역에 적용된 전기장이 임계값에 도달할 때, 더 이상 앤더슨 국부화를 인가하기에는 채워지지 않은 트랩들의 밀도는 불충분하게 된다. 그래서 이 영역의 저항은 떨어진다. 셋째로, 결과적으로 보면, 전압 분할 규칙 때문에 근방 영역에 적용된 전기장은 증가하고, 다시 캐리어 발생이 가속된다. 결과적인 앤더슨국부화의 턴오프(turn off) 응답의 전파가 된다.First, under an increasing electric field, an electric field-induced carrier generation occurs and begins to fill the material with traps. Second, when the electric field applied to the localized region of the material reaches the threshold value, the density of the unfilled traps becomes insufficient to apply the Anderson localization. So the resistance of this region drops. Third, as a result, due to the voltage division rule, the electric field applied to the nearby area increases and carrier generation again accelerates. And the propagation of the resulting turn - off response of Anderson localization.

그러므로 소자의 저항은 임계 전기장 Tth의 바이어스 아래에서, 수 오더의 크기로 급격하게 감소한다. 캐리어의 발생과 재결합의 균형에 의해 앤더슨 국부화는 계속해서 턴오프를 유지한다. 그래서 소자는 낮은 저항 상태로 남는다. 외부 전기장이 제거될 때, 캐리어 발생은 갑자기 멈추게 되고, 트랩들은 강한 Shockley Hall Reed 재결합에 의해 즉시로 트랩들은 비워지게 된다. 그래서 다시 앤저슨 국부화가 다시 턴온 되고, 소자는 높은 저항, 오프 상태를 회복하게 된다. 이것은 순수하게 SiTe 재료에서 전자적인 스위칭 메커니즘은 즉각적이고, 빠르고, 급격하고, 안정적인 휘발성 OTS 행동이다. Therefore, the resistance of the device sharply decreases below the bias of the threshold electric field T th , to the order of magnitude. Due to the balance of carrier generation and recombination, Anderson localization continues to turn off. The device thus remains in a low resistance state. When the external electric field is removed, the carrier generation abruptly stops, and the traps are immediately emptied by the strong Shockley Hall Reed recombination. So again, the Anne-Jones localization is turned on again, and the device returns to high resistance, off state. This is purely an instantaneous, fast, abrupt, and stable volatile OTS behavior in electronic switching mechanisms in SiTe materials.

평가예1Evaluation example 1

Te를 기반으로 하는 OTS 재료 및 이의 Te 조성의존적인 선택 소자의 특성은 다음과 같다. 상온에서 증착된 비정질의 바이너리 SiTe OTS 소자는 우수한 선택 소자 특성을 보여준다. 바이너리 SiTe OTS 소자는 높은 Jon (10MA/Cm2), 낮은 Joff (0.01 kA/Cm2), 높은 선택성, 매우 작은 값인 SS( < 1mV/dec), 짧은 지연 시간( 10ns), 500k 이상의 반복성과 같은 우수한 특성의 소자이다. The characteristics of OTS materials based on Te and their Te composition dependent selective devices are as follows. The amorphous binary SiTe OTS device deposited at room temperature shows excellent selectivity characteristics. Binary SiTe OTS devices have excellent properties such as high Jon (10mA / Cm2), low Joff (0.01kA / Cm2), high selectivity, very small SS (<1mV / dec), short delay time (10ns) Lt; / RTI &gt;

이러한 Te 기반의 바이너리 선택 소자는 고밀도의 x-point 메모리 응용을 위한 전도 유망한 재료임을 보여주는 것이다.These Te-based binary selectors are promising materials for high density x-point memory applications.

실시예1Example 1

도 13는 본 발명의 바람직한 실시예에 따른 (최악의 시나리오)cross-point array size로, 셀 수/BL의증가에 따른 read margin의 비율을 보여주는 그래프이다.FIG. 13 is a graph showing the ratio of the read margin according to the number of cells / BL according to the cross-point array size (worst case scenario) according to the preferred embodiment of the present invention.

도 13의 (a)를 참조하면, ½스킴(scheme)인 경우와 1/3 스킴인 경우의 그래프이고, 104 cells/BL 이상의 높은 수준의 읽기 마진에 도달되어 있음을 알 수 있다. Referring to FIG. 13A, it can be seen that the graph is a case of a scheme and a case of a 1/3 scheme, and a reading margin of a high level of 104 cells / BL or more is reached.

도 13의 (b)를 참조하면, ½스킴(scheme)인 경우와 1/3 스킴인 경우의 각각의 전압 및 전류값을 확인 할 수 있고, 메모리에서의 Ion=100μA, Ioff=10 μA, Vread=1.0V 이다.Referring to FIG. 13 (b), the voltage and current values in the case of the scheme and the case of the 1/3 scheme can be confirmed, and I on = 100 μA and I off = 10 μA , And V read = 1.0V.

실시예2Example 2

도 14는 본 발명의 바람직한 실시예에 따른 트랜지스터(hyper-FET)와 연결된 OTS 소자의 동작 특성을 보여주는 그래프이다.FIG. 14 is a graph showing the operating characteristics of an OTS device connected to a transistor (hyper-FET) according to a preferred embodiment of the present invention.

도 14을 참조하면, OTS가 적용되지 않는 경우에는 게이트 전압에 따라 드레인 전류가 완만하게 증가하고 있음을 볼 수 있고, OTS가 적용된 경우에는 게이트 전압에 따라 드레인 전류가 급격하게 증가함을 볼 수 있다. 이 때의 steep slope값은 10 mV/dec 미만이다.Referring to FIG. 14, when the OTS is not applied, it can be seen that the drain current gradually increases according to the gate voltage, and when the OTS is applied, the drain current rapidly increases according to the gate voltage . The steep slope value at this time is less than 10 mV / dec.

상술한 바와 같이, 본 발명에 따른 오보닉 문턱 스위칭 소자는 텔러리움(Te)과 결합된 금속으로 제조된 비정질 금속 박막을 이용한 오보닉 문턱 스위칭 소자에 관한 것이며, 오보닉 문턱 스위칭 재료중에서 특히, 상온에서 증착된 비정질의 SiTe 필름은 하이 오프 저항(high off resistence) 및 로우 온 저항(low on resistence) 성질을 갖고, 106의 높은 선택성 및 매우 가파른 1mV/dec 미만의 스티프슬로프(Steep Slope)를 갖는다. 또한, 10 ns 지연 시간의 빠른 동작 특성 및 500k 사이클 이상의 높은 내구성을 갖는다.As described above, the ovonic threshold switching device according to the present invention relates to an ovonic threshold switching device using an amorphous metal thin film made of a metal combined with a tellurium (Te) Amorphous SiTe films deposited on Si substrates have high off resistivity and low on resistence properties and have a high selectivity of 10 6 and a steep slope of less than 1 mV / dec very steep . It also has fast operating characteristics of 10 ns delay time and high durability of over 500k cycles.

따라서, SiTe 구조의 오보닉 재료는 Si의 조성 변화에 따른 SiTe의 2 전극 소자의 동작 특성에 있어서 문턱 전압의 차이가 작기 때문에 실렉터 소자로 사용하기에 높은 안정성 효과가 있으며, SiTe의 선택성이 106 수준으로 오보닉 스위칭 소자의 성능을 크게 향상시키는 효과가 있다.Therefore, the ovonic material of the SiTe structure has a high stability effect for use as the selector device because the difference in the threshold voltage is small in the operation characteristics of the two-electrode device of SiTe according to the composition change of the Si, and the selectivity of the SiTe is 10 6 The performance of the ovonic switching device is greatly improved.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

10 제1 전극 20 OTS 재료
30 제2 전극 40 저항기
50 전류계 60 전압계10 First electrode 20 OTS material
30 second electrode 40 resistor
50 ammeter 60 voltmeter

Claims (11)

금속 및 텔러리움(Te)을 포함하는 찰코게나이드 재료;
상기 찰코게나이드 재료와 전기적으로 연결된 제1 전극; 및
상기 제1 전극과 대향하고 상기 찰코게나이드 재료와 전기적으로 연결된 제2 전극을 포함하는 오보닉 문턱 스위칭 소자.A chalcogenide material comprising metal and tellurium (Te);
A first electrode electrically connected to the chalcogenide material; And
And a second electrode opposing the first electrode and electrically connected to the chalcogenide material. 제1항에 있어서,
상기 찰코게나이드 재료에서,
상기 금속 및 상기 텔러리움(Te)의 원자 비율은 3:7 내지 7:3의 범위인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method according to claim 1,
In the chalcogenide material,
Wherein the atomic ratio of the metal and the tellurium (Te) is in the range of 3: 7 to 7: 3. 제1항에 있어서,
상기 찰코게나이드 재료에서,
상기 금속(M)은 Si, Zn 및 Ge로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method according to claim 1,
In the chalcogenide material,
Wherein the metal (M) is at least one selected from the group consisting of Si, Zn, and Ge. 제3항에 있어서,
상기 찰코게나이드 재료에서,
상기 금속은 20at% 내지 55at%의 범위인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method of claim 3,
In the chalcogenide material,
Wherein the metal is in a range of 20 at% to 55 at%. 제1항에 있어서,
상기 제1 전극 및 상기 제2 전극은 텅스텐(W), 텅스텐나이트라이드(WN), 티타늄(Ti), 티타늄나이트라이드(TiN) 및 백금(Pt)로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method according to claim 1,
Wherein the first electrode and the second electrode are at least one selected from the group consisting of tungsten (W), tungsten nitride (WN), titanium (Ti), titanium nitride (TiN) An ovonic threshold switching device. 제3항에 있어서,
상기 찰코게나이드 재료에서,
상기 실리콘(Si)은 25at% 내지 50at%의 범위인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method of claim 3,
In the chalcogenide material,
Wherein the silicon (Si) is in a range of 25 at% to 50 at%. 제1항에 있어서,
상기 찰코게나이드 재료의 저항은 0.2V에서 1MΩ 이상이고, 20GΩ 미만인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.The method according to claim 1,
Wherein the resistance of the chalcogenide material is greater than 1 M OMEGA at 0.2 V and less than 20 G OMEGA. 제1항에 있어서,
상기 찰코게나이드 재료의 형성은 금속(M) 소스와 Te 소스에서 각각 증발시켜서 기판 상에 증착하여 비정질의 MTe 박막을 제작하는 방법을 포함하는 오보닉 문턱 스위칭 소자.The method according to claim 1,
Forming an amorphous MTe thin film on the substrate by evaporating a source of the metal (M) and a source of Te, respectively, and forming the chalcogenide material on the substrate. 제8항에 있어서,
상기 금속(M)은 Si이고, SiTe 박막의 스티프슬로프(Steep Slope)는 1 mV/dec미만인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.9. The method of claim 8,
Wherein the metal (M) is Si, and the SiTe thin film has a steep slope of less than 1 mV / dec. 제9항에 있어서,
상기 제1 전극은 트랜지스터와 전기적으로 연결된 1T1S의 스티프슬로프(Steep Slope)는 10 mV/dec미만인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.10. The method of claim 9,
Wherein the first electrode has a steep slope of 1T1S electrically connected to the transistor of less than 10 mV / dec. 제9항에 있어서,
상기 SiTe 박막의 선택성(selectivity)은 104 이상 107 미만인 것을 특징으로 하는 오보닉 문턱 스위칭 소자.10. The method of claim 9,
Wherein the selectivity of the SiTe thin film is in the range of 10 4 to less than 10 7 .
KR1020170032617A 2017-03-15 2017-03-15 Ovonic Threshold Switching Device and Method of the same KR20180105491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170032617A KR20180105491A (en) 2017-03-15 2017-03-15 Ovonic Threshold Switching Device and Method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170032617A KR20180105491A (en) 2017-03-15 2017-03-15 Ovonic Threshold Switching Device and Method of the same

Publications (1)

Publication Number Publication Date
KR20180105491A true KR20180105491A (en) 2018-09-28

Family

ID=63721723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170032617A KR20180105491A (en) 2017-03-15 2017-03-15 Ovonic Threshold Switching Device and Method of the same

Country Status (1)

Country Link
KR (1) KR20180105491A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326651A (en) * 2018-12-17 2020-06-23 中国科学院上海微系统与信息技术研究所 OTS material, gating unit and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326651A (en) * 2018-12-17 2020-06-23 中国科学院上海微系统与信息技术研究所 OTS material, gating unit and preparation method thereof

Similar Documents

Publication Publication Date Title
Aluguri et al. Notice of violation of IEEE publication principles: overview of selector devices for 3-D stackable cross point RRAM arrays
Lacaita Phase change memories: State-of-the-art, challenges and perspectives
Ielmini et al. Analysis of phase distribution in phase-change nonvolatile memories
US8148707B2 (en) Ovonic threshold switch film composition for TSLAGS material
Koo et al. Te-based amorphous binary OTS device with excellent selector characteristics for x-point memory applications
US8642985B2 (en) Memory Cell
Cheng et al. Ultra-high endurance and low I OFF selector based on AsSeGe chalcogenides for wide memory window 3D stackable crosspoint memory
Czubatyj et al. Thin-film Ovonic threshold switch: Its operation and application in modern integrated circuits
US9337422B2 (en) Chalcogenide switching device using germanium and selenium and manufacturing method thereof
Kim et al. Intrinsic threshold switching responses in AsTeSi thin film
Kumar et al. One bipolar selector-one resistor for flexible crossbar memory applications
Song et al. An ovonic threshold switching selector based on Se-rich GeSe chalcogenide
KR102189684B1 (en) Method of operating semiconductor memory devices
Yoo et al. Threshold voltage drift in Te-based ovonic threshold switch devices under various operation conditions
US20230276638A1 (en) Selector material, selector unit and preparation method thereof, and memory structure
Wang et al. The effects of active layer thickness on Programmable Metallization Cell based on Ag–Ge–S
Song et al. Realization of one-diode–type resistive-switching memory with Cr–SrTiO3 film
Shuang et al. Bidirectional selector utilizing hybrid diodes for PCRAM applications
US20100090189A1 (en) Nanoscale electrical device
Chen Ionic memories: Status and challenges
KR20180105491A (en) Ovonic Threshold Switching Device and Method of the same
Lashkare et al. A bipolar RRAM selector with designable polarity dependent on-voltage asymmetry
KR20070092503A (en) Resistance random access memory using a metal doped zno film
KR20200131814A (en) Cross point element and memory device
Huang et al. A TaO x based threshold switching selector for the RRAM crossbar array memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment