KR20180101666A - Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same - Google Patents

Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same Download PDF

Info

Publication number
KR20180101666A
KR20180101666A KR1020170027377A KR20170027377A KR20180101666A KR 20180101666 A KR20180101666 A KR 20180101666A KR 1020170027377 A KR1020170027377 A KR 1020170027377A KR 20170027377 A KR20170027377 A KR 20170027377A KR 20180101666 A KR20180101666 A KR 20180101666A
Authority
KR
South Korea
Prior art keywords
semiconductor device
land
lead frame
length
width
Prior art date
Application number
KR1020170027377A
Other languages
Korean (ko)
Inventor
정형국
임의빈
김재동
김용찬
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Priority to KR1020170027377A priority Critical patent/KR20180101666A/en
Publication of KR20180101666A publication Critical patent/KR20180101666A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Provided are a method for manufacturing a semiconductor device, capable of forming a solder fillet through a relatively simple process, and a semiconductor device manufactured thereby. To this end, the method of the present invention comprises the following steps: providing a lead frame including a substrate area in which a semiconductor die is to be mounted, and a plurality of lands spaced apart from the substrate area; coupling the semiconductor die to the lead frame, and electrically connecting the semiconductor die to the lands through a conductive connection member; providing the lands to have an insulating member filled in a groove having the width of a first length formed inwardly from a lower surface thereof; removing the insulating member by performing half-sawing by the width of a second length with respect to the lands; and sawing the lands to singulate the lead frame for each semiconductor device.

Description

반도체 디바이스의 제조 방법 및 이에 의해 제조된 반도체 디바이스{Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same}[0001] The present invention relates to a method of manufacturing a semiconductor device,

본 발명은 비교적 간단한 공정으로 솔더 필렛을 형성할 수 있는 반도체 디바이스의 제조 방법 및 이에 의해 제조된 반도체 디바이스에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device capable of forming a solder fillet in a relatively simple process, and a semiconductor device manufactured thereby.

현재 제품의 경박단소화 경향에 의해 제품에 들어가는 반도체 디바이스 역시 그 기능은 증가하고 크기는 작아질 것이 요구되고 있다. 이러한 요구를 만족시키기 위해 여러 반도체 디바이스의 패키징 기술이 개발되어 왔다.It is required that the function of the semiconductor device incorporated into the product is increased and the size thereof is reduced due to the thinning tendency of the present product. In order to meet these demands, various semiconductor device packaging techniques have been developed.

그리고 이러한 반도체 디바이스는 외부의 회로와 결합되기 위해, 외부 회로와 솔더를 통해 결합된다. 그런데 반도체 디바이스의 면적이 점차 작아짐에 따라, 솔더를 형성할 영역이 점차 좁아지는 문제가 있다.And these semiconductor devices are coupled through solder to the external circuit to be combined with the external circuit. However, as the area of the semiconductor device becomes smaller, there is a problem that the region where the solder is to be formed is gradually narrowed.

그 결과, 이러한 제약을 해소하기 위해 외부 회로와 결합하기 위해 그 측부에 형성된 솔더 필렛을 구비하는 구조가 개발되고 있다.As a result, a structure having a solder fillet formed on the side thereof for bonding with an external circuit has been developed to overcome such a restriction.

본 발명은 비교적 간단한 공정으로 솔더 필렛을 형성할 수 있는 반도체 디바이스의 제조 방법 및 이에 의해 제조된 반도체 디바이스를 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of forming a solder fillet in a relatively simple process, and a semiconductor device manufactured thereby.

본 발명에 따른 반도체 디바이스의 제조 방법은 반도체 다이가 안착될 서브스트레이트 영역과 상기 서브스트레이트 영역으로부터 이격된 다수의 랜드를 포함하는 리드프레임을 구비하는 단계; 상기 리드프레임에 반도체 다이를 결합하고, 도전성 연결 부재를 통해 상기 반도체 다이를 상기 랜드와 전기적으로 연결하는 단계; 상기 랜드는 하면으로부터 내부로 형성된 제 1 길이의 폭을 갖는 홈에 채워진 절연부재를 포함하도록 구비되는 단계; 상기 랜드에 대해 제 2 길이의 폭으로 하프 소잉을 수행하여 상기 절연부재를 제거하는 단계; 상기 랜드에 대해 소잉을 수행하여 상기 리드프레임을 반도체 디바이스별로 싱귤레이션하는 단계를 포함할 수 있다.A method of manufacturing a semiconductor device according to the present invention includes the steps of: providing a lead frame including a substrate region on which a semiconductor die is to be mounted and a plurality of lands spaced from the substrate region; Coupling a semiconductor die to the lead frame and electrically connecting the semiconductor die to the land via a conductive connecting member; The land being provided to include an insulating member filled in a groove having a width of a first length formed inwardly from a lower surface thereof; Performing half-sowing with a width of a second length relative to the land to remove the insulating member; And performing singing on the land to singulate the lead frame by semiconductor devices.

여기서, 상기 홈이 형성되는 제 1 길이의 폭에 비해 상기 하프 소잉을 수행하는 제 2 길이의 폭이 더 크도록 형성될 수 있다Here, the width of the second length that performs the half-sowing may be larger than the width of the first length in which the groove is formed

그리고 상기 하프 소잉을 수행하는 블레이드는 중앙에 비해 양 가장지리가 더 돌출된 형상을 갖는 단면으로 형성될 수 있다.The blade for performing the half-sowing may be formed in a cross-section having a shape in which both end edges are more protruded than the center.

또한, 상기 블레이드에 의해 하프 소잉시 상기 랜드에 형성된 홈은 가운데 영역에서 제 3 길이의 폭을 갖는 소잉 돌기가 형성되도록 형성될 수 있다.The grooves formed in the land at the time of half sowing by the blade may be formed so that sowing projections having a width of the third length are formed in the middle region.

또한, 상기 싱귤레이션을 위한 소잉에 사용되는 블레이드는 상기 제 3 길이에 비해 작은 제 4 길이의 폭을 가질 수 있다.Also, the blade used for sawing for singulation may have a width of a fourth length smaller than the third length.

또한, 상기 싱귤레이션을 통해 분리된 각각의 반도체 디바이스는 랜드의 측면 하부로부터 내부로 인입된 필렛을 갖도록 형성될 수 있다.In addition, each semiconductor device separated through the singulation may be formed to have a fillet drawn inwardly from the bottom side of the land.

또한, 상기 리드프레임은 가장자리가 고정부재에 의해 고정된 상태에서 공정이 수행될 수 있다.Further, the lead frame can be processed in a state where the edges are fixed by the fixing member.

또한, 상기 고정부재는 에폭시 몰드 컴파운드로 형성될 수 있다.In addition, the fixing member may be formed of an epoxy mold compound.

또한, 상기 리드프레임은 상기 반도체 디바이스에 대응되는 영역에 각각 형성된 진공홀을 포함하는 금속 재질의 턴 테이블에 안착되어 공정이 수행될 수 있다.Further, the lead frame may be mounted on a turn table of a metal material including a vacuum hole formed in an area corresponding to the semiconductor device, and the process may be performed.

더불어, 본 발명에 따른 반도체 디바이스는 서브스트레이트; 상기 서브스트레이트와 동일한 높이로 형성된 랜드; 상기 서브스트레이트의 상부에 형성된 반도체 디바이스; 상기 반도체 디바이스와 랜드를 전기적으로 연결하는 도전성 연결 부재; 상기 서브스트레이트의 상부레 형성되고 상기 반도체 디바이스 및 도전성 연결 부재를 감싸는 인캡슐런트를 포함하고, 상기 랜드는 측면 하부로부터 내부를 향해 인입된 홈으로 형성된 필렛을 더 포함할 수 있다.In addition, a semiconductor device according to the present invention includes: a substrate; A land formed at the same height as the substrate; A semiconductor device formed on the substrate; A conductive connecting member electrically connecting the semiconductor device and the land; And an encapsulant overlying the substrate and surrounding the semiconductor device and the conductive connecting member, wherein the land may further include a fillet formed into a groove drawn inwardly from a lower side of the substrate.

여기서, 상기 서브트레이트의 및 상기 필렛의 노출된 표면에는 도금층이 더 형성될 수 있다.Here, the plating layer may be further formed on the exposed surface of the sub-tray and the fillet.

본 발명에 의한 반도체 디바이스는 랜드에 필렛 구조를 형성함에 있어서, 공정을 줄일 수 있다.The semiconductor device according to the present invention can reduce the process in forming the fillet structure in the land.

본 발명에 의한 반도체 디바이스는 리드프레임의 소잉시 외부 장비가 손상받는 것을 방지하고, 리드프레임의 위치를 안정저긍로 고정할 수 있다.The semiconductor device according to the present invention can prevent external equipment from being damaged when the lead frame is squeezed, and can securely fix the position of the lead frame.

도 1A 내지 도 4B는 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하기 위한 방법을 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스가 외부 회로에 결합된 상태를 도시한 사시도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조에 사용되는 위한 리드 프레임 스트립의 하면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조에 사용되는 리드 프레임 스트립을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조에 사용되는 척 테이블을 도시한 평면도이다.1A-4B illustrate a method for fabricating a semiconductor device according to an embodiment of the present invention.
5 is a perspective view showing a state where a semiconductor device according to an embodiment of the present invention is coupled to an external circuit.
6 is a bottom view of a lead frame strip for use in the manufacture of a semiconductor device according to another embodiment of the present invention.
7 is a plan view showing a lead frame strip used for manufacturing a semiconductor device according to an embodiment of the present invention.
8 is a plan view showing a chuck table used for manufacturing a semiconductor device according to an embodiment of the present invention.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1A 내지 도 4B는 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하기 위한 방법을 도시한 것이다. 도 5는 본 발명의 일 실시예에 따른 반도체 디바이스가 외부 회로에 결합된 상태를 도시한 사시도이다.1A-4B illustrate a method for fabricating a semiconductor device according to an embodiment of the present invention. 5 is a perspective view showing a state where a semiconductor device according to an embodiment of the present invention is coupled to an external circuit.

먼저, 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 먼저 리드 프레임의 일부 영역으로 구성된 서브스트레이트(110)의 상부에 반도체 다이(130)가 형성되고, 상기 반도체 다이(130)가 리드 프레임의 랜드(10)에 도전성 와이어(140)를 통해 연결되도록 하여 시작될 수 있다. 또한, 상기 반도체 다이(130)와 도전성 와이어(140)의 구성은 인캡슐런트(140)를 통해 몰딩된 상태에 있다.1A and 1B, a method of fabricating a semiconductor device according to an embodiment of the present invention includes forming a semiconductor die 130 on a substrate 110, which is a part of a lead frame, The semiconductor die 130 may be connected to the land 10 of the lead frame via the conductive wire 140. In addition, the semiconductor die 130 and the conductive wire 140 are molded through the encapsulant 140.

여기서, 상기 서브스트레이트(110)는 상기 랜드(10)에 연결되어 전체 리드 프레임의 구조를 구성한다. 여기서, 상기 서브스트레이트(110)는 도 1b에 도시된 것처럼, 대략 사각형의 플레이트 형상으로 구비될 수 있고, 각 모서리로부터 연장된 타이바(12)를 통해 상기 랜드(10)에 연결될 수 있다. 이에 따라, 상기 서브스트레이트(110)는 스트립 구조의 리드 프레임에서 위치가 고정될 수 있다.Here, the substrate 110 is connected to the land 10 to form a structure of the entire lead frame. Here, the substrate 110 may be provided in a substantially rectangular plate shape, as shown in FIG. 1B, and may be connected to the land 10 through a tie bar 12 extending from each corner. Accordingly, the substrate 110 can be fixed in position in the lead frame of the strip structure.

상기 서브스트레이트(110)는 리드 프레임(lead frame)으로 구비될 수 있으며, 통상의 재질인 구리 계열(구리 : 철 : 인 = 99.8 : 0.01 : 0.025), 구리 합금 계열(구리 : 크롬 : 주석 : 아연 = 99 : 0.25 : 0.25 : 0.22), 합금 42 계열(철 : 니켈 = 58 : 42) 등으로 구성될 수 있다. 또한, 상기 서브스트레이트(110)는 산화를 방지하기 위한 솔더 도금을 더 형성하여 구성될 수 있다. 또한, 상기 서브스트레이트(110)는 선택에 따라 알루미늄, 금 또는 은과 같은 도전성 금속으로 형성될 수 있다.The substrate 110 may be a lead frame and may be made of a copper material such as copper (copper: iron: phosphorus = 99.8: 0.01: 0.025), a copper alloy (copper: chromium: = 99: 0.25: 0.25: 0.22) and alloy 42 series (iron: nickel = 58: 42). In addition, the substrate 110 may be formed by further forming solder plating to prevent oxidation. In addition, the substrate 110 may optionally be formed of a conductive metal such as aluminum, gold, or silver.

또한, 상기 랜드(10)는 역시 리드프레임의 일부 구조로서 상기 서브스트레이트(110)와 동일한 금속, 예를 들어 구리로 우선 형성될 수 있다. 또한, 상기 랜드(10)의 중앙 영역에 대해 하면으로부터 하프 소잉으로 홈이 형성되고, 홈의 내부에 전기적 절연성 재질의 몰드 컴파운드(EMC)를 채움으로써 절연부재(11)가 형성될 수 있다. 즉, 상기 랜드(10)는 통해 하부 중앙 영역의 홈을 통해 절연부재(11)가 채워진 형상을 갖게 된다. 이 때, 상기 절연 부재(11)의 길이는 제 1 길이(W1)를 갖도록 형성될 수 있다.In addition, the land 10 may also be formed with the same metal as the substrate 110 as a part of the lead frame, for example, copper. In addition, grooves are formed in the central region of the land 10 by half-sowing from the lower surface, and the insulating member 11 can be formed by filling the grooves with a mold compound (EMC) of an electrically insulating material. That is, the land 10 has a shape filled with the insulating member 11 through the groove in the lower central region. At this time, the length of the insulating member 11 may be formed to have a first length W1.

상기 반도체 다이(130)는 상기 서브스트레이트(110)에 형성된다. 상기 반도체 다이(130)는 별도의 접착 페이스트 또는 다이 부착 필름(131)을 통해 상기 서브스트레이트(110)와 결합된 상태를 유지할 수 있다.The semiconductor die 130 is formed on the substrate 110. The semiconductor die 130 may remain coupled with the substrate 110 via a separate adhesive paste or die attach film 131.

또한, 상기 반도체 다이(130)는 일면에 복수개의 본드 패드(132)를 포함한다. 상기 반도체 다이(130)는 상기 본드 패드(132)가 상측을 향하도록 위치하며, 상기 도전성 연결 부재(140)를 통해 상기 랜드(10)와 전기적으로 연결될 수 있다. 따라서, 상기 반도체 다이(130)는 이후 상기 랜드(10)와 연결된 영역을 통해서 외부 회로 등과 전기적으로 연결될 수 있다.In addition, the semiconductor die 130 includes a plurality of bond pads 132 on one side. The semiconductor die 130 is positioned such that the bond pad 132 faces upward and may be electrically connected to the land 10 through the conductive connection member 140. Accordingly, the semiconductor die 130 may be electrically connected to an external circuit or the like through an area connected to the land 10.

상기 도전성 연결 부재(140)는 상기 반도체 다이(130)의 본드 패드(132)와 상기 랜드(10)를 전기적으로 연결시킨다. 상기 도전성 연결 부재(140)는 도전성 와이어로 구성될 수 있으며, 이 경우 금(Au), 은(Ag) 또는 구리(Cu)와 같은 도전성 금속으로서 구성될 수 있다. The conductive connection member 140 electrically connects the bond pad 132 of the semiconductor die 130 and the land 10. The conductive connection member 140 may be formed of a conductive wire and may be formed of a conductive metal such as gold (Au), silver (Ag), or copper (Cu).

상기 인캡슐런트(150)는 상기 서브스트레이트(110)에 실장된 반도체 다이(130), 도전성 연결 부재(140)를 상기 랜드(10)와 함께 감싸도록 형성된다. 이에 따라, 상기 서브스트레이트(110)의 하면과 랜드(10) 및 절연 부재(11)의 하면이 상기 인캡슐런트(150)의 하면으로 노출될 수 있다.The encapsulant 150 is formed to enclose the semiconductor die 130 and the conductive connecting member 140 mounted on the substrate 110 together with the land 10. The lower surface of the substrate 110 and the lower surface of the land 10 and the insulating member 11 may be exposed to the lower surface of the encapsulant 150. [

이어서, 도 2a 및 도 2b를 참조하면, 이후 상기 랜드(10)의 절연 부재(11)에 대해 하프 소잉을 수행하는 단계가 이루어진다. 상기 하프 소잉은 블레이드를 통해 이루어질 수 있으며, 이 때의 블레이드의 폭은 상기 절연 부재(11)의 제 1 길이(11)에 비해 더 큰 제 2 길이(W2)의 폭을 갖도록 형성될 수 있다. 따라서, 상기 블레이드를 통해 상기 랜드(10)의 절연 부재(11)를 하프 소잉하게 되면, 상기 절연 부재(11)는 제거되고, 상기 랜드(10)에는 상기 블레이드의 폭에 대응되는 제 2 길이(W2)의 폭을 갖는 홈(10a)이 형성된다. 이 경우, 상기 랜드(10)의 절연 부재(11)는 상술한 바와 같이 몰드 컴파운드와 같은 재질로 구성되어 있기 때문에, 상기 블레이드를 통한 소잉이 용이하게 수행될 수 있다.2A and 2B, a step of performing a half-sowing with respect to the insulating member 11 of the land 10 is performed. The half-sawing may be performed through the blade, and the width of the blade may be formed to have a width of a second length W2 which is larger than the first length 11 of the insulating member 11. [ Therefore, when the insulating member 11 of the land 10 is half-sowed through the blade, the insulating member 11 is removed, and the land 10 has a second length corresponding to the width of the blade A groove 10a having a width of W2 is formed. In this case, since the insulation member 11 of the land 10 is made of the same material as the mold compound as described above, sowing through the blade can be easily performed.

또한, 여기서, 상기 블레이드의 단면 형상은 대략 'M'자 형상을 갖도록 구비될 수 있고, 이에 따라 상기 블레이드를 통해 상기 랜드(10)의 하면에 형성되는 홈(10a)은 중앙 영역에 돌기가 형성된 형태를 가질 수 있다. 이 때 홈(10a)은 전체 제 2 길이(W2)의 폭을 갖고, 돌기는 상기 제 2 길이(W2)에 비해 작은 제 3 길이(W3)의 폭을 가질 수 있다.In this case, the cross-sectional shape of the blade may be formed to have an approximately 'M' shape so that the groove 10a formed on the lower surface of the land 10 through the blade has a protrusion formed in a central region thereof And the like. At this time, the groove 10a has a width of the entire second length W2, and the projection may have a width of the third length W3 which is smaller than the second length W2.

이와 같이 하면, 상기 랜드(10)의 홈(10a)을 통해 금속 재질이 노출될 수 있고, 상기 홈(10a)의 형상으로 인해, 상기 랜드(10)의 중앙 영역을 파악할 수 있게 된다.The metal material can be exposed through the groove 10a of the land 10 and the central region of the land 10 can be grasped due to the shape of the groove 10a.

이어서, 도 3a 및 도 3b를 참조하면, 상기 서브스트레이트(110)와 랜드(10)의 노출된 영역에 대해 도금을 수행하는 단계가 이루어질 수 있다. 상기 도금은 전기적 저항을 줄이기 위해, 통상적인 금(Au)으로 수행됨이 일반적이지만, 이외에도 선택에 따라 은과 같은 다른 금속으로 도금되는 것도 가능하다. 또한, 이러한 도금에 의해 형성된 영역(12)은 상기 서브스트레이트(110)의 하면과 상기 랜드(10)의 하면 및 홈(10a)을 따라 형성될 수 있다. 이에 따라, 상기 서브스트레이트(110)의 하면에 도금층(111), 랜드(10)의 홈(10a) 내면에 도금층(12)이 각각 형성될 수 있다.Referring to FIGS. 3A and 3B, plating may be performed on the exposed regions of the substrate 110 and the lands 10. The plating is generally performed with conventional gold (Au) to reduce the electrical resistance, but it is also possible to optionally plated with another metal such as silver according to the choice. The area 12 formed by such plating may be formed along the lower surface of the substrate 110 and the lower surface of the land 10 and the groove 10a. Thus, the plating layer 111 may be formed on the bottom surface of the substrate 110, and the plating layer 12 may be formed on the inner surface of the groove 10a of the land 10, respectively.

또한, 도 4a 및 도 4b를 참조하면, 상기 랜드(10)를 따라서, 전체 리드 프레임의 구조를 소잉하는 단계가 수행된다. 여기서, 상기 랜드(10)를 소잉시 사용되는 블레이드는 상기 제 3 길이(W3)에 비해 크고 상기 제 2 길이(W2)에 비해 작은 폭을 가질 수 있다. 따라서, 상기 블레이드를 통한 소잉 이후, 상기 랜드(10)는 2개 영역으로 분리되어 각각 이웃한 두 개의 반도체 디바이스(100)에 포함되는 구조를 갖게 된다. 또한, 상기 랜드(10)의 구조로 인해, 최종적인 반도체 디바이스(100)의 구조에서 측면으로 노출된 랜드(120)을 포함하도록 형성될 수 있다.4A and 4B, along the land 10, a step of sowing the structure of the entire lead frame is performed. Here, the blades used for sawing the land 10 may have a width larger than the third length W3 and a width smaller than the second length W2. Therefore, after sowing through the blade, the land 10 is divided into two regions and has a structure included in each of two neighboring semiconductor devices 100. Also, due to the structure of the land 10, it may be formed to include the land 120 exposed laterally in the structure of the final semiconductor device 100.

상기 랜드(120)는 상기 반도체 디바이스(100)의 하부 측면으로 노출된다. 또한, 상기 랜드(120)는 하부 외측으로부터 내부로 함입된 형태의 홈을 갖는 형태의 필렛(121)을 포함하고, 필렛(121)을 포함한 랜드(120)의 표면에는 도금층(122)이 구비된다. 상기 랜드(120)는 상기 반도체 디바이스(100)가 외부 회로와 연결될 때, 상기 도금층(121)을 통해 상기 외부 회로와 연결되도록 구비되어, 전기적인 신호를 위한 경로를 제공할 수 있다.The lands 120 are exposed to the lower side of the semiconductor device 100. The land 120 includes a fillet 121 having a groove embedded in the lower portion from the outside and a plating layer 122 is provided on a surface of the land 120 including the fillet 121 . The land 120 is connected to the external circuit through the plating layer 121 when the semiconductor device 100 is connected to an external circuit, thereby providing a path for an electrical signal.

보다 구체적으로, 도 5를 함께 참조하면, 상기 랜드(120)는 상기 반도체 디바이스(100)가 외부 회로(20)과 결합될 때, 외부 회로(20)의 패드(21)와 솔더(22)를 통해 결합될 수 있다. 여기서, 상기 랜드(120)는 상기 외부 회로(20)의 패드(21)의 상부에 정렬되도록 위치할 수 있다. 또한, 이 상태에서, 상기 솔더(22)가 상기 랜드(120)의 필렛(121)과 패드(21)의 결합 부위에 형성되어, 양자를 전기적으로 연결시킬 수 있다. 이 경우, 상기 솔더(22)는 상기 필렛(121)의 홈을 채우면서 형성되기 때문에, 상기 필렛(121)이 상기 외부 회로(20)의 패드(21)와 안정적으로 결합되도록 할 수 있다.5, the land 120 is electrically connected to the pad 21 of the external circuit 20 and the solder 22 when the semiconductor device 100 is coupled with the external circuit 20. [ Lt; / RTI > Here, the land 120 may be positioned on the upper portion of the pad 21 of the external circuit 20. In this state, the solder 22 is formed at the joint portion between the fillet 121 and the pad 21 of the land 120, so that the solder 22 and the solder 22 can be electrically connected to each other. In this case, since the solder 22 is formed while filling the groove of the fillet 121, the fillet 121 can be stably coupled to the pad 21 of the external circuit 20.

이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device according to another embodiment of the present invention will be described.

도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조에 사용되는 위한 리드 프레임 스트립의 하면도이다.6 is a bottom view of a lead frame strip for use in the manufacture of a semiconductor device according to another embodiment of the present invention.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 서브스트레이트(110)와 서브스트레이트(110)를 구획하는 절연부재(11)를 포함하여 구성될 수 있다. 또한, 상기 절연부재(11)의 길이 방향에 대해 수직하게 랜드(10)가 다수개로 구비될 수 있다.Referring to FIG. 6, a method of manufacturing a semiconductor device according to another embodiment of the present invention may include a substrate 110 and an insulating member 11 for partitioning the substrate 110. In addition, a plurality of lands 10 may be provided perpendicularly to the longitudinal direction of the insulating member 11.

한편, 상기 절연부재(11)의 내측에는 소잉 돌기(30)가 더 형성된다. 상기 소잉 돌기(30)는 상기 절연부재(11)의 폭을 중심으로 내측에 위치하고 있다. 또한, 상기 소잉 돌기(30)는 금속으로 형성될 수 있으며, 리드프레임과 동일하게 형성될 수 있다. 따라서, 상기 소잉 돌기(30)는 상기 리드프레임의 형성시 함께 구비될 수 있다.On the other hand, a sowing protrusion 30 is further formed on the inner side of the insulating member 11. The sowing protrusion 30 is located on the inner side with respect to the width of the insulating member 11. The sowing protrusion 30 may be formed of a metal and may be formed in the same manner as the lead frame. Therefore, the sowing projections 30 may be provided at the time of forming the lead frame.

또한, 상기 절연부재(11)의 길이방향을 따라 블레이드가 싱귤레이션을 위한 소잉을 수행하는 경우, 상기 소잉 돌기(30)는 상기 블레이드의 폭을 중심으로 중앙에 위치하게 된다. 따라서, 블레이드는 상기 소잉 돌기(30)를 상기 절연부재(11)와 함께 소잉하게 되며, 이에 따라 상기 블레이드는 상기 소잉 돌기(30)에 대응되는 폭의 중앙 부위가 마모될 수 있다. 따라서, 상기 블레이드는 리드 프레임 스트립을 따라 소잉을 수행하고, 이러한 소잉을 반복함에 따라 점차적으로 대략 'M'자 형태의 단면을 갖게 된다. 즉, 상기 블레이드는 소잉을 반복함에 따라 폭을 중심으로 중앙이 마모되고, 가장자리 부분이 돌출된 형태를 갖게 된다.In addition, when the blade performs sowing for singulation along the longitudinal direction of the insulating member 11, the sowing projections 30 are positioned at the center of the width of the blade. Therefore, the blade sags the sowing protrusion 30 together with the insulating member 11, so that the central portion of the blade corresponding to the sowing protrusion 30 may be worn. Thus, the blade performs sowing along the lead frame strip and gradually has a substantially 'M' shaped cross-section as it repeats sowing. That is, as the blades are repeatedly sown, the center is worn around the width, and the edge portion is protruded.

따라서, 상기 블레이드는 소잉을 반복하여도, 소잉에서 가장 중요한 역할을 수행하는 가장자리 부분이 날카로운 상태를 유지할 수 있다. 따라서, 이러한 소잉 돌기(30)를 갖는 리드프레임을 적용함으로써, 상기 블레이드의 수명이 향상될 수 있고, 소잉 작업의 신뢰성을 높일 수 있다.Therefore, even when the blade is repeatedly sown, the edge portion that plays the most important role in sowing can be maintained in a sharp state. Therefore, by applying the lead frame having such sowing projections 30, the life of the blade can be improved, and the reliability of the sawing operation can be enhanced.

이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법에 상용되는 리드프레임 스트립과 척 테이블의 구성을 보다 구체적으로 설명하도록 한다.Hereinafter, the structure of the lead frame strip and the chuck table used in the method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in more detail.

도 7은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조에 사용되는 리드 프레임 스트립을 도시한 평면도이다. 도 8은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조에 사용되는 척 테이블을 도시한 평면도이다.7 is a plan view showing a lead frame strip used for manufacturing a semiconductor device according to an embodiment of the present invention. 8 is a plan view showing a chuck table used for manufacturing a semiconductor device according to an embodiment of the present invention.

먼저, 도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스는 서브스트레이트(110)와 절연부재(11)로 구성된 리드프레임 스트립은 금속 가장자리의 내측이 고정부재(40)에 의해 감싸지도록 형성될 수 있다. 그리고 상기 고정부재(40)는 상기 리드프레임 스트립의 구조에서 리드 프레임 영역보다 외곽으로 더 돌출되도록 형성될 수 있다. 여기서, 상기 고정부재(40)는 에폭시 몰드 컴파운드(EMC)로 형성될 수 있다.7, a semiconductor device according to an embodiment of the present invention includes a lead frame strip composed of a substrate 110 and an insulating member 11 such that an inner side of a metal edge is surrounded by a fixing member 40 . The fixing member 40 may be formed so as to protrude beyond the lead frame region in the structure of the lead frame strip. Here, the fixing member 40 may be formed of an epoxy mold compound (EMC).

따라서, 상기 절연부재(11)에 대해 하프 소잉이 수행될 때, 상기 블레이드는 상기 리드프레임 스트립 상에서 절연부재(11)를 따라 대해 소잉을 수행하고, 상기 고정부재(40)의 대략 중간까지 도달하면 소잉을 완료하게 되며, 결과적으로 리드프레임 스트립의 금속 가장자리는 소잉되지 않는다. 따라서, 리드프레임 스트립의 하프 소잉은 상기 고정부재(40)까지 블레이드가 도달한 상태에서 완료되므로, 상기 금속 가장자리는 소잉되지 않게 된다. 따라서, 상기 고정부재(40)에 의해 리드 프레임 스트립은 고정부재(40)에 의해 금속 가장자리가 소잉되지 않으므로, 리드프레임 스트립이 손상받는 것을 방지할 수 있게 된다.Therefore, when the half-sawing is performed with respect to the insulating member 11, the blade performs sowing along the insulating member 11 on the lead frame strip, and when reaching approximately the middle of the holding member 40 The metal edge of the lead frame strip is not sown. Therefore, the half edge of the lead frame strip is completed with the blade reaching the fixing member 40, so that the metal edge is not sagged. Therefore, the lead frame strip is prevented from being damaged by the fixing member 40 because the metal edge is not sagged by the fixing member 40. [0054]

다음으로 도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 척 테이블(50)을 통해 상기 반도체 디바이스(100)를 고정시키는 역할을 수행하나. 상기 척 테이블(50)은 각각의 반도체 디바이스(100)를 흡착하기 위해, 접촉부(51)와 진공홀(52)을 포함할 수 있다. 상기 접촉부(51)에는 개별적인 반도체 디바이스(100) 각각이 위치하게 되며, 상기 진공홀(52)을 통한 음압으로 인해, 상기 반도체 디바이스(100)는 상기 척 테이블(50)에 흡착될 수 있다. 따라서, 상기 척 테이블(50)에 흡착된 상태로 상기 반도체 디바이스(100)는 이송되어 후속 공정을 진행할 수 있게 된다. 또한, 이 경우, 상기 척 테이블(50)은 금속으로 형성되어 있기 때문에, 반도체 디바이스를 제조하는 공정에서 하프 소잉 또는 싱귤레이션을 위한 소잉이 수행됨에 있어서, 상기 반도체 디바이스(100)의 위치를 안정적으로 고정시킬 수 있다. 따라서, 별도의 고정 테이프 등을 사용할 필요가 없고, 소잉에서의 신뢰성을 높일 수 있다.Referring next to FIG. 8, a method of fabricating a semiconductor device according to an embodiment of the present invention performs a role of fixing the semiconductor device 100 through a chuck table 50. The chuck table 50 may include a contact portion 51 and a vacuum hole 52 for adsorbing each semiconductor device 100. Each of the semiconductor devices 100 is positioned in the contact portion 51 and the semiconductor device 100 can be attracted to the chuck table 50 due to the negative pressure through the vacuum hole 52. [ Accordingly, the semiconductor device 100 can be transported in a state of being adsorbed on the chuck table 50 to carry out a subsequent process. In this case, since the chuck table 50 is formed of a metal, when the semiconductor device 100 is subjected to half-sowing or singing, the position of the semiconductor device 100 can be stably Can be fixed. Therefore, it is not necessary to use a separate fixing tape or the like, and reliability in sowing can be increased.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, but may be embodied in various forms without departing from the spirit or scope of the invention. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100; 반도체 디바이스 110; 서브스트레이트
120; 랜드 121; 필렛
122; 도금층 130; 반도체 다이
140; 도전성 연결 부재 150; 인캡슐런트
10; 랜드 11; 절연부재
12; 커넥팅바 20; 외부 회로
21; 패드 22; 솔더
30; 소잉 돌기 40; 고정부재
50; 턴 테이블100; A semiconductor device 110; Substrate
120; Land 121; Fillet
122; Plating layer 130; Semiconductor die
140; Conductive connecting member 150; Encapsulant
10; Land 11; Insulating member
12; Connecting bar 20; External circuit
21; Pad 22; Solder
30; Sowing projection 40; Fixed member
50; Turn table

Claims (11)

반도체 다이가 안착될 서브스트레이트 영역과 상기 서브스트레이트 영역으로부터 이격된 다수의 랜드를 포함하는 리드프레임을 구비하는 단계;
상기 리드프레임에 반도체 다이를 결합하고, 도전성 연결 부재를 통해 상기 반도체 다이를 상기 랜드와 전기적으로 연결하는 단계;
상기 랜드는 하면으로부터 내부로 형성된 제 1 길이의 폭을 갖는 홈에 채워진 절연부재를 포함하도록 구비되는 단계;
상기 랜드에 대해 제 2 길이의 폭으로 하프 소잉을 수행하여 상기 절연부재를 제거하는 단계;
상기 랜드에 대해 소잉을 수행하여 상기 리드프레임을 반도체 디바이스별로 싱귤레이션하는 단계를 포함하는 반도체 디바이스의 제조 방법.The method comprising: providing a leadframe comprising a substrate region on which a semiconductor die is to be mounted and a plurality of lands spaced from the substrate region;
Coupling a semiconductor die to the lead frame and electrically connecting the semiconductor die to the land via a conductive connecting member;
The land being provided to include an insulating member filled in a groove having a width of a first length formed inwardly from a lower surface thereof;
Performing half-sowing with a width of a second length relative to the land to remove the insulating member;
Performing landing on the land to singulate the lead frame for each semiconductor device. 제 1 항에 있어서,
상기 홈이 형성되는 제 1 길이의 폭에 비해 상기 하프 소잉을 수행하는 제 2 길이의 폭이 더 크도록 형성된 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein a width of the second length that performs the half-sowing is larger than a width of the first length in which the groove is formed. 제 1 항에 있어서,
상기 하프 소잉을 수행하는 블레이드는 중앙에 비해 양 가장지리가 더 돌출된 형상을 갖는 단면으로 형성된 반도체 디바이스의 제조 방법. The method according to claim 1,
Wherein the half-sheathing blade has a cross-section having a shape in which both end edges are more protruded than the center. 제 3 항에 있어서,
상기 블레이드에 의해 하프 소잉시 상기 랜드에 형성된 홈은 가운데 영역에서 제 3 길이의 폭을 갖는 소잉 돌기가 형성되도록 형성된 반도체 디바이스의 제조 방법.The method of claim 3,
And a groove formed in the land at the time of half-sowing by the blade forms a sowing projection having a width of a third length in the center region. 제 4 항에 있어서,
상기 싱귤레이션을 위한 소잉에 사용되는 블레이드는 상기 제 3 길이에 비해 작은 제 4 길이의 폭을 갖는 반도체 디바이스의 제조 방법.5. The method of claim 4,
Wherein a blade used for sawing for singulation has a width of a fourth length smaller than the third length. 제 1 항에 있어서,
상기 싱귤레이션을 통해 분리된 각각의 반도체 디바이스는 랜드의 측면 하부로부터 내부로 인입된 필렛을 갖도록 형성된 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein each semiconductor device separated through the singulation is configured to have a fillet drawn inwardly from a bottom side of the land. 제 1 항에 있어서,
상기 리드프레임은 가장자리가 고정부재에 의해 고정된 상태에서 공정이 수행되는 반도체 디바이스의 제조 방법.The method according to claim 1,
Wherein the lead frame is subjected to a process in a state in which an edge is fixed by a fixing member. 제 7 항에 있어서,
상기 고정부재는 에폭시 몰드 컴파운드로 형성된 반도체 디바이스의 제조 방법.8. The method of claim 7,
Wherein the fixing member is formed of an epoxy mold compound. 제 1 항에 있어서,
상기 리드프레임은 상기 반도체 디바이스에 대응되는 영역에 각각 형성된 진공홀을 포함하는 금속 재질의 턴 테이블에 안착되어 공정이 수행되는 반도체 디바이스의 제조 방법The method according to claim 1,
Wherein the lead frame is mounted on a turn table of a metal material including a vacuum hole formed in an area corresponding to the semiconductor device, 서브스트레이트;
상기 서브스트레이트와 동일한 높이로 형성된 랜드;
상기 서브스트레이트의 상부에 형성된 반도체 디바이스;
상기 반도체 디바이스와 랜드를 전기적으로 연결하는 도전성 연결 부재;
상기 서브스트레이트의 상부레 형성되고 상기 반도체 디바이스 및 도전성 연결 부재를 감싸는 인캡슐런트를 포함하고,
상기 랜드는 측면 하부로부터 내부를 향해 인입된 홈으로 형성된 필렛을 더 포함하는 반도체 디바이스.Substrate;
A land formed at the same height as the substrate;
A semiconductor device formed on the substrate;
A conductive connecting member electrically connecting the semiconductor device and the land;
And an encapsulant overlying the substrate and surrounding the semiconductor device and the conductive connection member,
Wherein the land further comprises a fillet formed into a groove drawn inwardly from the bottom of the side. 제 10 항에 있어서,
상기 서브트레이트의 및 상기 필렛의 노출된 표면에는 도금층이 더 형성된 반도체 디바이스.11. The method of claim 10,
Wherein a plating layer is further formed on the exposed surface of the sub-tray and the fillet.
KR1020170027377A 2017-03-02 2017-03-02 Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same KR20180101666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170027377A KR20180101666A (en) 2017-03-02 2017-03-02 Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170027377A KR20180101666A (en) 2017-03-02 2017-03-02 Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same

Publications (1)

Publication Number Publication Date
KR20180101666A true KR20180101666A (en) 2018-09-13

Family

ID=63593540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027377A KR20180101666A (en) 2017-03-02 2017-03-02 Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same

Country Status (1)

Country Link
KR (1) KR20180101666A (en)

Similar Documents

Publication Publication Date Title
US10366948B2 (en) Semiconductor device and method for manufacturing the same
US8184453B1 (en) Increased capacity semiconductor package
US9859197B2 (en) Integrated circuit package fabrication
US10424534B2 (en) Semiconductor device including a clip
US11004775B2 (en) SMDS integration on QFN by 3D stacked solution
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
KR20020076017A (en) Lead frame and semiconductor package using it and its manufacturing method
US9640506B2 (en) Method for manufacturing electronic devices
TWI634634B (en) Semiconductor device and method of manufacturing the same
TWI692069B (en) Semiconductor device and method of manufacturing semiconductor device
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
US9972561B2 (en) QFN package with grooved leads
US9741642B1 (en) Semiconductor package with partial plating on contact side surfaces
US20200194390A1 (en) Package with dual layer routing including ground return path
US20090206459A1 (en) Quad flat non-leaded package structure
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
KR101753416B1 (en) Leadframe for ic package and method of manufacture
KR101474135B1 (en) Stacked semiconductor package and semiconductor die
KR20180101666A (en) Fabricating Method For Semiconductor Device And Semiconductor Device Using The Same
US9905498B2 (en) Electronic package
KR101550551B1 (en) cutting method of wafer for stacked semiconductor package
US10361146B2 (en) Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
TWI761105B (en) Semiconductor package structure and leadframe
JP2000150761A (en) Resin sealed semiconductor device and its manufacture