KR20180091547A - Method for manufacturing semiconductor thin layer and thin layer transistor using same - Google Patents
Method for manufacturing semiconductor thin layer and thin layer transistor using same Download PDFInfo
- Publication number
- KR20180091547A KR20180091547A KR1020170016884A KR20170016884A KR20180091547A KR 20180091547 A KR20180091547 A KR 20180091547A KR 1020170016884 A KR1020170016884 A KR 1020170016884A KR 20170016884 A KR20170016884 A KR 20170016884A KR 20180091547 A KR20180091547 A KR 20180091547A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- ipl
- base thin
- active
- active layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title abstract description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 120
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 31
- 230000001678 irradiating effect Effects 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims description 237
- 239000010408 film Substances 0.000 claims description 63
- 230000001965 increasing effect Effects 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 description 56
- 230000000052 comparative effect Effects 0.000 description 24
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 22
- 239000011701 zinc Substances 0.000 description 22
- 229910052725 zinc Inorganic materials 0.000 description 21
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- -1 oxygen anion Chemical class 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 238000005546 reactive sputtering Methods 0.000 description 5
- 230000001747 exhibiting effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 229910052724 xenon Inorganic materials 0.000 description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 4
- ONDPHDOFVYQSGI-UHFFFAOYSA-N zinc nitrate Chemical compound [Zn+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O ONDPHDOFVYQSGI-UHFFFAOYSA-N 0.000 description 4
- GMYNXHKFDYFLSY-UHFFFAOYSA-N [Zn].O=[N] Chemical compound [Zn].O=[N] GMYNXHKFDYFLSY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910000000 metal hydroxide Inorganic materials 0.000 description 2
- 150000004692 metal hydroxides Chemical class 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- AKJVMGQSGCSQBU-UHFFFAOYSA-N zinc azanidylidenezinc Chemical compound [Zn++].[N-]=[Zn].[N-]=[Zn] AKJVMGQSGCSQBU-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 반도체 박막의 제조 방법 및 이를 이용한 박막 트랜지스터에 관련된 것으로, 상세하게는, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막(base layer)에 IPL(Intense Pulsed Light)을 조사하는 방법으로, 상기 베이스 박막의 전기전도도를 감소시켜 활성막(active layer)을 제조하는 방법과 관련된 것이다.The present invention relates to a method of manufacturing a semiconductor thin film and a thin film transistor using the thin film transistor. More particularly, the present invention relates to a thin film transistor using an IPL (Intense Pulsed Light) to a base layer containing a metal, nitrogen (N) And a method of fabricating an active layer by reducing the electrical conductivity of the base thin film.
반도체 박막은 재료의 성질에 따라 절연막, 금속막, Epi-taxial, Poly-silicon막 등이 있으며, 대표적으로 CVD(Chemical Vapor Deposition) 방법과 PVD(Physical Vapor Deposition) 방법을 통해 형성된다. 다만, CVD 방법 및 PVD 방법은 화학적 방법을 이용하거나, 스퍼터링(sputtering)과 같은 물리적인 방법을 이용하므로 온도와 압력 등이 중요한 요소로 작용한다.The semiconductor thin film is formed by a CVD (Chemical Vapor Deposition) method and a PVD (Physical Vapor Deposition) method, depending on the nature of the material, and is typically formed of an insulating film, a metal film, an Epi-taxial film or a poly-silicon film. However, the CVD method and the PVD method use a chemical method or a physical method such as sputtering, so temperature and pressure are important factors.
또한, 반도체 공정에서는 산화막(SiO2)을 형성하는 산화 공정, 불순물 원자를 열적으로 확산시켜 PN 접합을 형성하는 확산 공정, 및 가열하여 서서히 식히는 처리 방식인 어닐(Anneal) 공정 등이 열처리 공정(thermal treatment process)으로 많이 사용되고 있다. 특히, 어닐 공정은 주로 전기 및 계면 특성 향상, 결함 제거, 막질개선 등 웨이퍼 특성을 안정화하는 목적으로 수행되고 있다. 따라서, 현재 디스플레이 업계에서는 양산의 어려움을 해소하기 위해, 반도체 제조 공정에서 요구되는 고온 진공 공정을 대체할 수 있는 반도체 박막의 제조 기술이 각광받고 있다. Further, in the semiconductor process, an oxidation process for forming an oxide film (SiO 2 ), a diffusion process for forming a PN junction by thermally diffusing impurity atoms, an annealing process for heating and slowly cooling the substrate, treatment process. In particular, the annealing process is mainly performed for the purpose of stabilizing wafer characteristics such as improvement of electrical and interface properties, defect removal, and film quality improvement. Therefore, in order to solve the difficulty of mass production in the display industry, a semiconductor thin film manufacturing technology capable of replacing a high-temperature vacuum process required in a semiconductor manufacturing process is attracting attention.
예를 들어, 대한민국 특허 등록 공보 KR20110101058A (출원번호 KR20110016949A, 출원인: 연세대학교 산학협력단)에는, 금속수산화물의 용해도를 제어하기 위한 산염기 적정제를 포함하는 금속산화물 반도체 박막용 용액에 추가적으로 다른 금속 수산화물 첨가를 통하여 소자의 반도체적 성능을 향상시키고, 핫플레이트(hot plate)나 마이크로웨이브(microwave)와 같은 열처리 장비를 이용하여 열처리하여 저온에서 고품질의 금속산화물 박막을 제조하는 방법이 개시되어 있다.For example, in Korean Patent Registration Publication No. KR20110101058A (Application No. KR20110016949A, applicant: Yonsei University), in addition to a solution for a metal oxide semiconductor thin film containing an acid group correcting agent for controlling the solubility of metal hydroxide, another metal hydroxide addition Discloses a method for manufacturing a high quality metal oxide thin film at a low temperature by improving the semiconductor performance of the device through heat treatment using a heat treatment apparatus such as a hot plate or a microwave.
현재 저온 공정으로 반도체 박막을 제조하는 기술 개발뿐만 아니라, 저가 공정으로 쉽고 빠르게 안정한 특성을 갖는 반도체 박막을 제조하는 기술에 대한 연구가 필요한 실정이다. Currently, there is a need to study a technique for fabricating a semiconductor thin film having stable and easy characteristics at low cost as well as developing a technique for manufacturing a semiconductor thin film by a low temperature process.
본 발명이 해결하고자 하는 일 기술적 과제는, 안정한 반도체 특성을 갖는 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a semiconductor thin film having stable semiconductor characteristics, and a thin film transistor using the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, 고 이동도 특성을 갖는 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다. It is another object of the present invention to provide a method of manufacturing a semiconductor thin film having high mobility characteristics and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 상온 공정이 가능한 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다. Another aspect of the present invention is to provide a method of manufacturing a semiconductor thin film that can be processed at room temperature and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정이 간소화된 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다. Another aspect of the present invention is to provide a method of manufacturing a semiconductor thin film having a simplified process and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정 비용 및 공정 시간이 감소된 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다. Another aspect of the present invention is to provide a method of manufacturing a semiconductor thin film having reduced process cost and process time, and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 생산 수율이 증가된 반도체 박막의 제조 방법, 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다. Another aspect of the present invention is to provide a method of manufacturing a semiconductor thin film with increased production yield and a thin film transistor using the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.
상술된 기술적 과제를 해결하기 위해, 본 발명은 반도체 박막의 제조 방법을 제공한다.In order to solve the above-described technical problems, the present invention provides a method of manufacturing a semiconductor thin film.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막(base thin layer)을 준비하는 단계, 및 상기 베이스 박막에 IPL(Intense Pulsed Light)을 조사하는 방법으로, 상기 베이스 박막의 전기전도도를 감소시켜 활성막(active layer)을 제조하는 단계를 포함할 수 있다.According to one embodiment, the method for fabricating a semiconductor thin film includes the steps of preparing a base thin layer including a metal, nitrogen (N), and oxygen (O) Light may be irradiated on the base film to reduce the electrical conductivity of the base film to produce an active layer.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 베이스 박막의 두께에 따라, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 조절되는 것을 포함할 수 있다.According to one embodiment, the method of fabricating the semiconductor thin film may include adjusting the rate of decrease of the electrical conductivity of the active layer according to the increase of the IPL energy according to the thickness of the base thin film.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상대적으로 상기 베이스 박막의 두께가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 작고, 상대적으로 상기 베이스 박막의 두께가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 큰 것을 포함할 수 있다.According to one embodiment, the method of fabricating the semiconductor thin film may include: when the thickness of the base thin film is relatively large, the rate of decrease of the electrical conductivity of the active film due to the increase of the IPL energy is small, and the thickness of the base thin film is relatively small And a decrease rate of the electrical conductivity of the active layer due to the increase of the IPL energy.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 베이스 박막에 포함된 질소의 함량에 따라, 상기 IPL 에너지가 조절되는 것을 포함할 수 있다.According to one embodiment, the method of fabricating the semiconductor thin film may include controlling the IPL energy according to the content of nitrogen contained in the base thin film.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 베이스 박막에 포함된 질소의 함량이 높을수록, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 증가할 수 있다.According to one embodiment, in the method of manufacturing a semiconductor thin film, the higher the content of nitrogen contained in the base thin film, the greater the rate of decreasing the electrical conductivity of the active layer as the IPL energy increases.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 베이스 박막에 조사되는 상기 IPL 에너지에 따라, 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 조절되는 것을 포함할 수 있다.According to one embodiment, the method of fabricating the semiconductor thin film may include adjusting the bonding ratio between the metal and the nitrogen contained in the active layer according to the IPL energy irradiated to the base thin film.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 IPL 에너지가 기준 IPL 에너지보다 작은 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 증가하고, 상기 IPL 에너지가 기준 IPL 에너지보다 큰 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막에 포함된 금속 및 질소 사이의 결합 비율이 감소하는 것을 포함할 수 있다.According to an embodiment, when the IPL energy is smaller than the reference IPL energy, the bonding ratio between the metal and nitrogen contained in the active layer increases as the IPL energy increases, If the IPL energy is greater than the reference IPL energy, the binding rate between the metal and nitrogen contained in the active film may decrease as the IPL energy is increased.
일 실시 예에 따르면, 상기 활성막을 제조하는 단계는 상온에서 수행되는 것을 포함할 수 있다.According to one embodiment, the step of making the active film may comprise being carried out at room temperature.
일 실시 예에 따르면, 상기 반도체 박막의 제조 방법은, 상기 IPL 광이 가시광선 파장인 것을 포함할 수 있다.According to one embodiment, the method of fabricating the semiconductor thin film may include the case where the IPL light has a visible light wavelength.
상술된 기술적 과제를 해결하기 위해, 본 발명은 박막 트랜지스터를 제공한다.In order to solve the above-described technical problem, the present invention provides a thin film transistor.
일 실시 예에 따르면, 상기 박막 트랜지스터는, 게이트 전극(gate electrode), 상기 게이트 전극 상의 게이트 절연막(gate insulator), 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 이격되며, 금속, 질소(N), 및 산소(O)를 포함하고, IPL(Intense Pulsed Light)이 조사되어 반도체 특성을 갖는 활성막(active layer), 상기 활성막 상의 소스(source) 및 드레인(drain) 전극을 포함할 수 있다.According to one embodiment, the thin film transistor includes a gate electrode, a gate insulator on the gate electrode, a gate insulator formed on the gate insulator, spaced apart from the gate electrode through the gate insulator, And an oxygen (O), and may include an active layer irradiated with Intense Pulsed Light (IPL) to have semiconductor characteristics, a source and a drain electrode on the active layer.
일 실시 예에 따르면, 상기 박막 트랜지스터는, 상기 활성막에 포함된 금속과 질소의 결합 비율에 따라, 상기 활성막의 전기전도도가 조절되는 것을 포함할 수 있다.According to one embodiment, the thin film transistor may include adjusting the electrical conductivity of the active layer according to the bonding ratio of the metal and nitrogen contained in the active layer.
본 발명의 실시 예에 따르면, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막을 준비하는 단계, 및 상기 베이스 박막에 상기 IPL을 조사하는 방법으로, 상기 베이스 박막의 전기전도도를 감소시켜 활성막을 제조하는 단계를 통해, 간소화된 공정으로 박막 내 결합의 안정화를 유도하여 반도체적 특성을 갖는 박막을 제조하는 방법이 제공될 수 있다.According to an embodiment of the present invention, there is provided a method of fabricating a semiconductor device, comprising: preparing a base thin film containing a metal, nitrogen (N), and oxygen (O); and irradiating the base thin film with the IPL, A process for producing a thin film having semiconductor properties can be provided by inducing stabilization of a bond in a thin film by a simplified process through a step of reducing the thickness of the thin film by reducing the thickness of the thin film.
먼저, 상기 IPL 광이 상기 베이스 박막 상에 조사됨에 따라, 상기 베이스 박막 내의 금속과 질소, 및 금속과 산소 사이의 불안정한 결합이 안정화되어, 상기 베이스 박막 내 전자 농도가 감소될 수 있다. 이에 따라, 상기 베이스 박막의 전기전도도가 감소되어 반도체 특성을 나타내는 상기 활성막이 제조될 수 있다.First, as the IPL light is irradiated onto the base thin film, unstable bonds between the metal and nitrogen in the base thin film and between the metal and oxygen are stabilized, and the electron concentration in the base thin film can be reduced. Accordingly, the electrical conductivity of the base thin film is reduced, so that the active film exhibiting semiconductor characteristics can be manufactured.
상기 베이스 박막에 포함된 금속, 질소, 및 산소는, 가시광을 흡수할 수 있는 전자 구조를 가질 수 있다. 또한, 상기 IPL 광은, 넓은 파장 영역의 상기 가시광을 포함할 수 있다. 이에 따라, 상기 베이스 박막은, 별도의 열 에너지의 공급 없이 넓은 파장 영역의 상기 가시광을 용이하게 흡수하여, 반도체적 특성을 갖는 상기 활성막으로 제조될 수 있다.The metal, nitrogen, and oxygen included in the base thin film may have an electronic structure capable of absorbing visible light. In addition, the IPL light may include the visible light in a wide wavelength range. Accordingly, the base thin film can easily be absorbed by the visible light in a wide wavelength range without supplying any additional heat energy, and can be made of the active film having semiconductor characteristics.
뿐만 아니라, 상기 베이스 박막 상에 상기 IPL 광이 제공되는 시간은, 수 밀리세컨드(ms) 단위의 짧은 시간일 수 있다. 이와 같이, 본 발명의 실시 예에 따라 반도체 특성을 갖는 상기 활성막을 제조하는 경우, 간소화된 공정으로 공정 비용 및 공정 시간이 감소된 반도체 박막의 제조 방법이 제공될 수 있다.In addition, the time for which the IPL light is provided on the base thin film may be a short time of several milliseconds (ms). As described above, in the case of manufacturing the active film having semiconductor characteristics according to the embodiment of the present invention, a method of manufacturing a semiconductor thin film in which the process cost and the process time are reduced by the simplified process can be provided.
또한, 상기 베이스 박막의 두께에 따라, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 조절될 수 있다. 뿐만 아니라, 상기 베이스 박막에 조사되는 상기 IPL 에너지에 따라, 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 조절될 수 있다. 이에 따라, 상기 베이스 박막의 두께 및/또는 상기 IPL 에너지를 조절함으로써 상기 활성막의 반도체적 특성이 용이하게 조절될 수 있다.Also, the rate of decreasing the electrical conductivity of the active layer according to the increase of the IPL energy can be controlled according to the thickness of the base thin film. In addition, the bonding ratio between the metal and nitrogen contained in the active layer can be controlled according to the IPL energy irradiated to the base thin film. Thus, the semiconductor characteristics of the active layer can be easily controlled by adjusting the thickness of the base thin film and / or the IPL energy.
또한, 상기 베이스 박막에 상기 IPL 광을 조사하는 광 어닐링(annealing) 공정을 이용하여 상기 활성막이 제조되므로, 상기 활성막을 제조하는 공정은, 상온에서 수행될 수 있다. 이에 따라, 본 발명의 실시 예에 따르면, 반도체 특성의 안정화를 위해 고온 진공 조건에서 수행되는 후열처리 공정이 생략될 수 있고, 이로 인해 반도체 제조 공정의 공정 비용 및 공정 시간을 감소시킬 수 있다.In addition, since the active layer is manufactured using a light annealing process for irradiating the base thin film with the IPL light, the process for manufacturing the active layer may be performed at room temperature. Therefore, according to the embodiment of the present invention, the post-annealing process performed under the high-temperature vacuum condition can be omitted for stabilizing the semiconductor characteristics, thereby reducing the process cost and the process time of the semiconductor manufacturing process.
뿐만 아니라, 상술된 바와 같이, 간소화된 공정으로 반도체적 특성을 갖는 상기 활성막을 제조하는 경우, 디스플레이 백플레인 공정, 반도체 소자 공정 등 반도체 소재 제조 공정이 요구되는 다양한 산업 분야에 용이하게 적용되어, 반도체 제조 공정의 생산 수율을 증가시킬 수 있다.In addition, as described above, when the active film having a semiconductor characteristic is manufactured by a simplified process, it can be easily applied to various industrial fields requiring a semiconductor material manufacturing process such as a display backplane process, a semiconductor device process, The production yield of the process can be increased.
도 1은 본 발명의 실시 예에 따른 반도체 박막의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 반도체 박막이 흡수하는 가시광 파장 영역을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 반도체 박막의 광자 에너지(photon energy)에 따른 광 흡수도(α)를 설명하기 위한 그래프이다.
도 4는 본 발명의 실시 예에 따른 반도체 박막의 제조에 사용되는 IPL 조사 장치를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 반도체 박막의 제조에 사용되는 IPL 조사 장치의 시간에 따른 광 세기를 설명하기 위한 그래프이다.
도 6은 본 발명의 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막 내 산소(O)에 대한 XPS 결과 그래프이다.
도 8은 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막 내 질소(N)에 대한 XPS 결과 그래프이다.
도 9는 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막의 XPS 발광강도 피크 인덱스(Peak Index)에 대한 Relative peak ratio를 나타내는 그래프이다.
도 10은 본 발명의 실시 예에 따른 반도체 박막의 두께가 10nm인 경우, 반도체 박막에 조사되는 IPL 에너지 증가에 따른 저항을 나타내는 그래프이다.
도 11은 본 발명의 실시 예에 따른 반도체 박막의 두께가 20nm인 경우, 반도체 박막에 조사되는 IPL 에너지 증가에 따른 저항을 나타내는 그래프이다.
도 12는 본 발명의 실시 예에 대한 비교 예 및 실시 예들에 따른 박막 트랜지스터들의 게이트 전압(Gate voltage)에 따른 드레인 전극의 전류(Drain current) 값을 나타내는 그래프이다.1 is a flowchart illustrating a method of manufacturing a semiconductor thin film according to an embodiment of the present invention.
2 is a view for explaining a visible light wavelength region absorbed by a semiconductor thin film according to an embodiment of the present invention.
3 is a graph for explaining light absorption (?) According to photon energy of a semiconductor thin film according to an embodiment of the present invention.
4 is a view for explaining an IPL irradiating apparatus used for manufacturing a semiconductor thin film according to an embodiment of the present invention.
5 is a graph illustrating light intensities with time of an IPL irradiator used for manufacturing a semiconductor thin film according to an embodiment of the present invention.
6 is a view for explaining a thin film transistor according to an embodiment of the present invention.
7 is a graph of the XPS results for oxygen (O) in the base film and the active film according to the comparative example and the second embodiment of the present invention.
8 is a graph of XPS results for nitrogen (N) in the base film and the active film according to the comparative example and the second embodiment of the present invention.
9 is a graph showing the relative peak ratios of XPS emission intensity peak indexes of the base thin film and the active thin film according to the comparative example and the second embodiment of the present invention.
10 is a graph showing a resistance according to an increase in IPL energy irradiated to a semiconductor thin film when the thickness of the semiconductor thin film according to an embodiment of the present invention is 10 nm.
11 is a graph showing resistance according to increase of IPL energy irradiated to a semiconductor thin film when the thickness of a semiconductor thin film according to an embodiment of the present invention is 20 nm.
12 is a graph showing current values of drain electrodes according to gate voltages of thin film transistors according to comparative examples and embodiments of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thicknesses of the films and regions are exaggerated for an effective explanation of the technical content.
또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Also, while the terms first, second, third, etc. in the various embodiments of the present disclosure are used to describe various components, these components should not be limited by these terms. These terms have only been used to distinguish one component from another. Thus, what is referred to as a first component in any one embodiment may be referred to as a second component in another embodiment. Each embodiment described and exemplified herein also includes its complementary embodiment. Also, in this specification, 'and / or' are used to include at least one of the front and rear components.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.The singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise. It is also to be understood that the terms such as " comprises "or" having "are intended to specify the presence of stated features, integers, Should not be understood to exclude the presence or addition of one or more other elements, elements, or combinations thereof.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1은 본 발명의 실시 예에 따른 반도체 박막의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 실시 예에 따른 반도체 박막에 조사되는 IPL 광의 파장 영역을 설명하기 위한 도면이고, 도 3은 본 발명의 실시 예에 따른 반도체 박막의 광자 에너지(photon energy)에 따른 광 흡수도(α)를 설명하기 위한 그래프이고, 도 4는 본 발명의 실시 예에 따른 반도체 박막의 제조에 사용되는 IPL 조사 장치를 설명하기 위한 도면이고, 도 5는 본 발명의 실시 예에 따른 반도체 박막의 제조에 사용되는 IPL 조사 장치의 시간에 따른 광 세기를 설명하기 위한 그래프이다.2 is a view for explaining a wavelength region of IPL light irradiated onto a semiconductor thin film according to an embodiment of the present invention, and FIG. 3 is a cross- FIG. 4 is a graph for explaining light absorbance (?) According to photon energy of a semiconductor thin film according to an embodiment of the present invention. FIG. FIG. 5 is a graph for explaining light intensity with time of an IPL irradiation apparatus used for manufacturing a semiconductor thin film according to an embodiment of the present invention. FIG.
도 1 내지 도 5를 참조하면, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막(base thin layer, 10)이 준비될 수 있다(S100). 상기 베이스 박막(10)에 포함된 금속, 질소, 및 산소는, 가시광(visible light)을 흡수할 수 있는 전자 구조를 가질 수 있다. 이에 따라, 상기 베이스 박막(10)은, 넓은 파장 영역의 상기 가시광을 용이하게 흡수할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 상기 베이스 박막(10)이 흡수할 수 있는 상기 가시광은, 380nm 내지 750nm 파장 영역의 극단파 백색광 일 수 있다.1 to 5, a base
일 실시 예에 따르면, 상기 베이스 박막(10)에 상기 가시광이 조사되는 경우, 상기 베이스 박막(10)에 상기 가시광이 흡수되어 금속과 질소, 및 금속과 산소 사이의 결합 비율이 증가될 수 있다. According to an embodiment, when the visible light is irradiated on the base
일 실시 예에 따르면, 상기 베이스 박막(10)은, 아연 질소산화물(zinc nitrogen oxide)을 포함할 수 있다. 상술된 바와 같이, 상기 베이스 박막(10) 내에 포함된 아연, 질소, 및 산소는, 상기 가시광을 흡수할 수 있는 전자 구조를 가질 수 있다. 이에 따라, 상기 베이스 박막(10)에 상기 가시광이 조사되는 경우, 상기 베이스 박막(10) 내 아연과 질소, 및 아연과 산소 사이의 결합 비율이 증가될 수 있다.According to one embodiment, the base
일 실시 예에 따르면, 상기 베이스 박막(10)이 아연 질소산화물을 포함하는 경우, 상기 베이스 박막(10)이 흡수할 수 있는 상기 가시광은, 도 2에 도시된 바와 같이, 400nm 내지 750nm 파장 영역의 극단파 백색광 일 수 있다.According to one embodiment, when the base
상기 베이스 박막(10)에 IPL(Intense Pulsed Light)을 조사함으로써, 상기 베이스 박막(10)의 전기전도도가 감소되어 활성막(active layer, 15)이 제조될 수 있다(S200). 상기 IPL 광은, S100 단계를 참조하여 설명된 넓은 파장 영역을 포함하는 상기 가시광일 수 있다. 이에 따라, 상기 IPL 광은, 상기 베이스 박막(10)에 용이하게 흡수될 수 있다. The
또한, 상술된 바와 같이, 상기 IPL 광에 의해, 상기 베이스 박막(10)에 포함된 금속과 질소, 및 금속과 산소의 결합 비율이 증가될 수 있다. 이에 따라, 상기 베이스 박막(10) 내 전자 농도가 감소되어 전기전도도가 감소된 상기 활성막(15)이 제조될 수 있다. 또한, 상기 활성막(15)은, 고 이동도 특성을 갖는 반도체 박막일 수 있다.Further, as described above, the bonding ratio of the metal and nitrogen contained in the base
다시 말해서, 상기 IPL 광이 상기 베이스 박막(10) 상에 조사됨에 따라, 상기 베이스 박막(10) 내의 금속과 질소, 및 금속과 산소 사이의 불안정한 결합이 안정화되어, 상기 베이스 박막(10) 내 전자 농도가 감소될 수 있다. 이에 따라, 상기 베이스 박막(10)의 전기전도도가 감소되어 반도체 특성을 나타내는 상기 활성막(15)이 제조될 수 있다.In other words, as the IPL light is irradiated on the base
일 실시 예에 따르면, 상기 베이스 박막(10)은, 아연 질소산화물을 포함할 수 있다. 상기 베이스 박막(10) 내 포함된 아연 금속, 질소, 및 산소는 상기 가시광을 잘 흡수할 수 있는 구조를 가지므로, 도 3에 도시된 바와 같이, 상기 IPL 광은 상기 베이스 박막(10) 상에 용이하게 흡수될 수 있다. 상기 IPL 광이 상기 베이스 박막(10) 상에 조사됨에 따라, 상기 베이스 박막(10) 내의 아연과 질소, 및 아연과 산소 사이의 불안정한 결합이 안정화될 수 있다. 이에 따라, 상기 베이스 박막(10)의 전기전도도가 감소되어 아연 질소산화물을 포함하는 반도체 박막이 제조될 수 있다.According to one embodiment, the base
일 실시 예에 따르면, 상기 IPL 광은, 펄스(pulse) 방식으로 상기 베이스 박막(10) 상에 제공될 수 있다. 도 4에 도시된 바와 같이, 상기 IPL 광은 상기 IPL 광이 상기 베이스 박막(10) 상에 제공되는 펄스 폭(pulse duration), 및 상기 IPL 광이 상기 베이스 박막(10) 상에 제공되지 않는 펄스 간격(pulse interval duration)을 포함할 수 있다. 일 실시 예에 따르면, 상기 펄스 폭 및 상기 펄스 간격이 교대로 그리고 반복적으로 수행될 수 있다. According to one embodiment, the IPL light may be provided on the base
또한, 일 실시 예에 따르면, 상기 베이스 박막(10)에 상기 IPL 광이 조사되는 시간은, 밀리세컨드(millisecond, ms) 단위일 수 있다. 예를 들어, 상기 베이스 박막(10)에 상기 IPL 광이 조사되는 시간은, 0.1 내지 100밀리세컨드(ms)일 수 있다. 이와 같이, 본 발명의 실시 예에 따라, 상기 베이스 박막(10) 상에 수 밀리세컨드(ms) 단위의 짧은 시간 동안 상기 IPL 광이 조사되어, 반도체 특성을 갖는 상기 활성막(15)이 제조되는 경우, 공정 시간 및 공정 비용이 감소된 반도체 박막 제조 기술이 제공될 수 있다.In addition, according to one embodiment, the time for irradiating the base
일 실시 예에 따르면, 도 5에 도시된 바와 같이, 상기 IPL 광은, 광 소결장치(100)에 의해 상기 베이스 박막(10)에 제공될 수 있다. 상기 광 소결장치(100)는, 기판(20), 제논 램프(xenon lamp, 30), 및 리플렉터(reflector, 40)를 포함할 수 있다. 상기 제논 램프(30)에 의해, 넓은 파장 영역의 상기 가시광이 수 밀리세컨드(ms) 단위의 짧은 시간 동안 상기 베이스 박막(10) 상에 조사되어, 상기 활성막(15)이 제조될 수 있다. According to one embodiment, as shown in FIG. 5, the IPL light may be provided to the base
예를 들어, 상기 베이스 박막(10)이 아연 질소산화물을 포함하는 경우, 상기 IPL 광의 펄스 수(pulse number)는 1 내지 30이고, 상기 IPL 광의 강도는 20 내지 50J/㎠이고, 상기 IPL 광의 상기 펄스 폭은 0.1 내지 20㎳이고, 상기 IPL 광의 상기 펄스 간격은 0.1 내지 30㎳일 수 있다.For example, when the base
또한, 일 실시 예에 따르면, 상기 활성막(15)을 제조하는 단계는, 상온에서 수행될 수 있다. 이에 따라, 공정 조건이 간소화되어 공정 비용 및 공정 시간이 감소될 수 있다. 뿐만 아니라, 상기 IPL 광 조사 시, 상기 베이스 박막(10)이 배치되는 상기 광 소결장치(100)의 상기 기판(20)의 종류에 제한이 없을 수 있다. 예를 들어, 상기 기판(20)은, 금속 기판, 유리 기판, 또는 플라스틱 기판일 수 있다.Further, according to one embodiment, the step of manufacturing the
일 실시 예에 따르면, 상기 베이스 박막(10)의 두께에 따라, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율이 조절될 수 있다. 상대적으로 상기 베이스 박막(10)의 두께가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율은 작을 수 있다. 구체적으로, 상대적으로 상기 베이스 박막(10)의 두께가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 저항 증가율이 작으므로, 상기 활성막(15)의 전기전도도 감소율은 작을 수 있다.According to one embodiment, the rate of decreasing the electrical conductivity of the
반면, 상대적으로 상기 베이스 박막(10)의 두께가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율은 클 수 있다. 구체적으로, 상대적으로 상기 베이스 박막(10)의 두께가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 저항 증가율이 크므로, 상기 활성막(15)의 전기전도도 감소율을 클 수 있다.On the other hand, when the thickness of the base
일 실시 예에 따르면, 상기 베이스 박막(10)에 포함된 질소의 함량에 따라, 상기 IPL 에너지가 조절될 수 있다. 구체적으로, 상기 베이스 박막(10)에 포함된 질소의 함량이 증가됨에 따라, 상기 베이스 박막(10)의 밴드갭(band gap)이 좁아질 수 있다. 이에 따라, 상기 베이스 박막(10)에 포함된 질소의 함량이 높을수록, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율은 증가될 수 있다. 일 실시 예에 따르면, 상기 베이스 박막(10) 내 질소 및 산소의 조성 비율은, 5:3일 수 있다.According to one embodiment, the IPL energy can be controlled according to the content of nitrogen contained in the base
일 실시 예에 따르면, 상기 베이스 박막(10)에 조사되는 상기 IPL 에너지에 따라, 상기 활성막(15)에 포함된 금속과 질소 사이의 결합 비율이 조절될 수 있다. 구체적으로, 상기 IPL 에너지가 기준 IPL 에너지보다 작은 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막(15)에 포함된 금속과 질소 사이의 결합 비율이 증가될 수 있다. 반면, 상기 IPL 에너지가 기준 IPL 에너지보다 큰 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막(15)에 포함된 금속 및 질소 사이의 결합 비율이 감소되고, 상기 활성막(15)이 부도체 특성을 가질 수 있다. According to one embodiment, the bonding ratio between the metal and nitrogen contained in the
이하, 본 발명의 실시 예에 따른 박막 트랜지스터가 설명된다.Hereinafter, a thin film transistor according to an embodiment of the present invention will be described.
도 6은 본 발명의 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다. 도 6에 도시된 본 발명의 실시 예에 따른 박막 트랜지스터를 설명함에 있어서, 앞서 도 1 내지 도 5에 도시된 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법에 대한 설명에 중복되는 분분에 대해서는 도 1 내지 도 5를 참조하기로 한다.6 is a view for explaining a thin film transistor according to an embodiment of the present invention. In the description of the thin film transistor according to the embodiment of the present invention shown in FIG. 6, the portions overlapping the description of the method of manufacturing the thin film transistor according to the embodiment of the present invention shown in FIGS. 1 to 5 1 to 5 will be referred to.
도 6을 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터(200)는, 게이트 전극(gate electrode, 50), 게이트 절연막(gate insulator, 70), 활성막(active layer, 15), 소스 및 드레인 전극(source & drain electrode, 90)을 포함할 수 있다.Referring to FIG. 6, a
상기 게이트 전극(50)은, 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타튬(Ti), 구리(Cu), 텅스텐(W), 및 이들의 합금으로 형성될 수 있다. 일 실시 예에 따르면, 상기 게이트 전극(50)은, heavily doped p-type Si일 수 있다.The
상기 게이트 전극(50) 상에 상기 게이트 절연막(70)이 형성될 수 있다. 상기 게이트 절연막(70)은, 절연 물질로 형성될 수 있다. 예를 들어, 상기 절연 물질은, 실리콘 산화물, 실리콘 질화물, 금속 산화물 등을 포함할 수 있다. The
상기 게이트 절연막(70)을 사이에 두고 상기 게이트 전극(50)과 이격되어 상기 활성막(15)이 형성될 수 있다. 상기 활성막(15)은, 도 1 내지 도 5를 참조하여 설명된 상기 활성막(15)과 동일할 수 있다. 이에 따라, 상기 활성막(15)은, 금속, 질소, 및 산소를 포함하고, 상기 IPL 광이 조사되어 반도체 특성을 가질 수 있다.The
도 1 내지 도 5를 참조하여 설명된 바와 같이, 상기 IPL 광이 상기 베이스 박막(10)에 조사되어, 반도체 특성을 갖는 상기 활성막(15)이 제조될 수 있다. 일 실시 예에 따르면, 상기 IPL 광은, 상온 환경에서 수 밀리세컨드(ms) 시간 동안 상기 베이스 박막(10)에 조사될 수 있다. 이에 따라, 반도체 특성을 갖는 상기 활성막(15)을 제조하는데 요구되는 공정 시간 및 공정 비용이 감소될 수 있다.As described with reference to Figs. 1 to 5, the IPL light is irradiated to the base
상술된 바와 같이, 일 실시 예에 따르면, 상기 활성막(15)에 포함된 금속과 질소의 결합 비율에 따라, 상기 활성막(15)의 전기전도도가 용이하게 조절될 수 있다. 일 실시 예에 따르면, 상기 베이스 박막(10)에 포함된 질소의 함량이 높을수록, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율은 증가될 수 있다.As described above, according to one embodiment, the electrical conductivity of the
상술된 본 발명의 실시 예와 달리, 종래에는 박막 내 결합의 안정화를 위한 반도체 공정의 후열처리 공정으로 고온 환경에서의 진공 열처리 공정이 이용되고 있다. 이 경우, 250 내지 300℃의 고온 진공 환경이 요구되어 반도체 제조 공정이 복잡하고, 공정 비용 및 공정 시간이 증가되는 문제점이 있다. Unlike the above-described embodiment of the present invention, a vacuum heat treatment process in a high temperature environment has been used as a post-heat treatment process of a semiconductor process for stabilizing a bond in a thin film. In this case, a high-temperature vacuum environment of 250 to 300 占 폚 is required, complicating the semiconductor manufacturing process, and increasing the process cost and process time.
또한, 상술된 문제점을 해결하기 위해, UVO 에너지를 이용하는 방법이 이용되고 있다. 이 경우, 반도체 공정의 온도가 175℃로 상기 후 열처리 공정의 공정 온도보다 낮으나, 공정 시간이 증가되는 단점이 있다.Further, in order to solve the above-mentioned problem, a method using UVO energy is being used. In this case, the temperature of the semiconductor process is 175 캜, which is lower than the process temperature of the post-heat treatment process, but the process time is increased.
상술된 바와 같이, 본 발명의 실시 예에 따르면, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막(10)을 준비하는 단계, 및 상기 베이스 박막(10)에 상기 IPL을 조사하는 방법으로, 상기 베이스 박막(10)의 전기전도도를 감소시켜 활성막(15)을 제조하는 단계를 통해, 간소화된 공정으로 박막 내 결합의 안정화를 유도하여 반도체적 특성을 갖는 박막을 제조하는 방법이 제공될 수 있다.As described above, according to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a base
먼저, 상기 IPL 광이 상기 베이스 박막(10) 상에 조사됨에 따라, 상기 베이스 박막(10) 내의 금속과 질소, 및 금속과 산소 사이의 불안정한 결합이 안정화되어, 상기 베이스 박막(10) 내 전자 농도가 감소될 수 있다. 이에 따라, 상기 베이스 박막(10)의 전기전도도가 감소되어 반도체 특성을 나타내는 상기 활성막(15)이 제조될 수 있다.First, as the IPL light is irradiated onto the base
상기 베이스 박막(10)에 포함된 금속, 질소, 및 산소는, 가시광을 흡수할 수 있는 전자 구조를 가질 수 있다. 또한, 상기 IPL 광은, 넓은 파장 영역의 상기 가시광을 포함할 수 있다. 이에 따라, 상기 베이스 박막(10)은, 별도의 열 에너지의 공급 없이 넓은 파장 영역의 상기 가시광을 용이하게 흡수하여, 반도체적 특성을 갖는 상기 활성막(15)으로 제조될 수 있다.The metal, nitrogen, and oxygen included in the base
뿐만 아니라, 상기 베이스 박막(10) 상에 상기 IPL 광이 제공되는 시간은, 수 밀리세컨드(ms) 단위의 짧은 시간일 수 있다. 이와 같이, 본 발명의 실시 예에 따라 반도체 특성을 갖는 상기 활성막(15)을 제조하는 경우, 간소화된 공정으로 공정 비용 및 공정 시간이 감소된 반도체 박막의 제조 방법이 제공될 수 있다.In addition, the time for which the IPL light is provided on the base
또한, 상기 베이스 박막(10)의 두께에 따라, 상기 IPL 에너지 증가에 따른 상기 활성막(15)의 전기전도도 감소율이 조절될 수 있다. 뿐만 아니라, 상기 베이스 박막(10)에 조사되는 상기 IPL 에너지에 따라, 상기 활성막(15)에 포함된 금속과 질소 사이의 결합 비율이 조절될 수 있다. 이에 따라, 상기 베이스 박막(10)의 두께 및/또는 상기 IPL 에너지를 조절함으로써 상기 활성막(15)의 반도체적 특성이 용이하게 조절될 수 있다.In addition, depending on the thickness of the base
또한, 상기 베이스 박막(10)에 상기 IPL 광을 조사하는 광 어닐링(annealing) 공정을 이용하여 상기 활성막(15)이 제조되므로, 상기 활성막(15)을 제조하는 공정은, 상온에서 수행될 수 있다. 이에 따라, 본 발명의 실시 예에 따르면, 반도체 특성의 안정화를 위해 고온 진공 조건에서 수행되는 후열처리 공정이 생략될 수 있고, 이로 인해 반도체 제조 공정의 공정 비용 및 공정 시간을 감소시킬 수 있다.Since the
뿐만 아니라, 상술된 바와 같이, 간소화된 공정으로 반도체적 특성을 갖는 상기 활성막(15)을 제조하는 경우, 디스플레이 백플레인 공정, 반도체 소자 공정 등 반도체 소재 제조 공정이 요구되는 다양한 산업 분야에 용이하게 적용되어, 반도체 제조 공정의 생산 수율을 증가시킬 수 있다.In addition, as described above, when the
이하, 본 발명의 실시 예에 따라 제조된 반도체 박막 및 박막 트랜지스터의 특성 평가가 설명된다.Hereinafter, a characteristic evaluation of the semiconductor thin film and the thin film transistor manufactured according to the embodiment of the present invention will be described.
실시 예들에 따른 반도체 박막의 제조 방법Method of manufacturing semiconductor thin film according to embodiments
반응성 스퍼터링 방식을 이용하여 약 20nm 두께의 아연 질소산화물(ZnON)을 포함하는 베이스 박막을 제조하였다. 제논 램프를 이용하여 상기 베이스 박막 상에 1펄스(pulse) 조건으로, IPL 에너지를 달리하여(37.5J, 40J, 및 42.5J) 20밀리세컨드(ms) 동안 상기 IPL 광을 조사하여 본 발명의 제1 내지 제3 실시 예들에 따른 반도체 특성을 갖는 활성막들을 제조하였다.A base thin film containing zinc nitrate oxide (ZnON) with a thickness of about 20 nm was prepared by a reactive sputtering method. (37.5 J, 40 J, and 42.5 J) for 20 milliseconds (ms) with different IPL energies under the condition of one pulse on the base thin film by using a xenon lamp, The active films having the semiconductor characteristics according to the first to third embodiments were produced.
비교 예에 따른 박막의 제조 방법A method for producing a thin film according to a comparative example
실시 예에 따른 반도체 박막의 제조 방법과 달리, 상기 베이스 박막에 상기 IPL 광을 조사하는 단계를 생략하고, 반응성 스퍼터링 방식을 이용하여 도체 특성을 갖는 아연 질소산화물(ZnON)을 포함하는 베이스 박막을 제조하였다.Unlike the method of manufacturing a semiconductor thin film according to the embodiment, the step of irradiating the base thin film with the IPL light is omitted, and a base thin film including zinc oxide (ZnO) having conductor characteristics is manufactured using a reactive sputtering method Respectively.
실시 예들에 따른 박막 트랜지스터의 제조 방법A method of manufacturing a thin film transistor according to embodiments
Inverted staggered bottom gate 구조를 적용하여, 게이트 전극으로 heavily doped p-type Si을 사용하고, 게이트 절연막으로 10nm 두께의 SiO2 웨이퍼(wafer)를 사용하였다. 상기 게이트 절연막 상에, 실시 예에 따른 반도체 박막의 제조 방법에 따라, 상기 반응성 스퍼터링 방식을 이용하여 상기 베이스 박막을 패터닝(patterning) 하였다. 이후, 상기 제논 램프를 이용하여 상기 베이스 박막 상에 1펄스(pulse) 조건으로, IPL 에너지를 달리하여(37.5J, 40J, 및 42.5J) 20밀리세컨드(ms) 동안 상기 IPL 광을 조사하여 본 발명의 제1 내지 제3 실시 예들에 따른 반도체 특성을 갖는 상기 활성막들을 제조하였다. 상기 활성막들 상에 100nm 두께의 In-Sn-O 박막을 소스 및 드레인 전극을 패터닝하여 본 발명의 제1 내지 제3 실시 예들에 따른 박막 트랜지스터들을 제조하였다. 단, 최종 width/length(W/L)는, 800/200nm에서 측정하였다.Heavily doped p-type Si was used as the gate electrode and a SiO 2 wafer (10 nm thick) was used as the gate insulating film by using an inverted staggered bottom gate structure. On the gate insulating film, the base thin film was patterned using the reactive sputtering method according to the manufacturing method of the semiconductor thin film according to the example. Thereafter, the IPL light was irradiated on the base thin film on the base thin film in a pulse condition for 20 milliseconds (ms) with different IPL energies (37.5 J, 40 J, and 42.5 J) The active films having semiconductor characteristics according to the first to third embodiments of the present invention were produced. Thin film transistors according to the first to third embodiments of the present invention were fabricated by patterning source and drain electrodes of a 100 nm thick In-Sn-O thin film on the active films. However, the final width / length (W / L) was measured at 800/200 nm.
비교 예에 따른 박막 트랜지스터의 제조 방법A method of manufacturing a thin film transistor according to a comparative example
실시 예에 따른 박막 트랜지스터의 제조 방법과 동일하게 박막 트랜지스터를 제조하되, 상기 베이스 박막 상에 상기 IPL 광을 조사하여 상기 활성막을 제조하는 단계를 생략하여, 도체 특성을 갖는 상기 베이스 박막을 상기 박막 트랜지스터의 활성막으로 사용하였다.The thin film transistor is manufactured in the same manner as in the method of manufacturing the thin film transistor according to the embodiment except that the step of manufacturing the active film by irradiating the IPL light onto the base thin film is omitted, Was used as the active layer.
도 7은 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막 내 산소(O)에 대한 XPS 결과 그래프이다. 구체적으로, 도 7의 (a)는 본 발명의 실시 예에 대한 비교 예에 따른 베이스 박막 내 산소(O)에 대한 XPS 결과 그래프이고, 도 7의 (b)는 본 발명의 제2 실시 예에 따른 활성막 내 산소(O)에 대한 XPS 결과 그래프이다.7 is a graph of the XPS results for oxygen (O) in the base film and the active film according to the comparative example and the second embodiment of the present invention. 7 (a) is a graph showing XPS results for oxygen (O) in a base thin film according to a comparative example of the present invention, and FIG. 7 (b) (O) < / RTI >
XPS(X-ray Photoelectron Spectroscopy) 기기를 이용하여, 본 발명의 비교 예 및 제3 실시 예에 따른 베이스 박막 및 활성막에 대하여, X선 흡수에 의한 산소 음이온의 결합에너지(binding energy)에 따른 발광강도(intensity)를 측정하였다. XPS의 발광강도 피크 인덱스(Peak Index)는 아래 [표 1]에 나타내었다.The X-ray photoelectron spectroscopy (XPS) apparatus was used to measure the emission characteristics of the base thin film and the active film according to the comparative example and the third embodiment of the present invention, according to the binding energy of the oxygen anion by X- The intensity was measured. The peak index of emission intensity of XPS is shown in Table 1 below.
도 7의 (a)를 참조하면, 본 발명의 실시 예에 대한 비교 예에 따라 상기 반응성 스퍼터링 방식을 통해 제조된 아연 질소산화물(ZnON)을 포함하는 상기 베이스 박막의 경우, 상기 베이스 박막 내에 포함된 아연 금속과 산소 음이온의 결합이 제대로 형성되지 않은 것을 확인하였다. Referring to FIG. 7A, in the case of the base thin film including zinc nitrate oxide (ZnON) produced by the reactive sputtering method according to the comparative example of the embodiment of the present invention, It was confirmed that the bonding between the zinc metal and the oxygen anion was not properly formed.
반면, 도 7의 (b)를 참조하면, 본 발명의 제2 실시 예에 따라 아연 질소산화물(ZnON)을 포함하는 상기 베이스 박막에 상기 IPL 광이 조사되어 상기 활성막이 제조된 경우, 상기 IPL 광에 의해 상기 베이스 박막 내 포함된 아연 금속과 산소의 결합 비율이 증가되는 것을 확인하였다. On the other hand, referring to FIG. 7 (b), when the IPL light is irradiated to the base thin film containing zinc oxide (ZnON) according to the second embodiment of the present invention, It was confirmed that the bonding ratio of zinc metal and oxygen contained in the base thin film was increased.
도 8은 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막 내 질소(N)에 대한 XPS 결과 그래프이다. 구체적으로, 도 8의 (a)는 본 발명의 실시 예에 대한 비교 예에 따른 베이스 박막 내 질소(N)에 대한 XPS 그래프이고, 도 8의 (b)는 본 발명의 제2 실시 예에 따른 활성막 내 질소(N)에 대한 XPS 그래프이다,8 is a graph of XPS results for nitrogen (N) in the base film and the active film according to the comparative example and the second embodiment of the present invention. Specifically, FIG. 8 (a) is an XPS graph for nitrogen (N) in a base film according to a comparative example to the embodiment of the present invention, and FIG. 8 (b) XPS graph for nitrogen (N) in the active film,
XPS(X-ray Photoelectron Spectroscopy) 기기를 이용하여, 본 발명의 비교 예 및 제3 실시 예에 따른 베이스 박막 및 활성막에 대하여, X선 흡수에 의한 질소 음이온의 결합에너지에 따른 발광강도를 측정하였다. XPS의 발광강도 피크 인덱스는 상기 [표 1]에 나타내었다.Using the X-ray photoelectron spectroscopy (XPS) apparatus, the emission intensity of the base thin film and the active film according to the comparative example and the third embodiment of the present invention was measured according to the binding energy of nitrogen anions by X-ray absorption . The peak index of emission intensity of XPS is shown in Table 1 above.
도 8의 (a)를 참조하면, 본 발명의 실시 예에 대한 비교 예에 따라 상기 반응성 스퍼터링 방식을 통해 제조된 아연 질소산화물(ZnON)을 포함하는 상기 베이스 박막의 경우, 상기 베이스 박막 내에 포함된 아연 금속과 질소 음이온의 결합이 제대로 형성되지 않은 것을 확인하였다. Referring to FIG. 8 (a), in the case of the base thin film containing zinc oxide (ZnON) produced by the reactive sputtering method according to a comparative example of the embodiment of the present invention, It was confirmed that the bonding between the zinc metal and the nitrogen anion was not properly formed.
반면, 도 8의 (b)를 참조하면, 본 발명의 제2 실시 예에 따라 아연 질소산화물(ZnON)을 포함하는 상기 베이스 박막에 상기 IPL 광이 조사되어 상기 활성막이 제조된 경우, 상기 IPL 광에 의해 상기 베이스 박막 내 포함된 아연 금속과 질소의 결합 비율이 증가되는 것을 확인하였다. 8B, when the active thin film is irradiated with the IPL light to the base thin film containing ZnO according to the second embodiment of the present invention, the IPL light It was confirmed that the bonding ratio of zinc metal and nitrogen contained in the base thin film was increased.
도 7 및 도 8의 결과로부터, 상기 베이스 박막 상에 상기 IPL 광이 조사되지 않는 경우, 상기 베이스 박막 내 아연 금속과 질소 및 산소 음이온의 불안정한 결합으로 상기 베이스 박막 내 결함 형태로 존재하는 아연 금속으로 인해, 상기 베이스 박막은 전도성을 갖는 도체 특성을 나타내는 것을 알 수 있었다. 7 and 8, when the IPL light is not irradiated on the base thin film, the zinc metal in the base thin film and the zinc metal in the form of defect in the base thin film due to the unstable bonding of the nitrogen and the oxygen anion Thus, it can be seen that the base thin film exhibits conductive characteristics with conductivity.
반면, 상기 베이스 박막 상에 상기 IPL 광이 조사되는 경우, 상기 베이스 박막 내 아연 금속과 질소, 및 아연 금속과 산소 사이의 결합 비율이 증가되는 것을 확인하였다. 특히, 상기 IPL 광에 의해 상기 베이스 박막 내 아연 금속과 질소의 결합 비율이 크게 증가한 것을 알 수 있었다. 이로부터, 상온 환경에서 상기 베이스 박막 상에 빛 에너지를 제공하는 간단한 공정으로, 고 이동도 특성을 갖는 아연 질소산화물(ZnON) 반도체 박막을 손쉽게 제조 가능한 것을 알 수 있었다.On the other hand, when the IPL light is irradiated on the base thin film, it is confirmed that the bonding ratio between zinc metal and nitrogen and zinc metal and oxygen in the base thin film is increased. In particular, it was found that the bonding ratio of zinc metal and nitrogen in the base thin film greatly increased by the IPL light. From this, it was found that a ZnO semiconductor thin film having high mobility can be easily manufactured by a simple process of providing light energy on the base thin film in a room temperature environment.
도 9는 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막의 XPS 발광강도 피크 인덱스(Peak Index)에 대한 Relative peak ratio를 나타내는 그래프이다. 구체적으로 도 9의 (a)는 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 대한 베이스 박막 및 활성막 내 산소(O)에 대한 XPS 발광강도 피크 인덱스에 대한 Relative peak ratio를 나타내는 그래프이고, 도 9의 (b)는 본 발명의 실시 예에 대한 비교 예 및 제2 실시 예에 대한 베이스 박막 및 활성막 내 질소(N)에 대한 XPS 발광강도 피크 인덱스에 대한 Relative peak ratio를 나타내는 그래프이다. 9 is a graph showing the relative peak ratios of XPS emission intensity peak indexes of the base thin film and the active thin film according to the comparative example and the second embodiment of the present invention. Specifically, FIG. 9A is a graph showing the relative peak ratios of XPS emission intensity peak indexes to oxygen (O) in the base thin film and the active film of the comparative example and the second embodiment of the present invention. 9B is a graph showing the relative peak ratios of XPS emission intensity peak indexes to nitrogen (N) in the base thin film and the active film of the comparative example and the second embodiment of the present invention, to be.
도 7 및 도 8을 참조하여 설명된 바와 같이, XPS(X-ray Photoelectron Spectroscopy) 기기를 이용하여, 본 발명의 비교 예 및 제2 실시 예에 따른 베이스 박막 및 활성막에 대하여, X선 흡수에 의한 질소 및 산소 음이온의 결합에너지에 따른 발광강도를 측정하였다. 이후, XPS의 발광강도 피크 인덱스에 대한 Relative peak ratio를 통해 상기 IPL 광이 조사되지 않은 상기 베이스 박막, 및 상기 IPL 광이 조사되어 제조된 상기 활성막 내 아연 금속과 산소, 및 아연 금속과 질소의 결합 비율의 변화를 살펴보았다. As described with reference to FIGS. 7 and 8, the X-ray photoelectron spectroscopy (XPS) apparatus was used to measure the X-ray absorption of the base thin film and the active film according to the comparative example and the second example of the present invention The emission intensity was measured according to the binding energy of nitrogen and oxygen anions. Thereafter, the base thin film to which the IPL light is not irradiated and the zinc thin film formed by irradiating the IPL light with a relative peak ratio relative to the peak index of the XPS emission intensity are mixed with zinc and oxygen in the active film, We examined the change of bond ratio.
도 9의 (a) 및 (b)를 참조하면, 상기 베이스 박막 상에 상기 IPL 광을 조사하여 상기 활성막을 제조하는 경우, 상기 베이스 박막 내에 포함된 아연 금속과 산소, 및 아연 금속과 질소의 Relative peak ratio가 증가하는 것을 확인하였다. 특히, 도 7 및 도 8을 참조하여 설명된 바와 같이, 상기 IPL 광에 의해 상기 베이스 박막 내 아연 금속과 질소의 Relative peak ratio이 크게 증가한 것을 확인하였다. 이로부터, 아연 질소산화물(ZnON)을 포함하는 상기 베이스 박막에 상기 IPL 광을 조사하여 상기 활성막을 제조하는 경우, 상기 IPL 광에 의해 상기 베이스 박막 내 포함된 아연 금속과 질소, 및 아연 금속과 산소의 결합이 안정화되어 반도체 특성을 나타내는 상기 활성막이 제조되는 것을 알 수 있었다.9 (a) and 9 (b), when the active film is formed by irradiating the IPL light onto the base thin film, the relative amounts of zinc and oxygen, and zinc and nitrogen contained in the base thin film, peak ratio was increased. In particular, as described with reference to FIGS. 7 and 8, it was confirmed that the relative peak ratio of zinc metal and nitrogen in the base thin film was greatly increased by the IPL light. In this case, when the active thin film is formed by irradiating the base thin film containing zinc oxide (ZnON) with the IPL light, zinc and nitrogen contained in the base thin film by the IPL light, Is stabilized and the active film exhibiting semiconductor characteristics can be produced.
도 10 및 도 11은 본 발명의 실시 예에 따른 상이한 두께를 갖는 베이스 박막에 조사되는 IPL 에너지 증가에 따른 저항(Resistivity)을 나타내는 그래프들이다. 구체적으로, 도 10은 본 발명의 실시 예에 따른 반도체 박막의 두께가 10nm인 경우, 반도체 박막에 조사되는 IPL 에너지 증가에 따른 저항을 나타내는 그래프이고, 도 11은 본 발명의 실시 예에 따른 반도체 박막의 두께가 20nm인 경우, 반도체 박막에 조사되는 IPL 에너지 증가에 따른 저항을 나타내는 그래프이다.FIGS. 10 and 11 are graphs showing resistivity according to an increase in IPL energy irradiated to a base thin film having different thicknesses according to an embodiment of the present invention. FIG. 10 is a graph showing a resistance of the semiconductor thin film according to an increase in IPL energy applied to the semiconductor thin film when the semiconductor thin film has a thickness of 10 nm according to an embodiment of the present invention. Is a graph showing a resistance due to an increase in IPL energy irradiated to a semiconductor thin film when the thickness of the semiconductor thin film is 20 nm.
실시 예에 따른 반도체 박막의 제조 방법과 동일한 방법으로, 상기 활성막을 제조하되, 상기 베이스 박막의 두께를 달리하여(10nm, 20nm) 상기 활성막들을 제조하였다. 이후, 두께가 상이한 상기 활성막에 조사되는 상기 IPL 에너지에 따른 저항값을 측정하였다.The active films were prepared in the same manner as in the method for producing semiconductor thin films according to Examples, except that the active films were prepared by varying the thickness of the base thin films (10 nm, 20 nm). Thereafter, resistance values according to the IPL energy irradiated to the active films having different thicknesses were measured.
도 10 및 도 11을 참조하면, 상기 베이스 박막의 두께가 동일한 경우, 상기 IPL 에너지가 증가함에 따라 저항값은 증가하는 것을 확인하였다. 또한, 상대적으로 상기 베이스 박막의 두께(10nm)가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 저항값 증가율이 큰 것을 확인하였다. 반면, 상대적으로 상기 베이스 박막의 두께(20nm)가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 저항값 증가율이 작은 것을 확인하였다.10 and 11, when the thickness of the base thin film is the same, the resistance value increases as the IPL energy increases. Also, it was confirmed that when the thickness of the base thin film (10 nm) is relatively small, the increase rate of the resistance value of the active layer is increased with the increase of the IPL energy. On the other hand, when the thickness of the base thin film (20 nm) is relatively large, it is confirmed that the increase rate of the resistance value of the active layer with the increase of the IPL energy is small.
이로부터, 상술된 바와 같이, 상대적으로 상기 베이스 박막의 두께(10nm)가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 크고, 상대적으로 상기 베이스 박막의 두께(20nm)가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 작은 것을 알 수 있었다. 이에 따라, 상기 베이스 박막의 두께 및/또는 상기 IPL 에너지를 조절함으로써, 상기 활성막의 반도체적 특성이 용이하게 조절 가능한 것을 알 수 있었다.Therefore, as described above, when the thickness of the base thin film (10 nm) is relatively small, the rate of decrease of the electrical conductivity of the active film due to the increase of the IPL energy is relatively large, and when the thickness of the base thin film (20 nm) , And the rate of decreasing the electrical conductivity of the active layer with the increase of the IPL energy was small. Thus, it has been found that the semiconductor characteristics of the active layer can be easily controlled by controlling the thickness of the base thin film and / or the IPL energy.
도 12는 본 발명의 실시 예에 대한 비교 예 및 실시 예들에 따른 박막 트랜지스터들의 게이트 전압(Gate voltage)에 따른 드레인 전극의 전류(Drain current) 값을 나타내는 그래프이다. 구체적으로, 도 12의 (a)는 본 발명의 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전극의 전류값을 나타내는 그래프이고, 도 12의 (b), (c), 및 (d)는 본 발명의 제1 내지 제3 실시 예에 따라 서로 상이한 IPL 에너지(37.5J, 40J, 및 42.5J)에 의해 제조된 박막 트랜지스터들의 게이트 전압에 따른 드레인 전극의 전류값을 나타내는 그래프들이다.12 is a graph showing current values of drain electrodes according to gate voltages of thin film transistors according to comparative examples and embodiments of the present invention. 12 (a) is a graph showing the current value of the drain electrode according to the gate voltage of the thin film transistor according to the comparative example of the embodiment of the present invention, and (b), (c) and (d) are graphs showing current values of drain electrodes according to the gate voltages of the thin film transistors fabricated by different IPL energies (37.5J, 40J, and 42.5J) according to the first to third embodiments of the present invention .
비교 예 및 실시 예에 따른 박막 트랜지스터의 제조 방법에 따라, 비교 예 및 제1 내지 제3 실시 예에 따른 박막 트랜지스터들을 제조하였다. 비교 예 및 실시 예들에 따른 박막 트랜지스터들에 대하여, 게이트 전압에 따른 드레인 전극의 드레인 전류값을 측정하여 본 발명의 실시 예에 따라 제조된 반도체 박막의 전기적 특성을 살펴보았다.The thin film transistors according to the comparative example and the first to third embodiments were manufactured according to the manufacturing method of the thin film transistor according to the comparative example and the example. The electrical characteristics of the semiconductor thin film manufactured according to the embodiment of the present invention were examined by measuring the drain current value of the drain electrode according to the gate voltage with respect to the thin film transistors according to the comparative example and the embodiments.
도 12의 (a)를 참조하면, 본 발명의 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 경우, 게이트 전압의 크기에 상관없이 드레인 전극의 전류값이 거의 일정한 것을 확인하였다. 이와 달리, 도 12의 (b), (c), 및 (d)를 참조하면, 37.5J, 40J, 및 42.5J의 상기 IPL 에너지를 조사하여 제조된 제1 내지 제3 실시 예에 따른 박막 트랜지스터들의 경우, 게이트 전압이 일정한 값 이상인 경우, 상기 드레인 전극의 드레인 전류값이 크게 증가하는 것을 확인하였다.Referring to FIG. 12A, in the case of the thin film transistor according to the comparative example of the present invention, the current value of the drain electrode is almost constant regardless of the gate voltage. Referring to FIGS. 12 (b), 12 (c) and 12 (d), the thin film transistor according to the first to third embodiments, which is manufactured by irradiating the IPL energy of 37.5 J, 40 J, , It was confirmed that the drain current value of the drain electrode greatly increases when the gate voltage is higher than a predetermined value.
이로부터, 상기 베이스 박막에 조사되는 상기 IPL 에너지에 따라, 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 조절되어 상기 활성막의 전기전도도가 조절되는 것을 알 수 있었다. From this, it can be seen that the electrical conductivity of the active layer is controlled by controlling the bonding ratio between the metal and nitrogen contained in the active layer according to the IPL energy irradiated to the base thin film.
이와 같이, 본 발명의 실시 예에 따라, 금속, 질소(N), 및 산소(O)를 포함하는 베이스 박막에 상기 IPL을 조사하는 방법으로, 상기 베이스 박막의 전기전도도를 감소시켜 반도체 특성을 나타내는 상기 활성막이 제조되는 것을 확인하였다. 이로부터, 상기 베이스 박막 상에, 열 에너지의 공급 없이, 상온 환경에서 빛 에너지를 제공하는 간소한 공정으로, 공정 비용 및 공정 시간이 감소된 반도체 박막의 제조 방법이 제공될 수 있다.As described above, according to the embodiment of the present invention, the IPL is irradiated to the base thin film including the metal, nitrogen (N), and oxygen (O) to reduce the electrical conductivity of the base thin film, It was confirmed that the above-mentioned active film was produced. From this, it is possible to provide a method of manufacturing a semiconductor thin film having a reduced process cost and process time by a simple process of providing light energy in a room temperature environment on the base thin film without supplying heat energy.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the scope of the present invention is not limited to the disclosed exemplary embodiments. It will also be appreciated that many modifications and variations will be apparent to those skilled in the art without departing from the scope of the present invention.
10: 베이스 박막(base thin layer)
15: 활성막(active layer)
20: 기판
30: 제논 램프(xenon lamp)
40: 리플렉터(reflector)
50: 게이트 전극(gate electrode)
70: 게이트 절연막(gate insulator)
90: 소스 및 드레인 전극(source electrode, drain electrode)
100: 광소결장치
200: 박막 트랜지스터10: base thin layer
15: active layer
20: substrate
30: xenon lamp
40: reflector
50: gate electrode
70: gate insulator
90: source and drain electrodes
100: light sintering apparatus
200: thin film transistor
Claims (11)
상기 베이스 박막에 IPL(Intense Pulsed Light)을 조사하는 방법으로, 상기 베이스 박막의 전기 전도도를 감소시켜 활성막(active layer)을 제조하는 단계를 포함하는 반도체 박막의 제조 방법.
Preparing a base thin layer comprising a metal, nitrogen (N), and oxygen (O); And
And irradiating the base thin film with IPL (Intense Pulsed Light) to reduce the electrical conductivity of the base thin film to produce an active layer.
상기 베이스 박막의 두께에 따라, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 조절되는 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 1,
Wherein the rate of decrease of the electrical conductivity of the active layer is controlled by increasing the IPL energy according to the thickness of the base thin layer.
상대적으로 상기 베이스 박막의 두께가 두꺼운 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 작고,
상대적으로 상기 베이스 박막의 두께가 얇은 경우, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 큰 것을 포함하는 반도체 박막의 제조 방법.
3. The method of claim 2,
When the thickness of the base thin film is relatively large, the rate of decreasing the electrical conductivity of the active film with the increase of the IPL energy is small,
Wherein the base thin film has a relatively small electrical conductivity, and the active thin film has a reduced electrical conductivity when the base thin film is relatively thin.
상기 베이스 박막에 포함된 질소의 함량에 따라, 상기 IPL 에너지가 조절되는 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 1,
Wherein the IPL energy is controlled according to a content of nitrogen contained in the base thin film.
상기 베이스 박막에 포함된 질소의 함량이 높을수록, 상기 IPL 에너지 증가에 따른 상기 활성막의 전기전도도 감소율이 증가하는 반도체 박막의 제조 방법.
5. The method of claim 4,
Wherein the amount of nitrogen contained in the base thin film is higher, and the rate of decreasing the electrical conductivity of the active thin film is increased as the IPL energy is increased.
상기 베이스 박막에 조사되는 상기 IPL 에너지에 따라, 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 조절되는 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 1,
And controlling the bonding ratio between the metal and nitrogen contained in the active layer according to the IPL energy irradiated to the base thin film.
상기 IPL 에너지가 기준 IPL 에너지보다 작은 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막에 포함된 금속과 질소 사이의 결합 비율이 증가하고,
상기 IPL 에너지가 기준 IPL 에너지보다 큰 경우, 상기 IPL 에너지가 증가함에 따라 상기 활성막에 포함된 금속 및 질소 사이의 결합 비율이 감소하는 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 6,
When the IPL energy is smaller than the reference IPL energy, as the IPL energy increases, the bonding ratio between the metal and nitrogen contained in the active film increases,
Wherein when the IPL energy is greater than the reference IPL energy, the binding ratio between the metal and the nitrogen contained in the active layer decreases as the IPL energy increases.
상기 활성막을 제조하는 단계는 상온에서 수행되는 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 1,
Wherein the step of fabricating the active film is performed at room temperature.
상기 IPL 광은 가시광선 파장인 것을 포함하는 반도체 박막의 제조 방법.
The method according to claim 1,
Wherein the IPL light has a wavelength of visible light.
상기 게이트 전극 상의 게이트 절연막(gate insulator);
상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 이격되며, 금속, 질소(N), 및 산소(O)를 포함하고, IPL(Intense Pulsed Light)이 조사되어 반도체 특성을 갖는 활성막(active layer);
상기 활성막 상의 소스(source) 및 드레인(drain) 전극을 포함하는 박막 트랜지스터.
A gate electrode;
A gate insulator on the gate electrode;
An active layer which is spaced apart from the gate electrode with the gate insulating film interposed therebetween and which has metal, nitrogen (N), and oxygen (O) and is irradiated with IPL (Intense Pulsed Light) to have a semiconductor characteristic;
And a source electrode and a drain electrode on the active layer.
상기 활성막에 포함된 금속과 질소의 결합 비율에 따라, 상기 활성막의 전기전도도가 조절되는 것을 포함하는 박막 트랜지스터. 11. The method of claim 10,
Wherein the electrical conductivity of the active layer is controlled according to a bonding ratio between the metal and nitrogen contained in the active layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170016884A KR20180091547A (en) | 2017-02-07 | 2017-02-07 | Method for manufacturing semiconductor thin layer and thin layer transistor using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170016884A KR20180091547A (en) | 2017-02-07 | 2017-02-07 | Method for manufacturing semiconductor thin layer and thin layer transistor using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180091547A true KR20180091547A (en) | 2018-08-16 |
Family
ID=63443669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170016884A KR20180091547A (en) | 2017-02-07 | 2017-02-07 | Method for manufacturing semiconductor thin layer and thin layer transistor using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180091547A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210007501A (en) * | 2019-07-11 | 2021-01-20 | 한양대학교 산학협력단 | Hybrid film and fabricating method of the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110101058A (en) | 2010-03-05 | 2011-09-15 | 연세대학교 산학협력단 | Metal oxide thin film, preparation method thereof, and solution for the same |
-
2017
- 2017-02-07 KR KR1020170016884A patent/KR20180091547A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110101058A (en) | 2010-03-05 | 2011-09-15 | 연세대학교 산학협력단 | Metal oxide thin film, preparation method thereof, and solution for the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210007501A (en) * | 2019-07-11 | 2021-01-20 | 한양대학교 산학협력단 | Hybrid film and fabricating method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615287B2 (en) | Amorphous oxide and field effect transistor | |
| US10032930B2 (en) | Amorphous oxide and thin film transistor | |
| KR101345377B1 (en) | Method of maufacturing amorphous ZnO based Thin Film Transistor | |
| US20090269880A1 (en) | Method for manufacturing thin film transistor | |
| US20010053613A1 (en) | Transistor and method of forming the same | |
| CN1097298C (en) | Method of making crystal silicon semiconductor and thin film transistor | |
| KR101856858B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR20180091547A (en) | Method for manufacturing semiconductor thin layer and thin layer transistor using same | |
| JP6036984B2 (en) | Oxynitride semiconductor thin film | |
| JP2016201458A (en) | Microcrystalline oxide semiconductor thin film and thin film transistor using the same | |
| KR101848481B1 (en) | Method for manufacturing metal-oxide thin film, metal-oxide thin film, and electric device thereof | |
| KR20210058834A (en) | Laminates, semiconductor devices, and manufacturing methods of laminates | |
| KR101934165B1 (en) | Oxide thin film, method of manufacturing the same and oxide thin film transistor the same | |
| KR102000829B1 (en) | Thin Film Transistor Including a High-k Insulating Thin Film and Method for Manufacturing The Same | |
| Chiu et al. | Low Frequency Noise Analysis of Top-Gate MgZnO Thin-Film Transistor with High-κ ZrO2 Gate Insulator | |
| KR102693443B1 (en) | InON thin film and method for manufacturing same, and transistor comprising same | |
| KR102639310B1 (en) | Semiconductor device including iodine-doped CuO film and manufacturing method thereof | |
| CN111279458B (en) | Flash lamp annealing method for manufacturing polycrystalline silicon | |
| Na et al. | Improved properties of Pt–HfO2 gate insulator–ZnO semiconductor thin film structure by annealing of ZnO layer | |
| Wu et al. | Nearly fully transparent InGaZnO thin film transistors with Mo-InGaZnO electrodes: The possibility of homogeneous InGaZnO based thin film transistors |