KR20180081377A - Display driving apparatus having voltage generation function - Google Patents

Display driving apparatus having voltage generation function Download PDF

Info

Publication number
KR20180081377A
KR20180081377A KR1020170002522A KR20170002522A KR20180081377A KR 20180081377 A KR20180081377 A KR 20180081377A KR 1020170002522 A KR1020170002522 A KR 1020170002522A KR 20170002522 A KR20170002522 A KR 20170002522A KR 20180081377 A KR20180081377 A KR 20180081377A
Authority
KR
South Korea
Prior art keywords
voltage
gamma
intermediate voltage
input
voltages
Prior art date
Application number
KR1020170002522A
Other languages
Korean (ko)
Inventor
김영복
전현규
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020170002522A priority Critical patent/KR20180081377A/en
Publication of KR20180081377A publication Critical patent/KR20180081377A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

According to the present invention, disclosed is a display driving apparatus having a voltage generation function which comprises an intermediate voltage source for generating intermediate voltage by distributing output voltage of two buffers selected among buffers transferring voltages applied from the outside. Therefore, the display driving apparatus can perform quick settling.

Description

전압 생성 기능을 내장한 디스플레이 구동 장치{DISPLAY DRIVING APPARATUS HAVING VOLTAGE GENERATION FUNCTION}DISPLAY DRIVING APPARATUS HAVING VOLTAGE GENERATION FUNCTION WITH VOLTAGE GENERATION FUNCTION

본 발명은 디스플레이 구동 장치에 관한 것이며, 보다 상세하게는 소스 신호의 구동에 필요한 전압을 칩 내부에서 생성하는 전압 생성 기능을 내장한 디스플레이 구동 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display driving apparatus, and more particularly, to a display driving apparatus having a voltage generating function for generating a voltage required for driving a source signal in a chip.

디스플레이 장치는 타이밍 컨트롤러, 소스 드라이버, 전원 회로 및 디스플레이 패널을 포함하도록 구성된다.The display device is configured to include a timing controller, a source driver, a power circuit, and a display panel.

이 중, 타이밍 컨트롤러와 전원 회로는 인쇄회로기판에 실장되며, 소스 드라이버는 칩-온-필름(COF : Chip-on-film) 기판에 실장된다. 소스 드라이버는 전원 회로로부터 전원을 공급받고 타이밍 컨트롤러로부터 디스플레이 데이터를 공급받으며, 디스플레이 데이터에 대응하는 소스 신호를 생성하여 디스플레이 패널로 제공하도록 구성된다.Among them, the timing controller and the power supply circuit are mounted on a printed circuit board, and the source driver is mounted on a chip-on-film (COF) substrate. The source driver is supplied with power from a power supply circuit, receives display data from the timing controller, generates a source signal corresponding to the display data, and provides the source signal to the display panel.

상기한 구성에서 소스 드라이버는 디스플레이 구동 장치로 이해될 수 있다.In the above configuration, the source driver can be understood as a display driver.

소스 드라이버는 다수의 전압들을 전원 회로로부터 제공받기 위한 입력 패드들을 구비한다. 소스 드라이버는 소스 신호를 출력하기 위하여 구동 전압(AVDD), 접지 전압(GND) 및 중간 전압(HVDD)을 필요로 하며 구동 전압(AVDD), 접지 전압(GND) 및 중간 전압(HVDD)이 전원 회로로부터 인가되는 입력 패드들을 구비한다. The source driver has input pads for receiving a plurality of voltages from a power supply circuit. The source driver needs a driving voltage AVDD, a ground voltage GND and an intermediate voltage HVDD in order to output a source signal and the driving voltage AVDD, the ground voltage GND, and the intermediate voltage HVDD, Lt; / RTI >

여기에서, 중간 전압(HVDD)은 소스 신호의 극성 반전 구동이나 감마 버퍼의 구동에 이용될 수 있다. 예시적으로, 소스 신호의 극성 반전 구동의 경우, 중간 전압(HVDD)은 구동 전압(AVDD)과 같이 포지티브 레벨의 소스 신호를 구동하거나 접지 전압(GND)과 같이 네가티브 레벨의 소스 신호를 구동하는데 이용된다. 또한, 감마 전압을 구동하는 경우, 중간 전압(HVDD)은 구동 전압(AVDD)과 같이 포지티브 레벨의 감마 전압들을 구동하거나 접지 전압(GND)와 같이 네가티브 레벨의 감마 전압들을 구동하는데 이용될 수 있다.Here, the intermediate voltage HVDD can be used for polarity inversion driving of the source signal or driving of the gamma buffer. Illustratively, in the case of polarity inversion driving of the source signal, the intermediate voltage HVDD is used to drive a source signal of a positive level, such as a driving voltage AVDD, or to drive a source signal of a negative level, such as a ground voltage GND do. Further, when driving the gamma voltage, the intermediate voltage HVDD may be used to drive gamma voltages of a positive level such as a driving voltage AVDD or to drive gamma voltages of a negative level such as a ground voltage GND.

일반적으로 중간 전압(HVDD)은 인쇄회로기판에 실장된 전원 회로에서 구동 전압(AVDD)과 접지 전압(GND)을 동일 저항으로 분배한 레벨 즉 구동 전압(AVDD)의 1/2 AVDD 레벨로 생성된다.Generally, the intermediate voltage HVDD is generated at a level obtained by dividing the driving voltage AVDD and the ground voltage GND by the same resistance in the power supply circuit mounted on the printed circuit board, that is, the 1/2 AVDD level of the driving voltage AVDD .

소스 드라이버는 중간 전압(HVDD)의 인가를 위한 입력 패드와 중간 전압(HVDD)를 구동하기 위한 중간 전압 버퍼를 갖는다. 소스 드라이버에 내장되는 중간 전압 버퍼는 유니티 게인 버퍼(Unity Gain Buffer)로써 출력하는 중간 전압(HVDD)을 입력과 동일하게 함으로써 칩 내부의 중간 전압(HVDD)을 공급하는 전압원으로 역할한다.The source driver has an input pad for applying the intermediate voltage (HVDD) and an intermediate voltage buffer for driving the intermediate voltage (HVDD). The intermediate voltage buffer embedded in the source driver functions as a voltage source for supplying the intermediate voltage (HVDD) inside the chip by making the intermediate voltage (HVDD) outputted by the unity gain buffer equal to the input.

그러나, 소스 드라이버는 입력 패드를 감소시키며 채널 버퍼의 동작 마진을 확보하여 빠른 세틀링이 가능하도록 설계되어야 한다.However, the source driver must be designed to reduce the input pad and ensure the operating margin of the channel buffer to enable fast settling.

그러므로, 상기한 일반적인 소스 드라이버의 설계 변경이 요구되는 실정이다.Therefore, the design change of the general source driver described above is required.

본 발명의 목적은 소스 드라이버 내부에서 중간 전압을 생성하여 소스 드라이버의 입력 패드를 감소시키며 중간 전압 버퍼의 동작 마진을 확보하여 빠른 세틀링이 가능한 디스플레이 구동 장치를 제공함을 목적으로 한다.It is an object of the present invention to provide a display driving apparatus capable of generating an intermediate voltage within a source driver to reduce an input pad of a source driver and secure an operation margin of an intermediate voltage buffer, thereby enabling fast settling.

본 발명의 디스플레이 구동 장치는 외부에서 인가되는 전압들을 전달하는 버퍼들 중 선택된 두개의 버퍼의 출력 전압을 분배하여 중간 전압을 생성하는 중간 전압원을 포함하도록 구성된다.The display driving apparatus of the present invention is configured to include an intermediate voltage source that generates an intermediate voltage by dividing an output voltage of two selected ones of the buffers transmitting external applied voltages.

상기 중간 전압원은 감마 전압을 출력하는 감마 버퍼들의 입력 전압 또는 출력 전압을 분배하여 중간 전압을 생성하도록 구성될 수 있다.The intermediate voltage source may be configured to generate an intermediate voltage by dividing the input voltage or the output voltage of the gamma buffers outputting the gamma voltage.

본 발명은 칩의 내부에 외부에서 인가되는 전압을 이용하여 중간 전압을 생성하는 중간 전압원이 구성됨에 의하여 중간 전압의 인가를 위한 입력 패드의 구성을 배제할 수 있고 중간 전압원으로 작용하는 중간 전압 버퍼의 동작 마진 확보를 통하여 빠른 세틀링이 가능한 이점이 있다. In the present invention, since the intermediate voltage source for generating the intermediate voltage using the voltage applied from the outside to the inside of the chip is constituted, it is possible to eliminate the configuration of the input pad for applying the intermediate voltage, There is an advantage that quick settlement can be achieved through securing the operation margin.

도 1은 본 발명의 디스플레이 구동 장치의 일실시예를 예시한 회로도.
도 2는 도 1의 동작을 설명하기 위한 그래프.
도 3은 도 1의 변형 실시예를 예시한 회로도.
도 4는 본 발명의 디스플레이 구동 장치의 다른 실시예를 예시한 회로도.1 is a circuit diagram illustrating an embodiment of a display drive apparatus of the present invention.
2 is a graph for explaining the operation of FIG.
3 is a circuit diagram illustrating an alternative embodiment of Fig.
4 is a circuit diagram illustrating another embodiment of the display drive apparatus of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood that the terminology used herein is for the purpose of description and should not be interpreted as limiting the scope of the present invention.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.The embodiments described in the present specification and the configurations shown in the drawings are preferred embodiments of the present invention and are not intended to represent all of the technical ideas of the present invention and thus various equivalents and modifications Can be.

본 발명은 전압 생성 기능을 내장한 디스플레이 구동 장치를 개시하며, 디스플레이 구동 장치는 본 발명의 실시예에서 소스 드라이버로 이해될 수 있다.The present invention discloses a display driving apparatus incorporating a voltage generating function, and the display driving apparatus can be understood as a source driver in an embodiment of the present invention.

디스플레이 장치에서 소스 드라이버는 디스플레이 데이터를 수신하고 디스플레이 데이터에 대응하는 소스 신호를 생성하며 소스 신호를 디스플레이 패널에 제공하여 이미지를 구동하도록 구성된다.In a display device, a source driver is configured to receive display data, generate a source signal corresponding to the display data, and provide the source signal to the display panel to drive the image.

소스 드라이버는 감마 전압들(GMA1~GMA10)이 입력되는 입력 패드들(P1~P10)을 갖는다.The source driver has input pads P1 to P10 to which gamma voltages GMA1 to GMA10 are input.

감마 전압들(GMA1~GMA10)은 디지털 아날로그 컨버터(도시되지 않음)에 제공되며, 디지털 아날로그 컨버터는 디스플레이 데이터에 대응하는 감마 전압을 선택하여 소스 신호로 출력하기 위한 구성 요소이다.The gamma voltages GMA1 to GMA10 are provided to a digital-to-analog converter (not shown), which is a component for selecting a gamma voltage corresponding to the display data and outputting it as a source signal.

소스 신호를 256 계조로 구현하는 경우, 소스 드라이버는 포지티브 레벨의 256 계조를 구현하기 위한 256 레벨의 포지티브 전압들과 네가티브 레벨의 256 계조를 구현하기 위한 256 레벨의 네가티브 전압들을 위한 512 개의 입력 패드들을 구비할 수 있다.When the source signal is implemented with 256 gradations, the source driver has 512 input pads for 256 levels of positive voltages for realizing 256 gradations of positive level and 256 levels of negative voltages for realizing 256 gradations of negative level .

도 1의 소스 드라이버는 포지티브 레벨의 계조를 구현하기 위한 5개의 감마 전압들(GMA1~GMA5)이 인가되는 5개의 입력 패드들(P1~P5)과 네가티브 레벨의 계조를 구현하기 위한 5 개의 감마 전압들(GMA6~GMA10)이 인가되는 5개의 입력 패드들(P6~P10)을 구비하는 것으로 예시한다. The source driver of FIG. 1 includes five input pads P1 to P5 to which five gamma voltages GMA1 to GMA5 for implementing a positive level of gray level are applied and five gamma voltages And five input pads P6 to P10 to which the gates GMA6 to GMA10 are applied.

여기에서, 감마 전압들(GMA1~GMA5)은 포지티브 감마 전압들이고, 감마 전압들(GMA6~GMA10)은 네가티브 감마 전압들이며, 감마 전압(GMA1)은 구동 전압(AVDD)과 동일 레벨이며 포지티브 레벨의 계조들 중 가장 높은 계조를 표현하기 위한 포지티브 감마 전압이고, 감마 전압(GMA5)은 포지티브 레벨의 계조들 중 가장 낮은 계조를 표현하기 위한 포지티브 감마 전압이며, 감마 전압(GMA6)은 네가티브 레벨의 계조들 중 가장 낮은 계조를 표현하기 위한 네가티브 감마 전압이고, 감마 전압(GMA10)은 접지 전압(GND)와 동일 레벨이며 네가티브 계조들 중 가장 높은 계조를 표현하기 위한 네가티브 감마 전압이다.Here, the gamma voltages GMA1 to GMA5 are positive gamma voltages, the gamma voltages GMA6 to GMA10 are negative gamma voltages, the gamma voltage GMA1 is the same level as the driving voltage AVDD, The gamma voltage GMA5 is a positive gamma voltage for expressing the lowest gradation among the gradations of the positive level and the gamma voltage GMA6 is a positive gamma voltage for expressing the highest gradation among the gradations of the negative level Is a negative gamma voltage for expressing the lowest gradation, and the gamma voltage GMA10 is the same level as the ground voltage (GND) and is a negative gamma voltage for expressing the highest gradation among the negative gradations.

소스 드라이버는 입력 패드들(P1~P10)에 각각 대응하는 감마 버퍼들(GB1~GB10)을 포함하며, 감마 버퍼들(GB1~GB10)은 감마 전압들(GMA1~GMA10)을 입력된 레벨과 동일한 레벨로 출력한다.The source driver includes gamma buffers GB1 to GB10 corresponding to the input pads P1 to P10 and the gamma buffers GB1 to GB10 include gamma voltages GMA1 to GMA10 equal to the input level Level.

감바버퍼들(GB1~GB5)의 출력단 사이에는 저항들(R1~R4)이 각각 구성되며, 감마버퍼들(GB6~GB10)의 출력단 사이에는 저항들(R5~R8)이 각각 구성된다. 소스 드라이버는 저항들(R1~R8)에 인가된 전압을 분압하여 원하는 계조의 감마 전압을 생성하여서 디지털 아날로그 컨버터에 제공하며 이에 대한 구체적인 도시 및 설명은 생략한다.Resistors R1 to R4 are respectively formed between the output terminals of the Gamma buffers GB1 to GB5 and resistors R5 to R8 are formed between the output terminals of the gamma buffers GB6 to GB10. The source driver divides the voltage applied to the resistors R1 to R8 to generate a gamma voltage of a desired gradation and provides the generated gamma voltage to the digital-to-analog converter.

본 발명의 실시예는 감마 전압들(GMA1~GMA10) 중 포지티브 레벨의 계조들 중 가장 낮은 계조를 표현하기 위한 감마 전압(GMA5)과 네가티브 레벨의 계조들 중 가장 낮은 계조를 표현하기 위한 감마 전압(GMA6)을 이용하여 중간 전압(HVDD)을 생성하기 위한 중간 전압원(100)을 포함한다.In the embodiment of the present invention, the gamma voltage GMA5 for expressing the lowest gradation among the gradations of the positive level among the gamma voltages GMA1 to GMA10 and the gamma voltage GMA5 for expressing the lowest gradation among the gradations of the negative level GMA6) to generate the intermediate voltage (HVDD).

중간 전압원(100)은 중간 전압 버퍼(HVDDB)를 포함하며, 중간 전압 버퍼(HVDDB)의 동작 전압 마진을 확보하기 위하여 구동 전압(AVDD)과 접지 전압(GND)의 중간값에 가장 근사한 전압들인 감마 전압들(GMA5, GMA6)을 분배한 전압을 그대로 출력하도록 구성된다. 이를 위하여, 중간 전압원(100)은 감마 버퍼들(GB5, GB6)에서 출력되는 감마 전압들(GMA5, GMA6)을 분배하기 위한 직렬 연결된 저항들(RH, RL)을 포함하며, 저항들(RH, RL) 사이의 노드는 중간 전압 버퍼(HVDDB)의 입력단에 연결된다.The intermediate voltage source 100 includes an intermediate voltage buffer HVDDB and generates a gamma voltage which is closest to the middle value between the driving voltage AVDD and the ground voltage GND in order to secure the operating voltage margin of the intermediate voltage buffer HVDDB. And outputs the voltages obtained by dividing the voltages GMA5 and GMA6 as they are. To this end, the intermediate voltage source 100 includes series connected resistors RH and RL for distributing the gamma voltages GMA5 and GMA6 output from the gamma buffers GB5 and GB6, RL is connected to the input of the intermediate voltage buffer HVDDB.

예시적으로, 감마 버퍼들(GB1~GB10)이 도 1과 같이 10개가 구성되는 경우, 감마 전압(GMA5)은 구동 전압(AVDD)의 1/2 레벨보다 0.1V 높은 전압을 가지며, 감마 전압(GMA6)은 구동 전압(AVDD)의 1/2 레벨보다 0.1V 낮은 전압을 가질 수 있다. 이 경우, 중간 전압 버퍼(HVDDB)의 입력단에는 구동 전압(AVDD)의 1/2 레벨에 해당하는 중간 전압(HVDD)이 인가될 수 있으며, 중간 전압 버퍼(HVDDB)는 입력단의 중간 전압(HVDD)을 그대로 출력할 수 있다.1, the gamma voltage GMA5 has a voltage which is 0.1 V higher than the half level of the driving voltage AVDD, and the gamma voltage GMA6 may have a voltage lower by 0.1 V than the 1/2 level of the driving voltage AVDD. In this case, an intermediate voltage HVDD corresponding to a half level of the driving voltage AVDD may be applied to the input terminal of the intermediate voltage buffer HVDDB, and the intermediate voltage buffer HVDDB may receive the intermediate voltage HVDD of the input terminal. Can be outputted as it is.

이와 달리, 전압 환경의 변경에 의하여, 감마 전압(GMA5)은 구동 전압(AVDD)의 1/2 레벨보다 0.4V 높은 전압을 가지며, 감마 전압(GMA6)은 구동 전압(AVDD)의 1/2 레벨보다 0.2V 낮은 전압을 가질 수 있다. 이 경우, 중간 전압 버퍼(HVDDB)의 입력단에는 구동 전압(AVDD)의 1/2 레벨보다 0.1V 높은 중간 전압(HVDD)이 인가될 수 있으며, 중간 전압(HVDD)와 감마 전압(GMA5) 및 감마 전압(GMA6)은 각각 0.3V의 차이를 갖는다. 이 경우 감마 버퍼들(GB5, GB6)은 중간 전압(HVDD)과 감마 전압들(GMA5, GMA6)의 차에 의해 동작 특성이 달라질 수 있다. 그러나, 중간 전압(HVDD)과 감마 전압들(GMA5, GMA6)의 차가 0.3V로 동일하므로 감마 버퍼들(GB5, GB6)은 대칭성 관점에서 본 발명의 실시예에 의해 생성된 중간 전압(HVDD)를 이용하므로 특성에 유리한 입장을 가질 수 있다.Alternatively, the gamma voltage GMA5 has a voltage 0.4V higher than the 1/2 level of the driving voltage AVDD and the gamma voltage GMA6 has a voltage 1/2 level of the driving voltage AVDD, It can have a voltage lower than 0.2V. In this case, an intermediate voltage HVDD, which is 0.1 V higher than the 1/2 level of the driving voltage AVDD, may be applied to the input terminal of the intermediate voltage buffer HVDDB, and the intermediate voltage HVDD, the gamma voltage GMA5, The voltage GMA6 has a difference of 0.3 V each. In this case, the gamma buffers GB5 and GB6 may have different operating characteristics depending on the difference between the intermediate voltage HVDD and the gamma voltages GMA5 and GMA6. However, since the difference between the intermediate voltage HVDD and the gamma voltages GMA5 and GMA6 is equal to 0.3V, the gamma buffers GB5 and GB6 are arranged such that the intermediate voltage HVDD generated by the embodiment of the present invention in terms of symmetry So that it can have an advantageous position for the characteristic.

즉, 도 2와 같이 본 발명의 실시예는 감마 전압들(GMA5, GMA6)의 중간 레벨로 중간 전압(HVDD)이 생성될 수 있는 이점이 있다.That is, as shown in FIG. 2, the embodiment of the present invention has an advantage that the intermediate voltage HVDD can be generated at an intermediate level of the gamma voltages GMA5 and GMA6.

한편, 도 1의 실시예는 도 3과 같이 변형 실시될 수 있다.Meanwhile, the embodiment of FIG. 1 may be modified as shown in FIG.

도 3의 변형 실시예는 도 1과 대비하여 중간 전압원(100)의 구성이 다르다. 도 3의 나머지 구성들은 도 1과 동일하므로 이에 대한 중복 설명은 생략한다.The modified embodiment of FIG. 3 differs from FIG. 1 in the configuration of the intermediate voltage source 100. 3 are the same as those in FIG. 1, so that a duplicate description thereof will be omitted.

도 3의 중간 전압원(100)은 감마 버퍼들(GB5, GB6)의 입력단 즉, 입력 패드들(P5, P6)에 입력되는 감마 전압들(GMA5, GMA6)을 분배한 전압을 그대로 출력하도록 구성된다. 이를 위하여, 중간 전압원(100)은 감마 버퍼들(GB5, GB6)에 입력되는 감마 전압들(GMA5, GMA6)을 각각 전달하는 버퍼들(GBP5, GBP6)을 포함하며, 버퍼들(GBP5, GBP6)의 출력단 사이에 직렬 연결된 저항들(RH, RL)을 포함하고, 저항들(RH, RL) 사이의 노드의 중간 전압(HVDD)을 그대로 출력하는 중간 전압 버퍼(HVDDB)를 포함한다.The intermediate voltage source 100 of FIG. 3 is configured to output a voltage obtained by dividing gamma voltages GMA5 and GMA6 input to the input terminals of the gamma buffers GB5 and GB6, that is, the input pads P5 and P6 . The intermediate voltage source 100 includes buffers GBP5 and GBP6 for transferring the gamma voltages GMA5 and GMA6 input to the gamma buffers GB5 and GB6 and buffers GBP5 and GBP6, And an intermediate voltage buffer HVDDB that includes resistors RH and RL connected in series between the output terminals of the resistors RH and RL and outputs the intermediate voltage HVDD of the node between the resistors RH and RL as they are.

도 1의 경우, 중간 전압원(100)은 동작 마진 확보에 저항들(R1~R8)의 영향이 작용할 수 있다.In the case of Fig. 1, the influence of the resistors R1 to R8 may act on the operation margin of the intermediate voltage source 100. [

그러나, 도 3의 경우, 중간 전압원(100)은 부하 요소들을 배제하고 직접 입력 패드들(P5, P6)을 통하여 감마 전압들(GMA5, GMA6)을 전달받으므로 동작 마전 확보에 이점이 있다.However, in the case of FIG. 3, since the intermediate voltage source 100 receives the gamma voltages GMA5 and GMA6 through the input pads P5 and P6 without the load elements, there is an advantage in securing the operation.

한편, 본 발명은 도 4와 같이 실시될 수 있다.Meanwhile, the present invention can be implemented as shown in FIG.

도 4를 참조하면, 소스 드라이버는 감마 전압들(GMA1, GMA10)이 입력되는 입력 패드들(P1, P10)을 갖는다.Referring to FIG. 4, the source driver has input pads P1 and P10 to which gamma voltages GMA1 and GMA10 are input.

감마 전압(GMA1)은 구동 전압(AVDD)과 동일 레벨이며 포지티브 레벨의 계조들 중 가장 높은 계조를 표현하기 위한 포지티브 감마 전압이고, 감마 전압(GMA10)은 접지 전압(GND)와 동일 레벨이며 네가티브 계조들 중 가장 높은 계조를 표현하기 위한 네가티브 감마 전압이다.The gamma voltage GMA1 is the same as the driving voltage AVDD and is the positive gamma voltage for expressing the highest gradation among the gradations of the positive level and the gamma voltage GMA10 is the same level as the ground voltage GND, Is the negative gamma voltage for expressing the highest gray level among the gray levels.

입력 패드(P1)에 인가되는 감마 전압(GMA1)을 전달하는 감마 버퍼(GB1)의 출력단과 입력 패드(P10)에 인가되는 감마 전압(GMA10)을 전달하는 감마 버퍼(GB10)의 출력단 사이에는 직렬 연결된 저항들(R1~R4, Rg, R5~R8)이 구성되며, 직렬 연결된 저항들(R1~R4, Rg, R5~R8) 사이의 각 노드에 감마 버퍼들(GB2~GB9)이 구성된다. A series circuit is provided between the output terminal of the gamma buffer GB1 for transferring the gamma voltage GMA1 applied to the input pad P1 and the output terminal of the gamma buffer GB10 for transferring the gamma voltage GMA10 applied to the input pad P10 Connected resistors R1 to R4, Rg and R5 to R8 are configured and gamma buffers GB2 to GB9 are formed at each node between the resistors R1 to R4, Rg and R5 to R8 connected in series.

직렬 연결된 저항들(R1~R4, Rg, R5~R8)은 접지 전압(GND)을 기준으로 감마 전압(GMA1)을 분배하며, 저항들(R1~R4, Rg, R5~R8) 사이의 노드 별로 감마 전압(GMA1)의 분배에 의해 생성된 감마 전압들(GMA2~GMA9)이 감마 버퍼들(GB2~~GB9)의 입력단으로 제공된다. 감마 버퍼들(GB2~GB9)은 입력단의 감마 전압들(GMA2~GMA9)을 그대로 출력한다.The series connected resistors R1 to R4, Rg and R5 to R8 distribute the gamma voltage GMA1 on the basis of the ground voltage GND and are connected to the resistors R1 to R4, Rg and R5 to R8 The gamma voltages GMA2 to GMA9 generated by the division of the gamma voltage GMA1 are provided to the input terminals of the gamma buffers GB2 to GB9. The gamma buffers GB2 to GB9 output the gamma voltages GMA2 to GMA9 of the input stage as they are.

도 4의 실시예에서, 중간 전압원(100)은 중간 전압 버퍼(HVDDB)를 포함하며, 중간 전압 버퍼(HVDDB)의 동작 전압 마진을 확보하기 위하여 구동 전압(AVDD)과 접지 전압(GND)의 중간값에 가장 근사한 전압들인 감마 전압들(GMA5, GMA6)을 분배한 전압을 그대로 출력하도록 구성된다. 이를 위하여, 중간 전압원(100)은 감마 버퍼들(GB5, GB6)에서 출력되는 감마 전압들(GMA5, GMA6)을 분배하기 위한 직렬 연결된 저항들(RH, RL)을 포함하며, 저항들(RH, RL) 사이의 노드는 중간 전압 버퍼(HVDDB)의 입력단에 연결된다.4, the intermediate voltage source 100 includes an intermediate voltage buffer HVDDB. In order to ensure the operating voltage margin of the intermediate voltage buffer HVDDB, the intermediate voltage source 100 is halfway between the driving voltage AVDD and the ground voltage GND. And outputs the voltage obtained by dividing the gamma voltages GMA5 and GMA6, which are voltages closest to the value. To this end, the intermediate voltage source 100 includes series connected resistors RH and RL for distributing the gamma voltages GMA5 and GMA6 output from the gamma buffers GB5 and GB6, RL is connected to the input of the intermediate voltage buffer HVDDB.

도 4의 실시예도, 도 1 및 도 3의 실시예와 같이 소스 드라이버의 입력 패드의 수를 감소시킬 수 있고, 전압 환경의 변동에 무관하게 중간 전압(HVDD)이 감마 전압들(GMA5, GMA6)의 중간 레벨로 결정된다. The embodiment of FIG. 4 can also reduce the number of input pads of the source driver as in the embodiment of FIGS. 1 and 3, and the intermediate voltage HVDD is applied to the gamma voltages GMA5 and GMA6, As shown in FIG.

그러므로, 본 발명의 실시예들은 포지티브 레벨의 감마 전압과 네가티브 레벨의 감마 전압의 대칭성이 확보될 수 있어서 전압 환경의 변동에 영향을 받지 않는 이점이 있다.Therefore, the embodiments of the present invention are advantageous in that the symmetry of the gamma voltage of the positive level and the gamma voltage of the negative level can be ensured, so that it is not affected by the fluctuation of the voltage environment.

그리고, 본 발명의 실시예들은 소스 드라이버에 중간 전압의 인가를 위한 입력 패드의 구성을 배제할 수 있고 중간 전압원으로 작용하는 중간 전압 버퍼의 동작 마진 확보를 통하여 빠른 세틀링이 가능한 이점이 있다.The embodiments of the present invention can eliminate the configuration of the input pad for applying the intermediate voltage to the source driver, and have an advantage that it is possible to quickly settling through the operation margin of the intermediate voltage buffer serving as the intermediate voltage source.

Claims (2)

외부에서 인가되는 전압들을 전달하는 버퍼들 중 선택된 제1 버퍼와 제2 버퍼; 및
상기 제1 버퍼 및 상기 제2 버퍼의 출력 전압들을 분배하여 중간 전압을 생성하는 중간 전압원;을 포함하며,
상기 중간 전압의 입력을 위한 입력단의 구성을 배제하고, 상기 중간 전압을 내부 회로의 동작에 이용하는 칩으로 구성됨을 특징으로 하는 디스플레이 구동 장치.A first buffer and a second buffer selected from buffers carrying externally applied voltages; And
And an intermediate voltage source for dividing output voltages of the first buffer and the second buffer to generate an intermediate voltage,
And a chip which excludes a configuration of an input terminal for inputting the intermediate voltage and uses the intermediate voltage for operation of an internal circuit. 제1 입력 패드와 제2 입력 패드; 및
상기 제1 입력 패드와 상기 제2 입력 패드에 입력되는 전압들을 분배한 중간 전압을 출력하는 중간 전압원;을 포함하며,
상기 중간 전압의 입력을 위한 입력 패드의 구성을 배제하고 상기 중간 전압원의 상기 중간 전압을 내부 회로의 동작에 이용하는 칩으로 구성됨을 특징으로 하는 디스플레이 구동 장치.
A first input pad and a second input pad; And
And an intermediate voltage source for outputting an intermediate voltage obtained by dividing voltages input to the first input pad and the second input pad,
And a chip which excludes a configuration of an input pad for inputting the intermediate voltage and uses the intermediate voltage of the intermediate voltage source for operation of an internal circuit.
KR1020170002522A 2017-01-06 2017-01-06 Display driving apparatus having voltage generation function KR20180081377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170002522A KR20180081377A (en) 2017-01-06 2017-01-06 Display driving apparatus having voltage generation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170002522A KR20180081377A (en) 2017-01-06 2017-01-06 Display driving apparatus having voltage generation function

Publications (1)

Publication Number Publication Date
KR20180081377A true KR20180081377A (en) 2018-07-16

Family

ID=63048135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170002522A KR20180081377A (en) 2017-01-06 2017-01-06 Display driving apparatus having voltage generation function

Country Status (1)

Country Link
KR (1) KR20180081377A (en)

Similar Documents

Publication Publication Date Title
US8184078B2 (en) Liquid crystal display and source driving circuit having a gamma and common voltage generator thereof
US20090135116A1 (en) Gamma reference voltage generating device and gamma voltage generating device
KR101050693B1 (en) Gamma voltage output circuit of source driver circuit
US9396695B2 (en) Source driver and method for driving display device
KR101369398B1 (en) Liquid crystal display and driving method thereof
TW200615898A (en) Gamma correction circuit, display drivers, electro-optical devices, and electronic equipment
KR20060050827A (en) Grayscale voltage generating circuit and method
US10991293B2 (en) Source driver for display apparatus
CN100356257C (en) Liquid crystal display device
CN108696251B (en) Drive circuit and operational amplifier circuit used therein
KR20150101512A (en) Source driver and display device having the same
CN106997752B (en) Source driver for display device
US20100295874A1 (en) Gamma voltage generation device for a flat panel display
KR20100005515A (en) Gamma voltage controller, gradation voltage generator including the same, and a display device
US20140197868A1 (en) Driving circuit having built-in-self-test function
US20090066622A1 (en) Liquid crystal display device
US9633591B2 (en) Digital-to-analog converter, programmable gamma correction buffer circuit and display apparatus
JP2013160823A (en) Gradation voltage generating circuit and liquid crystal display device
CN113570993A (en) Data driver, display device including the same
KR100674924B1 (en) Gamma correction means and method implementing non-linear gamma characteristic curve using capacitor digital-analog converter
KR20150088598A (en) Data driver and display apparatus having the same and method of driving display panel using the same
KR20110033574A (en) Device for generating rgb gamma voltage and display driving apparatus using the same
KR20180081377A (en) Display driving apparatus having voltage generation function
JP2005345808A (en) Source driving integrated circuit of lcd module and source driving system using the same
US11222600B2 (en) Source driver and display driving circuit including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application