KR20180061093A - Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same - Google Patents

Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same Download PDF

Info

Publication number
KR20180061093A
KR20180061093A KR1020180030658A KR20180030658A KR20180061093A KR 20180061093 A KR20180061093 A KR 20180061093A KR 1020180030658 A KR1020180030658 A KR 1020180030658A KR 20180030658 A KR20180030658 A KR 20180030658A KR 20180061093 A KR20180061093 A KR 20180061093A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
light emitting
emitting device
metal mask
Prior art date
Application number
KR1020180030658A
Other languages
Korean (ko)
Inventor
조용훈
유양석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180030658A priority Critical patent/KR20180061093A/en
Publication of KR20180061093A publication Critical patent/KR20180061093A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

The present invention relates to a method for forming a nano-pattern, a method for manufacturing a light emitting device, and a light emitting device manufactured thereby. A method for forming a nano-pattern according to an embodiment of the present invention comprises the steps of: applying a photoresist onto a substrate; exposing the photoresist to light through a mask; forming a photoresist pattern by developing or plasma-treating the exposed photoresist; forming a metal mask layer on the substrate including the photoresist pattern; forming a metal mask pattern by removing the photoresist pattern; etching the substrate through the metal mask pattern; and forming a nano-pattern including a hole pattern by removing the metal mask pattern.

Description

나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자{METHOD FOR FORMING NANO PATTERNS, METHOD FOR PREPARING LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PREPARED BY THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming a nano-pattern, a method of manufacturing a light-emitting device, and a light-

본 발명은 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것일 수 있다.The present invention can be applied to a method of forming a nano-pattern, a method of manufacturing a light-emitting element, and a light-emitting element manufactured thereby.

2차원 구조 박막 형태의 GaN 기반 발광 소자는 기판과 활성층 물질 사이의 격자상수 차이 및 열팽창 계수의 차이로 인해 소자 내부에 유도 결함의 증가 및 내부 전기장을 강화시킨다. 결함의 증가 및 내부 전기장의 강화로 인해 활성층 내에 주입된 전자와 홀의 재결합 특성을 저하시킴으로써 내부 양자 효율의 저하를 일으킨다. 또한, 2차원 구조의 GaN 기반 발광 소자는 소자 내부 물질과 소자 밖 공기 층 사이의 굴절률 차이로 인해 소자 내부의 활성층에서 만들어진 광자가 소자 외부로 빠져 나오지 못하고 전반사 특성으로 인해, 발생된 빛의 일부 만이 외부로 빠져 나올 수 있다. 이로 인해 심각한 광 추출 효율의 저하 문제를 발생시킨다.The two-dimensional structure of the GaN-based light emitting device in the form of a thin film enhances the induced electric field inside the device due to the difference in the lattice constant and the thermal expansion coefficient between the substrate and the active layer material. Due to the increase of defects and the enhancement of the internal electric field, the recombination characteristics of electrons and holes injected into the active layer are lowered, thereby causing a drop in the internal quantum efficiency. In the GaN-based light emitting device having a two-dimensional structure, the photon generated in the active layer inside the device can not escape from the device due to the difference in refractive index between the device inner material and the out-of-device air layer. You can escape to the outside. This causes a problem of serious deterioration of light extraction efficiency.

3차원 구조의 발광 소자를 이용하면 결함의 감소, 내부 전기장의 감소 및 광 추출 효율의 증가 등 기존의 2차원 박막 구조의 발광 소자의 효율 문제를 일으켰던 문제점들을 개선할 수 있다고 보고되고 있다. 3차원 구조의 발광 소자의 개발을 위해 패터닝 공정은 필수적이다. 이를 위해, 전자 빔 리소그라피 공정 및 나노임프린팅, 포토리소그라피 공정 등과 같은 다양한 패터닝 공정들이 사용되고 있다.It has been reported that the use of a three-dimensional light emitting device can improve problems of efficiency problems of a conventional two-dimensional thin-film light emitting device, such as reduction of defects, reduction of internal electric field, and increase of light extraction efficiency. A patterning process is indispensable for the development of a light-emitting device having a three-dimensional structure. Various patterning processes such as an electron beam lithography process and a nanoimprinting process, a photolithography process and the like are used for this purpose.

전자 빔 리소그라피 공정의 경우, 빛 보다 훨씬 작은 파장을 갖는 전자 빔을 이용함으로써 전자들 사이의 간섭 영향을 받지 않기에 나노 미터 수준의 매우 작은 사이즈의 패터닝이 가능하고 포토리소그라피 공정과는 다르게 마스크 패턴의 추가 제작이 필요가 없어 편리하다. 그러나, 공정속도가 매우 느리기에 대면적의 패터닝 공정이 힘들다. 나노임프린팅 방법은, 나노사이즈 패턴의 대면적화가 가능하다. 일반적으로, 나노임프린팅 기술은 스탬프를 이용함으로써 패터닝 하고자 하는 시료 위에 압력을 가하여 원하는 패터닝을 찍어내는, 즉, 컨택방법을 사용하는 것이 특징이다. 하지만, 이와 같이 센 압력으로 힘을 가할 경우, 시료 위에 스탬프가 깨짐으로써 발생하는 파티클이 생성되고, 이로 인해, 다음 공정에 문제를 발생시킨다. 따라서, 스탬프의 잦은 교체가 필요하며, 공정 비용이 많이 든다. 포토리소그라피 공정의 경우 마스크 패턴을 이용하여 광학적 방법을 통해 패터닝하는 방법으로 공정 시간이 빠르고, 대면적 패터닝이 가능하다. 하지만, 빛의 회절 한계 및 광학 시스템의 제한 등으로 인해 나노사이즈와 같은 작은 패터닝 공정은 하기 힘들다. 이것을 극복하기 위해 매우 파장이 짧은 자외선(ultraviolet; UV) 빛을 이용하여 빛의 회절 한계를 줄임으로써 포토리소그라피 공정에 의한 나노사이즈 패턴 제작이 가능한 기술이 개발되었다. 하지만, 짧은 파장을 갖는 광원을 이용한 포토리소그라피 공정 시 광원의 개발 및 빛의 파장이 짧아짐에 따른 더욱 정밀한 광학 기기의 사용이 필요해짐에 따라 다른 공정 기술과 비교했을 때 상대적으로 공정 비용이 매우 높다.In the electron beam lithography process, by using an electron beam having a wavelength much smaller than light, it is not affected by interference between electrons, so that it is possible to perform patterning with a very small size on the order of nanometers. In contrast to the photolithography process, It is convenient because there is no need for additional production. However, the patterning process of a large area is difficult because the process speed is very slow. In the nanoimprinting method, a nano-sized pattern can be made large. Generally, the nanoimprinting technique is characterized by using a stamp to apply a desired patterning by applying a pressure on a sample to be patterned, that is, a contact method. However, when the force is applied at such a high pressure, particles generated by breaking the stamp on the sample are generated, which causes problems in the next process. Therefore, frequent replacement of the stamp is required and the process cost is high. In the photolithography process, the patterning is performed by an optical method using a mask pattern, so that the process time is fast and large-area patterning is possible. However, small patterning processes such as nano-size are difficult due to the diffraction limit of light and the limitation of the optical system. In order to overcome this problem, a technology capable of fabricating nano-sized patterns by photolithography process has been developed by reducing the diffraction limit of light by using ultraviolet (UV) light having a very short wavelength. However, in the photolithography process using a light source having a short wavelength, since the development of a light source and the use of a more precise optical device due to a shorter wavelength of light are required, the process cost is relatively higher than other process technologies.

따라서, 3차원 구조를 갖는 발광 소자의 제작 시 사용되는 나노사이즈 제작 패터닝 기술을 개선하는 것이 여전히 시급하다.Therefore, it is still urgent to improve the nano-sized patterning technology used in manufacturing a light emitting device having a three-dimensional structure.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 포토리소그래피 공정을 통해 공정 비용의 증가 없이 대면적에 다양한 형태의 나노사이즈 패턴을 형성하는 나노패턴의 형성방법을 제공하는 것에 있다.It is an object of the present invention to provide a method of forming a nano-pattern which forms various types of nano-sized patterns over a large area without increasing the process cost through a photolithography process .

본 발명의 다른 목적은 발광소자의 결함 및 내부전기장 문제를 개선하고, 고효율을 가지고, 형광체 없이 고효율의 백색 발광소자를 제조할 수 있는 발광소자의 제조방법 및 발광소자를 제공하는 것에 있다.Another object of the present invention is to provide a method of manufacturing a light emitting device and a light emitting device capable of improving a defect of a light emitting device and a problem of an internal electric field, and having a high efficiency and a high efficiency without using a phosphor.

그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것일 수 있다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other matters not mentioned can be clearly understood by those skilled in the art from the following description.

일 실시예에 따르면, 기판 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및 상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;를 포함하는, 나노패턴의 형성방법을 제공한다.According to one embodiment, there is provided a method comprising: applying a photoresist on a substrate; Exposing the photoresist through a mask; Developing or exposing the exposed photoresist to form a photoresist pattern; Forming a metal mask layer on the substrate including the photoresist pattern; Removing the photoresist pattern to form a metal mask pattern; Etching the substrate through the metal mask pattern; And removing the metal mask pattern to form a nano pattern including a hole pattern.

일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상이고, 상기 나노패턴의 크기는 1 ㎛ 미만이고, 상기 마스크의 패턴 크기는 상기 나노패턴의 크기보다 큰 것일 수 있다.According to one aspect, the pattern size of the mask may be several nm or more, the size of the nano pattern may be less than 1 mu m, and the pattern size of the mask may be larger than the size of the nano pattern.

일 측에 따르면, 상기 마스크를 통해 포토레지스트를 노광하는 단계는, 극자외선(Extremely Ultra-Violet; EUV), 심자외선(Deep Ultra-Viole; DUV) 또는 이 둘 모두를 포함하는 파장 영역의 빛으로 노광하는 것일 수 있다.According to one aspect, exposing the photoresist through the mask may include exposing the photoresist to light in a wavelength range including extreme ultra-violet (EUV), deep ultraviolet (DUV) It can be exposed.

일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.According to one aspect of the present invention, the step of developing the exposed photoresist to form a photoresist pattern may include adjusting the size of the photoresist pattern by applying the developing time for at least one second.

일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.According to one aspect, the plasma treatment is performed using at least one gas selected from the group consisting of oxygen, nitrogen, hydrogen, argon, carbon fluoride (C x F y ), helium, neon, krypton, xenon, And the plasma treatment may be performed using an inductively coupled plasma (ICP).

일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다.According to one aspect of the present invention, in the plasma treatment, the photoresist is isotropically etched using a plasma generated by applying a microwave, and the microwave may have a power of 10 W or more.

일 측에 따르면, 상기 포토레지스트 패턴은, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the photoresist pattern may include at least one selected from the group consisting of a circle, an ellipse, a square, a triangle, a polygon, a straight line, and a curve.

일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the metal mask is made of a metal such as Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, Zr, and the like.

다른 실시예에 따르면, 기판 상에 반도체층 및 유전체층을 형성하는 단계; 상기 유전체층 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계; 및 상기 금속 마스크층을 제거하여 홀패턴을 형성하는 단계; 및 상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;를 포함하는, 발광소자의 제조방법을 제공한다. According to another embodiment, there is provided a method of manufacturing a semiconductor device, comprising: forming a semiconductor layer and a dielectric layer on a substrate; Applying a photoresist on the dielectric layer; Exposing the photoresist through a mask; Developing or exposing the exposed photoresist to form a photoresist pattern; Forming a metal mask layer on the substrate including the photoresist pattern; Removing the photoresist pattern to form a metal mask pattern; Etching the dielectric layer through the metal mask pattern; And removing the metal mask layer to form a hole pattern; And growing a semiconductor layer through the hole pattern to form a three-dimensional structure.

일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상이고, 상기 3차원 구조체는 1 nm 내지 10 ㎛ 밑면 직경 및 5 nm 내지 50 ㎛ 높이를 가지는 것일 수 있다.According to one aspect, the pattern size of the mask may be several nm or more, and the three-dimensional structure may have a bottom diameter of 1 nm to 10 mu m and a height of 5 nm to 50 mu m.

일 측에 따르면, 상기 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.According to one aspect of the present invention, the step of forming the photoresist pattern by the developing process may include adjusting the size of the photoresist pattern by applying the developing time for at least one second.

일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.According to one aspect, the plasma treatment is performed using at least one gas selected from the group consisting of oxygen, nitrogen, hydrogen, argon, carbon fluoride (C x F y ), helium, neon, krypton, xenon, And the plasma treatment may be performed using an inductively coupled plasma (ICP).

일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다.According to one aspect of the present invention, in the plasma treatment, the photoresist is isotropically etched using a plasma generated by applying a microwave, and the microwave may have a power of 10 W or more.

일 측에 따르면, 상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the three-dimensional structure may be a cone, a polygonal horn, a cylinder, a polygonal column, a circular ring, a polygonal ring, a truncated cone having a flat top, a polygonal horn, And a nano-pattern.

일 측에 따르면, 상기 기판은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the substrate is made of a material selected from the group consisting of sapphire (Al 2 O 3 ), Si, SiO 2 , SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl 2 O 4 , LiAlO 2 and LiGaO 2 And may include at least any one selected.

일 측에 따르면, 상기 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the semiconductor layer includes at least one selected from the group consisting of GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs and GaInNSb May include.

일 측에 따르면, 상기 유전체층은, SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the dielectric layer is made of a material selected from the group consisting of SiN x , SiO x , Si x N y , Si x ON y , SiC x , Al 2 O 3 , TiO 2 , TiN, AlN, ZrO 2 , TiAIN and TiSiN And may include at least any one selected.

또 다른 실시예에 따르면, 기판; 상기 기판 상에 형성된 n-형 반도체층; 상기 n-형 반도체층 상의 적어도 일부분에 형성되는 3차원 구조체를 포함하는 반도체층; 상기 3차원 구조체층 상에 p-형 반도체층을 포함하고, 상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to yet another embodiment, there is provided a lithographic apparatus comprising: a substrate; An n-type semiconductor layer formed on the substrate; A semiconductor layer including a three-dimensional structure formed on at least a portion of the n-type semiconductor layer; Wherein the three-dimensional structure includes a cone, a polygonal horn, a cylinder, a polygonal column, a circular ring, a polygonal ring, a truncated cone having a flat upper portion, a polygonal And may include at least one selected from the group consisting of a horn, a circular ring, and a nano pattern of a polygonal ring shape.

일 측에 따르면, 상기 발광소자는, 상기 다른 실시예에 따른 발광소자의 제조방법에 의해 제조된 것일 수 있다.According to one aspect of the present invention, the light emitting device may be one manufactured by the method of manufacturing the light emitting device according to another embodiment.

본 발명의 일 실시예에 따른 나노패턴의 형성방법은, 포토리소그라피 공정 기술을 사용함으로써, 기존에 전자 빔 리소그라피 및 나노임프린팅을 통해 제작되었던 나노 사이즈 패턴을 형성할 수 있다. 포토리소그라피의 간단한 공정을 통해 공정 비용의 증가 없이 대면적에 다양한 형태의 나노사이즈 패턴의 형성이 가능할 수 있다. 현상 시간을 이용한 패터닝 사이즈 조절 방법을 이용해서 DUV 및 EUV 파장을 이용한 포토리소그라피 공정, 전자 빔 리소그라피 공정 및 나노 임프린팅 공정에 이용하면, 현재 기술적 한계를 뛰어넘는 사이즈의 패터닝 제작이 가능할 수 있다.The method of forming a nano-pattern according to an embodiment of the present invention can form a nano-sized pattern that has been manufactured through electron beam lithography and nanoimprinting by using a photolithography process technique. Through the simple process of photolithography, various types of nano-sized patterns can be formed in a large area without increasing the process cost. When a photolithography process using a DUV and an EUV wavelength, an electron beam lithography process, and a nanoimprinting process using a patterning size adjustment method using a development time is used, patterning production exceeding current technical limitations can be made.

본 발명의 일 실시예에 따른 발광소자의 제조방법 및 그에 의해 제조된 발광소자는 2차원 평면 구조를 갖는 발광소자에서 나타났던 결함 및 내부전기장 문제의 개선이 가능하고, 이를 통하여 고효율의 발광 소자를 제조할 수 있다. 또한, 나노 사이즈의 구조체를 이용해서 단일 발광소자 웨이퍼로 제작하면 넓은 대역의 스펙트럼을 발광함으로써 형광체 없이 고효율의 백색 발광소자를 제조할 수 있다.The method of manufacturing a light emitting device according to an embodiment of the present invention and the light emitting device manufactured thereby can improve defects and internal electric field problems in a light emitting device having a two dimensional planar structure, Can be manufactured. In addition, when a nano-sized structure is used to fabricate a single light emitting device wafer, a white light emitting device with high efficiency can be manufactured without a phosphor by emitting a spectrum in a wide band.

도 1은 본 발명의 일 실시예에 따른 현상 처리에 따른 나노패턴의 형성 공정을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 현상 처리에 따른 발광소자의 제조 공정을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 3차원 구조체의 형태의 예시들을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 발광소자를 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 리프트오프 후 Ni 마스크 패턴의 광학 현미경 이미지를 나타낸 것이다 ((a) 실시예 1, (b) 실시예 2).
도 6은 본 발명의 실시예 2에 따른 3차원 구조체를 포함하는 발광소자의 주사전자현미경(SEM) 이미지를 나타낸 것이다.1 is a cross-sectional view illustrating a process of forming a nano-pattern according to a development process according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a manufacturing process of a light emitting device according to an exemplary embodiment of the present invention.
3 is a diagram illustrating examples of the shape of a three-dimensional structure according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.
FIG. 5 shows an optical microscope image of a Ni mask pattern after lift-off according to embodiments of the present invention ((a) Example 1, (b) Example 2).
6 is a scanning electron microscope (SEM) image of a light emitting device including a three-dimensional structure according to Example 2 of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것일 수 있다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것일 수 있다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms used in this specification are terms used to appropriately express the preferred embodiments of the present invention, which may vary depending on the user, the intention of the operator, or the practice of the field to which the present invention belongs. Accordingly, the definitions of these terms may need to be based on the contents of this specification. Like reference symbols in the drawings denote like elements.

명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout the specification, when a member is located on another member, it includes not only when a member is in contact with another member but also when another member exists between the two members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

이하, 본 발명의 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.Hereinafter, a method of forming a nano-pattern, a method of manufacturing a light-emitting element, and a light-emitting element manufactured by the method will be described in detail with reference to embodiments and drawings. However, the present invention is not limited to these embodiments and drawings.

일 실시예에 따르면, 기판 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및 상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;를 포함하는, 나노패턴의 형성방법을 제공한다.According to one embodiment, there is provided a method comprising: applying a photoresist on a substrate; Exposing the photoresist through a mask; Developing or exposing the exposed photoresist to form a photoresist pattern; Forming a metal mask layer on the substrate including the photoresist pattern; Removing the photoresist pattern to form a metal mask pattern; Etching the substrate through the metal mask pattern; And removing the metal mask pattern to form a nano pattern including a hole pattern.

도 1은 본 발명의 일 실시예에 따른 현상 처리에 따른 나노패턴의 형성 공정을 나타내는 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른, 나노패턴의 형성 공정은, 포토레지스트 도포 단계(도 1의 (a)), 포토레지스트 노광 단계(도 1의 (b)), 포토레지스트 현상 단계(도 1의 (c) 및 (c')), 금속 마스크층 증착 단계(도 1의 (d) 및 (d')), 금속 마스크 패턴 형성 단계(도 1의 (e) 및 (e')), 식각 단계(도 1의 (f) 및 (f')), 금속 마스크층 제거 단계(도 1의 (g) 및 (g'))를 포함한다. 도 1의 (c) 내지 (g)는 현상 시간을 짧게 했을 경우를 나타내는 도면이고, 도 1의 (c') 내지 (g')은 현상 시간을 길게 했을 경우를 나타내는 도면이다.1 is a cross-sectional view illustrating a process of forming a nano-pattern according to a development process according to an embodiment of the present invention. Referring to FIG. 1, a process for forming a nano-pattern according to an embodiment of the present invention includes a photoresist application step (FIG. 1A), a photoresist exposure step (FIG. 1 (c) and 1 (c ')), a metal mask layer deposition step (FIGS. 1 (d) and 1 (FIG. 1 (f) and FIG. 1 (f ')), a metal mask layer removing step (FIGS. FIGS. 1C to 1G are diagrams showing a case where the developing time is shortened, and FIGS. 1C 'to 1G' are diagrams showing a case where the developing time is made long.

도 1의 (a)에 도시된 바와 같이, 포토레지스트 도포 단계는, 본 발명의 나노패턴을 형성하기 위해서, 기판(100) 상에 포토레지스트(photo resist; PR)(120)를 도포하는 것일 수 있다.1 (a), the photoresist applying step may be to apply a photoresist (PR) 120 on the substrate 100 to form the nanopattern of the present invention have.

일 측에 따르면, 상기 기판(100)은 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the substrate 100 is made of a material selected from the group consisting of Al 2 O 3 , Si, SiO 2 , SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl 2 O 4 , LiAlO 2 and LiGaO 2 And at least one selected from the group consisting of

일 측에 따르면, 상기 기판(100)은 평평한 기판(planar substrate) 및 요철 기판(patterned substrate)을 포함하는 것일 수 있다.According to one aspect, the substrate 100 may comprise a planar substrate and a patterned substrate.

일 측에 따르면, 상기 포토레지스트(120)는 포지티브(positive) 포토레지스트와 네거티브(negative) 포토레지스트의 두 가지 방식이 있는데, 포지티브 포토레지스트는 노광 부분이 현상에 의해 제거되는 포토레지스트를 말하고, 네거티브 포토레지스트는 노광 부분이 현상에 의해 잔류하는 특성을 갖는 포토레지스트를 말한다. 본 발명에서는 네거티브 포토레지스트를 사용한 예를 설명한다.According to one aspect, the photoresist 120 may be in the form of a positive photoresist and a negative photoresist, wherein the positive photoresist refers to a photoresist from which the exposed portions are removed by development, The photoresist refers to a photoresist having a characteristic that the exposed portion remains by development. In the present invention, an example using a negative photoresist will be described.

일 측에 따르면, 상기 기판(100) 상에 상기 포토레지스트(120)를 도포하는 방법으로는 스핀코팅, 분사 또는 증착의 방법을 이용할 수 있다.According to one aspect of the present invention, the method of applying the photoresist 120 on the substrate 100 may be a spin coating method, a spraying method, or a deposition method.

일 측에 따르면, 상기 기판(100) 상에 포토레지스트(120)를 도포하는 단계는, 상기 기판(100) 상에 포토레지스트(120)를 도포한 후 10 rpm 내지 10,000 rpm의 속도로 스핀코팅하는 것일 수 있다.According to one aspect, the step of applying the photoresist 120 on the substrate 100 comprises applying the photoresist 120 onto the substrate 100, followed by spin coating at a rate of 10 rpm to 10,000 rpm Lt; / RTI >

일 측에 따르면, 상기 포토레지스트(120)의 두께는 상기 스핀코팅 속도에 따라 10 nm 내지 200 ㎛로 도포되는 것일 수 있다. 상기 포토레지스트(120)의 두께가 10 nm 미만으로 도포된 경우, 증가시킬 수 있는 패턴 면적이 너무 작을 뿐 아니라, 이후 공정에서 잔여층이 너무 얇은 두께로 이루어져 패턴의 형성이 용이하지 않을 수 있다. 상기 포토레지스트(120)의 두께가 200 ㎛를 초과하는 경우에는 포토레지스트(120)의 균일한 코팅이 어렵고, 과다한 포토레지스트(120)의 소모 및 패턴의 균일성이 떨어질 수 있다.According to one aspect, the thickness of the photoresist 120 may be 10 nm to 200 μm depending on the spin coating rate. When the thickness of the photoresist 120 is less than 10 nm, not only the pattern area that can be increased is too small, but the remaining layer is too thin to form the pattern. If the thickness of the photoresist 120 is more than 200 mu m, uniform coating of the photoresist 120 may be difficult and excessive consumption of the photoresist 120 and uniformity of the pattern may be deteriorated.

도 1의 (b)에 도시된 바와 같이, 포토레지스트 노광 단계는, 마스크(140)를 통해 상기 포토레지스트(120)를 노광하는 단계이다.As shown in FIG. 1 (b), the photoresist exposure step is a step of exposing the photoresist 120 through a mask 140.

일 측에 따르면, 상기 마스크(140)를 포토레지스트(120) 상에 정렬한 후, 상기 포토레지스트(120)에 조사되는 노광 조건이 1 mJ 내지 1,000 mJ 범위의 에너지량을 조사하여 노광하는 것일 수 있다. 조사되는 광은 자외선(UV)일 수 있으며, 10 nm 내지 500 nm의 파장 대역의 자외선일 수 있다. 구체적으로, 그 중심 파장이 300 nm 내지 500 nm에 위치할 수 있으며, 350 nm 내지 380 nm, 400 nm 내지 420 nm 및/또는 420 nm 내지 450 nm에 위치할 수 있다.According to one aspect, after the mask 140 is aligned on the photoresist 120, the exposure conditions applied to the photoresist 120 may be exposed by irradiating an energy amount in the range of 1 mJ to 1,000 mJ have. The light to be irradiated may be ultraviolet (UV) light and may be ultraviolet light in a wavelength band of 10 nm to 500 nm. Specifically, the central wavelength thereof may be located at 300 nm to 500 nm, and may be located at 350 nm to 380 nm, 400 nm to 420 nm, and / or 420 nm to 450 nm.

일 측에 따르면, 상기 마스크를 통해 포토레지스트를 노광하는 단계는, 극자외선(Extremely Ultra-Violet; EUV), 심자외선(Deep Ultra-Viole; DUV) 또는 이 둘 모두를 포함하는 파장 영역의 빛으로 노광하는 것일 수 있다. 광원(10)은 플라즈마 에너지에 의하여 여기 됨으로써 EUV 영역의 빛들을 방출할 수 있다. EUV 영역의 빛들은 약 13.5 nm의 파장(wavelength)을 보이는 주 광선(major light)과 그와는 다른　파장을 보이는 부 광선들(minor lights)을 포함한다. 부 광선들은 주 광선에 비해 낮은 세기(intensity) 또는 에너지를 가지며, 파장 차이가 크게는 수 십 nm에 이를 수도 있는 다양한 파장대의 빛들이다.According to one aspect, exposing the photoresist through the mask may include exposing the photoresist to light in a wavelength range including extreme ultra-violet (EUV), deep ultraviolet (DUV) It can be exposed. The light source 10 may emit light in the EUV region by being excited by the plasma energy. The light in the EUV region contains a major light with a wavelength of about 13.5 nm and minor lights with different wavelengths. The sub-rays are light of various wavelengths, which have a lower intensity or energy than the main light, and the wavelength difference can be as large as several tens of nanometers.

도 1의 (c) 및 (c')에 도시된 바와 같이, 포토레지스트 현상 단계는, 노광된 포토레지스트의 현상 시간을 조절하여 다양한 크기의 포토레지스트 패턴을 형성하는 것일 수 있다.As shown in FIGS. 1C and 1C ', the photoresist development step may be to adjust the development time of the exposed photoresist to form photoresist patterns of various sizes.

일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴(120a)의 크기를 조절하는 것일 수 있다. 또한, 포토레지스트 패턴의 크기뿐만 아니라 높이도 조절하는 것일 수 있다. 상기 포토레지스트(120)를 1 초 미만으로 현상하는 경우, 현상 시간이 너무 짧아 포토레지스트 패턴(120a)의 형성이 용이하지 않아 패턴(120a)이 형성되기 어려울 수 있다. 현상 시간이 짧을수록 포토레지스트 패턴(120a)은 크고 포토레지스트 패턴(120a)들 사이에 간격이 좁게 형성될 수 있다. 현상 시간이 오래될수록 오버 현상(over develop)되어 포토레지스트 패턴(120a)은 작아지고 포토레지스트 패턴(120a)들 사이에 간격도 넓어지게 될 수 있다. 이에 따라, 상기 포토레지스트(120)의 두께, 노광 조건 또는 현상 조건의 조절을 통해 상기 포토레지스트 패턴(120a)의 크기와 높이를 다양하게 제작할 수 있다.일 측에 따르면, 도 1의 (c) 및 (c')에 도시된 바와 같이, 현상 단계는 현상액을 이용하여 노광된 포토레지스트 부분이 현상에 의해 잔류하는 포토레지스트는, 포토레지스트 패턴(120a)이 되고, 노광되지 않은 포토레지스트 부분을 제거함으로써 이루어질 수 있다. 이때, 현상 시간을 조절하여, 다양한 크기의 포토레지스트 패턴(120a)을 형성할 수 있다.According to one aspect, the step of developing the exposed photoresist to form a photoresist pattern may include adjusting the size of the photoresist pattern 120a by applying the developing time for at least one second. It is also possible to adjust the height as well as the size of the photoresist pattern. When the photoresist 120 is developed for less than one second, the development time is too short to form the photoresist pattern 120a, which may make it difficult to form the pattern 120a. The shorter the development time, the larger the photoresist pattern 120a and the narrower spacing between the photoresist patterns 120a. As the developing time becomes longer, the photoresist pattern 120a is over developed, and the interval between the photoresist patterns 120a may be widened. Accordingly, the size and height of the photoresist pattern 120a can be variously adjusted by adjusting the thickness, the exposure condition, or the developing condition of the photoresist 120. According to one aspect, As shown in (a) and (c '), in the developing step, the photoresist, which is exposed by developing using the developing solution, becomes a photoresist pattern 120a, and the unexposed portions of the photoresist are removed . At this time, the photoresist pattern 120a having various sizes can be formed by controlling the developing time.

도 1의 (c)는 현상 시간을 짧게 했을 경우를 나타내는 도면이고, 도 1의 (c')는 현상 시간을 길게 했을 경우 오버 현상(over develop)된 경우를 나타내는 도면으로서, 도 1의 (c)의 경우 포토레지스트 패턴(120a)의 크기는 크고, 도 1의 (c')의 경우 포토레지스트 패턴(120a)의 크기는 작으며, 이에 따라 도 1의 (c)의 포토레지스트 패턴(120a) 간격에 비해 도 1의 (c')의 경우 포토레지스트 패턴(120a) 간격이 넓다.FIG. 1C is a diagram showing a case where the development time is shortened. FIG. 1C 'is a diagram showing a case where over development occurs when the development time is extended. The size of the photoresist pattern 120a is large and the size of the photoresist pattern 120a in the case of FIG. 1 (c ') is small, The spacing of the photoresist patterns 120a is wider in the case of FIG. 1 (c ') than the spacing.

일 측에 따르면, 상기 포토레지스트 패턴(120a)는, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 이는, 마스크 패턴에 따라 형성되는 것일 수 있다.According to one aspect, the photoresist pattern 120a may include at least one selected from the group consisting of a circle, an ellipse, a square, a triangle, a polygon, a straight line, and a curve. This may be formed in accordance with the mask pattern.

도 1의 (d) 및 (d')에 도시된 바와 같이, 금속 마스크층 증착 단계는, 기판 상에 금속 마스크층(160)을 증착하는 것일 수 있다.As shown in FIGS. 1 (d) and 1 (d '), the metal mask layer deposition step may be to deposit a metal mask layer 160 on the substrate.

일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the metal mask is made of a metal such as Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, Zr, and the like.

일 측에 따르면, 상기 금속 마스크는, 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터(sputter) 및 펄스레이저 증착기(pulse laser deposition; PLD)로 이루어진 군에서 선택된 적어도 어느 하나의 증착기를 이용하여 증착될 수 있다.According to one aspect, the metal mask may be at least one selected from the group consisting of an e-beam evaporator, a thermal evaporator, a sputter, and a pulse laser deposition (PLD) Can be deposited using an evaporator.

도 1의 (e) 및 (e')에 도시된 바와 같이, 금속 마스크 패턴 형성 단계는, 기판 상의 포토레지스트 패턴(120a)을 제거하는 것일 수 있다. 포토레지스트 패턴은 리프트오프(Lift Off) 방법으로 제거하는 것일 수 있다. 리프트오프하여, 상기 포토레지스트 패턴(120a)을 제거함과 동시에 상기 포토레지스트 패턴(120a) 상에 형성된 금속 마스크층(160)을 제거하여, 금속 마스크 패턴(160a)을 형성하는 것일 수 있다.As shown in FIGS. 1 (e) and 1 (e '), the metal mask pattern forming step may be to remove the photoresist pattern 120a on the substrate. The photoresist pattern may be removed by a lift off method. The metal mask layer 160a may be formed by lifting off the photoresist pattern 120a and removing the metal mask layer 160 formed on the photoresist pattern 120a.

일 측에 따르면, 기판 상의 상기 포토레지스트 패턴(120a)의 제거는 물리적 또는 화학적으로 제거하는 것일 수 있으며, 포토리소그래피 공정에서 현상된 포토레지스트의 제거를 위해 통상적으로 사용하는 물질 및 방법을 이용하여 수행될 수 있다.According to one aspect, removal of the photoresist pattern 120a on the substrate may be physical or chemical removal and may be performed using materials and methods commonly used for photoresist removal in a photolithographic process .

도 1의 (e)에 도시된 바와 같이, 현상 시간을 짧게 했을 경우 보다 도 1의 (e')에 도시된 바와 같이, 현상 시간을 길게 했을 경우 포토레지스트 패턴(120a)의 간격이 넓게 형성되면서 금속 마스크 패턴(160a)이 넓게 형성될 수 있다.As shown in FIG. 1 (e), as shown in FIG. 1 (e ') than in the case of shortening the developing time, when the developing time is extended, the intervals of the photoresist patterns 120a are formed to be wide The metal mask pattern 160a may be formed to be wide.

도 1의 (f) 및 (f')에 도시된 바와 같이, 식각 단계는, 금속 마스크 패턴(160a)을 통해 기판을 식각하는 것일 수 있다. 금속 마스크 패턴(160a)이 있는 기판(100) 부분은 식각이 되지 않고, 금속 마스크 패턴(160a)이 없는 기판 부분만 식각되어 기판 부분은 패턴이 형성되는 것일 수 있다.As shown in FIGS. 1 (f) and 1 (f '), the etching step may be to etch the substrate through the metal mask pattern 160a. The portion of the substrate 100 having the metal mask pattern 160a may not be etched and only the portion of the substrate without the metal mask pattern 160a may be etched to form a pattern of the substrate portion.

도 1의 (f)에 도시된 바와 같이, 현상 시간을 짧게 했을 경우 보다 도 1의 (f')에 도시된 바와 같이, 현상 시간을 길게 했을 경우 포토레지스트 패턴(120a)의 간격이 넓게 형성되면서 금속 마스크 패턴(160a)이 넓게 형성되어, 기판 상의 패턴은 작게 형성될 수 있다.As shown in FIG. 1 (f), as shown in FIG. 1 (f '), when the developing time is made longer, the spacing of the photoresist patterns 120a is wider The metal mask pattern 160a is formed to be wide, and the pattern on the substrate can be formed small.

일 측에 따르면, 상기 식각은 반응성 이온식각(reactive ion etching; RIE), 유도 결합형 플라즈마(inductively coupled plasma; ICP) 또는 RIE-ICP 장비를 이용하여 수행하는 것일 수 있다.According to one aspect, the etching may be performed using reactive ion etching (RIE), inductively coupled plasma (ICP), or RIE-ICP equipment.

도 1의 (g) 및 (g')에 도시된 바와 같이, 금속 마스크 패턴(160a) 제거 단계는, 상기 식각 후에 잔여 금속 마스크 패턴(160a)을 제거하여, 식각된 기판에 노출된 홀패턴(102)을 포함하는 나노패턴을 형성하는 것일 수 있다.As shown in FIGS. 1G and 1G ', the step of removing the metal mask pattern 160a may include removing the remaining metal mask pattern 160a after the etching and exposing the hole pattern exposed on the etched substrate 102). ≪ / RTI >

일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상, 또는, 0.1 nm 내지 10 ㎛이고, 상기 나노패턴의 크기는 1 ㎛ 미만, 또는, 0.001 nm 내지 1 미만이고, 상기 마스크의 패턴 크기는 상기 나노패턴의 크기보다 큰 것일 수 있다. According to one aspect, the pattern size of the mask is a few nm or more, or 0.1 nm to 10 μm, the size of the nanopattern is less than 1 μm, or 0.001 nm to less than 1, It may be larger than the size of the nanopattern.

본 발명의 일 실시예에 따른 나노패턴의 형성방법에 의하여, 초기 포토리소그라피 공정 시 사용되었던 마스크 상의 패턴화된 마이크로 사이즈 패턴보다 훨씬 작은 나노 사이즈를 갖는 패턴의 형성이 가능한 것을 알 수 있다.It can be seen that a pattern having a nano size much smaller than the patterned microsize pattern on the mask used in the initial photolithography process can be formed by the method of forming a nano pattern according to an embodiment of the present invention.

도 1에서는, 현상 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것을 설명하였지만, 본 발명은 기판 상에 형성된 포토레지스트를 플라즈마 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것일 수도 있다.In FIG. 1, a development process is performed to adjust the size and spacing of the photoresist pattern. However, the present invention may be performed by plasma-treating the photoresist formed on the substrate to adjust the size and spacing of the photoresist pattern.

일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.According to one aspect, the plasma treatment is performed using at least one gas selected from the group consisting of oxygen, nitrogen, hydrogen, argon, carbon fluoride (C x F y ), helium, neon, krypton, xenon, And the plasma treatment may be performed using an inductively coupled plasma (ICP).

일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상 또는 10 W 내지 2,000 W의 전력을 가지는 것일 수 있다. 또한, 상기 플라즈마 처리는, 100 mTorr 내지 3,000 mTorr의 압력에서 수행되는 것일 수 있다. 플라즈마 상태의 산소 라디칼이 포토레지스트와 화학 반응을 일으키는 것을 촉진시킬 수 있다.According to one aspect of the present invention, the plasma treatment is performed by isotropically etching the photoresist using plasma generated by applying microwaves, and the microwaves may have a power of 10 W or more, or 10 W to 2,000 W. Further, the plasma treatment may be performed at a pressure of 100 mTorr to 3,000 mTorr. The oxygen radical in the plasma state can promote the chemical reaction with the photoresist.

본 발명의 일 실시예에 따른 나노패턴 형성방법으로부터 현상(development) 처리 또는 플라즈마 처리에 의하여 포토레지스트 패턴의 크기와 높이를 조절하고, 리프트오프 공정을 결합함으로써, 나노사이즈의 패턴을 형성할 수 있다. 특히, 현상 시간을 이용한 패터닝 사이즈 조절 방법을 이용해서 DUV 및 EUV 파장을 이용한 포토리소그라피 공정, 전자 빔 리소그라피 공정 및 나노 임프린팅 공정에 이용하면, 현재 기술적 한계를 뛰어넘는 사이즈의 패터닝 제작이 가능할 수 있다.A nano-sized pattern can be formed by adjusting the size and height of the photoresist pattern by a development process or a plasma process from the nanopattern formation method according to an embodiment of the present invention and combining the lift-off process . Particularly, when a photolithography process using a DUV and an EUV wavelength, an electron beam lithography process, and a nanoimprinting process using a patterning size adjusting method using a development time is used, patterning fabrication exceeding the current technical limitations can be made .

이를 통해, 종래에 나노사이즈 패턴을 형성하기 위해 사용되었던 전자 빔 리소그라피에서 보고되었던 공정 속도의 느림에 따른 대면적 패터닝의 어려움 및 나노임프린팅에서 나타났던 스탬프에 의한 파티클 문제 및 스탬프의 잦은 교체로 인한 공정 단가 문제를 고려하지 않고, 큰 공정 비용 없이 대면적의 나노사이즈 패턴의 형성을 기대할 수 있다. 이러한 기술은, 나노사이즈를 갖는 발광소자의 제작 이외에, 메모리 및 비 메모리 반도체 분야의 대면적 반도체 회로 미세 패터닝 공정 구현이 가능할 수 있다. 반도체 분야의 회로 미세 패터닝 공정은 전자 빔 리소그라피 또는 나노임프린팅 공정에 의해 진행이 되고 있다. 최근에는 대면적 나노패터닝 공정을 목적으로 회절 한계를 줄이기 위해 파장이 매우 작은 UV 빛을 이용한 장비를 사용함으로써 미세 패터닝 공정을 진행을 하고 있다. 본 발명의 일 실시예에 따른 나노패턴 형성방법을 적용하게 되면, 종래 포토리소그라피 공정 장비를 이용하여, 비용이 절감된 대면적의 미세 패터닝 공정이 가능할 수 있다.As a result of the difficulty of large-area patterning due to the slow process speed reported in electron beam lithography which was conventionally used to form a nano-sized pattern, particle problems caused by stamping caused by nanoimprinting and frequent replacement of stamp It is possible to expect a large-sized nano-sized pattern to be formed without considering a process unit cost problem and without a large process cost. Such a technique may be capable of realizing a large-area semiconductor circuit fine patterning process in the memory and non-memory semiconductor fields, in addition to manufacturing a light emitting device having a nano size. BACKGROUND OF THE INVENTION [0002] Circuit micropatterning processes in the semiconductor field are undergoing by electron beam lithography or nanoimprinting processes. Recently, in order to reduce the diffraction limit for the purpose of the large-area nano patterning process, the fine patterning process is being carried out by using an apparatus using UV light having a very small wavelength. When the nano-pattern forming method according to an embodiment of the present invention is applied, a large-area fine patterning process can be performed using a conventional photolithography process equipment.

다른 실시예에 따르면, 기판 상에 반도체층 및 유전체층을 형성하는 단계; 상기 유전체층 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계; 상기 금속 마스크층을 제거하여 홀패턴을 형성하는 단계; 및 상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;를 포함하는, 발광소자의 제조방법을 제공한다.According to another embodiment, there is provided a method of manufacturing a semiconductor device, comprising: forming a semiconductor layer and a dielectric layer on a substrate; Applying a photoresist on the dielectric layer; Exposing the photoresist through a mask; Developing or exposing the exposed photoresist to form a photoresist pattern; Forming a metal mask layer on the substrate including the photoresist pattern; Removing the photoresist pattern to form a metal mask pattern; Etching the dielectric layer through the metal mask pattern; Removing the metal mask layer to form a hole pattern; And growing a semiconductor layer through the hole pattern to form a three-dimensional structure.

도 2는 본 발명의 일 실시예에 따른 현상 처리에 따른 발광소자의 제조 공정을 나타내는 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른, 나노패턴의 형성 공정은, 반도체층 및 유전체층 형성 단계(도 2의 (a)), 포토레지스트 도포 단계(도 2의 (b)), 포토레지스트 노광 단계(도 2의 (c)), 포토레지스트 현상 단계(도 2의 (d)), 포토레지스트 오버 현상 단계(도 2의 (e)), 금속 마스크 증착 단계(도 2의 (f)), 금속 마스크 패턴 형성 단계(도 2의 (g)), 식각 단계(도 2의 (h)), 금속 마스크 제거 단계(도 2의 (i)) 및 3차원 구조체 형성 단계(도 2의 (j))를 포함한다. 도 2의 (a)에 도시된 바와 같이, 기판 상에 반도체층 및 유전체층을 형성하는 단계 및 3차원 구조체 형성하는 단계를 제외하고는, 나머지 공정이 도 1에 도시된 나노패턴 형성 공정과 동일하다.2 is a cross-sectional view illustrating a manufacturing process of a light emitting device according to an exemplary embodiment of the present invention. Referring to FIG. 2, a process of forming a nano pattern according to an embodiment of the present invention includes forming a semiconductor layer and a dielectric layer (FIG. 2A), applying a photoresist (FIG. 2B) The photoresist development step (FIG. 2 (d)), the photoresist over development step (FIG. 2 (e)), the metal mask deposition step 2 (g)), a metal mask pattern forming step (Fig. 2 (g)), an etching step (Fig. 2 (j). As shown in FIG. 2A, except for forming the semiconductor layer and the dielectric layer on the substrate and forming the three-dimensional structure, the remaining process is the same as the nano-pattern forming process shown in FIG. 1 .

도 2의 (a)에 도시된 바와 같이, 반도체층 및 유전체층 형성 단계는, 기판(200) 상에 반도체층(210) 및 유전체층(212)을 형성하는 것일 수 있다.As shown in FIG. 2A, the semiconductor layer and the dielectric layer formation step may be performed by forming the semiconductor layer 210 and the dielectric layer 212 on the substrate 200.

일 측에 따르면, 상기 기판(200)은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the substrate 200 may be made of a material selected from the group consisting of Al 2 O 3 , Si, SiO 2 , SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl 2 O 4 , LiAlO 2 and LiGaO 2 And at least one selected from the group consisting of

일 측에 따르면, 상기 기판(200)은 평평한 기판(planar substrate) 및 요철 기판(patterned substrate)을 포함하는 것일 수 있다.According to one aspect, the substrate 200 may include a planar substrate and a patterned substrate.

일 측에 따르면, 반도체층(210)은 도핑되지 않은(undoped) 반도체층 및 n-형 반도체층을 포함하는 것일 수 있다.According to one aspect, the semiconductor layer 210 may comprise an undoped semiconductor layer and an n-type semiconductor layer.

일 측에 따르면, 상기 도핑되지 않은 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the undoped semiconductor layer includes at least one selected from the group consisting of GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs and GaInNSb And may include any one of them.

일 측에 따르면, 상기 n-형 반도체층은, 상기 도핑되지 않은 반도체 물질에 n-형 불순물 원소가 더 포함될 수 있고, 상기 n-형 불순물은 N, P, As, Ge, Si, Cu, Ag, Au, Sb 및 Bi로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the n-type semiconductor layer may further include an n-type impurity element in the undoped semiconductor material, and the n-type impurity may include N, P, As, Ge, Si, Cu, Ag , Au, Sb, and Bi.

일 측에 따르면, 상기 반도체층(210)은 1 ㎛ 내지 10 ㎛ 두께로 형성될 수 있고, 바람직하게는 3 ㎛ 일 수 있다. 상기 반도체층(210)의 두께가 1 ㎛ 미만인 경우 품질이 충분히 좋지 않을 수 있고, 10 ㎛ 초과인 경우 반도체층의 균열이 일어날 수 있다.According to one aspect, the semiconductor layer 210 may be formed to a thickness of 1 占 퐉 to 10 占 퐉, and preferably 3 占 퐉. If the thickness of the semiconductor layer 210 is less than 1 탆, the quality may not be sufficiently good, and if it is more than 10 탆, cracking of the semiconductor layer may occur.

일 측에 따르면, 상기 반도체층(210)은 900℃ 내지 1,200℃의 온도 범위 및 50 torr 내지 500 torr의 압력 범위에서 실시될 수 있으며, Ⅲ-Ⅴ족 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다. 예를 들어, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 수소 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the semiconductor layer 210 may be implemented at a temperature ranging from 900 ° C. to 1200 ° C. and a pressure ranging from 50 torr to 500 torr and may be performed using various methods known as III-V compound semiconductor growth methods . For example, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), organometallic vapor phase crystallization A metal organic vapor phase epitaxy (MOVPE) method, and a halide chemical vapor deposition (HCVD) method.

일 측에 따르면, 반도체층(210)은, 0.1 nm 내지 20 nm 범위의 두께의 양자 우물 층(미도시)을 더 포함할 수 있다. 반도체의 우물로 적용된 구조에 n-도핑 또는 p-도핑을 적용할 수 있다. 상기 반도체층의 우물로 적용된 구조에 우물 또는 장벽의 모양을 변화 시켜서 적용할 수 있다. 또한, 본 발명의 발광소자는, 0.1 nm 내지 20 nm 범위의 두께의 양자 장벽 층(미도시)을 더 포함할 수 있다. 상기 반도체층의 우물로 적용된 구조에 우물 또는 장벽의 성분을 점차 변화 시켜서 적용할 수도 있다.According to one aspect, the semiconductor layer 210 may further include a quantum well layer (not shown) having a thickness in the range of 0.1 nm to 20 nm. N-doping or p-doping can be applied to structures applied as semiconductor wells. The shape of the well or the barrier may be changed in the structure applied to the well of the semiconductor layer. The light emitting device of the present invention may further include a quantum barrier layer (not shown) having a thickness in the range of 0.1 nm to 20 nm. It is also possible to apply the composition of the well or the barrier gradually changing the structure applied to the well of the semiconductor layer.

일 측에 따르면, 상기 반도체층(210) 상의 적어도 일부분에 유전체층(212)이 형성될 수 있다. 상기 유전체층(212)은 SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 바람직하게는, 상기 유전체층(212)은 SiO2일 수 있다.According to one aspect, a dielectric layer 212 may be formed on at least a portion of the semiconductor layer 210. The dielectric layer 212 may be at least one selected from the group consisting of SiN x , SiO x , Si x N y , Si x ON y , SiC x , Al 2 O 3 , TiO 2 , TiN, AlN, ZrO 2 , TiAIN and TiSiN. One may be included. Preferably, the dielectric layer 212 may be SiO 2.

일 측에 따르면, 상기 유전체층(212)은 10 nm 내지 2 ㎛ 두께로 형성될 수 있다. 상기 유전체층(212)의 두께가 10 nm 미만인 경우 균일한 형성에 문제가 될 수 있고, 2 ㎛ 초과인 경우 공정과 성장에 문제가 될 수 있다.According to one aspect, the dielectric layer 212 may be formed to a thickness of 10 nm to 2 占 퐉. If the thickness of the dielectric layer 212 is less than 10 nm, it may be a problem in uniform formation, and if it is more than 2 탆, it may cause problems in process and growth.

도 2의 (b)에 도시된 바와 같이, 포토레지스트 도포 단계는, 상기 유전체층(212) 상에 포토레지스트(220)를 도포하는 것일 수 있다. As shown in FIG. 2 (b), the photoresist applying step may be to apply the photoresist 220 on the dielectric layer 212.

일 측에 따르면, 상기 유전체층(212) 상에 상기 포토레지스트(220)를 도포하는 방법으로는 스핀코팅, 분사 또는 증착의 방법을 이용할 수 있다.According to one aspect, a method of applying the photoresist 220 on the dielectric layer 212 may be a spin coating method, a spraying method, or a deposition method.

도 2의 (c)에 도시된 바와 같이, 포토레지스트 노광 단계는, 마스크(240)를 통해 상기 포토레지스트(220)를 노광하는 단계이다.As shown in FIG. 2 (c), the photoresist exposure step is a step of exposing the photoresist 220 through a mask 240.

도 2의 (d)에 도시된 바와 같이, 포토레지스트 현상 단계는, 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 것일 수 있다.As shown in FIG. 2 (d), the photoresist developing step may be a step of developing the exposed photoresist to form a photoresist pattern.

일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상, 1 초 내지 1,000 초 적용하여 상기 포토레지스트 패턴(220a)의 크기를 조절하는 것일 수 있다. 또한, 포토레지스트 패턴의 크기뿐만 아니라 높이도 조절하는 것일 수 있다. 상기 포토레지스트(220)를 1 초 미만으로 현상하는 경우, 현상 시간이 너무 짧아 포토레지스트 패턴(220a)의 형성이 용이하지 않아, 포토레지스트 패턴(220a)이 형성되기 어려울 수 있다. 현상 시간이 짧을수록 포토레지스트 패턴(220a)은 크고 포토레지스트 패턴(220a)들 사이에 간격이 좁게 형성될 수 있다. 현상 시간이 오래될수록 오버 현상(over develop)되어 포토레지스트 패턴(220a)은 작아지고 포토레지스트 패턴(220a)들 사이에 간격도 넓어지게 될 수 있다. 이에 따라, 상기 포토레지스트(220)의 두께, 노광 조건 또는 현상 조건의 조절을 통해 상기 포토레지스트 패턴(220a)의 크기와 높이를 다양하게 제작할 수 있다.According to one aspect, the step of developing the exposed photoresist to form a photoresist pattern may include adjusting the size of the photoresist pattern 220a by applying the developing time for at least 1 second to 1 second to 1,000 seconds Lt; / RTI > It is also possible to adjust the height as well as the size of the photoresist pattern. When the photoresist 220 is developed for less than 1 second, the development time is too short to form the photoresist pattern 220a, which may make it difficult to form the photoresist pattern 220a. The shorter the development time, the larger the photoresist pattern 220a and the narrower spacing between the photoresist patterns 220a. As the developing time becomes longer, the photoresist pattern 220a is over developed so that the photoresist pattern 220a becomes smaller and the interval between the photoresist patterns 220a becomes wider. Accordingly, the size and height of the photoresist pattern 220a can be variously adjusted by adjusting the thickness of the photoresist 220, the exposure conditions, or the development conditions.

일 측에 따르면, 네거티브 포토레지스트를 사용한 경우, 도 2의 (d)에 도시된 바와 같이, 현상 단계는 현상액을 이용하여 노광된 포토레지스트 부분이 현상에 의해 잔류하는 포토레지스트는, 포토레지스트 패턴(220a)이 되고, 노광되지 않은 포토레지스트 부분을 제거함으로써 이루어질 수 있다. 이때, 현상 시간을 조절하여, 다양한 크기의 포토레지스트 패턴(220a)을 제조할 수 있다.According to one aspect of the present invention, in the case where a negative photoresist is used, as shown in FIG. 2 (d), in the developing step, the photoresist portion, which is exposed using the developer, 220a, and removing the unexposed portions of the photoresist. At this time, the photoresist pattern 220a having various sizes can be manufactured by adjusting the developing time.

도 2의 (e)에 도시된 바와 같이, 포토레지스트 오버 현상 단계는, 상기 현상 시간을 길게 하여 오버 현상하는 것일 수 있다. 오버 현상함으로써, 포토레지스트 패턴(120a)의 크기는 작고, 포토레지스트 패턴(120a) 간의 간격이 넓게 형성되는 것일 수 있다.As shown in FIG. 2 (e), the photoresist over developing step may be to perform the over development by lengthening the developing time. By over development, the size of the photoresist pattern 120a may be small and the spacing between the photoresist patterns 120a may be widely formed.

도 2의 (f)에 도시된 바와 같이, 금속 마스크 증착 단계는, 기판 상에 금속 마스크(260)를 증착하는 것일 수 있다.As shown in FIG. 2 (f), the metal mask deposition step may be to deposit a metal mask 260 on the substrate.

일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the metal mask is made of a metal such as Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, Zr, and the like.

일 측에 따르면, 상기 금속 마스크는, 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터(sputter) 및 펄스레이저 증착기(pulse laser deposition; PLD)로 이루어진 군에서 선택된 적어도 어느 하나의 증착기를 이용하여 증착될 수 있다.According to one aspect, the metal mask may be at least one selected from the group consisting of an e-beam evaporator, a thermal evaporator, a sputter, and a pulse laser deposition (PLD) Can be deposited using an evaporator.

도 2의 (g)에 도시된 바와 같이, 금속 마스크 패턴 형성 단계는, 포토레지스트 패턴(220a)을 제거하는 것일 수 있다. 상기 포토레지스트 패턴(220a)을 제거함과 동시에 상기 포토레지스트 패턴(220a) 상에 형성된 금속 마스크(260)를 제거하여, 금속 마스크 패턴(260a)을 형성하는 것일 수 있다.As shown in FIG. 2 (g), the metal mask pattern forming step may be to remove the photoresist pattern 220a. The photoresist pattern 220a may be removed and the metal mask 260 formed on the photoresist pattern 220a may be removed to form the metal mask pattern 260a.

일 측에 따르면, 기판 상의 상기 포토레지스트 패턴(220a)의 제거는 물리적 또는 화학적으로 제거하는 것일 수 있으며, 포토리소그래피 공정에서 현상된 포토레지스트의 제거를 위해 통상적으로 사용하는 물질 및 방법을 이용하여 수행될 수 있다.According to one aspect, removal of the photoresist pattern 220a on the substrate may be physical or chemical removal, and may be performed using materials and methods commonly used for photoresist removal in a photolithographic process .

도 2의 (h)에 도시된 바와 같이, 식각 단계는, 금속 마스크 패턴(260a)을 통해 유전체층(212)을 식각하는 것일 수 있다. 금속 마스크 패턴(260a)이 있는 유전체층(212) 부분은 식각이 되지 않고, 금속 마스크 패턴(260a)이 없는 유전체층(212) 부분만 식각되어 유전체층(212) 부분은 유전체층 패턴(212a)이 형성되는 것일 수 있다.As shown in FIG. 2 (h), the etching step may be to etch the dielectric layer 212 through the metal mask pattern 260a. The portion of the dielectric layer 212 having the metal mask pattern 260a is not etched and only the portion of the dielectric layer 212 having no metal mask pattern 260a is etched so that the dielectric layer 212 is formed with the dielectric layer pattern 212a .

일 측에 따르면, 상기 식각은 반응성 이온식각(reactive ion etching; RIE), 유도 결합형 플라즈마(inductively coupled plasma; ICP) 또는 RIE-ICP 장비를 이용하여 수행하는 것일 수 있다.According to one aspect, the etching may be performed using reactive ion etching (RIE), inductively coupled plasma (ICP), or RIE-ICP equipment.

도 2의 (i)에 도시된 바와 같이, 금속 마스크 패턴(260a) 제거 단계는, 상기 식각 후에 잔여 금속 마스크 패턴(260a)을 제거하여 홀패턴(202)을 포함하는 나노패턴을 형성하는 것일 수 있다.As shown in FIG. 2 (i), the step of removing the metal mask pattern 260a may be to remove the remaining metal mask pattern 260a after the etching to form a nano pattern including the hole pattern 202 have.

상기 홀패턴(202)은, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 상기 홀패턴(202)의 하단 부분에 유전체층(212)이 노출되는 것일 수 있다.The hole pattern 202 may include at least one selected from the group consisting of a circle, an ellipse, a square, a triangle, a polygon, a straight line, and a curve. And the dielectric layer 212 may be exposed to the lower end of the hole pattern 202.

도 2의 (j)에 도시된 바와 같이, 3차원 구조체 형성 단계는, 상기 홀패턴(202)을 통하여 반도체층을 성장시켜 3차원 구조체(230)를 형성하는 것일 수 있다.As shown in FIG. 2J, the three-dimensional structure forming step may include forming the three-dimensional structure 230 by growing a semiconductor layer through the hole pattern 202.

일 측에 따르면, 상기 3차원 구조체(230)의 형성은 상기 반도체층(210)과 동일한 물질을 성장시켜 형성하는 것일 수 있다. 상기 3차원 구조체(230)는 900℃ 내지 1,200℃의 온도 범위 및 50 torr 내지 500 torr의 압력 범위에서 실시될 수 있다. 상기 3차원 구조체(230)의 성장 방법은, 예를 들어, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 혼성 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the three-dimensional structure 230 may be formed by growing the same material as the semiconductor layer 210. The three-dimensional structure 230 can be performed at a temperature ranging from 900 ° C. to 1,200 ° C. and a pressure range from 50 torr to 500 torr. The method of growing the three-dimensional structure 230 may be performed by, for example, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy , at least one selected from the group consisting of molecular beam epitaxy (MBE), metal organic vapor phase epitaxy (MOVPE), and halide chemical vapor deposition (HCVD) .

일 측에 따르면, 상기 3차원 구조체(230)는, 동일하거나 또는 상이한 형태를 포함할 수 있고, 예를 들어, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 보다 구체적으로, 다각형뿔 단독; 다각형뿔과 평평한 상부를 갖도록 잘린 형태의 다각형뿔의 조합; 다각형뿔과 다각형 기둥 형태의 조합; 다각형뿔과 평평한 상부를 갖도록 잘린 형태의 다각형의 링의 조합; 다각형뿔, 평평한 상부를 갖도록 잘린 형태 다각형뿔과 다각형 기둥 형태의 조합; 등일 수 있다.According to one aspect, the three-dimensional structure 230 may include the same or different shapes and may include, for example, a cone, a polygonal horn, a cylinder, a polygonal column, a circular ring, a polygonal ring, A polygonal horn, a circular ring, and a ring-shaped nano-pattern of a polygonal ring shape. More specifically, a polygonal horn alone; A combination of a polygonal horn and a truncated polygonal horn having a flat top; A combination of a polygonal horn and a polygonal column; A combination of a polygonal horn and a cut polygonal ring to have a flat top; Polygonal horn, truncated shape with flat top, polygonal horn and polygonal column type combination; And so on.

도 3은 본 발명의 일 실시예에 따른 3차원 구조체의 형태의 예시들을 나타낸 도면이다. 도 3의 (a)는 피라미드와 같은 육각뿔이 복수 개로 이루어진 3차원 구조체를 나타낸 것이다. 도 3의 (b)는 로드 형상이 복수 개로 이루어진 3차원 구조체를 나타낸 것이다. 도 3의 (c)는 상부가 편편한 라인 형상이 복수 개로 이루어진 3차원 구조체 등일 수 있다.3 is a diagram illustrating examples of the shape of a three-dimensional structure according to an embodiment of the present invention. 3 (a) shows a three-dimensional structure having a plurality of hexagonal horns such as a pyramid. Fig. 3 (b) shows a three-dimensional structure composed of a plurality of rod shapes. 3 (c) can be a three-dimensional structure or the like having a plurality of line shapes having a flat upper part.

일 측에 따르면, 상기 3차원 구조체(230)는 서로 동일하거나 또는 상이한 크기의 3차원 구조체로 구성될 수 있다. 상기 3차원 구조체의 밑면 직경, 깊이, 높이 등이 동일하거나 또는 상이할 수 있다. 상기 3차원 구조체는, 예를 들어, 1 nm 내지 10 ㎛ 밑면 직경 및/또는 5 nm 내지 50 ㎛ 높이를 가질 수 있다.According to one aspect, the three-dimensional structure 230 may be composed of three-dimensional structures having the same or different sizes. The bottom diameter, depth, height, etc. of the three-dimensional structure may be the same or different. The three-dimensional structure may have, for example, a bottom diameter of 1 nm to 10 μm and / or a height of 5 nm to 50 μm.

일 측에 따르면, 상기 3차원 구조체(230)는 랜덤하게 배열되거나 또는 규칙적으로 배열될 수 있다. 상기 3차원 구조체는 단일 또는 2종 이상의 단위 패턴이 혼합되어 배열될 수 있다. 복수 개의 3차원 구조체 배열의 간격, 각도, 형태 등은 본 발명의 범위를 벗어나지 않는 한, 발광소자의 적용 분야 등에 따라 적절하게 선택될 수 있다.According to one aspect, the three-dimensional structures 230 may be randomly arranged or arranged regularly. The three-dimensional structure may be arranged by mixing a single unit pattern or two or more unit patterns. The spacing, angle, shape, etc. of the arrangement of a plurality of three-dimensional structures can be appropriately selected in accordance with the application field of the light-emitting element, etc., without departing from the scope of the present invention.

일 측에 따르면, 본 발명의 발광소자는, 발광하는 빛의 파장을 조절하기 위해서 3차원 구조체 상의 적어도 일 부분에 활성층(미도시)을 더 포함할 수 있다. 상기 활성층은 단일 또는 복수 층으로 형성될 수 있으며, 상기 복수 층은 동일하거나 또는 상이한 성장율의 활성층을 포함할 수 있다. 상기 활성층은, nxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1), 구체적으로, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect of the present invention, the light emitting device of the present invention may further include an active layer (not shown) on at least one portion of the three-dimensional structure to control the wavelength of emitted light. The active layer may be formed as a single layer or a plurality of layers, and the plurality of layers may include the same or different growth rates of active layers. The active layer, n x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), specifically, GaN, GaNP, GaNAs, GaNSb , AlGaN, And may include at least one selected from the group consisting of InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs and GaInNSb.

일 측에 따르면, 상기 활성층은 650℃ 내지 850℃의 온도 범위에서 성장되고, 원하는 활성층의 성장율에 따라 상기 온도 범위는 적절하게 선택될 수 있다. 상기 활성층의 성장 방법은, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 혼성 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the active layer is grown in the temperature range of 650 ° C to 850 ° C, and the temperature range can be appropriately selected according to the growth rate of the desired active layer. The active layer may be grown by metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), or organic vapor phase epitaxy Metal organic vapor phase epitaxy (MOVPE), and halide chemical vapor deposition (HCVD). The metal organic vapor phase epitaxy (MOVPE) and halide chemical vapor deposition (HCVD) may be used.

일 측에 따르면, 상기 활성층은 발광 물질을 포함하고, 3차원 구조체 상에 활성층을 형성하게 되면, 3차원 구조체의 형태, 예를 들어, 3차원 구조체의 면에 따라 활성층의 두께 및 함량이 변화되어 각기 다른 영역대의 파장을 발광할 수 있다. 3차원 구조체 형태, 구조체의 상단면, 옆면 등에 따라서 상이한 파장대의 빛이 발광하는 것을 확인할 수 있다. 이러한 3차원 구조체를 단일 발광소자 웨이퍼로 제조하면 넓은 대역의 스펙트럼을 발광함으로써 형광체 없이 백색 발광소자의 제조가 가능하다. 또한, 기존 2차원 평면 구조를 갖는 발광소자에서 나타났던 결함 및 내부 전기장 문제가 개선 가능하고, 효율이 높다. 또한, 형광체 제조 및 관련 공정이 필요 없으므로 큰 공정 비용 절감을 기대할 수 있다.According to one aspect, the active layer includes a light emitting material. When the active layer is formed on the three-dimensional structure, the thickness and the content of the active layer are changed according to the shape of the three-dimensional structure, for example, It is possible to emit the wavelengths of different area band. It can be seen that light of different wavelength band is emitted according to the shape of the three-dimensional structure, the top surface of the structure, the side surface, and the like. By fabricating such a three-dimensional structure as a single light-emitting device wafer, it is possible to manufacture a white light-emitting device without a phosphor by emitting a broad spectrum spectrum. In addition, defects and internal electric field problems in the conventional light emitting device having a two-dimensional planar structure can be improved and the efficiency is high. In addition, since a phosphor manufacturing process and a related process are not required, a large process cost reduction can be expected.

도 4는 본 발명의 일 실시예에 따른 발광소자를 나타내는 단면도이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광소자(300)는, 기판(200), n-형 반도체층(210), 유전체층(212), 3차원 구조체(230), p-형 반도체층(232), n-형 금속 전극층(234) 및 p-형 금속 전극층(236)을 포함할 수 있다.4 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention. 4, a light emitting device 300 according to an exemplary embodiment of the present invention includes a substrate 200, an n-type semiconductor layer 210, a dielectric layer 212, a three-dimensional structure 230, a p- A semiconductor layer 232, an n-type metal electrode layer 234, and a p-type metal electrode layer 236.

일 측에 따르면, 상기 3차원 구조체(230) 상에 형성된 p-형 반도체층(232)은 도핑되지 않은 반도체층에 p-형 불순물 원소가 더 포함될 수 있다. 상기 p-형 불순물은 Mg, B, In, Ga, Al 및 Tl로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to one aspect, the p-type semiconductor layer 232 formed on the three-dimensional structure 230 may further include a p-type impurity element in the undoped semiconductor layer. The p-type impurity may include at least one selected from the group consisting of Mg, B, In, Ga, Al and Tl.

일 측에 따르면, 상기 n-형 금속 전극층(234)은 n-형 반도체층(210)의 적어도 일부분에 형성되는 것일 수 있다. 상기 n-형 금속 전극층은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 IZO(indium zinc oxide)로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. According to one aspect, the n-type metal electrode layer 234 may be formed on at least a portion of the n-type semiconductor layer 210. The n-type metal electrode layer may be made of at least one selected from the group consisting of Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, tin oxide, AZO (aluminum zinc oxide), and IZO (indium zinc oxide).

일 측에 따르면, 상기 p-형 금속 전극층(236)은 p-형 반도체층의 적어도 일부분에 형성되고, p-형 금속 전극층은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 IZO(indium zinc oxide)로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 상기 n-형 금속 전극층(234) 및 p-형 금속 전극층(236)은 오믹 전자로 작용하여 발광소자에 전류를 공급하여 전기구동이 가능하고, 30 nm 내지 200 nm 두께로 형성될 수 있다.The p-type metal electrode layer 236 is formed on at least a portion of the p-type semiconductor layer and the p-type metal electrode layer is formed of Co, Ir, Ta, Cr, Mn, Mo, Tc, At least one selected from the group consisting of Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, indium tin oxide (AZO) One may be included. The n-type metal electrode layer 234 and the p-type metal electrode layer 236 function as ohmic electrons and can be electrically driven by supplying current to the light emitting device, and may be formed to a thickness of 30 nm to 200 nm.

본 발명에서 제시한 증착 방법 및 화합물의 성장방법은 통상적인 공정 조건을 이용하고 있을 뿐, 특별히 제한하지 않으며, 본 발명의 기술 분야에서 통상의 기술자는 본 발명의 기재 사항으로 용이하게 이해할 수 있다. 상기 제조방법은 본 발명의 범위를 벗어나지 않는 한, 통상적인 발광소자 제조에 적용되는 공정을 더 포함할 수 있으며, 식각 공정, 증착 공정, 금속 증착 공정 등일 수 있으며, 구체적인 공정 조건은 특별히 제한하지 않는다.The deposition method and the growth method of the present invention can be easily understood by those skilled in the art without departing from the scope of the present invention. The above manufacturing method may further include a process applied to the manufacture of a conventional light emitting device, and may be an etching process, a deposition process, a metal deposition process, and the like, and the specific process conditions are not particularly limited .

도 2에서는, 현상 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것을 설명하였지만, 본 발명은 기판 상에 형성된 포토레지스트를 플라즈마 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것일 수도 있다.In FIG. 2, the development process is performed to adjust the size and spacing of the photoresist pattern. However, the present invention can be performed by plasma-treating the photoresist formed on the substrate to adjust the size and spacing of the photoresist pattern.

일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.According to one aspect, the plasma treatment is performed using at least one gas selected from the group consisting of oxygen, nitrogen, hydrogen, argon, carbon fluoride (C x F y ), helium, neon, krypton, xenon, And the plasma treatment may be performed using an inductively coupled plasma (ICP).

일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다. 상기 플라즈마 처리는, 100 mTorr 내지 3,000 mTorr의 압력에서 수행되는 것일 수 있다. 플라즈마 상태의 산소 라디칼이 포토레지스트와 화학 반응을 일으키는 것을 촉진시킬 수 있다.According to one aspect of the present invention, in the plasma treatment, the photoresist is isotropically etched using a plasma generated by applying a microwave, and the microwave may have a power of 10 W or more. The plasma treatment may be performed at a pressure of 100 mTorr to 3,000 mTorr. The oxygen radical in the plasma state can promote the chemical reaction with the photoresist.

일 측에 따르면, 현상 처리뿐만 아니라 플라즈마 처리에 의하여 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.According to one aspect, it is possible to control the size of the photoresist pattern by a plasma treatment as well as a development treatment.

또 다른 실시예에 따르면, 기판; 상기 기판 상에 형성된 n-형 반도체층; 상기 n-형 반도체층 상의 적어도 일부분에 형성되는 3차원 구조체를 포함하는 반도체층; 상기 3차원 구조체층 상에 p-형 반도체층을 포함하고, 상기 3차원 구조체를 포함하는 반도체층은 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.According to yet another embodiment, there is provided a lithographic apparatus comprising: a substrate; An n-type semiconductor layer formed on the substrate; A semiconductor layer including a three-dimensional structure formed on at least a portion of the n-type semiconductor layer; And a p-type semiconductor layer on the three-dimensional structure layer, wherein the semiconductor layer including the three-dimensional structure is at least one selected from the group consisting of cones, polygonal horns, cylinders, polygonal columns, circular rings, One may be included.

일 측에 따르면, 상기 발광소자는, 상기 다른 실시예에 따른 발광소자의 제조방법에 의해 제조된 것일 수 있다.According to one aspect of the present invention, the light emitting device may be one manufactured by the method of manufacturing the light emitting device according to another embodiment.

일 측에 따르면, 상기 발광소자는, 도 4에 도시된 발광소자일 수 있다.According to one aspect, the light emitting device may be the light emitting device shown in FIG.

일 측에 따르면, 상기 3차원 구조체를 포함하는 발광소자는 2차원 평면 구조를 갖는 발광 소자에 비해, 결함 및 내부 전기장 효과를 줄일 수 있으며, 3차원 구조체의 다양한 면을 이용하여, 형광체 없이도 백색 발광 소자가 될 수 있다.According to one aspect of the present invention, the light emitting device including the three-dimensional structure can reduce defects and internal electric field effects as compared with a light emitting device having a two-dimensional planar structure. By using various surfaces of the three- Lt; / RTI >

일 측에 따르면, 나노 사이즈의 3차원 구조체는, 발광소자뿐만 아니라, 태양전지, 광 감지기 및 수광소자에 또한 응용이 가능하다. 태양전지의 경우 다양한 면을 갖는 3차원 구조체를 이용하게 되면 넓은 영역대 스펙트럼의 흡수가 가능하므로, 높은 효율의 소자 제작을 기대할 수 있다.According to one aspect, the nano-sized three-dimensional structure can be applied not only to a light emitting device but also to a solar cell, a photodetector, and a light receiving device. In the case of a solar cell, if a three-dimensional structure having various planes is used, it is possible to absorb a wide region-to-spectral region, so that a high efficiency device can be expected.

이하, 하기 실시예 및 비교예를 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나, 본 발명의 기술적 사상이 그에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to the following examples and comparative examples. However, the technical idea of the present invention is not limited or limited thereto.

실시예Example 1 One

금속 유기 화학 기상 증착(metal organic chemical vapor deposition; MOCVD)법을 이용하여, 1080℃에서 c-plane 사파이어 기판 상에 반도체층으로서 n-형 GaN층 3 ㎛을 증착하였다. 이어서, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition; PECVD)법을 이용하여, 350℃에서 유전체층으로서 SiO2 100 nm를 증착하였다. SiO2 상에 포토레지스트를 도포한 후 2,000 rpm 속도로 스핀코터를 회전시켜 포토레지스트 층을 형성하였다. 내경 2 ㎛, 외경 10 ㎛ 그리고 패턴 주기 16㎛의 링 모양 패턴이 형성된 마스크를 통하여, 300 nm 파장대, 300 mJ 에너지량의 자외선을 조사하여 포토레지스트를 노광하였다. 이어서, 현상액을 이용하여 현상 시간 35 초 동안 현상하여 포토레지스트 패턴을 형성하였다. 뒤이어, 포토레지스트 패턴을 포함하는 기판 상에 전자빔 증착기(e-beam evaporator)를 이용하여 Ni을 100 nm 증착하였다. Ni 증착 후, 리프트오프 방법으로, 전자선 레지스트의 박리액에 침지하여 포토레지스트 및 포토레지스트 상에 형성된 Ni을 제거하였다. Ni로 이루어지는 마스크 패턴을 기판 상에 형성하였다. 계속해서, 반응성 이온식각-유도 결합형 플라즈마(RIE-ICP) 장치에 기판을 도입하고, 3불화메탄(CHF3) 가스를 이용하여 식각을 10분 동안 실시하였다. 그 후, 30℃의 염산에 기판을 15 분 동안 침지시켜 Ni의 마스크 패턴을 제거하고, SiO2 상에 홀패턴을 형성하였다. 이어서, MOCVD를 이용하여 1080℃ 에서 GaN를 성장시켜, 홀패턴을 통하여 돌출한 육각형뿔의 GaN 피라미드 3차원 나노구조체를 형성하였다. 육각형뿔의 GaN 피라미드 3차원 나노구조체 상에 680℃의 온도에서 InGaN 활성층을 형성시켜 발광소자를 제조하였다.An n-type GaN layer of 3 占 퐉 was deposited as a semiconductor layer on a c-plane sapphire substrate at 1080 占 폚 by metal organic chemical vapor deposition (MOCVD). Subsequently, using plasma enhanced chemical vapor deposition (PECVD), SiO 2 100 nm. SiO 2 , And then the spin coater was rotated at a speed of 2,000 rpm to form a photoresist layer. The photoresist was exposed by irradiating ultraviolet rays having a wavelength of 300 nm and an energy of 300 mJ through a mask having an inner diameter of 2 mu m, an outer diameter of 10 mu m and a ring-shaped pattern having a pattern period of 16 mu m. Subsequently, development was carried out using a developing solution for 35 seconds to form a photoresist pattern. Next, 100 nm of Ni was deposited on the substrate including the photoresist pattern using an electron beam evaporator (e-beam evaporator). After the Ni deposition, the photoresist and Ni formed on the photoresist were removed by immersing in a stripping solution of the electron beam resist by a lift-off method. A mask pattern made of Ni was formed on the substrate. Subsequently, the substrate was introduced into a reactive ion etching-inductively coupled plasma (RIE-ICP) apparatus, and etching was performed for 10 minutes by using 3- trifluoromethane (CHF 3 ) gas. Thereafter, the substrate was immersed in hydrochloric acid at 30 캜 for 15 minutes to remove the mask pattern of Ni, and SiO 2 To form a hole pattern. Subsequently, GaN was grown at 1080 ° C using MOCVD to form a hexagonal pyramidal GaN three-dimensional nanostructure protruding through a hole pattern. The InGaN active layer was formed on the GaN pyramid three - dimensional nanostructure of hexagonal pyramid at a temperature of 680 캜 to prepare a light emitting device.

실시예Example 2 2

현상 시간을 45 초 동안 실시한 것을 제외하고, 실시예 1과 동일한 방법으로 발광소자를 제조하였다.A light emitting device was manufactured in the same manner as in Example 1, except that the development time was 45 seconds.

도 5는 본 발명의 실시예들에 따른 리프트오프 후 Ni 마스크 패턴의 광학 현미경 이미지를 나타낸 것이다 ((a) 실시예 1, (b) 실시예 2). 도 5를 참조하면, 현상 시간 35 초 진행한 실시예 1의 Ni 마스크 패턴의 외경은 10.8 ㎛이고, 내경은 1.43 ㎛인 것을 확인할 수 있고, 현상 시간 45 초 진행한 실시예 2의 Ni 마스크 패턴의 외경은 13.7 ㎛이고, 내경은 0.78 ㎛인 것을 확인할 수 있다. 현상 시간을 짧게 했을 때 Ni 마스크 패턴의 외경은 작게 형성되고 내경은 크게 형성되며, 현상 시간을 길게 했을 때 Ni 마스크 패턴의 외경은 크게 형성되고 내경은 작게 형성되는 것을 알 수 있다.FIG. 5 shows an optical microscope image of a Ni mask pattern after lift-off according to embodiments of the present invention ((a) Example 1, (b) Example 2). Referring to FIG. 5, it was confirmed that the Ni mask pattern of Example 1 having a development time of 35 seconds had an outer diameter of 10.8 mu m and an inner diameter of 1.43 mu m. The Ni mask pattern of Example 2 It can be confirmed that the outer diameter is 13.7 탆 and the inner diameter is 0.78 탆. When the developing time is shortened, the outer diameter of the Ni mask pattern is formed small and the inner diameter is formed large. When the developing time is long, the outer diameter of the Ni mask pattern is formed large and the inner diameter is formed small.

도 6은 본 발명의 실시예 2에 따른 3차원 구조체를 포함하는 발광소자의 주사전자현미경(SEM) 이미지를 나타낸 것이다. 도 6의 왼쪽에 있는 이미지는 넓은 면전에서의 SEM 이미지이고, 오른쪽에 있는 이미지는 3차원 구조 발광소자를 확대한 SEM 이미지이다. 밑면 직경이 0.86 ㎛의 육각형뿔의 GaN 피라미드 3차원 나노구조체가 형성된 것을 확인할 수 있다.6 is a scanning electron microscope (SEM) image of a light emitting device including a three-dimensional structure according to Example 2 of the present invention. The image on the left side of FIG. 6 is the SEM image in the wide front view, and the image on the right side is the SEM image in which the three-dimensional structure light emitting element is enlarged. It can be confirmed that a GaN pyramid three-dimensional nanostructure of hexagonal pyramid having a bottom diameter of 0.86 mu m is formed.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 제한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible. Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the equivalents of the appended claims, as well as the appended claims.

100, 200: 기판 102, 202: 홀패턴
120, 220: 포토레지스트 120a, 220a: 포토레지스트 패턴
140, 240: 마스크 160, 260: 금속 마스크층
160a, 260a: 금속 마스크 패턴 230: 3차원 구조체
210: 반도체층 212: 유전체층
232: p-형 반도체층 234: n-형 금속 전극층
236: p-형 금속 전극층 300: 발광소자100, 200: substrate 102, 202: hole pattern
120, 220: photoresist 120a, 220a: photoresist pattern
140, 240: mask 160, 260: metal mask layer
160a, 260a: metal mask pattern 230: three-dimensional structure
210: semiconductor layer 212: dielectric layer
232: p-type semiconductor layer 234: n-type metal electrode layer
236: p-type metal electrode layer 300: light emitting element

Claims (9)

기판 상에 반도체층 및 유전체층을 형성하는 단계;
상기 유전체층 상에 포토레지스트를 도포하는 단계;
마스크를 통해 상기 포토레지스트를 노광하는 단계;
상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계;
상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계;
상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계;
상기 금속 마스크 패턴을 제거하여 홀패턴을 형성하는 단계; 및
상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;
를 포함하는, 발광소자의 제조방법.
Forming a semiconductor layer and a dielectric layer on a substrate;
Applying a photoresist on the dielectric layer;
Exposing the photoresist through a mask;
Developing or exposing the exposed photoresist to form a photoresist pattern;
Forming a metal mask layer on the substrate including the photoresist pattern;
Removing the photoresist pattern to form a metal mask pattern;
Etching the dielectric layer through the metal mask pattern;
Removing the metal mask pattern to form a hole pattern; And
Growing a semiconductor layer through the hole pattern to form a three-dimensional structure;
Emitting device.
제1항에 있어서,
상기 마스크의 패턴 크기는 수 nm 이상이고,
상기 3차원 구조체는 1 nm 내지 10 ㎛ 밑면 직경 및 5 nm 내지 50 ㎛ 높이를 가지는 것인, 발광소자의 제조방법.
The method according to claim 1,
The pattern size of the mask is several nm or more,
Wherein the three-dimensional structure has a bottom diameter of 1 nm to 10 mu m and a height of 5 nm to 50 mu m.
제1항에 있어서,
상기 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것인, 발광소자의 제조방법.
The method according to claim 1,
Wherein the step of forming the photoresist pattern by the developing treatment is performed by adjusting the size of the photoresist pattern by applying the developing time for 1 second or more.
제1항에 있어서,
상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고,
상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것인, 발광소자의 제조방법.
The method according to claim 1,
The plasma treatment is carried out using at least one gas selected from the group consisting of oxygen, nitrogen, hydrogen, argon, carbon fluoride (C x F y ), helium, neon, krypton, xenon and radon,
Wherein the plasma treatment is performed by using an inductively coupled plasma (ICP).
제1항에 있어서,
상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고,
상기 마이크로파는, 10 W 이상의 전력을 가지는 것인, 발광소자의 제조방법.
The method according to claim 1,
The plasma treatment is a process of isotropically etching the photoresist using a plasma generated by applying a microwave,
Wherein the microwave has a power of 10 W or more.
제1항에 있어서,
상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
The method according to claim 1,
The three-dimensional structure includes a cone, a polygonal horn, a cylinder, a polygonal column, a circular ring, a polygonal ring, a truncated cone having a flat upper surface, a polygonal horn, Wherein the light emitting element includes at least one selected from the group consisting of a light emitting element and a light emitting element.
제1항에 있어서,
상기 기판은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
The method according to claim 1,
The substrate may be at least one selected from the group consisting of sapphire (Al 2 O 3 ), Si, SiO 2 , SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl 2 O 4 , LiAlO 2 and LiGaO 2 Wherein the light emitting layer is formed on the light emitting layer.
제1항에 있어서,
상기 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
The method according to claim 1,
Wherein the semiconductor layer includes at least one selected from the group consisting of GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, and GaInNSb. A method of manufacturing a light emitting device.
제1항에 있어서,
상기 유전체층은, SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
The method according to claim 1,
The dielectric layer may include at least one selected from the group consisting of SiN x , SiO x , Si x N y , Si x ON y , SiC x , Al 2 O 3 , TiO 2 , TiN, AlN, ZrO 2 , TiAIN and TiSiN Wherein the light emitting layer is formed on the light emitting layer.
KR1020180030658A 2018-03-16 2018-03-16 Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same KR20180061093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180030658A KR20180061093A (en) 2018-03-16 2018-03-16 Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180030658A KR20180061093A (en) 2018-03-16 2018-03-16 Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160250A Division KR20180060585A (en) 2016-11-29 2016-11-29 Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same

Publications (1)

Publication Number Publication Date
KR20180061093A true KR20180061093A (en) 2018-06-07

Family

ID=62621781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030658A KR20180061093A (en) 2018-03-16 2018-03-16 Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same

Country Status (1)

Country Link
KR (1) KR20180061093A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109490998A (en) * 2018-12-07 2019-03-19 中山科立特光电科技有限公司 A kind of preparation method of bilayer chiral structure
WO2020207009A1 (en) * 2019-04-09 2020-10-15 南京大学 Micro panchromatic qled array device based on deep silicon etching template quantum dot transfer process, and preparation method therefor
WO2021008051A1 (en) * 2019-07-16 2021-01-21 哈尔滨工业大学（深圳） Vertical etching process for preparing titanium dioxide with high aspect ratio

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117967A (en) * 2004-06-12 2005-12-15 학교법인 성균관대학 Manufacturing method of semiconductor device
KR20140077616A (en) * 2012-12-14 2014-06-24 삼성전자주식회사 Nano-structured light emitting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117967A (en) * 2004-06-12 2005-12-15 학교법인 성균관대학 Manufacturing method of semiconductor device
KR20140077616A (en) * 2012-12-14 2014-06-24 삼성전자주식회사 Nano-structured light emitting devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109490998A (en) * 2018-12-07 2019-03-19 中山科立特光电科技有限公司 A kind of preparation method of bilayer chiral structure
CN109490998B (en) * 2018-12-07 2021-03-16 吉林大学第一医院 Preparation method of double-layer chiral structure
WO2020207009A1 (en) * 2019-04-09 2020-10-15 南京大学 Micro panchromatic qled array device based on deep silicon etching template quantum dot transfer process, and preparation method therefor
US11050004B2 (en) 2019-04-09 2021-06-29 Nanjing University Micro panchromatic QLED array device based on quantum dot transfer process of deep silicon etching templates, and preparation method therefor
WO2021008051A1 (en) * 2019-07-16 2021-01-21 哈尔滨工业大学（深圳） Vertical etching process for preparing titanium dioxide with high aspect ratio

Similar Documents

Publication Publication Date Title
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
KR100709655B1 (en) Semiconductor Light Emitting Device and Method for Manufacturing the Same
TWI407588B (en) Semiconductor light emitting element and manufacturing method thereof
TWI476812B (en) Method for making light-emitting diode
TWI466326B (en) Light-emitting diode
KR101636104B1 (en) Method for manufacturing sapphire substrate, and semiconductor device
US8026119B2 (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
JP2007273746A (en) Method of micromachining solid-state surface and light emitting element
CN110797442A (en) Patterned substrate, LED epitaxial wafer and patterned substrate preparation method
US20130280893A1 (en) Method for production of selective growth masks using imprint lithography
KR20180061093A (en) Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same
JP4963867B2 (en) Method for creating light control structure, light control structure and semiconductor light emitting device
JP5229771B2 (en) Fine patterning method using azobenzene group polymer, and method for manufacturing nitride-based semiconductor light emitting device using the fine patterning method
KR20180060585A (en) Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same
TWI446587B (en) Light emitting diode
US8796716B2 (en) Light emitting diode
KR100714626B1 (en) Nitride based semiconductor light emitting devices and manufacturing methods
Polyakov et al. III‐Nitride Nanowires as Building Blocks for Advanced Light Emitting Diodes
CN108346721B (en) Manufacturing method of light emitting diode
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
KR101613557B1 (en) nitride semiconductor device and method for fabricating the same
JP2005311285A (en) Hyperbolic drum type element, and manufacturing method of the element using ion beam etching
KR102608234B1 (en) VERTICAL LIGHT EMItting NANOROD LASER DIODE AND METHOD OF THEREOF
KR102215920B1 (en) Substrate for light emitting diode and manufacturing method of the same
TW202228194A (en) Method of separating plurality of led structures from wafer

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application