KR20180060426A - Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof - Google Patents

Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof Download PDF

Info

Publication number
KR20180060426A
KR20180060426A KR1020160159901A KR20160159901A KR20180060426A KR 20180060426 A KR20180060426 A KR 20180060426A KR 1020160159901 A KR1020160159901 A KR 1020160159901A KR 20160159901 A KR20160159901 A KR 20160159901A KR 20180060426 A KR20180060426 A KR 20180060426A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
substrate
semi
insulating layer
Prior art date
Application number
KR1020160159901A
Other languages
Korean (ko)
Inventor
이현재
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020160159901A priority Critical patent/KR20180060426A/en
Publication of KR20180060426A publication Critical patent/KR20180060426A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

The present invention provides a nitride semiconductor device and a method for manufacturing the same. The nitride semiconductor device according to the present invention comprises: a substrate; a semi-insulating layer disposed on the substrate and having a plurality of nanodots formed of a material capable of providing an acceptor; a nitride semiconductor layer disposed on the semi-insulating layer; an operating layer disposed on the nitride semiconductor layer; a gate electrode disposed on the operating layer; and a source electrode and a drain electrode which are in contact with the nitride semiconductor layer and the operating layer with the gate electrode interposed therebetween. The nitride semiconductor device and the method for manufacturing the same according to the present invention diffuse the material providing the acceptor into the nitride semiconductor layer to form a highly insulating semi-insulating layer, thereby improving a pinch-off characteristic of the transistor, a breakdown voltage characteristic and the efficiency of the transistor.

Description

반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법{Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof}[0001] The present invention relates to a nitride semiconductor device having a semi-insulating layer and a method of manufacturing the same.

본 발명은 질화물 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 질화물 반도체를 이용하여 HEMT(High Electron Mobility Transistor)와 같은 전자 소자를 제조할 때, 억셉터를 제공할 수 있는 물질로 이루어진 복수의 나노 도트(nano-dot)를 형성하여 트랜지스터의 누설전류 및 동작전압 특성을 개선한 질화물 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor device and a manufacturing method thereof, and more particularly, to a nitride semiconductor device having a plurality of nitride semiconductor devices, To improve the leakage current and the operating voltage characteristics of the transistor, and a method of manufacturing the same.

질화물 반도체인 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등의 물질은 발광다이오드(LED)나 레이저 다이오드(LD) 등의 광학 소자 및 HEMT, MOS-FET 등과 같은 전자소자로 많은 관심을 받고 있다.Materials such as aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), indium gallium nitride (InGaN) and gallium nitride aluminum (GaAlN), which are nitride semiconductors, And optical devices such as HEMTs and MOS-FETs.

질화물 반도체 물질은 물성적으로 전자소자에 적용할 경우 기존 실리콘(Si: Sillicon) 반도체에 비하여 고효율, 고온, 고주파 및 경량화를 구현할 수 있는 장점이 있다.The nitride semiconductor material is advantageous in that it can realize high efficiency, high temperature, high frequency and light weight as compared with conventional silicon (Si: Sillicon) semiconductors when applied to electronic devices in terms of physical properties.

특히, 질화물 반도체 물질 중 하나인 질화갈륨(GaN)은 실리콘(Si) 대비 에너지 밴드 갭(Energy Band-gap)이 크고, 열적 화학적 안정성, 높은 전자 포화 속도 및 빠른 전자이동도 등 우수한 물성을 갖고 있어 광학소자뿐만 아니라 전자소자에 활발히 적용되고 있다. 이하에서는 질화물 반도체의 대표적인 물질인 질화갈륨(GaN)으로 제작된 전자소자의 특성을 향상시키기 위한 기술을 중심으로 설명하지만, 다른 질화물 반도체 물질, 예를 들어 질화알루미늄(AlN), AlGaN, InGaN 등에도 적용될 수 있다.Particularly, gallium nitride (GaN), which is one of the nitride semiconductor materials, has a large energy band gap relative to silicon (Si) and has excellent physical properties such as thermal chemical stability, high electron saturation velocity and fast electron mobility And is actively applied to electronic devices as well as optical devices. Hereinafter, a technique for improving the characteristics of an electronic device made of gallium nitride (GaN), which is a typical material of a nitride semiconductor, will be described. However, other nitride semiconductor materials such as aluminum nitride (AlN), AlGaN, InGaN and the like Can be applied.

질화물 반도체는 일반적으로 실리콘(Sillicon), 사파이어(Al2O3), 실리콘카바이트(SiC: Silicon Carbide) 또는 갈륨아세나드(GaAs) 기판 상에 성장시켜 질화물 반도체층을 형성한다. 질화물 반도체층이 기판 상에 성장되는 동안 실리콘(Si) 또는 산소(O) 등을 도핑(Doping)하면 질화물 반도체층의 도너(Donor)의 농도를 약 5×1017/cm3 이상으로 상승시킬 수 있다. 이와 같이, 도너의 도핑 농도가 증가하면 질화물 반도체층의 전도성이 높아진다.The nitride semiconductor is generally grown on a substrate of silicon (Sillicon), sapphire (Al 2 O 3 ), silicon carbide (SiC), or gallium arsenide (GaAs) to form a nitride semiconductor layer. Doping of silicon (Si), oxygen (O), or the like while the nitride semiconductor layer is grown on the substrate may raise the concentration of the donor of the nitride semiconductor layer to about 5 x 10 17 / cm 3 or more have. Thus, as the doping concentration of the donor increases, the conductivity of the nitride semiconductor layer increases.

또한, 두꺼운 질화물 반도체 기판을 성장시킬 때에도 상술한 바와 같은 도핑 기술을 적용하면 손쉽게 질화물 반도체 기판의 전도성을 높일 수 있다.Also, when the thick nitride semiconductor substrate is grown, the conductivity of the nitride semiconductor substrate can be easily increased by applying the above-described doping technique.

질화물 반도체는 대부분 MOCVD(Metal-organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 또는 MBE(Molecular Beam Epitaxy) 방법으로 성장된다. 특히, 질화갈륨(GaN)은 질소의 높은 휘발성으로 인해 발생되는 질소 공동(Nitrogen Vacancy)이나 질화갈륨층 형성시 첨가되는 산소와 같은 불순물의 영향으로 인해 도너 농도가 높아져 전도성이 높은 N형 타입 특성을 갖는다.Most of the nitride semiconductor is grown by MOCVD (Metal-organic Chemical Vapor Deposition), HVPE (Hydride Vapor Phase Epitaxy) or MBE (Molecular Beam Epitaxy) method. In particular, gallium nitride (GaN) has a higher donor concentration due to the influence of impurities such as nitrogen vacancy caused by the high volatility of nitrogen or oxygen added during the formation of the gallium nitride layer, .

도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.1 is a view showing a structure of a nitride semiconductor device according to the prior art.

도 1을 참조하면, 종래 질화물 반도체 소자로서의 HEMT는 기판(10), 상기 기판(10) 상에 배치된 완충층(12), 상기 완충층(12) 상에 배치된 반절연층(Semi-insulating layer: 14), 상기 반절연층(14) 상에 배치된 질화물 반도체층(16), 상기 질화물 반도체층(16) 상에 배치된 동작층(18), 상기 동작층(18) 상에 배치된 캡층(20), 상기 캡층(20) 상에 배치된 보호층(22), 상기 캡층(20)과 접촉된 게이트 전극(36), 상기 게이트 전극(36)을 사이에 두고 배치된 소스 전극(32) 및 드레인 전극(34)을 포함한다.Referring to FIG. 1, a conventional HEMT as a nitride semiconductor device includes a substrate 10, a buffer layer 12 disposed on the substrate 10, a semi-insulating layer 12 disposed on the buffer layer 12, 14, a nitride semiconductor layer 16 disposed on the semi-insulating layer 14, a working layer 18 disposed on the nitride semiconductor layer 16, a cap layer (not shown) disposed on the operating layer 18, A protective layer 22 disposed on the cap layer 20, a gate electrode 36 contacting the cap layer 20, a source electrode 32 disposed between the gate electrode 36 and the cap layer 20, Drain electrode 34 as shown in FIG.

상기 기판(10)은 질화물 반도체 물질과 다른 이종 기판으로써, 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), 갈륨아세나이드(GaAs) 기판 등일 수 있다.The substrate 10 may be a substrate different from the nitride semiconductor material, such as silicon (Si), sapphire (Al 2 O 3), silicon carbide (SiC), gallium arsenide (GaAs)

상기 완충층(12)은 반절연층(14)과 질화물 반도체층(16) 성장시 결정품질을 개선하기 위해 형성된 층으로써, 갈륨(Ga) 또는 알루미늄(Al)을 포함하는 질화물 반도체 물질을 사용하여 형성될 수 있다.The buffer layer 12 is formed to improve crystal quality when the semi-insulating layer 14 and the nitride semiconductor layer 16 are grown. The buffer layer 12 is formed using a nitride semiconductor material including gallium (Ga) or aluminum (Al) .

상기 반절연층(14)은 질화물 반도체 물질을 포함하며, 성장 중 억셉터 제공 물질인 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 바나듐(V) 등과 같은 원소를 반응기에 공급하여 일반적인 질화물 반도체층이 갖는 저항보다 높은 저항을 갖도록 한 층이다.The semi-insulating layer 14 includes a nitride semiconductor material. The semi-insulating layer 14 is formed of a nitride semiconductor material and is formed of a material such as carbon, iron (Fe), chromium (Cr), magnesium (Mg), manganese ) Is supplied to the reactor so as to have a resistance higher than that of a general nitride semiconductor layer.

상기 질화물 반도체층(16)은 상기 반절연층(14)이 성장된 후, 억셉터 제공 물질을 공급하지 않은, 즉 불순물이 첨가되지 않은(Undoped) 질화물 반도체층이다.The nitride semiconductor layer 16 is an undoped nitride semiconductor layer that does not supply an acceptor providing material after the semi-insulating layer 14 is grown.

특히, 상기 질화물 반도체층(16)은 이후 형성되는 동작층(18)과의 계면에서 이차원 전자 가스(Two Dimensional Electron Gas; 2DEG)가 형성되는데, HEMT 소자는 이를 채널층으로 사용한다. 이와 같이 2DEG로 형성되는 채널층은 불순물이 도핑된 채널층이 아니므로 고속응답 및 고주파 특성이 우수하고 높은 전력 밀도를 갖는 트랜지스터에 사용된다.In particular, a two dimensional electron gas (2DEG) is formed at the interface between the nitride semiconductor layer 16 and the operation layer 18 to be formed, and the HEMT device uses the same as a channel layer. Since the channel layer formed by 2DEG is not a channel layer doped with impurities, it is excellent in high-speed response and high-frequency characteristics and is used for a transistor having a high power density.

상기 동작층(18)은 불순물이 첨가되지 않은(Un-doped)은 질화물 반도체 물질로 형성하는데, 일반적으로 AlGaN을 사용한다.The working layer 18 is formed of a nitride semiconductor material that is not doped (un-doped), typically AlGaN.

상기 동작층(18) 상에는 질화물 반도체 물질로 형성된 캡층(20)과 산화실리콘(SiO2), 질화실리콘(SiN) 및 산화알루미늄(Al2O3) 등으로 구성된 보호층(22)을 형성한다.A cap layer 20 formed of a nitride semiconductor material and a protective layer 22 composed of silicon oxide (SiO 2 ), silicon nitride (SiN), and aluminum oxide (Al 2 O 3 ) are formed on the operation layer 18.

상기 소스 전극(32)과 드레인 전극(34)은 보호층(22), 캡층(20) 및 동작층(18)을 식각하여 형성한 비아홀(Via Hole)을 통해 상기 질화물 반도체층(16), 동작층(18)과 전기적으로 접속된다. 또한, 게이트 전극(36)은 캡층(20)을 사이에 두고 상기 동작층(18) 상부에 배치된다.The source electrode 32 and the drain electrode 34 are electrically connected to the nitride semiconductor layer 16 through a via hole formed by etching the passivation layer 22, the cap layer 20, Layer 18 as shown in FIG. Also, the gate electrode 36 is disposed above the operating layer 18 with the cap layer 20 therebetween.

질화물 반도체 물질로 구성된 전자소자, 예를 들어 HEMT(High Electron Mobility Transistor)를 형성하는 경우, 위에서 설명한 바와 같이, 트랜지스터의 채널층은 질화물 반도체층들의 계면에 형성되는 층이기 때문에 채널층(2DEG)을 통해 흘러야 할 전류가 다른 층으로 흐르는 등 소자의 특성을 저해할 우려가 있다. 따라서, HEMT와 같은 고속응답에 사용되는 트랜지스터가 양호한 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율향상을 위해서는 질화물 반도체층(16)보다 저항이 높은 반절연층(14)이 필수적이다.In the case of forming an electronic device composed of a nitride semiconductor material, for example, a HEMT (High Electron Mobility Transistor), as described above, since the channel layer of the transistor is a layer formed at the interface of the nitride semiconductor layers, There is a fear that the characteristics of the device, such as current flowing through other layers, may be deteriorated. Therefore, in order to improve the pinch-off characteristic, the breakdown voltage characteristic, and the transistor efficiency of the transistor used for the high-speed response such as the HEMT, a semi-insulating layer 14) is essential.

하지만, 종래 기술에서와 같이 질화물 반도체층 성장 중 억셉터 제공 물질을 추가하는 방식으로 반절연층을 형성하면, 질화물 반도체층을 형성하는 질화물질의 원자간 거리, 즉 격자가 틀어져 결함이 발생할 확률이 높아지는 문제가 있다.However, when the semi-insulating layer is formed by adding the acceptor providing material during the growth of the nitride semiconductor layer as in the prior art, the distance between atoms of the nitride material forming the nitride semiconductor layer, that is, the probability of occurrence of defects there is a problem.

또한, 성장되는 질화물 반도체층에 P형 불순물을 첨가하는 방식은 반응기(챔버) 내부에 P형 불순물들이 잔류하게 되어 이후 성장되는 층들의 신뢰도를 떨어뜨릴 수 있는 문제가 있다.In addition, in the method of adding the P-type impurity to the nitride semiconductor layer to be grown, the P-type impurity remains in the chamber (chamber), which lowers the reliability of later grown layers.

도 2는 종래 기술에 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태를 도시한 도면으로서, 도시된 바와 같이, 기판(10) 상에 형성되는 완충층(12)에서 발생된 결함(40)들이 반절연층(14) 및 그 상부에 성장되는 질화물 반도체층(16), 동작층(18) 등의 영역까지 그대로 전이되는 것을 볼 수 있다.FIG. 2 is a view showing a defect type in the semi-insulating layer region of the nitride semiconductor device according to the prior art. As shown in FIG. 2, defects 40 generated in the buffer layer 12 formed on the substrate 10 The nitride semiconductor layer 16 and the operating layer 18, which are grown on the semi-insulating layer 14 and the upper portion thereof, are transferred as they are.

이러한 결함들(40)의 전이는 결과적으로 질화물 반도체층(16) 상에 형성되는 트랜지스터의 채널층(2DEG) 및 동작층(18) 등에 영향을 주어 트랜지스터의 신뢰성을 떨어뜨리는 요인이 된다.Transition of these defects 40 will eventually affect the channel layer (2DEG) and the operating layer (18) of the transistor formed on the nitride semiconductor layer (16), thereby degrading the reliability of the transistor.

따라서, 질화물 반도체 소자에 형성되는 층들의 결함을 제어하면서, 반절연층 형성을 위해 사용하는 억셉터 제공 물질에 의해 소자 신뢰성이 저하되지 않도록 하는 기술이 요구된다.Therefore, there is a need for a technique for preventing the device reliability from being deteriorated by the acceptor providing material used for forming the semi-insulating layer while controlling the defects of the layers formed in the nitride semiconductor device.

본 발명의 목적은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.It is an object of the present invention to provide a nitride semiconductor device in which the resistance characteristics of a nitride semiconductor layer are improved by diffusing an acceptor providing material such as chromium (Cr) and a manufacturing method thereof.

또한, 본 발명의 다른 목적은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a nitride semiconductor device capable of blocking the transfer of defects present in nitride semiconductor layers which are laminated and grown on a plurality of nano dots made of an acceptor providing material in a nitride semiconductor layer, and a manufacturing method thereof .

또한, 본 발명의 또 다른 목적은, 기판 상에 조절층을 증착한 후, 열처리에 의해 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 질화물 반도체층을 형성할 수 있는 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.It is still another object of the present invention to provide a nitride semiconductor device capable of forming a highly insulating nitride semiconductor layer by diffusing a substance providing an acceptor by heat treatment after depositing a control layer on a substrate, And a manufacturing method thereof.

또한, 본 발명의 또 다른 목적은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율을 향상시킨 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.It is still another object of the present invention to provide a nitride semiconductor light emitting device which has a pinch-off characteristic and a breakdown voltage characteristic of a transistor by diffusing a material for providing an acceptor into a nitride semiconductor layer to form a high- And a nitride semiconductor device in which the efficiency of a transistor is improved, and a manufacturing method thereof.

상기 기술적 과제를 달성하고자 본 발명에 따른 질화물 반도체 소자는, 기판; 기판 상에 배치되고 억셉터를 제공할 수 있는 물질로 형성된 복수의 나노 도트들을 구비한 반절연층; 상기 반절연층 상에 배치된 질화물 반도체층; 상기 질화물 반도체층 상에 배치된 동작층; 상기 동작층 상에 배치된 게이트 전극; 및 상기 게이트 전극을 사이에 두고 상기 질화물 반도체층 및 동작층과 접촉되는 소스 전극 및 드레인 전극을 포함할 수 있다. According to an aspect of the present invention, there is provided a nitride semiconductor device comprising: a substrate; A semi-insulating layer disposed on the substrate and having a plurality of nano dots formed of a material capable of providing an acceptor; A nitride semiconductor layer disposed on the semi-insulating layer; A working layer disposed on the nitride semiconductor layer; A gate electrode disposed on the operating layer; And a source electrode and a drain electrode which are in contact with the nitride semiconductor layer and the operation layer with the gate electrode interposed therebetween.

여기서 상기 질화물 반도체 소자는 상기 기판과 반절연층 사이에 완충층을 더 포함할 수 있다. The nitride semiconductor device may further include a buffer layer between the substrate and the semi-insulating layer.

또한 상기 완충층은 AlN, GaN, AlGaN으로 구성된 그룹으로부터 선택된 물질로 적어도 하나 이상의 층으로 구성될 수 있다. The buffer layer may be formed of at least one layer selected from the group consisting of AlN, GaN, and AlGaN.

또한 상기 억셉터를 제공하는 물질은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택될 수 있다. The material providing the acceptor may also be selected from the group consisting of carbon (C), iron (Fe), chromium (Cr), magnesium (Mg), manganese (Mn) and vanadium (V).

또한 상기 반절연층의 도너 도핑 농도는 상기 복수의 나노 도트에서 멀어질수록 순차적으로 1×1015/cm3 내지 3×1016/cm3의 도핑 농도를 가질 수 있다. Further, the donor doping concentration of the semi-insulating layer may have a doping concentration of 1 × 10 15 / cm 3 to 3 × 10 16 / cm 3 sequentially as the distance from the plurality of nano dots increases.

또한, 상기 기판은 Si 기판, Al2O3 기판, SiC 기판 및 GaAs 기판으로 구성된 그룹으로부터 선택될 수 있다. Further, the substrate may be selected from the group consisting of a Si substrate, an Al 2 O 3 substrate, a SiC substrate, and a GaAs substrate.

한편 상술한 종래 기술의 문제점을 해결하기 위한 본 발명에 따른 질화물 반도체 소자의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 억셉터를 제공할 수 있는 물질로 이루어진 조절층을 형성하는 단계; 상기 조절층이 형성된 기판 상에 열처리 공정을 진행하여 상기 조절층의 일부로 형성된 복수의 나노 도트들을 형성하는 단계; 상기 나노 도트들 상부에 질화물층을 성장시켜 반절연층을 형성하는 단계; 상기 반절연층 상에 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층 상에 동작층을 형성하는 단계; 및 상기 동작층이 형성된 기판 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다. According to another aspect of the present invention, there is provided a method of fabricating a nitride semiconductor device, including: providing a substrate; Forming an adjustment layer of a material capable of providing an acceptor on the substrate; Forming a plurality of nano dots formed as a part of the control layer by performing a heat treatment process on the substrate on which the control layer is formed; Growing a nitride layer on the nano dots to form a semi-insulating layer; Forming a nitride semiconductor layer on the semi-insulating layer; Forming a working layer on the nitride semiconductor layer; And forming a gate electrode, a source electrode, and a drain electrode on the substrate on which the operation layer is formed.

여기서 상기 조절층은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택되는 물질로 형성될 수 있다. The control layer may be formed of a material selected from the group consisting of carbon (C), iron (Fe), chromium (Cr), magnesium (Mg), manganese (Mn), and vanadium (V).

또한 상기 조절층의 두께는 0.1 ~ 40nm 범위일 수 있다. The thickness of the control layer may be in the range of 0.1 to 40 nm.

또한, 상기 열처리 공정은 900 ~ 1100°C의 온도로 5 ~ 90분 동안 진행할 수 있다. Also, the heat treatment may be performed at a temperature of 900 to 1100 ° C for 5 to 90 minutes.

또한, 상기 반절연층은 나노 도트에서 멀어질수록 억셉터의 농도는 5%에서 0.1%로 순차적으로 감소할 수 있다. Further, the concentration of the acceptor may be sequentially decreased from 5% to 0.1% as the semi-insulating layer moves away from the nano dot.

또한, 상기 기판과 조절층 사이에 완충층 형성 단계를 더 포함할 수 있다. The method may further include forming a buffer layer between the substrate and the control layer.

본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.The nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of improving the resistance characteristic of the nitride semiconductor layer by diffusing an acceptor providing material such as chromium (Cr).

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 효과가 있다.In addition, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of blocking the transition of defects existing in the nitride semiconductor layers which are laminated and grown on a plurality of nano dots made of an acceptor providing material in the nitride semiconductor layer .

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 기판 상에 조절층을 증착한 후, 열처리에 의해 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 질화물 반도체층을 형성할 수 있는 효과가 있다.The nitride semiconductor device and the method of manufacturing the same according to the present invention can deposit a control layer on a substrate and diffuse a substance that provides an acceptor by heat treatment into a nitride semiconductor layer to form a high- There is an effect.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율을 향상시킨 효과가 있다.The nitride semiconductor device according to the present invention and the method for fabricating the same may further comprise at least one of a pinch-off characteristic of the transistor, a thickness of the nitride semiconductor layer, The breakdown voltage characteristic and the efficiency of the transistor are improved.

도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 2는 종래 기술에 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태를 도시한 도면이다.
도 3은 본 발명의 제1실시예에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 4a 내지 도 4e는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.
도 5는 본 발명의 제2실시예에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 6a 내지 도 6e는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 질화물 반도체 소자의 결함 형태를 도시한 도면이다.
도 8은 본 발명의 실시예들에 따른 질화물 반도체 소자의 반절연층에 배치된 나노 도트의 SEM 사진이다.
도 9는 본 발명의 실시예들에 따른 질화물 반도체 소자 제조방법에서 열처리 공정에 따른 크롬(Cr) 확산 정도를 보여주는 SIMS 분석 그래프이다.1 is a view showing a structure of a nitride semiconductor device according to the prior art.
2 is a view showing a defect type in the semi-insulating layer region of the nitride semiconductor device according to the prior art.
3 is a view showing a structure of a nitride semiconductor device according to a first embodiment of the present invention.
4A to 4E are views showing a method of manufacturing the nitride semiconductor device of the present invention.
5 is a view showing a structure of a nitride semiconductor device according to a second embodiment of the present invention.
6A to 6E are views showing a method of manufacturing the nitride semiconductor device of the present invention.
7A and 7B are views showing a defect type of the nitride semiconductor device according to embodiments of the present invention.
8 is a SEM photograph of nano dots arranged in a semi-insulating layer of a nitride semiconductor device according to embodiments of the present invention.
9 is a SIMS analysis graph showing the degree of chromium (Cr) diffusion according to a heat treatment process in the method of manufacturing a nitride semiconductor device according to embodiments of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 3은 본 발명의 제1실시예에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.3 is a view showing a structure of a nitride semiconductor device according to a first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1실시예에 따른 질화물 반도체 소자는, 기판(100), 상기 기판(100) 상에 배치된 반절연층(104), 상기 반절연층(104) 상에 배치된 질화물 반도체층(106), 상기 질화물 반도체층(106) 상에 배치된 보완층(108), 상기 보완층(108) 상에 배치된 동작층(110), 상기 동작층(110) 상에 배치된 캡층(112), 상기 캡층(112) 상에 배치된 보호층(114), 상기 캡층(112)과 접촉된 게이트 전극(136), 상기 게이트 전극(136)을 사이에 두고 배치된 소스 전극(132) 및 드레인 전극(134)을 포함한다.Referring to FIG. 3, a nitride semiconductor device according to a first embodiment of the present invention includes a substrate 100, a semi-insulating layer 104 disposed on the substrate 100, A nitride semiconductor layer 106 disposed on the nitride semiconductor layer 106, a complementary layer 108 disposed on the nitride semiconductor layer 106, a working layer 110 disposed on the complementary layer 108, A protective layer 114 disposed on the cap layer 112, a gate electrode 136 contacting the cap layer 112, a source electrode 136 disposed between the gate electrode 136 and the cap layer 112, (132) and a drain electrode (134).

본 발명의 실시예에 따른 질화물 반도체 소자는 전자소자로 사용되는 HEMT(High Electron Mobility Transistor)를 일 예로 설명하지만, 다른 전계 효과 트랜지스터와 같은 소자 등에도 동일하게 적용될 수 있다. The nitride semiconductor device according to the embodiment of the present invention is described as an example of a HEMT (High Electron Mobility Transistor) used as an electronic device, but it can also be applied to devices such as other field effect transistors.

특히 상시차단형(Normally off type) HEMT 소자의 구조를 위해서는 게이트 하부의 캡층(112)과 동작층(110)의 일부만을 선택적으로 식각하고, 게이트 전극(136)을 제조할 수도 있다. In particular, for the structure of the normally-off type HEMT device, only the cap layer 112 under the gate and a part of the operation layer 110 may be selectively etched to form the gate electrode 136.

상기 기판(100)은 질화물 반도체 물질과 다른 이종 기판으로써, 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), 갈륨아세나이드(GaAs) 기판 등일 수 있다. 하지만, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN)와 -족으로 구성된 질화물반도체로 형성될 수도 있다.The substrate 100 may be a different substrate from the nitride semiconductor material, and may be silicon (Si), sapphire (Al2O3), silicon carbide (SiC), gallium arsenide (GaAs) However, it may be formed of a nitride semiconductor composed of aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), indium gallium nitride (InGaN), and gallium nitride aluminum (GaAlN).

상기 반절연층(104)은 질화물 반도체 물질로 형성되며, 내부에는 억셉터를 제공할 수 있는 물질로 된 복수의 나노 도트(150)를 포함한다. 억셉터를 제공할 수 있는 물질은 탄소(C), 철(Fe), 크롬(Cr), 아연(Zn), 베릴륨(Be), 마그네슘(Mg), 망간(Mn) 및 바나듐(V) 등과 같은 물질일 수 있다.The semi-insulating layer 104 is formed of a nitride semiconductor material and includes a plurality of nano dots 150 made of a material capable of providing an acceptor. Substances capable of providing acceptors include, but are not limited to, carbon (C), iron (Fe), chromium (Cr), zinc (Zn), beryllium (Be), magnesium (Mg), manganese Lt; / RTI >

본 발명의 실시예에서는 반절연층(104)을 형성하기 위해 억셉터를 제공하는 물질을 박막 형태로 증착한 후, 증착된 박막(이하 '조절층'이라고도 한다)으로부터 억셉터들이 성장되고 있는 질화물 반도체층(106) 또는 하부의 기판(100) 방향으로 확산시키는 방식으로 형성한다. 따라서, 종래 기술과 같이, 억셉터 제공 물질을 반응기에 첨가하여 반절연층을 형성하는 방식에 비해 반응기 내의 오염을 줄일 수 있고, 성장되는 층들의 신뢰성을 향상시킬 수 있다. 이와 관련해서는 도 4a 내지 도 4e에서 보다 상세히 설명한다.In an embodiment of the present invention, a material providing an acceptor for forming the semi-insulating layer 104 is deposited in the form of a thin film, and then the nitride from which the acceptors are grown from the deposited thin film (hereinafter also referred to as a ' Is diffused in the direction of the semiconductor layer 106 or the lower substrate 100. Thus, as in the prior art, it is possible to reduce contamination in the reactor and improve the reliability of the layers to be grown, as compared with a method of adding an acceptor providing material to a reactor to form a semi-insulating layer. This will be described in more detail in Figs. 4A to 4E.

상기 나도 도트(150)는 억셉터를 제공하는 물질로 구성되고, 상부에 재성장되는 질화물 반도체층의 저항을 높이면서 하부에 발생된 결함들이 재성장되는 질화물 반도체층(106) 등에 전이되지 않도록(blocking)하는 역할을 한다.The dots 150 are made of a material for providing an acceptor. The dots 150 are prevented from transferring to the nitride semiconductor layer 106 or the like where defects generated in the underlying layer are regrown, while increasing the resistance of the nitride semiconductor layer to be regrown. .

또한, 도면에는 도시하지 않았지만, 복수의 나노 도트(150)들이 배치되는 기판(100) 표면에는 복수의 보이드들이 형성될 수도 있다. 이는 기판(100)과 반절연층(104) 사이에 발생하는 응력(Stress)을 줄이는 역할을 하여 질화물 반도체 기판의 휨 불량을 방지하는 기능을 할 수 있다.Also, although not shown in the drawing, a plurality of voids may be formed on the surface of the substrate 100 on which a plurality of nano dots 150 are disposed. This serves to reduce the stress generated between the substrate 100 and the semi-insulating layer 104, thereby preventing defects in warping of the nitride semiconductor substrate.

상기 질화물 반도체층(106)은 억셉터와 같은 불순물이 포함되지 않은 질화물 반도체 물질로 형성되는 층이다. 특히, 질화물 반도체층(106)은 이후 형성되는 동작층(110)과의 사이에서 2DEG로 형성되는 채널층을 형성하는 기능을 한다.The nitride semiconductor layer 106 is a layer formed of a nitride semiconductor material not containing an impurity such as an acceptor. In particular, the nitride semiconductor layer 106 functions to form a channel layer formed with 2DEG between the nitride semiconductor layer 106 and the operation layer 110 to be formed later.

상기 보완층(108)은 질화물 반도체층(106)과 동작층(110) 사이에 형성되는 채널층 이외의 영역으로 전류가 흐르는 것을 방지하는 기능을 하며, 알루미늄(Al)을 포함하는 질화물 반도체 재료로 형성될 수 있다. 예를 들어, AlN, AlGaN의 그룹에서 선택된 적어도 하나 이상의 층 또는 선택된 복수의 서로 다른 물질로 구성된 층들로 형성될 수 있다.The complementary layer 108 functions to prevent a current from flowing to a region other than the channel layer formed between the nitride semiconductor layer 106 and the active layer 110 and is formed of a nitride semiconductor material containing aluminum . For example, at least one layer selected from the group of AlN, AlGaN, or layers composed of a plurality of different materials selected.

상기 동작층(110)은 불순물이 첨가되지 않은(Un-doped)은 질화물 반도체 물질로 형성하는데, 일반적으로 AlGaN을 사용한다.The operating layer 110 is formed of a nitride semiconductor material that is not doped (un-doped), and generally AlGaN is used.

상기 동작층(110) 상에는 질화물 반도체 물질로 형성된 캡층(112)과 산화실리콘(SiO2), 질화실리콘(SiN) 및 산화알루미늄(Al2O3) 등으로 구성된 보호층(114)을 형성한다.A cap layer 112 formed of a nitride semiconductor material and a protective layer 114 composed of silicon oxide (SiO 2 ), silicon nitride (SiN), and aluminum oxide (Al 2 O 3 ) are formed on the operation layer 110.

상기 소스 전극(132)과 드레인 전극(134)은 보호층(114), 캡층(112), 동작층(110) 및 보완층(108)을 식각하여 형성한 비아홀(Via Hole)을 통해 상기 질화물 반도체층(106) 및 동작층(18)과 전기적으로 접속된다. 또한, 게이트 전극(136)은 캡층(112)을 사이에 두고 상기 동작층(110) 상부에 배치된다.The source electrode 132 and the drain electrode 134 are electrically connected to each other through a via hole formed by etching the passivation layer 114, the cap layer 112, the operation layer 110 and the complementary layer 108. [ Layer 106 and the working layer 18. [0050] Also, the gate electrode 136 is disposed above the active layer 110 with the cap layer 112 interposed therebetween.

질화물 반도체 물질로 구성된 전자소자, 예를 들어 HEMT(High Electron Mobility Transistor)를 형성하는 경우, 위에서 설명한 바와 같이, 트랜지스터의 채널층은 비정질 실리콘 또는 폴리실리콘으로 형성되지 않기 때문에 채널층(2DEG)을 통해 흘러야 할 전류가 다른 층으로 흐르는 등 소자의 특성을 저해할 우려가 있다.In the case of forming an electronic device composed of a nitride semiconductor material, for example, a HEMT (High Electron Mobility Transistor), as described above, since the channel layer of the transistor is not formed of amorphous silicon or polysilicon, The current to flow may flow to other layers, which may hinder the characteristics of the device.

따라서, 본 발명에서는 HEMT와 같은 고속응답에 사용되는 트랜지스터가 양호한 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율향상을 위해 질화물 반도체의 저항보다 높은 고절연 특성을 갖는 반절연층(104)을 형성하였다.Therefore, in the present invention, a transistor used for a high-speed response such as a HEMT has a high insulation characteristic higher than a resistance of a nitride semiconductor for a good pinch-off characteristic, a breakdown voltage characteristic, A semi-insulating layer 104 was formed.

본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.The nitride semiconductor device and the manufacturing method thereof according to the present invention have the effect of improving the resistance characteristic of the nitride semiconductor layer by diffusing an acceptor providing material such as chromium.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 효과가 있다.In addition, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of blocking the transition of defects existing in the nitride semiconductor layers which are laminated and grown on a plurality of nano dots made of an acceptor providing material in the nitride semiconductor layer .

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 기판 상에 조절층을 증착한 후, 열처리에 의해 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 질화물 반도체층을 형성할 수 있는 효과가 있다.The nitride semiconductor device and the method of manufacturing the same according to the present invention can deposit a control layer on a substrate and diffuse a substance that provides an acceptor by heat treatment into a nitride semiconductor layer to form a high- There is an effect.

도 4a 내지 도 4e는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.4A to 4E are views showing a method of manufacturing the nitride semiconductor device of the present invention.

본 발명의 질화물 반도체 소자의 제조방법은, 먼저 도 4a에 도시된 바와 같이 실리콘(Sillicon), 사파이어(Al2O3), 실리콘카바이트(SiC: Silicon Carbide) 또는 갈륨아세나드(GaAs) 물질로 구성된 기판(100)을 준비한다. 이후 도 4b에 도시된 바와 같이 준비된 기판(100) 상에 억셉터 제공 물질인 크롬(Cr)으로 이루어진 조절층(150a)을 증착한다.A method of manufacturing a nitride semiconductor device according to the present invention is a method of manufacturing a nitride semiconductor device comprising a substrate 100 made of silicon (Sillicon), sapphire (Al2O3), silicon carbide (SiC), or gallium arsenide (GaAs) ). Then, an adjustment layer 150a made of chromium (Cr) as an acceptor providing material is deposited on the prepared substrate 100 as shown in FIG. 4B.

상기 조절층(150a)의 두께는 0.1 ~ 40nm 범위에서 선택적으로 형성될 수 있다. 상기 조절층(150a)의 두께가 너무 얇으면 크롬의 확산 및 보이드 형성이 어렵고, 너무 두꺼우면 조절층(150a) 상에 형성되는 질화물 반도체층의 막질이 저하되는 문제가 있다.The thickness of the control layer 150a may be selectively formed in the range of 0.1 to 40 nm. If the thickness of the control layer 150a is too small, diffusion of chromium and formation of voids are difficult. If the control layer 150a is too thick, the quality of the nitride semiconductor layer formed on the control layer 150a is deteriorated.

상기 기판(100) 상에 조절층(150a)이 형성되면, MOCVD, HVPE 또는 MBE 반응기 내에서 열처리 공정을 진행한다. 이 경우 반응기 내에는 암모니아(NH3)를 공급하고, 희석용 가스로는 질소와 수소를 공급할 수 있다. 열처리 공정은 900 ~ 1100°C의 온도 범위에서 약 5~90분 동안 진행하는 것이 바람직하다.When the control layer 150a is formed on the substrate 100, a heat treatment process is performed in an MOCVD, HVPE, or MBE reactor. In this case, ammonia (NH 3 ) may be supplied to the reactor and nitrogen and hydrogen may be supplied to the dilution gas. The heat treatment process is preferably carried out at a temperature range of 900 to 1100 ° C for about 5 to 90 minutes.

이때, 온도가 높을수록 그리고 열처리 시간이 길수록 크롬(Cr)으로 구성된 조절층(150a)이 암모니아 가스와의 반응으로 인해 생성되는 질화크롬(CrN)으로 구성된 나노 도트(150)로의 변화가 용이해진다. 또한, 암모니아 가스의 비율이 높을수록 나노 도트(150)의 형성이 용이해진다.At this time, the higher the temperature and the longer the heat treatment time, the easier the change of the control layer 150a made of chromium (Cr) into the nano dot 150 composed of chromium nitride (CrN) generated due to the reaction with ammonia gas. In addition, the higher the ratio of ammonia gas is, the easier the formation of nano dot 150 is.

열처리 공정이 완료되면, 도 4d에 도시된 바와 같이 질화물 반도체 물질인 질화갈륨(GaN) 또는 질화알루미늄(AlN)을 재성장시켜 반절연층(104)을 형성한 후, 질화물 반도체층(106), 보완층(108), 동작층(110) 및 캡층(112)을 순차적으로 형성한다. 본 발명의 실시예에서는 억셉터 제공 물질로 크롬(Cr)을 사용하고, 질화물 반도체 물질로 질화갈륨(GaN)을 사용하였다. 하지만, 이것은 일실시예에 대한 것으로 억셉터를 제공할 수 있는 물질로는 탄소(C), 철(Fe), 크롬(Cr), 아연(Zn), 베릴륨(Be), 마그네슘(Mg), 망간(Mn) 및 바나듐(V) 등을 사용할 수 있으며, 질화물 반도체 물질은 GaN, AlN 및 AlGaN 중에서 선택적으로 사용할 수 있다.As shown in FIG. 4D, after the heat treatment process is completed, the nitride semiconductor material GaN or AlN is regrown to form the semi-insulating layer 104, and then the nitride semiconductor layer 106, A layer 108, a working layer 110, and a cap layer 112 are sequentially formed. In the embodiment of the present invention, chromium (Cr) is used as the acceptor providing material and gallium nitride (GaN) is used as the nitride semiconductor material. However, this is for one embodiment, and materials capable of providing an acceptor include carbon, iron, chromium, zinc, beryllium, magnesium, manganese, (Mn), and vanadium (V), and the nitride semiconductor material can be selectively used among GaN, AlN, and AlGaN.

도시된 실시예에서 상기 반절연층(104)은 조절층(150a)으로 사용된 크롬(Cr)이 열처리 단계 후, 재성장하는 질화물 반도체층에 확산이 일어나, 도너의 도핑 농도가 줄어든 고절연 질화물 반도체층으로 구현될 수 있다.In the illustrated embodiment, the semi-insulating layer 104 diffuses into the nitride semiconductor layer to be regrown after chromium (Cr) used as the control layer 150a is annealed, Layer. ≪ / RTI >

일반적으로 성장되는 질화물 반도체층(GaN)의 도너 도핑 농도는 5×1016/cm3 이상이지만, 억셉터가 확산된 질화물 반도체층의 도너 도핑 농도는 나노 도트(150)가 형성된 부분을 중심으로 거리가 멀어질수록 1×1015/cm3 내지 3×1016/cm3 로 순차적으로 증가한다. 상기 반절연층(104)의 도너 도핑 농도는 일반적인 질화물 반도체층의 도너 도핑 농도에 비해 10배 이상 작기 때문에 절연특성이 증가하게 된다.A donor doping concentration of which is generally grown layer (GaN) is 5 × 10 16 / cm 3 The donor doping concentration of the nitride semiconductor layer in which the acceptors are diffused is about 1 × 10 15 / cm 3 to 3 × 10 16 / cm 3 as the distance from the portion where the nano dot 150 is formed is increased . Since the donor doping concentration of the semi-insulating layer 104 is 10 times or more smaller than the donor doping concentration of a general nitride semiconductor layer, the insulating property is increased.

또한, 크롬(Cr)과 같은 억셉터 제공 물질의 확산은 나노 도트(150)와 인접한 영역에서 크게 나타나고 거리에 따라 확산 정도는 줄어든다. 따라서, 재성장되는 질화물 반도체층의 두께가 두꺼울수록 억셉터의 확산은 잘 일어나지 않고, 두께가 얇을수록 확산이 잘 일어나기 때문에 질화물 반도체층의 두께를 조절하여 확산 정도(도핑 농도)를 조절할 수 있다.In addition, the diffusion of the acceptor-providing material such as chromium (Cr) appears largely in the region adjacent to the nano dot 150, and the degree of diffusion decreases with distance. Therefore, the diffusion of the acceptor does not occur as the thickness of the nitride semiconductor layer to be regrown increases, and the diffusivity of the nitride semiconductor layer can be controlled by adjusting the thickness of the nitride semiconductor layer.

따라서, 상기 반절연층(104) 및 질화물 반도체층(106)의 두께는 1~200㎛의 범위를 가질 수 있다.Therefore, the thickness of the semi-insulating layer 104 and the nitride semiconductor layer 106 may range from 1 to 200 mu m.

또한, 크롬 나노 도트(150)가 위치하는 중심을 기준으로 상하 방향으로 억셉터들이 확산되기 때문에 크롬(Cr: 억셉터) 원자의 농도는 나노 도트(150) 중심에서 멀어질수록 5%이하에서 0.1%이하로 감소한다. 여기서 퍼센트(%)는 반절연층(104)의 전체 부피에 대한 억셉터 원소의 농도로 정의될 수 있다.Since the acceptors are diffused up and down with respect to the center where the chromium nanodots 150 are located, the concentration of chromium (Cr) atoms is less than 5% at 0.1% from the center of the nano dot 150 %. Where the percent (%) can be defined as the concentration of the acceptor element relative to the total volume of the semi-insulating layer 104.

결과적으로 반절연층(104) 내에 형성되는 복수의 크롬 나노 도트(150)를 중심으로 거리가 멀어질수록 억셉터의 농도는 점차적으로 줄어들고, 상대적으로 도너의 도핑 농도는 증가한다.As a result, as the distance from the plurality of chromium nanodots 150 formed in the semi-insulating layer 104 increases, the concentration of the acceptor gradually decreases, and the doping concentration of the donor increases relatively.

도 4d에 도시된 실시예에서, 반절연층(104)과 질화물 반도체층(106)은 동일한 물질로 성장이 이루어지지만, 나노 도트(150)들이 배치되어 있는 영역과 가까운 영역에서는 고절연 특성을 갖는 반절연층(104)이 되고, 점선을 기준으로 상부에 형성되는 층은(나노 도트에서 거리가 먼 영역) 질화물 반도체층(106)이 된다. 따라서, 질화물 반도체층(106)의 도너 도핑 농도는 0.5 ~ 5×1017/cm3 정도가 유지될 수 있다.In the embodiment shown in FIG. 4D, the semi-insulating layer 104 and the nitride semiconductor layer 106 are grown with the same material, but in a region close to the region where the nano dots 150 are arranged, A semi-insulating layer 104 is formed, and a layer formed on the upper side with respect to the dotted line becomes a nitride semiconductor layer 106 (a region far from the nano dot). Therefore, the donor doping concentration of the nitride semiconductor layer 106 is 0.5 to 5 × 10 17 / cm 3 Can be maintained.

마지막으로 도 4e에 도시된 바와 같이 상기 캡층(112) 위에 보호층(114), 게이트 전극(136), 소스 전극(132) 및 드레인 전극(134)을 형성하여 질화물 반도체 소자를 완성한다.Finally, as shown in FIG. 4E, the passivation layer 114, the gate electrode 136, the source electrode 132, and the drain electrode 134 are formed on the cap layer 112 to complete the nitride semiconductor device.

여기서, 동작층(110)은 2DEG를 형성하는 층으로써, 도핑되지 않은 AlGaN, 또는 실리콘이 도핑된 n-AlGaN을 사용할 수 있다. 2DEG 이동도가 작아질 경우, undoped-AlGaN/n-AlGaN의 복층으로 형성할 수 있다.Here, the active layer 110 may use undoped AlGaN or n-AlGaN doped with silicon as the layer forming the 2DEG. When the 2DEG mobility is reduced, it can be formed in a multiple layer of undoped-AlGaN / n-AlGaN.

이와 같이, 본 발명의 질화물 반도체 소자는 억셉터를 제공할 수 있는 물질로 증착된 조절층의 일부가 자연스럽게 확산되면서 재성장되는 질화물 반도체층을 반절연층으로 형성하여 질화물 반도체층의 도너 농도를 5×1016/cm3 이하로 낮출 수 있는(저항을 높이는) 효과가 있다.As described above, in the nitride semiconductor device of the present invention, the nitride semiconductor layer which is regrown by natural diffusion of a part of the control layer deposited as a material capable of providing an acceptor is formed as a semi-insulating layer so that the donor concentration of the nitride semiconductor layer is 5 x 10 16 / cm 3 (lowering the resistance).

또한, 본 발명의 질화물 반도체 소자의 도너 도핑 농도는 종래기술에 따른 도핑된 질화물 반도체층의 도핑 농도가 5×1016/cm3 이상인 반면 1×1015/cm3 내지 3×1016/cm3 정도로 낮출 수 있다. 따라서, 반절연 특성을 갖는 질화물 반도체층을 구현할 수 있다.In addition, donor doping concentration of the nitride semiconductor device of the present invention the doping density of the doped layer of nitride semiconductor according to the prior art 5 × 10 16 / cm 3 or higher, whereas 1 × 10 15 / cm 3 to 3 × 10 16 / cm 3 . Therefore, a nitride semiconductor layer having semi-insulating properties can be realized.

도 5는 본 발명의 제2실시예에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.5 is a view showing a structure of a nitride semiconductor device according to a second embodiment of the present invention.

도 5는 도 3의 본 발명의 제1실시예에서 기판(100)과 반절연층(104) 사이에 제1완충층(102)이 추가된 구조이므로 이하, 도 3과 구별되는 부분을 중심으로 설명한다.5 shows a structure in which the first buffer layer 102 is added between the substrate 100 and the semi-insulating layer 104 in the first embodiment of the present invention shown in FIG. 3. Therefore, do.

도 5를 참조하면, 본 발명의 제2실시예에 따른 질화물 반도체 소자는 기판(100), 상기 기판(100) 상에 배치된 완충층(102), 상기 완충층(102) 상에 배치된 반절연층(104), 상기 반절연층(104) 상에 배치된 질화물 반도체층(106), 상기 질화물 반도체층(106) 상에 배치된 보완층(208), 상기 보완층(208) 상에 배치된 동작층(110), 상기 동작층(110) 상에 배치된 캡층(112), 상기 캡층(112) 상에 배치된 보호층(114), 상기 캡층(112)과 접촉된 게이트 전극(136), 상기 게이트 전극(136)을 사이에 두고 배치된 소스 전극(132) 및 드레인 전극(134)을 포함한다.5, a nitride semiconductor device according to a second embodiment of the present invention includes a substrate 100, a buffer layer 102 disposed on the substrate 100, a semi-insulating layer 102 disposed on the buffer layer 102, A nitride semiconductor layer 106 disposed on the semi-insulating layer 104, a complementary layer 208 disposed on the nitride semiconductor layer 106, an active layer disposed on the complementary layer 208, A cap layer 112 disposed on the active layer 110; a passivation layer 114 disposed on the cap layer 112; a gate electrode 136 contacting the cap layer 112; And a source electrode 132 and a drain electrode 134 disposed with a gate electrode 136 interposed therebetween.

상기 완충층(102)과 보완층(208)은 모두 배치하거나 선택적으로 어느 하나층만 형성될 수 있다. 또 경우에 따라 완충층 및 보완층 모두가 배치되지 않을 수도 있다.Both the buffer layer 102 and the complementary layer 208 may be disposed, or alternatively, only one layer may be formed. In some cases, both the buffer layer and the complementary layer may not be disposed.

상기 완충층(102) 및 보완층(208)은 각각 AlN, GaN, AlGaN의 그룹에서 선택된 적어도 하나 이상의 층 또는 선택된 복수의 서로 다른 물질로 구성된 층들로 형성될 수 있다.The buffer layer 102 and the complementary layer 208 may be formed of at least one layer selected from the group consisting of AlN, GaN, and AlGaN, or layers composed of a plurality of different materials selected.

특히, 본 발명의 제2실시예에서는 반절연층(104)과 이종 기판(100)을 사용할 경우, 제1완충층(102)에 의해 성장되는 질화물 반도체층들의 결정 품질을 개선할 수 있다.Particularly, in the second embodiment of the present invention, when the semi-insulating layer 104 and the different substrate 100 are used, the crystal quality of the nitride semiconductor layers grown by the first buffer layer 102 can be improved.

도 6a 내지 도 6e는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.6A to 6E are views showing a method of manufacturing the nitride semiconductor device of the present invention.

도 6a 내지 도 6e는 도 4a 내지 도 4e의 제조공정에서 제1완충층(102)이 추가된 구조이므로 이하, 구별되는 부분을 중심으로 설명한다.6A to 6E are diagrams illustrating the structure in which the first buffer layer 102 is added in the manufacturing process of FIGS. 4A to 4E.

먼저, 도 6a에 도시된 바와 같이 실리콘(Sillicon), 사파이어(Al2O3), 실리콘카바이트(SiC: Silicon Carbide) 또는 갈륨아세나드(GaAs) 물질로 구성된 기판(100)을 준비하고, 상기 기판(100) 상에 제1완충층(102)을 형성한다. 그런 다음, 도 6b에 도시된 바와 같이 상기 제1완충층(102) 상에 억셉터 제공 물질인 크롬(Cr)으로 이루어진 조절층(150a)을 형성한다.6A, a substrate 100 made of silicon (Sillicon), sapphire (Al2O3), silicon carbide (SiC), or gallium arsenide (GaAs) The first buffer layer 102 is formed. Then, as shown in FIG. 6B, an adjusting layer 150a made of chromium (Cr) serving as an acceptor providing material is formed on the first buffer layer 102.

이후, 상기 조절층(150a) 상에 질화물 반도체층을 재성장하여, 반절연층(104)과 질화물 반도체층(106)을 형성한다.Thereafter, the nitride semiconductor layer is regrown on the regulating layer 150a to form the semi-insulating layer 104 and the nitride semiconductor layer 106.

상기 반절연층(104)은 도 4a 내지 도 4d에서 설명한 바와 마찬가지로, 크롬(Cr)과 같은 억셉터 제공 물질로 구성된 복수의 나노 도트(150)를 포함한다(도 6c).The semi-insulating layer 104 includes a plurality of nano dots 150 (FIG. 6C) composed of an acceptor providing material such as chromium (Cr) as described in FIGS. 4A to 4D.

상기 크롬 나노 도트(150)를 중심으로 억셉터가 확산되기 때문에 반절연층(104)은 나노 도트(150)를 중심으로 거리가 멀어질수록 순차적으로 도너 도핑 농도가 증가하는 구조를 갖는다(도 6d 참조). 반대로 억셉터의 도핑 농도는 나노 도트(150)를 중심으로 거리가 멀어질수록 감소하는 구조를 갖는다. Since the acceptor is diffused around the chromium nanodots 150, the semi-insulating layer 104 has a structure in which the donor doping concentration sequentially increases as the distance increases from the nano dot 150 (FIG. 6D Reference). On the contrary, the doping concentration of the acceptor decreases as the distance increases from the nano dot 150 to the center.

그런 다음, 상기 질화물 반도체층(106) 상에 보완층(208), 동작층(110), 캡층(112), 보호층(114), 게이트 전극(136), 소스 전극(132) 및 드레인 전극(134)을 형성하여 질화물 반도체 소자를 완성한다(도 6d 및 도 6e 참조). Then, a complementary layer 208, a working layer 110, a cap layer 112, a protective layer 114, a gate electrode 136, a source electrode 132, and a drain electrode (not shown) are formed on the nitride semiconductor layer 106 134 are formed to complete the nitride semiconductor device (see Figs. 6D and 6E).

이와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.As described above, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of improving resistance characteristics of the nitride semiconductor layer by diffusing an acceptor-providing material such as chromium.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 효과가 있다.In addition, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of blocking the transition of defects existing in the nitride semiconductor layers which are laminated and grown on a plurality of nano dots made of an acceptor providing material in the nitride semiconductor layer .

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 기판 상에 조절층을 증착한 후, 열처리에 의해 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 질화물 반도체층을 형성할 수 있는 효과가 있다.The nitride semiconductor device and the method of manufacturing the same according to the present invention can deposit a control layer on a substrate and diffuse a substance that provides an acceptor by heat treatment into a nitride semiconductor layer to form a high- There is an effect.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율을 향상시킨 효과가 있다.The nitride semiconductor device according to the present invention and the method for fabricating the same may further comprise at least one of a pinch-off characteristic of the transistor, a breakdown voltage (Breakdown voltage) characteristics and transistor efficiency.

도 7a 및 도 7b는 본 발명의 실시예들에 따른 질화물 반도체 소자의 결함 형태를 도시한 도면이다.7A and 7B are views showing a defect type of the nitride semiconductor device according to embodiments of the present invention.

도 7a를 참조하면, 본 발명의 제1실시예에 따른 질화물 반도체 소자는 기판(100) 상에 반절연층(104) 및 질화물 반도체층(106)을 포함한다. 상기 반절연층(104) 내에는 억셉터를 제공할 수 있는 물질로 형성된 복수의 나노 도트(150)가 배치되어 있다.Referring to FIG. 7A, a nitride semiconductor device according to a first embodiment of the present invention includes a semi-insulating layer 104 and a nitride semiconductor layer 106 on a substrate 100. In the semi-insulating layer 104, a plurality of nano dots 150 formed of a material capable of providing an acceptor are disposed.

상기 복수의 나노 도트(150)는 기판(100) 상에 배치되어 있고, 이후 질화물 반도체 물질로 형성되는 반절연층(104)과 질화물 반도체층(106)에 발생하는 결함들을 완화하는 것을 볼 수 있다.The plurality of nano dots 150 are disposed on the substrate 100 and can be seen to mitigate defects that may occur in the semi-insulating layer 104 and the nitride semiconductor layer 106 formed of a nitride semiconductor material .

도 2와 같이, 종래 기술에 따른 질화물 반도체 소자에서는 기판과 완충층 사이에서 다수의 결함들이 발생되고, 발생된 결함들은 이후 형성되는 반절연층과 질화물 반도체층에 그대로 전이가 된다.As shown in FIG. 2, in the nitride semiconductor device according to the related art, a plurality of defects are generated between the substrate and the buffer layer, and the generated defects are directly transferred to the later-formed semi-insulating layer and the nitride semiconductor layer.

하지만, 도 7a에 도시된 바와 같이, 본 발명의 질화물 반도체 소자에서는 복수의 나노 도트(150)들이 배치된 영역에서는 이종기판으로부터 결함이 전이되지 않아 결함 발생 영역이 현저히 감소하는 것을 볼 수 있다.However, as shown in FIG. 7A, in the nitride semiconductor device of the present invention, defects are not transferred from the different substrate in the region where the plurality of nano dots 150 are disposed, and the defect occurrence region is remarkably reduced.

즉, 본 발명의 실시예에서는 억셉터 제공 물질로 형성된 조절층을 0.2 내지 40nm 두께로 형성한 후, 질화물 반도체층을 고절연층으로 형성하면서, 조절층에 의해 형성되는 복수의 나노 도트(150)들에 의해 결함 발생도 방지하는 효과가 있다.That is, in the embodiment of the present invention, a control layer formed of an acceptor providing material is formed to a thickness of 0.2 to 40 nm, a nitride semiconductor layer is formed as a high insulating layer, and a plurality of nano dots 150, It is possible to prevent the occurrence of defects.

특히, 질화물 반도체층의 결함을 줄이기 SiO2 패터닝이나 성장 중 SiN 증착과 같은 복잡한 추가 공정 없이 본 발명에서는 질화물 반도체층의 결함을 줄일 수 있는 효과가 있다.In particular, the present invention has the effect of reducing defects in the nitride semiconductor layer without complicated additional processes such as SiO 2 patterning or SiN deposition during growth to reduce defects in the nitride semiconductor layer.

또한, 도 7b를 참조하면, 본 발명의 제2실시예에 따른 질화물 반도체 소자는 기판(100)과 완충층(102) 사이에 종래 기술과 같이 많은 결함들이 발생되지만, 복수의 나노 도트(150)와 중첩되는 영역에서는 결함이 차단되는 것을 볼 수 있다.7B, in the nitride semiconductor device according to the second embodiment of the present invention, many defects are generated between the substrate 100 and the buffer layer 102 as in the prior art, but a plurality of nano dots 150 and It can be seen that defects are blocked in the overlapping region.

즉, 완충층(102)과 기판(100) 사이에서 발생되는 결함들이 반절연층(104)에 배치된 복수의 나노 도트(150)들에 의해 차단되는 것을 볼 수 있다.That is, it can be seen that defects generated between the buffer layer 102 and the substrate 100 are blocked by the plurality of nano dots 150 disposed in the semi-insulating layer 104.

이와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 효과가 있다.As described above, the nitride semiconductor device and the method of manufacturing the same according to the present invention have the effect of blocking the transition of defects existing in the nitride semiconductor layers laminated and grown in a plurality of nano dots made of an acceptor providing material in the nitride semiconductor layer have.

도 8은 본 발명의 실시예들에 따른 질화물 반도체 소자의 반절연층에 배치된 나노 도트의 SEM 사진이다.8 is a SEM photograph of nano dots arranged in a semi-insulating layer of a nitride semiconductor device according to embodiments of the present invention.

도 8은 질화물 반도체 물질과 이종의 물질로된 기판 상에 10nm 두께의 크롬(Cr) 조절층을 증착하고, 암모니아 분위기(암모니아: 질소 = 2 : 8)에서 1050°C, 30분간 열처리 한 경우의 SEM(Scanning Electron Microscope) 표면 분석 사진 이다.8 is a schematic diagram of a case where a chromium (Cr) control layer having a thickness of 10 nm is deposited on a substrate made of a material different from that of the nitride semiconductor material and heat treatment is performed at 1050 ° C for 30 minutes in an ammonia atmosphere (ammonia: nitrogen = 2: 8) SEM (Scanning Electron Microscope) surface analysis photograph.

도면으로부터 알 수 있는 바와 같이, 반절연층 내에는 열처리 공정에 의해 복수의 크롬 나노 도트(150)들이 형성된 것을 볼 수 있다. 크롬 나노 도트(150)는 삼각뿔 형태를 가질 수 있고, 그 높이와 크기는 각각 서로 다를 수 있다.As can be seen from the figure, a plurality of chromium nanodots 150 are formed in the semi-insulating layer by the heat treatment process. The chromium nano dot 150 may have a triangular pyramid shape, and the height and the size may be different from each other.

크롬 나노 도트(150)의 직경(바닥 삼각형의 한변과 이와 대응되는 꼭지점 거리)은 5 ~ 300nm 범위에서 다양하게 형성된다.The diameter of the chromium nano dot 150 (one side of the bottom triangle and the corresponding vertex distance) is varied in the range of 5 to 300 nm.

특히, 크롬 조절층이 열처리 공정과 확산 작용에 의해 박막 형태에서 작은 결정들로 바뀐 것을 볼 수 있다.In particular, it can be seen that the chromium control layer has been transformed into small crystals in thin film form by the heat treatment process and diffusion process.

상기 나노 도트(150) 결정들은 반절연층 내에 분포되어 질화물 반도체층에서 발생하는 결함들을 차단하고, 나노 도트(150)를 중심으로 인접한 영역으로 억셉터를 제공하여 질화물 반도체층의 저항을 증가시키는 역할을 한다. The nano dots 150 are distributed in the semi-insulating layer to block defects occurring in the nitride semiconductor layer and provide an acceptor to a region adjacent to the nano dot 150 to increase the resistance of the nitride semiconductor layer .

도 9는 본 발명의 실시예들에 따른 질화물 반도체 소자 제조방법에서 열처리 공정에 따른 크롬(Cr) 확산 정도를 보여주는 SIMS 분석 그래프이다.9 is a SIMS analysis graph showing the degree of chromium (Cr) diffusion according to a heat treatment process in the method of manufacturing a nitride semiconductor device according to embodiments of the present invention.

도 9는 이종 기판인 사파이어 기판(300) 상에 질화물층(302)을 성장한 후, 3nm 두께로 크롬(Cr)으로 구성된 조절층(350a)을 증착하고, 1050°C에서 30분간 암모니아 : 질소 = 2 : 8 인 가스 분위기에서 열처리 후 그 상부에 다시 질화물층을 약 3 ㎛ 의 두께로 재성장 시킨 경우 재성장되는 질화물층의 깊이에 따른 크롬(Cr) 원소의 농도를 분석한 결과를 도시한다.9 shows a case where a nitride layer 302 is grown on a sapphire substrate 300 of a different substrate and then an adjustment layer 350a made of chromium (Cr) is deposited to a thickness of 3 nm and ammonia: nitrogen = (Cr) in the case where the nitride layer is re-grown to a thickness of about 3 탆 on the top of the nitride layer after the heat treatment in the gas atmosphere of 2: 8.

도 9를 참조하면, 재성장되는 질화물 반도체층의 깊이가 깊어질수록 크롬(Cr) 원소의 농도가 증가하는 것을 볼 수 있다. 즉, 재성장된 질화물 반도체층의 표면(0~1000nm)에서는 크롬 원소가 거의 확인되지 않으나, 재성장된 질화물층의 하부쪽 방향, 즉 조절층에 의해 형성된 나노 도트가 위치하는 영역으로 점차 많은 양의 크롬이 나타나는 것을 볼 수 있다.Referring to FIG. 9, it can be seen that as the depth of the nitride semiconductor layer to be regrown becomes deeper, the concentration of chromium (Cr) increases. That is, in the surface (0 to 1000 nm) of the regrown nitride semiconductor layer, the chromium element is hardly recognized, but the chromium element is gradually increased to the region where the nano dot is formed by the regrown nitride layer, Can be seen.

또한 조절층으로서의 3nm의 크롬층을 사용하는 경우 재성장되는 질화물층의 방향으로 약 2000nm 이상 확산된다는 점을 알 수 있다. 따라서, 조절층으로서의 크롬층의 두께가 더 두껍다면 더 깊은 곳까지 크롬의 확산을 증가시킬 수 있어, 크롬의 확산 깊이가 크롬층의 두께로 조절될 수 있다. It can also be seen that when using a 3 nm chromium layer as the tuning layer, it diffuses in the direction of the recrystallized nitride layer by at least about 2000 nm. Thus, if the thickness of the chrome layer as the control layer is thicker, it is possible to increase the diffusion of chrome to deeper places, so that the diffusion depth of chrome can be adjusted to the thickness of the chrome layer.

또한 이 경우 전기적 특성 분석 결과 도너의 도핑 농도는 5×1016/cm3 이하로 측정되었다. 즉, 나노 도트가 위치하는 영역에서부터 거리가 멀어질수록 도너의 도핑 농도는 1×1015/cm3 내지 3×1016/cm3 로 순차적으로 증가한다.In this case, as a result of the electrical characteristic analysis, the doping concentration of the donor was 5 × 10 16 / cm 3 Respectively. That is, as the distance from the region where the nano dot is located increases, the doping concentration of the donor becomes 1 × 10 15 / cm 3 to 3 × 10 16 / cm 3 .

이와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.As described above, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of improving resistance characteristics of the nitride semiconductor layer by diffusing an acceptor-providing material such as chromium.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 적층 성장되는 질화물 반도체층들 내에 존재하는 결함들의 전이를 차단할 수 있는 효과가 있다.In addition, the nitride semiconductor device and the manufacturing method thereof according to the present invention have an effect of blocking the transition of defects existing in the nitride semiconductor layers which are laminated and grown on a plurality of nano dots made of an acceptor providing material in the nitride semiconductor layer .

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 기판 상에 조절층을 증착한 후, 열처리에 의해 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 질화물 반도체층을 형성할 수 있는 효과가 있다.The nitride semiconductor device and the method of manufacturing the same according to the present invention can deposit a control layer on a substrate and diffuse a substance that provides an acceptor by heat treatment into a nitride semiconductor layer to form a high- There is an effect.

또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 고절연 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율을 향상시킨 효과가 있다.The nitride semiconductor device according to the present invention and the method for fabricating the same may further comprise at least one of a pinch-off characteristic of the transistor, a breakdown voltage (Breakdown voltage) characteristics and transistor efficiency.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 기판
104: 반절연층
106: 질화물 반도체층
108: 보완층
110: 동작층
112: 캡층
114: 보호층
132: 소스 전극
134: 드레인 전극
136: 게이트 전극100: substrate
104: semi-insulating layer
106: a nitride semiconductor layer
108: Complementary layer
110:
112: cap layer
114: protective layer
132: source electrode
134: drain electrode
136: gate electrode

Claims (12)

기판;
기판 상에 배치되고 억셉터를 제공할 수 있는 물질로 형성된 복수의 나노 도트들을 구비한 반절연층;
상기 반절연층 상에 배치된 질화물 반도체층;
상기 질화물 반도체층 상에 배치된 동작층;
상기 동작층 상에 배치된 게이트 전극; 및
상기 게이트 전극을 사이에 두고 상기 질화물 반도체층 및 동작층과 접촉되는 소스 전극 및 드레인 전극을 포함하는 질화물 반도체 소자.Board;
A semi-insulating layer disposed on the substrate and having a plurality of nano dots formed of a material capable of providing an acceptor;
A nitride semiconductor layer disposed on the semi-insulating layer;
A working layer disposed on the nitride semiconductor layer;
A gate electrode disposed on the operating layer; And
And a source electrode and a drain electrode which are in contact with the nitride semiconductor layer and the operation layer with the gate electrode interposed therebetween. 제1항에 있어서,
상기 기판과 반절연층 사이에 완충층을 더 포함하는 질화물 반도체 소자.The method according to claim 1,
And a buffer layer between the substrate and the semi-insulating layer. 제3항에 있어서,
상기 완충층은 AlN, GaN, AlGaN으로 구성된 그룹으로부터 선택된 물질로 적어도 하나 이상의 층으로 구성된 질화물 반도체 소자.The method of claim 3,
Wherein the buffer layer is made of at least one layer selected from the group consisting of AlN, GaN, and AlGaN. 제1항에 있어서,
상기 억셉터를 제공하는 물질은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자.The method according to claim 1,
Wherein the material providing the acceptor is selected from the group consisting of carbon (C), iron (Fe), chromium (Cr), magnesium (Mg), manganese (Mn) and vanadium (V). 제1항에 있어서,
상기 반절연층의 도너 도핑 농도는 상기 복수의 나노 도트에서 멀어질수록 순차적으로 1×1015/cm3 내지 3×1016/cm3의 도핑 농도를 갖는 질화물 반도체 소자.The method according to claim 1,
Wherein a donor doping concentration of the semi-insulating layer has a doping concentration of 1 x 10 15 / cm 3 to 3 x 10 16 / cm 3 sequentially in a direction away from the plurality of nano dots. 제1항에 있어서,
상기 기판은 Si 기판, Al2O3 기판, SiC 기판 및 GaAs 기판으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자.The method according to claim 1,
Wherein the substrate is selected from the group consisting of a Si substrate, an Al 2 O 3 substrate, a SiC substrate, and a GaAs substrate. 기판을 제공하는 단계;
상기 기판 상에 억셉터를 제공할 수 있는 물질로 이루어진 조절층을 형성하는 단계;
상기 조절층이 형성된 기판 상에 열처리 공정을 진행하여 상기 조절층의 일부로 형성된 복수의 나노 도트들을 형성하는 단계;
상기 나노 도트들 상부에 질화물층을 성장시켜 반절연층을 형성하는 단계;
상기 반절연층 상에 질화물 반도체층을 형성하는 단계;
상기 질화물 반도체층 상에 동작층을 형성하는 단계; 및
상기 동작층이 형성된 기판 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 질화물 반도체 소자 제조방법.Providing a substrate;
Forming an adjustment layer of a material capable of providing an acceptor on the substrate;
Forming a plurality of nano dots formed as a part of the control layer by performing a heat treatment process on the substrate on which the control layer is formed;
Growing a nitride layer on the nano dots to form a semi-insulating layer;
Forming a nitride semiconductor layer on the semi-insulating layer;
Forming a working layer on the nitride semiconductor layer; And
And forming a gate electrode, a source electrode, and a drain electrode on the substrate on which the operation layer is formed. 제7항에 있어서,
상기 조절층은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택되는 물질로 형성되는 질화물 반도체 소자 제조방법.8. The method of claim 7,
Wherein the control layer is formed of a material selected from the group consisting of carbon (C), iron (Fe), chromium (Cr), magnesium (Mg), manganese (Mn), and vanadium (V). 제7항에 있어서,
상기 조절층의 두께는 0.1 ~ 40nm 범위인 질화물 반도체 소자 제조방법.8. The method of claim 7,
Wherein the thickness of the tuning layer is in the range of 0.1 to 40 nm. 제7항에 있어서,
상기 열처리 공정은 900 ~ 1100°C의 온도로 5 ~ 90분 동안 진행하는 질화물 반도체 소자 제조방법.8. The method of claim 7,
Wherein the annealing process is performed at a temperature of 900 to 1100 ° C for 5 to 90 minutes. 제7항에 있어서,
상기 반절연층은 나노 도트에서 멀어질수록 억셉터의 농도는 5%에서 0.1%로 순차적으로 감소하는 질화물 반도체 소자 제조방법.8. The method of claim 7,
Wherein the acceptor concentration is sequentially decreased from 5% to 0.1% as the semi-insulating layer is further away from the nano dot. 제7항에 있어서,
상기 기판과 조절층 사이에 완충층 형성 단계를 더 포함하는 질화물 반도체 소자 제조방법.

8. The method of claim 7,
And forming a buffer layer between the substrate and the control layer.

KR1020160159901A 2016-11-29 2016-11-29 Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof KR20180060426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160159901A KR20180060426A (en) 2016-11-29 2016-11-29 Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159901A KR20180060426A (en) 2016-11-29 2016-11-29 Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20180060426A true KR20180060426A (en) 2018-06-07

Family

ID=62621236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159901A KR20180060426A (en) 2016-11-29 2016-11-29 Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20180060426A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076328A (en) * 2000-08-28 2002-03-15 Fujitsu Ltd Field effect semiconductor device having multidimensional confinement quantum well
JP2003282598A (en) * 2002-03-22 2003-10-03 Ngk Insulators Ltd Epitaxial substrate, epitaxial substrate for electronic device and electronic device
KR20090042164A (en) * 2007-10-24 2009-04-29 스미토모덴키고교가부시키가이샤 Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
KR101256465B1 (en) * 2011-12-30 2013-04-19 삼성전자주식회사 Nitride baced semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076328A (en) * 2000-08-28 2002-03-15 Fujitsu Ltd Field effect semiconductor device having multidimensional confinement quantum well
JP2003282598A (en) * 2002-03-22 2003-10-03 Ngk Insulators Ltd Epitaxial substrate, epitaxial substrate for electronic device and electronic device
KR20090042164A (en) * 2007-10-24 2009-04-29 스미토모덴키고교가부시키가이샤 Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
KR101256465B1 (en) * 2011-12-30 2013-04-19 삼성전자주식회사 Nitride baced semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
JP4530171B2 (en) Semiconductor device
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US8044492B2 (en) Compound semiconductor device including AIN layer of controlled skewness
US9478632B2 (en) Method of manufacturing a semiconductor device
US10388779B2 (en) Semiconductor device and manufacturing method thereof
CA2588114A1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US20110215424A1 (en) Semiconductor device and manufacturing method thereof
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP2006303475A (en) Field effect transistor
US8283700B2 (en) Field effect transistor and manufacturing method thereof
KR102077674B1 (en) Nitride semiconductor and method thereof
JP2007103727A (en) Silicon carbide semiconductor device and method of manufacturing same
JP5119644B2 (en) III-V compound semiconductor epitaxial wafer
KR102091516B1 (en) Nitride semiconductor and method thereof
KR20180063576A (en) Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof
KR20180060426A (en) Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof
KR20180070076A (en) Vertical Type Nitride Semiconductor Device and Method for manufacturing thereof
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof
JP5285252B2 (en) Nitride semiconductor device
KR20180057125A (en) Nitride Semiconductor Substrate having Semi-insulating Layer and Method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application