KR20180056186A - Sapphire wafer and the manufacturing method thereof - Google Patents

Sapphire wafer and the manufacturing method thereof Download PDF

Info

Publication number
KR20180056186A
KR20180056186A KR1020160154112A KR20160154112A KR20180056186A KR 20180056186 A KR20180056186 A KR 20180056186A KR 1020160154112 A KR1020160154112 A KR 1020160154112A KR 20160154112 A KR20160154112 A KR 20160154112A KR 20180056186 A KR20180056186 A KR 20180056186A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
sapphire
mechanical polishing
thickness
Prior art date
Application number
KR1020160154112A
Other languages
Korean (ko)
Other versions
KR101876838B1 (en
Inventor
이성진
김동현
유근호
정은준
장희혁
Original Assignee
일진디스플레이(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진디스플레이(주) filed Critical 일진디스플레이(주)
Priority to KR1020160154112A priority Critical patent/KR101876838B1/en
Publication of KR20180056186A publication Critical patent/KR20180056186A/en
Application granted granted Critical
Publication of KR101876838B1 publication Critical patent/KR101876838B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

The present invention relates to a method for manufacturing a sapphire wafer in an epitaxial wafer manufacturing process through epitaxial growth, comprising the steps of: cutting a grown sapphire ingot to form a wafer; grinding an edge of the cut wafer; lapping both sides of the wafer; performing diamond mechanical polishing (DMP) on one side of the wafer; and performing chemical mechanical polishing (CMP) on the surface of the wafer. The step of performing DMP includes: a first step of thermally expanding a lower lapping plate to make an upper processing surface of the lower lapping plate into a curved surface; a second step of placing a wafer on the thermally expanded processing surface and selecting a pressing point; and a third step of pressing and polishing the wafer to form a polishing surface of the wafer into a recessed curved surface. According to the present invention, it is possible to improve a yield and uniformity by controlling the shape of a wafer provided in an epitaxial wafer manufacturing process, in particular, the thickness of the wafer according to the radius thereof.

Description

사파이어 웨이퍼 및 이를 제조하는 방법{Sapphire wafer and the manufacturing method thereof}Sapphire wafer and method for manufacturing the same [0002]

본 발명은 사파이어 웨이퍼 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a sapphire wafer and a method of manufacturing the sapphire wafer.

사파이어는 알루미나(Al2O3)의 단결정으로서 광학적, 기계적, 열적 특성이 우수하며, 항공우주 및 군사용 광학시스템, 레이더, 고압기 부품, 내마모성 재료 및 반도체의 기판 등과 같은 첨단기술분야에 널리 사용되고 있다. 특히, 최근에는 발광표시소자로 널리 사용되는 LED 기판으로 사용되는 사파이어 웨이퍼의 수요가 급증하면서 대 량생산에 대한 연구가 진행되고 있다.Sapphire is a single crystal of alumina (Al 2 O 3 ), which has excellent optical, mechanical and thermal properties and is widely used in high technology fields such as aerospace and military optical systems, radar, high-voltage parts, abrasion resistant materials and semiconductor substrates . Particularly, in recent years, demand for sapphire wafers used as an LED substrate widely used as a light emitting display device is rapidly increasing, and research on mass production is proceeding.

사파이어 웨이퍼 제조 공정은 단결정 성장 장비를 이용하여 잉곳을 형성하는 단계, 각종 가공장비를 이용하여 웨이퍼를 형성하는 단계, MOCVD 장비 등을 이용하여 에피웨이퍼를 형성하는 단계를 거치며, 이후 칩과 패키지로서 제조되어 최종 응용 제품에 사용될 수 있다.In the sapphire wafer manufacturing process, an ingot is formed using a single crystal growth equipment, a wafer is formed using various processing equipment, an epitaxial wafer is formed using MOCVD equipment, And can be used in final applications.

사파이어는 단결정으로 성장될 때 구조 결정의 방향이 결정되는데 도 1에 도시된 바와 같이 사파이어의 결정 방향에 따라 A-평면(중심축에 수직방향), C-평면(중심축 방향) 그리고 R-Plane을 추출하여 기판(Substrate)의 용도에 따라 사용하게 된다. 청색과 백색의 LED와 레이저 다이오드(laser diode)에 이용되는 C-평면 웨이퍼가 가장 일반적인 방위(orientation)이며 일정한 유전 상수와 절연 특성이 요구되는 하이브리드 마이크로일렉트로닉(hybrid microelectronic) 분야에 응용되는 A-평면 웨이퍼 그리고 마이크로 일렉트로닉 IC(microelectronic IC)에 적당한 실리콘 적층을 위한 R-평면 웨이퍼등으로 구분된다. 웨이퍼는 이러한 방향에 따른 특성이 상이하기 때문에 목적에 따라 필요한 방위에 맞추어 제조하게 된다.When sapphire is grown as a single crystal, the direction of the structure crystal is determined. As shown in FIG. 1, the sapphire is grown in the A-plane (perpendicular to the central axis), the C- Is extracted and used depending on the use of the substrate. C-plane wafers used in blue and white LEDs and laser diodes are the most common orientations and are used in hybrid microelectronics applications where constant dielectric constant and isolation characteristics are required. Wafers and R-plane wafers for silicon deposition suitable for microelectronic ICs. Since the wafer has different characteristics in this direction, the wafer is manufactured in accordance with the required orientation according to the purpose.

에지 그라인딩, 래핑, 다이아몬드 기계적 연마(DMP, diamond mechanical polishing), 화학적 기계적 연마(CMP, chemical mechanical polishing) 등의 과정을 거쳐 웨이퍼를 제조한 후에는 포켓(pocket, susceptor) 등의 장비 내에서 에피(Epi) 성장을 하게 된다. 에피 박막을 성장시키는 MOCVD 설비의 내부 온도는 약 1,100 수준의 고온으로서, 이런 고온의 영향으로 사파이어 기판은 휨을 갖게 된다. After manufacturing wafers through processes such as edge grinding, lapping, diamond mechanical polishing (DMP), chemical mechanical polishing (CMP), etc., wafers are processed in an apparatus such as a pocket (susceptor) Epi) growth. The internal temperature of the MOCVD apparatus for growing the epi thin film is a high temperature of about 1,100, and the sapphire substrate is warped due to such a high temperature.

이러한 웨이퍼의 에피 성장 중의 휨으로 인하여 웨이퍼 중앙과 에지 부분의 온도차가 발생함으로써 에피웨이퍼의 균일도가 떨어지게 되는 문제를 발생시킨다.The temperature difference between the center of the wafer and the edge portion is generated due to the warp during the epitaxial growth of the wafer, thereby causing a problem that the uniformity of the epitaxial wafer is deteriorated.

이런 예고된 휨을 제어하기 위하여 종래에는 설비내 기판을 안착하는 웨이퍼포켓(suspector)의 디자인을 다양하게 변화시키는 등의 방법을 이용하였지만, 그 효과가 미비하다.Conventionally, in order to control the predicted warpage, a method of varying the design of a wafer pocket for mounting a substrate in a facility has been used, but its effect is insufficient.

본 발명은 에피웨이퍼 제조공정에 제공되는 웨이퍼의 형상, 특히 웨이퍼의 반경에 따른 두께를 제어함으로써 수율 및 균일도를 향상시킬 수 있는 웨이퍼 제조 방법 및 그 방법에 의하여 제조되는 웨이퍼를 제공한다.The present invention provides a wafer manufacturing method capable of improving the yield and uniformity by controlling the shape of the wafer provided in the epi wafer manufacturing process, particularly, the thickness of the wafer in accordance with the radius of the wafer, and a wafer manufactured by the method.

본 발명은 고온의 에피성장시 웨이퍼의 변형을 최소화할 수 있는 사파이어 웨이퍼 형상을 물리적으로 제어하는 방법을 제공한다.The present invention provides a method for physically controlling the shape of a sapphire wafer that can minimize deformation of the wafer during high temperature epitaxial growth.

에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼로서, 본 발명에 따른 사파이어 웨이퍼는 에지 부분의 두께가 보강되고, 상기 두께의 보강은 중심점으로부터 반경이 증가함에 따라 두께가 증가한다.As a sapphire wafer provided in an epi wafer manufacturing process through epitaxial growth, the sapphire wafer according to the present invention is reinforced in the thickness of the edge portion, and the thickness increases as the radius from the center point increases.

또한 상기 하정반에 의한 폴리싱면의 곡률반경이 타측면의 곡률반경에 비하여 작게 형성될 수 있다.Further, the radius of curvature of the polishing surface by the lower half can be made smaller than the radius of curvature of the other side.

한편, 에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼를 제조하는 방법으로서, 본 발명에 따른 사파이어 웨이퍼 제조하는 방법은 성장된 사파이어 잉곳을 절단하여 웨이퍼를 형성하는 단계; 절단된 웨이퍼의 에지를 그라인딩(edge grinding)하는 단계; 상기 웨이퍼의 양면을 래핑(Lapping)하는 단계; 상기 웨이퍼의 어느 일 면을 다이아몬드 기계적 연마(DMP, diamond mechanical polishing)하는 단계; 및 상기 웨이퍼의 표면을 화학적 기계적 연마(CMP, chemical mechanical polishing)하는 단계;를 포함하되,Meanwhile, a method for manufacturing a sapphire wafer provided in an epi-wafer manufacturing process through epitaxial growth, the method comprising: forming a wafer by cutting a grown sapphire ingot; Edge grinding the edge of the cut wafer; Lapping both sides of the wafer; Diamond mechanical polishing (DMP) either side of the wafer; And chemical mechanical polishing (CMP) the surface of the wafer,

상기 DMP 단계에서는, 하정반을 열팽창시킴으로써 상기 하정반의 상부 가공면을 곡면화시키는 제1 단계; 상기 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정하는 제2 단계; 및 상기 웨이퍼를 가압 및 연마하여 상기 웨이퍼의 에지 부분의 두께를 상기 웨이퍼의 중앙부에 비하여 두껍게 형성시키는 제3 단계;를 포함한다.In the DMP step, a first step of curving the upper machined surface of the lower half by thermally expanding the lower half; A second step of positioning a wafer on the thermally expanded work surface and selecting a pressing point; And a third step of pressing and polishing the wafer to form a thickness of an edge portion of the wafer thicker than a center portion of the wafer.

또한 상기 제2 단계에서는 상기 웨이퍼의 다이아몬드 기계적 연마 가공면의 곡률반경을 작게 형성하기 위하여 상기 가압점을 상기 하정반 상부 가공면의 에지부 측으로 이동시키도록 제어하는 단계를 더 포함할 수 있다.In addition, the second step may further include a step of controlling the pressing point to move to the edge side of the lower half-finished surface in order to reduce the radius of curvature of the diamond mechanical polishing surface of the wafer.

또한 상기 제1 단계에서는 더미 부재를 이용하여 미리 다이아몬드 기계적 연마 공정을 일정 시간 수행함으로써 상기 하정반 상부 가공면을 열팽창시킬 수 있다.In the first step, the diamond polishing step is performed for a predetermined time in advance by using the dummy member, so that the lower semi-finished surface can be thermally expanded.

또한 상기 더미부재는 상기 하정반의 중심으로부터 상기 가압점을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성될 수 있다.Also, the dummy member may be formed as a curved surface so as to relatively press the distal portion and the proximal portion relative to the pressing point from the center of the lower half.

또한 상기 제1 단계에서는 상기 하정반의 상부 가공면을 가열하는 가열수단을 포함할 수 있다.In addition, the first step may include heating means for heating the upper machined surface of the lower half.

또한 상기 하정반의 상부 가공면은 상기 하정반의 중심 방향으로 하향 경사지도록 형성될 수 있다.In addition, the upper machining surface of the lower half can be formed to be inclined downward toward the center of the lower half.

또한 상기 래핑 단계에서는 상/하 연마부의 회전비를 1/0.7 내지 1/0.8의 범위에서 결정할 수 있다.In the lapping step, the rotation ratio of the upper / lower polishing portion can be determined in the range of 1 / 0.7 to 1 / 0.8.

본 발명에 따르면 사파이어 웨이퍼 형상, 특히 웨이퍼의 반경에 따른 두께를 물리적으로 제어함으로써 고온의 에피성장시 웨이퍼의 변형을 최소화하여 에피웨이퍼의 수율 및 균일도를 향상시킬 수 있다.According to the present invention, it is possible to physically control the thickness of the sapphire wafer, in particular, the thickness of the wafer in accordance with the radius of the wafer, thereby minimizing the deformation of the wafer during high temperature epitaxial growth, thereby improving the yield and uniformity of the epitaxial wafer.

도 1은 사파이어 웨이퍼의 결정 방향에 따른 특성을 설명하기 위한 개략도이다.
도 2 내지 도 4는 사파이어 웨이퍼의 제조 과정을 설명하기 위한 개략도이다.
도 5는 일반적인 에피성장을 위한 MOCVD 장비의 모습을 개략적으로 나타내는 모식도이다.
도 6은 본 발명의 일 실시예에 따른 사파이어 웨이퍼의 모습을 개략적으로 나타내는 종단면도이다.
도 7은 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 이용되는 폴리싱 장치의 일부를 나타내는 개략도이다.
도 8 및 도 9는 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 가압점의 위치에 따른 웨이퍼의 연마 상태를 설명하기 위한 개략도이다.
도 10 및 도 11은 각각 일 실시예에 따른 다이아몬드 기계적 연마장치의 모습을 나타내는 개략적인 사시도 및 평면도이다.
도 12는 일 실시예에 따른 다이아몬드 기계적 연마 장치의 일부를 나타내는 개략적인 단면도이다.
도 13은 일 실시예에 따른 다이아몬드 기계적 연마장치의 페이싱 작업을 개략적으로 나타내는 개략도이다.
도 14는 웨이퍼의 형태를 설명하기 위한 개략적인 평면도이다.
도 15 및 도 16은 일 실시예에 따른 웨이퍼 가공과정을 설명하기 위한 개략적인 모식도이다.
도 17 및 도 18은 일 실시예에 따른 웨이퍼의 가공과정에 의하여 제조된 웨이퍼를 설명하기 위한 개략도이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a schematic view for explaining characteristics along the crystal direction of a sapphire wafer. Fig.
FIGS. 2 to 4 are schematic views for explaining the manufacturing process of the sapphire wafer.
5 is a schematic view schematically showing a MOCVD apparatus for general epitaxial growth.
6 is a longitudinal sectional view schematically showing a sapphire wafer according to an embodiment of the present invention.
7 is a schematic view showing a part of a polishing apparatus used in a diamond mechanical polishing process according to an embodiment.
8 and 9 are schematic views for explaining the polishing state of the wafer according to the position of the pressing point in the diamond mechanical polishing process according to one embodiment.
10 and 11 are a schematic perspective view and a plan view, respectively, showing a view of a diamond mechanical polishing apparatus according to an embodiment.
12 is a schematic cross-sectional view illustrating a portion of a diamond mechanical polishing apparatus according to one embodiment.
13 is a schematic view schematically illustrating a pacing operation of a diamond mechanical polishing apparatus according to an embodiment.
14 is a schematic plan view for explaining the shape of a wafer.
15 and 16 are schematic diagrams for explaining a wafer processing process according to an embodiment.
17 and 18 are schematic views for explaining a wafer manufactured by processing a wafer according to an embodiment.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 특별한 정의나 언급이 없는 경우에 본 설명에 사용하는 방향을 표시하는 용어는 도면에 표시된 상태를 기준으로 한다. 또한 각 실시예를 통하여 동일한 도면부호는 동일한 부재를 가리킨다. 한편, 도면상에서 표시되는 각 구성은 설명의 편의를 위하여 그 두께나 치수가 과장될 수 있으며, 실제로 해당 치수나 구성간의 비율로 구성되어야 함을 의미하지는 않는다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the absence of special definitions or references, the terms used in this description are based on the conditions indicated in the drawings. The same reference numerals denote the same members throughout the embodiments. For the sake of convenience, the thicknesses and dimensions of the structures shown in the drawings may be exaggerated, and they do not mean that the dimensions and the proportions of the structures should be actually set.

도 1 내지 도 4를 참조하여 본 발명에 따른 사파이어 웨이퍼의 제조공정을 설명한다. 도 1은 사파이어 웨이퍼의 결정 방향에 따른 특성을 설명하기 위한 개략도이고, 도 2 내지 도 4는 사파이어 웨이퍼의 제조 과정을 설명하기 위한 개략도이다.The manufacturing process of the sapphire wafer according to the present invention will be described with reference to FIGS. 1 to 4. FIG. FIG. 1 is a schematic view for explaining characteristics along a crystal direction of a sapphire wafer, and FIGS. 2 to 4 are schematic views for explaining a manufacturing process of a sapphire wafer.

먼저 단결정 성장(Growing)단계를 수행한다. 알루미늄(Al)과 산소(O)를 결합시킨 형태의 화합물인 Al2O3가 2,050 이상의 고온에서 녹은 후 응고되는 과정에서 육각형 격자의 형태의 결정구조를 가지고 한방향으로 단결정 성장 시킨다.First, a single crystal growth step is performed. Al 2 O 3 , which is a compound of aluminum (Al) and oxygen (O), is melted at a high temperature of 2,050 or more and then solidified in a single direction with a hexagonal lattice-like crystal structure.

이어서 공(Boule) 형태로 단결정 성장된 사파이어를 원하는 크기(inch)의 원통으로 가공(ingot) 하는 단계(Coring)를 수행한다. 사파이어는 이방성이 큰 물질로 각각의 결정학적 특성에 따라 용도를 달리한다. 구체적으로 도 1에 도시된 바와 같이 기판(Substrate)의 용도에 따라 사파이어의 결정 방향 중 A-평면(중심축에 수직방향), C-평면(중심축 방향) 그리고 R-Plane을 추출하여 도 2에 도시된 바와 같은 잉곳(300a)을 제조한다. 청색과 백색의 LED와 레이저 다이오드(laser diode)에 이용되는 C-평면 웨이퍼, 유전 상수와 절연 특성이 요구되는 하이브리드 마이크로일렉트로닉(hybrid microelectronic) 분야에 응용되는 A-평면 웨이퍼, 마이크로 일렉트로닉 IC(microelectronic IC)에 적당한 실리콘 적층을 위한 R-평면 웨이퍼 등을 그 예로 들 수 있다.Subsequently, a step of ingoting a sapphire single crystal grown in a boule shape into a cylinder of a desired size (inch) is performed. Sapphire is a highly anisotropic material, and its application differs depending on the crystallographic properties. Specifically, as shown in FIG. 1, an A-plane (a direction perpendicular to the central axis), a C-plane (a central axis direction) and an R-Plane among the crystal directions of sapphire are extracted according to the use of the substrate, The ingot 300a as shown in FIG. C-plane wafers for blue and white LEDs and laser diodes, A-plane wafers for microelectronic applications requiring dielectric constant and isolation characteristics, microelectronic ICs For example, an R-plane wafer for stacking a silicon suitable for a silicon wafer.

이어서 슬라이싱(Slicing) 단계를 수행한다. 멀티 와이어 쏘우(Multi Wire Saw)에 잉곳을 고정하고 0.23t 수준의 다이아몬드 코팅 와이어(Dia. Coated Wire)를 고속(800~1,000m/min) 왕복 운동(4", 5hr)시켜 낱장의 사파이어 기판으로 절단한다. 이때 최종 제품의 두께를 감안하여 Ingot의 절단 Pitch를 선정한다. 구체적으로 도 2 내지 도 4에 도시된 바와 같이 잉곳(300a)은 원기둥 형상으로서 와이어 쏘우(wire saw) 등을 이용하여 슬라이싱하여 사파이어 웨이퍼(300, 이하 '웨이퍼')를 제조한다. 절단 시 잉곳(300a)의 결정 방향을 정확히 인지하기 위하여 잉곳(300a)의 측면에는 길이방향을 따라 그라인딩(Grinding)된 플랫면(301, flat surface)이 형성된다.Then, a slicing step is performed. The ingot is fixed to a Multi Wire Saw and a diamond coated wire of 0.23t level is reciprocated at a high speed (800-1,000m / min) (4 ", 5hr) to a single sapphire substrate 2 to 4, the ingot 300a has a cylindrical shape and is formed by cutting a slice by using a wire saw or the like, A sapphire wafer 300 is manufactured. To accurately recognize the crystal direction of the ingot 300a at the time of cutting, flat surfaces 301, 302, and 304, which are grinded along the longitudinal direction, are formed on side surfaces of the ingot 300a, flat surface) is formed.

이후 웨이퍼(300)의 절단 과정에서 형성되는 스크레치나 결함등을 제거하기 위하여 래핑(평탄화, lapping) 단계와 폴리싱(연마, polishing) 단계 등을 거치게 된다.Thereafter, the wafer 300 is subjected to a lapping step and a polishing step to remove scratches, defects, and the like formed during the cutting process of the wafer 300.

먼저 평탄화 과정에서 에지 부분의 크랙이나 탈락을 방지하기 위하여 에지 그라이딩(Edge Grind) 단계를 수행한다. 절단된 낱장 기판의 가장자리(Edge)를 챔퍼링(Chamfering) 공정으로 기판의 날카로운 모서리를 둥그렇게(or 비스듬히)가공한다.First, an edge grinding step is performed in order to prevent the edge portion from cracking or falling off during the planarization process. The edge of the cut single-sided substrate is machined (or obliquely) through the sharp edges of the substrate by a chamfering process.

이어서 래핑(Lapping)공정을 수행한다. B4C 연마재(5~60um)를 사용하여 양면 래핑(Lapping, 4", Δ100um) 진행하며, 슬라이싱 공정 중 발생한 표면 스트레스(Stress) 및 슬라이싱 쏘우마크(Slicing Sawmark)를 하여 두께 및 면거칠기를 일정하게 맞춘다.Then, a lapping process is performed. B 4 C sided lapping by using abrasive material (5 ~ 60um) (Lapping, 4 ", Δ100um) proceeds, and the surface stress (Stress), and the slicing Saw mark (Slicing Sawmark) to the predetermined thickness and surface roughness that occur during the slicing process, To match.

기존 래핑 공정의 경우, 양면 연마설비의 상/하 회전비를 1:1 균일하게 가공하여 기판 상/하면의 Stress를 균일하게 유지하였다. 하지만 본 발명의 기판은 기판 외곽부를 인위적으로 두껍게 하여야 하므로, 최종 제품의 휨이 꺼지는 반대급부를 사전제어 하기 위해, 상부와 하부 연마부 또는 연마 설비의 회전비를 1:0.7 내지 1:0.8 수준으로 변경시켜, 후공정에서 단면 가공을 진행하더라도 휨의 상승을 최소화 시켰다.In the case of the conventional lapping process, the top / bottom rotation ratio of the double-side polishing equipment was uniformly 1: 1, and the stress on the top / bottom of the substrate was kept uniform. However, since the substrate of the present invention has to be artificially thickened at the outer edge of the substrate, the rotation ratio of the upper and lower polishing units or the polishing equipment is changed from 1: 0.7 to 1: 0.8 level in order to pre- So that the rise of the warpage is minimized even when the end face machining is carried out in the subsequent process.

다음으로 어닐링(Annealing) 단계를 수행한다. 어닐링 단계에서는 고온 열처리로에서 래핑된 웨이퍼를 장시간 가열시킴으로써 가공 스트레스(Stress)를 풀어준다.Next, an annealing step is performed. In the annealing step, the wafer heated in the high-temperature annealing furnace is heated for a long time to relieve stress.

이어서 다이아몬드 기계적 연마(DMP, diamond mechanical polishing) 단계와 화학적 기계적 연마(CMP, chemical mechanical polishing)를 수행한다. 입자크기 약 3내지 4 um 크기의 다이아몬드 슬러리(Diamond Slurry)를 연마재로 사용하여 래핑된 기판 표면을 가압 후 회전 운동을 시켜 1차 폴리싱한다. 래핑이 끝난 기판의 표면은 매우 거친 상태로, 이 표면을 결함 없는 경면으로 가공하는 것은 어렵다. 해당 공정을 통해 래핑 공정의 거칠기를 제거한다. 다이아몬드 기계적 연마 공정은 세라믹 블럭위에 기판을 접착시킨 후 하정반(메탈정반위)가 가압, 회전시켜 연마한다. 하정반의 특성상 가공중 발생하는 마찰열에 의한 변형(Convex化)이 불가피 함으로, 15~20hr 사용 주기로 하정반을 페이싱(Facing) 관리한다. 본 발명의 경우, 하정반의 형상을 유지하며, 세라믹 블록 안쪽에 압력 가압점의 위치를 조정함으로, 기판 외관의 형상을 제어, 특히 에지 측의 두께를 보강시킬 수 있다. 본 발명에 따른 다이아몬드 기계적 연마 공정은 이후 상세히 설명한다.Next, diamond mechanical polishing (DMP) and chemical mechanical polishing (CMP) are performed. A diamond slurry having a particle size of about 3 to 4 μm is used as an abrasive, and the surface of the substrate is pressed, and the surface of the substrate is rotated to perform primary polishing. The surface of the wrapped substrate is in a very rough state, and it is difficult to process the surface to a defect-free mirror surface. The roughness of the lapping process is removed through the process. In the diamond mechanical polishing process, the substrate is adhered to the ceramic block, and the lower half (metal plate) is pressed and rotated to polish. Due to the characteristics of the bottom half, it is inevitable to deform by convection heat generated during machining. Therefore, the lower half is faced with the use period of 15 ~ 20hr. In the case of the present invention, the shape of the outer surface of the substrate can be controlled, in particular, the thickness of the edge side can be reinforced by adjusting the position of the pressure pressing point inside the ceramic block while maintaining the shape of the lower half. The diamond mechanical polishing process according to the present invention will be described in detail later.

화학적 기계적 연마 공정에서는 1차 폴리싱된 기판의 표면으로부터 기계적인 가공으로 인한 결함(Dia. 입자 Scratch)이나, 응력층을 제거한다. 이러한 표면을 화학적 에칭과 연마(Δ3um)를 통해 제거함으로 원자 단위의 경면(≤2Å)을 생성시킨다.In the chemical mechanical polishing process, defects (Dia. Particle scratches) or stress layers are removed from the surface of the first polished substrate due to mechanical processing. This surface is removed through chemical etching and polishing (Δ3um) to produce an atomic mirror (≤2Å).

도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 사파이어 웨이퍼를 설명한다. 도 5는 일반적인 에피성장을 위한 MOCVD(metalorganic chemical vapor deposition) 장비의 모습을 개략적으로 나타내는 모식도이고, 도 6은 본 발명의 일 실시예에 따른 사파이어 웨이퍼의 모습을 개략적으로 나타내는 종단면도이다.5 and 6, a sapphire wafer according to an embodiment of the present invention will be described. FIG. 5 is a schematic view illustrating a metalorganic chemical vapor deposition (MOCVD) apparatus for general epitaxial growth, and FIG. 6 is a vertical cross-sectional view schematically showing a sapphire wafer according to an embodiment of the present invention.

이후 표면처리가 수행된 사파이어 웨이퍼(W)는 에피웨이퍼 등의 제조를 위하여 도 5에 도시된 바와 같이 포켓(pocket, susceptor) 내에 수용되고, 하부로부터 열을 전달받아 고온분위기에서 다층 구조의 박막을 성장(에피 성장)시키게 된다. 이런 박막성장은 사파이어 웨이퍼의 물리적 특성, 에피 성장 장비(예를 들면 MOCVD 장비)의 구조적 특성, 에피 성장 레시피(Recipe) 등이 어우러져 고품질, 균일화를 시킬 수 있다. 하지만 다층의 에피 성장은 고온 증착 과정을 통해 진행되기 때문에 고온에 반응하는 사파이어 기판의 휨 영향으로 균일 품질 구현에 어려움을 겪었다. 즉, 하부로부터 열이 전달되는 경우 웨이퍼(W) 중앙의 상대적 고온지점(HP)의 경우 열 전달이 상대적으로 활발하여 저온 지점(LP)에 비하여 온도가 높게 형성되나, 웨이퍼(W)가 휨에 따라 웨이퍼(W)의 에지부의 저온 지점(LP)은 상부로 휘게 됨에 따라 하부로부터 열의 전달이 상대적으로 원활하지 못하게 된다.5, the sapphire wafer W subjected to the surface treatment is accommodated in a pocket (susceptor) as shown in FIG. 5, and the heat is transferred from the lower part to the multi- (Epi-growth). Such thin film growth can achieve high quality and uniformity by combining physical properties of sapphire wafers, structural characteristics of epitaxial growth equipment (for example, MOCVD equipment), epitaxial growth recipe, and the like. However, since the epitaxial growth of multilayers proceeds through a high-temperature deposition process, it has been difficult to achieve a uniform quality due to the warping effect of the sapphire substrate reacting at a high temperature. That is, when heat is transferred from the lower portion, the heat is relatively activated in the case of the relatively high temperature point HP at the center of the wafer W, and the temperature is higher than the low temperature point LP. However, Accordingly, as the low temperature point LP of the edge portion of the wafer W bends upward, the heat transfer from the lower portion becomes relatively smooth.

이러한 문제점을 해결하기 위하여 본 발명에 따른 사파이어 웨이퍼(W)는 도 6에 도시된 바와 같이 에지부의 두께(L1)가 중앙부의 두께(L2)에 비하여 개략적으로 크게 형성되도록 보강한다. 이와 같은 웨이퍼의 구조는 웨이퍼(W)의 중앙부를 상대적으로 더 연마되도록 함으로써 구현할 수 있다. 이와 같이 에지부의 두께를 에지부에 비하여 상대적으로 보강하는 경우 도 5의 경우에 비하여 휨 현상이 현저히 작게 발생함으로써 에피 성장 시 중앙부와 에지부의 온도의 편차가 줄어들게 된다.In order to solve such a problem, the sapphire wafer W according to the present invention is reinforced such that the thickness L1 of the edge portion is formed to be roughly larger than the thickness L2 of the center portion as shown in FIG. Such a structure of the wafer can be realized by relatively polishing the central portion of the wafer W. [ When the thickness of the edge portion is relatively increased as compared with the edge portion, the warpage phenomenon is remarkably small as compared with the case of FIG. 5, so that the deviation of the temperature between the center portion and the edge portion during the epitaxial growth is reduced.

이와 같이 에지부의 두께가 보강된 웨이퍼(W)의 제조는 폴리싱면(도 6을 기준으로 웨이퍼(W)의 상부면)의 연마를 통하여 수행되므로 폴리싱면의 곡률반경은 타측면의 곡률반경에 비하여 작게 형성된다.Since the production of the wafer W having the edge portion reinforced in thickness is performed through the polishing of the polishing surface (the upper surface of the wafer W based on Fig. 6), the radius of curvature of the polishing surface is larger than the radius of curvature of the other surface .

도 7 내지 도 10을 참조하여 일 실시예에 따른 다이아몬드 기계적 연마 공정을 구체적으로 설명한다. 도 7은 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 이용되는 폴리싱 장치를 나타내는 개략도이고, 도 8 및 도 9는 일 실시예에 따른 다이아몬드 기계적 연마 공정 시 가압점의 위치에 따른 웨이퍼의 연마 상태를 설명하기 위한 개략도이며, 도 10은 다른 실시예에 따른 DMP 가공 장치의 모습을 나타내는 개략도이다.The diamond mechanical polishing process according to one embodiment will be described in detail with reference to FIGS. 7 to 10. FIG. FIG. 7 is a schematic view showing a polishing apparatus used in a diamond mechanical polishing process according to an embodiment, and FIGS. 8 and 9 illustrate a polishing state of a wafer according to a position of a pressing point in a diamond mechanical polishing process according to an embodiment Fig. 10 is a schematic view showing a DMP processing apparatus according to another embodiment. Fig.

본 실시예에 따른 DMP 가공장치는 하정반(200), 세라믹 블록(110), 회전축(140)을 포함한다.The DMP processing apparatus according to the present embodiment includes a lower stage 200, a ceramic block 110, and a rotary shaft 140.

하정반(200)은 상부에 가공면(SP1)이 형성되어 있으며 가공면(SP1)을 통하여 웨이퍼(W)를 폴리싱하는 공정을 수행한다. 세라믹 블록(110)의 하단에는 웨이퍼(W)를 접착부(120) 등을 이용하여 부착하여 연마를 수행한다. 이 때 웨이퍼(W)의 각도는 두께 보정 패드(130) 등을 삽입하여 조절할 수 있다.The lower stage 200 has a processing surface SP1 formed thereon and performs a process of polishing the wafer W through the processing surface SP1. At the lower end of the ceramic block 110, the wafer W is polished by attaching the wafer W using a bonding portion 120 or the like. At this time, the angle of the wafer W can be adjusted by inserting the thickness correction pad 130 or the like.

세라믹 블록(110)은 샤프트의 회전에 따라 자전하고, 샤프트로부터 전달되는 외력을 이용하여 웨이퍼(W)를 가압한다.The ceramic block 110 rotates in accordance with the rotation of the shaft, and presses the wafer W using an external force transmitted from the shaft.

본 실시예에 따른 다이아몬드 기계적 연마 가공공정은 다음과 같은 단계를 수행한다.The diamond mechanical polishing process according to this embodiment performs the following steps.

제1 단계로서, 도 7에 도시된 바와 같이 평탄한 하정반(200)을 열팽창시킴으로써 하정반(200)의 상부 가공면(SP1)을 곡면화시킨다. 이 때 더미 부재를 이용하여 미리 DMP 공정을 일정 시간 수행함으로써 하정반(200) 상부 가공면(SP1)을 열팽창시킬 수 있다. 이 때 더미부재(미도시)를 곡면으로 형성하여 하정반(200)의 중심으로부터 가압점을 기준으로 원위부(A1)와 근위부(A5)를 상대적으로 더 가압하도록 할 수 있다.As a first step, the upper processing surface SP1 of the lower half 200 is curved by thermally expanding the lower surface flat 200 as shown in FIG. At this time, the DMP process is performed for a predetermined time using the dummy member in advance, so that the upper machined surface SP1 of the lower half 200 can be thermally expanded. At this time, the dummy member (not shown) may be formed as a curved surface so that the distal portion A1 and the proximal portion A5 can be relatively pressed against the pressing point from the center of the lower plate 200.

한편, 하정반(200)의 열팽창은 별도의 가열수단을 통하여 수행하는 것도 가능하다. 즉, 별도의 열선 등을 이용함으로써 마찰력을 이용하지 않고 직접적으로 가열하는 것도 가능하다. 즉, 열팽창을 위한 가열 수단에는 특별한 제한이 없다.On the other hand, the thermal expansion of the lower stage 200 can be performed through a separate heating means. That is, it is also possible to heat directly without using a frictional force by using a separate hot wire or the like. That is, there is no particular limitation on the heating means for thermal expansion.

다음으로 제2 단계로서, 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정한다. 가압점은 웨이퍼(W)와 하정반(200)의 상부 가공면(SP1)이 접하는 지점으로써 웨이퍼(W)의 위치 및 두께 보정 패드(130)를 이용한 웨이퍼(W)의 수평 방향에 대한 각도 등을 조절함으로써 가압점의 위치를 제어할 수 있다.Next, as a second step, the wafer is placed on the thermally expanded work surface, and a pressing point is selected. The pressing point is a point at which the wafer W contacts the upper processing surface SP1 of the lower polishing table 200 and the position of the wafer W and the angle with respect to the horizontal direction of the wafer W using the thickness correction pad 130 It is possible to control the position of the pressing point.

웨이퍼(W)의 위치를 에지 측으로 이동시키거나 수평방향에 대한 각도를 증가시키는 방법으로 가압점을 에지부 측으로 이동시킬 수 있으며, 이 경우 웨이퍼(W)의 가공면의 곡률반경이 더 작아짐으로써 웨이퍼(W)의 중앙부와 에지부의 두께 차이가 더 커지게 된다.The pressing point can be moved toward the edge portion by moving the position of the wafer W to the edge side or increasing the angle with respect to the horizontal direction. In this case, the radius of curvature of the processing surface of the wafer W becomes smaller, The difference in thickness between the center portion and the edge portion of the wafer W becomes larger.

이 후 제3 단계로서 웨이퍼(W)를 가압 및 연마한다. Thereafter, as a third step, the wafer W is pressed and polished.

한편, 웨이퍼(W)는 곡면으로 형성되는 하정반과의 접촉 위치에 따라 연마 정도가 상이하게 된다. 예를 들어 가압점의 위치가 도 8에 도시된 바와 같이 웨이퍼(W)의 중심부(c1)에 위치하는 경우 제3 영역(A3)에서 웨이퍼(W)와 하정반이 높은 압력으로 접촉하게 된다. 이어서 제2 영역(A2)과 제4 영역(A4)은 다음으로 높은 압력으로 하정반과 접촉하게 되며, 원위부(A1)나 근위부(A5) 측으로 갈수록 하정반과의 접촉 압력이 감소하게 된다.On the other hand, the degree of polishing varies depending on the contact position of the wafer W with the lower surface of the polishing pad. For example, when the position of the pressing point is located at the central portion c1 of the wafer W as shown in Fig. 8, the wafer W and the bottom half contact with each other at a high pressure in the third region A3. The second area A2 and the fourth area A4 are then brought into contact with the lower half at a higher pressure and the lower the contact pressure with the lower half as the distal area A1 or the proximal area A5.

웨이퍼(W)가 연마를 위하여 회전하는 경우 중심부(C1)에 해당하는 영역은 제3 영역(A3) 내에 머물러 있기 때문에 지속적인 연마가 수행되며, 제1 외곽부(C2)의 경우에는 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)을 거치며 연마를 수행하기 때문에 중심부(C1)에 비하여 연마의 정도가 상대적으로 낮아지게 된다. 제2 외곽부(C3)의 경우에는 제1 영역(A1) 내지 제5 영역(A5)을 모두 경유하게 되므로 더욱 연마의 정도가 상대적으로 낮아지게 된다.When the wafer W rotates for polishing, the area corresponding to the central portion C1 remains in the third region A3, so that continuous polishing is performed. In the case of the first outer portion C2, A2, the third region A3, and the fourth region A4, the degree of polishing is relatively low as compared with the center portion C1. In the case of the second outer frame C3, since the first to fifth regions A1 to A5 are all passed, the degree of polishing becomes relatively low.

결론적으로 웨이퍼(W)가 자전함에 따라 웨이퍼(W)의 중심으로부터의 거리에 대략적으로 반비례하는 방식으로 연마가 된다.Consequently, as the wafer W rotates, it is polished in a roughly inverse proportion to the distance from the center of the wafer W.

한편, 수평 방향에 대한 웨이퍼(W)의 각도가 커질수록 도 9에 도시된 바와 같이 접촉 압력이 가장 큰 영역은 원위부 측으로 점차 이동하게 된다.On the other hand, as the angle of the wafer W with respect to the horizontal direction increases, the region with the greatest contact pressure gradually moves toward the distal side as shown in Fig.

도 10 내지 도 13을 참조하여 본 발명의 일 실시예에 따른 다이아몬드 기계적 연마장치를 설명한다. 도 10 및 도 11은 각각 일 실시예에 따른 다이아몬드 기계적 연마장치의 모습을 나타내는 개략적인 사시도 및 평면도이고, 도 12는 일 실시예에 따른 다이아몬드 기계적 연마 장치의 일부를 나타내는 개략적인 단면도이며, 도 13은 일 실시예에 따른 다이아몬드 기계적 연마장치의 페이싱 작업을 개략적으로 나타내는 개략도이다.A diamond mechanical polishing apparatus according to an embodiment of the present invention will be described with reference to FIGS. 10 to 13. FIG. Figs. 10 and 11 are a schematic perspective view and a plan view, respectively, showing a diamond mechanical polishing apparatus according to an embodiment, Fig. 12 is a schematic cross-sectional view showing a part of a diamond mechanical polishing apparatus according to an embodiment, Is a schematic diagram that schematically illustrates the pacing operation of a diamond mechanical polishing apparatus according to one embodiment.

도 10 내지 도 13에 도시된 장치는 일 실시예에 따른 사파이어 웨이퍼 제조장치, 즉 다이아몬드 기계적 연마장치의 바람직한 실시예들을 나타내고 있다.10 to 13 show preferred embodiments of a sapphire wafer manufacturing apparatus, that is, a diamond mechanical polishing apparatus according to an embodiment.

도 10을 참조하여 설명하면, 본 실시예에 따른 다이아몬드 기계적 연마장치는 하정반(200a), 연마부재(200) 및 블록(110)을 포함한다.Referring to FIG. 10, the diamond mechanical polishing apparatus according to the present embodiment includes a lower polishing table 200a, a polishing member 200, and a block 110.

하정반(200a)는 연마 장치의 베이스로서 기능하며, 바람직하게는 원형의 플레이트 형상으로 형성된다.The lower polishing table 200a functions as a base of the polishing apparatus, and is preferably formed in a circular plate shape.

연마부재(200)는 하정반(200a) 상에 링형 및 플레이트 형상으로 형성된다. 연마부재(200)의 상부면은 앞서 설명한 웨이퍼(W)를 연마하기 위한 가공면(SP1)이 형성된다.The polishing member 200 is formed in a ring shape and a plate shape on the lower polishing table 200a. The upper surface of the polishing member 200 is formed with a machining surface SP1 for polishing the wafer W described above.

연마부재(200)의 상부에는 블록(110)이 구비된다. 블록은 원형의 플레이트 형상으로 형성된다. 연마부재(200)의 하부면에는 복수의 웨이퍼(W)가 부착된다. 연마부재(200)는 하부에 부착된 웨이퍼(W)가 연마부재(200)에 접하도록 안착된다. 이후 연마부재(200)는 자전함으로써 웨이퍼(W)가 연마부재(200)에 의하여 연마되도록 할 수 있다.A block 110 is provided on the top of the polishing member 200. The block is formed in a circular plate shape. A plurality of wafers (W) are attached to the lower surface of the polishing member (200). The polishing member 200 is seated such that the wafer W attached to the lower portion thereof contacts the abrasive member 200. Thereafter, the polishing member 200 is allowed to rotate so that the wafer W is polished by the polishing member 200.

한편, 본 실시예에 따른 다이아몬드 기계적 연마장치는 가열수단(미도시)를 더 포함한다. 가열수단은 웨이퍼(W)가 연마부재(200) 상에 안착되어 다이아몬드 기계적 연마 공정을 수행하기 전에 연마부재(200)를 가열하여 열팽창시키는 기능을 한다. 가열수단은 다양한 방법으로 구비될 수 있다. 이에 관하여는 후술한다.On the other hand, the diamond mechanical polishing apparatus according to the present embodiment further includes a heating means (not shown). The heating means functions to thermally expand the polishing member 200 by placing the wafer W on the polishing member 200 and performing the diamond mechanical polishing process. The heating means may be provided in various ways. This will be described later.

도 11을 참조하여 설명하면, 블록(110a)이 자전함에 따라 연마부재의 일주 방향을 따라 공전하도록 구비될 수 있다.Referring to FIG. 11, the block 110a may be provided to revolve along the circumferential direction of the polishing member as the block 110a rotates.

구체적으로 블록(110a)의 외주면에는 제1 기어(1101)가 형성될 수 있다. 이 때 연마부재(200)의 중앙에는 중심부(201)를 구비할 수 있다. 중심부(201)의 외주면에는 제2 기어(2011)가 형성될 수 있다. 제2 기어(2011)는 제1 기어(1101)와 맞물리도록 구비됨으로써 블록(110a)이 자전하는 경우 블록(110a)이 연마부재(200)의 일주 방향을 따라 공전하도록 하는 기능을 한다.Specifically, the first gear 1101 may be formed on the outer circumferential surface of the block 110a. At this time, the central portion 201 may be provided at the center of the polishing member 200. A second gear 2011 may be formed on the outer circumferential surface of the central portion 201. The second gear 2011 functions to engage with the first gear 1101 so that the block 110a revolves along the circumferential direction of the abrasive member 200 when the block 110a rotates.

또한 연마부재(200)의 외측 둘레에는 외측 하우징(290)이 구비될 수 있다. 외측 하우징(290)은 링형상으로 형성되며, 내주면에는 제3 기어(2901)가 형성된다. 제3 기어(2901)가 제1 기어(1101)와 맞물리도록 구비됨으로써 블록(110a)이 자전하는 경우 블록(110a)이 연마부재(200)의 일주 방향을 따라 공전하도록 하는 기능을 한다.Further, the outer housing 290 may be provided around the outer periphery of the polishing member 200. The outer housing 290 is formed in a ring shape, and a third gear 2901 is formed on the inner peripheral surface. The third gear 2901 is provided so as to engage with the first gear 1101 so that the block 110a functions to revolve along the circumferential direction of the abrasive member 200 when the block 110a rotates.

중심부(201)와 외측 하우징(290)은 개별적으로 구비되는 것도 가능하고 함께 구비되는 것도 가능하다.The central portion 201 and the outer housing 290 may be provided individually or together.

이와 같이 중심부(201) 및/또는 외측 하우징(290)을 구비함으로써 연마부재(200)의 가공면(SP1)을 고루 사용하여 다이아몬드 기계적 연마공정을 수행할 수 있도록 함으로써 연마부재(200) 가공면(SP1)이 균일하게 마모될 수 있도록 할 수 있다.By providing the center portion 201 and / or the outer housing 290 as described above, it is possible to perform the diamond mechanical polishing process by uniformly using the machining surface SP1 of the polishing member 200, SP1) can be uniformly worn.

도 12를 참조하여 설명하면, 연마부재(200)는 중심축(O1)방향으로 하향 경사지도록 형성될 수 있다. 이 때 최소 두께 부분과 최대 두께 부분 간의 두께 차(L3)는 약 180μm 내지 220 μm의 범위에서 결정되도록 형성되는 것이 바람직하다.Referring to FIG. 12, the polishing member 200 may be formed to be inclined downward in the direction of the central axis O1. At this time, it is preferable that the thickness difference L3 between the minimum thickness portion and the maximum thickness portion is formed to be determined in a range of about 180 mu m to 220 mu m.

두께차가 180 μm보다 작은 경우에는 연마과정에서 투입되는 슬러리가 하정반 상에 머무르는 시간이 단축됨으로써 작업의 효율이 떨어지게 되며, 반대로 220 μm에 비하여 큰 경우에는 진동이 발생하는 등 헤드 등의 관련설비들의 안정성이 떨어지게 된다.When the difference in thickness is smaller than 180 μm, the efficiency of the work is reduced due to shortening of the time for the slurry to remain in the lower half of the polishing slurry during the polishing process. On the other hand, when the thickness is larger than 220 μm, vibration occurs. The stability becomes poor.

또한 앞서 설명한 바와 같이 연마부재(200)가 가열된 상태에서 가공면(SP1)이 열팽창이 되는 경우 웨이퍼(W)의 가압점을 변경하기 위하여 두께 보정 패드(130)를 더 구비할 수 있다.As described above, the thickness correction pad 130 may further be provided to change the pressing point of the wafer W when the polishing surface 200 is thermally expanded while the polishing surface 200 is heated.

연마부재(200)가 열팽창함에 따라 가공면(SP1)은 경사면의 중앙부분이 부풀어 오르는 형상이 되며, 이러한 열팽창 효과는 다이아몬드 기계적 연마 시 웨이퍼(W)의 일 지점에 연마가 집중되도록 하는 효과를 얻을 수 있게 한다.As the polishing member 200 thermally expands, the machined surface SP1 becomes a shape in which the central portion of the inclined surface swells up. Such a thermal expansion effect has an effect that polishing is concentrated on one point of the wafer W during diamond mechanical polishing I will.

도 13을 참조하여 설명하면, 가열수단의 일 예로서 페이싱 장치(500)를 들 수 있다. 페이싱 장치(500)는 다이아몬드 비트(501)등을 이용하여 마모된 연마부재(200)의 가공면(SP1)을 재가공함으로써 마모되어 불균일하게 된 가공면(SP1)을 리프레싱 시키는 기능을 한다. 이 과정에서 연마부재(200)는 가열이 되어 열팽창을 하게 된다. 이 경우 이러한 가공면을 냉각시키기 위한 냉각수 등은 필요하지 않다.Referring to FIG. 13, the pacing device 500 is an example of the heating means. The pacing device 500 functions to refresh the machined surface SP1 that has been worn out by reprocessing the machined surface SP1 of the abraded abrasive member 200 using diamond bits 501 or the like. In this process, the polishing member 200 is heated and thermally expanded. In this case, cooling water or the like for cooling the machined surface is not necessary.

이외에도 가열수단으로는 다양한 방법이 이용될 수 있다. 다른 예로서 가열수단은 웨이퍼(W)의 가공 전 다이아몬드 기계적 가공 공정을 미리 수행하는 더미 부재일 수 있다. 즉 더미 부재를 이용하여 다이아몬드 기계적 가공 공정을 수행함으로써 연마부재(200)의 가공면(SP1)이 가열되도록 할 수 있다. 이 때에도 가공면(SP1)을 냉각시키기 위한 별도의 추가 공정을 생략한다. 또한 더미부재는 연마부재(200)의 중심으로부터 방사상 방향을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성될 수 있다. 이러한 곡면이 형성됨으로써 경사면 중 중앙부가 더 마모되는 본 공정의 특성상 최대한 초기의 연마부재(200)의 상태로 리프레싱 시킬 수 있다.In addition, various heating methods can be used. As another example, the heating means may be a dummy member that performs the diamond mechanical machining process before machining of the wafer W in advance. That is, by performing the diamond mechanical machining process using the dummy member, the machined surface SP1 of the abrasive member 200 can be heated. At this time, another additional step for cooling the machined surface SP1 is omitted. Further, the dummy member may be formed as a curved surface so as to relatively press the distal portion and the proximal portion relative to the radial direction from the center of the abrasive member 200. By forming such a curved surface, the central part of the inclined surface is more abraded, so that it can be refreshed to the state of the initial polishing member 200 as much as possible.

도 14 내지 도 18을 참조하여 본 발명의 일 실시예에 따른 웨이퍼의 제조 과정 및 제조된 상태의 웨이퍼의 물리적 특성에 대하여 설명한다. 도 14는 웨이퍼의 형태를 설명하기 위한 개략적인 평면도이고, 도 15 및 도 16은 일 실시예에 따른 웨이퍼 가공과정을 설명하기 위한 개략적인 모식도이며, 도 17 및 도 18은 일 실시예에 따른 웨이퍼의 가공과정에 의하여 제조된 웨이퍼를 설명하기 위한 개략도이다.The manufacturing process of the wafer and the physical characteristics of the wafer in the manufactured state according to an embodiment of the present invention will be described with reference to FIGS. 14 to 18. FIG. 14 is a schematic plan view for explaining the shape of a wafer, FIGS. 15 and 16 are schematic schematic diagrams for explaining a wafer fabrication process according to an embodiment, and FIGS. 17 and 18 are schematic cross- FIG. 2 is a schematic view for explaining a wafer manufactured by the process of FIG.

도 14을 참조하여 설명하면, 이하에서는 설명의 편의를 위하여 웨이퍼의 제조 과정에서 그라인딩된 플랫면을 버텀부(bottom)로 정의하고, 이를 기준으로 타측 에지 부분을 탑부(top)로 정의하며, 중간 지점을 센터부(center)로 칭한다. 또한 센터부(center)를 기준으로 좌측 및 우측을 각각 좌측부(left) 및 우측부(right)로 정의한다.Referring to FIG. 14, for convenience of explanation, a flat surface ground in the manufacturing process of a wafer is defined as a bottom, the other edge portion is defined as a top portion, The point is called the center. Also, the left and right sides are defined as a left portion and a right portion, respectively, with respect to a center.

웨이퍼는 연마 공정에 제공되기 위한 웨이퍼를 도 15에 도시된 바와 같이 버텀부(bottom)의 두께가 탑부(top)에 비하여 두껍게 형성할 수 있다. 이 경우 후속 공정 등에서 플랫면의 존재로 인하여 발생할 수 있는 열적 불균형 문제를 최소화하는 것이 가능하다.The wafer to be provided in the polishing process can be formed to have a thicker bottom portion than the top portion as shown in FIG. In this case, it is possible to minimize the thermal imbalance problem that may occur due to the presence of the flat surface in the subsequent process or the like.

이어서 본 발명에 따른 연마 공정을 통하여 도 16에 도시된 바와 같이 상부면을 곡면으로 형성하는 것이 가능하다. 이 때 웨이퍼 상부면의 곡률은 가압점의 위치를 제어함으로써 다양하게 변경할 수 있다.Then, as shown in FIG. 16, it is possible to form a curved upper surface through the polishing process according to the present invention. At this time, the curvature of the upper surface of the wafer can be variously changed by controlling the position of the pressing point.

이 때 에피성장 공정에 제공되기 위하여 제조되는 최종 웨이퍼의 형상은 도 17 및 도 18을 통하여 설명할 수 있다.The shape of the final wafer manufactured to be provided to the epitaxial growth process at this time can be explained with reference to FIGS. 17 and 18. FIG.

도 17를 참조하여 설명하면, 웨이퍼 종방향의 특성은 다음과 같이 설명될 수 있다. 즉, 버텀부(bottom)가 탑부(top)에 비하여 두께가 두껍게 형성되는 형태에서 본 발명에 따른 연마 공정을 통하여 H1만큼 연마됨으로써 센터부(center)가 함몰된 형상의 곡면이 형성될 수 있다.Referring to Fig. 17, the characteristics of the wafer longitudinal direction can be described as follows. That is, a curved surface having a concave shape with a center portion can be formed by polishing the bottom portion with a thickness H1 through the polishing process according to the present invention in a form in which the bottom portion is thicker than the top portion.

이러한 물리적 특성은 다음의 식 1 및 식 2로 표현될 수 있다.These physical properties can be expressed by the following equations (1) and (2).

식 1: Th(center) < ( Th(bottom) + Th(top) ) / 2Th (center) < (Th (bottom) + Th (top)) / 2

식 2: Th(bottom) > Th(top)Equation 2: Th (bottom) > Th (top)

이 때 Th()는 웨이퍼 특정 부분의 두께를 의미한다.Here, Th () denotes the thickness of the wafer-specific portion.

웨이퍼 횡방향의 특성은 도 18을 참조하여 설명할 수 있다. 구체적으로 웨이퍼의 좌측부(left)와 우측부(right)의 두께는 동일하거나 두께의 차이가 최소화되는 것이 바람직하며, 센터부(center)의 두께는 좌측부(left)와 우측부(right)의 두께에 비하여 H2만큼 함몰된 형상으로 형성된다.The characteristics in the lateral direction of the wafer can be explained with reference to Fig. Specifically, it is preferable that the thickness of the left and right sides of the wafer is the same or the difference in thickness is minimized, and the thickness of the center is the thickness of the left and right portions And is formed into a shape recessed by H2.

이는 다음 식 3으로 나타낼 수 있다.This can be expressed by Equation 3 below.

식 3: Th(center) < ( Th(left) + Th(right) ) / 2Th (center) < (Th (left) + Th (right)) / 2

이와 같은 웨이퍼의 제조를 통하여 에피성장 공정에서 열에 따른 휘어짐의 효과를 최소화함으로써 에피성장 공정 자체의 효율을 증가시키고 에피 웨이퍼의 균일한 품질을 구현할 수 있다.Through the fabrication of such wafers, the effect of bending due to heat in the epitaxial growth process is minimized, thereby increasing the efficiency of the epitaxial growth process itself and realizing uniform quality of the epitaxial wafer.

한편, 래핑 과정에서의 연마 스케쥴의 제어에 따라 다이아몬드 기계적 연마(DMP) 공정시의 비연마면은 상술한 본 발명에 따른 다이아몬드 기계적 연마 과정에서의 연마면의 곡률 반경보다 큰 범위, 즉 평면에 가까운 곡면으로 형성될 수 있다.On the other hand, according to the control of the polishing schedule in the lapping process, the non-polished surface in the diamond mechanical polishing (DMP) process is in a range larger than the radius of curvature of the polished surface in the diamond mechanical polishing process according to the present invention, It may be formed as a curved surface.

이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 상술한 바람직한 실시예에 한정되는 것은 아니며, 특허청구범위에 구체화된 본 발명의 기술적 사상을 벗어나지 않는 범주에서 다양하게 구현될 수 있다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. have.

이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 상술한 바람직한 실시예에 한정되는 것은 아니며, 특허청구범위에 구체화된 본 발명의 기술적 사상을 벗어나지 않는 범주에서 다양하게 구현될 수 있다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. have.

W: 웨이퍼
110: 세라믹 블록
120: 접착부
130: 두께 보정 패드
140: 회전축
200, 200a: 하정반W: Wafer
110: Ceramic block
120:
130: thickness correction pad
140:
200, 200a:

Claims (10)

에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼로서,
연마면이 센터부가 함몰된 형상의 곡면이 형성되는 사파이어 웨이퍼.A sapphire wafer provided in an epi wafer manufacturing process through epitaxial growth,
A sapphire wafer in which a polishing surface has a curved surface with a center depressed shape. 제1항에 있어서,
상기 사파이어 웨이퍼의 두께는 하기의 식 1 내지 식 3의 범위에서 형성되는 사파이어 웨이퍼.
식 1: Th(center) < ( Th(bottom) + Th(top) ) / 2
식 2: Th(bottom) > Th(top)
식 3: Th(center) < ( Th(left) + Th(right) ) / 2
(단, Th(center)는 센터부의 두께, Th(bottom)은 버텀부의 두께, Th(top)는 탑부의 두께, Th(left)는 좌측부의 두께, Th(right)는 우측부의 두께를 의미함)The method according to claim 1,
Wherein a thickness of the sapphire wafer is formed in the range of the following formulas (1) to (3).
Th (center) < (Th (bottom) + Th (top)) / 2
Equation 2: Th (bottom) > Th (top)
Th (center) < (Th (left) + Th (right)) / 2
Th denotes the thickness of the center portion, Th (bottom) denotes the thickness of the bottom portion, Th (top) denotes the thickness of the top portion, Th (left) denotes the thickness of the left portion, and Th ) 제1항에 있어서,
다이아몬드 기계적 연마(DMP, diamond mechanical polishing) 공정에 의한 폴리싱면의 곡률반경이 타측면의 곡률반경에 비하여 작게 형성되는 사파이어 웨이퍼.The method according to claim 1,
A sapphire wafer in which the radius of curvature of the polishing surface is formed smaller than the radius of curvature of the other side by a diamond mechanical polishing (DMP) process. 에피 성장을 통한 에피웨이퍼 제조공정에 제공되는 사파이어 웨이퍼를 제조하는 방법으로서,
성장된 사파이어 잉곳을 절단하여 웨이퍼를 형성하는 단계;
절단된 웨이퍼의 에지를 그라인딩(edge grinding)하는 단계;
상기 웨이퍼의 양면을 래핑(Lapping)하는 단계;
상기 웨이퍼의 어느 일 면을 다이아몬드 기계적 연마(DMP, diamond mechanical polishing)하는 단계; 및
상기 웨이퍼의 표면을 화학적 기계적 연마(CMP, chemical mechanical polishing)하는 단계;를 포함하되,
상기 다이아몬드 기계적 연마 단계에서는,
하정반을 열팽창시킴으로써 상기 하정반의 상부 가공면을 곡면화시키는 제1 단계;
상기 열팽창된 가공면 상에 웨이퍼를 위치시키고, 가압점을 선정하는 제2 단계;
상기 웨이퍼를 가압 및 연마하여 상기 웨이퍼의 연마면이 함몰된 형상의 곡면을 형성하는 제3 단계;를 포함하는 사파이어 웨이퍼 제조방법.1. A method of manufacturing a sapphire wafer provided in an epitaxial wafer manufacturing process through epitaxial growth,
Cutting the grown sapphire ingot to form a wafer;
Edge grinding the edge of the cut wafer;
Lapping both sides of the wafer;
Diamond mechanical polishing (DMP) either side of the wafer; And
And chemical mechanical polishing (CMP) the surface of the wafer,
In the diamond mechanical polishing step,
A first step of thermally expanding the lower half to curl the upper half of the lower half;
A second step of positioning a wafer on the thermally expanded work surface and selecting a pressing point;
And a third step of pressing and polishing the wafer to form a curved surface having a shape in which the polishing surface of the wafer is recessed. 제4항에 있어서,
상기 제2 단계에서는 상기 웨이퍼의 다이아몬드 기계적 연마 가공면의 곡률반경을 작게 형성하기 위하여 상기 가압점을 상기 하정반 상부 가공면의 에지부 측으로 이동시키도록 제어하는 단계를 더 포함하는 사파이어 웨이퍼 제조방법.5. The method of claim 4,
Further comprising the step of controlling to move the pressing point to the edge side of the lower semi-finished surface in order to reduce the radius of curvature of the diamond mechanical polishing surface of the wafer in the second step. 제4항에 있어서,
상기 제1 단계에서는 더미 부재를 이용하여 미리 다이아몬드 기계적 연마(DMP) 공정을 일정 시간 수행함으로써 상기 하정반 상부 가공면을 열팽창시키는 사파이어 웨이퍼 제조방법.5. The method of claim 4,
In the first step, a diamond mechanical polishing (DMP) process is performed for a predetermined time in advance using a dummy member to thereby thermally expose the lower semi-finished surface. 제6항에 있어서,
상기 더미부재는 상기 하정반의 중심으로부터 상기 가압점을 기준으로 원위부와 근위부를 상대적으로 더 가압하도록 곡면으로 형성되는 사파이어 웨이퍼 제조방법.The method according to claim 6,
Wherein the dummy member is formed as a curved surface such that the distal portion and the proximal portion are relatively pressed against the pressing point from the center of the lower half. 제4항에 있어서,
상기 제1 단계에서는 상기 하정반의 상부 가공면을 가열하는 가열수단을 포함하는 사파이어 웨이퍼 제조방법.5. The method of claim 4,
And the heating step of heating the upper machining surface of the lower half in the first step. 제4항에 있어서,
상기 하정반의 상부 가공면은 상기 하정반의 중심 방향으로 하향 경사지도록 형성되는 사파이어 웨이퍼 제조방법.5. The method of claim 4,
Wherein the upper processing surface of the lower polishing chamber is formed to be inclined downward toward the center of the lower polishing chamber. 제4항에 있어서,
상기 래핑 단계에서는 상/하 연마부의 회전비를 1:0.7 내지 1:0.8의 범위에서 결정하는 사파이어 웨이퍼 제조방법.5. The method of claim 4,
And the rotating ratio of the upper / lower polishing part is determined in the range of 1: 0.7 to 1: 0.8 in the lapping step.
KR1020160154112A 2016-11-18 2016-11-18 Sapphire wafer and the manufacturing method thereof KR101876838B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160154112A KR101876838B1 (en) 2016-11-18 2016-11-18 Sapphire wafer and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160154112A KR101876838B1 (en) 2016-11-18 2016-11-18 Sapphire wafer and the manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180056186A true KR20180056186A (en) 2018-05-28
KR101876838B1 KR101876838B1 (en) 2018-08-09

Family

ID=62451675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160154112A KR101876838B1 (en) 2016-11-18 2016-11-18 Sapphire wafer and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101876838B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542373A (en) * 2020-11-05 2021-03-23 山西中科潞安紫外光电科技有限公司 Method for improving grinding yield of warped sapphire wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147731A (en) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd Polishing cloth, wafer polishing device, and method of manufacturing wafer
KR20080085684A (en) * 2007-03-19 2008-09-24 실트로닉 아게 Method for the simultaneous grinding of a plurality of semiconductor wafers
KR20100008110A (en) * 2008-07-15 2010-01-25 주식회사 실트론 Polishing pad dressing unit
KR101038876B1 (en) * 2007-12-24 2011-06-02 삼성엘이디 주식회사 Wafer for Chemical Vapor Deposition and Method for Fabricating the Same
KR20130049869A (en) * 2011-11-07 2013-05-15 주식회사 엘지실트론 Surface treatment method of polishing pad and polishing method of wafer using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147731A (en) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd Polishing cloth, wafer polishing device, and method of manufacturing wafer
KR20080085684A (en) * 2007-03-19 2008-09-24 실트로닉 아게 Method for the simultaneous grinding of a plurality of semiconductor wafers
KR101038876B1 (en) * 2007-12-24 2011-06-02 삼성엘이디 주식회사 Wafer for Chemical Vapor Deposition and Method for Fabricating the Same
KR20100008110A (en) * 2008-07-15 2010-01-25 주식회사 실트론 Polishing pad dressing unit
KR20130049869A (en) * 2011-11-07 2013-05-15 주식회사 엘지실트론 Surface treatment method of polishing pad and polishing method of wafer using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542373A (en) * 2020-11-05 2021-03-23 山西中科潞安紫外光电科技有限公司 Method for improving grinding yield of warped sapphire wafer

Also Published As

Publication number Publication date
KR101876838B1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
CN108602173B (en) Method for double-side polishing of wafer, method for manufacturing epitaxial wafer using the same, and epitaxial wafer
JP5250968B2 (en) Epitaxial silicon wafer, method for manufacturing the same, and silicon wafer for epitaxial growth.
TWI404125B (en) Verfahren zur herstellung von epitaxierten siliciumscheiben
CN110468446B (en) Chamfered silicon carbide substrate and chamfering method
KR102046811B1 (en) Epitaxial growth device, method of manufacturing epitaxial wafer, and lift pin for epitaxial growth device
KR101605384B1 (en) Double-head grinding apparatus and wafer manufacturing method
JP2007306000A (en) Manufacturing method for semiconductor wafer equipped with odd-shaped edge
JP2009182126A (en) Method of machining compound semiconductor substrate and compound semiconductor substrate
JP2024038313A (en) SiC wafer manufacturing method
US10431488B2 (en) Lift pin and method for manufacturing same
WO2013061788A1 (en) Method for manufacturing silicon carbide substrate, and silicon carbide substrate
JP3904943B2 (en) Sapphire wafer processing method and electronic device manufacturing method
KR101876838B1 (en) Sapphire wafer and the manufacturing method thereof
US11361959B2 (en) Method for manufacturing wafer
JP6825733B1 (en) Manufacturing method of semiconductor wafer
KR101876837B1 (en) manufacturing apparatus of sapphire wafer
CN115668458A (en) Substrate wafer manufacturing method and substrate wafer
CN117144472A (en) SiC substrate and SiC epitaxial wafer
JP2014213403A (en) Method for reducing warpage of substrate, method for manufacturing substrate, and sapphire substrate
KR20190088414A (en) Method for manufacturing carrier, and method for polishing dual surfaces of wafer
JP2005205543A (en) Wafer grinding method and wafer
JP5396616B2 (en) Seasoning plate, semiconductor polishing apparatus, polishing pad seasoning method
TWI653123B (en) Method for adjusting a thickness of a carrier plate
CN106711018B (en) semiconductor wafer surface processing method
JP2004072025A (en) Method and apparatus for polishing wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant