KR20180055385A - Semiconductor package for photo-sensing - Google Patents

Semiconductor package for photo-sensing Download PDF

Info

Publication number
KR20180055385A
KR20180055385A KR1020160153177A KR20160153177A KR20180055385A KR 20180055385 A KR20180055385 A KR 20180055385A KR 1020160153177 A KR1020160153177 A KR 1020160153177A KR 20160153177 A KR20160153177 A KR 20160153177A KR 20180055385 A KR20180055385 A KR 20180055385A
Authority
KR
South Korea
Prior art keywords
substrate
photodetecting
light
sealing
external terminal
Prior art date
Application number
KR1020160153177A
Other languages
Korean (ko)
Inventor
장경규
Original Assignee
장경규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장경규 filed Critical 장경규
Priority to KR1020160153177A priority Critical patent/KR20180055385A/en
Publication of KR20180055385A publication Critical patent/KR20180055385A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

According to the present invention, disclosed is a semiconductor package for photo detection. In order to bond a photo detection substrate assembly and a photo detection part, a bonding bump is provided on the photo detection part of the photo detection substrate assembly or one surface of the photo detection part facing the photo detection substrate. A metal line on the surface of the photo detection substrate can be protected by the bonding pump without performing a passivation process on the photo detection substrate. The surface of the photo detection substrate is stabilized.

Description

광 검출용 반도체 패키지{SEMICONDUCTOR　PACKAGE　FOR　PHOTO-SENSING}[0001] DESCRIPTION [0002] SEMICONDUCTOR PACKAGE FOR PHOTO-SENSING [0003]

본 발명은 광 검출용 반도체 패키지에 관한 것으로서, 보다 자세하게는 솔더(Solder)의 강도 향상 및 공정의 단순화가 이루어진 광 검출용 반도체 패키지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor package for optical detection, and more particularly, to a semiconductor package for optical detection in which strength of a solder is improved and processes are simplified.

일반적으로 광 검출용 반도체 패키지는 세라믹 패키지에 실장된다. 보다 자세하게, 도 1의 (a)를 참고하면, 종래의 광 검출용 패키지는, 세라믹 광 검출 기판(4) 상에 유리뚜껑(6)의 가장자리에 에폭시 등을 이용하여 표면이 위쪽으로 향하도록 실장되어 있다. 또한, 세라믹 광 검출 기판(4) 상에는 광 검출용 다이(2)가 마련되고, 광 검출용 다이(2)와 세라믹 광 검출 기판(4)은 와이어(8)로 연결되어 있다. In general, a photodetector semiconductor package is mounted on a ceramic package. 1 (a), a conventional photodetector package has a structure in which the surface of the glass lid 6 is mounted on the ceramic photodetecting substrate 4 with an epoxy or the like, . A photodetecting die 2 is provided on the ceramic photodetecting substrate 4 and the photodetecting die 2 and the ceramic photodetecting substrate 4 are connected by a wire 8. [

상기 구성의 광 검출용 반도체 패키지는, 소정의 두께와 너비를 가지도록 형성된다. 이로 인해, 휴대 단말 기기에 장착될 수 있을 정도로 패키지의 크기가 작지 않다는 문제점이 있었다. The photo-sensing semiconductor package having the above-described structure is formed to have a predetermined thickness and width. As a result, there is a problem that the size of the package is not small enough to be mounted on the portable terminal device.

또한, 종래의 광 검출용 반도체 패키지는 제조 단가가 높은 편이어서, 수요에 비한 효율성이 저하된다는 문제점도 있었다. In addition, the conventional photodetector semiconductor package has a high manufacturing cost, which results in a reduction in efficiency compared to the demand.

상기의 문제점을 해결하기 위하여 CSP(Chip　Scale　Package) 방법을 통해 광 검출용 반도체 패키지를 제조한다. 즉, 도 1의 (b)를 참고하면, CSP를 통해 제조된 광 검출용 반도체 패키지는, 광 검출 기판(200)과, 광 검출 기판(200)과 대향하는 광 검출용 반도체 칩(100) 등을 포함하고, 광 검출 기판(200) 상에는 패턴이 형성된 금속층(202), 패이베이션층(passivation)(210) 등이 마련되어 있다. In order to solve the above problems, a semiconductor package for optical detection is manufactured through a CSP (Chip Scale Package) method. 1 (b), the photo-sensing semiconductor package manufactured through the CSP includes the photo detecting substrate 200, the photo detecting semiconductor chip 100 opposed to the photo detecting substrate 200, and the like A metal layer 202 on which a pattern is formed, a passivation layer 210, and the like are provided on the photodetecting substrate 200.

이때, 광 검출 기판(200)의 상면과, 광 검출용 반도체 칩(100)의 양 단에는 각각 한 쌍의 솔더 범프(104, 224)가 마련되어 있다. 상기 광 검출용 반도체 칩(100)의 양 단에 마련된 솔더 범프(104)는 기판(200)과 접합하며, 기판(200) 상의 솔더 범프(224)는 외부 기판과 연결된다.At this time, a pair of solder bumps 104 and 224 are provided on the upper surface of the photo detecting substrate 200 and on both ends of the photo detecting semiconductor chip 100, respectively. The solder bumps 104 provided on both ends of the photo-sensing semiconductor chip 100 are bonded to the substrate 200 and the solder bumps 224 on the substrate 200 are connected to the external substrate.

상기 구성의 종래의 광 검출용 반도체 칩(100)은 두 번의 솔더링(soldering)이 시행되어야 하므로 씰링(sealing) 과정 효율이 저하되며, 두 번의 솔더링으로 씰링 비용이 증가한다는 문제점이 있었다. In the conventional photo-sensing semiconductor chip 100 having the above-described structure, since the soldering process has to be performed twice, the efficiency of the sealing process is lowered and the sealing cost is increased due to the double soldering process.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 부피 및 크기 등을 최소화한 광 검출용 반도체 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a semiconductor package for optical detection with minimized volume and size.

또한, 본 발명은 제조 과정의 비용을 최소화한 광 검출용 반도체 패키지를 제공하는데 그 목적이 있다. It is another object of the present invention to provide a semiconductor package for optical detection that minimizes the cost of the manufacturing process.

또한, 본 발명은 솔더 조인트의 강도를 향상시킨 광 검출용 반도체 패키지를 제공하는데 그 목적이 있다. Another object of the present invention is to provide a semiconductor package for optical detection having improved strength of a solder joint.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지는, 소정 범위의 파장 내의 광에 대해 투명하게 형성된 광 검출 기판 어셈블리 및 상기 광 검출 기판 어셈블리와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부를 포함하며,상기 광 검출 기판 어셈블리는, 광 검출 기판과, 상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판과 마주하는 일 면에 마련된 적어도 하나의 칩 단자와 접합 가능한 적어도 하나의 본딩 범프와, 상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부와, 상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이에 마련되어 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부와, 상기 광 검출 기판 상에 마련되며, 상기 본딩 범프와 인접하고, 상기 광 검출 기판의 중심으로 상기 제1 씰링부의 유동을 방지하는 넘침방지부를 포함한다. According to an aspect of the present invention, there is provided a semiconductor package for optical detection, comprising: a light detection substrate assembly formed to be transparent to light within a predetermined wavelength range; And a photodetecting section for detecting light within a predetermined range of wavelengths, wherein the photodetecting substrate assembly includes a photodetecting substrate, at least one photodetector provided on the photodetecting substrate, At least one bonding bump capable of being bonded to a chip terminal, an external terminal connection portion provided on the photo detection substrate and electrically connected to an external terminal provided outside the photo detection substrate, When the detecting unit is positioned, the light detecting unit is provided between the light detecting substrate assembly and the light detecting unit, And an overflow prevention portion which is provided on the light detection substrate and is adjacent to the bonding bump and prevents the first sealing portion from flowing to the center of the light detection substrate, .

이때, 상기 제1 씰링부는 폴리머(polymer)계인 것을 특징으로 한다. In this case, the first sealing part may be a polymer.

상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 제1 씰링부 상에 마련되되, 상기 광 검출부의 외측단부에서 상기 외부단자연결부의 외면까지 마련된 제2 씰링부를 더 포함한다.And a second sealing portion provided on the first sealing portion and provided from an outer end of the light detecting portion to an outer surface of the external terminal connecting portion when the light detecting portion is located on the light detecting substrate assembly.

이때, 상기 제2 씰링부의 높이는 상기 외부단자연결부의 높이보다 작게 형성된다. At this time, the height of the second sealing portion is smaller than the height of the external terminal connection portion.

또한, 상기 제2 씰링부는 상기 제1 씰링부보다 유동성이 큰 폴리머계로 형성된다. Further, the second sealing portion is formed of a polymer system having a higher fluidity than the first sealing portion.

상기 광 검출 기판은, 넘침방지부, 본딩 범프 및 외부단자연결부 하측에 마련되며, 광 검출 기판의 파손을 방지하는 광 검출 기판보호층포함한다. The photodetecting substrate includes a photodetecting substrate protecting layer provided below the overflow preventing portion, the bonding bump and the external terminal connecting portion to prevent damage to the photodetecting substrate.

한편, 본 발명의 다른 실시예에 따른 광 검출용 반도체 패키지는, 소정 범위의 파장 내의 광에 대해 투명하게 형성된 광 검출 기판을 포함하는 광 검출 기판 어셈블리 및 상기 광 검출 기판 어셈블리와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부를 포함하며, 상기 광 검출부는, 상기 광 검출 기판과 마주하는 일 면에 마련된 적어도 하나의 칩 단자와, 상기 칩 단자에서 상기 광 검출 기판을 향해 돌출되게 형성되어 상기 광 검출 기판과 접합 가능한 적어도 하나의 본딩 범프를 포함하고, 상기 광 검출 기판 어셈블리는, 상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부와, 상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이에 마련되어 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부와, 상기 광 검출 기판 상에 마련되며, 상기 제1 씰링부가 상기 광 검출 기판 중심으로의 유동을 방지하는 넘침방지부를 포함한다. According to another aspect of the present invention, there is provided a photo-sensing semiconductor package comprising: a photo-sensing substrate assembly including a photo-sensing substrate formed to be transparent with respect to light within a predetermined range of wavelengths; And a photodetecting section for detecting light within a predetermined range of wavelengths, wherein the photodetecting section comprises: at least one chip terminal provided on one surface facing the photodetecting substrate; and at least one chip terminal protruding from the chip terminal toward the photodetecting substrate And at least one bonding bump formed on the light detecting substrate and capable of bonding with the light detecting substrate, wherein the light detecting substrate assembly includes: Terminal connecting portion, and when the light detecting portion is positioned on the light detecting substrate assembly, A first sealing portion provided between the light detecting portion and the light detecting portion to seal between the light detecting portion and the light detecting portion, and a second sealing portion provided on the light detecting portion to prevent the first sealing portion from flowing toward the center of the light detecting substrate And an overflow prevention portion.

이때, 제1 씰링부는, 폴리머(polymer)계로 형성된다. At this time, the first sealing part is formed of a polymer system.

상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 제1 씰링부 상에 마련되되, 상기 광 검출부의 외측단부에서 상기 외부단자연결부의 외면까지 마련된 제2 씰링부를 더 포함한다. And a second sealing portion provided on the first sealing portion and provided from an outer end of the light detecting portion to an outer surface of the external terminal connecting portion when the light detecting portion is located on the light detecting substrate assembly.

이때, 상기 제2 씰링부의 높이는 상기 외부단자연결부의 높이보다 작게 형성된다. At this time, the height of the second sealing portion is smaller than the height of the external terminal connection portion.

또한, 상기 제2 씰링부는 상기 제1 씰링부보다 유동성이 큰 폴리머계로 형성될 수 있다. In addition, the second sealing portion may be formed of a polymer-based material having greater fluidity than the first sealing portion.

한편, 상기 광 검출 기판은, 상기 넘침방지부 및 상기 외부단자연결부 하측에 마련되며, 상기 광 검출 기판의 파손을 방지하는 광 검출 기판보호층을 더 포함한다. The photodetecting substrate may further include a photodetecting substrate protecting layer provided below the overflow preventing portion and the external terminal connecting portion to prevent breakage of the photodetecting substrate.

또한, 넘침방지부는, 상기 기판 상에 복수 개 마련될 수 있다. In addition, a plurality of overflow prevention portions may be provided on the substrate.

더욱이, 본 발명의 광 검출용 패키지는, 외부단자연결부 상에 마련되며, 상기 메인 기판과 부착 시, 상기 메인 기판과의 부착력을 형성하는 외부 솔더를 더 포함한다. Furthermore, the photo-sensing package of the present invention further includes an external solder provided on the external terminal connection portion and forming an adhesive force with the main substrate when attached to the main substrate.

한편, 소정 범위의 파장 내의 광을 검출하기 위한 광 검출 반도체 패키지 제조 방법에 있어서, (a) 광이 조사되는 광 검출 기판을 포함하는 광 검출 기판 어셈블리를 마련하는 단계 및 (b) 상기 광 검출 기판과 마주하며, 상기 광 검출 기판에서 검출된 광의 파장을 검출하는 광 검출부를 마련하는 단계를 포함하고, 상기 (a) 단계는, (ⅰ) 상기 광 검출용 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부가 상기 광 검출 기판 상의 메탈배선 상으로 유동하는 것을 방지하는 넘침방지부를 마련하는 단계와, (ⅱ) 상기 기판 상에 상기 넘침방지부와 인접하며, 상기 광 검출부와 상기 광 검출 기판 사이를 접합하는 본딩 범프, 상기 광 검출 기판 외부의 단자와 전기적으로 연결 가능한 외부단자연결부를 마련하는 단계와, (ⅲ) 상기 광 검출 기판 어셈블리 상에 상기 광 검출부를 위치시켜, 상기 광 검출 기판과 마주하는 상기 광 검출부 일 면에 마련된 칩 단자와 상기 본딩 범프를 접합하는 단계와, (ⅳ) 상기 제1 씰링부를 상기 광 검출 기판 어샘블리와 상기 광 검출부 사이에 마련하는 단계를 포함한다. The method includes the steps of: (a) providing a photodetecting substrate assembly including a photodetecting substrate to which light is irradiated; and (b) And a step of providing a photodetector for detecting the wavelength of the light detected by the photodetecting substrate, wherein the step (a) comprises the steps of: (i) sealing the photodetecting substrate assembly The method for manufacturing a semiconductor device according to any one of claims 1 to 3, further comprising the steps of: providing an overflow preventing portion (21) for preventing a first sealing portion from flowing onto the metal wiring on the photodetecting substrate; A step of providing an external terminal connection part that is electrically connectable with a terminal on the outside of the photodetecting substrate; (iii) (B) bonding the chip terminals provided on one surface of the photodetecting unit facing the photodetecting substrate to the bonding bump by positioning the photodetecting unit on the photodetecting substrate; (iv) And a step of providing the optical signal between the light detecting portions.

상기 (ⅳ) 단계 이후에, (ⅴ) 상기 제1 씰링부 상면부터 상기 외부단자연결부 외면까지 제2 씰링부를 마련하는 단계를 더 포함한다. Further comprising the step of: (iv) after the step (iv), providing a second sealing part from the upper surface of the first sealing part to the outer surface of the external terminal connection part.

특히, 상기 제2 씰링부는 상기 외부단자연결부의 높이보다 작도록 상기 제1 씰링부 상에 마련된다. In particular, the second sealing portion is provided on the first sealing portion so as to be smaller than the height of the external terminal connection portion.

전술한 과제해결 수단에 의해 본 발명은 소정의 파장이 광을 검출하는 광 검출용 반도체 패키지의 광 검출 기판 어셈블리와 광 검출부를 접합하기 위해, 광 검출 기판 어셈블리의 광 검출 기판 또는 광 검출 기판을 향하는 광 검출부의 일 면에 본딩 범프를 마련하여 광 검출 기판에 패시베이션(passivation) 공정을 진행하지 않고도 상기 본딩 펌프로 인해 광 검출 기판 표면 메탈 배선의 보호가 이루어질 수 있어 광 검출 기판 표면의 안정화가 이루어지는 효과가 있다. According to the above-mentioned problem solving means, the present invention is characterized in that, in order to connect the light detecting portion and the light detecting substrate assembly of the semiconductor package for detecting light having a predetermined wavelength to the light detecting substrate assembly or the light detecting substrate It is possible to protect the metal wiring on the surface of the photodetecting substrate by the bonding pump without providing a passivation process on the photodetecting substrate by providing bonding bumps on one surface of the photodetecting unit, .

또한, 상기 패시베이션(passivation) 공정 처리 과정을 패키지 제조 과정에서 배제함으로써, 광 검출 기판 제조에 따른 제조 원가를 절감할 수 있는 효과가 있다. In addition, by eliminating the passivation process during the package manufacturing process, the manufacturing cost of manufacturing the photodetecting substrate can be reduced.

더욱이, 패키지의 광 검출을 위한 메탈 배선을 광 검출 기판 표면에 형성하여 종래의 광 검출부 표면에 메탈 배선을 형성하기 위한 비용보다 메탈 배선 형성 비용이 최소화되는 효과가 있다. Moreover, there is an effect that the metal wiring for photo-detection of the package is formed on the surface of the photodetecting substrate, so that the cost of forming the metal wiring on the surface of the conventional photodetector is minimized.

또한, 광 검출 기판 상에 광 검출 기판 어셈블리와 광 검출부 사이를 씰링하는 제1 씰링부를 통해 씰링이 이루어진다. 즉, 한번의 솔더링을 통해 씰링이 이루어지므로, 다수의 솔더 과정을 통해 씰링을 이루는 종래의 광 검출용 반도체 패키지의 솔더 깨짐과 같은 문제점 발생을 최소화하고, 이에 따른 솔더 조인트의 신뢰성이 향상되는 효과가 있다. Further, a sealing is performed on the light detecting substrate through a first sealing portion sealing between the light detecting substrate assembly and the light detecting portion. That is, since sealing is performed through one soldering process, it is possible to minimize problems such as breakage of solder in a conventional semiconductor package for optical detection, which is sealed through a plurality of solder processes, and reliability of the solder joint is improved have.

더욱이, 본 발명의 실시예는 패키지 요소에 필요한 구성을 광 검출 기판 상에 마련함으로써 패키지 제조가 단순해질 수 있으며, 이로 인한 패키지 생산성의 향상 및 효율성이 증가하는 효과가 있다. Furthermore, the embodiment of the present invention can simplify package manufacture by providing a configuration necessary for the package element on the photodetecting substrate, thereby improving the productivity and efficiency of the package.

도 1은 종래의 광 검출용 반도체 패키지를 도시한 도면이고,
도 2는 본 발명의 광 검출용 반도체 패키지가 메인 기판에 설치된 실시예를 도시한 도면이며,
도 3은 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지를 도시한 도면이고,
도 4는 도 3의 광 검출용 반도체 패키지 제조 과정을 도시한 도면이고,
도 5 내지 도 7은 도 2의 광 검출용 반도체 패키지의 변형예를 도시한 도면이며,
도 8 및 도 9는 본 발명의 광 검출용 반도체 패키지의 다른 실시예를 도시한 도면이고,
도 10은 도 8의 광 검출용 반도체 패키지 변형예를 도시한 도면이다. 1 is a view showing a conventional semiconductor package for optical detection,
2 is a view showing an embodiment in which the photo-sensing semiconductor package of the present invention is provided on a main substrate,
FIG. 3 is a view showing a semiconductor package for photo-detection according to an embodiment of the present invention,
4 is a view showing a process of manufacturing the semiconductor package for optical detection of FIG. 3,
5 to 7 are views showing a modified example of the semiconductor package for optical detection of Fig. 2,
FIGS. 8 and 9 are views showing another embodiment of the photo-sensing semiconductor package of the present invention,
10 is a view showing a modified example of the semiconductor package for optical detection of Fig.

하기의 설명에서 본 발명의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.It should be understood that the specific details of the invention are set forth in the following description to provide a more thorough understanding of the present invention and that the present invention may be readily practiced without these specific details, It will be clear to those who have knowledge.

이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도 2 내지 도 10을 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to FIGS. 2 to 10, but the present invention will be described with reference to the parts necessary for understanding the operation and operation according to the present invention.

도 2는 본 발명의 광 검출용 반도체 패키지가 메인 기판에 설치된 실시예를 도시한 도면이며, 도 3은 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지를 도시한 도면이고, 도 4는 도 3의 광 검출용 반도체 패키지 제조 과정을 도시한 도면이고, 도 5 내지 도 7은 도 2의 광 검출용 반도체 패키지의 변형예를 도시한 도면이다. FIG. 2 is a view showing an embodiment in which the photo-sensing semiconductor package of the present invention is provided on a main substrate, FIG. 3 is a view showing a semiconductor package for photo-detection according to an embodiment of the present invention, 3 and FIG. 5 to FIG. 7 are views showing a modification of the semiconductor package for optical detection of FIG.

도면 설명에 앞서, 본 발명의 실시예에 따른 광 검출용 반도체 패키지(100)는 도 2에 도시된 바와 같이, 메인 기판(150) 하측에 장착되어, 조사된 광(L)에 대하여 소정 범위의 파장의 광을 검출할 수 있는 장치이다. 2, the photodetector semiconductor package 100 according to the embodiment of the present invention is mounted on the lower side of the main substrate 150, and irradiates the irradiated light L in a predetermined range of And is capable of detecting light of a wavelength.

이들 도면에 도시된 바와 같이, 본 발명의 실시예에 따른 광 검출용 반도체 패키지(100)는 소정 범위의 파장 내의 광에 대하여 투명하게 형성된 광 검출 기판 어셈블리(200)와, 광 검출 기판 어셈블리(200)와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부(300)를 포함한다. As shown in these figures, the optical semiconductor package 100 according to the embodiment of the present invention includes a light detection substrate assembly 200 formed to be transparent with respect to light within a predetermined range of wavelengths, a light detection substrate assembly 200 And a photodetector 300 which detects light within a predetermined range of wavelengths.

이때, 광 검출 기판 어셈블리(200)는, 광 검출 기판(210)과, 광 검출 기판(210) 상에 마련되며, 광 검출 기판(210)과 마주하는 일 면에 마련된 적어도 하나의 칩 단자(320)와 접합 가능한 적어도 하나의 본딩 범프(240)와, 광 검출 기판(210) 상에 마련되며, 광 검출 기판(210) 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부(260)와, 광 검출용 반도체 패키지(100) 상에 광 검출부(300)가 위치하면, 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이에 마련되어 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이를 씰링하는 제1 씰링부(250)와, 광 검출 기판(210) 상에 마련되며, 본딩 범프(240)와 인접하고, 광 검출 기판(210)의 중심으로 제1 씰링부(250)의 유동을 방지하는 넘침방지부(220)를 포함한다. The photodetecting substrate assembly 200 includes a photodetecting substrate 210 and at least one chip terminal 320 provided on one surface of the photodetecting substrate 210 facing the photodetecting substrate 210, At least one bonding bump 240 that can be bonded to the substrate 210, an external terminal connection portion 260 that is provided on the photodetecting substrate 210 and is electrically connected to an external terminal provided outside the photodetecting substrate 210, The semiconductor package 100 and the photodetector 300 are provided between the photodetector package 100 and the photodetector 300 so that the photodetector 300 and the photodetector 300 are positioned on the photodetector package 100. [ A first sealing part 250 for sealing between the first sealing part 250 and the second sealing part 250 and a second sealing part 250 provided on the light detecting substrate 210 and adjacent to the bonding bump 240, And an overflow prevention part 220 for preventing flow.

상기 광 검출 기판(210)은 복수의 광 검출 기판을 형성할 수 있도록 충분히 큰 웨이퍼 또는 패널의 형태 중 하나가 될 수 있다. 또한, 광 검출 기판(210)은 투명한 재질로 형성되어 특정 파장이 선택되어 광 검출부(300)로 전송한다. 예를 들어, 광 검출 기판(210)은 가시광선, 적외선 중 어느 하나의 파장을 선택적으로 광 검출부(300)로 전송할 수 있다. The photodetecting substrate 210 may be one of a wafer or a panel form large enough to form a plurality of photodetecting substrates. In addition, the photodetecting substrate 210 is formed of a transparent material, and a specific wavelength is selected and transmitted to the photodetector unit 300. For example, the light detection substrate 210 may selectively transmit a wavelength of visible light or infrared light to the optical detector 300.

또한, 광 검출 기판(210)은, 세라믹, 글라스, 실리콘 등 중 어느 하나로 구현될 수 있으며, 광 검출 기판(210)을 형성하기 위한 재질, 형상 및 광 검출 기판(210)에서 선택되는 파장 등은 조건에 따라 변경될 수 있다. The material and shape for forming the photodetecting substrate 210 and the wavelengths and the like selected from the photodetecting substrate 210 may be the same as or different from each other. For example, the photodetecting substrate 210 may be formed of any one of ceramics, glass, silicon, It can be changed according to the condition.

더불어, 상기 광 검출 기판(210) 상면에는 광 검출 기판(210)과 전기적으로 연결되는 메탈배선(230)이 형성되어 있다. In addition, a metal wiring 230 electrically connected to the light detecting substrate 210 is formed on the upper surface of the light detecting substrate 210.

상기 본딩 범프(240)는 광 검출 기판(210)과 광 검출부(300)가 접합되게 한다. 이를 위해, 본딩 범프(240)는 광 검출 기판(210) 상에 패턴이 형성된 메탈배선(230) 상에 도포될 수 있으며, 다양한 방법으로 표면처리가 이루어질 수 있다. The bonding bump 240 allows the photodetecting substrate 210 and the photodetector 300 to be bonded together. For this, the bonding bump 240 may be applied on the metal wiring 230 having the pattern formed on the photodetecting substrate 210, and may be surface-treated in various ways.

일 예로, 상기 본딩 범프(240)는 Au, Cu, 등의 전도성이 좋은 금속 또는 금속 합금을 이용하여 스터드 범프(Stud Bump) 공정을 통해 표면 처리가 이루어질 수 있다. For example, the bonding bump 240 may be surface-treated using a Stud Bump process using a metal or metal alloy having good conductivity such as Au, Cu, or the like.

또한, 광 검출 기판 어셈블리(200)와 광 검출부(300) 접합 시, 본딩 범프(240)와 칩 단자(320)의 접합이 이루어지도록 본딩 범프(240)는 Sn/Sn-Ag 등으로 표면을 도금할 수도 있다. The bonding bumps 240 are formed by plating the surfaces of the bonding bumps 240 with Sn / Sn-Ag or the like so that the bonding bumps 240 and the chip terminals 320 are bonded when the optical detecting substrate assembly 200 and the optical detecting unit 300 are bonded. You may.

이와 다르게, 본딩 범프(240)의 표면을 Cu 도금 한 뒤, Sn/Sn-Ag 등으로 2차 도금 하여 칩 단자(320)와 접합이 이루어지도록 형성할 수도 있다. Alternatively, the surface of the bonding bump 240 may be plated with Cu, and then may be formed by secondary plating with Sn / Sn-Ag or the like to be bonded to the chip terminal 320.

상기와 같이 본딩 범프(240)의 표면을 처리하여 메탈배선(230) 상에 도포함에 따라 광 검출 기판(210)에 별도의 패시베이션(passivation) 공정을 진행하지 않고도 광 검출용 반도체 패키지(100)와 광 검출부(300)의 접합이 이루어질 수 있게 된다. The surface of the bonding bump 240 is processed and applied onto the metal wiring 230 as described above so that the optical sensing semiconductor package 100 and the light detecting semiconductor package 210 can be manufactured without a separate passivation process on the photodetecting substrate 210. [ So that the optical detecting unit 300 can be bonded.

또한, 제1 씰링부(250)으로 인해 광 검출 기판(210) 표면 메탈배선(230)의 보호가 이루어질 수 있어 광 검출 기판(210) 표면의 안정화가 이루어질 수 있다. In addition, since the first sealing part 250 protects the surface metal wiring 230 of the photodetecting substrate 210, the surface of the photodetecting substrate 210 can be stabilized.

더불어, 별도의 공정 처리 과정을 배제함으로써, 광 검출 기판(210) 제조에 따른 제조 원가를 절감할 수 있게 된다. In addition, by eliminating the separate process steps, manufacturing costs due to the fabrication of the photodetector substrate 210 can be reduced.

또한, 메탈배선(230)을 광 검출 기판(210) 표면에 형성하여 종래의 광 검출부(300)에 메탈배선(230)을 형성하기 위한 비용보다 메탈배선(230) 형성 비용을 최소화할 수 있다. The metal wiring 230 may be formed on the surface of the photodetecting substrate 210 to minimize the cost of forming the metal wiring 230 in the conventional photodetecting unit 300.

한편, 본딩 범프(240)는 적어도 한 쌍이 소정의 간격을 두고 마주하도록 광 검출 기판(210) 상에 마련될 수 있지만, 본딩 범프(240)의 형성 위치, 형상 등은 조건에 따라 변경될 수 있다. Meanwhile, the bonding bumps 240 may be provided on the photodetecting substrate 210 so that at least one pair of the bonding bumps 240 face each other at a predetermined interval, but the forming position, the shape, and the like of the bonding bumps 240 may be changed according to conditions .

다시 도면을 참고하면, 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면, 본딩 범프(240)와, 외부단자연결부(260) 사이에 마련되어 광 검출부(300)와 본딩 범프(240) 사이의 씰링 및 패키지의 강도를 향상시킨 제1 씰링부(250)가 마련된다. Referring to FIG. 3 again, when the light detecting unit 300 is positioned on the light detecting substrate assembly 200, the light detecting unit 300 is provided between the bonding bumps 240 and the external terminal connecting unit 260, And a first sealing portion 250 that improves the strength of the package.

상기 제1 씰링부(250)는 가시광선, 적외선 등 중 소정 범위의 파장을 투과시키는 고 투과성 물질 중 하나일 수 있으며, 일 예로, 폴리머계 중 어느 하나일 수 있다. The first sealing part 250 may be one of high-transmittance materials that transmit a predetermined range of wavelengths of visible light, infrared light, and the like, and may be, for example, any one of polymers.

한편, 상기 넘침방지부(220)는 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면 광 검출 기판 어셈블리(200)와 광 검출부(300)를 고정하는 구성이다. 이를 위해, 넘침방지부(220)는 점도가 높은 재질의 폴리머계 재질 중 어느 하나일 수 있다. The overflow prevention unit 220 is configured to fix the optical detection substrate assembly 200 and the optical detection unit 300 when the optical detection unit 300 is positioned on the optical detection substrate assembly 200. For this, the overflow prevention part 220 may be any one of a polymer material having a high viscosity.

또한, 넘침방지부(220)는 광 검출 기판(210) 상에 도포되어 씰링 과정에서 제1 씰링부(250)가 광 검출 기판(210)으로 넘쳐 흐르는 것을 방지한다. 이때, 넘침방지부(220)는 도 6에 도시된 바와 같이 광 검출 기판(210) 상에 복수 개 마련되어 제1 씰링부(250)가 광 검출 기판(210) 상에 넘치는 것을 방지할 수 있다. The overflow prevention part 220 is coated on the light detection substrate 210 to prevent the first sealing part 250 from overflowing to the light detection substrate 210 during the sealing process. 6, a plurality of the overflow prevention portions 220 may be provided on the light detection substrate 210 to prevent the first sealing portion 250 from overflowing on the light detection substrate 210. Referring to FIG.

예를 들어 넘침방지부(220)는 제1 씰링부(250) 전방에 두 개가 마련된 예를 들지만, 광 검출 기판(210) 상에 마련되는 넘침방지부(220)의 개수에 의해 본 발명이 제한되는 것은 아니다. For example, although the two overflow prevention portions 220 are provided in front of the first sealing portion 250, the number of the overflow prevention portions 220 provided on the photodetection substrate 210 may be limited by the number of the overflow prevention portions 220, It is not.

더욱이 넘침방지부(220)는 광 검출 어셈블리(200)와 광 검출부(300)가 접할 때, 광 검출 기판(210)과 광 검출부(300)를 접착하기도 한다. The overflow prevention part 220 also bonds the light detection substrate 210 and the light detection part 300 when the light detection assembly 200 and the light detection part 300 are in contact with each other.

상기 외부단자연결부(260)는 광 검출 기판(210)의 메탈배선(230) 상에 마련될 수 있으며, 광 검출용 반도체 패키지(100)의 외부 단자와 전기적으로 연결되는 구성이다. 상기 외부단자연결부(260)는 외부 단자와 전기적으로 연결될 수 있도록 핀 그레이 어레이(PIN　GRID　ARRAY)　형태로 고융점의 금속으로 형성될 수 있다. The external terminal connection part 260 may be provided on the metal wiring 230 of the light detection substrate 210 and may be electrically connected to the external terminal of the light detection semiconductor package 100. The external terminal connection part 260 may be formed of a metal having a high melting point in the form of a PIN GRID ARRAY so as to be electrically connected to an external terminal.

상기와 같이, 외부단자연결부(260)를 핀 그레이 어레이 형태로 형성됨에 따라 핀을 솔더링 하지 않고도 복수의 핀이 광 검출 기판(210) 상에 삽입되어 장착되므로, 별도의 솔더 과정이 요구되지 않게 된다. As described above, since the external terminal connection portion 260 is formed in the form of a pin gray array, a plurality of pins are inserted and mounted on the photo detecting substrate 210 without soldering, so that no separate soldering process is required .

또한, 외부단자연결부(260)는 금속 단자일 수 있으며, 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, 도금된 표면을 코팅처리하는 OSP(OSP(Organic Soldera-bility Preservatives) 처리를 통해 형성할 수 있다. The external terminal connection part 260 may be a metal terminal, and the surface of the external terminal connection part 260 may be coated with a conductive metal such as Cu / Ni, and then subjected to an OSP (Organic Solder-Bility Preservatives) .

이와 다르게, 외부단자연결부(260)는 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, Au 도금, Sn 도금, Sm-Ag 도금 등으로 표면을 재 도금하여 형성할 수도 있다. Alternatively, the external terminal connecting portion 260 may be formed by plating the surface with a metal having high conductivity such as Cu / Ni and then re-plating the surface with Au plating, Sn plating, Sm-Ag plating, or the like.

더불어, 외부단자연결부(260)는 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, 광 검출용 반도체 패키지(100) 제조가 완료된 후, 솔더 가능한 물질에 넣어 표면에 솔더막을 형성할 수도 있다. In addition, after the surface of the external terminal connection portion 260 is plated with a highly conductive metal such as Cu / Ni, and the manufacture of the optical detection semiconductor package 100 is completed, the external terminal connection portion 260 may be formed into a solderable material to form a solder film on the surface have.

한편 본 발명의 실시예의 광 검출용 반도체 패키지(100)는, 광 검출 기판(210) 상에 광 검출 기판 어셈블리(200)와 광 검출부(300) 사이를 씰링하는 제1 씰링부(250)를 통해 씰링이 이루어진다. 즉, 한번의 솔더링을 통해 씰링이 이루어지므로, 다수의 솔더 과정을 통해 씰링을 이루는 종래의 광 검출용 반도체 패키지의 솔더 깨짐과 같은 문제점 발생을 최소화하고, 이에 따른 솔더 조인트의 신뢰성이 향상될 수 있게 된다. The optical detecting semiconductor package 100 of the embodiment of the present invention includes a first sealing part 250 for sealing between the optical detecting substrate assembly 200 and the optical detecting part 300 on the optical detecting substrate 210 Sealing is done. That is, since sealing is performed through one soldering process, it is possible to minimize the occurrence of problems such as cracking of solder in a conventional optical detection semiconductor package which forms a sealing through a plurality of soldering processes, and reliability of the solder joint can be improved do.

더욱이, 본 발명의 실시예는 패키지 요소에 필요한 구성을 광 검출 기판(210) 상에 마련함으로써 패키지 제조가 단순해질 수 있으며, 이로 인한 패키지 생산성의 향상 및 효율성이 증가할 수 있게 된다. Furthermore, the embodiment of the present invention can simplify package manufacture by providing a configuration necessary for the package element on the photodetecting substrate 210, thereby improving the package productivity and the efficiency.

또한, 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면, 제1 씰링부(250) 상에 마련되되, 광 검출부(300)의 외측 단부에서 외부단자연결부(260)의 외면까지 마련되어 광 검출부(300)와 광 검출 기판 어셈블리(200) 사이를 씰링하는 제2 씰링부(270)를 더 포함한다. When the photodetector 300 is positioned on the photodetector substrate assembly 200, the photodetector 300 is provided on the first sealing portion 250 and extends from the outer end of the photodetector 300 to the outer surface of the outer terminal connection portion 260 And a second sealing portion 270 provided between the optical detecting portion 300 and the optical detecting substrate assembly 200.

상기 제2 씰링부(270)는 광 검출 기판 어셈블리(200)와 광 검출부(300) 사이를 추가로 씰링하여 광 검출용 반도체 패키지(100)의 씰링의 신뢰성을 향상시킬 수 있다. The second sealing portion 270 may further seal between the light detecting substrate assembly 200 and the light detecting portion 300 to improve the reliability of the sealing of the light detecting semiconductor package 100.

이때, 제2 씰링부(270)는 제1 씰링부(250)보다 유동성이 높은 고분자 물질로 형성될 수 있으며, 이로 인해, 제2 씰링부(270)의 높이(h₂)는 외부단자연결부(260)의 높이(h₁)보다 낮게 형성되어 외부단자연결부(260)와 외부 단자 연결에 간섭이 발생하는 것을 방지할 수 있다. The second sealing part 270 may be formed of a polymer material having a higher fluidity than the first sealing part 250. The height h2 of the second sealing part 270 may be greater than the height h2 of the external terminal connection part 260 The height h1 of the external terminal connection portion 260 is less than the height h1 of the external terminal connection portion 260 to prevent interference with external terminal connection.

다시 도면을 참고하면, 광 검출 기판(210)과 대향하는 광 검출부(300)의 일 면에는 상기 본딩 범프(240)와 접합 가능한 칩 단자(320)가 구비되어 있다. Referring again to FIG. 3, a chip terminal 320 is provided on one surface of the photodetector 300 facing the photodetecting substrate 210, and is capable of bonding with the bonding bump 240.

상기 칩 단자(320) 설명에 앞서, 상기 광 검출부(300)는 외부 단자와 전기적으로 연결되는 구성이다. Prior to the description of the chip terminal 320, the photodetector 300 is electrically connected to an external terminal.

상기 칩 단자(320)는 본딩 범프(240)와 접합되어 광 검출 기판(210) 상의 메탈배선(230)과 전기적으로 연결되는 구성이다. 이를 위해, 칩 단자(320)는 표면이 무처리 되거나, 알루미늄 패드로 처리할 수 있다. The chip terminal 320 is connected to the bonding bump 240 and is electrically connected to the metal wiring 230 on the light detecting substrate 210. To this end, the chip terminals 320 may be untreated or treated with an aluminum pad.

상기 칩 단자(320)의 표면을 알루미늄 패드로 처리하는 경우, UBM(Under Bump Material) 처리, 증착(Sputter), 화학 도금 등의 방법으로 처리할 수 있으며, 외부 단자 표면의 처리 방법은 조건에 따라 변경될 수 있다. When the surface of the chip terminal 320 is treated with an aluminum pad, it can be processed by an under bump material (UBM) process, a sputtering process, a chemical plating process, or the like. can be changed.

상기 구성에 따른 광 검출용 반도체 패키지(100)의 제조 방법을 살펴보면, 광 검출 기판(210) 상에, 넘침방지부(220)를 형성하고, 넘침방지부(220)와 인접하게 마련된 메탈배선(230) 상에 본딩 범프(240)와, 외부단자연결부(260)를 마련한다(도 4의 (a)).The overflow prevention part 220 is formed on the photodetection substrate 210 and the metal wiring (not shown) provided adjacent to the overflow prevention part 220 is formed on the light detection substrate 210. [ Bonding bumps 240 and external terminal connection portions 260 are provided on the first and second terminals 230 (FIG. 4A).

이후, 광 검출 기판(210)과 마주하는 일 면에 광 검출 기판(210) 상의 본딩 범프(240)와 접하는 칩 단자(320)가 마련된 광 검출부(300)를 광 검출용 반도체 패키지(100) 상에 위치시켜(도 4의 (b)), 본딩 범프(240)와 칩 단자(320)의 접합이 이루어지게 된다. A photodetector 300 having a chip terminal 320 in contact with the bonding bump 240 on the photodetector substrate 210 is provided on one surface of the photodetector substrate 210 facing the photodetector substrate 210 (Fig. 4 (b)), bonding of the bonding bump 240 and the chip terminal 320 is performed.

이후, 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이에 제1 씰링부(250)를 마련하여 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이를 1차로 씰링하게 된다(도 4의 (c)). A first sealing portion 250 is provided between the optical detecting semiconductor package 100 and the optical detecting portion 300 to seal the optical detecting semiconductor package 100 and the optical detecting portion 300 with each other 4 (c)).

상기와 같이 1차 씰링이 완료된 후, 제1 씰링부(250) 상면부터 외부단자연결부(260) 외면까지 마련하되, 외부단자연결부(260)의 높이보다 작은 높이로 제2 씰링부(270)를 마련하여 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이의 씰링 효과를 최대화할 수 있다(도 4의 (d)). After the primary sealing is completed as described above, the second sealing part 270 is provided at a height smaller than the height of the external terminal connecting part 260, from the upper surface of the first sealing part 250 to the outer surface of the external terminal connecting part 260 The sealing effect between the optical detecting semiconductor package 100 and the optical detecting portion 300 can be maximized (FIG. 4 (d)).

한편, 도 5를 참고하면, 광 검출 기판(210)은 넘침방지부(220), 본딩 범프(240) 및 외부단자연결부(260)의 하측에 마련되며, 광 검출 기판(210)의 파손을 방지하는 광 검출 기판보호층(280)을 포함한다. 5, the photodetecting substrate 210 is provided below the overflow preventing portion 220, the bonding bumps 240, and the external terminal connecting portion 260 to prevent the photodetecting substrate 210 from being damaged (Not shown).

보다 자세하게, 광 검출 기판보호층(280)은 메탈배선(230) 하측에 위치하며, 금속 재질로 형성될 수 있다. 상기 광 검출 기판보호층(280)에 의해 광 검출 기판 어셈블리(200)와 광 검출부(300) 접합 시, 압력에 의해 광 검출 기판(210) 및 광 검출 기판(210) 상의 메탈배선(230)이 파손되는 것을 방지하게 된다. More specifically, the photodetecting substrate protecting layer 280 is located below the metal wiring 230 and may be formed of a metal material. When the photodetecting substrate assembly 200 and the photodetecting unit 300 are bonded by the photodetecting substrate protecting layer 280, the photodetecting substrate 210 and the metal wirings 230 on the photodetecting substrate 210 Thereby preventing breakage.

더욱이, 도 7을 참고하면, 광 검출 기판(210)의 외부단자연결부(260) 상에 마련되며, 메인 기판(150)과 광 검출용 패키지(100)가 부착될 때, 메인 기판(150)과의 부착력을 형성하는 외부솔더(290)를 더 포함한다. 7, when the main substrate 150 and the optical detecting package 100 are attached to the main substrate 150, the main substrate 150 and the main substrate 150 are provided on the external terminal connecting portion 260 of the light detecting substrate 210, And an external solder 290 that forms the adhesive force of the solder paste.

상기 외부 솔더(290)는 광 검출용 반도체 패키지(100)과 메인 기판(150)이 부착될 때, 부착력을 최대화할 수 있다. The external solder 290 can maximize the adhesive force when the optical semiconductor package 100 and the main substrate 150 are attached.

한편 도 8 및 도 9는 본 발명의 광 검출용 반도체 패키지의 다른 실시예를 도시한 도면이고, 도 10은 도 8의 광 검출용 반도체 패키지 변형예를 도시한 도면이다. 8 and Fig. 9 are views showing another embodiment of the optical detection semiconductor package of the present invention, and Fig. 10 is a view showing a modification of the optical detection semiconductor package of Fig.

도 8 내지 도 10의 설명에 앞서, 도 8 내지 도 10에 도시된 도면 부호와 도 2 내지 도 7에 도시된 도면 부호가 동일한 경우 동일 구성이라고 가정하고 상세한 설명은 생략하기로 한다. Prior to the description of Figs. 8 to 10, assuming that the reference numerals shown in Figs. 8 to 10 and the reference numerals shown in Figs. 2 to 7 are the same, the detailed description will be omitted.

우선 도 8 및 도 9을 참고하면, 본 발명의 다른 실시예에 따른 광 검출용 반도체 패키지(100)는 소정 범위의 파장 내의 광에 대하여 투명하게 형성된 광 검출 기판(210)을 포함하는 광 검출 기판 어셈블리(200)와, 광 검출 기판 어셈블리(200)와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부(300)를 포함한다. 8 and 9, the optical detection semiconductor package 100 according to another embodiment of the present invention includes a light detection substrate 210 including a light detection substrate 210 formed to be transparent with respect to light within a predetermined range of wavelengths, An assembly 200 and a photodetector 300 disposed opposite the photodetection substrate assembly 200 and detecting light within a predetermined range of wavelengths.

이때, 광 검출부(300)는, 광 검출 기판(210)과 마주하며, 일 면에 마련된 적어도 하나의 칩 단자(320)와, 칩 단자(320)에서 광 검출 기판(210)을 향해 돌출되게 형성되어 광 검출 기판(210)과 접합 가능한 적어도 하나의 본딩 범프(240)를 포함한다. The photodetector 300 includes at least one chip terminal 320 facing the photodetecting substrate 210 and at least one chip terminal 320 protruding from the chip terminal 320 toward the photodetecting substrate 210 And at least one bonding bump 240 that can be bonded to the photodetecting substrate 210.

또한, 광 검출용 반도체 패키지(100)는, 광 검출 기판(210) 상에 마련되며, 광 검출 기판(210) 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부(260)와 광 검출용 반도체 패키지(100) 상에 광 검출부(300)가 위치하면, 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이에 마련되어 광 검출용 반도체 패키지(100)와 광 검출부(300) 사이를 씰링하는 제1 씰링부(250)와, 광 검출 기판(210) 상에 마련되며, 광 검출 기판(210)의 중심으로 제1 씰링부(250)의 유동을 방지하는 넘침방지부(220)를 포함한다. The optical detection semiconductor package 100 includes an external terminal connection portion 260 provided on the light detection substrate 210 and electrically connected to an external terminal provided outside the optical detection substrate 210, When the optical detecting unit 300 is positioned on the semiconductor package 100, the optical detecting unit 300 may be provided between the optical detecting semiconductor package 100 and the optical detecting unit 300 to seal the optical detecting semiconductor package 100 and the optical detecting unit 300, And an overflow prevention part 220 provided on the photodetecting substrate 210 to prevent the first sealing part 250 from flowing to the center of the photodetecting substrate 210 do.

상기 본딩 범프(360)는 광 검출 기판(210)과 광 검출부(300)가 접합되게 한다. 보다 자세하게, 본딩 범프(360)는 광 검출 기판(210) 상에 패턴이 형성된 메탈배선(230) 상에 도포될 수 있으며, 다양한 방법으로 표면 처리가 이루어질 수 있다. The bonding bump 360 allows the photodetecting substrate 210 and the photodetector 300 to be bonded together. More specifically, the bonding bumps 360 may be applied on the metal wiring 230 on which the pattern is formed on the photodetecting substrate 210, and may be surface-treated in various ways.

일 예로, 상기 본딩 범프(360)는 표면을 Au, Gu 등의 전도성이 좋은 금속 또는 금속 합금을 이용하여 스터드 범프(Stud Bump) 공정을 통해 표면 처리를 할 수 있다. For example, the surface of the bonding bump 360 may be surface-treated through a Stud Bump process using a metal or metal alloy having good conductivity such as Au or Gu.

이와 다르게, 본딩 범프(360)의 표면은 Sn/Sn-Ag 등으로 도금되거나, 본딩 범프(360)의 표면을 Cu 도금 한 뒤, Sn/Sn-Ag 등으로 2차 도금 하여 광 검출 기판(210)과 접합이 이루어지도록 형성할 수도 있다. Alternatively, the surface of the bonding bump 360 may be plated with Sn / Sn-Ag or the surface of the bonding bump 360 may be plated with Cu, and then the second surface may be plated with Sn / Sn- ) May be formed.

상기와 같이 본딩 범프(360)에 의해, 광 검출 기판(210)에 별도의 패시베이션(passivation) 공정을 진행하지 않고도 상기 본딩 범프(360)로 인해 광 검출 기판(210) 표면 메탈배선(230)의 보호가 이루어질 수 있어 광 검출 기판(210) 표면의 안정화가 이루어질 수 있다. The bonding bumps 360 can prevent the surface of the metal wiring 230 of the photodetecting substrate 210 from being damaged by the bonding bumps 360 without performing a passivation process on the photodetecting substrate 210. [ So that the surface of the photodetecting substrate 210 can be stabilized.

또한, 별도의 공정 처리 과정을 배제함으로써, 광 검출 기판(210) 제조에 따른 제조 원가를 절감할 수 있게 된다. In addition, by eliminating the separate process steps, the manufacturing cost due to the manufacture of the photodetecting substrate 210 can be reduced.

한편, 광 검출 기판(210) 상에는 메탈배선(230)이 형성되어 있으며, 상기 메탈배선(230)이 광 검출 기판(210) 표면에 형성하여 종래의 광 검출부(300)에 메탈배선(230)을 형성하기 위한 비용보다 메탈배선(230) 형성 비용을 최소화할 수 있다. A metal wiring 230 is formed on the light detecting substrate 210 and the metal wiring 230 is formed on the surface of the light detecting substrate 210 so that the metal wiring 230 is formed on the conventional light detecting unit 300. The cost of forming the metal wiring 230 can be minimized.

상기 광 검출 기판(210) 상의 제1 씰링부(250)는 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면 광 검출 기판 어셈블리(200)와 광 검출부(300)를 고정하는 구성이다. The first sealing part 250 on the optical detection substrate 210 is configured to fix the optical detection substrate assembly 200 and the optical detection part 300 when the optical detection part 300 is positioned on the optical detection substrate assembly 200 to be.

일 예로, 상기 제1 씰링부(250)는 가시광선, 적외선 등 중 소정 범위의 파장을 투과시키는 고 투과성 물질이며, 폴리머계 중 어느 하나일 수 있다. For example, the first sealing part 250 may be a high permeability material that transmits a predetermined wavelength range of visible light, infrared light, or the like, and may be one of a polymer type.

한편, 상기 넘침방지부(220)는 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면 광 검출 기판 어셈블리(200)와 광 검출부(300)를 고정하는 구성이다. 이를 위해, 넘침방지부(220)는 점도가 높은 재질의 폴리머계 재질 중 어느 하나일 수 있다. The overflow prevention unit 220 is configured to fix the optical detection substrate assembly 200 and the optical detection unit 300 when the optical detection unit 300 is positioned on the optical detection substrate assembly 200. For this, the overflow prevention part 220 may be any one of a polymer material having a high viscosity.

또한, 넘침방지부(220)는 광 검출 기판(210) 상에 마련된 메탈배선(230) 상에 도포되어 씰링 과정에서 광 검출 기판(210) 표면에 형성된 메탈배선(230)을 파손하는 것을 방지할 수 있다. The overflow prevention part 220 is coated on the metal wiring 230 provided on the photodetection substrate 210 to prevent the metal wiring 230 formed on the surface of the photodetection substrate 210 from being damaged during the sealing process .

상기 외부단자연결부(260)는 광 검출 기판(210)의 메탈배선(230) 상에 마련될 수 있으며, 광 검출용 반도체 패키지(100)의 외부 단자와 전기적으로 연결되는 구성이다.The external terminal connection part 260 may be provided on the metal wiring 230 of the light detection substrate 210 and may be electrically connected to the external terminal of the light detection semiconductor package 100.

이러한 외부단자연결부(260)는 금속 단자일 수 있으며, 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, 도금된 표면을 코팅처리하는 OSP(OSP(Organic Soldera-bility Preservatives) 처리를 통해 형성할 수 있다. The external terminal connection part 260 may be a metal terminal, and may be formed by plating an OSP (Organic Solder-Bility Preservatives) process, which is a process of plating a surface of the surface with a highly conductive metal such as Cu / Ni, .

이와 다르게, 외부단자연결부(260)는 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, Au 도금, Sn 도금, Sm-Ag 도금 등으로 표면을 재 도금하여 형성할 수도 있다. Alternatively, the external terminal connecting portion 260 may be formed by plating the surface with a metal having high conductivity such as Cu / Ni and then re-plating the surface with Au plating, Sn plating, Sm-Ag plating, or the like.

더불어, 외부단자연결부(260)는 표면을 Cu/Ni 등의 전도성이 높은 금속으로 도금한 뒤, 광 검출용 반도체 패키지(100) 제조가 완료된 후, 솔더 가능한 물질에 넣어 표면에 솔더막을 형성할 수도 있다. In addition, after the surface of the external terminal connection portion 260 is plated with a highly conductive metal such as Cu / Ni, and the manufacture of the optical detection semiconductor package 100 is completed, the external terminal connection portion 260 may be formed into a solderable material to form a solder film on the surface have.

다시 도면을 참고하면, 광 검출 기판 어셈블리(200) 상에 광 검출부(300)가 위치하면, 제1 씰링부(250) 상에 마련되되, 광 검출부(300)의 외측 단부에서 외부단자연결부(260)의 외면까지 마련되어 광 검출부(300)와 광 검출 기판 어셈블리(200) 사이를 씰링하는 제2 씰링부(270)를 더 포함한다. When the optical detecting unit 300 is positioned on the optical detecting substrate assembly 200, the optical detecting unit 300 is provided on the first sealing unit 250 and the external terminal connecting unit 260 And a second sealing portion 270 provided to the outer surface of the light detecting portion 300 and sealing the space between the light detecting portion 300 and the light detecting substrate assembly 200.

상기 제2 씰링부(270)는 광 검출 기판 어셈블리(200)와 광 검출부(300) 사이를 추가로 씰링하여 광 검출용 반도체 패키지(100)의 씰링의 신뢰성을 향상시킬 수 있다. The second sealing portion 270 may further seal between the light detecting substrate assembly 200 and the light detecting portion 300 to improve the reliability of the sealing of the light detecting semiconductor package 100.

이때, 제2 씰링부(270)는 넘침방지부(220)보다 유동성이 높은 고분자 물질로 형성될 수 있으며, 이로 인해, 제2 씰링부(270)의 높이는 외부단자연결부(260)의 높이보다 낮게 형성되어 외부단자연결부(260)와 외부 단자 연결에 간섭이 발생하는 것을 방지할 수 있다. At this time, the second sealing portion 270 may be formed of a polymer material having higher fluidity than the overflow prevention portion 220, so that the height of the second sealing portion 270 is lower than the height of the external terminal connection portion 260 It is possible to prevent interference between the external terminal connection unit 260 and the external terminal connection.

한편, 도 10을 참고하면, 넘침방지부(220) 및 외부단자연결부(260)의 하측에 마련되며, 광 검출 기판(210)의 파손을 방지하는 광 검출 기판보호층(280)을 포함한다. Referring to FIG. 10, a protection substrate 280 is provided under the overflow prevention part 220 and the external terminal connection part 260 to prevent the photodetection substrate 210 from being damaged.

상기 광 검출 기판보호층(280)은 넘침방지부(220) 및 외부단자연결부(260) 하측의 메탈배선(230) 하측에 위치하며, 금속 재질로 형성될 수 있다. 상기 광 검출 기판보호층(280)에 의해 광 검출 기판 어셈블리(200)와 광 검출부(300) 접합 시, 압력에 의해 광 검출 기판(210) 및 광 검출 기판(210) 상의 메탈배선(230)이 파손되는 것을 방지하게 된다. The photodetecting substrate protection layer 280 is disposed below the overflow prevention part 220 and the metal wiring 230 below the external terminal connection part 260 and may be formed of a metal material. When the photodetecting substrate assembly 200 and the photodetecting unit 300 are bonded by the photodetecting substrate protecting layer 280, the photodetecting substrate 210 and the metal wirings 230 on the photodetecting substrate 210 Thereby preventing breakage.

상기와 같이, 소정의 파장이 광을 검출하는 광 검출용 반도체 패키지(100)의 광 검출 기판 어셈블리(200)와 광 검출부(300)를 접합하기 위해, 광 검출 기판 어셈블리(200)의 광 검출 기판(210) 또는 광 검출 기판(210)을 향하는 광 검출부(300)의 일 면에 본딩 범프(240)를 마련하여 광 검출 기판(210)에 패시베이션(passivation) 공정을 진행하지 않고도 상기 본딩 범프(240)로 인해 광 검출 기판(210) 표면 메탈배선(230)의 보호가 이루어질 수 있어 광 검출 기판(210) 표면의 안정화가 이루어질 수 있다.As described above, in order to connect the optical detection substrate assembly 200 and the optical detection unit 300 of the optical detection semiconductor package 100, which detect light of a predetermined wavelength, The bonding bump 240 may be provided on one surface of the light detecting portion 300 facing the light detecting portion 210 or the light detecting portion 210 so that the bonding bump 240 The surface metal wiring 230 of the photodetecting substrate 210 can be protected and the surface of the photodetecting substrate 210 can be stabilized.

또한, 상기 패시베이션(passivation) 공정 처리 과정을 패키지 제조 과정에서 배제함으로써, 광 검출 기판(210) 제조에 따른 제조 원가를 절감할 수 있게 된다. In addition, by eliminating the passivation process during the package manufacturing process, it is possible to reduce manufacturing costs due to the fabrication of the photodetecting substrate 210.

더욱이, 패키지의 광 검출을 위한 메탈배선(230)을 광 검출 기판(210) 표면에 형성하여 종래의 광 검출부(300)에 메탈배선(230)을 형성하기 위한 비용보다 메탈배선(230) 형성 비용을 최소화할 수 있다. The metal wiring 230 for photodetecting the package is formed on the surface of the photodetecting substrate 210 so that the cost for forming the metal wiring 230 is lower than the cost for forming the metal wiring 230 in the conventional photodetecting unit 300 Can be minimized.

또한, 광 검출 기판(210) 상에 광 검출 기판 어셈블리(200)와 광 검출부(300) 사이를 씰링하는 제1 씰링부(250)를 통해 씰링이 이루어진다. 즉, 한번의 솔더링을 통해 씰링이 이루어지므로, 다수의 솔더 과정을 통해 씰링을 이루는 종래의 광 검출용 반도체 패키지의 솔더 깨짐과 같은 문제점 발생을 최소화하고, 이에 따른 솔더 조인트의 신뢰성이 향상될 수 있게 된다. Further, a sealing is performed on the light detecting substrate 210 through a first sealing portion 250 sealing between the light detecting substrate assembly 200 and the light detecting portion 300. That is, since sealing is performed through one soldering process, it is possible to minimize the occurrence of problems such as cracking of solder in a conventional optical detection semiconductor package which forms a sealing through a plurality of soldering processes, and reliability of the solder joint can be improved do.

더욱이, 본 발명의 실시예는 패키지 요소에 필요한 구성을 광 검출 기판(210) 상에 마련함으로써 패키지 제조가 단순해질 수 있으며, 이로 인한 패키지 생산성의 향상 및 효율성이 증가할 수 있게 된다. Furthermore, the embodiment of the present invention can simplify package manufacture by providing a configuration necessary for the package element on the photodetecting substrate 210, thereby improving the package productivity and the efficiency.

이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.

100: 광 검출용 반도체 패키지
200: 광 검출 기판 어셈블리
210: 광 검출 기판
220: 제1 씰링부
230: 메탈배선
240, 360: 본딩 범프
250: 제2 씰링부
260: 외부단자연결부
270: 제3 씰링부
300: 광 검출부100: Optical detection semiconductor package
200: photodetecting substrate assembly
210:
220: first sealing portion
230: metal wiring
240, 360: Bonding Bond
250: second sealing portion
260: External terminal connection
270: third sealing portion
300:

Claims (19)

메인 기판 하측에 장착되어 조사된 광에 대해 소정 범위의 파장의 광을 검출할 수 있는 광 검출용 반도체 패키지에 있어서,
상기 소정 범위의 파장 내의 광에 대해 투명하게 형성된 광 검출 기판 어셈블리; 및
상기 광 검출 기판 어셈블리와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부; 를 포함하며,
상기 광 검출 기판 어셈블리는,
광 검출 기판과,
상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판과 마주하는 일 면에 마련된 적어도 하나의 칩 단자와 접합 가능한 적어도 하나의 본딩 범프와,
상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부와,
상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이에 마련되어 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부와,
상기 광 검출 기판 상에 마련되며, 상기 본딩 범프와 인접하고, 상기 광 검출 기판의 중심으로 상기 제1 씰링부의 유동을 방지하는 넘침방지부를 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. 1. A photodetector semiconductor package mounted on a main substrate and capable of detecting light of a predetermined range of wavelength with respect to irradiated light,
A light detection substrate assembly formed to be transparent to light within the predetermined range of wavelengths; And
A photodetector disposed opposite the photodetector substrate assembly and detecting light within a predetermined range of wavelengths; / RTI >
The light detection substrate assembly includes:
A light detection substrate,
At least one bonding bump provided on the photodetecting substrate and capable of bonding to at least one chip terminal provided on one surface facing the photodetecting substrate,
An external terminal connection portion provided on the light detection substrate and electrically connected to an external terminal provided outside the photo detection substrate,
A first sealing part provided between the light detection substrate assembly and the light detection part and sealing the space between the light detection substrate assembly and the light detection part when the light detection part is located on the light detection substrate assembly,
And an overflow prevention portion provided on the light detection substrate and adjacent to the bonding bump and preventing the flow of the first sealing portion to the center of the light detection substrate. 청구항 1에 있어서,
상기 제1 씰링부는 폴리머(polymer)계인 것을 특징으로 하는 광 검출용 반도체 패키지. The method according to claim 1,
Wherein the first sealing portion is a polymer-based semiconductor package. 청구항 1에 있어서,
상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면,
상기 제1 씰링부 상에 마련되되, 상기 광 검출부의 외측단부에서 상기 외부단자연결부의 외면까지 마련된 제2 씰링부를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. The method according to claim 1,
When the photodetecting unit is positioned on the photodetecting substrate assembly,
Further comprising a second sealing portion provided on the first sealing portion and provided from an outer end of the light detecting portion to an outer surface of the external terminal connecting portion. 청구항 3에 있어서,
상기 제2 씰링부의 높이는 상기 외부단자연결부의 높이보다 작은 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 3,
And the height of the second sealing portion is smaller than the height of the external terminal connection portion. 청구항 3에 있어서,
상기 제2 씰링부는 상기 제1 씰링부보다 유동성이 큰 폴리머계인 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 3,
Wherein the second sealing portion is a polymer-based resin having a higher fluidity than the first sealing portion. 청구항 1에 있어서,
상기 광 검출 기판은,
상기 넘침방지부, 상기 본딩 범프 및 상기 외부단자연결부 하측에 마련되며, 상기 광 검출 기판의 파손을 방지하는 광 검출 기판보호층을 더 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. The method according to claim 1,
The photo-
Further comprising a photodetecting substrate protecting layer provided below the overflow preventing portion, the bonding bump and the external terminal connecting portion to prevent breakage of the photodetecting substrate. 청구항 1에 있어서,
상기 넘침방지부는,
상기 기판 상에 복수 개 마련된 것을 특징으로 하는 광 검출용 패키지. The method according to claim 1,
The overflow prevention portion
Wherein a plurality of light emitting elements are provided on the substrate. 청구항 1에 있어서,
상기 외부단자연결부 상에 마련되며, 상기 메인 기판과 부착 시, 상기 메인 기판과의 부착력을 형성하는 외부 솔더를 더 포함하는 것을 특징으로 하는 광 검출용 패키지. The method according to claim 1,
And an external solder provided on the external terminal connection portion and forming an adhesive force with the main substrate when attached to the main substrate. 소정 범위의 파장 내의 광에 대해 투명하게 형성된 광 검출 기판을 포함하는 광 검출 기판 어셈블리; 및
상기 광 검출 기판 어셈블리와 대향하여 배치되며, 소정 범위의 파장 내의 광을 검출하는 광 검출부; 를 포함하며,
상기 광 검출부는,
상기 광 검출 기판과 마주하는 일 면에 마련된 적어도 하나의 칩 단자와,
상기 칩 단자에서 상기 광 검출 기판을 향해 돌출되게 형성되어 상기 광 검출 기판과 접합 가능한 적어도 하나의 본딩 범프를 포함하고,
상기 광 검출 기판 어셈블리는,
상기 광 검출 기판 상에 마련되며, 상기 광 검출 기판 외부에 구비된 외부 단자와 전기적으로 연결되는 외부단자연결부와,
상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면, 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이에 마련되어 상기 광 검출 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부와,
상기 광 검출 기판 상에 마련되며, 상기 제1 씰링부가 상기 광 검출 기판 중심으로의 유동을 방지하는 넘침방지부를 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. A photodetecting substrate assembly including a photodetecting substrate formed to be transparent with respect to light within a predetermined range of wavelengths; And
A photodetector disposed opposite the photodetector substrate assembly and detecting light within a predetermined range of wavelengths; / RTI >
The photodetector unit includes:
At least one chip terminal provided on one surface facing the light detection substrate,
And at least one bonding bump protruding from the chip terminal toward the photodetecting substrate and capable of bonding with the photodetecting substrate,
The light detection substrate assembly includes:
An external terminal connection portion provided on the light detection substrate and electrically connected to an external terminal provided outside the photo detection substrate,
A first sealing part provided between the light detection substrate assembly and the light detection part and sealing the space between the light detection substrate assembly and the light detection part when the light detection part is located on the light detection substrate assembly,
And an overflow preventing portion which is provided on the light detecting substrate and prevents the first sealing portion from flowing toward the center of the light detecting substrate. 청구항 9에 있어서,
상기 제1 씰링부는, 폴리머(polymer)계인 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 9,
Wherein the first sealing portion is a polymer-based semiconductor package. 청구항 9에 있어서,
상기 광 검출 기판 어셈블리 상에 상기 광 검출부가 위치하면,
상기 제1 씰링부 상에 마련되되, 상기 광 검출부의 외측단부에서 상기 외부단자연결부의 외면까지 마련된 제2 씰링부를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 9,
When the photodetecting unit is positioned on the photodetecting substrate assembly,
Further comprising a second sealing portion provided on the first sealing portion and provided from an outer end of the light detecting portion to an outer surface of the external terminal connecting portion. 청구항 11에 있어서,
상기 제2 씰링부의 높이는 상기 외부단자연결부의 높이보다 작은 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 11,
And the height of the second sealing portion is smaller than the height of the external terminal connection portion. 청구항 11에 있어서,
상기 제2 씰링부는 상기 제1 씰링부보다 유동성이 큰 폴리머계인 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 11,
Wherein the second sealing portion is a polymer-based resin having a higher fluidity than the first sealing portion. 청구항 9에 있어서,
상기 광 검출 기판은,
상기 넘침방지부 및 상기 외부단자연결부 하측에 마련되며, 상기 광 검출 기판의 파손을 방지하는 광 검출 기판보호층을 더 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지. The method of claim 9,
The photo-
Further comprising a photodetecting substrate protecting layer provided below the overflow preventing portion and the external terminal connecting portion to prevent breakage of the photodetecting substrate. 청구항 9에 있어서,
상기 넘침방지부는,
상기 기판 상에 복수 개 마련된 것을 특징으로 하는 광 검출용 패키지. The method of claim 9,
The overflow prevention portion
Wherein a plurality of light emitting elements are provided on the substrate. 청구항 9에 있어서,
상기 외부단자연결부 상에 마련되며, 상기 메인 기판과 부착 시, 상기 메인 기판과의 부착력을 형성하는 외부 솔더를 더 포함하는 것을 특징으로 하는 광 검출용 패키지. The method of claim 9,
And an external solder provided on the external terminal connection portion and forming an adhesive force with the main substrate when attached to the main substrate. 소정 범위의 파장 내의 광을 검출하기 위한 광 검출 반도체 패키지 제조 방법에 있어서,
(a) 광이 조사되는 광 검출 기판을 포함하는 광 검출 기판 어셈블리를 마련하는 단계; 및
(b) 상기 광 검출 기판과 마주하며, 상기 광 검출 기판에서 검출된 광의 파장을 검출하는 광 검출부를 마련하는 단계를 포함하고,
상기 (a) 단계는,
(ⅰ) 상기 광 검출용 기판 어셈블리와 상기 광 검출부 사이를 씰링하는 제1 씰링부가 상기 광 검출 기판 상의 메탈배선 상으로 유동하는 것을 방지하는 넘침방지부를 마련하는 단계와,
(ⅱ) 상기 기판 상에 상기 넘침방지부와 인접하며, 상기 광 검출부와 상기 광 검출 기판 사이를 접합하는 본딩 범프, 상기 광 검출 기판 외부의 단자와 전기적으로 연결 가능한 외부단자연결부를 마련하는 단계와,
(ⅲ) 상기 광 검출 기판 어셈블리 상에 상기 광 검출부를 위치시켜, 상기 광 검출 기판과 마주하는 상기 광 검출부 일 면에 마련된 칩 단자와 상기 본딩 범프를 접합하는 단계와,
(ⅳ) 상기 제1 씰링부를 상기 광 검출 기판 어샘블리와 상기 광 검출부 사이에 마련하는 단계를 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지 제조 방법. A method of manufacturing a photodetector semiconductor package for detecting light within a predetermined range of wavelengths,
(a) providing a photodetecting substrate assembly including a photodetecting substrate to which light is irradiated; And
(b) a step of providing a photodetecting section facing the photodetecting substrate and detecting a wavelength of light detected by the photodetecting substrate,
The step (a)
(I) providing an overflow prevention portion for preventing a first sealing portion for sealing between the photodetection substrate assembly and the photodetection portion from flowing onto the metal wiring on the photodetection substrate;
(Ii) a bonding bump adjacent to the overflow prevention portion on the substrate, the bonding bump bonding the photodetecting portion and the photodetecting substrate, and an external terminal connection portion electrically connectable to a terminal outside the photodetection substrate; ,
(Iii) positioning the photodetecting unit on the photodetecting substrate assembly, bonding the bonding bump with a chip terminal provided on one surface of the photodetecting unit facing the photodetecting substrate,
(Iv) providing the first sealing portion between the photodetection substrate assembly and the photodetector portion. 청구항 17에 있어서,
상기 (ⅳ) 단계 이후에,
(ⅴ) 상기 제1 씰링부 상면부터 상기 외부단자연결부 외면까지 제2 씰링부를 마련하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 패키지 제조 방법. 18. The method of claim 17,
After the step (iv)
(V) providing a second sealing portion from the upper surface of the first sealing portion to the outer surface of the external terminal connection portion. 청구항 18에 있어서,
상기 제2 씰링부는
상기 외부단자연결부의 높이보다 작도록 상기 제1 씰링부 상에 마련되는 것을 특징으로 하는 광 검출용 반도체 패키지 제조 방법.
19. The method of claim 18,
The second sealing portion
Wherein the first sealing portion is provided on the first sealing portion such that a height of the first sealing portion is smaller than a height of the external terminal connecting portion.
KR1020160153177A 2016-11-17 2016-11-17 Semiconductor package for photo-sensing KR20180055385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160153177A KR20180055385A (en) 2016-11-17 2016-11-17 Semiconductor package for photo-sensing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160153177A KR20180055385A (en) 2016-11-17 2016-11-17 Semiconductor package for photo-sensing

Publications (1)

Publication Number Publication Date
KR20180055385A true KR20180055385A (en) 2018-05-25

Family

ID=62299843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160153177A KR20180055385A (en) 2016-11-17 2016-11-17 Semiconductor package for photo-sensing

Country Status (1)

Country Link
KR (1) KR20180055385A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
KR100976813B1 (en) * 2010-04-23 2010-08-20 옵토팩 주식회사 Eectronic device package and method of manufacturing the same
KR20110117486A (en) * 2010-04-21 2011-10-27 옵토팩 주식회사 Photo senser package
KR20130120122A (en) * 2012-04-25 2013-11-04 삼성전자주식회사 Image sensor package
KR20140104883A (en) * 2013-02-21 2014-08-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Molding compound structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
KR20110117486A (en) * 2010-04-21 2011-10-27 옵토팩 주식회사 Photo senser package
KR100976813B1 (en) * 2010-04-23 2010-08-20 옵토팩 주식회사 Eectronic device package and method of manufacturing the same
KR20130120122A (en) * 2012-04-25 2013-11-04 삼성전자주식회사 Image sensor package
KR20140104883A (en) * 2013-02-21 2014-08-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Molding compound structure

Similar Documents

Publication Publication Date Title
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9373653B2 (en) Stepped package for image sensor
US9570634B2 (en) Sensor package with exposed sensor array and method of making same
US7291518B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US9202804B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7915741B2 (en) Solder bump UBM structure
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US20180019277A1 (en) Image pickup unit and method of manufacturing the same
US20150255500A1 (en) Optical apparatus and method for manufacturing same
KR100788280B1 (en) Package for semiconductor device and packaging method thereof
US20230253358A1 (en) Bump-on-Trace Design for Enlarge Bump-to-Trace Distance
US20090032925A1 (en) Packaging with a connection structure
KR20060087273A (en) Semiconductor package and method of fabricating the same
US7351609B2 (en) Method for wafer level package of sensor chip
KR101142347B1 (en) Photo sensor package
US7612456B2 (en) Electronic device, semiconductor device using same, and method for manufacturing semiconductor device
US9397137B2 (en) Interconnect structure for CIS flip-chip bonding and methods for forming the same
CN101241864A (en) Inductance semiconductor encapsulation part and its making method
TW201813066A (en) Multi-chip package ball grid array structure
CN100502022C (en) Semiconductor device
CN101261944A (en) Sensing semiconductor encryption part and its making method
KR20180055385A (en) Semiconductor package for photo-sensing
US20060211173A1 (en) Package of image sensor device and formation thereof
US20050258216A1 (en) Packaging for optoelectronic devices
KR20100119639A (en) Image sensor chip package and method for preparing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application