KR20180037876A - Antenna switch circuit with improved harmonic suppression characteristic - Google Patents
Antenna switch circuit with improved harmonic suppression characteristic Download PDFInfo
- Publication number
- KR20180037876A KR20180037876A KR1020160164427A KR20160164427A KR20180037876A KR 20180037876 A KR20180037876 A KR 20180037876A KR 1020160164427 A KR1020160164427 A KR 1020160164427A KR 20160164427 A KR20160164427 A KR 20160164427A KR 20180037876 A KR20180037876 A KR 20180037876A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- variable capacitor
- switch circuit
- node
- voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
Abstract
Description
본 발명은 바디 컨트롤을 이용해 고조파 억제특성을 개선한 안테나 스위치 회로에 관한 것이다.
BACKGROUND OF THE
일반적으로, 무선통신 시스템에서 캐리어 어그리게이션(Carrier Aggregation: CA)이 확대됨에 따라, 무선통신 시스템 내에서 사용되는 듀플렉서(duplexer)의 고조파 감쇠(harmonic attenuation) 성능이 강화되고 있다. 특히, 로우밴드(low band)(600 ~ 1000 MHz)에서 사용되는 밴드(band) 5, 8, 12, 13, 20, 26, 28에서의 2차 고조파(2nd harmonic) 또는 3차 고조파(3rd harmonic)의 감쇠 특성이 중요시 되고 있다.
In general, as carrier aggregation (CA) in wireless communication systems has expanded, harmonic attenuation performance of duplexers used in wireless communication systems has been strengthened. Particularly, a second harmonic or a third harmonic in the bands 5, 8, 12, 13, 20, 26 and 28 used in the low band (600 to 1000 MHz) ) Is considered to be important.
종래의 안테나 스위치 모듈(Antenna Switch Module: ASM)에서, 고조파 감쇠 특성을 확보하기 위한 하나의 방식은, 안테나 스위치 회로의 후단에 연결되는 듀플렉서(duplexer)에서 고조파 억제 기능을 추가할 수 있다. 이 경우는, 듀플렉서(Duplexer)에서의 아이솔레이션(isolation) 성능이 고사양으로 요구되는 추세이기 때문에 아이솔레이션(isolation) 성능을 만족하면서 고조파 감쇠 성능을 확보하기에는 어려움이 있다.In a conventional antenna switch module (ASM), one method for securing the harmonic attenuation characteristic can add a harmonic suppression function in a duplexer connected to the rear end of the antenna switch circuit. In this case, since the isolation performance in the duplexer is required to be high, there is a difficulty in securing the harmonic attenuation performance while satisfying the isolation performance.
또한, 듀플렉서에서의 고조파 감쇠 개선 방식으로, 듀플렉서 송신(Tx) 매칭 패스(matching path)에 밴드 저지 공진 회로(band stop resonant circuit)를 추가할 수 있다. 이 경우, 공진 회로(resonant circuit)는 병렬 접속 공진 회로(parallel connection resonant circuit) 또는 직렬 접속 션트 회로(series connection shunt resonant circuit)가 이용될 수 있고, 이들 각각은 인덕터와 캐패시터를 포함하여 전체 2개 이상의 공진 소자가 필요하며, 이로 인해 추가 공간이 필요하고 단가가 상승되는 등의 문제점이 있다.Also, a band stop resonant circuit can be added to the duplexer transmit (Tx) matching path with a harmonic attenuation improvement scheme in the duplexer. In this case, the resonant circuit may be a parallel connection resonant circuit or a series connection shunt resonant circuit, each of which includes an inductor and a capacitor, Or more of the resonance element is required, which requires additional space and increases the unit cost.
또 다른 종래의 기술 방식으로, 안테나 스위치 모듈(ASM)의 전단에 로패스 필터(lowpass filter) 등과 같이 고조파 감쇠 기능을 포함하는 회로를 추가할 수 있다. 이 경우는 고조파 감쇠(harmonic attenuation) 기능이 필요로 하지 않는 밴드(band)까지 감쇠가 되기 때문에 삽입손실(insertion loss)의 열화가 발생되는 문제점이 있다.
In another conventional technique, a circuit including a harmonic attenuation function such as a lowpass filter may be added to the front end of the antenna switch module ASM. In this case, there is a problem that insertion loss is deteriorated because attenuation occurs to a band that does not require a harmonic attenuation function.
본 발명의 일 실시 예는, 바디 컨트롤을 이용해 고조파 억제특성을 개선한 안테나 스위치 회로를 제공한다.
One embodiment of the present invention provides an antenna switch circuit that improves harmonic suppression characteristics using body control.
본 발명의 일 실시 예에 의해, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트와의 사이에 접속되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및 신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 를 포함하고, 상기 제1 및 제2 스위치 회로부중 적어도 하나는 양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및 상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부; 를 포함하는 안테나 스위치 회로가 제안된다.
According to an embodiment of the present invention, there is provided a semiconductor device comprising: a first switch circuit portion connected between an antenna port and a first signal port for signal transmission / reception, the first switch circuit portion being operated by a first gate signal; A second signal port for signal transmission and reception, a second switch circuit part connected between the antenna port and the second switch circuit part, the second switch circuit part being operated by a second gate signal; At least one of the first and second switch circuit portions includes at least two first and second transistors connected in series between two ports on both sides; A first voltage divider including a first resistor and a second resistor connected in series between a source and a drain of the first transistor; And a first variable capacitor circuit part connected between the first voltage distributor and the body of the first transistor and having a capacitance varying according to a voltage across the first variable capacitor circuit part; An antenna switch circuit is proposed.
본 과제의 해결 수단에서는, 하기 상세한 설명에서 설명되는 여러 개념들 중 하나가 제공된다. 본 과제 해결 수단은, 청구된 사항의 핵심 기술 또는 필수적인 기술을 확인하기 위해 의도된 것이 아니며, 단지 청구된 사항들 중 하나가 기재된 것이며, 청구된 사항들 각각은 하기 상세한 설명에서 구체적으로 설명된다.
In the solution of this task, one of several concepts described in the following detailed description is provided. The subject matter of the present invention is not intended to identify the core or essential technology of the claimed subject matter, but merely one of the claimed subject matter is described, each of which is specifically set forth in the following detailed description.
본 발명의 일 실시 예에 의하면, 동일한 안테나 스위치 회로의 사이즈에서 높은 성능의 고조파(harmonic)특성을 구현할 수 있고, 이에 따라 칩 설계시 공간적인 측면에서의 절약 및 단가 절감 등이 가능한 효과가 있다.According to an embodiment of the present invention, high performance harmonic characteristics can be realized in the same size of the antenna switch circuit, thereby saving space and cost in chip design.
또한, 안테나 스위치 회로의 모듈 측면에서도 고조파(harmonic) 제거를 위한 노치 필터(notch filter) 등의 추가적인 필터의 사용을 억제할 수 있어서, 상대적으로 가격 경쟁력을 향상시킬 수 있다는 장점도 있다.
Further, the use of an additional filter such as a notch filter for eliminating harmonics on the module side of the antenna switch circuit can be suppressed, which also has an advantage that the price competitiveness can be relatively improved.
도 1은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 다른 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 일 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 다른 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류(빨강: 일반적인 구조 / 파랑: 제안된 구조) 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 안테나 스위치 회로(SP4T)의 고조파 성능을 보여주는 그래프이다.
도 9의 (a)는 오프패스의 트랜지스터 게이트의 누설전류 그래프이고, (b)는 온패스의 트랜지스터 게이트의 누설전류 그래프이다.
도 10은 도 4의 안테나 스위치 회로의 전압 편차에 따른 고조파 억제특성을 보이는 그래프이다.
도 11의 (a) 및 (b)는 도 4의 안테나 스위치 회로에서의 고조파 억제특성에 관련된 전압 편차를 보이는 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 제1 및 제2 가변 커패시터 소자를 포함하는 경우에 대한 고조파 억제특성을 보이는 그래프이다.
도 13의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압(ANT쪽)을 보이는 그래프이다.
도 14의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.
도 15는 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압의 예시도이다.
도 16은 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압에 따른 커패시턴스의 가변 그래프이다.1 is a diagram illustrating an example of an antenna switch circuit according to an embodiment of the present invention.
2 is another example of an antenna switch circuit according to an embodiment of the present invention.
3 is a diagram illustrating an example of first and second switch circuit units according to an embodiment of the present invention.
4 is a diagram illustrating another example of the first and second switch circuit units according to an embodiment of the present invention.
5 is a view illustrating an example of resistance values of first and second voltage dividing units according to an embodiment of the present invention.
6 is a diagram illustrating an example of resistance values of first and second voltage dividing units according to an embodiment of the present invention.
FIG. 7 is a graph showing a leakage current (red: general structure / blue: proposed structure) of an antenna port-off state transistor of an antenna switch circuit according to an embodiment of the present invention.
8 is a graph showing the harmonic performance of the antenna switch circuit SP4T according to an embodiment of the present invention.
9A is a graph of a leakage current of an off-path transistor gate, and FIG. 9B is a graph of a leakage current of an on-path transistor gate.
10 is a graph showing harmonic suppression characteristics according to the voltage deviation of the antenna switch circuit of FIG.
Figs. 11A and 11B are graphs showing voltage deviations related to harmonic suppression characteristics in the antenna switch circuit of Fig. 4. Fig.
12 is a graph showing harmonic suppression characteristics when the first and second variable capacitor elements are included according to an embodiment of the present invention.
13A and 13B are graphs showing the leakage voltage of the transistor gate of the off-path and the one-channel off-path leakage voltage (ANT side) in the antenna switch circuit according to the embodiment of the present invention.
14A and 14B are graphs showing the leakage voltage (ANT side) of the entire channel of the off-path in the antenna switch circuit according to the embodiment of the present invention and the leakage voltage of the transistor gate of the on-path.
15 is an exemplary diagram of a voltage across a first variable capacitor element (e.g., a varactor diode) according to one embodiment of the present invention.
16 is a variable graph of the capacitance according to the voltage across the first variable capacitor element (e.g., varactor diode) according to an embodiment of the present invention.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.It should be understood that the present invention is not limited to the embodiments described and that various changes may be made without departing from the spirit and scope of the present invention.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.In addition, in each embodiment of the present invention, the structure, shape, and numerical values described as an example are merely examples for helping understanding of the technical matters of the present invention, so that the spirit and scope of the present invention are not limited thereto. It should be understood that various changes may be made without departing from the spirit of the invention. The embodiments of the present invention may be combined with one another to form various new embodiments.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
In the drawings referred to in the present invention, components having substantially the same configuration and function as those of the present invention will be denoted by the same reference numerals.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 일 예시도이다. 1 is a diagram illustrating an example of an antenna switch circuit according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로는, 제1 스위치 회로부(100) 및 제2 스위치 회로부(200)를 포함할 수 있다.Referring to FIG. 1, an antenna switch circuit according to an embodiment of the present invention may include a first
상기 제1 스위치 회로부(100)는 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(Pant)와의 사이에 접속되어, 제1 게이트 신호(Vg1)에 의해 동작될 수 있다.The first
상기 제2 스위치 회로부(200)는 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 안테나 포트(Pant)와의 사이에 접속되어, 제2 게이트 신호(Vg2)에 의해 동작될 수 있다.
The second
상기 제1 및 제2 스위치 회로부(100,200)중 적어도 하나는, 적어도 2개의 제1 및 제1 트랜지스터(M1,M2), 제1 전압 분배부(110) 및 제1 가변 커패시터 회로부(130)를 포함할 수 있다. At least one of the first and second
또한, 상기 제1 및 제2 스위치 회로부(100,200)중 적어도 하나는, 제2 전압 분배부(120) 및 제2 가변 커패시터 회로부(140)를 포함할 수 있다.
At least one of the first and second
상기 제1 및 제2 트랜지스터(M1,M2)는 양측 두 포트 사이에 직렬로 연결될 수 있다.The first and second transistors M1 and M2 may be connected in series between the two ports.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 스위치 회로부(100)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제1 게이트 신호(Vg1) 및 제1 바디 전압(Vb1)이 스위칭 동작을 위해 공급될 수 있다.For example, when the first and second transistors M1 and M2 are included in the first
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 스위치 회로부(200)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제2 게이트 신호(Vg2) 및 제2 바디 전압(Vb2)이 스위칭 동작을 위해 공급될 수 있다.
For example, when the first and second transistors M1 and M2 are included in the second
상기 제1 전압 분배부(110)는 상기 제1 트랜지스터(M1)의 소스와 드레인 사이에 직렬로 접속된 제1 저항(R11) 및 제2 저항(R12)을 포함할 수 있다.The
상기 제1 가변 커패시터 회로부(130)는 상기 제1 전압 분배부(110)와 상기 제1 트랜지스터(M1)의 바디 사이에 접속되어, 상기 제1 가변 커패시터 회로부(130)의 양단에 걸리는 전압에 따라 가변하는 커패시턴스를 가질 수 있다.
The first variable
상기 제2 전압 분배부(120)는 상기 제2 트랜지스터(M2)의 소스와 드레인 사이에 직렬로 접속된 제3 저항(R21) 및 제4 저항(R22)을 포함할 수 있다.The
상기 제2 가변 커패시터 회로부(140)는 상기 제2 전압 분배부(120)와 상기 제2 트랜지스터(M2)의 바디 사이에 접속되어, 상기 제2 가변 커패시터 회로부(140)의 양단의 전압에 따라 가변되는 커패시턴스를 가질 수 있다.
The second variable
도 2는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 다른 일 예시도이다. 2 is another example of an antenna switch circuit according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로는 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)를 포함할 수 있다.
2, an antenna switch circuit according to an embodiment of the present invention includes a first
상기 제1 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(Pant)와의 사이에 접속되어, 제1 게이트 신호(Vg1)에 의해 동작될 수 있다.The first
상기 제2 스위치 회로부(200)는 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 안테나 포트(Pant)와의 사이에 접속되어, 제2 게이트 신호(Vg2)에 의해 동작될 수 있다.The second
상기 제1 션트 회로부(300)는 상기 제1 신호 포트(P1)와 제1 접지 포트(PG1) 사이에 직렬로 접속되어, 제3 게이트 신호(Vg3)에 의해 상기 제1 스위치 회로부(100)와 상보적으로 스위칭 동작할 수 있다.The first
상기 제2 션트 회로부(400)는 상기 제2 신호 포트(P2)와 제2 접지 포트(PG2) 사이에 직렬로 접속되어, 제4 게이트 신호(Vg4)에 의해 상기 제2 스위치 회로부(200)와 상보적으로 스위칭 동작할 수 있다.
The second
상기 제1 및 제2 스위치 회로부(100,200)와, 상기 제1 및 제2 션트 회로부(300,400)중 적어도 하나는, 적어도 2개의 제1 및 제2 트랜지스터(M1,M2), 제1 전압 분배부(110), 및 제1 가변 커패시터 회로부(130)를 포함할 수 있다.At least one of the first and second
또한, 상기 제1 및 제2 스위치 회로부(100,200)와, 상기 제1 및 제2 션트 회로부(300,400)중 적어도 하나는, 제2 전압 분배부(120), 및 제2 가변 커패시터 회로부(140)를 더 포함할 수 있다.
At least one of the first and second
상기 제1 및 제2 트랜지스터(M1,M2)는 양측 두 포트 사이에 직렬로 연결될 수 있다.The first and second transistors M1 and M2 may be connected in series between the two ports.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 스위치 회로부(100)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제1 게이트 신호(Vg1) 및 제1 바디 전압(Vb1)이 스위칭 동작을 위해 공급될 수 있다.For example, when the first and second transistors M1 and M2 are included in the first
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 스위치 회로부(200)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제2 게이트 신호(Vg2) 및 제2 바디 전압(Vb2)이 스위칭 동작을 위해 공급될 수 있다.For example, when the first and second transistors M1 and M2 are included in the second
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 션트 회로부(300)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 제1 접지 포트(PG1) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제3 게이트 신호(Vg3) 및 제3 바디 전압(Vb3)이 스위칭 동작을 위해 공급될 수 있다.For example, when the first and second transistors M1 and M2 are included in the first
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 션트 회로부(400)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 제2 접지 포트(PG2) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제4 게이트 신호(Vg4) 및 제4 바디 전압(Vb4)이 스위칭 동작을 위해 공급될 수 있다.
For example, when the first and second transistors M1 and M2 are included in the second
상기 제1 전압 분배부(110)는 상기 제1 트랜지스터(M1)의 소스와 드레인 사이에 직렬로 접속된 제1 저항(R11) 및 제2 저항(R12)을 포함할 수 있다.The
상기 제1 가변 커패시터 회로부(130)는 상기 제1 전압 분배부(110)와 상기 제1 트랜지스터(M1)의 바디 사이에 접속되어, 상기 제1 가변 커패시터 회로부(130)의 양단에 걸리는 전압에 따라 가변하는 커패시턴스를 가질 수 있다.
The first variable
상기 제2 전압 분배부(120)는 상기 제2 트랜지스터(M2)의 소스와 드레인 사이에 직렬로 접속된 제3 저항(R21) 및 제4 저항(R22)을 포함할 수 있다.The
상기 제2 가변 커패시터 회로부(140)는 상기 제2 전압 분배부(120)와 상기 제2 트랜지스터(M2)의 바디 사이에 접속되어, 상기 제2 가변 커패시터 회로부(140)의 양단의 전압에 따라 가변되는 커패시턴스를 가질 수 있다.
The second variable
이후, 본 발명의 각 실시 예에 대한 설명에서는, 도 1 내지 도 4를 참조하여 이루어진 설명중 중복되는 설명은 생략될 수 있으며, 이에 따라 동일한 부호에 대한 설명도 생략될 수 있다. 또한 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400) 각각은 기본적인 동작 메카니즘이 유사하므로, 제1 스위치 회로부(100)를 중심으로 설명한다.
Hereinafter, in the description of each embodiment of the present invention, duplicated description among the descriptions made with reference to FIG. 1 to FIG. 4 may be omitted, and explanations of the same reference numerals may be omitted. Since the first
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 일 예시도이다.3 is a diagram illustrating an example of first and second switch circuit units according to an embodiment of the present invention.
도 3을 참조하면, 상기 제1 가변 커패시터 회로부(130)는 제1 가변 커패시터 소자(CB11)를 포함할 수 있다.Referring to FIG. 3, the first variable
상기 제1 가변 커패시터 소자(CB11)는 상기 제1 저항(R11)과 제2 저항(R12) 사이의 제1 접속노드(N1)와 상기 제1 트랜지스터(M1)의 바디노드(NB) 사이에 접속될 수 있다. 이 경우, 상기 제1 가변 커패시터 소자(CB11)는 상기 제1 접속노드(N1)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는다.
The first variable capacitor element CB11 is connected between the first connection node N1 between the first resistor R11 and the second resistor R12 and the body node NB of the first transistor M1 . In this case, the first variable capacitor element CB11 has a capacitance that varies depending on the magnitude of the voltage between the first connection node N1 and the body node NB.
또한, 상기 제2 가변 커패시터 회로부(140)는 제1 가변 커패시터 소자(CB21)를 포함할 수 있다.In addition, the second variable
상기 제1 가변 커패시터 소자(CB21)는 상기 제3 저항(R21)과 제4 저항(R22) 사이의 제3 접속노드(N3)와 상기 제2 트랜지스터(M2)의 바디노드(NB) 사이에 접속될 수 있다. 이 경우, 상기 제1 가변 커패시터 소자(CB21)는 상기 제3 접속노드(N3)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
The first variable capacitor element CB21 is connected between the third connection node N3 between the third resistor R21 and the fourth resistor R22 and the body node NB of the second transistor M2. . In this case, the first variable capacitor element CB21 may have a variable capacitance depending on the magnitude of the voltage between the third connection node N3 and the body node NB.
도 4는 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 다른 일 예시도이다. 4 is a diagram illustrating another example of the first and second switch circuit units according to an embodiment of the present invention.
도 4를 참조하면, 상기 제1 가변 커패시터 회로부(130)는 제1 가변 커패시터 소자(CB11) 및 제2 가변 커패시터 소자(CB12)를 포함할 수 있다.Referring to FIG. 4, the first variable
상기 제1 가변 커패시터 소자(CB11)는 상기 제1 저항(R11)과 제2 저항(R12) 사이의 제1 접속노드(N1)와 상기 제1 트랜지스터(M1)의 바디노드(NB) 사이에 접속될 수 있다. 상기 제2 가변 커패시터 소자(CB12)는 사이 제1 접속노드(N1)의 반대측인 상기 제2 저항(R12)의 타단과 상기 바디노드(NB) 사이에 접속될 수 있다.The first variable capacitor element CB11 is connected between the first connection node N1 between the first resistor R11 and the second resistor R12 and the body node NB of the first transistor M1 . The second variable capacitor element CB12 may be connected between the other node of the second resistor R12 and the body node NB, which is the opposite side of the first node N1.
이 경우, 상기 제1 가변 커패시터 소자(CB11)는 상기 제1 접속노드(N1)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있고, 상기 제2 가변 커패시터 소자(CB12)는 상기 제2 저항(R12)의 타단과 상기 바디노드(NB) 사이의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
In this case, the first variable capacitor element CB11 may have a variable capacitance depending on the magnitude of the voltage between the first connection node N1 and the body node NB, and the second variable capacitor element CB12 May have a capacitance that varies depending on the magnitude of the voltage between the other end of the second resistor R12 and the body node NB.
또한, 상기 제2 가변 커패시터 회로부(140)는 제1 가변 커패시터 소자(CB21) 및 제2 가변 커패시터 소자(CB22)를 포함할 수 있다.In addition, the second variable
상기 제1 가변 커패시터 소자(CB21)는 상기 제3 저항(R21)과 제4 저항(R22) 사이의 제3 접속노드(N3)와 상기 제2 트랜지스터(M2)의 바디노드(NB) 사이에 접속될 수 있다. 상기 제2 가변 커패시터 소자(CB22)는 상기 제3 접속노드(N3)의 반대측인 상기 제4 저항(R22)의 타단과 상기 바디노드(NB) 사이에 접속될 수 있다.The first variable capacitor element CB21 is connected between the third connection node N3 between the third resistor R21 and the fourth resistor R22 and the body node NB of the second transistor M2. . The second variable capacitor element CB22 may be connected between the other end of the fourth resistor R22 which is the opposite side of the third connection node N3 and the body node NB.
이 경우, 상기 제1 가변 커패시터 소자(CB21)는 상기 제3 접속노드(N3)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있고, 상기 제2 가변 커패시터 소자(CB22)는 상기 제4 저항(R22)의 타단과 상기 바디노드(NB) 사이의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
In this case, the first variable capacitor element CB21 may have a variable capacitance according to the magnitude of the voltage between the third connection node N3 and the body node NB, and the second variable capacitor element CB22 May have a capacitance that varies depending on the magnitude of the voltage between the other end of the fourth resistor R22 and the body node NB.
도 1 내지 도 4에서, 안테나 스위치 회로에 포함되는 제1 가변 커패시터 소자(CB11,CB21) 및 제2 가변 커패시터 소자(CB12,CB22)는 양단의 전압 크기에 따라 커패시턴스가 가변되는 소자가 될 수 있고, 또는 회로가 될 수 있다.1 to 4, the first variable capacitor elements CB11 and CB21 and the second variable capacitor elements CB12 and CB22 included in the antenna switch circuit may be elements whose capacitances vary according to the voltage magnitudes at both ends , Or a circuit.
일 예로, 상기 제1 및 제2 가변 커패시터 소자(CB11,CB21)(CB12,CB22)는 가변용량 소자인 바랙터 다이오드를 포함하여 구현될 수 있다. 여기서 전압에 따라 커패시턴스가 가변될 수 있는 한, 주지의 가변 커패시터 소자 또는 회로가 이용될 수도 있다.
For example, the first and second variable capacitor elements CB11 and CB21 (CB12 and CB22) may include varactor diodes as variable capacitance elements. A known variable capacitor element or circuit may be used as long as the capacitance can be varied depending on the voltage.
도 5는 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다. 5 is a view illustrating an example of resistance values of first and second voltage dividing units according to an embodiment of the present invention.
도 5를 참조하면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제2 저항(R12)의 저항값이 상기 제1 저항(R11)의 저항값보다 작게 설정되면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제3 저항(R21)의 저항값이 상기 제4 저항(212)의 저항값보다 작게 설정될 수 있다.
5, when the resistance value of the second resistor R12 connected to the connection node of the first and second transistors M1 and M2 is set to be smaller than the resistance value of the first resistor R11, The resistance value of the third resistor R21 connected to the connection node of the first and second transistors M1 and M2 may be set to be smaller than the resistance value of the fourth resistor 212. [
도 6은 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.6 is a diagram illustrating an example of resistance values of first and second voltage dividing units according to an embodiment of the present invention.
도 6을 참조하면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제2 저항(R12)의 저항값이 상기 제1 저항(R11)의 저항값보다 크게 설정되면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제3 저항(R21)의 저항값이 상기 제4 저항(212)의 저항값보다 크게 설정될 수 있다.
Referring to FIG. 6, if the resistance value of the second resistor R12 connected to the connection node of the first and second transistors M1 and M2 is set to be larger than the resistance value of the first resistor R11, The resistance value of the third resistor R21 connected to the connection node of the first and second transistors M1 and M2 may be set to be larger than the resistance value of the fourth resistor 212. [
도 7은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류 그래프이다.7 is a graph of a leakage current of an antenna port-off state transistor of an antenna switch circuit according to an embodiment of the present invention.
도 7에서, G11은 기존기술에 의한 안테나 포트-오프상태 트랜지스터의 누설전류를 보이는 그래프이고, G21는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류 그래프이다.7, G11 is a graph showing a leakage current of an antenna port-off state transistor according to the prior art, and G21 is a graph of a leakage current of an antenna port-off state transistor of the antenna switch circuit according to an embodiment of the present invention.
도 7에 도시된 G11 및 G21를 참조하면, 본 발명의 일 실시 에에 따른 안테나 스위치 회로에 의해서, 안테나 포트(Pant)에서 바라본 오프상태의 스위치 회로부(제1 스위치 회로부 또는 제2 스위치 회로부)의 트랜지스터의 누설전류가 감소될 수 있음을 알 수 있다.
Referring to G11 and G21 shown in Fig. 7, the antenna switch circuit according to the embodiment of the present invention is configured so that the transistor of the switch circuit portion (the first switch circuit portion or the second switch circuit portion) It can be seen that the leakage current of the semiconductor device can be reduced.
이때, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서는, 사이즈 및 스택의 증가없이, 트랜지스터의 바디 제어를 통해서 고조파 성분을 억제할 수 있다. 예를 들어, 본 발명의 일 실시 예에 따른 트랜지스터의 바디 제어는 로우 패스 필터(low pass filter)의 특성을 갖는 제1 전압 분배부에 포함된 저항과 제1 가변 커패시터 회로부의 커패시터에 의한 RC 회로를 이용하여 고조파(harmonic) 성분을 억제할 수 있다.At this time, in the antenna switch circuit according to an embodiment of the present invention, the harmonic components can be suppressed through body control of the transistor without increasing the size and the stack. For example, the body control of a transistor according to an embodiment of the present invention includes a resistor included in a first voltage distribution portion having a characteristic of a low pass filter and a resistor included in a capacitor of the first variable capacitor circuit portion, The harmonic component can be suppressed.
또한 안테나 스위치 회로에서, 오프패스의 오프 캡(off cap)값이 작아질수록 오프 상태(off state)의 트랜지스터의 누설 전류가 줄어들게 되고, 이에 따라 고조파 특성이 향상될 수 있다.
Also, in the antenna switch circuit, as the off-path off-cap value becomes smaller, the leakage current of the off-state transistor is reduced, and the harmonic characteristic can be improved.
도 8은 본 발명의 일 실시 예에 따른 안테나 스위치 회로(SP4T)의 고조파 성능을 보여주는 그래프이다. 8 is a graph showing the harmonic performance of the antenna switch circuit SP4T according to an embodiment of the present invention.
도 8의 G11, G12 및 G13은 기존기술에 의한 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이고, G21, G22 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로로 입력되는 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이다.8, G11, G12 and G13 are graphs showing the power levels of the fundamental wave, the second harmonic and the third harmonic of the input signal according to the existing technology, and G21, G22 and G22 are graphs showing power levels of the fundamental wave, The second harmonic, and the third harmonic of the input signal input to the switch circuit.
도 8에 도시된 G11 및 G22를 참조하면 입력신호의 기본파의 파워레벨은 비슷하지만, 도 8에 도시된 G12 및 G22를 참조하면 본 발명의 일 실시예에 따른 2차 고조파의 파워레벨이 더 낮으며, 도 8에 도시된 G13 및 G23를 참조하면 본 발명의 일 실시예에 따른 3차 고조파의 파워레벨이 더 낮음을 알 수 있다.Referring to G11 and G22 shown in FIG. 8, the power level of the fundamental wave of the input signal is similar, but referring to G12 and G22 shown in FIG. 8, the power level of the second harmonic according to an embodiment of the present invention is more And the power level of the third harmonic according to an embodiment of the present invention is lower than that of G13 and G23 shown in FIG.
도 8에 도시된 그래프들을 참조하면, 2차 고조파의 경우에는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서 약 7dB 이상의 성능이 향상되고, 3차 고조파의 경우에는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서 약 10dB 이상의 성능이 향상됨을 확인할 수 있다.Referring to the graphs shown in FIG. 8, in the case of the second harmonic, performance of about 7 dB or more is improved in the antenna switch circuit according to an embodiment of the present invention. In the case of the third harmonic, It can be confirmed that the performance of the antenna switch circuit is improved by about 10 dB or more.
이에 따라, 본 발명의 일 실시 예에 따르면, 안테나 포트에서 바라본 오프 트랜지스터의 누설을 감쇠시킬 수 있으며, 이에 따라 동일한 안테나 스위치 트랜지스터의 사이즈에서 높은 성능의 고조파 특성을 얻을 수 있다.
Thus, according to an embodiment of the present invention, the leakage of the OFF transistor viewed from the antenna port can be attenuated, thereby achieving a high performance harmonic characteristic in the same size of the antenna switch transistor.
도 9의 (a)는 오프패스의 트랜지스터 게이트의 누설전류 그래프이고, (b)는 온패스의 트랜지스터 게이트의 누설전류 그래프이다.9A is a graph of a leakage current of an off-path transistor gate, and FIG. 9B is a graph of a leakage current of an on-path transistor gate.
도 9의 (a) 및 (b)에서, G11 및 G12은 기존기술에 의한 오프패스 및 온패스의 트랜지스터 게이트의 누설전류의 그래프이고, G21 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스 및 온패스의 트랜지스터 게이트의 누설전류의 그래프이다.9A and 9B, G11 and G12 are graphs of the leakage currents of the transistor gates of the off-path and the on-pass transistor according to the existing technology, and G21 and G22 are graphs of leakage currents of the transistor gate of the on- And the leakage current of the transistor gate of the on-path.
도 9의 (a) 및 (b)에 도시된 G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스 트랜지스터 게이트의 누설전류가 기존기술에 의한 누설전류에 비해 적음을 알 수 있고, 도 9의 (a) 및 (b)에 도시된 G12 및 G22을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 온패스 트랜지스터 게이트의 누설전류가 기존기술에 의한 누설전류에 비해 적음을 알 수 있다.Referring to G11 and G21 shown in Figs. 9A and 9B, the leakage current of the off-pass transistor gate in the antenna switch circuit according to the embodiment of the present invention is smaller than that of the conventional art Referring to G12 and G22 shown in Figs. 9A and 9B, the leakage current of the on-pass transistor gates in the antenna switch circuit according to the embodiment of the present invention can be detected by the conventional technique It can be seen that it is smaller than the leakage current.
전술한 바에 따르면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로 구조는 SP4T 뿐만 아니라 더 많은 쓰루(throw)가 있는 안테나 스위치 회로에도 적용될 수 있으며, 보다 더 강화된 고조파(harmonic) 요구 조건을 외부 소자 추가 또는 스위치 IC의 사이즈 증가없이도 IC 회로 내에서 고조파 특성을 충족시킬 수 있다.
As described above, the antenna switch circuit structure according to the embodiment of the present invention can be applied not only to the SP4T but also to an antenna switch circuit having more throws, and to further enhance the harmonic requirement to the external device It is possible to satisfy the harmonic characteristic in the IC circuit without adding or increasing the size of the switch IC.
도 10은 도 4의 안테나 스위치 회로의 전압 편차에 따른 고조파 억제특성을 보이는 그래프이다.10 is a graph showing harmonic suppression characteristics according to the voltage deviation of the antenna switch circuit of FIG.
도 10의 G11, G12 및 G13은 기존기술에 의한 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이고, G21, G22 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로로 입력되는 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이다.G11, G12, and G13 in FIG. 10 are graphs showing power levels of fundamental waves, second harmonics, and third harmonics of an input signal according to the existing technology, and G21, G22, The second harmonic, and the third harmonic of the input signal input to the switch circuit.
도 10에 도시된 G11 및 G21를 참조하면 입력신호의 기본파의 파워레벨은 비슷하지만, 도 10에 도시된 G12 및 G22를 참조하면 본 발명의 일 실시예에 따른 2차 고조파의 파워레벨이 더 낮으며, 도 10에 도시된 G13 및 G23를 참조하면 본 발명의 일 실시예에 따른 3차 고조파의 파워레벨이 더 낮음을 알 수 있다.Referring to G11 and G21 shown in FIG. 10, the power level of the fundamental wave of the input signal is similar, but with reference to G12 and G22 shown in FIG. 10, the power level of the second harmonic according to an embodiment of the present invention is more And the power level of the third harmonic according to an embodiment of the present invention is lower than that of G13 and G23 shown in FIG.
특히, 도 10의 G12, G13을 참조하면, 기존기술에 의하면, 특성 파워에서 고조파 특성이 급격하게 변화하는 스팟(spot)이 존재하는 단점이 있는데, 제1 및 제2 가변 커패시터 소자를 이용하는 본 발명에 의하면 특성 파워에서 발생될 수 있는 스팟(spot) 현상이 개선될 수 있음을 알 수 있다.
In particular, with reference to G12 and G13 in FIG. 10, there is a disadvantage that there is a spot in which the harmonic characteristic is drastically changed in the characteristic power according to the prior art. In the present invention using the first and second variable capacitor elements It can be seen that the spot phenomenon which can be generated in the characteristic power can be improved.
도 11의 (a) 및 (b)는 도 4의 안테나 스위치 회로에서의 고조파 억제특성에 관련된 전압 편차를 보이는 그래프이다.Figs. 11A and 11B are graphs showing voltage deviations related to harmonic suppression characteristics in the antenna switch circuit of Fig. 4. Fig.
도 11의 (a)에 도시된 본 발명의 일 실시 예에 따른 전압(Vsd) 편차가, 도 11의 (b)에 도시된 기존기술에 의한 전압(Vsd) 편차보다 작음을 알 수 있다.It can be seen that the voltage Vsd deviation according to the embodiment of the present invention shown in Fig. 11 (a) is smaller than the voltage (Vsd) deviation according to the existing technique shown in Fig. 11 (b).
즉, 도 4에 도시한 바와 같이, 제1 저항, 제2 저항, 제3 저항 및 제4 저항간의 저항값의 크기에 대한 방향 설정이 이루어지는 경우(도 11의 (a)에 도시된 그래프)에는 트랜지스터의 소스-드레인 전압 편차가, 그렇지 않은 기존의 경우(도 11의 (b)에 도시된 그래프)에 비해, 상당히 작음을 알 수 있고, 이에 따라 2차 고조파 성능이 열화되는 것을 방지할 수 있다.
That is, as shown in Fig. 4, when the direction setting is performed with respect to the magnitude of the resistance value between the first resistor, the second resistor, the third resistor and the fourth resistor (the graph shown in Fig. 11A) It can be seen that the source-drain voltage deviation of the transistor is considerably smaller than that in the conventional case (the graph shown in Fig. 11B), and as a result, the secondary harmonic performance can be prevented from deteriorating .
도 12는 본 발명의 일 실시 예에 따른 제1 및 제2 가변 커패시터 소자를 포함하는 경우에 대한 고조파 억제특성을 보이는 그래프이다. 12 is a graph showing harmonic suppression characteristics when the first and second variable capacitor elements are included according to an embodiment of the present invention.
도 12에 도시된 그래프는, 도 10의 그래프에 추가로 G14 및 G24가 도시되어 있으며, 도 12에서, G14는 제1 및 제2 전압 분배부에 포함된 제1 내지 제4 저항의 저항값의 크기방향에 대한 설정이 없는 경우에 대한 2차 고조파의 파워레벨을 보이는 그래프이고, G24는 제1 및 제2 전압 분배부에 포함된 제1 내지 제4저항의 저항값의 크기에 대한 방향설정이 있는 경우(도 5 및 도 6 참조)에 대한 2차 고조파의 파워레벨을 보여주는 그래프이다.The graph shown in Fig. 12 shows G14 and G24 in addition to the graph in Fig. 10, and in Fig. 12, G14 denotes a resistance value of the first to fourth resistors included in the first and second voltage dividers G24 is a graph showing the power level of the second harmonic for the case where there is no setting for the magnitude direction, and G24 is a graph showing the direction setting for the magnitude of the resistance values of the first through fourth resistors included in the first and second voltage distributors (See FIGS. 5 and 6). FIG.
도 12의 G14 및 G24를 참조하면, 도 5 및 도 6에 도시한 바와 같이, 제1 및 제2 전압 분배부에 포함된 제1 내지 제4저항의 저항값의 크기방향에 대한 설정이 있는 경우(G24 참조)가 G14의 경우에 비해 2차 고조파의 파워레벨이 낮음을 알 수 있다.Referring to G14 and G24 in Fig. 12, as shown in Figs. 5 and 6, when there is a setting for the magnitude direction of the resistance values of the first to fourth resistors included in the first and second voltage distributors (See G24) is lower than that of G14, the power level of the second harmonic is low.
전술한 바에 같이, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서는, 제1 및 제2 가변 커패시터 소자에 의해 고조파 특성을 개선할 수 있고, 특히 고조파의 특성 파워에서 고조파 특성이 급격하게 변화하는 스팟(spot)이 존재하게 되는 기존기술의 단점을 도 5 및 도 6에 도시한 바와 같은 제1 및 제2 전압 분배부에 포함된 제1 내지 제4 저항의 저항값의 크기방향에 대한 설정을 통해서 개선할 수 있음을 알 수 있다.
As described above, in the antenna switch circuit according to the embodiment of the present invention, the harmonic characteristics can be improved by the first and second variable capacitor elements, and in particular, the disadvantage of the existing technique in which the spot is present is that the resistance value of the first to fourth resistors included in the first and second voltage distributors shown in Figs. Can be improved.
도 13의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압(ANT쪽)을 보이는 그래프이다.13A and 13B are graphs showing the leakage voltage of the transistor gate of the off-path and the one-channel off-path leakage voltage (ANT side) in the antenna switch circuit according to the embodiment of the present invention.
도 13의 (a)에서, G11은 기술 기술에 의한 오프패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 오프패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다. 도 13의 (b)에서, G11은 기술 기술에 의한 1채널 오프패스 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 1채널 오프패스 누설전압을 보이는 그래프이다.In FIG. 13A, G11 is a graph showing a leakage voltage of an off-pass transistor gate according to the technique, and G21 is a graph showing a leakage voltage of an off-pass transistor gate according to an embodiment of the present invention. In FIG. 13B, G11 is a graph showing a 1-channel off-path leakage voltage according to the technique, and G21 is a graph showing a 1-channel off-path leakage voltage according to an embodiment of the present invention.
도 13의 (a) 및 (b)에서, G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압도 감소되었음을 알 수 있다.
Referring to G11 and G21 in Figs. 13A and 13B, the leakage gate voltage and the one-channel off-path leakage voltage of the transistor gate of the off-path in the antenna switch circuit according to the embodiment of the present invention are reduced Able to know.
도 14의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.14A and 14B are graphs showing the leakage voltage (ANT side) of the entire channel of the off-path in the antenna switch circuit according to the embodiment of the present invention and the leakage voltage of the transistor gate of the on-path.
도 14의 (a)에서, G11은 기존기술에 의한 오프패스의 채널 전체의 누설전압(ANT쪽)을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽)을 보이는 그래프이다.In FIG. 14A, G11 is a graph showing leakage current (ANT side) of the entire channel of the off-path according to the existing technique, and G21 is a graph showing the leakage current And the total leakage voltage (ANT side).
도 14의 (b)에서, G11은 기존기술에 의한 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.In FIG. 14B, G11 is a graph showing the leakage voltage of the on-path transistor gate according to the existing technology, and G21 is a graph showing the leakage voltage of the transistor gate of the on-path in the antenna switch circuit according to the embodiment of the present invention FIG.
도 14의 (a) 및 (b)에서, G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 안테나 스위치 회로에서의 온패스의 트랜지스터 게이트의 누설전압 각각(G21 참조)이 기존기술에 의한 경우(G11 참조)보다 낮음을 알 수 있다.
Referring to G11 and G21 in Figs. 14A and 14B, the leakage current (ANT side) of the entire channel of the off-path in the antenna switch circuit according to the embodiment of the present invention, (Refer to G21) of the transistor gates of the on-path are lower than those in the case of the conventional technique (see G11).
도 15는 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압의 예시도이다.15 is an exemplary diagram of a voltage across a first variable capacitor element (e.g., a varactor diode) according to one embodiment of the present invention.
도 15의 G11 ALC G21은 입력신호의 파워세기가 서로 다른 경우에 대한 제1 가변 커패시터 소자의 양단에 걸리는 전압 크기를 보이는 그래프이고, G11은 입력신호의 파워세기가 상대적으로 클 때의 그래프이고, G21은 입력신호의 파워세기가 상대적으로 작을 때의 그래프이다.G11 ALC G21 in FIG. 15 is a graph showing the magnitude of voltage across both ends of the first variable capacitor element when the power intensities of the input signals are different, and G11 is a graph when the power intensity of the input signal is relatively large. G21 is a graph when the power intensity of the input signal is relatively small.
도 15의 G11 및 G21를 참조하면, 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자의 양단에 걸리는 전압은 바디전압과 제1 전압 분배부(도 1의 110)에 의한 교류 입력신호의 파워전압세기에 의해 결정되는 전압으로, 입력신호의 파워세기레벨에 따라 양단 전압이 변경됨을 알 수 있다.
Referring to G11 and G21 in FIG. 15, the voltage across both ends of the first variable capacitor element according to an embodiment of the present invention is proportional to the body voltage and the power of the AC input signal by the first voltage distributor (110 in FIG. 1) It can be seen that the voltage across both ends is changed according to the power intensity level of the input signal with the voltage determined by the voltage strength.
도 16은 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압에 따른 커패시턴스의 가변 그래프이다.16 is a variable graph of the capacitance according to the voltage across the first variable capacitor element (e.g., varactor diode) according to an embodiment of the present invention.
도 16에 도시된 그래프는 양단의 전압차가 마이너스에서 플러스로 변경될 때의 캐패시턴스의 변화 그래프이다. 도 16의 그래프를 참조하면, 바디전압의 조건에 따라 제1 가변 커패시터 소자의 전압이 순방향 전압 또는 역방향 전압이 될 수 있다.
The graph shown in Fig. 16 is a graph of change in capacitance when the voltage difference at both ends is changed from negative to positive. Referring to the graph of FIG. 16, the voltage of the first variable capacitor element may be a forward voltage or a reverse voltage depending on the condition of the body voltage.
100: 제1 스위치 회로부
110: 제1 전압 분배부
130: 제1 가변 커패시터 회로부
120: 제2 전압 분배부
140: 제2 가변 커패시터 회로부
200: 제2 스위치 회로부
300: 제1 션트 회로부
400: 제2 션트 회로부
P1: 제1 신호 포트
P2: 제2 신호 포트
Pant: 안테나 포트
Vg1~Vg4: 제1~제4 게이트 신호
Vb1~Vb4: 제1~제4 바디 신호
M1,M2: 제1 및 제2 트랜지스터
CB11, CB21: 제1 가변 커패시터 소자
CB12, CV22: 제2 가변 커패시터 소자100: first switch circuit part
110: first voltage distributor
130: first variable capacitor circuit part
120: a second voltage distributor
140: second variable capacitor circuit part
200: second switch circuit part
300: first shunt circuit part
400: second shunt circuit part
P1: first signal port
P2: second signal port
Pant: Antenna port
Vg1 to Vg4: first to fourth gate signals
Vb1 to Vb4: first to fourth body signals
M1 and M2: first and second transistors
CB11, CB21: first variable capacitor element
CB12, CV22: the second variable capacitor element
Claims (16)
신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 를 포함하고,
상기 제1 및 제2 스위치 회로부중 적어도 하나는
양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터;
상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및
상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부;
를 포함하는 안테나 스위치 회로.
A first switch circuit part connected between the first signal port for signal transmission and reception and the antenna port and operated by a first gate signal; And
A second switch circuit portion connected between the second port and the antenna port, the second switch circuit portion being operated by a second gate signal; Lt; / RTI >
At least one of the first and second switch circuit portions
At least two first and second transistors connected in series between two ports on both sides;
A first voltage divider including a first resistor and a second resistor connected in series between a source and a drain of the first transistor; And
A first variable capacitor circuit part connected between the first voltage distributor and the body of the first transistor and having a capacitance varying according to a voltage across the first variable capacitor circuit part;
/ RTI >
상기 제2 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제3 저항 및 제4 저항을 포함하는 제2 전압 분배부; 및
상기 제2 전압 분배부와 상기 제2 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변되는 커패시턴스를 갖는 제2 가변 커패시터 회로부;
를 더 포함하는 안테나 스위치 회로.
The semiconductor device according to claim 1, wherein at least one of the first and second switch circuit portions
A second voltage divider including a third resistor and a fourth resistor connected in series between a source and a drain of the second transistor; And
A second variable capacitor circuit part connected between the second voltage distribution part and the body of the second transistor and having a capacitance varying according to a voltage across the first variable capacitor circuit part;
The antenna switch circuit further comprising:
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 바디노드간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
3. The variable capacitor circuit according to claim 2, wherein the first variable-
A first variable capacitor element connected between a first node between the first resistor and the second resistor and a body node of the first transistor; Lt; / RTI >
Wherein the first variable capacitor element has a variable capacitance according to a magnitude of a voltage between the first connection node and the body node
Antenna switch circuit.
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
사이 제1 접속노드의 반대측인 상기 제2 저항의 타단과 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제2 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
3. The variable capacitor circuit according to claim 2, wherein the first variable-
A first variable capacitor element connected between a first node between the first resistor and the second resistor and a body node of the first transistor; And
A second variable capacitor element connected between the other node of the second resistor and the body node on the opposite side of the first connection node; Lt; / RTI >
Wherein the first variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the first connection node and the body node,
Wherein the second variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the other terminal of the second resistor and the body node
Antenna switch circuit.
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
3. The variable capacitor circuit according to claim 2, wherein the second variable-
A first variable capacitor element connected between a third connection node between the third resistor and the fourth resistor and a body node of the second transistor; Lt; / RTI >
Wherein the first variable capacitor element has a variable capacitance according to a magnitude of a voltage between the third connection node and the body node
Antenna switch circuit.
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
상기 제3 접속노드의 반대측인 상기 제4 저항의 타단과 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제4 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
3. The variable capacitor circuit according to claim 2, wherein the second variable-
A first variable capacitor element connected between a third connection node between the third resistor and the fourth resistor and a body node of the second transistor; And
A second variable capacitor element connected between the other node of the fourth resistor and the body node on the opposite side of the third connection node; Lt; / RTI >
Wherein the first variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the third connection node and the body node,
Wherein the second variable capacitor element has a capacitance that varies according to a magnitude of a voltage between the other terminal of the fourth resistor and the body node
Antenna switch circuit.
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 작게 설정된
안테나 스위치 회로.
3. The semiconductor memory device according to claim 2, wherein when the resistance value of the second resistor connected to the connection node of the first and second transistors is set smaller than the resistance value of the first resistor,
The resistance value of the third resistor connected to the connection node of the first and second transistors is set smaller than the resistance value of the fourth resistor
Antenna switch circuit.
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 크게 설정된
안테나 스위치 회로.
3. The semiconductor memory device according to claim 2, wherein when the resistance value of the second resistor connected to the connection node of the first and second transistors is set larger than the resistance value of the first resistor,
The resistance value of the third resistor connected to the connection node of the first and second transistors is set to be larger than the resistance value of the fourth resistor
Antenna switch circuit.
신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
상기 제1 신호 포트와 제1 접지 포트 사이에 직렬로 접속되어, 제3 게이트 신호에 의해 상기 제1 스위치 회로부와 상보적으로 스위칭 동작하는 제1 션트 회로부; 및
상기 제2 신호 포트와 제2 접지 포트 사이에 직렬로 접속되어, 제4 게이트 신호에 의해 상기 제2 스위치 회로부와 상보적으로 스위칭 동작하는 제2 션트 회로부; 를 포함하고,
상기 제1 및 제2 스위치 회로부와, 상기 제1 및 제2 션트 회로부중 적어도 하나는
양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터;
상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및
상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부;
를 포함하는 안테나 스위치 회로.
A first switch circuit part connected between the first signal port for signal transmission and reception and the antenna port and operated by a first gate signal;
A second switch circuit portion connected between the second port and the antenna port, the second switch circuit portion being operated by a second gate signal;
A first shunt circuit part connected in series between the first signal port and the first ground port and performing a switching operation complementarily with the first switch circuit part by a third gate signal; And
A second shunt circuit part connected in series between the second signal port and the second ground port and performing a complementary switching operation with the second switch circuit part by a fourth gate signal; Lt; / RTI >
Wherein at least one of the first and second switch circuit portions and the first and second shunt circuit portions
At least two first and second transistors connected in series between two ports on both sides;
A first voltage divider including a first resistor and a second resistor connected in series between a source and a drain of the first transistor; And
A first variable capacitor circuit part connected between the first voltage distributor and the body of the first transistor and having a capacitance varying according to a voltage across the first variable capacitor circuit part;
/ RTI >
상기 제2 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제3 저항 및 제4 저항을 포함하는 제2 전압 분배부; 및
상기 제2 전압 분배부와 상기 제2 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변되는 커패시턴스를 갖는 제2 가변 커패시터 회로부;
를 더 포함하는 안테나 스위치 회로.
10. The semiconductor device according to claim 9, wherein at least one of the first and second switch circuit portions and the first and second shunt circuit portions
A second voltage divider including a third resistor and a fourth resistor connected in series between a source and a drain of the second transistor; And
A second variable capacitor circuit part connected between the second voltage distribution part and the body of the second transistor and having a capacitance varying according to a voltage across the first variable capacitor circuit part;
The antenna switch circuit further comprising:
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
11. The variable capacitor circuit according to claim 10,
A first variable capacitor element connected between a first node between the first resistor and the second resistor and a body node of the first transistor; Lt; / RTI >
Wherein the first variable capacitor element has a variable capacitance according to a magnitude of a voltage between the first connection node and the body node
Antenna switch circuit.
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
사이 제1 접속노드의 반대측인 상기 제2 저항의 타단과 상기 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제2 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
11. The variable capacitor circuit according to claim 10,
A first variable capacitor element connected between a first node between the first resistor and the second resistor and a body node of the first transistor; And
A second variable capacitor element connected between the other node of the second resistor and the body node on the opposite side of the first connection node; Lt; / RTI >
Wherein the first variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the first connection node and the body node,
Wherein the second variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the other terminal of the second resistor and the body node
Antenna switch circuit.
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
11. The variable capacitor circuit according to claim 10,
A first variable capacitor element connected between a third connection node between the third resistor and the fourth resistor and a body node of the second transistor; Lt; / RTI >
Wherein the first variable capacitor element has a variable capacitance according to a magnitude of a voltage between the third connection node and the body node
Antenna switch circuit.
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
상기 제3 접속노드의 반대측인 상기 제4 저항의 타단과 상기 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제4 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
11. The variable capacitor circuit according to claim 10,
A first variable capacitor element connected between a third connection node between the third resistor and the fourth resistor and a body node of the second transistor; And
A second variable capacitor element connected between the other node of the fourth resistor on the opposite side of the third node and the body node; Lt; / RTI >
Wherein the first variable capacitor element has a capacitance that varies depending on a magnitude of a voltage between the third connection node and the body node,
Wherein the second variable capacitor element has a capacitance that varies according to a magnitude of a voltage between the other terminal of the fourth resistor and the body node
Antenna switch circuit.
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 작게 설정된
안테나 스위치 회로.
11. The semiconductor memory device according to claim 10, wherein when the resistance value of the second resistor connected to the connection node of the first and second transistors is set smaller than the resistance value of the first resistor,
The resistance value of the third resistor connected to the connection node of the first and second transistors is set smaller than the resistance value of the fourth resistor
Antenna switch circuit.
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 크게 설정된
안테나 스위치 회로.
11. The semiconductor memory device according to claim 10, wherein when the resistance value of the second resistor connected to the connection node of the first and second transistors is set larger than the resistance value of the first resistor,
The resistance value of the third resistor connected to the connection node of the first and second transistors is set to be larger than the resistance value of the fourth resistor
Antenna switch circuit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/691,167 US10050609B2 (en) | 2016-10-05 | 2017-08-30 | Antenna switch circuit with improved harmonic suppression characteristic |
| CN201710887998.5A CN107919869B (en) | 2016-10-05 | 2017-09-27 | Antenna switching circuit with improved harmonic suppression characteristics |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20160128179 | 2016-10-05 | ||
| KR1020160128179 | 2016-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180037876A true KR20180037876A (en) | 2018-04-13 |
| KR101901699B1 KR101901699B1 (en) | 2018-09-28 |
Family
ID=61974310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160164427A KR101901699B1 (en) | 2016-10-05 | 2016-12-05 | Antenna switch circuit with improved harmonic suppression characteristic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101901699B1 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299948A (en) | 2006-04-28 | 2007-11-15 | Toshiba Corp | High frequency semiconductor switch |
| JP5476198B2 (en) | 2010-04-19 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | High frequency switch circuit |
| JP5632663B2 (en) * | 2010-06-29 | 2014-11-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
| WO2014182952A1 (en) | 2013-05-08 | 2014-11-13 | Rfaxis, Inc. | Harmonic cancellation for radio frequency front-end switches |
| US9379698B2 (en) | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
| US9438223B2 (en) * | 2014-05-20 | 2016-09-06 | Qualcomm Incorporated | Transistor based switch stack having filters for preserving AC equipotential nodes |
-
2016
- 2016-12-05 KR KR1020160164427A patent/KR101901699B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101901699B1 (en) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10505537B2 (en) | Radio frequency antenna switch | |
| US9602098B2 (en) | RF switch with bypass topology | |
| US10050662B2 (en) | Second order harmonic cancellation for radio frequency front-end switches | |
| CN105049015B (en) | The single-pole double throw RF switch and hilted broadsword of single-pole single-throw(SPST RF switch and its composition throw RF switch more | |
| JP6721472B2 (en) | Receiver circuit, wireless communication module, wireless communication device | |
| EP3057230B1 (en) | Power saving transceiver switch configuration | |
| US20170331458A1 (en) | Switch module | |
| CN107919869B (en) | Antenna switching circuit with improved harmonic suppression characteristics | |
| US8390395B2 (en) | High power RF switch with active device size tapering | |
| US8886136B1 (en) | Two-pin TR switch with switched capacitor | |
| KR20140064095A (en) | Rf switch with transformer and switching method thereof | |
| US10141927B2 (en) | Optimized RF switching device architecture for impedance control applications | |
| US8909171B2 (en) | RF antenna switch circuit, high frequency antenna component, and mobile communication device | |
| KR102348686B1 (en) | Radio frequency switch apparatus with integrated shunt and bias | |
| KR101901699B1 (en) | Antenna switch circuit with improved harmonic suppression characteristic | |
| US10491113B1 (en) | Transmit-receive system having three operating modes | |
| KR102509188B1 (en) | Single-pole double-throw(spdt) switch and transmitting-receiving circuit with high linearity | |
| KR102006196B1 (en) | Radio frequency switch apparatus | |
| CN108233912B (en) | Double-pole double-throw radio frequency switch | |
| US20210376441A1 (en) | Directional coupler | |
| KR102304322B1 (en) | Millimeter-wave Switch Structure with Low Insertion Loss using Parallel Resonance Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |