KR20180035440A - ESD protection device and method thereof and mobile electronic device with the same - Google Patents
ESD protection device and method thereof and mobile electronic device with the same Download PDFInfo
- Publication number
- KR20180035440A KR20180035440A KR1020160125525A KR20160125525A KR20180035440A KR 20180035440 A KR20180035440 A KR 20180035440A KR 1020160125525 A KR1020160125525 A KR 1020160125525A KR 20160125525 A KR20160125525 A KR 20160125525A KR 20180035440 A KR20180035440 A KR 20180035440A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pair
- electrodes
- single component
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000003990 capacitor Substances 0.000 claims abstract description 55
- 230000005611 electricity Effects 0.000 claims abstract description 30
- 230000003068 static effect Effects 0.000 claims abstract description 30
- 238000000465 moulding Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 23
- 239000004593 Epoxy Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 16
- 238000005476 soldering Methods 0.000 claims description 5
- 239000002923 metal particle Substances 0.000 claims description 4
- 239000012811 non-conductive material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 230000001965 increasing effect Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- -1 BaTiO 3 Inorganic materials 0.000 description 1
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
본 발명은 스마트폰 등과 같은 전자장치용 정전기보호소자에 관한 것으로, 더욱 상세하게는 정전기(ESD)에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있는 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치에 관한 것이다. The present invention relates to an electrostatic protection device for an electronic device such as a smart phone, and more particularly, to an electrostatic protection device capable of simultaneously improving ESD tolerance, temperature characteristics, and capacitance capacity, And more particularly, to a portable electronic device equipped with the same.
최근의 휴대용 전자장치는 심미성과 견고함을 향상시키기 위해 메탈 재질의 하우징의 채택이 증가하고 있는 추세이다. In recent portable electronic devices, there is an increasing tendency to adopt a metal housing to improve esthetics and robustness.
그러나, 이러한 메탈 재질의 하우징은 재질의 특성상 전기전도도가 우수하기 때문에, 특정 소자를 통하여 또는 부위에 따라 외장 하우징과 내장 회로부 사이에 전기적 경로가 형성될 수 있다. 특히, 메탈 하우징과 회로부가 루프를 형성함에 따라, 외부의 노출면적이 큰 메탈 하우징과 같은 전도체를 통하여 순간적으로 높은 전압을 갖는 정전기가 유입되는 경우, IC 등의 회로부를 파손시킬 수 있기 때문에 이 대한 대책이 요구되고 있다. However, since the metal housing is excellent in electrical conductivity due to the nature of the material, an electrical path can be formed between the housing and the built-in circuit depending on the specific device or depending on the location. Particularly, since the metal housing and the circuit part form a loop, when a static electricity having a high voltage instantaneously flows through a conductor such as a metal housing having a large exposed surface area, the circuit part such as an IC can be damaged, Measures are required.
더욱이, 이러한 정전기가 그 특성상 평면보다는 뾰족한 형상의 첨단부로 더 잘 유입되기 때문에, 이러한 부분에 대해서는 정전기의 내성을 더 강화시킬 필요성이 있다. Furthermore, since such static electricity is more likely to flow into the pointed tip than the flat surface due to its nature, there is a need to further strengthen the immunity of static electricity to such portions.
한편, 이러한 휴대용 전자장치는 통신 기능을 필수적으로 수반하기 때문에 통신신호를 감쇄 없이 안정적으로 처리하기 위해서는 고용량의 커패시턴스가 요구되며, 특히, 회로기판 상에서 배치되는 위치에 따라 다양한 커패시턴스가 요구되고 있다. On the other hand, since such a portable electronic device essentially carries a communication function, a high capacitance is required to stably process a communication signal without attenuation. In particular, various capacitances are required depending on a position on a circuit board.
이러한 실정에서, 정전기보호소자로서 바리스터를 이용하는 경우, 정전기에 대한 내성을 강화할 수 있으나, 고용량의 커패시턴스를 달성하기 용이하지 않으며, 더욱이, 바리스터 재료의 특성상 온도변화율이 높기 때문에 다른 재료 또는 부품과 조합하여 사용하는 경우 전체 온도특성의 열화를 초래한다. In this case, when a varistor is used as an electrostatic protection element, resistance to static electricity can be enhanced, but it is not easy to achieve a capacitance of a high capacity. Further, since the varistor material has a high temperature change rate due to its characteristics, It causes deterioration of the overall temperature characteristics.
따라서, 휴대용 전자장치에서 정전기 유입이 용이한 위치별로 정전기 내성을 강화시키는 동시에 다양한 고용량 커패시턴스를 구현하고, 이와 함께 온도 안정화를 위한 대책이 시급한 실정이다. Accordingly, it is urgent to implement various high capacity capacities while at the same time enhancing the electrostatic immunity of the portable electronic device at positions where the static electricity is easy to flow, and at the same time, measures for stabilizing the temperature are urgently required.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 정전기 보호기능과 커패시터 기능을 별도로 구비하여 단일 패키지화함으로써 정전기에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있는 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치를 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and provides an electrostatic protection device capable of simultaneously improving resistance to static electricity, And a portable electronic device having the same.
상술한 과제를 해결하기 위하여 본 발명은 정전기를 통과시키는 보호부; 및 상기 보호부와 병렬로 연결되는 커패시터부를 포함하는 정전기보호소자를 제공한다. 여기서, 상기 보호부 및 상기 커패시터부 중 어느 하나는 기판으로 형성되고, 다른 하나는 단일부품으로 이루어지며, 상기 기판 및 상기 단일부품은 몰딩부재에 의해 몰딩된다. According to an aspect of the present invention, And a capacitor portion connected in parallel to the protection portion. Here, one of the protective portion and the capacitor portion is formed of a substrate and the other is formed of a single component, and the substrate and the single component are molded by the molding member.
본 발명의 바람직한 실시예에 의하면, 상기 보호부는 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함할 수 있다.According to a preferred embodiment of the present invention, the protector may include a pair of inner electrodes spaced apart from each other at a predetermined interval on the same plane.
또한, 상기 몰딩부재는 에폭시로 이루어질 수 있다.Also, the molding member may be made of epoxy.
또한, 상기 기판은 COG 타입의 유전체기판이고, 상기 단일부품은 바리스터일 수 있다. Further, the substrate may be a COG type dielectric substrate, and the single component may be a varistor.
또한, 상기 기판은 바리스터기판이고, 상기 단일부품은 COG 타입의 MLCC일 수 있다. Further, the substrate may be a varistor substrate, and the single component may be a COG type MLCC.
또한, 상기 보호부는 바리스터 또는 다이오드일 수 있다. Further, the protective portion may be a varistor or a diode.
또한, 상기 보호부와 상기 커패시터부는 좌우로 수평 결합될 수 있다.In addition, the protective portion and the capacitor portion may be horizontally coupled to the left and right.
또한, 상기 보호부와 상기 커패시터부는 상하로 적층 결합될 수 있다. The protective portion and the capacitor portion may be vertically stacked.
또한, 상기 단일부품은 플립칩 형태로 상기 기판에 적층 결합될 수 있다.In addition, the single component may be laminated to the substrate in the form of a flip chip.
또한, 상기 단일부품은 솔더링에 의해 상기 기판에 적층 결합될 수 있다.In addition, the single component may be laminated to the substrate by soldering.
또한, 상기 기판은, 한 쌍의 하면전극; 한 쌍의 상면전극; 적어도 한 쌍의 내부전극; 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 포함할 수 있다.The substrate may include a pair of lower surface electrodes; A pair of top electrodes; At least a pair of inner electrodes; And a pair of connection portions connecting each pair of the electrodes.
또한, 상기 한 쌍의 상면전극 사이의 간격(a)은 상기 한 쌍의 하면전극 사이의 간격(b)보다 작을 수 있다. In addition, the interval a between the pair of upper surface electrodes may be smaller than the interval b between the pair of lower surface electrodes.
또한, 상기 한 쌍의 상면전극 및 상기 단일부품의 하면에 의해 형성되는 공간은 방전물질이 충진될 수 있다.Also, a space formed by the pair of upper electrodes and the lower surface of the single component may be filled with a discharge material.
또한, 상기 방전물질은 금속입자를 포함하는 비전도성 물질 또는 반도체 물질로 이루어질 수 있다.In addition, the discharge material may be made of a non-conductive material or a semiconductor material including metal particles.
또한, 상기 한 쌍의 연결부는 상기 기판에 관통 형성되는 도전성비아일 수 있다. In addition, the pair of connection portions may be a conductive via formed through the substrate.
또한, 상기 한 쌍의 연결부는 상기 기판의 양측면에 형성될 수 있다.The pair of connection portions may be formed on both sides of the substrate.
한편, 본 발명은 한 쌍의 하면전극, 한 쌍의 상면전극, 적어도 한 쌍의 내부전극, 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 포함하는 기판; 상기 기판과 병렬 연결되도록 상기 기판의 상면전극에 결합되는 단일부품; 및 상기 기판의 상면 및 상기 단일부품을 몰딩하는 몰딩부를 포함하는 정전기보호소자를 제공한다. 여기서, 상기 기판 및 상기 단일부품 중 어느 하나는 정전기를 통과시키는 보호부이며, 다른 하나는 커패시터부이다. According to another aspect of the present invention, there is provided a plasma display panel comprising: a substrate including a pair of bottom electrodes, a pair of top electrodes, at least a pair of internal electrodes, and a pair of connection portions connecting the pair of electrodes; A single component coupled to an upper surface electrode of the substrate to be connected in parallel with the substrate; And a molding part for molding the upper surface of the substrate and the single part. Here, either one of the substrate and the single component is a protective portion for passing static electricity, and the other is a capacitor portion.
한편, 본 발명은 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함하는 전도체; 회로부; 및 상기 전도체와 회로부를 전기적으로 연결하는 정전기보호소자를 포함하는 휴대용 전자장치를 제공한다. 여기서, 상기 정전기보호소자는 상술한 바와 같은 구조 및 특성을 갖는 다양한 실시예의 정전기보호소자가 바람직하게 이용될 수 있다.According to another aspect of the present invention, there is provided a connector comprising: a conductor including a tip portion protruding outward from a conductive case; Circuitry; And an electrostatic protection element electrically connecting the conductor and the circuit portion. Here, the electrostatic protection device may be preferably an electrostatic protection device of various embodiments having the structure and characteristics as described above.
본 발명의 바람직한 실시예에 의하면, 상기 전도체는 사이드 키를 포함할 수 있다.According to a preferred embodiment of the present invention, the conductor may comprise a side key.
또한, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구의 일단을 포함할 수 있다.The distal end portion may include one end of a connector insertion port for connection with an external device.
한편, 본 발명은 대면적기판에 단위 구역별로 적어도 한 쌍의 내부전극, 한 쌍의 상면전극, 한 쌍의 하면전극, 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 형성하는 단계; 상기 상면전극에 단일부품을 플립칩 형태로 솔더링하여 적층 결합하는 단계; 상기 기판의 상면 및 상기 단일부품을 에폭시필름으로 몰딩하는 단계; 및 상기 단위 구역별로 절단하는 단계를 포함하는 정전기보호소자의 제조 방법을 제공한다. 여기서, 상기 기판 및 상기 단일부품 중 어느 하나는 정전기를 통과시키는 보호부이며, 다른 하나는 커패시터부이다. According to another aspect of the present invention, there is provided a method of manufacturing a plasma display panel, comprising: forming a pair of inner electrodes, a pair of upper electrodes, a pair of lower electrodes, and a pair of connection portions connecting the pair of electrodes, Soldering and laminating a single component to the top electrode in a flip chip form; Molding an upper surface of the substrate and the single component with an epoxy film; And a step of cutting each of the unit areas. Here, either one of the substrate and the single component is a protective portion for passing static electricity, and the other is a capacitor portion.
본 발명의 바람직한 실시예에 의하면, 상기 정전기보호소자의 제조 방법은 상기 형성하는 단계 이후에, 상기 한 쌍의 상면전극 사이의 공간에 방전물질을 충진하는 단계를 더 포함할 수 있다.According to a preferred embodiment of the present invention, the method for fabricating an electrostatic discharge protection device may further include filling a space between the pair of top electrodes with a discharge material after the forming.
또한, 상기 정전기보호소자의 제조 방법은 상기 결합하는 단계 이후에, 상기 한 쌍의 상면전극 및 상기 단일부품의 하면에 의해 형성되는 공간을 방전물질로 충진하는 단계를 더 포함할 수 있다.The method may further include filling a space formed by the pair of top electrodes and the bottom surface of the single part with a discharge material after the combining step.
또한, 상기 몰딩하는 단계는 에폭시필름을 상기 기판 및 상기 단일부품의 상측에 배치하여 경화할 수 있다.Further, the molding step may be performed by disposing an epoxy film on the substrate and the single component.
또한, 상기 대면적기판은 유전체기판 또는 바리스터기판일 수 있다. The large-area substrate may be a dielectric substrate or a varistor substrate.
또한, 상기 형성하는 단계는 상기 한 쌍의 상면전극 사이의 간격(a)이 상기 한 쌍의 하면전극 사이의 간격(b)보다 작게 되도록 상기 상면전극 및 상기 하면전극을 형성할 수 있다.In the forming, the upper surface electrode and the lower surface electrode may be formed such that an interval (a) between the pair of upper surface electrodes is smaller than an interval (b) between the pair of lower surface electrodes.
본 발명에 의하면, 정전기 보호기능과 커패시터 기능을 별도로 구비하고 단일 패키지화함으로써, 정전기에 대한 내성을 강화하고 커패시턴스 용량을 동시에 향상시키므로, 제품의 신뢰성을 향상시킬 수 있다. According to the present invention, since the electrostatic protection function and the capacitor function are separately provided and a single package is formed, the resistance to static electricity is enhanced and the capacitance capacity is improved at the same time, so that the reliability of the product can be improved.
또한, 본 발명은 정전기 보호기능과 커패시터 기능을 별도로 단일부품과 기판 형태로 구비하고 단일 패키지화함으로써, 제조공정을 단순화하고 다양한 용량에 따른 라인업이 용이하여 제조효율을 향상시키고 제조단가를 감소시킬 수 있다. Further, the present invention can provide the electrostatic protection function and the capacitor function separately in the form of a single component and a substrate, and can be made into a single package, thereby simplifying the manufacturing process and facilitating the lineup according to various capacities, .
또한, 본 발명은 COG 타입의 유전체를 사용하여 커패시턴스를 구현함으로써, 정전기 보호기능의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. In addition, the present invention can improve the reliability of the product because the temperature characteristic of the entire package can be stabilized by compensating the temperature characteristic of the electrostatic protection function by implementing the capacitance by using the COG type dielectric.
또한, 본 발명은 유전체기판 또는 단일 MLCC를 이용함으로써, 커패시턴스의 구현시 설계 자유도가 증가하므로, 다양한 용량의 라인업이 가능하여 별도의 공정 변경 없이도 고객사의 요구에 신속히 대응할 수 있다. Further, since the dielectric substrate or the single MLCC is used, the degree of freedom in designing the capacitance is increased, so that the lineup of various capacities can be performed, so that it is possible to quickly respond to the request of the customer without changing the process.
또한, 본 발명은 단일부품과 기판을 몰딩하여 단일 패키지화함으로써, 단일부품 및 기판을 보호하는 동시에 전체 칩 사이즈의 크기를 일정하게 규격화할 수 있고, 제조공정 상에서 픽업성을 향상시킬 수 있으므로, 정전기보호소자의 픽업을 위한 별도의 노력이 필요없어 제조효율을 더욱 향상시킬 수 있다. In addition, since the single component and the substrate are molded into a single package, the size of the entire chip size can be uniformly regulated while protecting the single component and the substrate, and the pickup performance can be improved in the manufacturing process, It is possible to further improve the manufacturing efficiency since there is no need for a separate effort for picking up the device.
또한, 본 발명은 대면적기판을 이용하고 에폭시필름을 경화시켜 몰딩함으로써, 대량생산이 용이하므로, 폐기되는 원자재를 감소시켜 제조비용을 더욱 감소시키고 환경 개선에 이바지할 수 있다. In addition, the present invention can mass-produce the epoxy film by curing and molding the epoxy film using a large-area substrate, thereby reducing the raw materials to be discarded, thereby further reducing the manufacturing cost and contributing to the improvement of the environment.
또한, 본 발명은 바리스터를 단층으로 구성함으로써, 커패시턴스를 형성하기 위한 공간을 충분히 확보하여 고용량의 커패시턴스를 구현하기 용이하거나, 상대적으로 체적이 큰 단일 커패시터를 이용하면서도 칩 사이즈를 일정하게 규격화할 수 있다. Further, since the varistor is constituted by a single layer, it is possible to sufficiently secure a space for forming a capacitance, and to easily realize a high capacitance, or to uniformize the chip size while using a single capacitor having a relatively large volume .
또한, 본 발명은 기판의 상면전극 사이의 간격을 하면전극 사이의 간격에 비하여 작게 형성함으로써, 상면전극 사이의 공간을 통한 정전기 방전이 가능하여 정전기의 방전 경로가 부가되어 정전기에 대한 내성을 더욱 향상시킬 수 있다. Further, since the distance between the upper surface electrodes of the substrate is made smaller than the distance between the lower surface electrodes, the electrostatic discharge can be performed through the space between the upper surface electrodes, so that the discharge path of the static electricity is added to further improve the resistance to static electricity .
도 1은 본 발명의 일 실시예에 따른 정전기보호소자를 나타낸 단면도,
도 2는 도 1에서 몰딩부를 제거한 상태의 분해 사시도,
도 3은 본 발명의 일 실시예에 따른 정전기보호소자에서 기판의 상면전극 사이의 간격과 하면전극 사이의 간격의 관계를 나타내는 단면도,
도 4는 본 발명의 일 실시예에 따른 정전기보호소자에서 기판의 일례를 나타낸 단면도,
도 5는 본 발명의 일 실시예에 따른 정전기보호소자에서 기판의 다른 예를 나타낸 단면도,
도 6은 본 발명의 일 실시예에 따른 정전기보호소자의 다른 예를 나타낸 단면도,
도 7은 본 발명의 일 실시예에 따른 정전기보호소자의 제조 방법을 나타낸 순서도,
도 8 내지 도 11은 본 발명의 일 실시예에 따른 정전기보호소자의 제조 방법에 따른 각 단계를 나타낸 단면도, 그리고,
도 12는 바리스터와 유전체의 온도변화율을 나타낸 그래프이다. 1 is a cross-sectional view of an electrostatic discharge protection device according to an embodiment of the present invention,
FIG. 2 is an exploded perspective view showing a state where the molding part is removed in FIG. 1,
3 is a cross-sectional view showing a relationship between a distance between upper surface electrodes and an interval between lower surface electrodes of a substrate in an electrostatic discharge protection element according to an embodiment of the present invention,
4 is a cross-sectional view illustrating an example of a substrate in an electrostatic discharge protection device according to an embodiment of the present invention,
5 is a sectional view showing another example of a substrate in an electrostatic discharge protection device according to an embodiment of the present invention,
6 is a sectional view showing another example of an electrostatic protection device according to an embodiment of the present invention,
7 is a flowchart illustrating a method of manufacturing an electrostatic protection device according to an embodiment of the present invention.
8 to 11 are cross-sectional views illustrating steps of a method of manufacturing an electrostatic discharge protection device according to an embodiment of the present invention,
12 is a graph showing the temperature change rate of the varistor and the dielectric.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art to which the present invention pertains. The present invention may be embodied in many different forms and is not limited to the embodiments described herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.
본 발명의 일 실시예에 따른 정전기보호소자(100,200)는 도 1 및 도 6에 도시된 바와 같이, 보호부, 커패시터부 및 몰딩부(130)를 포함한다. 여기서, 상기 보호부는 정전기를 통과시키고, 상기 커패시터부는 상기 보호부와 병렬로 연결된다. 1 and 6, the
아울러, 상기 보호부 및 상기 커패시터부 중 어느 하나는 기판(110)으로 형성되고, 다른 하나는 단일부품(120)으로 이루어진다. In addition, one of the protection unit and the capacitor unit is formed of the
일례로, 도 1에서, 상기 커패시터부는 기판(110)이고, 상기 보호부는 단일부품(120)일 수 있다. 또한, 도 6에서, 상기 보호부는 기판(210)이고, 상기 커패시터는 단일부품(220)일 수 있다. In one example, in FIG. 1, the capacitor portion is a
여기서, 상기 보호부는 바리스터 또는 다이오드일 수 있다. 또한, 상기 보호부와 상기 커패시터부는 상하로 적층 결합될 수 있다. 대안적으로 상기 보호부와 상기 커패시터부는 좌우로 수평 결합될 수 있다. Here, the protection unit may be a varistor or a diode. The protective portion and the capacitor portion may be vertically stacked. Alternatively, the protective portion and the capacitor portion may be horizontally coupled to the left and right.
이때, 상기 보호부는 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함할 수 있다. The protection unit may include a pair of internal electrodes spaced apart from each other at regular intervals on the same plane.
여기서, 정전기보호소자(100,200)는 별도의 커패시터부를 구비하므로 상기 보호부에 의해 커패시턴스를 구현할 필요가 없으며, 더욱이, 상기 보호부가 온도변화율이 높은 바리스터인 경우, 그 내부에 커패시턴스를 형성하면 온도에 따라 커패시턴스가 변경되므로, 오히려 전체 패키지의 커패시턴스에 악영향을 미치므로, 가급적 커패시턴스를 형성하는 적층 구조를 배제하여 동일 평면 상에 전극을 배치하는 것이 바람직하다. Here, since the
이에 의해, 상기 보호부가 도 1에 도시된 바와 같이 단일부품(120)으로 이루어지거나, 도 6에 도시된 바와 같이, 기판(210)으로 이루어지는 경우 모두에 그 두께를 박형화할 수 있다. 따라서, 정전기보호소자(100,200)의 전체 두께를 칩 사이즈로 규격화하는 것이 용이할 수 있다.As a result, the protective portion may be made thin as a
즉, 상기 보호부의 박형화에 따라 일정한 규격의 칩 사이즈 내에서 커패시턴스를 형성하기 위한 공간이 상대적으로 증가하기 때문에 충분한 공간을 확보하여 고용량의 커패시턴스를 구현하기 용이하고, 또한, 상대적으로 체적이 큰 고용량 커패시터를 이용하면서도, 전체 칩 사이즈를 일정하게 규격화할 수 있다. That is, since the space for forming the capacitance within the chip size of a certain size relatively increases according to the thinning of the protective portion, it is easy to realize a high capacity by securing a sufficient space, and a high capacity capacitor having a relatively large volume It is possible to uniformize the entire chip size.
일례로, 도 1에 도시된 바와 같이, 커패시터부인 기판(110)의 두께(t1)는 보호부인 단일부품(120)의 두께(t2)보다 크게 형성될 수 있지만, 도 6에 도시된 바와 같이, 보호부인 기판(210)의 두께(t3)는 커패시터부인 단일부품(220)의 두께(t4)보다 작게 형성될 수도 있다. 1, the thickness t1 of the
여기서, 보호부인 단일부품(120) 또는 기판(210)의 두께(t2,t3)는 동일하거나 유사할 수 있고, 커패시터부인 기판(110) 또는 단일부품(220)의 두께(t1,t4)는 동일하거나 유사하게 구성함으로써, 전체 패키지를 일정하게 규격화할 수 있다. Here, the thicknesses t2 and t3 of the
한편, 바리스터 재료와 유전체의 온도변화율을 비교하여 보면(도 12 참조), 전체 온도 범위에서 유전체는 1% 미만의 온도변화율을 갖는 반면, 바리스터 재료는 온도에 따라 변화율이 크게 변화하는 것을 알 수 있다. 특히, 바리스터 재료는 5% 이상의 변화율이 발생하는 경우도 있기 때문에, 신호특성상 커패시턴스 값이 5% 이내로 관리되어야 하는 경우에는 오차 범위 내에서 커패시턴스를 구현하기 곤란하므로, 커패시턴스는 유전체를 이용하여 구현하는 것이 바람직하다. On the other hand, when the temperature change rate of the varistor material and the dielectric material is compared (see FIG. 12), it can be seen that the dielectric material has a temperature change rate of less than 1% over the entire temperature range, . Particularly, since the varistor material may have a rate of change of 5% or more, it is difficult to realize the capacitance within the error range when the capacitance value should be controlled within 5% due to the signal characteristics. Therefore, the capacitance is implemented by using the dielectric desirable.
이때, 유전체만으로 ESD 보호기능을 구현하는 경우, 선형적인 ESD 보호기능을 제공하기 어려운 점이 있다. At this time, it is difficult to provide linear ESD protection if the dielectric alone implements the ESD protection function.
따라서, 본 발명의 일 실시예에 따른 정전기보호소자(100,200)는 ESD 기능을 제공하는 동시에 온도특성을 개선하고, 단일 칩에 의한 규격화를 위해 ESD 보호 기능은 바리스터 재료로 구현하고, 커패시턴스는 유전체로 구현한다. Therefore, the
이하, 도 1에 도시된 바와 같이, 상기 커패시터부가 기판(110)이고, 상기 보호부가 단일부품(120)로 이루어진 정전기보호소자(100)를 먼저 설명한다. Hereinafter, as shown in FIG. 1, the
기판(110)은 COG 타입의 유전체기판일 수 있다. 여기서, COG 특성은 EIA(Electrical Industries Association)에서 규정하는 바와 같이 -55∼125℃의 사용온도 범위 내에서 0±30ppm/℃의 온도계수를 만족한다. 따라서, 이러한 COG 타입의 유전체기판(100)은 온도변화율이 매우 작기 때문에, 단일부품(120)이 온도변화율이 큰 경우 온도보상 기능을 제공할 수 있다. The
일례로, 단일부품(120)이 바리스터인 경우, 바리스터는 재료의 특성상 온도변화율이 크기 때문에, 빈번한 사용에 따른 온도의 변화가 극심한 휴대용 전자장치에 사용되는 경우, 다른 부품에 영향을 미칠 수 있으므로, COG 타입 유전체기판에 의해 바리스터의 온도변화에 따른 특성 열화를 보상할 수 있다. For example, when the
이와 같이, COG 타입의 유전체기판을 사용하여 커패시터부를 구현함으로써, 온도변화율이 높은 바리스터의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. By implementing the capacitor portion using the COG type dielectric substrate, the temperature characteristics of the varistor can be stabilized by compensating the temperature characteristic of the varistor having a high temperature change rate, thereby improving the reliability of the product.
이러한 기판(110)은 복수의 시트층(110a)이 적층된 것일 수 있다(도 4 및 도 5 참조). 여기서, 복수의 시트층 각각은 유전율을 갖는 절연체로 이루어질 수 있으며, 세라믹 재료로 이루어질 수 있다. 일례로, 상기 세라믹 재료는 Er2O3, Dy2O3, Ho2O3, V2O5, CoO, MoO3, SnO2, BaTiO3, 및 Nd2O3 중 선택된 1종 이상을 포함하는 금속계 산화 화합물로 이루어질 수 있다. Such a
아울러, 유전체기판(110)에 의해 커패시터부를 구현함으로써, 온도변화율이 큰 보호부, 일례로, 바리스터 물질과 독립적으로 커패시턴스를 구현할 수 있어 커패시턴스에 대한 설계 자유도가 증가하므로, 별도의 공정 변경 없이도 다양한 용량의 라인업이 가능하여 고객사의 요구에 신속히 대응할 수 있다. In addition, since the capacitor portion is implemented by the
이때, 기판(110)은 도 4에 도시된 바와 같이, 한 쌍의 하면전극(111a,111b), 한 쌍의 상면전극(112a,112b), 복수의 내부전극(113a,113b), 및 한 쌍의 연결부(114a,114b)를 포함할 수 있다. 4, the
한 쌍의 하면전극(111a,111b)은 정전기보호소자(100)를 회로기판에 실장하기 위한 것으로서, 기판(110)의 하면 양측에 형성될 수 있다. The pair of
한 쌍의 상면전극(112a,112b)은 단일부품(120)과 병렬로 연결하기 위한 것으로서, 기판(110)의 상면 양측에 형성될 수 있다. 이때, 도 2에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b) 사이에 공간(101)이 형성될 수 있다. 이러한 공간(101)은 한 쌍의 상면전극(112a,112b)을 통한 정전기(ESD)의 방전 경로를 형성할 수 있다. The pair of
즉, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)을 통한 정전기 방전이 가능하여 보호부인 단일부품(120)과 별도로 정전기의 방전 경로가 부가되어 정전기에 대한 내성을 더욱 향상시킬 수 있다. That is, the electrostatic discharge can be performed through the
이때, 도 3에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b) 사이의 간격(a)은 한 쌍의 하면전극(111a,111b) 사이의 간격(b)보다 작을 수 있다. 이에 의해, 외부에서 유입되는 정전기는 한 쌍의 하면전극(111a,111b)을 통하여 방전되기 전에 한 쌍의 상면전극(112a,112b)만을 통하여 방전될 수 있다. 3, the interval a between the pair of
복수의 내부전극(113a,113b)은 기판(110)을 이루는 복수의 시트층(110a) 상에 각각 형성될 수 있다. 여기서, 복수의 내부전극(113a,113b)은 커패시터전극일 수 있다. The plurality of
이러한 커패시터전극(113a,113b)은 한 쌍의 연결부(114a,114b)를 통하여 한 쌍의 상면전극(112a,112b) 및 한 쌍의 하면전극(111a,111b)에 각각 연결될 수 있다. 즉, 일측의 커패시터전극(113a)은 연결부(114a)를 통하여 상면전극(112a) 및 하면전극(111a)에 각각 연결되고, 타측의 커패시터전극(113b)은 연결부(114b)를 통하여 상면전극(112b) 및 하면전극(111b)에 각각 연결될 수 있다. The
상기 한 쌍의 연결부(114a,114b)는 기판(110)에 관통 형성되는 도전성비아(114a,114b)일 수 있다. 여기서, 한 쌍의 도전성비아(114a,114b)는 기판(110)을 관통하는 관통홀을 형성한 후 도전성물질로 충진되어 형성될 수 있다. 이러한 한 쌍의 도전성비아(114a,114b)에 의해 기판(110)은 단일부품(120)과 병렬로 연결될 수 있다. The pair of
여기서, 한 쌍의 도전성비아(114a,114b)는 기판(110)의 내부에 형성되기 때문에, 내부전극(113a,113b)의 길이(L1)가 감소하여 그에 따른 용량이 제한되므로 이를 극복하기 위해 기판(110)의 양측면에 한 쌍의 측면전극(114a',114b')이 구비될 수 있다.Here, since the pair of conductive vias 114a and 114b are formed in the
일례로, 도 4에 도시된 바와 같이, 커패시터전극(113a,113b)의 각각의 길이(L1)가 한 쌍의 도전성비아(114a,114b) 사이로 제한되므로 커패시터를 이루는 면적이 감소하고, 이에 따라 커패시턴스의 용량이 제한된다. For example, as shown in FIG. 4, since the length L1 of each of the
커패시턴스의 용량을 증가시키기 위해, 도 5에 도시된 바와 같이, 기판(110')은 상기 한 쌍의 연결부가 상기 기판의 양측면에 형성될 수 있다. 즉, 상기 한 쌍의 연결부는 한 쌍의 측면전극(114a',114b')일 수 있다. In order to increase the capacity of the capacitance, as shown in FIG. 5, the substrate 110 'may have the pair of connection portions formed on both sides of the substrate. That is, the pair of connection portions may be a pair of
여기서, 한 쌍의 측면전극(114a',114b')은 기판(110)의 측면 일부를 드릴 가공 또는 펀칭 가공하여 반구형 홈을 형성하고, 도전성물질을 형성된 홈의 표면에 도포하거나 홈 내부에 충진하여 형성될 수 있다.Here, the pair of
이때, 한 쌍의 측면전극(114a',114b')에 각각 연결되는 커패시터전극(113a',113b')의 길이(L2)는 도 4에 비하여 증가하기 때문에, 커패시터를 이루는 면적이 증가하여 커패시턴스를 증가시킬 수 있다. At this time, since the length L2 of the
본 실시예에서, 기판(110)이 커패시터부인 경우를 예로 설명하였으나, 이에 한정되지 않고, 기판(210)이 보호부인 경우, 한 쌍의 연결부의 위치에 따라 항복전압(Vbr)을 만족하도록 한 쌍의 내부전극 사이의 간격을 결정할 수 있다.In the present embodiment, the
단일부품(120)은 바리스터일 수 있다. 이러한 단일부품(120)은 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함할 수 있다. 이에 의해 단일부품(120)의 두께를 박형화하고, 최종적으로 기판(110)에 적층된 상태에서도 정전기보호소자(100)의 두께의 증가를 방지하여 규정된 칩 사이즈를 만족시킬 수 있다. The
이러한 단일부품(120)은 기판(110)과 병렬 연결되도록 기판(110)의 한 쌍의 상면전극(112a,112b)에 결합된다. 일례로, 단일부품(120)은 기판(110)의 한 쌍의 상면전극(112a,112b)에 플립칩 형태로 적층 결합될 수 있다. 이때, 단일부품(120)은 솔더링에 의해 기판(110)에 적층 결합될 수 있다.This
한편, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 의한 방전 기능을 향상시키기 위해, 한 쌍의 상면전극(112a,112b) 및 단일부품(120)의 하면에 의해 형성되는 공간(101)은 그 일부 또는 전부에 방전물질이 충진될 수 있다. On the other hand, in order to improve the discharge function by the
여기서, 상기 방전물질은 유전율이 낮고 전도도가 없으며, 과전압 인가시 쇼트(short)가 없어야 한다. 이를 위해, 상기 방전물질은 금속입자를 포함하는 비전도성 물질로 이루어질 수 있으며, SiC 또는 실리콘 계열의 성분을 포함하는 반도체 물질로 이루어질 수 있다. Here, the discharge material has a low dielectric constant, no conductivity, and no short circuit when an overvoltage is applied. To this end, the discharge material may be made of a nonconductive material including metal particles, and may be made of a semiconductor material including SiC or a silicon-based material.
몰딩부(130)는 기판(110) 및 단일부품(120)을 몰딩부재에 의해 몰딩한다. 즉, 몰딩부(130)는 기판(110)의 상면 및 단일부품(120)을 덮도록 몰딩한다. 일례로, 상기 몰딩부재는 에폭시로 이루어질 수 있다. 여기서, 몰딩부(130)는 에폭시필름을 경화시켜 형성될 수 있다.The
이러한 몰딩부(130)에 의해 기판(110)과 단일부품(120)을 몰딩하여 단일 패키지화함으로써, 단일부품 및 기판을 보호하는 동시에 다양한 용량 및 특성의 단일부품을 이용하는 경우에도 전체 칩 사이즈를 일정하게 규격화할 수 있다. 이에 의해, 제조 공정 상에서 픽업성을 향상시킬 수 있으므로, 정전기보호소자의 픽업을 위한 별도의 노력이 필요없어 제조효율을 더욱 향상시킬 수 있다. By molding the
이와 같이, 정전기를 통과시키는 보호부와 커패시터부를 단일 패키지화함으로써, 보호부와 커패시터부가 상이한 재료에 의해 서로 영향을 받지 않고 독립적으로 구비될 수 있으므로 정전기에 대한 내성을 강화하고 커패시턴스의 용량을 동시에 향상시키므로 제품의 신뢰성을 향상시킬 수 있다. Since the protective portion and the capacitor portion for passing the static electricity are formed as a single package, the protection portion and the capacitor portion can be independently provided without being influenced by each other by different materials, so that the resistance against static electricity is enhanced and the capacity of the capacitance is simultaneously improved The reliability of the product can be improved.
특히, 보호부와의 영향이 배제되어 커패시터부 내에 적층 형성되는 커패시터전극들의 간격을 보다 조밀하게 형성할 수 있어 커패시터전극의 적층 수를 증가시켜 고용량의 커패시턴스의 구현이 용이할 수 있다. Particularly, since the influence of the protective portion is eliminated, the interval of the capacitor electrodes formed in the capacitor portion can be more densely formed, so that the number of stacked capacitor electrodes can be increased and the capacitance of a high capacity can be easily realized.
한편, 상기 보호부와 상기 커패시터부는 서로 반대로 배치될 수 있다. 일례로, 도 6에서 도시된 바와 같이, 상기 보호부가 기판(210)이고, 상기 커패시터부가 단일부품(220)으로 이루어진 정전기보호소자(200)의 경우, 기판(210)은 바리스터기판일 수 있다. On the other hand, the protection unit and the capacitor unit may be disposed opposite to each other. 6, the
이러한 기판(210)은 바리스터 물질로 이루어지며, 일례로, ZnO, SrTiO3, BaTiO3, SiC 중 하나 이상을 포함하는 반도성 재료, 또는 Pr 및 Bi 계 재료 중 어느 하나로 이루어질 수 있다. 여기서, 기판(210)은 상술한 바와 같은 바리스터 물질의 입경이 항복전압(Vbr)을 만족할 수 있도록 형성될 수 있다. The
이러한 기판(210)은 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함할 수 있다. 이에 의해, 기판(210)의 두께를 박형화하여, 단일부품(220)이 적층된 상태에서도 정전기보호소자(200)의 두께의 증가를 방지하여 규정된 칩 사이즈를 만족시킬 수 있다. Such a
단일부품(220)은 COG 타입의 MLCC(Multilayer Ceramic Capacitor)일 수 있다. 즉, 단일부품(220)은 상술한 바와 같은 COG 특성을 만족하는 MLCC일 수 있다.The
이와 같이, 기존의 다양한 용량으로 제조된 MLCC를 이용함으로써, 커패시턴스의 구현시 설계 자유도가 증가하므로, 별도의 공정 변경 없이도 다양한 용량의 라인업이 가능하여 고객사의 요구에 신속히 대응할 수 있다. As described above, by using the MLCC manufactured by the conventional various capacitances, since the degree of design freedom in the implementation of the capacitance is increased, the lineup of various capacities can be performed without any process change, so that the MLCC can quickly respond to the request of the customer.
아울러, COG 타입의 MLCC를 이용함으로써, 온도변화율이 높은 바리스터와 같은 기판(210)의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. In addition, by using the COG type MLCC, the temperature characteristics of the
여기서, 단일부품(220)은 도 4 및 도 5에 도시된 바와 유사하게 복수의 커패시터전극을 포함하고, 각각의 커패시터전극이 형성된 복수의 시트층으로 이루어질 수 있다. Here, the
이와 같이, 단일부품(220)을 MLCC로 구성함으로써, 기제작된 다양한 용량의MLCC에 의해 다양한 커패시턴스를 용이하게 구현할 수 있으므로, 추가적인 공정의 변경 없이도 다양한 용량의 라인업을 구성할 수 있고 따라서, 고객사에 요구에 빠르게 대응할 수 있다. By configuring the
이와 같은 정전기보호소자(100,200)는 휴대용 전자 장치에서, 외장 메탈케이스와 같은 전도체와 회로부 사이를 전기적으로 연결하도록 배치될 수 있다. 이때, 정전기보호소자(100,200)는 회로부의 접지에 직접 연결되어 유입되는 정전기를 회로부로 전달하지 않고 접지로 바이패스시킬 수 있다. Such
선택적으로, 정전기보호소자(100,200)가 회로부의 접지에 직접 연결되지 않은 경우, 즉, 전도체와 회로부를 전기적으로 연결하여 정전기를 통과시키기만 하는 경우, 휴대용 전자장치는 정전기를 접지로 바이패스하기 위한 별도의 보호소자를 구비할 수 있다. 이러한 보호소자는 써프레서 또는 바리스터일 수 있다. Optionally, if the
여기서, 상기 휴대용 전자장치는 휴대가 가능하고 운반이 용이한 휴대용 전자기기의 형태일 수 있다. 일례로, 상기 휴대용 전자장치는 스마트폰, 셀룰러폰 등과 같은 휴대단말기일 수 있으며, 스마트 워치, 디지털 카메라, DMB, 전자책, 넷북, 태블릿 PC, 휴대용 컴퓨터 등일 수 있다. 이러한 전자장치들은 외부기기와의 통신을 위한 안테나 구조들을 포함하는 임의의 적절한 전자 컴포넌트들을 구비할 수 있다. 더불어, 와이파이(WiFi) 및 블루투스와 같은 근거리 네트워크 통신을 사용하는 기기일 수 있다. Here, the portable electronic device may be in the form of a portable electronic device that is portable and portable. For example, the portable electronic device may be a portable terminal such as a smart phone, a cellular phone, and the like, and may be a smart watch, a digital camera, a DMB, an electronic book, a netbook, a tablet PC, Such electronic devices may comprise any suitable electronic components including antenna structures for communication with external devices. In addition, it may be a device using local area network communication such as WiFi and Bluetooth.
이때, 상기 전도체는 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함할 수 있다. 일례로, 상기 전도체는 사이드 키를 포함할 수 있다. 아울러, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구, 일례로, 이어폰, 충전 케이블, 데이터 케이블 등이 삽입되는 커넥터의 삽입구의 일단을 포함할 수 있다.In this case, the conductor may include a tip portion protruding outward from the conductive case. In one example, the conductor may include a side key. The distal end portion may include one end of a connector insertion port into which a connector, for example, an earphone, a charging cable, a data cable, or the like, is inserted.
즉, 본 발명의 실시예에 따른 정전기보호소자(100,200)는 정전기의 유입 가능성이 높은 외부로 돌출된 부분이나 뾰족한 형상을 갖는 부분과 회로부를 연결하기는 경우, 정전기(ESD)에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있다. That is, the
이하, 도 7 내지 도 11을 참조하여 본 발명의 실시예에 따른 정전기보호소자의 제조 방법을 설명한다. Hereinafter, a method of manufacturing an electrostatic discharge protection device according to an embodiment of the present invention will be described with reference to FIGS.
도 7에 도시된 바와 같이, 본 발명의 정전기보호소자의 제조 방법(700)은 기판(110)에 내외부 전극을 형성하는 단계(S710), 기판(110)에 단일부품(120)을 적층하는 단계(S720), 몰딩용 필름에 의해 몰딩하는 단계(S730 및 S740), 및 단위소자로 절단하는 단계(S750)를 포함한다. 7, a
보다 상세하게는, 먼저, 도 8에 도시된 바와 같이, 대면적기판(110a)에 단위 구역별로 한 쌍의 하면전극(111a,111b), 한 쌍의 상면전극(112a,112b), 적어도 한 쌍의 내부전극(113a,113b), 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부(114a, 114b)를 형성한다(단계 S710). More specifically, first, as shown in Fig. 8, a pair of
여기서, 대면적기판(110a)은 기판(110)이 커패시터부인 경우 도 1에 도시된 바와 같은 유전체기판일 수 있다. 또한, 대면적기판(110a)은 기판(110)이 정전기를 통과시키는 보호부인 경우 도 6에 도시된 바와 같은 바리스터기판일 수 있다. 이러한 기판(110)은 전극(113a,113b) 각각이 형성된 복수의 시트층을 적층하여 형성할 수 있다.Here, the large-
이때, 한 쌍의 상면전극(112a,112b) 사이의 간격이 한 쌍의 하면전극(111a,111b) 사이의 간격보다 작게 되도록 대면적기판(110a)의 하면에 한 쌍의 하면전극(111a,111b)을 형성하고, 대면적기판(110a)의 상면에 한 쌍의 상면전극(112a,112b)을 형성할 수 있다.At this time, a pair of lower surface electrodes (111a, 111b) are formed on the lower surface of the large-area substrate (110a) so that the distance between the pair of upper surface electrodes (112a, 112b) is smaller than the space between the pair of lower surface electrodes And a pair of
한편, 대면적기판(110a)이 유전체기판인 경우, 내부전극(113a,113b)은 복수의 커패시터 전극일 수 있다. 또한, 대면적기판(110a)이 바리스터기판인 경우, 내부전극(113a,113b)은 동일 평면 상에서 일정 간격으로 이격 배치될 수 있다. On the other hand, when the large-
여기서, 한 쌍의 연결부(114a,114b)는 도전성비아나 측면전극일 수 있다. 이때, 한 쌍의 도전성비아(114a,114b)는 대면적기판(110a)에서 단위 구역 내에 관통홀을 형성한 후 관통홀에 도전성물질을 충진하여 형성될 수 있다.Here, the pair of
또한, 한 쌍의 측면전극(114a',114b')은 대면적기판(110a)에서 단위 구역의 경계면, 즉, 절단면(c) 상에 관통홀을 형성한 후에 관통홀에 도전성물질을 충진하거나 관통홀의 내벽에 도전성물질을 도포하여 형성될 수 있다. The pair of
다음으로, 도 9에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b)에 단일부품(120)을 플립칩 형태로 솔더링하여 적층 결합한다(단계 S720). Next, as shown in FIG. 9, a
여기서, 단일부품(120)이 정전기를 통과시키는 보호부인 경우 도 1에 도시된 바와 같은 바리스터 또는 다이오드일 수 있다. 또한, 단일부품(120)이 커패시터부인 경우 도 2에 도시된 바와 같은 COG 타입의 MLCC일 수 있다. 이와 같은 단일부품(120)은 사전 제작되거나 기존의 제품일 수 있다. Here, if the
이때, 단일부품(120)의 한 쌍의 외부전극(121a,121b)이 대면적기판(110a)의 한 쌍의 상면전극(112a,112b)에 각각 결합되도록 적층결합할 수 있다. 이에 의해, 대면적기판(110a)의 단위 구역별로 단일부품(120)이 기판(110)과 병렬로 연결될 수 있다.At this time, the pair of
다음으로, 도 10에 도시된 바와 같이, 몰딩용 필름(130a)을 대면적기판(110a)의 상면 및 단일부품(120)의 상측에 배치한다(단계 S730). 이때, 몰딩용 필름(130a)은 대면적기판(110a)의 크기에 동일한 크기의 대면적 필름일 수 있다. 여기서, 몰딩용 필름(130a)은 에폭시필름일 수 있다. Next, as shown in Fig. 10, the
이와 같이 배치된 상태에서 에폭시필름(130a)을 대면적기판(110a)의 상면 및 단일부품(120)을 덮도록 열융착하여 경화시킬 수 있다(단계 S740). 이때, 에폭시필름(130a)이 용해되어 도 11에 도시된 바와 같이, 대면적기판(110a)의 상면 및 단일부품(120)을 에폭시로 몰딩할 수 있다.In this state, the
이에 의해, 대량생산이 용이하므로, 폐기되는 원자재를 감소시켜 제조비용을 더욱 감소시키고 환경 개선에 이바지할 수 있다. As a result, mass production is easy, so that the raw materials to be discarded are reduced, thereby further reducing the manufacturing cost and contributing to the improvement of the environment.
이와 같이 몰딩이 완료된 후, 경계선(c)을 따라 단위 구역별로 절단한다. 이에 의해 단위 구역별로 정전기보호소자(100,200)가 제조될 수 있다. 이때, 대면적기판(110a)의 경계선(c)에서 관통홀에 의해 전극이 형성된 경우, 경계선(c)의 절단면을 따라 한 쌍의 측면전극(114a',114b')이 외부로 노출될 수 있다. After the molding is completed in this manner, the unit areas are cut along the boundary line c. Thus, the
한편, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 대한 방전 특성을 향상시키기 위해 공간(101)에 방전물질을 형성할 수 있다. On the other hand, a discharge material may be formed in the
일례로, 도 8에서와 같이, 한 쌍의 상면전극(112a,112b)을 형성한 후, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 방전물질을 충진할 수 있다. For example, as shown in FIG. 8, after the pair of
대안적으로, 도 9에서와 같이, 단일부품(120)을 대면적기판(110a)에 적층 결합한 후, 한 쌍의 상면전극(112a,112b) 및 단일부품(120)의 하면에 의해 형성되는 공간(101) 방전물질로 충진할 수 있다.Alternatively, after the
여기서, 상기 방전물질은 유전율이 낮고 전도도가 없으며, 과전압 인가시 쇼트(short)가 없어야 한다. 이를 위해, 상기 방전물질은 금속입자를 포함하는 비전도성 물질로 이루어질 수 있으며, SiC 또는 실리콘 계열의 성분을 포함하는 반도체 물질로 이루어질 수 있다. Here, the discharge material has a low dielectric constant, no conductivity, and no short circuit when an overvoltage is applied. To this end, the discharge material may be made of a nonconductive material including metal particles, and may be made of a semiconductor material including SiC or a silicon-based material.
이와 같이, 정전기를 통과시키는 보호부와 커패시터부를 별도의 단일부품과 기판 형태로 구비하고 단일 패키지화함으로써, 실질적으로 기판 형성 공정과 패키지 공정만을 이용하여 제조공정을 단순화할 수 있다. 특히, 커패시터를 단일부품으로 이용하는 경우, 고객사가 요구하는 다양한 용량에 따른 라인업이 용이하여 제조효율을 향상시키고 제조단가를 감소시킬 수 있는 동시에 고객사의 요구에 신속히 대응할 수 있다. In this way, since the protective portion and the capacitor portion for passing the static electricity are provided in separate single parts and substrate form, and the single package is formed, the manufacturing process can be simplified by using substantially the substrate forming process and the package process. Particularly, when the capacitor is used as a single part, it is possible to improve the manufacturing efficiency, reduce the manufacturing cost, and promptly respond to the customers' demands by facilitating the lineup according to various capacities required by the customer.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
100 : 정전기보호소자
101 : 공간
110,210 : 기판
110a : 대면적기판
111a,111b,211a,211b : 하면전극
112a,112b,212a,212b : 상면전극
113a,113b,113a',113b' : 내부전극
114a,114b : 도전성비아
114a',114b' : 측면전극
120,220 : 단일부품
121a,121b,221a,221b : 외부전극
130,230 : 몰딩부
130a ; 에폭시필름100: electrostatic protection element 101: space
110, 210:
111a, 111b, 211a, 211b:
113a, 113b, 113a ', 113b':
114a ', 114b':
121a, 121b, 221a, 221b:
130a; Epoxy film
Claims (26)
상기 보호부와 병렬로 연결되는 커패시터부를 포함하고,
상기 보호부 및 상기 커패시터부 중 어느 하나는 기판으로 형성되고,
다른 하나는 단일부품으로 이루어지며,
상기 기판 및 상기 단일부품은 몰딩부재에 의해 몰딩되는 정전기보호소자.A protective portion for passing static electricity; And
And a capacitor portion connected in parallel with the protection portion,
Wherein one of the protective portion and the capacitor portion is formed of a substrate,
The other is a single part,
Wherein the substrate and the single part are molded by a molding member.
상기 보호부는 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함하는 정전기보호소자.The method according to claim 1,
Wherein the protection unit includes a pair of internal electrodes spaced apart from each other at regular intervals on the same plane.
상기 몰딩부재는 에폭시로 이루어진 정전기보호소자.The method according to claim 1,
Wherein the molding member is made of epoxy.
상기 기판은 COG 타입의 유전체기판이고, 상기 단일부품은 바리스터인 정전기보호소자.The method according to claim 1,
Wherein the substrate is a COG type dielectric substrate and the single component is a varistor.
상기 기판은 바리스터기판이고, 상기 단일부품은 COG 타입의 MLCC인 정전기보호소자. The method according to claim 1,
Wherein the substrate is a varistor substrate and the single component is a COG type MLCC.
상기 보호부는 바리스터 또는 다이오드인 정전기보호소자.The method according to claim 1,
Wherein the protection unit is a varistor or a diode.
상기 보호부와 상기 커패시터부는 좌우로 수평 결합되는 정전기보호소자.The method according to claim 1,
Wherein the protection unit and the capacitor unit are horizontally coupled horizontally.
상기 보호부와 상기 커패시터부는 상하로 적층 결합되는 정전기보호소자.The method according to claim 1,
Wherein the protection unit and the capacitor unit are vertically stacked.
상기 단일부품은 플립칩 형태로 상기 기판에 적층 결합되는 정전기보호소자.9. The method of claim 8,
Wherein the single component is laminated to the substrate in a flip chip form.
상기 단일부품은 솔더링에 의해 상기 기판에 적층 결합되는 정전기보호소자.9. The method of claim 8,
Wherein the single component is laminated to the substrate by soldering.
한 쌍의 하면전극;
한 쌍의 상면전극;
적어도 한 쌍의 내부전극; 및
상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 포함하는 정전기보호소자.9. The method of claim 8,
A pair of bottom electrodes;
A pair of top electrodes;
At least a pair of inner electrodes; And
And a pair of connection portions connecting each pair of the electrodes.
상기 한 쌍의 상면전극 사이의 간격(a)은 상기 한 쌍의 하면전극 사이의 간격(b)보다 작은 정전기보호소자.12. The method of claim 11,
Wherein an interval (a) between the pair of upper surface electrodes is smaller than an interval (b) between the pair of lower surface electrodes.
상기 한 쌍의 상면전극 및 상기 단일부품의 하면에 의해 형성되는 공간은 방전물질이 충진되는 정전기보호소자.12. The method of claim 11,
Wherein a space formed by the pair of top electrodes and the bottom surface of the single component is filled with a discharge material.
상기 방전물질은 금속입자를 포함하는 비전도성 물질 또는 반도체 물질로 이루어지는 정전기보호소자.14. The method of claim 13,
Wherein the discharge material is made of a nonconductive material or a semiconductor material including metal particles.
상기 한 쌍의 연결부는 상기 기판에 관통 형성되는 도전성비아인 정전기보호소자.12. The method of claim 11,
Wherein the pair of connection portions are conductive vias formed through the substrate.
상기 한 쌍의 연결부는 상기 기판의 양측면에 형성되는 정전기보호소자.12. The method of claim 11,
Wherein the pair of connection portions are formed on both sides of the substrate.
상기 기판과 병렬 연결되도록 상기 기판의 상면전극에 결합되는 단일부품; 및
상기 기판의 상면 및 상기 단일부품을 몰딩하는 몰딩부를 포함하고,
상기 기판 및 상기 단일부품 중 어느 하나는 정전기를 통과시키는 보호부이며, 다른 하나는 커패시터부인 정전기보호소자.A substrate including a pair of bottom electrodes, a pair of top electrodes, at least a pair of inner electrodes, and a pair of connecting portions connecting each pair of electrodes;
A single component coupled to an upper surface electrode of the substrate to be connected in parallel with the substrate; And
An upper surface of the substrate and a molding part for molding the single part,
Wherein one of the substrate and the single component is a protective portion for passing static electricity and the other is a capacitor portion.
회로부; 및
상기 전도체와 회로부를 전기적으로 연결하는 청구항 1 내지 청구항 17 중 어느 한 항에 기재된 정전기보호소자를 포함하는 휴대용 전자장치. A conductor including a tip portion protruding outward from the conductive case;
Circuitry; And
A portable electronic device comprising the electrostatic protection element according to any one of claims 1 to 17 for electrically connecting the conductor to a circuit part.
상기 전도체는 사이드 키를 포함하는 휴대용 전자장치. 19. The method of claim 18,
Wherein the conductor comprises a side key.
상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구의 일단을 포함하는 휴대용 전자장치.19. The method of claim 18,
And the tip portion includes one end of an insertion port of a connector for connection with an external device.
상기 상면전극에 단일부품을 플립칩 형태로 솔더링하여 적층 결합하는 단계;
상기 기판의 상면 및 상기 단일부품을 에폭시필름으로 몰딩하는 단계; 및
상기 단위 구역별로 절단하는 단계를 포함하고,
상기 기판 및 상기 단일부품 중 어느 하나는 정전기를 통과시키는 보호부이며, 다른 하나는 커패시터부인 정전기보호소자의 제조 방법.Forming at least one pair of internal electrodes, a pair of top electrodes, a pair of bottom electrodes, and a pair of connection portions connecting the pairs of electrodes, in each unit area, on the large area substrate;
Soldering and laminating a single component to the top electrode in a flip chip form;
Molding an upper surface of the substrate and the single component with an epoxy film; And
And cutting each of the unit areas,
Wherein one of the substrate and the single component is a protective portion for passing static electricity and the other is a capacitor portion.
상기 형성하는 단계 이후에,
상기 한 쌍의 상면전극 사이의 공간에 방전물질을 충진하는 단계를 더 포함하는 정전기보호소자의 제조 방법.22. The method of claim 21,
After the forming step,
Further comprising the step of filling a space between the pair of top electrodes with a discharge material.
상기 결합하는 단계 이후에,
상기 한 쌍의 상면전극 및 상기 단일부품의 하면에 의해 형성되는 공간을 방전물질로 충진하는 단계를 더 포함하는 정전기보호소자의 제조 방법.22. The method of claim 21,
After said combining,
Further comprising the step of filling a space formed by the pair of top electrodes and the bottom surface of the single part with a discharge material.
상기 몰딩하는 단계는 에폭시필름을 상기 기판 및 상기 단일부품의 상측에 배치하여 경화하는 정전기보호소자의 제조 방법.22. The method of claim 21,
Wherein the molding step comprises placing an epoxy film on an upper side of the substrate and the single component to cure the epoxy film.
상기 대면적기판은 유전체기판 또는 바리스터기판인 정전기보호소자의 제조 방법.22. The method of claim 21,
Wherein the large-area substrate is a dielectric substrate or a varistor substrate.
상기 형성하는 단계는 상기 한 쌍의 상면전극 사이의 간격(a)이 상기 한 쌍의 하면전극 사이의 간격(b)보다 작게 되도록 상기 상면전극 및 상기 하면전극을 형성하는 정전기보호소자의 제조 방법.22. The method of claim 21,
Wherein the forming step forms the upper surface electrode and the lower surface electrode such that an interval (a) between the pair of upper surface electrodes is smaller than an interval (b) between the pair of lower surface electrodes.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160125525A KR20180035440A (en) | 2016-09-29 | 2016-09-29 | ESD protection device and method thereof and mobile electronic device with the same |
PCT/KR2017/010704 WO2018062839A1 (en) | 2016-09-29 | 2017-09-27 | Static electricity protection device, method for manufacturing same and portable electronic apparatus having same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160125525A KR20180035440A (en) | 2016-09-29 | 2016-09-29 | ESD protection device and method thereof and mobile electronic device with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180035440A true KR20180035440A (en) | 2018-04-06 |
Family
ID=61973511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160125525A KR20180035440A (en) | 2016-09-29 | 2016-09-29 | ESD protection device and method thereof and mobile electronic device with the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180035440A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11087923B2 (en) | 2018-11-02 | 2021-08-10 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
KR20220084658A (en) | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | Electronic component |
-
2016
- 2016-09-29 KR KR1020160125525A patent/KR20180035440A/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11087923B2 (en) | 2018-11-02 | 2021-08-10 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
KR20220084658A (en) | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | Electronic component |
US11581147B2 (en) | 2020-12-14 | 2023-02-14 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10770226B2 (en) | Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof | |
KR101558023B1 (en) | Multilayer ceramic capacitor | |
KR101412784B1 (en) | Multilayer ceramic capacitor | |
US9450428B2 (en) | Package module of battery protection circuit | |
KR101412950B1 (en) | Multilayer ceramic capacitor | |
KR101792282B1 (en) | Multi-layered ceramic capacitor and circuit board for mounting the same | |
KR101504002B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
US8058965B2 (en) | Electrical multilayer component with reduced parasitic capacitance | |
KR102127809B1 (en) | Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof | |
KR20180035440A (en) | ESD protection device and method thereof and mobile electronic device with the same | |
US11177070B2 (en) | Electric shock protection device, method for manufacturing same, and portable electronic device having same | |
US7948737B2 (en) | Multilayer capacitor array | |
JP5683169B2 (en) | Device including a capacitor element | |
WO2018062839A1 (en) | Static electricity protection device, method for manufacturing same and portable electronic apparatus having same | |
KR102464070B1 (en) | ESD protection device and method thereof and mobile electronic device with the same | |
KR102475369B1 (en) | ESD protection device and method thereof and mobile electronic device with the same | |
KR102127810B1 (en) | Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof | |
KR102388189B1 (en) | Capacitor complex device and mobile electronic device with the same | |
KR102379253B1 (en) | Capacitor complex device and method for manufacturing the same | |
KR20170060926A (en) | Composite electronic component and board having the same | |
US11094777B2 (en) | Functional contactor | |
KR101903861B1 (en) | MIS capacitor | |
KR101872596B1 (en) | Composite electronic component | |
KR20180070202A (en) | Complex electronic component and menufacturing method of the same | |
KR20170071246A (en) | Composite electronic component and board having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |