KR20180031290A - Method of manufacturing Semiconductor device - Google Patents

Method of manufacturing Semiconductor device Download PDF

Info

Publication number
KR20180031290A
KR20180031290A KR1020160119561A KR20160119561A KR20180031290A KR 20180031290 A KR20180031290 A KR 20180031290A KR 1020160119561 A KR1020160119561 A KR 1020160119561A KR 20160119561 A KR20160119561 A KR 20160119561A KR 20180031290 A KR20180031290 A KR 20180031290A
Authority
KR
South Korea
Prior art keywords
region
pattern
film
hard mask
stepped
Prior art date
Application number
KR1020160119561A
Other languages
Korean (ko)
Inventor
이영호
설광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160119561A priority Critical patent/KR20180031290A/en
Publication of KR20180031290A publication Critical patent/KR20180031290A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Provided is a method for manufacturing a semiconductor device including optical lithography. The method for manufacturing a semiconductor device including optical lithography is as follows. A hard mask film is provided on a film to be etched on which a first area and a second area are defined. A stepped reflection preventing film having a first vertical thickness on the first area and a second vertical thickness on the second area is provided on the hard mask film, wherein the second vertical thickness is larger than the first vertical thickness. A photoresist pattern exposing a part of an upper surface of the reflection preventing film on the second area is provided on the stepped reflection preventing film. A reflection preventing pattern stepped by etching the stepped reflection preventing film on the second area in an anisotropic manner using the photoresist pattern as an etching mask is provided. A hard mask pattern is formed by etching the hard mask film on the second area in an anisotropic manner using the stepped reflection preventing pattern as an etching mask. A hard mask pattern stepped by removing the stepped reflection preventing pattern is formed. The film to be etched is etched in an anisotropic manner using the stepped hard mask pattern as an etching mask. Therefore, the distortion of the pattern to be etched can be prevented.

Description

반도체 장치 제조 방법 {Method of manufacturing Semiconductor device}[0001] The present invention relates to a method of manufacturing semiconductor devices,

본 발명의 기술적 사상은 반도체 장치의 제조 방법에 관한 것으로, 특히 포토리소그래피 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다. Technical aspects of the present invention relate to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device including a photolithography process.

전자 산업이 고도로 발전함에 따라, 반도체 장치의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 장치의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 장치의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.As the electronics industry develops, there is a growing demand for higher integration of semiconductor devices. Accordingly, various problems such as a reduction in the process margin of the exposure process for defining fine patterns are caused, and the implementation of the semiconductor device is becoming increasingly difficult. In addition, due to the development of the electronics industry, there is a growing demand for higher speed semiconductor devices. Various studies have been conducted in order to meet the demands for high integration and / or high speed of such semiconductor devices.

본 발명의 해결하고자 하는 과제는 신뢰성 있는 반도체 장치 제조 방법을 제공하는 것이다. A problem to be solved by the present invention is to provide a reliable semiconductor device manufacturing method.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

상술한 과제를 해결하기 위한 예시적 실시예들에 따른 반도체 장치 제조방법은, 제1 영역 및 제2 영역이 정의된 피식각막 상에 하드 마스크막을 제공한다. 상기 하드 마스크막 상에, 상기 제1 영역 상에서 제1 수직 두께를 갖고, 상기 제2 영역 상에서 상기 제1 수직 두께보다 큰 제2 수직 두께를 갖는 단차 형성된 반사 방지막을 제공한다. 상기 단차 형성된 반사 방지막 상에, 상기 제2 영역 상의 상기 반사 방지막의 상면의 일부를 노출시키는 포토레지스트 패턴을 제공한다. 상기 포토레지스트 패턴을 식각 마스크로하여, 상기 제2 영역 상의 상기 단차 형성된 반사 방지막을 이방성 식각하여 단차 형성된 반사 방지 패턴을 제공한다. 상기 단차 형성된 반사 방지 패턴을 식각 마스크로 하여, 상기 제2 영역 상의 및 상기 하드 마스크막을 이방성 식각하여 하드 마스크 패턴을 형성한다. 상기 단차 형성된 반사 방지 패턴을 제거하여 단차 형성된 하드 마스크 패턴을 형성한다. 상기 단차 형성된 하드 마스크 패턴을 식각 마스크로 하여 상기 피식각막을 이방성 식각한다.A semiconductor device manufacturing method according to exemplary embodiments for solving the above-described problems provides a hard mask film on a cultured cornea in which a first region and a second region are defined. Wherein the hard mask layer has a first vertical thickness on the first region and a second vertical thickness on the second region that is greater than the first vertical thickness. And a portion of the upper surface of the antireflection film on the second region is exposed on the stepped antireflection film. The stepped anti-reflection film on the second region is anisotropically etched using the photoresist pattern as an etching mask to provide a stepped anti-reflection pattern. The hard mask pattern is formed by anisotropically etching the hard mask film on the second region using the stepped anti-reflection pattern as an etching mask. The stepped anti-reflection pattern is removed to form a stepped hard mask pattern. The corneal epithelium is anisotropically etched using the stepped hard mask pattern as an etching mask.

또 다른 예시적 실시예들에 따른 반도체 장치 제조방법은, 제1 영역 및 상기 제1 영역 및 제2 영역이 정의된 피식각막 상에 상기 피식각막의 상면에 평행한 평판형태의 하드 마스크막, 제1 반사 방지막 및 제1 포토레지스트막을 순서대로 형성한다. 상기 제1 영역 상의 상기 제1 포토레지스트막을 제거하여 상기 제1 반사 방지막의 상면의 일부를 노출시키는 제1 포토레지스트 패턴을 형성한다. 상기 제1 영역에 상의 상기 제1 반사 방지막의 상부를 일부 제거한다. 상기 제1 포토레지스트 패턴을 제거한다.According to another exemplary embodiment, there is provided a method of manufacturing a semiconductor device, comprising: forming a hard mask film in a flat plate shape parallel to an upper surface of a corneal epithelium on a first region and a cultured cornea on which the first region and the second region are defined; 1 antireflection film and the first photoresist film are formed in this order. The first photoresist film on the first region is removed to form a first photoresist pattern exposing a part of the upper surface of the first antireflection film. The upper portion of the first anti-reflection film on the first region is partially removed. The first photoresist pattern is removed.

예시적 실시예들에 따른 반도체 장치 제조방법에 의하면, 하드 마스크막의 두께를 조정할 수 있다. 이에 따라 이방성 식각시 하드 마스크의 두께의 변화에 따른 왜곡을 방지할 수 있다.According to the semiconductor device manufacturing method according to the exemplary embodiments, the thickness of the hard mask film can be adjusted. Accordingly, it is possible to prevent the distortion due to the change of the thickness of the hard mask during the anisotropic etching.

도 1는 본 발명의 예시적 실시예들에 따른 반도체 장치 제조방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2i는 본 발명의 예시적인 실시예들에 따른 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.
도 3a 및 도 3b는 본 발명의 예시적인 실시예들에 따른 효과를 설명하기 위하여 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.
도 4a 및 도 4b는 본 발명의 예시적인 실시예들에 따른 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.1 is a flowchart for explaining a semiconductor device manufacturing method according to exemplary embodiments of the present invention.
2A to 2I are sectional views sequentially showing a method of manufacturing a semiconductor device according to exemplary embodiments of the present invention.
FIGS. 3A and 3B are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device to explain an effect according to exemplary embodiments of the present invention. FIG.
4A and 4B are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device according to exemplary embodiments of the present invention.

이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings, and a duplicate description thereof will be omitted.

도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다. FIG. 1 is a flowchart illustrating a pattern forming method according to an embodiment of the present invention.

도 1을 참조하면, 공정 10에서, 피식각막 상에 하드 마스크막 및 반사 방지막을 형성한다. Referring to FIG. 1, in Step 10, a hard mask film and an antireflection film are formed on the cultured cornea.

도 2a 내지 도 2i는 본 발명의 예시적인 실시예들에 따른 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.2A to 2I are sectional views sequentially showing a method of manufacturing a semiconductor device according to exemplary embodiments of the present invention.

도 1 및 도 2a를 참조하면, 공정 P10에서 피식각막(100) 상에 하드 마스크 막(151), 반사 방지막(153) 및 제1 유기 반사 방지막(155) 및 제1 포토레지스트막(157)이 제공될 수 있다.1 and 2A, a hard mask film 151, an antireflection film 153, a first organic anti-reflective film 155, and a first photoresist film 157 are formed on the corneal epitaxy film 100 in Step P10 Can be provided.

일부 실시예들에서, 피식각막(100)은 반도체 기판으로 이루어질 수 있다. 다른 일부 실시예들에서, 피식각막(100)은 반도체 기판상에 형성된 도전막, 유전막, 절연막, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 피식각막(100)은 금속, 합금, 금속 탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 피식각막(100)은 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 제1 영역(R1)은 후술하듯 피식각막(100)이 식각되지 않는 영역이며, 제2 영역은 피식각막(100)이 식각되는 부분을 포함하는 영역이다.In some embodiments, the epithelial keratocyte 100 may comprise a semiconductor substrate. In some other embodiments, the epitaxial cornea 100 may be formed of a conductive film, a dielectric film, an insulating film, or a combination thereof formed on a semiconductor substrate. For example, the corneal epithelium 100 may be composed of a metal, an alloy, a metal carbide, a metal nitride, a metal oxynitride, a metal oxycarbide, a semiconductor, polysilicon, an oxide, a nitride, an oxynitride, But is not limited thereto. The corneal epithelium 100 may include a first region R1 and a second region R2. The first region R1 is a region where the cornea 100 is not etched, and the second region is a region including a portion where the cornea 100 is etched.

하드 마스크막(151)은 피식각막의 종류에 따라 다양한 막질로 이루어질 수 있다. 예를 들면, 하드 마스크막(151)은 산화막, 질화막, SiCN 막, 폴리실리콘막, ACL (amorphous carbon layer), 또는 SOH (spin-on hardmask) 재료와 같은 탄소 함유막으로 이루어질 수 있다. SOH 재료로 이루어지는 탄소 함유막은 그 총 중량을 기준으로 약 85 ∼ 99 중량%의 비교적 높은 탄소 함량을 가지는 유기 화합물로 이루어질 수 있다. 유기 화합물은 페닐, 벤젠, 또는 나프탈렌과 같은 방향족 환을 포함하는 탄화수소 화합물 또는 그 유도체로 이루어질 수 있다.The hard mask film 151 may have various film qualities depending on the type of the corneal epithelium. For example, the hard mask film 151 may be formed of a carbon-containing film such as an oxide film, a nitride film, a SiCN film, a polysilicon film, an amorphous carbon layer (ACL), or a spin-on hardmask (SOH) The carbon-containing film made of the SOH material may be composed of an organic compound having a relatively high carbon content of about 85 to 99% by weight based on the total weight. The organic compound may be composed of a hydrocarbon compound or a derivative thereof including an aromatic ring such as phenyl, benzene, or naphthalene.

반사 방지막(153)은 집적회로 소자 제조를 위한 노광 공정시 사용되는 광원으로부터의 광이 난반사되는 것을 제어할 수 있다. 일부 실시예들에서, 반사 방지막(153)은 약 20 ∼ 150 nm의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 반사 방지막(153)은 티탄, 이산화티탄, 질화티탄, 산화크롬, 카본, 실리콘 질화물, 실리콘 산질화물, 비정질 실리콘 등의 무기물로 이루어질 수 있다.The antireflection film 153 can control the irregular reflection of light from a light source used in an exposure process for manufacturing an integrated circuit device. In some embodiments, the antireflective film 153 may be formed to a thickness of about 20 to 150 nm, but is not limited thereto. In some embodiments, the anti-reflection film 153 may be made of an inorganic material such as titanium, titanium dioxide, titanium nitride, chromium oxide, carbon, silicon nitride, silicon oxynitride, amorphous silicon and the like.

제1 유기 반사 방지막(155)은 집적회로 소자 제조를 위한 노광 공정시 사용되는 광원으로부터의 광이 난반사되는 것을 제어할 수 있다. 또는, 제1 유기 반사 방지막(155)은 그 하부에 있는 기판 등으로부터의 반사광을 흡수하는 역할을 할 수도 있다. 제1 유기 반사 방지막(155)은 가교제, 계면활성제 등을 포함할 수 있다. The first organic anti-reflection film 155 can control the reflection of light from the light source used in the exposure process for manufacturing the integrated circuit device. Alternatively, the first organic anti-reflection film 155 may serve to absorb reflected light from a substrate or the like underlying the first organic anti-reflection film 155. The first organic anti-reflection film 155 may include a cross-linking agent, a surfactant, and the like.

가교제는 제1 유기 반사 방지막(155)에 포함되는 폴리머 백본에 결합될 수 있다. 가교제는 산의 존재 하에 폴리머를 가교시킬 수 있는 물질로 이루어질 수 있다. 일부 실시예들에서, 가교제는 말단에 이중 결합을 둘 이상 갖는 C4 ~ C50의 탄화수소 화합물로 이루어질 수 있다. 예를 들면, 가교제는 멜라민류(melamines)를 포함하는 수지, 메틸올류(methylols), 글리콜우릴(glycoluril), 중합성 글리콜우릴류(polymeric glycolurils), 벤조구안아민(benzoguanamine), 우레아(urea), 히드록시 알킬 아미드를 함유하는 수지, 에폭시 및 에폭시 아민 수지, 블록트 이소시아네이트류(blocked isocyanates), 또는 디비닐 모노머(divinyl monomers)로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 다른 일부 실시예들에서, 가교제는 불소를 함유하거나 함유하지 않는 유기 알콜, 또는 에폭사이드 치환기 (epoxide substituents)로 이루어질 수 있다. The crosslinking agent may be bonded to the polymer backbone included in the first organic anti-reflection film 155. The crosslinking agent may be composed of a material capable of crosslinking the polymer in the presence of an acid. In some embodiments, the cross-linking agent may comprise a C4 to C50 hydrocarbon compound having two or more double bonds at the ends. For example, the crosslinking agent may be selected from the group consisting of resins comprising melamines, methylols, glycoluril, polymeric glycolurils, benzoguanamine, urea, But are not limited to, resins containing hydroxyalkyl amides, epoxy and epoxy amine resins, blocked isocyanates, or divinyl monomers. In some other embodiments, the crosslinking agent may be composed of organic alcohols containing or not containing fluorine, or epoxide substituents.

이때, 제1 유기 반사 방지막(155)을 형성하기 위하여, 반사 방지막 위에 유기 반사 방지막 형성용 조성물을 인가한 후 가열하여 조성물 내에 포함된 폴리머들의 가교 반응을 유도할 수 있다.At this time, in order to form the first organic anti-reflective layer 155, a composition for forming an organic anti-reflective layer may be applied on the anti-reflective layer and heated to induce a crosslinking reaction of the polymers contained in the composition.

제1 포토레지스트막(157)은 포지티브형 포토레지스트로 이루어질 수 있다. 일부 실시예들에서, 포지티브형 포토레지스트 패턴은 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, 또는 F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트일 수 있다. 포지티브형 포토레지스트는, 예를 들면, (메트)아크릴레이트계 폴리머로 이루어질 수 있다. (메트)아크릴레이트계 폴리머는 지방족 (메트)아크릴레이트계 폴리머일 수 있으며, 예를 들면, 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리(t-부틸메타크릴레이트)(poly(t-butylmethacrylate)), 폴리(메타크릴산)(poly(methacrylic acid)), 폴리(노보닐메타크릴레이트)(poly(norbornylmethacrylate)), (메트)아크릴레이트계 폴리머들의 반복단위들의 이원 또는 삼원 공중합체, 또는 이들의 조합으로 이루어질 수 있다. 하지만 이에 제한된 것은 아니고, 경우에 따라 제1 포토레지스트막(157)은 네거티브형 포토레지스트로 이루어질 수도 있다. 제1 포토레지스트막(157)은 스핀 코팅등을 이용하여 제공될 수 있다.The first photoresist film 157 may be formed of a positive type photoresist. In some embodiments, the positive photoresist pattern may be a resist for KrF excimer laser (248 nm), a resist for ArF excimer laser (193 nm) or a resist for F 2 excimer laser (157 nm), or a resist for extreme ultraviolet (EUV ) (13.5 nm). The positive-type photoresist may be composed of, for example, a (meth) acrylate-based polymer. The (meth) acrylate-based polymer may be an aliphatic (meth) acrylate-based polymer, and examples thereof include polymethylmethacrylate (PMMA), poly (t- butylmethacrylate ), Poly (methacrylic acid), poly (norbornylmethacrylate), a binary or ternary copolymer of repeating units of (meth) acrylate-based polymers, or Or a combination thereof. However, the present invention is not limited thereto, and in some cases, the first photoresist film 157 may be formed of a negative type photoresist. The first photoresist film 157 may be provided using spin coating or the like.

도 1 및 도 2b를 참조하면 공정 P20에서 제1 포토레지스트 패턴(155P)을 형성할 수 있다. 노광 및 현상 공정을 통해 제1 포토레지스트막(155, 도 2a 참조)중 제1 영역(R1) 상에 위치한 부분을 제거함으로써 제1 포토레지스트 패턴(155P)을 형성할 수 있다.Referring to FIGS. 1 and 2B, a first photoresist pattern 155P may be formed in the process P20. The first photoresist pattern 155P can be formed by removing the portion of the first photoresist film 155 (see FIG. 2A) located on the first region R1 through the exposure and development processes.

공정 P20에서, 포토레지스트막 중에서 제1 영역(R1) 상에 위치한 부분을 노광하여 제1 영역(R1) 상에 위치한 부분의 성질을 변화 시킨다. 제1 포토레지스트막(155, 도 2a참조)을 노광하기 위하여 차광 영역(light shielding area) 및 복수의 투광 영역 (light transmitting area)을 가지는 포토마스크(도시되지 않음)를 피식각막(100) 상의 소정의 위치에 얼라인하고, 포토마스크의 투광 영역을 통해 제1 영역(R1) 상의 제1 포토레지스트막(157)을 도즈(도시되지 않음)로 노광하는 노광 공정을 행한다. 제1 영역(R1)의 크기에 따라 도즈를 적절히 조절할 수 있다. 구체적으로, 형성하고자 하는 제1 영역(R1)의 폭이 작을수록 도즈의 설정치는 커질 수 있다. 그리고, 제1 영역(R1)의 폭이 클수록 도즈의 설정치는 작아질 수 있다. In Step P20, a portion of the photoresist film located on the first region R1 is exposed to change the property of the portion located on the first region R1. A photomask (not shown) having a light shielding area and a plurality of light transmitting areas for exposing the first photoresist film 155 (see FIG. 2A) And an exposure step of exposing the first photoresist film 157 on the first region R1 to a dose (not shown) through the light-transmitting region of the photomask is performed. The dose can be appropriately adjusted according to the size of the first region R1. Specifically, the smaller the width of the first region R1 to be formed, the larger the dose setting value can be. The larger the width of the first region R1, the smaller the dose setting value.

포토마스크는 투명 기판(도시되지 않음)과, 투명 기판 위에서 복수의 차광 영역(LS1) 상에 형성된 복수의 차광 패턴(도시되지 않음)을 포함한다. 투명 기판은 석영으로 이루어질 수 있다. 복수의 차광 패턴은 크롬으로 이루어질 수 있다. 복수의 차광 패턴에 의해 투광 영역이 정의될 수 있다. The photomask includes a transparent substrate (not shown) and a plurality of shielding patterns (not shown) formed on the plurality of shielding regions LS1 on the transparent substrate. The transparent substrate may be made of quartz. The plurality of light shielding patterns may be made of chromium. The light-transmitting region can be defined by a plurality of light-shielding patterns.

노광 공정은 다양한 노광 파장을 가지는 조사선을 이용할 수 있다. 예를 들면, 노광 공정은 i-line (365 nm), KrF 엑시머 레이저 (248 nm), ArF 엑시머 레이저 (193nm), F2 엑시머 레이저 (157nm), 또는 EUV (13.5 nm)등의 노광 파장을 이용하여 행해질 수 있다. 일부 실시예들에서, 193 nm의 노광 파장을 이용하는 경우, 액침 리소그래피 (immersion lithography) 공정이 이용될 수도 있다. 액침 리소그래피 공정을 이용하는 경우, 액침액과 포토레지스트막간의 직접적인 접촉을 방지하고 포토레지스트막의 성분들이 액침액으로 침출되지 않도록 하기 위하여, 노광 공정 전에, 포토레지스트막을 덮는 탑코트층(topcoat layer)을 더 형성할 수 있다. 일부 실시예들에서, 액침 리소그래피 공정을 이용하는 경우에도 탑코트층이 생략될 수 있다. 이를 통해 노광된 제1 영역(R1) 상에 위치한 부분은 광화학 작용을 겪어서 연화되고 현상제에 대하여 가용성을 지니게 된다.The exposure process can use radiation having various exposure wavelengths. For example, the exposure process uses an exposure wavelength of i-line (365 nm), KrF excimer laser (248 nm), ArF excimer laser (193 nm), F 2 excimer laser (157 nm) Lt; / RTI > In some embodiments, if an exposure wavelength of 193 nm is used, an immersion lithography process may be used. In the case of using an immersion lithography process, in order to prevent direct contact between the immersion liquid and the photoresist film and prevent the components of the photoresist film from leaching into the immersion liquid, a topcoat layer . In some embodiments, the topcoat layer may be omitted even when using an immersion lithography process. Whereby a portion located on the exposed first region R1 undergoes a photochemical action to soften and become soluble in the developer.

이어서, 노광된 포토레지스트막을 현상하여 포토레지스트막 중 노광 영역을 선택적으로 제거한다. Subsequently, the exposed photoresist film is developed to selectively remove the exposed regions in the photoresist film.

상기 노광 영역을 선택적으로 제거하기 위하여 네가티브 톤 현상액 (negative tone developer)을 이용할 수 있다. 비노광 영역은 노광량이 0 (zero), 또는 노광에 의해 포토레지스트막의 성질이 거의 변화하지 않을 정도로 노광량이 충분히 작은 영역이다. 포토레지스트막의 비노광 영역, 또는 포토레지스트막 내에서 실질적으로 성질 변화를 초래하지 않을 정도로 노광량이 충분히 작은 부분은 유기 용제로 이루어지는 네가티브 톤 현상액을 이용하여 선택적으로 제거할 수 있다. 반면, 노광에 의해 성질이 변화된 포토레지스트막의 노광 영역은 유기 용제로 이루어지는 네가티브 톤 현상액에 의해 제거되지 않고 남아 있을 수 있다. A negative tone developer may be used to selectively remove the exposed regions. The non-exposure region is an area having an exposure amount of 0 (zero), or an exposure amount sufficiently small so that the properties of the photoresist film are hardly changed by exposure. A portion of the photoresist film having a sufficiently small exposure dose not causing substantial property changes in the non-exposed region of the photoresist film or the photoresist film can be selectively removed using a negative tone developer made of an organic solvent. On the other hand, the exposed area of the photoresist film whose properties are changed by exposure may remain unremoved by the negative tone developer made of organic solvent.

상기 네가티브 톤 현상액은 비극성 용매로 이루어질 수 있다. 일부 실시예들에서, 네가티브 톤 현상액은 벤젠, 톨루엔, 또는 자일렌(xylene)과 같은 방향족 탄화수소(aromatic hydrocarbon); 시클로헥산(cyclohexane), 시클로헥사논(cyclohexanone); 디메틸에테르, 디에틸에테르, 에틸렌글리콜, 프로필렌글리콜, 헥실렌글리콜, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 모노에틸에테르, 디에틸렌글리콜 디메틸에테르, 프로필렌글리콜 메틸에테르, 프로필렌글리콜 에틸에테르, 프로필렌글리콜 프로필에테르, 프로필렌글리콜 부틸에테르, 테트라하이드로퓨란(tetrahydrofuran), 디옥산(dioxane) 등의 비고리형 또는 고리형의 에테르류; 메틸 아세테이트, 에틸 아세테이트, 프로필 아세테이트, 부틸 아세테이트, 메틸 히드록시 아세테이트, 에틸 히드록시 아세테이트, 프로필 히드록시 아세테이트, 부틸 히드록시 아세테이트, 메틸메톡시 아세테이트, 에틸메톡시 아세테이트, 프로필메톡시 아세테이트, 부틸메톡시 아세테이트, 메틸에톡시 아세테이트, 에틸에톡시 아세테이트, 프로필에톡시 아세테이트, 부틸에톡시 아세테이트, 메틸프로폭시 아세테이트, 에틸프로폭시 아세테이트, 프로필프로폭시 아세테이트, 부틸프로폭시 아세테이트, 메틸부톡시 아세테이트, 에틸부톡시 아세테이트, 프로필부톡시 아세테이트, 부틸부톡시 아세테이트, 프로필렌글리콜 메틸에테르 아세테이트, 프로필렌글리콜 에틸에테르 아세테이트, 프로필렌글리콜 프로필에테르 아세테이트, 프로필렌글리콜 부틸에테르 아세테이트, 메틸셀로솔브 아세테이트(methyl cellosolve acetate), 에틸셀로솔브 아세테이트(ethyl cellosolve acetate) 등의 아세테이트류; 메틸 3-히드록시 프로피오네이트, 에틸 3-히드록시 프로피오네이트, 프로필 3-히드록시 프로피오네이트, 부틸 3-히드록시 프로피오네이트, 메틸 2-메톡시 프로피오네이트, 에틸 2-메톡시 프로피오네이트, 프로필 2-메톡시 프로피오네이트, 부틸 2-메톡시 프로피오네이트, 메틸 2-에톡시프로피오네이트, 에틸 2-에톡시프로피오네이트, 프로필 2-에톡시프로피오네이트, 부틸 2-에톡시프로피오네이트, 메틸 2-부톡시프로피오네이트, 에틸 2-부톡시프로피오네이트, 프로필 2-부톡시프로피오네이트, 부틸 2-부톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, 프로필 3-메톡시프로피오네이트, 부틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필 3-에톡시프로피오네이트, 부틸 3-에톡시프로피오네이트, 메틸 3-프로폭시프로피오네이트, 에틸 3-프로폭시프로피오네이트, 프로필 3-프로폭시프로피오네이트, 부틸 3-프로폭시프로피오네이트, 메틸 3-부톡시프로피오네이트, 에틸 3-부톡시프로피오네이트, 프로필 3-부톡시프로피오네이트, 부틸 3-부톡시프로피오네이트, 프로필렌글리콜 메틸에테르 프로피오네이트, 프로필렌글리콜 에틸에테르 프로피오네이트, 프로필렌글리콜 프로필에테르 프로피오네이트, 프로필렌글리콜 부틸에테르 프로피오네이트 등의 프로피오네이트류; 옥시이소부티르산 에스테르, 예를 들어 메틸-2-히드록시이소부티레이트, 메틸 α-메톡시이소부티레이트, 에틸 메톡시이소부티레이트, 메틸 α-에톡시이소부티레이트, 에틸 α-에톡시이소부티레이트, 메틸 β-메톡시이소부티레이트, 에틸 β-메톡시이소부티레이트, 메틸 β-에톡시이소부티레이트, 에틸 β-에톡시이소부티레이트, 메틸 β-이소프로폭시이소부티레이트, 에틸 β-이소프로폭시이소부티레이트, 이소프로필 β-이소프로폭시이소부티레이트, 부틸 β-이소프로폭시이소부티레이트, 메틸 β-부톡시이소부티레이트, 에틸 β-부톡시이소부티레이트, 부틸 β-부톡시이소부티레이트, 메틸 α-히드록시이소부티레이트, 에틸 α-히드록시이소부티레이트, 이소프로필 α-히드록시이소부티레이트 및 부틸 α-히드록시이소부티레이트 등의 부티레이트류; 또는 메틸 락테이트, 에틸 락테이트, 프로필 락테이트, 부틸 락테이트 등의 락테이트류; 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 네가티브 톤 현상액으로서 n-부틸 아세테이트를 사용할 수 있다.The negative tone developing solution may be a non-polar solvent. In some embodiments, the negative tone developer is selected from the group consisting of aromatic hydrocarbons such as benzene, toluene, or xylene; Cyclohexane, cyclohexanone; Examples of the organic solvent include dimethyl ether, diethyl ether, ethylene glycol, propylene glycol, hexylene glycol, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether, Acyclic or cyclic ethers such as ethylene glycol dimethyl ether, propylene glycol methyl ether, propylene glycol ethyl ether, propylene glycol propyl ether, propylene glycol butyl ether, tetrahydrofuran and dioxane; But are not limited to, methyl acetate, ethyl acetate, propyl acetate, butyl acetate, methylhydroxyacetate, ethylhydroxyacetate, propylhydroxyacetate, butylhydroxyacetate, methylmethoxyacetate, ethylmethoxyacetate, propylmethoxyacetate, butylmethoxy But are not limited to, acetate, methyl ethoxyacetate, ethyl ethoxyacetate, propylethoxyacetate, butylethoxyacetate, methylpropoxyacetate, ethylpropoxyacetate, propylpropoxyacetate, butylpropoxyacetate, methylbutoxyacetate, Acetate, propyl butoxy acetate, butyl butoxy acetate, propylene glycol methyl ether acetate, propylene glycol ethyl ether acetate, propylene glycol propyl ether acetate, propylene glycol butyl Thermal acetate, methyl cellosolve acetate, ethyl acetate cells (methyl cellosolve acetate), cellosolve acetates, such as (ethyl cellosolve acetate); Methyl 3-hydroxypropionate, ethyl 3-hydroxypropionate, propyl 3-hydroxypropionate, butyl 3-hydroxypropionate, methyl 2-methoxypropionate, ethyl 2-methoxy Propionate, propyl 2-methoxypropionate, butyl 2-methoxypropionate, methyl 2-ethoxypropionate, ethyl 2-ethoxypropionate, propyl 2-ethoxypropionate, butyl Ethoxypropionate, methyl 2-butoxypropionate, ethyl 2-butoxypropionate, propyl 2-butoxypropionate, butyl 2-butoxypropionate, methyl 3-methoxypropionate Propionate, ethyl 3-methoxypropionate, propyl 3-methoxypropionate, butyl 3-methoxypropionate, methyl 3-ethoxypropionate, ethyl 3-ethoxypropionate, - ethoxypropionate, butyl 3-ethoxy Propionate, methyl 3-propoxypropionate, ethyl 3-propoxypropionate, propyl 3-propoxypropionate, butyl 3-propoxypropionate, methyl 3-butoxypropionate, ethyl Butoxy propionate, propyl 3-butoxy propionate, butyl 3-butoxy propionate, propylene glycol methyl ether propionate, propylene glycol ethyl ether propionate, propylene glycol propyl ether propionate, Propionates such as propylene glycol butyl ether propionate; Oxy isobutyric acid esters such as methyl-2-hydroxyisobutyrate, methyl? -Methoxyisobutyrate, ethylmethoxyisobutyrate, methyl? -Ethoxyisobutyrate, ethyl? -Ethoxyisobutyrate, methyl? Methoxyisobutyrate, ethyl? -Methoxyisobutyrate, methyl? -Ethoxyisobutyrate, ethyl? -Ethoxyisobutyrate, methyl? -Isopropoxyisobutyrate, ethyl? -Isopropoxyisobutyrate, isopropyl? -Butoxy isobutyrate, methyl? -Hydroxyisobutyrate, ethyl? - butoxyisobutyrate, methyl? -Butoxyisobutyrate, methyl? -Butoxyisobutyrate, ethyl? -Butoxyisobutyrate, Butyrates such as hydroxyisobutyrate, isopropyl? -Hydroxyisobutyrate and butyl? -Hydroxyisobutyrate; Lactates such as methyl lactate, ethyl lactate, propyl lactate and butyl lactate; Or a combination thereof. For example, n-butyl acetate can be used as a negative tone developer.

도 1 및 도 2c를 참조하면 공정 P20에서 건식 식각, 습식 식각 또는 이들의 조합으로 이루어진 공정을 통해 제1 유기 반사 방지 패턴(157, 도 1b 참조) 중 제1 영역(R1) 상에 위치한 부분을 제거함으로써 제1 유기 반사 방지 패턴(157P)을 형성할 수 있다.Referring to FIGS. 1 and 2C, a portion of the first organic anti-reflection pattern 157 (see FIG. 1B) located on the first region R 1 through a process including dry etching, wet etching, The first organic anti-reflection pattern 157P can be formed.

도 1 및 도 2d를 참조하면, 공정 P30에서 단차 형성된 반사 방지막(154)을 형성하고, 제1 포토레지스트 패턴(157P) 및 제1 유기 반사 방지 패턴(155P)을 제거 할 수 있다.Referring to FIGS. 1 and 2D, a stepped anti-reflection film 154 may be formed in step P30 to remove the first photoresist pattern 157P and the first organic anti-reflection pattern 155P.

단차 형성된 반사 방지막(154)을 형성하기 위하여, 제1 포토레지스트 패턴(157P)을 식각마스크로 하여 제1 영역(R1) 상에 위치한 반사 방지막(153, 도 2c 참조)의 상부를 일부 건식 식각, 습식 식각 또는 이들의 조합으로 이루어진 공정을 통해 식각 할 수 있다. 이에 따라 제1 영역(R1) 상에 위치한 단차 형성된 반사 방지막(154)의 수직 방향 두께(d1)는 제2 영역(R2) 상에 위치한 단차 형성된 반사 방지막(154)의 수직 방향 두께(d2)보다 더 작을 수 있다. The upper portion of the antireflection film 153 (see FIG. 2C) located on the first region R 1 using the first photoresist pattern 157P as an etching mask is partially etched by dry etching, Wet etching, or a combination of these. The vertical thickness d1 of the stepped anti-reflection film 154 located on the first region R1 is greater than the vertical thickness d2 of the stepped anti-reflective film 154 located on the second region R2 Can be smaller.

이어서 제1 포토레지스트 패턴(157P) 및 제1 유기 반사 방지 패턴(155P)을 O2 애슁(Ashing) 및 습식 세정등의 방법으로 제거할 수 있다.Then, the first photoresist pattern 157P and the first organic anti-reflection pattern 155P may be removed by O 2 ashing, wet cleaning, or the like.

도 1 및 도 2e를 참조하면 공정 P40에서 위치한 단차 형성된 반사 방지막(154) 상에 제2 유기 반사 방지막(156) 및 제2 포토레지스트막(158)이 제공될 수 있다. 제2 유기 반사 방지막(156) 및 제2 포토레지스트막(158)의 조성 및 제공 방법은 도 2a를 이용하여 설명한 제1 유기 반사 방지막(155) 및 제1 포토레지스트막(157)의 조성 및 제공 방법과 실질적으로 동일하다.Referring to FIGS. 1 and 2E, a second organic anti-reflective film 156 and a second photoresist film 158 may be provided on the stepped anti-reflective film 154 located in the process P40. The composition and the method of providing the second organic anti-reflection film 156 and the second photoresist film 158 are the same as those of the first organic anti-reflection film 155 and the first photoresist film 157 described with reference to FIG. Method.

도 1 및 도 2f를 참조하면 공정 P50을 참조하면 제2 영역(R2) 상에 위치한 단차 형성된 반사 방지막(154), 제2 유기 반사 방지막(156) 및 제2 포토레지스트막(158)을 패터닝하여, 단차 형성된 반사 방지 패턴(154P), 제2 유기 반사 방지 패턴(156P) 및 제2 포토레지스트 패턴(158P)을 형성할 수 있다. Referring to FIG. 1 and FIG. 2F, the stepped anti-reflection film 154, the second organic anti-reflective film 156, and the second photoresist film 158 located on the second region R2 are patterned The stepped anti-reflection pattern 154P, the second organic anti-reflection pattern 156P, and the second photoresist pattern 158P can be formed.

도 2b를 이용하여 설명한 것과 유사한 방법으로 노광 및 현상 공정을 수행하여 제2 포토레지스트 패턴(158P)을 형성할 수 있다. 그 후, 제2 포토레지스트 패턴(158P)을 식각 마스크로 하여, 제2 유기 반사 방지막(156) 및 단차 형성된 반사 방지막(154)을 차례로 이방성 식각하여, 단차 형성된 반사 방지 패턴(154P), 제2 유기 반사 방지 패턴(156P)을 형성한다. The second photoresist pattern 158P can be formed by performing the exposure and development processes in a manner similar to that described with reference to FIG. 2B. Thereafter, the second organic anti-reflective film 156 and the stepped anti-reflective film 154 are successively subjected to anisotropic etching using the second photoresist pattern 158P as an etching mask to form a stepped anti-reflection pattern 154P, An organic anti-reflection pattern 156P is formed.

단차 형성된 반사 방지 패턴(154P) 및 제2 유기 반사 방지 패턴(156P)을 형성하기 위한 이방성 식각을 행하는 동안 과도 식각에 의해 상기 하드 마스크 막(151)의 상면이 일부 식각될 수 있다. 도시되지 않았으나, 경우에 따라 제2 포토레지스트 패턴(158P)의 적어도 일부가 소모되어 그 두께가 작아지거나 제거될 수 있다. 제2 유기 반사 방지막(156) 및 단차 형성된 반사 방지막(154)을 이방성 식각하기 위하여, 건식 식각 공정, 습식 식각 공정, 또는 이들의 조합을 이용할 수 있다.The upper surface of the hard mask film 151 can be partially etched by transient etching during anisotropic etching for forming the stepped anti-reflection pattern 154P and the second organic anti-reflection pattern 156P. Although not shown, at least a part of the second photoresist pattern 158P may be consumed in some cases so that its thickness can be reduced or eliminated. In order to anisotropically etch the second organic anti-reflective film 156 and the stepped anti-reflective film 154, a dry etching process, a wet etching process, or a combination thereof may be used.

도 1 및 도 2g를 참조하면, 공정 P60에서 제2 포토레지스트 패턴(158P) 및 제2 유기 반사 방지 패턴(156P)을 제거하고, 단차 형성된 반사 방지 패턴(154P)을 식각 마스크로 이용하여 상기 하드 마스크 막(151)을 이방성 식각하여 개구(151H)가 형성된 하드 마스크 패턴(151P)을 형성한다. 하드 마스크 패턴(151P)의 개구(151H)를 통해 피식각막(100)의 상면이 노출될 수 있다. 하드 마스크막(151)을 이방성 식각하기 위하여, 건식 식각 공정, 습식 식각 공정, 또는 이들의 조합을 이용할 수 있다.Referring to FIGS. 1 and 2G, in step P60, the second photoresist pattern 158P and the second organic anti-reflection pattern 156P are removed, and the stepped anti-reflection pattern 154P is used as an etching mask, The mask film 151 is anisotropically etched to form a hard mask pattern 151P having openings 151H. The upper surface of the corneal epitaxy 100 can be exposed through the opening 151H of the hard mask pattern 151P. In order to anisotropically etch the hard mask film 151, a dry etching process, a wet etching process, or a combination thereof may be used.

하드 마스크 패턴(151P)이 형성된 후, 식각 마스크로 사용된, 단차 형성된 반사 방지 패턴(154P)의 상부에 있던 막들의 일부 또는 전부가 소모되어 두께가 작아지거나, 제거될 수 있다. 또는 하드 마스크 패턴(151P) 형성 후 단차 형성된 반사 방지 패턴(154P)의 상부에 배치된 제2 포토레지스트 패턴(158P) 및 제2 유기 반사 방지 패턴(156P)을 제거할 수 있다.After the hard mask pattern 151P is formed, some or all of the films on the top of the stepped antireflection pattern 154P used as an etch mask may be consumed and reduced in thickness or removed. Or the second photoresist pattern 158P and the second organic anti-reflection pattern 156P disposed on the stepped anti-reflection pattern 154P after the hard mask pattern 151P is formed.

도 1 및 도 2h를 참조하면, 공정 P60에서 단차 형성된 하드 마스크 패턴(152P)이 형성될 수 있다. 이때, 단차 형성된 반사 방지 패턴(154P)을 건식 식각 공정, 습식 식각 공정, 또는 이들의 조합을 이용하여 제거할 수 있다. 단차 형성된 반사 방지 패턴(154P)을 제거하면서, 하드 마스크 패턴(151P)의 상부가 일부 함께 식각될 수 있다. 이때 제1 영역(R1) 상의 단차 형성된 반사 방지 패턴(154P)의 수직 두께(d1)는 제2 영역(R2) 상의 단차 형성된 반사 방지 패턴(154P)의 수직 두께(d2)보다 더 작으므로, 제1 영역(R1) 상의 하드 마스크 패턴(151P)의 상부가 제2 영역(R2) 상의 하드 마스크 패턴(151P)의 상부보다 더 많이 식각될 수 있다. 다시 말하면, 단차 형성된 반사 방지 패턴(154P)의 제1 영역(R1) 및 제2 영역(R2)간의 두께 차가 하드 마스크 패턴(151P)에 전사되어 단차 형성된 하드 마스크 패턴(152P)이 형성될 수 있다. 구체적으로 제1 영역(R1) 상의 단차 형성된 하드 마스크 패턴(152P)의 수직 두께(d3)는 제2 영역(R2) 상의 단차 형성된 하드 마스크 패턴(152P)의 수직 두께(d4)보다 더 작을 수 있다.Referring to FIGS. 1 and 2H, a stepped hard mask pattern 152P may be formed in step P60. At this time, the stepped anti-reflection pattern 154P may be removed using a dry etching process, a wet etching process, or a combination thereof. The upper portion of the hard mask pattern 151P can be partially etched together while removing the stepped anti-reflection pattern 154P. Since the vertical thickness d1 of the stepped anti-reflection pattern 154P on the first region R1 is smaller than the vertical thickness d2 of the stepped anti-reflective pattern 154P formed on the second region R2, The upper portion of the hard mask pattern 151P on the first region R1 can be etched more than the upper portion of the hard mask pattern 151P on the second region R2. In other words, the thickness difference between the first region R1 and the second region R2 of the stepped anti-reflection pattern 154P may be transferred to the hard mask pattern 151P to form a stepped hard mask pattern 152P . The vertical thickness d3 of the stepped hard mask pattern 152P on the first region R1 may be smaller than the vertical thickness d4 of the stepped hard mask pattern 152P on the second region R2 .

도1 및 도 2i를 참조하면, 공정 P70에서 단차 형성된 하드 마스크 패턴(152P)을 식각 마스크로 하여 피식각막(100)을 식각하여 피식각 패턴(100P)을 형성할 수 있다. 피식각막(100)을 식각하는 공정은 예컨대, 이방성 식각으로 수행될 수 있다. 이때 단차 형성된 하드 마스크 패턴(152P)이 함께 전부 제거되거나, 일부 제거되어 잔여 하드 마스크 패턴(152R)을 형성할 수 있다. 경우에 따라 제1 영역(R1) 상의 하드 마스크 패턴(152P)의 수직 두께가 제2 영역(R2) 상의 하드 마스크 패턴(152P)의 수직 두께보다 더 클 수 있으나, 이에 제한된 것은 아니다. 이때 후술하듯 피식각막(100)이 식각되지 않는 제1 영역(R1)과 피식각막(100)이 식각되는 부분을 포함하는 제2 영역(R2)의 잔여 하드 마스크 패턴(152R)의 수직 두께의 차이가 감소되므로, 피식각 패턴(100P)의 왜곡(distortion)을 방지할 수 있다.Referring to FIGS. 1 and 2i, in the process P70, the epitaxial pattern 100P can be formed by etching the epitaxial cornea 100 using the stepped hard mask pattern 152P as an etching mask. The step of etching the corneal epitaxy 100 may be performed, for example, by anisotropic etching. At this time, the stepped hard mask patterns 152P may be completely removed together or partially removed to form the remaining hard mask patterns 152R. The vertical thickness of the hard mask pattern 152P on the first region R1 may be larger than the vertical thickness of the hard mask pattern 152P on the second region R2 as occasion demands. The difference in vertical thicknesses of the remaining hard mask pattern 152R of the second region R2 including the portion where the corneal epitaxy 100 is not etched and the portion where the corneal epithelium 100 is etched, It is possible to prevent distortion of the wedge pattern 100P.

도 3a 및 도 3b는 본 발명의 실시예들에 따른 효과 중 일부를 설명하기 위하여 본 발명과 대비되는 종래의 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.FIGS. 3A and 3B are cross-sectional views illustrating a conventional semiconductor device manufacturing method in order to explain some of effects according to embodiments of the present invention in comparison with the present invention.

도 3a를 참조하면 도 2e 내지 도 2g를 이용하여 설명한 것과 유사한 방법으로 하드 마스크막(도시하지 않음)을 패터닝하여 평판형 하드 마스크 패턴(161P)을 형성할 수 있다.Referring to FIG. 3A, a hard mask pattern (not shown) may be patterned by a method similar to that described with reference to FIGS. 2E to 2G to form a planar hard mask pattern 161P.

도 3b를 참조하면 평판형 하드 마스크 패턴(161P)을 식각 마스크로 하여 피식각막(100)을 이방성 식각하여 피식각 패턴(300P)을 형성할 수 있다. 이때 평판형 하드 마스크 패턴(161P)의 상부도 일부 식각되어 비대칭 잔여 하드 마스크 패턴(161R)이 형성된다.Referring to FIG. 3B, the corrugation pattern 300P can be formed by anisotropically etching the corneal epitaxy 100 using the flat hard mask pattern 161P as an etching mask. At this time, the upper portion of the planar hard mask pattern 161P is partially etched to form the asymmetric residual hard mask pattern 161R.

이때, 피식각막(100)이 식각되지 않는 제1 영역(R1) 상의 평판형 하드 마스크 패턴(161P)의 수직 두께와 피식각막(100)이 식각되는 부분을 포함하는 제2 영역(R2) 상의 평판형 하드 마스크 패턴(161P)의 수직 두께가 실질적으로 동일할 수 있다.At this time, the vertical thickness of the planar hard mask pattern 161P on the first region R1 where the cornea 100 is not etched, and the thickness of the flat region on the second region R2 including the portion where the corneal epithelium 100 is etched, -Type hard mask pattern 161P may be substantially the same.

이어서, 피식각막(100)이 식각되는 부분을 포함하는 제2 영역(R2) 상의 평판형 하드 마스크 패턴(161P)의 두께는 피식각막(100)이 식각됨에 따라 수직 두께가 감소하지만, 피식각막(100)이 식각되지 않는 제1 영역(R1) 상의 평판형 하드 마스크 패턴(161P)의 수직 두께는 감소하지 않거나, 제2 영역(R2) 상의 평판형 하드 마스크 패턴(161P)의 수직 두께에 비해 적게 감소할 수 있다. 따라서 이방성 식각이 진행됨에 따라 제1 영역(R1) 상의 비대칭 잔여 하드 마스크 패턴(161R)의 수직 두께와 제2 영역(R2) 상의 비대칭 잔여 하드 마스크 패턴(161R)의 수직 두께의 차이가 커진다. 이에 따라 비대칭 잔여 하드 마스크 패턴(161R)이 비대칭적(asymmetric)인 프로파일을 갖게 되고, 비대칭적인 프로파일의 영향에 의해 피식각 패턴(100P)의 왜곡(distortion)이 발생하게 된다. 예컨대 피식각 패턴(100P)에 형성된 식각 홀들(O1, O2)의 프로파일이 왜곡될 수 있다. 또한 경우에 따라 식각 홀들(O1, O2) 중 일부(O2)가 피식각 막을 관통하지 못하는 비개방(not open)등의 공정상 불량이 발생할 수 있고, 이는 이후 형성될 반도체 소자의 전기적 특성 및 신뢰도를 악화 시킬 수 있다.The thickness of the planar hard mask pattern 161P on the second region R2 including the portion where the cornea 100 is etched decreases as the cornea 100 is etched but the thickness of the cornea The vertical thickness of the flat hard mask pattern 161P on the first area R1 where the first hard mask pattern 161 is not etched does not decrease or the vertical thickness of the flat hard mask pattern 161P on the second area R2 . Accordingly, as the anisotropic etching proceeds, the difference between the vertical thickness of the asymmetric residual hard mask pattern 161R on the first region R1 and the vertical thickness of the asymmetric remaining hard mask pattern 161R on the second region R2 becomes large. Thus, the asymmetric residual hard mask pattern 161R has an asymmetric profile, and distortion of the pattern angle pattern 100P occurs due to the influence of the asymmetric profile. The profile of the etching holes O1 and O2 formed in the etching pattern 100P may be distorted. Also, in some cases, a process failure such as not open may occur where a part O2 of the etching holes O1 and O2 does not pass through the corrugation film. This may cause a defect in the electrical characteristics and reliability .

본 발명의 예시적인 실시예들에 따르면 하드 마스크를 식각 마스크로한 이방성 식각이 진행되지 않는 부분의 수직 두께를 줄일 수 있다. 이에 따라 비대칭 잔여 하드 마스크 패턴(161R)의 수직 두께의 차이, 또는 비대칭 잔여 하드 마스크 패턴(161R)의 비대칭성(asymmetry)이 완화되므로 비대칭 잔여 하드 마스크 패턴(161R)에 의한 피식각 패턴(100P)의 왜곡(distortion)을 방지할 수 있다.According to exemplary embodiments of the present invention, it is possible to reduce the vertical thickness of the portion where the anisotropic etching does not proceed using the hard mask as the etching mask. Thus, the difference in vertical thickness of the asymmetric residual hardmask pattern 161R or the asymmetry of the asymmetric residual hardmask pattern 161R is alleviated, so that the roughness angular pattern 100P due to the asymmetric residual hardmask pattern 161R, It is possible to prevent the distortion of the display device.

도 4a 및 도 4b는 본 발명의 실시예를 설명하기 위하여 반도체 장치 제조방법을 순서에 따라 도시한 단면도들이다.4A and 4B are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device to explain an embodiment of the present invention.

도 4a를 참조하면, 반도체 장치는 기판(110) 상에 제공된 셀 어레이 영역(CAR) 및 주변 회로 영역(PERI)을 포함할 수 있다. 예컨대, 제조되는 반도체 장치는 브이낸드 플래쉬 메모리(VNAND flash memory)일 수 있으나, 이에 제한되는 것은 아니다. 도시되지 않았으나, 이후에 공정에서 셀 어레이 영역(CAR)에 게이트 전극들, 채널 구조체들, 공통 소스 라인들, 및 비트 라인들이 제공될 수 있다. 주변 회로 영역(PERI)에는 워드라인 드라이버, 센스 앰프, 로우 디코더, 칼럼 디코더 및 제어 회로등이 포함할 수 있다. Referring to FIG. 4A, a semiconductor device may include a cell array region CAR and a peripheral circuit region PERI provided on a substrate 110. For example, the semiconductor device to be manufactured may be a VNAND flash memory, but is not limited thereto. Although not shown, gate electrodes, channel structures, common source lines, and bit lines may be provided in the cell array region CAR in a subsequent process. The peripheral circuit region PERI may include a word line driver, a sense amplifier, a row decoder, a column decoder, and a control circuit.

경우에 따라 피식각막은, 기판상에 기판(110)의 상면에 수직한 방향을 따라 교대로 그리고 반복적으로 적층된 게이트 희생막들(130) 및 절연막들(140)을 포함하는 적층 구조체(S)일 수 있다. 또한 피식각막은 최하층의 게이트 희생막(130)과 기판(110)사이에 개재된 하부 절연막(101) 및 최상층의 게이트 희생막(130) 상에 배치된 상부 절연막(140)등을 더 포함할 수 있다. 하부 절연막(101)은 열산화에 의해 형성된 막인바, 다른 절연막들(140)에 비해 작은 수직 두께를 가질 수 있다. 절연막들(140), 상부 및 하부 절연막(101, 140)들은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연물질을 포함할 수 있다. In some cases, the epitaxial cornea includes a stacked structure S including gate sacrificial layers 130 and insulating layers 140 alternately and repeatedly stacked on a substrate in a direction perpendicular to the upper surface of the substrate 110, Lt; / RTI > The corneal epithelium may further include a lower insulating film 101 interposed between the gate sacrificial film 130 of the lowest layer and the substrate 110 and an upper insulating film 140 disposed on the uppermost gate sacrificial film 130 have. The lower insulating film 101 may have a smaller vertical thickness than the other insulating films 140, which is a film formed by thermal oxidation. The insulating films 140 and the upper and lower insulating films 101 and 140 may include an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or the like.

절연막들(140) 및 게이트 희생막들(130)은 서로 습식 식각에 있어서 높은 식각 선택비를 갖는 물질들로 형성될 수 있다. 예를 들어, 절연막들(140)은 실리콘 산화물 및 실리콘 질화물 중의 적어도 한가지일 수 있고, 게이트 희생막들(130)은 실리콘 막, 실리콘 산화막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택될 수 있으나, 절연막들(140)과 식각 선택성을 갖는 다른 물질일 수 있다.The insulating films 140 and the gate sacrificial layers 130 may be formed of materials having a high etch selectivity in wet etching with respect to each other. For example, the insulating films 140 may be at least one of silicon oxide and silicon nitride, and the gate sacrificial layers 130 may be selected from a silicon film, a silicon oxide film, a silicon carbide film, and a silicon nitride film, 140) and other materials having etch selectivity.

4a를 참조하면, 도 2h를 이용하여 설명한 것과 유사한 방법을 이용하여, 적층 구조체(S) 상에 단차 형성된 하드 마스크 패턴(452P)을 형성할 수 있다. 마찬가지로 제1 영역들(R1) 상의 적층 구조체(S)는 식각되지 않고, 제2 영역들(R2) 상의 적층 구조체(S)는 식각되는 부분을 포함한다. 제1 영역들(R1) 상의 단차 형성된 하드 마스크 패턴(452P)의 수직 두께들은, 제2 영역들(R2) 상의 단차 형성된 하드 마스크 패턴(452P)의 수직 두께들보다 더 작을 수 있다.4A, a stepped hard mask pattern 452P can be formed on the laminated structure S by using a method similar to that described with reference to FIG. 2H. Likewise, the laminate structure S on the first regions R1 is not etched, and the laminate structure S on the second regions R2 includes the portions to be etched. The vertical thicknesses of the stepped hard mask patterns 452P on the first regions R1 may be smaller than the vertical thicknesses of the stepped hard mask patterns 452P on the second regions R2.

예컨대, 제1 영역들(R1)은 주변 회로가 형성되는 주변 회로 영역(PERI)나 공통 소스 라인(common source line)이 형성되는 영역을 포함할 수 있으나, 이에 제한되는 것은 아니다. 또한, 제2 영역들은 셀 어레이 영역(CAR) 중 채널 홀들(CH, 도 4b 참조)이 형성되는 영역을 포함할 수 있으나, 이에 제한되는 것은 아니다.For example, the first regions R1 may include a peripheral circuit region PERI in which peripheral circuits are formed, or a region in which a common source line is formed, but the present invention is not limited thereto. Also, the second regions may include, but are not limited to, regions where channel holes (CH) (see FIG. 4B) of the cell array region CAR are formed.

도 4b를 참조하면, 단차 형성된 하드 마스크 패턴(452P)을 식각 마스크로 하여 제2 영역 상(R2)의 적층 구조체(S)를 이방성 식각하여 채널홀들(CH)을 형성할 수 있다. 이에 따라 단차 형성된 하드 마스크 패턴(452P)의 상부가 일부 제거되어 잔여 하드 마스크 패턴(452R)이 형성된다.Referring to FIG. 4B, the channel structures CH may be formed by anisotropically etching the laminated structure S of the second region R2 using the stepped hard mask pattern 452P as an etching mask. Accordingly, the upper portion of the stepped formed hard mask pattern 452P is partially removed to form the remaining hard mask pattern 452R.

전술했듯이 적층구조체(S)를 식각할 때, 단차 형성된 하드 마스크 패턴(452P)을 이용함으로써, 적층구조체(S)가 식각되지 않는 제1 영역(R1)과 적층구조체(S)가 식각되는 부분을 포함하는 제2 영역(R2)의 잔여 하드 마스크 패턴(452R)의 수직 두께의 차이가 감소된다. 이를 통해, 하드 마스크 패턴의 비대칭 구조에 따른 채널 홀(CH)의 왜곡(distortion)을 방지할 수 있다.The first region R1 in which the stacked structure S is not etched and the portion in which the stacked structure S is etched are formed by etching the stacked structure S by using the stepped hard mask pattern 452P The difference in vertical thickness of the remaining hard mask pattern 452R of the second region R2 is reduced. As a result, distortion of the channel hole CH due to the asymmetric structure of the hard mask pattern can be prevented.

예시적으로 설명하진 않았으나, 도 2a 내지 도 2i를 이용하여 설명한 방법은 포토 리소 그래피를 이용한 식각 공정을 포함하는 다른 반도체 장치의 제조방법에도 적용될 수 있을 것이다. 예컨대 종횡비(aspect ratio)가 큰 식각 공정을 포함하는 반도체 장치의 제조방법에도 적용될 수 있을 것이다. 구체적으로, Dram에서 하부 전극용 홀을 형성하기 위한 공정에 이용될 수 있음은 해당 분야의 통상의 기술자에게 명확히 이해될 수 있을 것이다.Although not illustrated by way of example, the method described with reference to FIGS. 2A to 2I may be applied to a method of manufacturing another semiconductor device including a photolithography etching process. The present invention may be applied to a manufacturing method of a semiconductor device including an etching process having a large aspect ratio. In particular, it will be clear to a person skilled in the art that a process for forming a hole for a lower electrode in a Dram can be used.

이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and not restrictive in every respect.

R1, R2: 제1, 제2 영역, 100: 피식각막
151: 하드 마스크 막, 153: 반사 방지막,
155. 156: 유기 반사 방지막 157, 158: 포토레지스트막, S: 적층구조체R1 and R2: first and second regions, 100:
151: hard mask film, 153: antireflection film,
155. 156: organic anti-reflection film 157, 158: photoresist film, S:

Claims (10)

제1 영역 및 제2 영역이 정의된 피식각막 상에 하드 마스크막을 제공하는 단계;
상기 하드 마스크막 상에, 상기 제1 영역 상에서 제1 수직 두께를 갖고, 상기 제2 영역 상에서 상기 제1 수직 두께보다 큰 제2 수직 두께를 갖는 단차 형성된 반사 방지막을 제공하는 단계;
상기 단차 형성된 반사 방지막 상에, 상기 제2 영역 상의 상기 반사 방지막의 상면의 일부를 노출시키는 포토레지스트 패턴을 제공하는 단계:
상기 포토레지스트 패턴을 식각 마스크로하여, 상기 제2 영역 상의 상기 단차 형성된 반사 방지막을 이방성 식각하여 단차 형성된 반사 방지 패턴을 제공하는 단계;
상기 단차 형성된 반사 방지 패턴을 식각 마스크로 하여, 상기 제2 영역 상의 및 상기 하드 마스크막을 이방성 식각하여 하드 마스크 패턴을 형성하는 단계;
상기 단차 형성된 반사 방지 패턴을 제거하여 단차 형성된 하드 마스크 패턴을 형성하는 단계; 및
상기 단차 형성된 하드 마스크 패턴을 식각 마스크로 하여 상기 피식각막을 이방성 식각하는 단계를 포함하는 반도체 장치 제조 방법.Providing a hard mask film on the cultured cornea where a first region and a second region are defined;
Providing on the hard mask film a stepped anti-reflective coating having a first vertical thickness on the first region and a second vertical thickness on the second region greater than the first vertical thickness;
Providing a photoresist pattern exposing a part of the upper surface of the antireflection film on the second region on the stepped antireflection film;
Anisotropically etching the stepped antireflection film on the second region using the photoresist pattern as an etching mask to provide a stepped antireflection pattern;
Forming a hard mask pattern by anisotropically etching the hard mask film on the second region using the stepped anti-reflection pattern as an etching mask;
Removing the stepped anti-reflection pattern to form a stepped hard mask pattern; And
And anisotropically etching the corneal epithelium using the stepped hard mask pattern as an etching mask. 제1항에 있어서,
상기 단차 형성된 반사 방지막을 제거할 때, 상기 하드 마스크 패턴의 상기 제2 영역에 대응되는 부분의 상부가 일부 제거되는 것을 특징으로 하는 반도체 장치 제조 방법.The method according to claim 1,
Wherein a portion of the portion corresponding to the second region of the hard mask pattern is partially removed when removing the stepped anti-reflection film. 제1항에 있어서,
상기 피식각막을 이방성 식각할 때, 상기 제2 영역에 대응되는 상기 단차 형성된 하드 마스크 패턴의 상부가 일부 제거되는 것을 특징으로 하는 반도체 장치 제조 방법.The method according to claim 1,
Wherein portions of the upper portions of the stepped hard mask patterns corresponding to the second regions are partially removed when the cornea is anisotropically etched. 제1항에 있어서
상기 피식각막은 수직 방향을 따라 교대로 그리고 반복적으로 적층된 게이트 희생막들 및 절연막들을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 1, wherein
Wherein the corneal epithelium comprises alternately and repeatedly stacked gate sacrificial layers and insulating layers along a vertical direction. 제4항에 있어서
상기 제1 영역에 공통 소스라인을 더 형성하는 것을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 4, wherein
And forming a common source line in the first region. 제5항에 있어서
상기 제2 영역은 채널 홀이 형성되는 영역을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 5, wherein
Wherein the second region includes a region where a channel hole is formed. 제1 영역 및 제2 영역이 정의된 피식각막 상에 상기 피식각막의 상면에 평행한 평판형태의 하드 마스크막, 제1 반사 방지막 및 제1 포토레지스트막을 순서대로 형성하는 단계;
상기 제1 영역 상의 상기 제1 포토레지스트막을 제거하여 상기 제1 반사 방지막의 상면의 일부를 노출시키는 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 영역에 상의 상기 제1 반사 방지막의 상부를 일부 제거하는 단계;
상기 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.Forming a hard mask layer, a first antireflection layer, and a first photoresist layer in the form of a plate parallel to the top surface of the corneal epithelium on the corneal epithelium on which the first region and the second region are defined;
Forming a first photoresist pattern that exposes a portion of an upper surface of the first anti-reflection film by removing the first photoresist film on the first region;
Removing a portion of the upper portion of the first anti-reflection film on the first region;
And removing the first photoresist pattern. ≪ Desc / Clms Page number 19 > 제7항에 있어서,
상기 제1 포토레지스트 패턴을 제거한 후, 상기 제1 반사 방지막 상에 제2 반사 방지막 및 제2 포토레지스트 패턴을 제공하는 단계; 및
상기 제2 포토레지스트 패턴을 식각 마스크로하여, 제2 영역 상의 상기 제1 반사 방지막 및 상기 제2 반사 방지막을 이방성 식각하여 제1 반사 방지 패턴 및 제2 반사 방지 패턴을 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.8. The method of claim 7,
Providing a second anti-reflective layer and a second photoresist pattern on the first anti-reflective layer after removing the first photoresist pattern; And
And forming the first antireflection pattern and the second antireflection pattern by anisotropically etching the first antireflection film and the second antireflection film on the second region using the second photoresist pattern as an etching mask A method of manufacturing a semiconductor device. 제8항에 있어서,
상기 제1 반사 방지막은 무기 반사 방지막이고, 상기 제2 반사 방지막은 유기 반사 방지막인 것을 특징으로 하는 반도체 장치 제조 방법.9. The method of claim 8,
Wherein the first antireflection film is an inorganic antireflection film, and the second antireflection film is an organic antireflection film. 제8항에 있어서,
상기 제1 반사 방지 패턴을 식각 마스크로하여, 상기 제2 영역 상의 상기 하드 마스크막을 식각하여 하드 마스크 패턴을 형성하는 단계;
상기 제1 반사 방지 패턴을 제거하는 단계; 및
상기 하드 마스크 패턴을 식각 마스크로 하여 상기 제2 영역 상의 상기 피식각막을 이방성 식각하는 단계를 포함하는 반도체 장치 제조 방법.9. The method of claim 8,
Forming a hard mask pattern by etching the hard mask film on the second region using the first anti-reflection pattern as an etching mask;
Removing the first anti-reflection pattern; And
And anisotropically etching the conical cornea on the second region using the hard mask pattern as an etching mask.
KR1020160119561A 2016-09-19 2016-09-19 Method of manufacturing Semiconductor device KR20180031290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160119561A KR20180031290A (en) 2016-09-19 2016-09-19 Method of manufacturing Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160119561A KR20180031290A (en) 2016-09-19 2016-09-19 Method of manufacturing Semiconductor device

Publications (1)

Publication Number Publication Date
KR20180031290A true KR20180031290A (en) 2018-03-28

Family

ID=61901714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160119561A KR20180031290A (en) 2016-09-19 2016-09-19 Method of manufacturing Semiconductor device

Country Status (1)

Country Link
KR (1) KR20180031290A (en)

Similar Documents

Publication Publication Date Title
US11215924B2 (en) Photoresist, developer, and method of forming photoresist pattern
JP5884521B2 (en) Pattern formation method
TWI387998B (en) A lithography method
KR100876816B1 (en) Method for forming fine pattern of semiconductor device
US20080032508A1 (en) Method and Material For Forming A Double Exposure Lithography Pattern
JP3835545B2 (en) Photoresist pattern forming method and semiconductor device manufacturing method
JP5218227B2 (en) Pattern formation method
US20100112817A1 (en) METHOD FOR FORMlNG PATTERN OF SEMICONDUCTOR DEVICE
KR19980024671A (en) Manufacturing method of high capacitance accumulation node structure
CN105093826B (en) Photoresist and method
CN111007695A (en) Photoresist composition and method for forming photoresist pattern
EP1478978A2 (en) Self-aligned pattern formation using dual wavelengths
US20060153987A1 (en) Organic bottom anti-feflective composition and patterning method using the same
US7282319B2 (en) Photoresist composition and method of forming a pattern using same
KR20180031290A (en) Method of manufacturing Semiconductor device
KR20070071679A (en) Composition for hard mask and method for manufacturing semiconductor device
KR20090102218A (en) Method for forming pattern of semiconductor device
CN113359391B (en) Photoresist composition and method for forming photoresist pattern
KR100675875B1 (en) Method for forming minute patterns of semiconductor device by using organic bottom anti-reflective coating
US6815367B2 (en) Elimination of resist footing on tera hardmask
US20210200091A1 (en) Underlayer composition and method of manufacturing a semiconductor device
US20240201598A1 (en) Lithography film stack and lithography method
US20240077802A1 (en) Method of forming photoresist pattern
CN118507340A (en) Pattern forming method
KR20210086994A (en) Method of forming photoresist pattern