KR20180029404A - Semi-conductor package - Google Patents

Semi-conductor package Download PDF

Info

Publication number
KR20180029404A
KR20180029404A KR1020160117260A KR20160117260A KR20180029404A KR 20180029404 A KR20180029404 A KR 20180029404A KR 1020160117260 A KR1020160117260 A KR 1020160117260A KR 20160117260 A KR20160117260 A KR 20160117260A KR 20180029404 A KR20180029404 A KR 20180029404A
Authority
KR
South Korea
Prior art keywords
substrate
auxiliary
disposed
semiconductor package
solder ball
Prior art date
Application number
KR1020160117260A
Other languages
Korean (ko)
Other versions
KR102561986B1 (en
Inventor
최미숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160117260A priority Critical patent/KR102561986B1/en
Publication of KR20180029404A publication Critical patent/KR20180029404A/en
Application granted granted Critical
Publication of KR102561986B1 publication Critical patent/KR102561986B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Disclosed is a semiconductor package capable of easy wiring and providing a sufficient number of ground parts. The semiconductor package comprises: a substrate installing electronic components are installed in at least one surface thereof; an outer substrate having a solder ball installed on the substrate to be disposed on one surface edge of the substrate and connected to a main substrate; and an auxiliary substrate having a solder ball installed in the substrate to be disposed inside the outer substrate and connected to the main substrate.

Description

반도체 패키지{Semi-conductor package} [0001] Semiconductor package [0002]

본 발명은 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package.

최근 IC 기능이 점점 많아지고 복잡해지고 있는데, 현재 사용중인 기판만으로는 모듈 설계에 있어서 몇 가지 한계점을 가지고 있다.Recently, IC functions are getting more and more complicated. However, currently used boards have some limitations in module design.

즉, 다양한 기능을 모두 구현하려면 각각의 기능에서 필수로 하는 부품 수량도 많아지고 핀 아웃 개수도 많아질 수 밖에 없다. 하지만, 현재 구조에서는 소형화 컨셉을 만족시키면서 정해진 모듈 크기 안에 핀 아웃 개수를 늘리려면 내부 부품실장 공간의 부족으로 이어진다.In other words, in order to implement various functions, the number of parts required for each function is increased and the number of pinouts is increased. However, in the present structure, in order to increase the number of pin-outs within a predetermined module size while satisfying the miniaturization concept, it leads to a shortage of internal component mounting space.

따라서, 모듈의 크기를 증가시키지 않으면서 핀 아웃 개수를 늘릴 수 있는 구조의 개발이 필요한 실정이다.Therefore, it is necessary to develop a structure capable of increasing the number of pin-outs without increasing the size of the module.

국내 등록특허공보 제10-1624972호Korean Patent Registration No. 10-1624972

배선이 용이하며 충분한 수의 그라운드부를 제공할 수 있는 반도체 패키지가 제공된다.
There is provided a semiconductor package which is easy to be wired and can provide a sufficient number of ground portions.

본 발명의 일 실시예에 따른 반도체 패키지는 적어도 일면에 전자부품이 설치되는 기판과, 상기 기판의 일면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판 및 상기 아우터 기판의 내측에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판을 포함한다.
The semiconductor package according to an embodiment of the present invention includes a substrate having at least one surface on which electronic parts are mounted, an outer substrate having a solder ball installed on the substrate to be disposed on one edge of the substrate, And an auxiliary substrate provided on the substrate and disposed on the inner side of the main substrate and having a solder ball connected to the main substrate.

배선이 용이한 효과가 있다.The wiring can be easily effected.

또한, 그라운드부의 부족으로 인한 RF 성능의 불안정을 해소할 수 있는 효과가 있다.In addition, there is an effect that the instability of the RF performance due to the shortage of the ground portion can be solved.

나아가, 방열효율을 증대시킬 수 있는 효과가 있다.
Further, there is an effect that the heat radiation efficiency can be increased.

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 저면도이다.1 is a schematic perspective view showing a semiconductor package according to a first embodiment of the present invention.
2 is a bottom view showing a semiconductor package according to the first embodiment of the present invention.
3 is a bottom view showing a semiconductor package according to a second embodiment of the present invention.
4 is a bottom view showing a semiconductor package according to a third embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. The shape and size of elements in the drawings may be exaggerated for clarity.

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
FIG. 1 is a schematic perspective view showing a semiconductor package according to a first embodiment of the present invention, and FIG. 2 is a bottom view showing a semiconductor package according to the first embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 일예로서, 기판(110), 전자부품(120), 몰딩부(130), 아우터 기판(140) 및 보조기판(150)을 포함하여 구성될 수 있다.
1 and 2, a semiconductor package 100 according to a first embodiment of the present invention includes a substrate 110, an electronic component 120, a molding part 130, an outer substrate 140, And an auxiliary substrate 150 as shown in FIG.

기판(110)은 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있으며, 적어도 일면에 전자부품(120)이 설치된다. 일예로서, 기판(110)은 양면기판으로 이루어질 수 있으며, 전자부품(120)은 기판(110)의 양면에 모두 설치될 수 있다.The substrate 110 may be a PCB (Printed Circuit board) substrate, a ceramic substrate such as LTCC (Low Temperature Cofired Ceramic) or HTCC (High Temperature Cofired Ceramic), and an electronic component 120 is provided on at least one surface. For example, the substrate 110 may be a double-sided substrate, and the electronic components 120 may be installed on both sides of the substrate 110.

그리고, 기판(110)은 일예로서, 대략 직사각형의 플레이트 형상을 가질 수 있다. 다만, 기판(110)의 형상은 이에 한정되지 않으며 다양한 형상으로 변경 가능할 것이다.
In addition, the substrate 110 may have an approximately rectangular plate shape as an example. However, the shape of the substrate 110 is not limited thereto and may be changed into various shapes.

전자부품(120)은 통상의 와이어본딩 또는 플립칩 본딩을 통해 기판(110)의 양면에 실장될 수 있다. 나아가, 전자부품(120)은 기판(110)에 내장될 수도 있다.The electronic component 120 may be mounted on both sides of the substrate 110 through conventional wire bonding or flip chip bonding. Furthermore, the electronic component 120 may be embedded in the substrate 110.

한편, 전자부품(120)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함하며, 기판(110) 상에 실장되거나 기판(110)의 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(120)으로 이용될 수 있다. 일예로서, 전자부품(120)은 칩 저항, 칩 스위치, 다이오드, 트랜지스터, 필터 커패시터, 인덕터 중 적어도 하나일 수 있다.
The electronic component 120 includes various electronic components such as a passive component and an active component and includes electronic components 120 mounted on the substrate 110 or embedded in the substrate 110, . ≪ / RTI > As an example, the electronic component 120 may be at least one of a chip resistor, a chip switch, a diode, a transistor, a filter capacitor, and an inductor.

몰딩부(130)는 전자부품(120)과 와이어 및 접속부 등을 외부의 충격으로부터 안정하게 보호하기 위하여 기판(110)의 일면에 형성된다. 즉, 몰딩부(130)는 전자부품(120)을 감싸도록 기판(110)의 일면에 형성된다.The molding part 130 is formed on one surface of the substrate 110 to stably protect the electronic part 120, the wires, the connection parts, and the like from external impacts. That is, the molding part 130 is formed on one surface of the substrate 110 so as to surround the electronic part 120.

몰딩부(130)는 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molded Compound : EMC) 또는 실리콘(silicon)계 에폭시 등의 수지재를 포함하는 절연성 재료로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The molding part 130 may be formed of an insulating material including a resin material such as an epoxy molding compound (EMC) or a silicon epoxy, but is not limited thereto.

아우터 기판(140)은 기판(110)의 타면 가장자리에 배치되도록 설치되며 메인기판(미도시)에 접속되는 솔더볼(141)을 구비한다. 한편, 아우터 기판(140)은 직사각형의 띠 형상을 가질 수 있으며, 솔더볼(141)은 아우터 기판(140)의 저면을 따라 복수개가 형성될 수 있다.The outer substrate 140 is provided to be disposed at the other edge of the substrate 110 and includes a solder ball 141 connected to a main substrate (not shown). Meanwhile, the outer substrate 140 may have a rectangular band shape, and a plurality of solder balls 141 may be formed along the bottom surface of the outer substrate 140.

일예로서, 아우터 기판(140)은 기판(110)의 타면에 도포된 숄더 크림(solder cream)에 접합된 후 리플로우 솔더링(reflow soldering)에 의해 기판(110)의 고정 설치될 수 있다.As an example, the outer substrate 140 may be bonded to a solder cream applied to the other surface of the substrate 110, and then fixedly installed on the substrate 110 by reflow soldering.

한편, 아우터 기판(140)과 기판(110)은 비아홀(미도시)에 의해 전기적으로 접속될 수 있다.Meanwhile, the outer substrate 140 and the substrate 110 may be electrically connected by a via hole (not shown).

또한, 아우터 기판(140)은 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.
The outer substrate 140 may be a printed circuit board (PCB) substrate or a ceramic substrate such as an LTCC (Low Temperature Cofired Ceramic) or HTCC (High Temperature Cofired Ceramic) substrate.

보조기판(150)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(151)을 구비한다. 일예로서, 보조기판(150)은 복수개가 기판(110)의 타면에 설치될 수 있다. 한편, 복수개의 보조기판(150) 각각에는 하나의 솔더볼(151)이 구비될 수 있다.The auxiliary substrate 150 is provided on the other surface of the substrate 110 so as to be disposed inside the outer substrate 140 and includes a solder ball 151 connected to the main substrate (not shown). As an example, a plurality of auxiliary substrates 150 may be provided on the other surface of the substrate 110. Meanwhile, one solder ball 151 may be provided on each of the plurality of auxiliary substrates 150.

그리고, 보조기판(150)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.The auxiliary substrate 150 may be disposed in an area where the electronic component 120 is not installed.

한편, 보조기판(150)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.The auxiliary substrate 150 may be a printed circuit board (PCB) substrate or a ceramic substrate such as an LTCC (Low Temperature Cofired Ceramic) or an HTCC (High Temperature Cofired Ceramic) substrate.

이와 같이, 보조기판(150)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(150)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.As described above, by providing the auxiliary substrate 150, it is possible to easily form the wiring of the wiring layer (not shown) of the substrate 110. The auxiliary substrate 150 having a ground property can be disposed in a vacant space after the electronic component 120 is disposed. Thus, it is possible to prevent the RF performance from being unstable due to the shortage of the ground.

나아가, 보조기판(150)을 통해 방열성능을 향상시킬 수 있다.
Furthermore, the heat dissipation performance can be improved through the auxiliary substrate 150.

이하에서는 도면을 참조하여 본 발명에 따른 반도체 패키지의 변형실시예에 대하여 설명하기로 한다. 다만, 상기에서 설명한 구성요소와 동일한 구성요소에 대해서는 상기에서 사용한 도면부호를 사용하여 도면에 도시하고 자세한 설명은 생략하기로 한다.
Hereinafter, a modified embodiment of the semiconductor package according to the present invention will be described with reference to the drawings. However, the same components as those described above are denoted by the same reference numerals, and a detailed description thereof will be omitted.

도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
3 is a bottom view showing a semiconductor package according to a second embodiment of the present invention.

도 3을 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)는 일예로서, 기판(110), 전자부품(120), 몰딩부(미도시), 아우터 기판(140) 및 보조기판(250)을 포함하여 구성될 수 있다.
Referring to FIG. 3, a semiconductor package 200 according to a second embodiment of the present invention includes a substrate 110, an electronic component 120, a molding part (not shown), an outer substrate 140, (250).

한편, 기판(110), 전자부품(120), 몰딩부, 아우터 기판(140)은 상기한 본 발명의 제1 실시예에 따른 반도체 패키지(100)에 구비되는 구성과 동일한 구성요소로서 여기서는 자세한 설명을 생략하기로 한다.
The substrate 110, the electronic components 120, the molding part, and the outer substrate 140 are the same as those of the semiconductor package 100 according to the first embodiment of the present invention. Will be omitted.

보조기판(250)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(251)을 구비한다. 일예로서, 보조기판(250)은 복수개가 기판(110)의 타면에 설치될 수 있다.The auxiliary substrate 250 is provided on the other surface of the substrate 110 so as to be disposed inside the outer substrate 140 and includes a solder ball 251 connected to the main substrate (not shown). As an example, a plurality of auxiliary substrates 250 may be provided on the other surface of the substrate 110.

한편, 보조기판(250)은 복수개의 솔더볼(251)이 구비되는 제1 보조기판(252)과, 하나의 솔더볼(251)이 구비되는 적어도 하나의 제2 보조기판(254)을 구비할 수 있다.The auxiliary substrate 250 may include a first auxiliary substrate 252 having a plurality of solder balls 251 and at least one second auxiliary substrate 254 having a solder ball 251 .

또한, 제1 보조기판(252)에 구비되는 복수개의 솔더볼(251) 적어도 하나의 열 또는 행을 이루도록 배치될 수 있다. 일예로서, 제1 보조기판(252)은 네 개의 솔더볼(251)이 사각형 형상을 이루도록 배치될 수 있다. 다만, 이에 한정되지 않으며 솔더볼(251)의 개수 및 형상을 다양하게 변경 가능할 것이다.In addition, the plurality of solder balls 251 provided on the first auxiliary substrate 252 may be arranged to form at least one row or row. As an example, the first auxiliary substrate 252 may be arranged such that the four solder balls 251 have a rectangular shape. However, the present invention is not limited thereto, and the number and shape of the solder balls 251 may be variously changed.

그리고, 본 실시예에서는 제2 보조기판(254)이 2개인 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제2 보조기판(254)의 개수는 다양하게 변경 가능할 것이다.In this embodiment, the number of the second auxiliary substrates 254 is two, but the number of the second auxiliary substrates 254 may be variously changed.

그리고, 보조기판(250)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.The auxiliary board 250 may be disposed in an area where the electronic component 120 is not installed.

한편, 보조기판(250)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.The auxiliary substrate 250 may also be a printed circuit board (PCB) substrate or a ceramic substrate such as LTCC (Low Temperature Cofired Ceramic), HTCC (High Temperature Cofired Ceramic) or the like.

이와 같이, 보조기판(250)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(250)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.As described above, by providing the auxiliary substrate 250, the wiring of the wiring layer (not shown) of the substrate 110 can be easily formed. The auxiliary substrate 250 having a ground property can be disposed in a vacant space after the electronic component 120 is disposed. Thus, it is possible to prevent the RF performance from being unstable due to the shortage of the ground.

나아가, 보조기판(250)을 통해 방열성능을 향상시킬 수 있다.
Further, the heat dissipation performance can be improved through the auxiliary substrate 250.

도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
4 is a bottom view showing a semiconductor package according to a third embodiment of the present invention.

도 4를 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 일예로서, 기판(110), 전자부품(120), 몰딩부(미도시), 아우터 기판(140) 및 보조기판(350)을 포함하여 구성될 수 있다.
Referring to FIG. 4, a semiconductor package 300 according to a third embodiment of the present invention includes a substrate 110, an electronic component 120, a molding part (not shown), an outer substrate 140, (350).

한편, 기판(110), 전자부품(120), 몰딩부, 아우터 기판(140)은 상기한 본 발명의 제1 실시예에 따른 반도체 패키지(100)에 구비되는 구성과 동일한 구성요소로서 여기서는 자세한 설명을 생략하기로 한다.
The substrate 110, the electronic components 120, the molding part, and the outer substrate 140 are the same as those of the semiconductor package 100 according to the first embodiment of the present invention. Will be omitted.

보조기판(350)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(351)을 구비한다. 일예로서, 보조기판(350)은 복수개가 기판(110)의 타면에 설치될 수 있다.The auxiliary substrate 350 is provided on the other surface of the substrate 110 so as to be disposed inside the outer substrate 140 and includes a solder ball 351 connected to a main substrate (not shown). As an example, a plurality of auxiliary substrates 350 may be provided on the other surface of the substrate 110.

한편, 보조기판(350)은 복수개의 솔더볼(351)이 구비되는 제1 보조기판(352)과, 하나의 솔더볼(351)이 구비되는 적어도 하나의 제2 보조기판(354)을 구비할 수 있다.The auxiliary substrate 350 may include a first auxiliary substrate 352 having a plurality of solder balls 351 and at least one second auxiliary substrate 354 having a solder ball 351 .

또한, 제1 보조기판(352)에 구비되는 복수개의 솔더볼(351) 적어도 하나의 열 또는 행을 이루도록 배치될 수 있다. 일예로서, 제1 보조기판(352)은 세 개의 솔더볼(351)이 일렬을 이루도록 배치될 수 있다. 다만, 이에 한정되지 않으며 솔더볼(351)의 개수 및 형상을 다양하게 변경 가능할 것이다.In addition, the plurality of solder balls 351 provided on the first auxiliary substrate 352 may be arranged to form at least one row or row. For example, the first auxiliary substrate 352 may be arranged so that three solder balls 351 are aligned. However, the present invention is not limited thereto, and the number and shape of the solder balls 351 may be variously changed.

그리고, 본 실시예에서는 제2 보조기판(354)이 2개인 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제2 보조기판(354)의 개수는 다양하게 변경 가능할 것이다.In this embodiment, the number of the second auxiliary substrates 354 is described as an example. However, the number of the second auxiliary substrates 354 may be variously changed.

그리고, 보조기판(350)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.The auxiliary substrate 350 may be disposed in an area where the electronic component 120 is not installed.

한편, 보조기판(350)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.The auxiliary substrate 350 may be a printed circuit board (PCB) substrate, a low temperature cofired ceramic (LTCC) substrate, or a ceramic substrate such as HTCC (High Temperature Cofired Ceramic) substrate.

이와 같이, 보조기판(350)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(350)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.As described above, by providing the auxiliary substrate 350, the wiring of the wiring layer (not shown) of the substrate 110 can be easily formed. An auxiliary substrate 350 having a grounding property can be disposed in an empty space after the electronic component 120 is disposed. Thus, it is possible to prevent the RF performance from being unstable due to the shortage of the ground.

나아가, 보조기판(350)을 통해 방열성능을 향상시킬 수 있다.
Further, the heat dissipation performance can be improved through the auxiliary substrate 350.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

100 : 반도체 패키지
110 : 기판
120 : 전자부품
130 : 몰딩부
140 : 아우터 기판
150, 250, 350 : 보조기판100: semiconductor package
110: substrate
120: Electronic parts
130: molding part
140: outer substrate
150, 250, 350: auxiliary substrate

Claims (10)

적어도 일면에 전자부품이 설치되는 기판;
상기 기판의 일면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판; 및
상기 아우터 기판의 내측에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판;
을 포함하는 반도체 패키지.
A substrate on which at least one surface of the electronic component is mounted;
An outer substrate provided on the substrate so as to be disposed on one edge of the substrate and having a solder ball connected to the main substrate; And
An auxiliary board provided on the substrate and disposed on the inner side of the outer substrate and having solder balls connected to the main board;
≪ / RTI >
제1항에 있어서,
상기 보조기판은 복수개가 상기 기판에 설치되는 반도체 패키지.
The method according to claim 1,
Wherein a plurality of auxiliary substrates are provided on the substrate.
제1항에 있어서,
상기 보조기판에는 복수개의 솔더볼이 구비되는 제1 보조기판과, 하나의 솔더볼이 구비되는 적어도 하나의 제2 보조기판을 구비하는 반도체 패키지.
The method according to claim 1,
Wherein the auxiliary substrate includes a first auxiliary substrate having a plurality of solder balls and at least one second auxiliary substrate having one solder ball.
제3항에 있어서,
상기 제1 보조기판에 형성되는 복수개의 솔더볼은 적어도 하나의 열 또는 행을 가지도록 배치되는 반도체 패키지.
The method of claim 3,
Wherein the plurality of solder balls formed on the first auxiliary substrate are arranged to have at least one row or row.
제1항에 있어서,
상기 보조기판은 복수개가 구비되며, 복수개의 상기 보조기판에는 하나의 솔더볼이 형성되는 반도체 패키지.
The method according to claim 1,
Wherein a plurality of auxiliary substrates are provided, and one solder ball is formed on the plurality of auxiliary substrates.
제1항에 있어서,
상기 기판의 타면에는 적어도 하나의 전자부품이 설치되는 반도체 패키지.
The method according to claim 1,
And at least one electronic component is mounted on the other surface of the substrate.
제5항에 있어서,
상기 기판의 타면에 설치되는 전자부품은 몰딩부에 의해 매립되는 반도체 패키지.
6. The method of claim 5,
And an electronic part provided on the other surface of the substrate is buried by the molding part.
제1기판;
상기 기판의 양면에 설치되는 전자부품;
상기 기판의 일면에 설치되는 전자부품을 매립하는 몰딩부;
상기 기판의 타면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판; 및
상기 아우터 기판의 내측에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판;
을 포함하는 반도체 패키지.
A first substrate;
An electronic component mounted on both sides of the substrate;
A molding part for embedding an electronic component installed on one surface of the substrate;
An outer substrate disposed on the other surface of the substrate and having a solder ball connected to the main substrate; And
An auxiliary board provided on the substrate and disposed on the inner side of the outer substrate and having solder balls connected to the main board;
≪ / RTI >
제8항에 있어서,
상기 보조기판은 복수개가 상기 기판에 설치되는 반도체 패키지.
9. The method of claim 8,
Wherein a plurality of auxiliary substrates are provided on the substrate.
제8항에 있어서,
상기 보조기판에는 복수개의 솔더볼이 형성되는 제1 보조기판과, 하나의 솔더볼이 형성되는 적어도 하나의 제2 보조기판을 구비하는 반도체 패키지.
9. The method of claim 8,
Wherein the auxiliary substrate includes a first auxiliary substrate on which a plurality of solder balls are formed, and at least one second auxiliary substrate on which one solder ball is formed.
KR1020160117260A 2016-09-12 2016-09-12 Semi-conductor package KR102561986B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160117260A KR102561986B1 (en) 2016-09-12 2016-09-12 Semi-conductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160117260A KR102561986B1 (en) 2016-09-12 2016-09-12 Semi-conductor package

Publications (2)

Publication Number Publication Date
KR20180029404A true KR20180029404A (en) 2018-03-21
KR102561986B1 KR102561986B1 (en) 2023-07-31

Family

ID=61900582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160117260A KR102561986B1 (en) 2016-09-12 2016-09-12 Semi-conductor package

Country Status (1)

Country Link
KR (1) KR102561986B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047248A (en) * 2002-11-29 2004-06-05 주식회사 글로텍 Multiple line grid and high end semiconductor package by using it
WO2009066504A1 (en) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. Module with embedded components
KR20150127369A (en) * 2014-05-07 2015-11-17 삼성전기주식회사 Electronic component module and manufacturing method thereof
KR101624972B1 (en) 2010-02-05 2016-05-31 삼성전자주식회사 Multichip package having semiconductor chips of different thickness each other and related device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047248A (en) * 2002-11-29 2004-06-05 주식회사 글로텍 Multiple line grid and high end semiconductor package by using it
WO2009066504A1 (en) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. Module with embedded components
KR101624972B1 (en) 2010-02-05 2016-05-31 삼성전자주식회사 Multichip package having semiconductor chips of different thickness each other and related device
KR20150127369A (en) * 2014-05-07 2015-11-17 삼성전기주식회사 Electronic component module and manufacturing method thereof

Also Published As

Publication number Publication date
KR102561986B1 (en) 2023-07-31

Similar Documents

Publication Publication Date Title
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100885911B1 (en) Semiconductor package impproving a thermal spreading performance
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
KR100480437B1 (en) Semiconductor chip package stacked module
US8946886B1 (en) Shielded electronic component package and method
US8018037B2 (en) Semiconductor chip package
US8304887B2 (en) Module package with embedded substrate and leadframe
CN111952273A (en) Semiconductor device package and method of manufacturing the same
US10068817B2 (en) Semiconductor package
US20050002167A1 (en) Microelectronic package
KR100850286B1 (en) Semiconductor chip package attached electronic device and integrated circuit module having the same
JP4919689B2 (en) Module board
JPH11243175A (en) Composite semiconductor device
US10886235B2 (en) Integrated shield package and method
KR20180023488A (en) Semiconductor Package and Manufacturing Method for Semiconductor Package
KR102561986B1 (en) Semi-conductor package
US9392696B2 (en) Semiconductor package
JP2007221133A (en) Integrated circuit package
TWI571990B (en) Semiconductor package
KR20080029706A (en) Semiconductor package
KR20150014282A (en) Semiconductor chip package module and manufacturing method
KR101363108B1 (en) Printed circuit board with multi-layered structure
US20080105970A1 (en) Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
KR100764684B1 (en) The method of semiconductor package, semiconductor device and the method of manufacturing therof
KR101391092B1 (en) Printed circuit board with multi-layered structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant