KR20180013261A - FMCW Generating Device and Method based on PLL and Programmable DLL - Google Patents

FMCW Generating Device and Method based on PLL and Programmable DLL Download PDF

Info

Publication number
KR20180013261A
KR20180013261A KR1020160096712A KR20160096712A KR20180013261A KR 20180013261 A KR20180013261 A KR 20180013261A KR 1020160096712 A KR1020160096712 A KR 1020160096712A KR 20160096712 A KR20160096712 A KR 20160096712A KR 20180013261 A KR20180013261 A KR 20180013261A
Authority
KR
South Korea
Prior art keywords
frequency
fmcw
value
pll
frequency division
Prior art date
Application number
KR1020160096712A
Other languages
Korean (ko)
Inventor
김기진
안광호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020160096712A priority Critical patent/KR20180013261A/en
Publication of KR20180013261A publication Critical patent/KR20180013261A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

A device and a method for generating a frequency modulated continuous wave (FMCW) based on a phase locked loop (PLL) and a programmable delay locked loop (DLL). According to an embodiment of the present invention, an FMCW generator includes: a PLL for generating and outputting an FMCW with a voltage controlled oscillator (VCO); a divider for dividing an output frequency of the VCO, and applying the output frequency to an input terminal of the PLL; and a division controller for adjusting a division value of the divider based on a received initial division value and a division increase rate. Accordingly, a high-linearity FMCW with a low phase noise can be generated while widely swiping a frequency at high speed.

Description

PLL과 가변 DLL 기반의 FMCW 생성 장치 및 방법{FMCW Generating Device and Method based on PLL and Programmable DLL}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL and a variable DLL based FMCW generating apparatus and method,

본 발명은 레이더 관련 기술에 관한 것으로, 더욱 상세하게는 FMCW(Frequency Modulated Continuous Wave) 생성기 및 이를 적용한 레이더 시스템에 관한 것이다.More particularly, the present invention relates to a frequency modulated continuous wave (FMCW) generator and a radar system using the same.

도 1은 기존의 FMCW 레이더 시스템의 구조도이다. 도시된 FMCW 레이더 시스템은, DAC에서 FMCW 전압 파형을 만들어 이를 제어 전압(Control Voltage)에 따라 출력 주파수를 가변해서 출력하는 VCO에 인가함으로써 FMCW를 얻는 구조이다.1 is a structural view of a conventional FMCW radar system. The FMCW radar system shown in FIG. 1 is a structure that generates an FMCW voltage waveform in the DAC and applies it to a VCO that varies the output frequency according to a control voltage to obtain an FMCW.

이와 같은 구조는 DAC가 전압을 출력하기 때문에 비교적 낮은 파워로 빠르게 FMCW의 스윕(Sweep)이 가능하다는 장점이 있다. 하지만, VCO가 가지고 있는 비 선형성과 온도, 주변 환경에 따른 특성 변화에 의해 선형적이지 못한 FMCW가 출력된다는 문제가 있다.This structure is advantageous in that the DAC can output a voltage and sweep the FMCW at a relatively low power. However, there is a problem that the non-linear FMCW is output due to the non-linearity, the temperature, and the characteristics of the VCO varying depending on the surrounding environment.

도 2는 도 1의 구조에 의한 단점을 극복하기 위한 FMCW 레이더 시스템의 구조이다. VCO의 전압을 제어하기 전에 MCU와 PLL을 사용하여 VCO의 루프 특성을 파악한 후 이를 DAC에 다시 보내서 VCO가 가지고 있는 비 선형 특성을 사전에 Calibration 하는 구조이다.2 is a structure of an FMCW radar system for overcoming the disadvantage of the structure of FIG. Before controlling the voltage of the VCO, it is a structure to preliminarily calibrate the nonlinear characteristics of the VCO by determining the loop characteristic of the VCO using the MCU and PLL and sending it back to the DAC.

하지만, 이 방법 역시 calibration이 끝난 다음 온도와 환경에 의해 변화되는 VCO의 특성을 순시적으로 보상하지 못하기 때문에 역시 선형성에 문제를 가지고 있다.However, this method also has a linearity problem because it can not compensate the characteristics of VCO changed by temperature and environment after calibrating.

FMCW를 VCO에서 생성하지 않고 기저 신호에서 FMCW를 만들고 믹서를 통해 주파수만 Shift 하는 구조가 도 3에 도시되었다. 이 구조는 선형성 특성에서는 큰 장점을 보이나, DAC의 출력이 가변 주파수 정보를 담고 있고, 또 최근 그 가변 속도가 빨라지고 있어 DAC의 파워 소비 문제와 선형성 문제가 있다.A structure is shown in FIG. 3 in which FMCW is not generated in the VCO but FMCW is generated in the base signal and only the frequency is shifted through the mixer. This structure shows a great advantage in linearity characteristics, but DAC output contains variable frequency information, and recently its variable speed is getting faster, so there is DAC power consumption problem and linearity problem.

또한, FMCW의 주파수를 넓게 스윕하는 경우에 발생되는 믹서의 비 선형성으로 인해, 최근 레이더 어플리케이션을 제약하게 된다.Also, due to the nonlinearity of the mixer that occurs when sweeping the frequency of the FMCW widely, radar applications have recently been constrained.

FMCW의 속도 문제와 DAC의 파워 문제를 해결하기 위해서 DDS(Direct Digital Synthesizer)로 VCO를 제어하는 구조의 레이더 시스템이 도 4에 도시되어 있다.A radar system having a structure for controlling the VCO with a DDS (Direct Digital Synthesizer) to solve the speed problem of the FMCW and the power problem of the DAC is shown in FIG.

이 구조는 속도 측면과 파워 측면에서 좋은 장점을 가지고 있으며 동시에 PLL에 의한 부궤환으로 주변 환경에도 둔감한 장점을 가지고 있다.This structure has good advantages in terms of speed and power, and at the same time it has the advantage of being insensitive to the surrounding environment due to negative feedback by PLL.

하지만, DDS의 고조파 성분들과 DDS 자체의 낮은 위상 잡음을 PLL이 따라가기 때문에, FMCW의 Phase Noise Purity가 떨어지고 결과적으로 낮은 신호 대 잡음비 특성을 나타내게 된다. However, since the PLL follows the harmonic components of the DDS and the low phase noise of the DDS itself, the phase noise purity of the FMCW falls and consequently exhibits a low signal-to-noise ratio characteristic.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 고속으로 FMCW의 주파수를 넓게 스윕(sweep) 하면서도 낮은 위상 잡음(Phase Noise)을 갖는 FMCW 생성기 및 이를 적용한 레이더 시스템을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an FMCW generator having a low phase noise while sweeping a frequency of an FMCW at a high speed and a radar system using the FMCW generator. .

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, FMCW 생성기는, VCO(Voltage Controlled Oscillator)로 FMCW를 생성하여 출력하는 PLL(Phase Locked Loop); VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 분주기; 및 입력되는 초기 분주값 및 분주 증가율을 기초로, 분주기의 분주값을 조정하는 분주 제어기;를 포함한다.According to an aspect of the present invention, there is provided an FMCW generator comprising: a PLL (Phase Locked Loop) for generating and outputting an FMCW using a VCO (Voltage Controlled Oscillator); A frequency divider that divides the output frequency of the VCO and applies it to the input terminal of the PLL; And a division controller for adjusting the division value of the frequency divider based on the input initial division value and the division increasing rate.

그리고, 본 발명의 일 실시예에 따른 FMCW 생성기는, 외부 클럭의 주파수를 체배하여 PLL의 입력단으로 인가하는 DLL(Delay Locked Loop);을 더 포함할 수 있다.Further, the FMCW generator according to an embodiment of the present invention may further include a DLL (Delay Locked Loop) that multiplies the frequency of the external clock and applies the multiplied frequency to an input terminal of the PLL.

또한, DLL은, VCO에 의한 주파수 스윕에 의해 발생하는 잡음을 줄이기 위해, 외부 클럭의 주파수를 체배하여 PLL의 입력단으로 인가할 수 있다.In addition, the DLL can multiply the frequency of the external clock and apply it to the input terminal of the PLL in order to reduce the noise generated by the frequency sweep by the VCO.

그리고, 체배율은, 주파수 스윕 속도에 따라 가변될 수 있다.The sieve rate can be varied according to the frequency sweep rate.

또한, 초기 분주값은, 정수값과 소수값을 포함하고, 분주 증가율은, 소수값이 증가되는 시간 카운트값일 수 있다.Also, the initial division value includes an integer value and a decimal value, and the division increasing rate may be a time count value at which the decimal value is increased.

그리고, 분주 제어기는, 정수값과 소수값으로 표현되는 분주값을 델타-시그마 변조하여 분주기로 인가하는 DSM(Delta Sigma Modulator);을 포함할 수 있다.The dispensing controller may include a delta-sigma modulator (DSM) for delta-sigma modulating the divided value expressed by an integer value and a decimal value and applying the delta-sigma modulated signal to the divider.

또한, DSM은, 분주기의 출력 신호를 기준 클럭으로 이용하여 델타-시그마 변조를 수행할 수 있다.In addition, the DSM can perform delta-sigma modulation using the output signal of the frequency divider as a reference clock.

그리고, 분주 제어기는, DLL에 입력되는 외부 클럭을 기준 클럭으로 이용하여 분주값을 생성할 수 있다.The frequency divider controller can generate the divided value by using the external clock input to the DLL as the reference clock.

또한, 분주 제어기는, 분주 증가율에 따라 소수값을 증가시키면서 분주값을 생성할 수 있다.Further, the division controller can generate the division value while increasing the fractional value according to the division increasing rate.

한편, 본 발명의 다른 실시예에 따른, FMCW 생성 방법은, PLL에 포함된 VCO가, FMCW를 생성하여 출력하는 단계; 입력되는 초기 분주값 및 분주 증가율을 기초로, 분주값을 조정하는 단계; 분주기가, VCO의 출력 주파수를 조정단계에서 조정되는 분주값으로 분주하여, PLL의 입력단으로 인가하는 단계;를 포함한다.According to another aspect of the present invention, there is provided an FMCW generation method including: generating and outputting an FMCW by a VCO included in a PLL; Adjusting the frequency division value based on the input initial frequency division value and the frequency division increasing rate; Dividing the output frequency of the VCO by a frequency division value adjusted in the adjustment step and applying the divided frequency to an input terminal of the PLL.

한편, 본 발명의 다른 실시예에 따른, FMCW 생성기는, VCO로 FMCW를 생성하여 출력하는 PLL; VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 분주기;를 포함하고, 분주기는, 초기 분주값 및 분주 증가율을 기초로 결정된 분주값에 의해 분주율이 조정된다.According to another aspect of the present invention, an FMCW generator includes: a PLL for generating and outputting an FMCW to a VCO; And a frequency divider for dividing the output frequency of the VCO and applying the divided frequency to the input terminal of the PLL. The frequency divider is adjusted by the division value determined based on the initial division value and the division increasing rate.

한편, 본 발명의 다른 실시예에 따른, FMCW 생성 방법은, PLL에 포함된 VCO)가, FMCW를 생성하여 출력하는 단계; 및 분주기가, VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 단계;를 포함하고, 분주기는, 초기 분주값 및 분주 증가율을 기초로 결정된 분주값에 의해 분주율이 조정된다.Meanwhile, a FMCW generation method according to another embodiment of the present invention includes: a VCO included in a PLL; generating and outputting an FMCW; And a frequency divider divides the output frequency of the VCO and applies it to the input of the PLL, and the frequency divider is adjusted by the division value determined based on the initial division value and the division increasing rate.

이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 고속으로 주파수를 넓게 스윕 하면서도 낮은 위상 잡음을 갖는 고 선형의 FMCW를 생성할 수 있게 된다.As described above, according to the embodiments of the present invention, it is possible to generate a high-linear FMCW having a low phase noise while sweeping a frequency at a high speed.

또한, 본 발명의 실시예들에 따르면, 간단한 구조로 FMCW 생성기를 구현할 수 있고, 전력 소모를 감소시킬 수 있게 되며, 자율 주행 자동차 등에 사용될 고해상도 차량용 레이더 시스템에 적용될 FMCW 생성기의 정밀도를 높이고 성능을 최적화 할 수 있게 된다.In addition, according to the embodiments of the present invention, it is possible to implement an FMCW generator with a simple structure, reduce power consumption, increase the precision of an FMCW generator to be applied to a high-resolution vehicle radar system to be used for autonomous vehicles, .

도 1은 기존의 FMCW 레이더 시스템의 구조도,
도 2는 도 1의 구조에 의한 단점을 극복하기 위한 FMCW 레이더 시스템의 구조도,
도 3은 FMCW의 주파수를 직접 스윕하는 구조의 레이더 시스템의 구조도,
도 4는 DDS를 사용하는 FMCW 레이더 시스템의 구조도,
도 5는 본 발명의 일 실시예에 따른 FMCW 생성기의 블럭도, 그리고,
도 6은 FMCW 코드 생성기의 상세 블럭도이다.1 is a structural view of a conventional FMCW radar system,
FIG. 2 is a structural view of an FMCW radar system for overcoming the disadvantage of the structure of FIG.
3 is a structural view of a radar system having a structure for directly sweeping the frequency of the FMCW,
4 is a structural view of an FMCW radar system using DDS,
5 is a block diagram of an FMCW generator according to an embodiment of the present invention,
6 is a detailed block diagram of the FMCW code generator.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 5는 본 발명의 일 실시예에 따른 FMCW(Frequency Modulated Continuous Wave) 생성기의 블럭도이다.5 is a block diagram of a frequency modulated continuous wave (FMCW) generator according to an embodiment of the present invention.

본 발명의 실시예에 따른 FMCW 생성기는, FMCW 레이더 시스템의 송신단에 적용되어, 고속으로 주파수를 넓게 스윕(sweep) 하면서도 낮은 위상 잡음을 갖는 FMCW를 생성한다.The FMCW generator according to the embodiment of the present invention is applied to a transmitting end of an FMCW radar system to generate an FMCW having a low phase noise while sweeping a frequency at a high speed.

이를 위해, 본 발명의 실시예에 따른 FMCW 생성기는, PLL(Phase Locked Loop)과 가변 DLL(Programmable Delay Locked Loop)을 이용한다.To this end, the FMCW generator according to the embodiment of the present invention uses a PLL (Phase Locked Loop) and a variable DLL (Programmable Delay Locked Loop).

이와 같은 기능을 수행하는 본 발명의 실시예에 따른 FMCW 생성기는, 가변 DLL(110), 합산기(120), PFD(Phase Frequency Detector)(125), 전하 펌프(130), 루프 필터(Loop Filter)(135), VCO(Voltage Controlled Oscillator)(140), PA(Power Amplifier)(150), MM 분주기(Multi Modulus Divider)(160), DSM(Delta Sigma Modulator)(170), FMCW 코드 생성기(180)를 포함한다.The FMCW generator according to an embodiment of the present invention that performs such a function includes a variable DLL 110, a summer 120, a PFD (Phase Frequency Detector) 125, a charge pump 130, a loop filter A VCO (Voltage Controlled Oscillator) 140, a PA (Power Amplifier) 150, a MM Multi-Divider 160, a DSM (Delta Sigma Modulator) 170, an FMCW code generator 180).

가변 DLL(110)은 위상 잡음 특성이 좋은 외부 클럭을 입력 받아 주파수를 체배하여 합산기(120)로 출력한다. 가변 DLL(110)에서 출력되는 주파수 체배된 클럭은 기준 클럭으로 사용된다.The variable DLL 110 receives an external clock having a good phase noise characteristic, multiplies the frequency, and outputs the multiplied signal to a summer 120. The frequency-multiplied clock output from the variable DLL 110 is used as a reference clock.

가변 DLL(110)로 입력 주파수를 체배하는 것은, 후술할 VCO(140)가 FMCW를 생성하기 위해 주파수 스윕을 수행하는 과정에서 잡음 발생을 줄이고, FMCW 출력 파형에 대해서도 더 낮은 위상 잡음을 갖도록 하기 위함이다.The multiplication of the input frequency with the variable DLL 110 is to reduce the noise generation in the process of the frequency sweep by the VCO 140 in order to generate the FMCW and to have a lower phase noise for the FMCW output waveform to be.

가변 DLL(110)의 체배율은 Programmable 하게 구현하여, FMCW 생성기가 적용될 FMCW 레이더 시스템의 필요/사양에 따른 스윕 속도를 따라갈 수 있도록 결정할 수 있다.The multiplier factor of the variable DLL 110 can be programmably implemented to determine that the FMCW generator can follow the sweep speed according to the requirements / specifications of the FMCW radar system to which the FMCW generator is applied.

합산기(120), PFD(125), 전하 펌프(130), 루프 필터(135) 및 VCO(140)는 부궤환 PLL을 형성한다.The adder 120, the PFD 125, the charge pump 130, the loop filter 135 and the VCO 140 form a negative feedback PLL.

PFD(125)는 합산기(120)를 통해 입력되는 가변 DLL(110)에서 출력되는 주파수 체배 신호와 VCO(140)로부터 피드백되는 신호의 위상차를 검출하고, 전하 펌프(130)와 루프 필터(135)는 PFD(125)에서 검출된 위상차를 전압으로 변환하여 VCO(140)에 출력한다.The PFD 125 detects the phase difference between the frequency multiplication signal output from the variable DLL 110 and the signal fed back from the VCO 140 input through the summer 120 and outputs the phase difference between the charge pump 130 and the loop filter 135 Converts the phase difference detected by the PFD 125 into a voltage and outputs the voltage to the VCO 140. [

VCO(140)는 입력된 전압에 비례하는 주파수를 갖는 FMCW를 생성하여 출력한다. PA(150)는 VCO(140)에서 출력되는 FMCW를 증폭하여 안테나를 통해 전송한다.The VCO 140 generates and outputs an FMCW having a frequency proportional to the input voltage. The PA 150 amplifies the FMCW output from the VCO 140 and transmits the amplified FMCW through the antenna.

MM 분주기(160)는 VCO(140)의 출력 주파수를 1/M로 분주하여 합산기(120)로 피드백함으로써, VCO(140)에서 가변 DLL(110)의 출력 주파수 보다 M배 높은 주파수가 출력되도록 한다.The MM frequency divider 160 divides the output frequency of the VCO 140 by 1 / M and feeds the divided frequency to the summer 120 so that a frequency M times higher than the output frequency of the variable DLL 110 is output from the VCO 140 .

FMCW 코드 생성기(180)와 DSM(170)는, MM 분주기(160)의 분주율을 제어하기 위한 수단에 해당한다.The FMCW code generator 180 and the DSM 170 correspond to the means for controlling the frequency division ratio of the MM frequency divider 160. [

FMCW 코드 생성기(180)는 외부로부터 입력되는 초기 분주값 및 분주 증가율을 기초로, MM 분주기(160)의 분주값을 조정한다. 이를 위해, FMCW 코드 생성기(180)는 정수값과 소수값으로 표현되는 분주값을 생성하여, DSM(170)에 인가한다.The FMCW code generator 180 adjusts the frequency division value of the MM frequency divider 160 on the basis of the initial dividing value and the division increasing rate input from the outside. To this end, the FMCW code generator 180 generates a divided value represented by an integer value and a decimal value, and applies the divided value to the DSM 170.

DSM(170)은 FMCW 코드 생성기(180)에서 생성된 정수값과 소수값의 합으로 표현되는 분주값을 델타-시그마 변조하여, MM 분주기(160)로 인가한다. 델타-시그마 변조를 수행함에 있어, DSM(170)은 MM 분주기(160)의 출력 신호를 기준 클럭으로 이용한다.The DSM 170 delta-sigma modulates the frequency division value represented by the sum of the integer value and the decimal value generated by the FMCW code generator 180 and applies the delta-sigma modulation to the MM frequency divider 160. In performing the delta-sigma modulation, the DSM 170 uses the output signal of the MM divider 160 as a reference clock.

FMCW 코드 생성기(180)에서 출력되는 분주값은 정수값 외에 소수값이 포함되어 있으므로, 소수값을 처리하기 위한 고속 클럭이 필요하기 때문에, 가변 DLL(110)의 출력과 유사한 MM 분주기(160)의 출력 신호를 이용하는 것이다.Since the frequency division value output from the FMCW code generator 180 includes a decimal value in addition to the integer value, an MM frequency divider 160 similar to the output of the variable DLL 110, Is used.

반면, FMCW 코드 생성기(180)는 가변 DLL(110)에 인가되는 외부 클럭을 기준 클럭으로 이용하여 분주값을 생성한다.On the other hand, the FMCW code generator 180 generates the division value by using the external clock applied to the variable DLL 110 as a reference clock.

가변 DLL(110)은 기준 클럭의 주파수를 체배하는 기능 외에, FMCW 코드 생성기(180)의 클럭과 DSM(170)의 클럭을 분리하여, 잡음 특성을 개선하는 기능을 아울러 수행한다고 볼 수 있다.The variable DLL 110 performs a function of improving the noise characteristic by separating the clock of the FMCW code generator 180 and the clock of the DSM 170 in addition to the function of multiplying the frequency of the reference clock.

FMCW 코드 생성기(180)에 대해, 이하에서 도 6을 참조하여 상세히 설명한다. 도 6은 FMCW 코드 생성기(180)의 상세 블럭도이다.The FMCW code generator 180 will be described in detail below with reference to FIG. 6 is a detailed block diagram of the FMCW code generator 180. As shown in FIG.

도 6에 도시된 바와 같이, MM 분주기(160)의 초기 분주값은 정수값과 소수값을 포함한다. 그리고, MM 분주기(160)의 분주 증가율은 소수값이 증가되는 시간 카운트값으로, 스윕 속도 조절 카운터(181)는 해당 카운트값에 따라 소수값을 업데이트 한다.As shown in FIG. 6, the initial division value of the MM divider 160 includes an integer value and a decimal value. The frequency division increasing rate of the MM frequency divider 160 is a time count value for increasing the decimal value, and the sweep rate adjusting counter 181 updates the decimal value according to the count value.

예를 들어, 가변 DLL(110)의 출력이 1GHz이고 초기 분주값이 40.5(정수: 40 소수: 0.5)로 설정되어 있으면, VCO(140)에서는 40.5GHz가 초기에 출력된다. 분주 증가율이 0.1μs 당 0.1인 경우, 스윕 속도 조절 카운터는 10MHz 마다 0.1GHz가 상승하도록 소수 업데이트 클럭을 발생시킨다.For example, if the output of the variable DLL 110 is 1 GHz and the initial division value is set to 40.5 (integer: 40 decimals: 0.5), 40.5 GHz is initially output in the VCO 140. If the divide increasing rate is 0.1 per 0.1 μs, the sweep rate adjustment counter generates a small update clock so that 0.1 GHz increases every 10 MHz.

소수값은 설정 가능한 가변 이득으로 피드백되어, 소수 업데이트 클럭에 의해 단위 값 만큼 씩 증가한다.The decimal value is fed back to the settable variable gain and increases by the unit value by the decimal update clock.

소수값이 오버 플로우(Overflow) 되면, 오버 플로우 감지기(182)에 의해 정수값이 +1 증가한다.If the decimal value overflows, the overflow detector 182 increments the integer value by +1.

이와 같이, FMCW 코드 생성기(180)에 초기 분주값과 분주 증가율만 입력하면, MM 분주기(160)가 조절되어, VCO(140)에서 FMCW가 생성되며, 외부에 MCU 같은 별도의 회로는 필요 없다.In this way, when only the initial division value and the division increasing rate are inputted to the FMCW code generator 180, the MM frequency divider 160 is adjusted to generate the FMCW in the VCO 140, and there is no need for an external circuit such as the MCU .

지금까지, PLL과 가변 DLL 기반의 FMCW 생성기에 대해 바람직한 실시예를 들어 상세히 설명하였다.Up to now, a PLL and a variable DLL-based FMCW generator have been described in detail with a preferred embodiment.

본 발명의 실시예에 따른 FMCW 생성기는, 가변 DLL(110)에 의해 FMCW 코드 생성기(180)의 클럭과 DSM(170)의 클럭이 분리되어, FMCW의 빠른 스윕 속도를 문제없이 따라갈 수 있다.The FMCW generator according to the embodiment of the present invention can separate the clock of the FMCW code generator 180 and the clock of the DSM 170 from each other by the variable DLL 110 and can follow the fast sweep rate of the FMCW without any problem.

특히, DSM(170)에서 소수값을 빠른 클럭으로 디더링(Dithering) 할 수 있도록 하여, Fractional Spur가 작아지고, 위상 잡음 특성도 더 좋아지게 된다.Particularly, the DSM 170 can dithering a decimal value to a fast clock, so that the fractional spur becomes smaller and the phase noise characteristic becomes better.

또한, PLL에 의ㅎ나 부궤환으로 인해, FMCW 출력 파형의 선형성을 보장할 수 있다.In addition, linear feedback of the FMCW output waveform can be ensured due to nested feedback on the PLL.

또한, 본 발명의 실시예에 따른 FMCW 생성기는, MCU가 필요 없는 간단한 구조를 사용함에도 불구하고, 선형적인 FMCW 파형을 만들고 동시에 고속 스윕을 가능하게 한다.In addition, the FMCW generator according to the embodiment of the present invention makes a linear FMCW waveform and enables a high speed sweep at the same time, even though a simple structure that does not require an MCU is used.

본 발명의 실시예에 따른 FMCW 생성기는, 지능형 자율주행 자동차에 사용될 고해상도 차량용 레이더 시스템에 적용될 수 있음은 물론, 그 밖의 다른 응용, 이를 테면, 군용 및 민간 레이더 시스템에 적용하는 것이 가능하다.The FMCW generator according to the embodiment of the present invention can be applied to a high-resolution vehicle radar system to be used in an intelligent autonomous vehicle, as well as to other applications, such as military and civilian radar systems.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the spirit and scope of the present invention.

110 : 가변 DLL(Programmable Delay Locked Loop)
120 : 합산기 125 : PFD(Phase Frequency Detector)
130 : 전하 펌프 135 : 루프 필터(Loop Filter)
140 : VCO(Voltage Controlled Oscillator)
150 : PA(Power Amplifier) 160 : MM 분주기(Multi Modulus Divider)
170 : DSM(Delta Sigma Modulator)
180 : FMCW 코드 생성기110: Variable DLL (Programmable Delay Locked Loop)
120: adder 125: PFD (Phase Frequency Detector)
130: charge pump 135: loop filter (Loop Filter)
140: Voltage Controlled Oscillator (VCO)
150: Power Amplifier (PA) 160: MM Multi-module Divider
170: DSM (Delta Sigma Modulator)
180: FMCW code generator

Claims (12)

VCO(Voltage Controlled Oscillator)로 FMCW(Frequency Modulated Continuous Wave)를 생성하여 출력하는 PLL(Phase Locked Loop);
VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 분주기; 및
입력되는 초기 분주값 및 분주 증가율을 기초로, 분주기의 분주값을 조정하는 분주 제어기;를 포함하는 것을 특징으로 하는 FMCW 생성기.
A PLL (Phase Locked Loop) for generating and outputting a frequency modulated continuous wave (FMCW) using a VCO (Voltage Controlled Oscillator);
A frequency divider that divides the output frequency of the VCO and applies it to the input terminal of the PLL; And
And a division controller for adjusting a frequency division value of the frequency divider on the basis of the input initial frequency division value and the frequency division increasing rate.
청구항 1에 있어서,
외부 클럭의 주파수를 체배하여 PLL의 입력단으로 인가하는 DLL(Delay Locked Loop);을 더 포함하는 것을 특징으로 하는 FMCW 생성기.
The method according to claim 1,
And a DLL (Delay Locked Loop) that multiplies the frequency of the external clock and applies it to the input terminal of the PLL.
청구항 2에 있어서,
DLL은,VCO에 의한 주파수 스윕에 의해 발생하는 잡음을 줄이기 위해, 외부 클럭의 주파수를 체배하여 PLL의 입력단으로 인가하는 것을 특징으로 하는 FMCW 생성기.
The method of claim 2,
Wherein the DLL multiplies the frequency of the external clock and applies it to the input terminal of the PLL in order to reduce noise caused by the frequency sweep by the VCO.
청구항 2에 있어서,
체배율은,
주파수 스윕 속도에 따라 가변되는 것을 특징으로 하는 FMCW 생성기.
The method of claim 2,
As a result,
And is variable according to a frequency sweep rate.
청구항 2에 있어서,
초기 분주값은, 정수값과 소수값을 포함하고,
분주 증가율은, 소수값이 증가되는 시간 카운트값인 것을 특징으로 하는 FMCW 생성기.
The method of claim 2,
The initial dispense value includes an integer value and a decimal value,
Wherein the frequency division increasing rate is a time count value at which the decimal value is increased.
청구항 5에 있어서,
분주 제어기는,
정수값과 소수값으로 표현되는 분주값을 델타-시그마 변조하여 분주기로 인가하는 DSM(Delta Sigma Modulator);을 포함하는 것을 특징으로 하는 FMCW 생성기.
The method of claim 5,
The dispensing controller,
And a DSM (Delta Sigma Modulator) for delta-sigma modulating the frequency division value expressed by an integer value and a decimal value and applying the delta-sigma modulation in a frequency-divided manner.
청구항 6에 있어서,
DSM은,
분주기의 출력 신호를 기준 클럭으로 이용하여 델타-시그마 변조를 수행하는 것을 특징으로 하는 FMCW 생성기.
The method of claim 6,
The DSM,
Wherein the delta-sigma modulation is performed using an output signal of the frequency divider as a reference clock.
청구항 7에 있어서,
분주 제어기는,
DLL에 입력되는 외부 클럭을 기준 클럭으로 이용하여 분주값을 생성하는 것을 특징으로 하는 FMCW 생성기.
The method of claim 7,
The dispensing controller,
And generates a frequency division value by using an external clock input to the DLL as a reference clock.
청구항 8에 있어서,
분주 제어기는,
분주 증가율에 따라 소수값을 증가시키면서 분주값을 생성하는 것을 특징으로 하는 FMCW 생성기.
The method of claim 8,
The dispensing controller,
And generates a frequency division value while increasing a decimal value according to a frequency division increasing rate.
PLL(Phase Locked Loop)에 포함된 VCO(Voltage Controlled Oscillator)가, FMCW(Frequency Modulated Continuous Wave)를 생성하여 출력하는 단계;
입력되는 초기 분주값 및 분주 증가율을 기초로, 분주값을 조정하는 단계;
분주기가, VCO의 출력 주파수를 조정단계에서 조정되는 분주값으로 분주하여, PLL의 입력단으로 인가하는 단계;를 포함하는 것을 특징으로 하는 FMCW 생성 방법.
A VCO (Voltage Controlled Oscillator) included in a PLL (Phase Locked Loop) generates and outputs a frequency modulated continuous wave (FMCW);
Adjusting the frequency division value based on the input initial frequency division value and the frequency division increasing rate;
Dividing the output frequency of the VCO by a frequency division value adjusted in the adjustment step and applying the divided frequency to an input terminal of the PLL.
VCO(Voltage Controlled Oscillator)로 FMCW(Frequency Modulated Continuous Wave)를 생성하여 출력하는 PLL(Phase Locked Loop);
VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 분주기;를 포함하고,
분주기는,
초기 분주값 및 분주 증가율을 기초로 결정된 분주값에 의해 분주율이 조정되는 것을 특징으로 하는 FMCW 생성기.
A PLL (Phase Locked Loop) for generating and outputting a frequency modulated continuous wave (FMCW) using a VCO (Voltage Controlled Oscillator);
Dividing the output frequency of the VCO and applying it to an input terminal of the PLL,
The frequency divider,
Wherein the frequency division ratio is adjusted by the frequency division value determined based on the initial frequency division value and the frequency division increasing rate.
PLL(Phase Locked Loop)에 포함된 VCO(Voltage Controlled Oscillator)가, FMCW(Frequency Modulated Continuous Wave)를 생성하여 출력하는 단계; 및
분주기가, VCO의 출력 주파수를 분주하여, PLL의 입력단으로 인가하는 단계;를 포함하고,
분주기는,
초기 분주값 및 분주 증가율을 기초로 결정된 분주값에 의해 분주율이 조정되는 것을 특징으로 하는 FMCW 생성 방법.
A VCO (Voltage Controlled Oscillator) included in a PLL (Phase Locked Loop) generates and outputs a frequency modulated continuous wave (FMCW); And
Dividing the frequency of the output of the VCO to the input of the PLL,
The frequency divider,
Wherein the frequency division ratio is adjusted by a frequency division value determined on the basis of the initial frequency division value and the frequency division increasing rate.
KR1020160096712A 2016-07-29 2016-07-29 FMCW Generating Device and Method based on PLL and Programmable DLL KR20180013261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096712A KR20180013261A (en) 2016-07-29 2016-07-29 FMCW Generating Device and Method based on PLL and Programmable DLL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096712A KR20180013261A (en) 2016-07-29 2016-07-29 FMCW Generating Device and Method based on PLL and Programmable DLL

Publications (1)

Publication Number Publication Date
KR20180013261A true KR20180013261A (en) 2018-02-07

Family

ID=61203908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096712A KR20180013261A (en) 2016-07-29 2016-07-29 FMCW Generating Device and Method based on PLL and Programmable DLL

Country Status (1)

Country Link
KR (1) KR20180013261A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784215A (en) * 2019-11-27 2020-02-11 成都赛英科技有限公司 System for generating center frequency variable high-speed linear frequency modulation signal based on phase-locked loop
WO2020185213A1 (en) * 2019-03-12 2020-09-17 Intel Corporation Method and apparatus for generating frequency modulated continuous wave signal
KR20210077267A (en) * 2019-12-17 2021-06-25 현대오트론 주식회사 Method and apparatus for time-to-digital conversion in LiDAR system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020185213A1 (en) * 2019-03-12 2020-09-17 Intel Corporation Method and apparatus for generating frequency modulated continuous wave signal
US12078747B2 (en) 2019-03-12 2024-09-03 Apple Inc. Method and apparatus for generating frequency modulated continuous wave signal
CN110784215A (en) * 2019-11-27 2020-02-11 成都赛英科技有限公司 System for generating center frequency variable high-speed linear frequency modulation signal based on phase-locked loop
CN110784215B (en) * 2019-11-27 2023-04-07 成都赛英科技有限公司 System for generating center frequency variable high-speed linear frequency modulation signal based on phase-locked loop
KR20210077267A (en) * 2019-12-17 2021-06-25 현대오트론 주식회사 Method and apparatus for time-to-digital conversion in LiDAR system
US11381246B2 (en) 2019-12-17 2022-07-05 Hyundai Mobis Co., Ltd. Time-to-digital converter and converting methods

Similar Documents

Publication Publication Date Title
EP3618281B1 (en) Parallel fractional-n phase locked loop circuit
CN107026646B (en) Digital phase-locked loop
EP2283576B1 (en) Integrated ramp, sweep fractional frequency synthesizer on an integrated circuit chip
USRE49519E1 (en) Generation of fast frequency ramps
JP2960730B2 (en) Phase locked loop frequency synthesizer
WO2018145326A1 (en) Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter
EP0897616A1 (en) Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JPS61245629A (en) N fraction type frequency synthesizer
US7714666B2 (en) Phase locked loop frequency synthesizer and method for modulating the same
US10862427B1 (en) Advanced multi-gain calibration for direct modulation synthesizer
US9219487B1 (en) Frequency ramp generation in PLL based RF frontend
KR20100031892A (en) Two-point phase modulator and conversion gain calibration method thereof
JPH11234129A (en) Frequency synthesizer and method therefor
KR20180013261A (en) FMCW Generating Device and Method based on PLL and Programmable DLL
US20200177194A1 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
US7579916B1 (en) Low noise frequency synthesizer
KR20150088661A (en) Synthesizing Method of Signal having Variable Frequency and Synthesizer of Signal having Variable Frequency
KR20150045125A (en) Frequency Modulated Continuous Wave radar system and its operating method
US20160006421A1 (en) Frequency synthesiser circuit
EP1543622B1 (en) Waveform lineariser
JP2008224350A (en) Oscillation device, radar apparatus employing the same and method for controlling the same
KR101898585B1 (en) Spread Spectrum Clock generator based on Digitally Controlled Oscillator
US8422536B2 (en) Spread spectrum clock signal generator method and system