KR20170129078A - Liquid crystal display and manufacturing method thereof - Google Patents

Liquid crystal display and manufacturing method thereof Download PDF

Info

Publication number
KR20170129078A
KR20170129078A KR1020170147821A KR20170147821A KR20170129078A KR 20170129078 A KR20170129078 A KR 20170129078A KR 1020170147821 A KR1020170147821 A KR 1020170147821A KR 20170147821 A KR20170147821 A KR 20170147821A KR 20170129078 A KR20170129078 A KR 20170129078A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
substrate
crystal layer
voltage
Prior art date
Application number
KR1020170147821A
Other languages
Korean (ko)
Other versions
KR101893892B1 (en
Inventor
권오정
홍승호
이혁진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170147821A priority Critical patent/KR101893892B1/en
Publication of KR20170129078A publication Critical patent/KR20170129078A/en
Application granted granted Critical
Publication of KR101893892B1 publication Critical patent/KR101893892B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

A liquid crystal display device and a method of manufacturing the same are provided. The liquid crystal display according to an embodiment of the present invention includes a first substrate, a second substrate facing the first substrate, a liquid crystal layer interposed between the first substrate and the second substrate and including liquid crystal molecules, a first electrode disposed on the first substrate, an insulating film disposed on the first electrode, a second electrode disposed on the insulating film, and a third electrode located on the second substrate. The second electrode has a structure including a plurality of branch parts and slits between adjacent branch parts. The widths of the slits are two times to five times larger than the widths of the branch parts. Response speed can be improved.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a manufacturing method thereof.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.The liquid crystal display device is one of the most widely used flat panel display devices and is composed of two display panels having an electric field generating electrode such as a pixel electrode and a common electrode and a liquid crystal layer interposed therebetween.

전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.A voltage is applied to the electric field generating electrode to generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of the incident light to display an image.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.The liquid crystal display device further includes a switching element connected to each pixel electrode, and a plurality of signal lines such as a gate line and a data line for controlling the switching element to apply a voltage to the pixel electrode.

이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치가 대비비가 크고, 기준 시야각이 넓어서 각광받고 있다.Of these liquid crystal display devices, a vertically aligned mode liquid crystal display device in which the long axes of liquid crystal molecules are arranged perpendicular to the display panel in the absence of an electric field has a large contrast ratio and a wide viewing angle .

특히, 수직 배향 방식의 액정 표시 장치 가운데 하부 표시판에 미세 슬릿 구조를 갖는 전극을 형성하고, 상부 표시판에 통판 모양의 전극을 형성하여 각각의 전극에 전압을 인가할 수 있다. 하지만, 미세 슬릿의 폭이 작게 설계됨에 따라 전계(field)의 왜곡이 커서 액정이 눕는 정도가 전극이 존재하는 부분과 전극 가장자리 부분, 전극이 존재하지 않는 부분에서 모두 다르게 되어 투과율의 저하 및 응답 시간의 저하와 같은 현상이 발생한다.In particular, among the liquid crystal display devices of the vertical alignment type, an electrode having a fine slit structure may be formed on a lower display panel, and a bar-shaped electrode may be formed on an upper display panel to apply a voltage to each electrode. However, as the width of the fine slit is designed to be small, the distortion of the field is large, so that the degree of the liquid crystal lie is different in the portion where the electrode exists, the edge portion of the electrode and the portion where the electrode does not exist, A phenomenon such as a drop in the temperature is caused.

본 발명이 해결하고자 하는 과제는 전계의 왜곡을 줄이고 응답 속도를 개선한 액정 표시 장치 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device with reduced distortion of an electric field and improved response speed and a method of manufacturing the same.

본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판과 마주보는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층, 상기 제1 기판 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 절연막, 상기 절연막 위에 위치하는 제2 전극 그리고 상기 제2 기판 위에 위치하는 제3 전극을 포함하고, 상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조를 갖고, 상기 슬릿의 폭은 상기 가지부의 폭보다 2배 이상 5배 이하이다.A liquid crystal display device according to an embodiment of the present invention includes a first substrate, a second substrate facing the first substrate, a liquid crystal layer interposed between the first substrate and the second substrate, A first electrode located on the first substrate, an insulating film located on the first electrode, a second electrode positioned on the insulating film, and a third electrode positioned on the second substrate, And a slit between the branch portions and the adjacent branch portions, wherein the width of the slit is at least two times and not more than five times the width of the branch portions.

상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 위치하는 배향막을 더 포함할 수 있다. And an alignment layer disposed on at least one of the second electrode and the third electrode.

상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함할 수 있다. At least one of the liquid crystal layer and the alignment layer may include an alignment assistant.

상기 제1 전극 및 상기 제3 전극은 통판 모양일 수 있다. The first electrode and the third electrode may be in the form of a channel.

상기 제1 전극에 인가되는 전압을 제1 전압, 상기 제2 전극에 인가되는 전압을 제2 전압, 상기 제3 전극에 인가되는 전압을 제3 전압이라고 할 때, 상기 제1 전압과 상기 제2 전압이 서로 다른 값을 갖도록 초기 인가한 후 순차적으로 상기 제1 전압이 상기 제2 전압과 같아지도록 인가한 상태에서 상기 액정층 및 상기 배향막 중 적어도 하나가 노광될 수 있다. Wherein when a voltage applied to the first electrode is a first voltage, a voltage applied to the second electrode is a second voltage, and a voltage applied to the third electrode is a third voltage, At least one of the liquid crystal layer and the alignment layer may be exposed in a state in which the first voltage is sequentially applied to the second electrode so that the first voltage has the same value as the second voltage.

상기 제1 전압을 상기 제2 전압보다 높거나 적어도 같도록 인가하여 상기 액정층 내에 존재하는 전계(field)가 평탄화된 상태에서 구동될 수 있다. The first voltage may be higher than or at least equal to the second voltage so that the field in the liquid crystal layer may be driven in a planarized state.

상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 클 수 있다. The width of the slit may be greater than the height of the cell gap of the liquid crystal layer.

상기 제2 전극의 가지부와 대응하는 상기 액정층 부분을 제1 영역이라 하고, 상기 제2 전극의 슬릿과 대응하는 상기 액정층 부분을 제2 영역이라 할 때, 상기 제1 영역의 액정 분자와 상기 제2 영역의 액정 분자의 배향 방향이 서로 다를 수 있다. The portion of the liquid crystal layer corresponding to the branch of the second electrode is referred to as a first region and the portion of the liquid crystal layer corresponding to the slit of the second electrode is referred to as a second region, The orientation directions of the liquid crystal molecules in the second region may be different from each other.

상기 제1 전극에 인가되는 전압을 제1 전압, 상기 제2 전극에 인가되는 전압을 제2 전압, 상기 제3 전극에 인가되는 전압을 제3 전압이라고 할 때, 상기 제1 전압과 상기 제2 전압이 서로 다른 값을 가지고 인가된 상태에서 상기 액정층 및 상기 배향막 중 적어도 하나가 노광될 수 있다. Wherein when a voltage applied to the first electrode is a first voltage, a voltage applied to the second electrode is a second voltage, and a voltage applied to the third electrode is a third voltage, At least one of the liquid crystal layer and the alignment layer may be exposed in a state in which voltages are applied with different values.

상기 제1 기판 위에 위치하는 게이트선, 상기 제1 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 상기 게이트선 및 상기 제2 박막 트랜지스터에 연결되어 있는 제3 박막 트랜지스터 그리고 상기 제3 박막 트랜지스터에 연결되어 있는 기준 전압선을 더 포함하고, 상기 제1 전극은 상기 제1 박막 트랜지스터에 연결되고, 상기 제2 전극은 상기 제2 박막 트랜지스터에 연결될 수 있다. A gate line disposed on the first substrate, a data line crossing the gate line, a first thin film transistor and a second thin film transistor connected to the gate line and the data line, A third thin film transistor connected to the second thin film transistor, and a reference voltage line connected to the third thin film transistor, wherein the first electrode is connected to the first thin film transistor, And may be connected to the second thin film transistor.

상기 제1 전극과 상기 제2 전극은 전기적으로 연결될 수 있다. The first electrode and the second electrode may be electrically connected.

상기 제2 전극은 가로 줄기부 및 이와 교차하는 세로 줄기부를 포함하는 십자형 줄기부 그리고 상기 십자형 줄기부로부터 뻗어 나온 상기 복수의 가지부를 포함할 수 있다. The second electrode may include a cross-shaped stem including a transverse stem and an intersecting longitudinal stem, and the plurality of branches extending from the cross-shaped stem.

상기 제2 전극은 상기 십자형 줄기부로부터 상기 복수의 가지부가 서로 다른 방향으로 뻗어 나온 복수의 영역을 포함할 수 있다. The second electrode may include a plurality of regions from which the plurality of branch portions extend from the cruciform stem portion in different directions.

상기 제2 전극의 가지부와 대응하는 상기 액정층 부분에 위치하는 상기 액정 분자는 상기 가지부가 뻗어 있는 방향을 따라 기울어질 수 있다. The liquid crystal molecules located in the liquid crystal layer portion corresponding to the branch portion of the second electrode may be inclined along the extending direction of the branch portions.

본 발명의 다른 실시예에 다른 액정 표시 장치 제조 방법은 제1 기판 위에 제1 전극을 형성하는 단계, 상기 제1 전극 위에 절연막을 형성하는 단계, 상기 절연막 위에 제2 전극을 형성하는 단계, 상기 제1 기판과 마주보는 제2 기판 위에 제3 전극을 형성하는 단계, 상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 배향막을 형성하는 단계, 상기 제1 기판과 상기 제2 기판을 합착하는 단계, 상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층을 형성하는 단계, 상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계, 상기 제1 전극에 인가되는 전압을 순차적으로 상기 제2 전극에 인가된 전압과 같아지도록 인가하는 단계, 그리고 상기 제1 전극에 인가되는 전압과 상기 제2 전극에 인가되는 전압이 같아진 상태에서 상기 액정층에 광을 조사하는 단계를 포함하고, 상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조로 형성되고, 상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함한다. Another method of manufacturing a liquid crystal display device according to another embodiment of the present invention includes the steps of forming a first electrode on a first substrate, forming an insulating film on the first electrode, forming a second electrode on the insulating film, Forming a third electrode on a second substrate facing the first substrate, forming an orientation film on at least one of the second electrode and the third electrode, attaching the first substrate and the second substrate, Forming a liquid crystal layer interposed between the first substrate and the second substrate and including liquid crystal molecules, applying different voltages to the first electrode and the second electrode, Applying a voltage so that the applied voltage is sequentially equal to the voltage applied to the second electrode, and applying a voltage applied to the first electrode to a voltage applied to the second electrode Wherein the second electrode is formed in a structure including a plurality of branch portions and slits between adjacent branch portions, at least one of the liquid crystal layer and the alignment layer And an orientation aid.

상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계에서 상기 제1 전극에 인가되는 전압과 상기 제3 전극에 인가되는 전압은 같을 수 있다. The voltage applied to the first electrode and the voltage applied to the third electrode may be the same in the step of applying different voltages to the first electrode and the second electrode.

상기 제1 전극 및 상기 제3 전극은 통판 모양으로 형성할 수 있다. The first electrode and the third electrode may be formed into a channel shape.

상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 크도록 형성할 수 있다. The width of the slit may be greater than the height of the cell gap of the liquid crystal layer.

상기 슬릿의 폭은 상기 가지부의 폭보다 2배 이상 5배 이하가 되도록 형성할 수 있다. The width of the slit may be two or more and five or less times the width of the branch portion.

상기 가지부의 폭은 상기 슬릿의 폭보다 2배 이상 크도록 형성할 수 있다. The width of the branch portion may be formed to be twice or more than the width of the slit.

본 발명의 또 다른 실시예에 따른 액정 표시 장치 제조 방법은 제1 기판 위에 제1 전극을 형성하는 단계, 상기 제1 전극 위에 절연막을 형성하는 단계, 상기 절연막 위에 제2 전극을 형성하는 단계, 상기 제1 기판과 마주보는 제2 기판 위에 제3 전극을 형성하는 단계, 상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 배향막을 형성하는 단계, 상기 제1 기판과 상기 제2 기판을 합착하는 단계, 상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층을 형성하는 단계, 상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계 그리고 상기 제1 전극과 상기 제2 전극에 서로 다른 전압이 인가된 상태에서 상기 액정층에 광을 조사하는 단계를 포함하고, 상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조로 형성되고, 상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, comprising: forming a first electrode on a first substrate; forming an insulating film on the first electrode; forming a second electrode on the insulating film; Forming a third electrode on a second substrate facing the first substrate, forming an orientation film on at least one of the second electrode and the third electrode, attaching the first substrate and the second substrate together Forming a liquid crystal layer interposed between the first substrate and the second substrate and including liquid crystal molecules, applying a different voltage to the first electrode and the second electrode, And irradiating the liquid crystal layer with light in a state where different voltages are applied to the second electrode, wherein the second electrode includes a plurality of branches and a plurality of slits Is formed from a structure including, a liquid crystal layer and at least one of the alignment layer comprises an alignment aid.

상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계에서 상기 제1 전극에 인가되는 전압과 상기 제3 전극에 인가되는 전압은 같을 수 있다. The voltage applied to the first electrode and the voltage applied to the third electrode may be the same in the step of applying different voltages to the first electrode and the second electrode.

상기 제1 전극과 상시 제2 전극에 서로 다른 전압이 인가된 상태에서 상기 액정층에 광을 조사하는 단계는 상기 제2 전극의 가지부와 대응하는 상기 액정층 부분을 제1 영역이라 하고, 상기 제2 전극의 슬릿과 대응하는 상기 액정층 부분을 제2 영역이라 할 때, 상기 제1 영역의 액정 분자와 상기 제2 영역의 액정 분자의 배향 방향이 서로 다른 상태에서 상기 액정층에 광을 조사할 수 있다. Wherein the step of irradiating light to the liquid crystal layer in a state where different voltages are applied to the first electrode and the second electrode are referred to as a first region and the liquid crystal layer portion corresponding to the branch portion of the second electrode is referred to as a first region, And a portion of the liquid crystal layer corresponding to the slit of the second electrode is referred to as a second region, light is irradiated to the liquid crystal layer in a state in which the liquid crystal molecules of the first region and the liquid crystal molecules of the second region have different alignment directions can do.

상기 제1 전극 및 상기 제3 전극은 통판 모양으로 형성할 수 있다. The first electrode and the third electrode may be formed into a channel shape.

상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 크도록 형성할 수 있다. 본 발명의 또 다른 실시예에 다른 액정 표시 장치는 제1 기판, 상기 제1 기판과 마주보는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층, 상기 제1 기판 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 절연막, 상기 절연막 위에 위치하는 제2 전극 그리고 상기 제2 기판 위에 위치하는 제3 전극을 포함하고, 상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조를 갖고, 상기 가지부의 폭은 상기 슬릿의 폭보다 2배 이상 5배 이하이다. The width of the slit may be greater than the height of the cell gap of the liquid crystal layer. Another liquid crystal display device according to another embodiment of the present invention includes a first substrate, a second substrate facing the first substrate, a liquid crystal layer interposed between the first substrate and the second substrate, A first electrode positioned on the first substrate, an insulating film positioned on the first electrode, a second electrode positioned on the insulating film, and a third electrode positioned on the second substrate, And the width of the branch portion is two times or more and five times or less than the width of the slit.

이와 같이 본 발명의 한 실시예에 따르면, 전극의 가지부의 폭을 슬릿의 폭보다 충분히 크게 형성하고, 프리틸트를 형성함으로써 전계의 왜곡을 줄이고, 응답 속도를 개선할 수 있다.As described above, according to the embodiment of the present invention, the width of the branch portion of the electrode is formed to be sufficiently larger than the width of the slit, and distortion of the electric field can be reduced and the response speed can be improved by forming the pretilt.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 나타내는 배치도이다.
도 2는 도 1의 절단선 II-II'을 따라 자른 단면도이고, 도 3은 도 1의 절단선 III-III'을 따라 자른 단면도이다.
도 4는 도 1의 실시예에서 전계 노광시 전계 방향을 나타내는 개략적인 단면도이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 액정 표시 장치를 제조하기 위한 선경사각을 형성하는 방법을 나타내는 단면도들이다.
도 8은 도 4 내지 도 7의 실시예에 따라 제조된 액정 표시 장치의 구동시의 전계 방향을 나타내는 개략적인 단면도이다.
도 9는 도 1에서 나타낸 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 10은 도 1에서 나타낸 액정 표시 장치의 화소에 인가되는 신호의 파형도이다.
1 is a layout diagram showing a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1, and FIG. 3 is a cross-sectional view taken along a line III-III' of FIG.
4 is a schematic cross-sectional view showing the electric field direction in the field exposure in the embodiment of FIG.
5 to 7 are cross-sectional views illustrating a method of forming a pre-scan square for manufacturing a liquid crystal display device according to an embodiment of the present invention.
8 is a schematic cross-sectional view showing the direction of an electric field at the time of driving the liquid crystal display device manufactured according to the embodiment of Figs. 4 to 7. Fig.
9 is an equivalent circuit diagram of one pixel of the liquid crystal display device shown in FIG.
10 is a waveform diagram of a signal applied to a pixel of the liquid crystal display device shown in FIG.

첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Also, when a layer is referred to as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. Like numbers refer to like elements throughout the specification.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 나타내는 배치도이다. 도 2는 도 1의 절단선 II-II'을 따라 자른 단면도이고, 도 3은 도 1의 절단선 III-III'을 따라 자른 단면도이다.1 is a layout diagram showing a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1, and FIG. 3 is a cross-sectional view taken along a line III-III' of FIG.

도 1 내지 도 3을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 개재되어 있고 액정 분자(310)를 포함하는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(미도시)를 포함한다.1 to 3, the liquid crystal display according to the present embodiment includes a lower display panel 100 and an upper display panel 200 facing each other, and a liquid crystal layer 310 interposed between the two display panels 100 and 200, And a pair of polarizers (not shown) attached to the outer surfaces of the display panels 100 and 200.

먼저, 상부 표시판(200)에 대하여 설명하기로 한다.First, the upper display panel 200 will be described.

상부 표시판(200)은 제2 기판에 해당하고, 투명하고 절연성을 갖는 상부 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 추후 설명할 하부 표시판(100)에 위치하는 화소 전극(191, 300) 사이의 빛 샘을 막는다. 차광 부재(220)는 게이트선(121) 및 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.The upper substrate 200 corresponds to the second substrate, and a light blocking member 220 is formed on the upper substrate 210 which is transparent and insulating. The light shielding member 220 is also called a black matrix and blocks light spots between the pixel electrodes 191 and 300 located on the lower panel 100 to be described later. The light shielding member 220 may be composed of a portion corresponding to the gate line 121 and the data line 171 and a portion corresponding to the thin film transistor.

차광 부재(220)는 상부 기판(110) 대신에 하부 기판(110) 위에 형성될 수도 있다.The light shielding member 220 may be formed on the lower substrate 110 instead of the upper substrate 110.

차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.An overcoat 250 is formed on the light shielding member 220. The cover film 250 can be made of an insulating material and provides a flat surface. The cover film 250 may be omitted.

덮개막(250) 위에는 제3 전극에 해당하는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)은 화소 영역에서 통판(plate) 모양으로 형성될 수 있다. 통판(plate) 모양은 쪼개지지 아니한 통짜 그대로의 판 모양을 말한다. A common electrode 270 corresponding to the third electrode is formed on the lid 250. Here, the common electrode 270 may be formed in a plate shape in the pixel region. The shape of a plate is the shape of a plate, which is not split.

다음, 하부 표시판(100)에 대하여 설명하기로 한다.Next, the lower panel 100 will be described.

제1 기판에 해당하고, 절연성을 갖는 하부 기판(110) 위에 복수의 게이트선(121)이 위치한다. 하부 기판(110)은 화소 영역을 포함한다. 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.A plurality of gate lines 121 are disposed on the lower substrate 110, which corresponds to the first substrate, and has insulation properties. The lower substrate 110 includes pixel regions. The gate line 121 transmits the gate signal and extends mainly in the horizontal direction. The gate line 121 includes a first gate electrode 124a, a second gate electrode 124b, a third gate electrode 124c, and a wide end (not shown) for connection to another layer or external drive circuit do.

게이트선(121) 위에는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 위치한다. On the gate line 121, a gate insulating film 140 made of an insulating material such as silicon nitride is formed. The first semiconductor 154a, the second semiconductor 154b, and the third semiconductor 154c are positioned on the gate insulating film 140. [

제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)가 위치한다. A plurality of resistive contact members 163a, 165a, 163b, 165b, 163c, and 165c are disposed on the first semiconductor 154a, the second semiconductor 154b, and the third semiconductor 154c.

저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c) 및 게이트 절연막(140) 위에 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c), 그리고 기준 전압선(177)을 포함하는 데이터 도전체(171, 173c, 175a, 175b, 175c, 177)가 위치한다.A plurality of data lines 171 including a first source electrode 173a and a second source electrode 173b over the resistive contact members 163a, 165a, 163b, 165b, 163c and 165c and the gate insulating film 140, The data conductors 171, 173c, 175a, and 175b including the first drain electrode 175a, the second drain electrode 175b, the third source electrode 173a, and the third drain electrode 175c and the reference voltage line 177, 175b, 175c, 177 are located.

상기 데이터 도전체 및 그 아래에 위치하는 반도체와 저항성 접촉 부재는 하나의 마스크를 사용하여 동시에 형성할 수 있다.The data conductor and the semiconductor and the resistive contact member located under the data conductor can be simultaneously formed using one mask.

데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝부분(미도시)을 포함한다.The data line 171 includes a wide end portion (not shown) for connection with another layer or an external driving circuit.

기준 전압선(177)은 데이터선(171)과 평행한 두 세로부(177a)와 두 세로부(177a)를 서로 연결하는 가로부(177b)를 포함한다. 기준 전압선(177)의 두 세로부(177a)를 가로부(177b)로 연결함으로써, 기준 전압선(177)에 흐르는 신호의 지연을 방지할 수 있다.The reference voltage line 177 includes two vertical portions 177a parallel to the data line 171 and a vertical portion 177b connecting the two vertical portions 177a to each other. By connecting the two vertical portions 177a of the reference voltage line 177 with the lateral portion 177b, it is possible to prevent a delay of a signal flowing through the reference voltage line 177. [

기준 전압선(177)의 세로부(177a)는 화소 전극(191, 300)과 데이터선(171) 사이에 위치하고, 기준 전압선(177)은 제3 드레인 전극(175c)과 연결된다. 기준 전압선(177)의 가로부(177b)는 화소 전극(191, 300)과 게이트선(121) 사이에 위치한다. 이에 따라, 기준 전압선(177)은 화소 전극(191, 300)과 데이터선(171) 사이, 그리고 화소 전극(191, 300)과 게이트선(121) 사이의 신호 간섭을 줄일 수 있다.The vertical portion 177a of the reference voltage line 177 is located between the pixel electrodes 191 and 300 and the data line 171 and the reference voltage line 177 is connected to the third drain electrode 175c. The horizontal portion 177b of the reference voltage line 177 is located between the pixel electrodes 191 and 300 and the gate line 121. [ The reference voltage line 177 can reduce signal interference between the pixel electrodes 191 and 300 and the data line 171 and between the pixel electrodes 191 and 300 and the gate line 121.

제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(Qc)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.The first gate electrode 124a, the first source electrode 173a and the first drain electrode 175a together with the first semiconductor 154a form a first thin film transistor Qa, Is formed in the semiconductor portion 154a between the first source electrode 173a and the first drain electrode 175a. Similarly, the second gate electrode 124b, the second source electrode 173b, and the second drain electrode 175b together with the second semiconductor 154b form a second thin film transistor Qb, The third source electrode 173c and the third drain electrode 175b are formed in the semiconductor portion 154b between the second source electrode 173b and the second drain electrode 175b. The channel portion of the thin film transistor forms a semiconductor portion 154c between the third source electrode 173c and the third drain electrode 175c, As shown in FIG.

데이터 도전체(171, 173c, 175a, 175b, 175c, 177) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 제1 패시베이션막(passivation layer)(180a)이 형성되어 있다. 제1 패시베이션막(180a)은 질화 규소와 산화 규소 따위의 무기 절연물로 만들어질 수 있다.A first passivation layer 180a is formed on the data conductors 171, 173c, 175a, 175b, 175c, and 177 and the exposed semiconductors 154a, 154b, and 154c. The first passivation film 180a may be made of an inorganic insulating material such as silicon nitride and silicon oxide.

제1 패시베이션막(180a) 위에 유기막(230)이 위치한다. 유기막(230)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 포함한다. 제1 접촉 구멍(185a)은 제1 드레인 전극(175a)을 노출하고, 제2 접촉 구멍(185b)은 제2 드레인 전극(175b)을 노출한다. An organic film 230 is disposed on the first passivation film 180a. The organic film 230 includes a first contact hole 185a and a second contact hole 185b. The first contact hole 185a exposes the first drain electrode 175a and the second contact hole 185b exposes the second drain electrode 175b.

유기막(230)은 평탄화 역할을 할 수 있고, 색필터일 수 있다. 색필터로 사용된 유기막(230)은 화소 전극(191, 300)의 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색 필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.The organic layer 230 may serve as a planarization layer and may be a color filter. The organic film 230 used as the color filter can be elongated in the longitudinal direction along the columns of the pixel electrodes 191 and 300. Each color filter 230 may display one of the primary colors, such as the three primary colors of red, green, and blue. However, it is not limited to the three primary colors of red, green, and blue, and one of cyan, magenta, yellow, and white colors may be displayed.

유기막(230) 위에 덮개막(180b)이 위치한다. 덮개막(180b)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(180b) 위에는 제1 전극(191)이 위치한다. 제1 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A cover film 180b is placed on the organic film 230. [ The cover film 180b can be made of an insulating material, preventing the color filter 230 from being exposed and providing a flat surface. The first electrode 191 is located on the cover film 180b. The first electrode 191 may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium, or an alloy thereof.

제1 전극(191) 위에 제2 패시베이션막(180c)이 위치한다. 제2 패시베이션막(180c)은 제1 전극(191)을 노출하는 더미 홀(183)을 포함한다. 제2 패시베이션막(180c) 위에 더미 패턴(83)과 제2 전극(300)이 위치한다. 더미 패턴(83)은 제1 접촉 구멍(185a)과 더미 홀(183)을 채우도록 형성됨으로써 제1 드레인 전극(175a)과 제1 전극(191)을 전기적으로 연결한다. A second passivation film 180c is located on the first electrode 191. [ The second passivation film 180c includes a dummy hole 183 for exposing the first electrode 191. [ The dummy pattern 83 and the second electrode 300 are located on the second passivation film 180c. The dummy pattern 83 is formed to fill the first contact hole 185a and the dummy hole 183 to electrically connect the first drain electrode 175a and the first electrode 191. [

제2 전극(300)의 세로 줄기부(330)의 한 쪽 끝부분이 길게 뻗어 나와 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 전기적으로 연결된다.One end of the vertical stripe portion 330 of the second electrode 300 is elongated and electrically connected to the second drain electrode 175b through the second contact hole 185b.

제2 전극(300)은 단위 화소 영역 대부분에 위치하고 있으며, 슬릿 구조를 갖는다. 슬릿 구조로 형성된 제2 전극(300)의 전체적인 모양은 사각형이며, 가로 줄기부(320) 및 이와 교차하는 세로 줄기부(330)로 이루어진 십자형 줄기부를 포함한다. 또한, 가로 줄기부(320)와 세로 줄기부(330)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 가지부(340)를 포함한다. 이웃하는 가지부(340) 사이에 제2 전극(300)이 존재하지 않는 부분이 슬릿에 해당한다.The second electrode 300 is located in most of the unit pixel region and has a slit structure. The overall shape of the second electrode 300 formed by the slit structure is a quadrangle and includes a cruciform stem comprising a transverse stem 320 and an intersecting stem 330. In addition, the sub-regions are divided into four sub-regions by the transverse stem 320 and the longitudinal stem 330, and each sub-region includes a plurality of branches 340. The portion where the second electrode 300 is not present between the neighboring branch portions 340 corresponds to the slit.

도 3에 나타낸 바와 같이 가지부(340) 사이의 간격에 대응하는 슬릿의 폭(d2)은 가지부(340)의 폭(d1)과 비교할 때, 그 크기가 2배 이상 5배 이하일 수 있다. 또한, 슬릿의 폭(d2)은 액정층(3)의 셀 갭의 높이보다 클 수 있다.The width d2 of the slit corresponding to the interval between the branches 340 as shown in Fig. 3 may be 2 times or more and 5 times or less as large as the width d1 of the branch 340. The width d2 of the slit may be larger than the height of the cell gap of the liquid crystal layer 3. [

종래의 미세 슬릿 구조로 형성된 전극은 상기 가지부의 폭이 가능한 작게 형성되도록 설계하여 상기 가지부의 양쪽 가장자리에서 상기 가지부 위의 액정 분자를 강하게 밀어주는 힘이 필요하다. 또한, 상기 슬릿의 폭을 충분히 작도록 설계하여 상기 가지부 위에서 움직인 액정 분자들의 탄성력에 의해 전극이 없는 부분인 슬릿 위의 액정 분자들도 움직이기에 충분한 힘이 전달되어야 한다. 하지만, 이러한 경우 미세한 전극 패턴으로 인해 전계(field)의 왜곡이 심하여 액정 분자가 눕는 정도가 전극의 위, 전극의 가장 자리 부분, 그리고 슬릿 위에서 모두 다르게 되어 투과율의 저하 및 응답 시간의 저하가 발생한다. 또한, 미세 슬릿 구조의 경우, 패턴화하는데 어려움이 있고, 이웃하는 전극 사이에 쇼트가 날 가능성도 높다.The electrode formed by the conventional fine slit structure is required to be designed so that the width of the branch portions is as small as possible and a force is required to strongly push the liquid crystal molecules on the branch portions from both edges of the branch portions. In addition, the width of the slit is designed to be sufficiently small so that a sufficient force is required to move the liquid crystal molecules on the slit, which is a part where no electrode exists, by the elastic force of the liquid crystal molecules moving on the branch. However, in such a case, due to the fine electrode pattern, the distortion of the field is so severe that the degree of the liquid crystal molecules lie down on the electrode, the edge portion of the electrode, and the slit, resulting in a decrease in transmittance and a decrease in response time . Further, in the case of a fine slit structure, it is difficult to pattern and there is a high possibility that a short circuit occurs between neighboring electrodes.

하지만, 본 실시예에 따르면 가지부(340)의 폭(d1)이 이웃하는 가지부(340) 사이의 간격에 대응하는 슬릿의 폭(d2)보다 충분히 크게 형성함으로써 투과율 저하 및 응답 시간의 저하를 방지할 수 있다. 또한, 상대적으로 슬릿의 폭(d2)이 충분히 크기 때문에 상대적으로 패턴화하기 쉽고, 이웃하는 전극 간에 쇼트가 발생할 확률도 적어진다.However, according to the present embodiment, the width d1 of the branch 340 is formed to be sufficiently larger than the width d2 of the slit corresponding to the gap between the adjacent branch portions 340, . Also, since the width d2 of the slit is relatively large, it is relatively easy to pattern and the probability of occurrence of a short circuit between neighboring electrodes is also reduced.

슬릿의 폭(d2)이 커짐에 따라 전극이 없는 부분 위의 액정 분자들을 움직이기 위한 힘이 부족해진다. 이러한 문제를 해결하기 위해 본 실시예에 따르면, 제1 전극(191)에 인가되는 전압과 제2 전극(300)에 인가되는 전압이 서로 다른 값을 갖도록 초기 인가한 후에 순차적으로 제1 전극(191)에 인가되는 전압이 제2 전극(300)에 인가되는 전압과 같아지도록 전압을 인가한 상태에서 액정층(3) 또는 배향막(11, 21)을 노광한다. 그리고, 제1 전극(191)의 전압을 제2 전극(300)의 전압보다 높거나 적어도 같도록 인가하여 액정층(3) 내에 존재하는 전계(field)가 실질적으로 평탄화된 상태에서 구동한다. 이에 대해서는 이후 자세히 설명하기로 한다.As the width d2 of the slit becomes larger, the force for moving the liquid crystal molecules on the portion where the electrode is not present becomes insufficient. In order to solve this problem, according to the present embodiment, the voltage applied to the first electrode 191 and the voltage applied to the second electrode 300 are initially applied so as to have different values, and then sequentially applied to the first electrode 191 The liquid crystal layer 3 or the alignment films 11 and 21 are exposed in a state in which a voltage is applied so that the voltage applied to the liquid crystal layer 3 becomes equal to the voltage applied to the second electrode 300. [ The voltage of the first electrode 191 is higher than or at least equal to the voltage of the second electrode 300 so that the field in the liquid crystal layer 3 is driven in a substantially planarized state. This will be described in detail later.

앞에서 설명한 제2 전극(300)의 구조와 달리 가지부(340)의 폭(d1)이 슬릿의 폭(d2)보다 2배 이상 클 수도 있다.The width d1 of the branch 340 may be two times larger than the width d2 of the slit, unlike the structure of the second electrode 300 described above.

슬릿 구조를 갖는 제2 전극(300)을 구체적으로 설명하기로 한다.The second electrode 300 having a slit structure will be described in detail.

제2 전극(300)의 가지부(340)는 총 4개의 집단을 가질 수 있는데, 그 중 한 집단은 가로 줄기부(320) 또는 세로 줄기부(330)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 다른 한 집단은 가로 줄기부(320) 또는 세로 줄기부(330)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 다른 또 하나의 집단은 가로 줄기부(320) 또는 세로 줄기부(330)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 나머지 한 집단은 가로 줄기부(320) 또는 세로 줄기부(330)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다. 이웃하는 두 부영역의 가지부(340)는 서로 직교할 수 있다. 도시하지 않았으나 가지부(340)의 폭은 점진적으로 넓어질 수 있다.The branches 340 of the second electrode 300 can have a total of four populations, one of which extends obliquely from the transverse stem 320 or the stem 37 to the upper left, The other group extends obliquely from the transverse stem 320 or the stem base 330 in the upper right direction. Another group further extends from the transverse stem 320 or the stem stem 330 in the lower left direction and the other group extends from the stem stem 320 or the stem stem 330 in the lower right direction It extends obliquely. The branches 340 of the two adjacent sub-regions may be orthogonal to each other. Although not shown, the width of the branches 340 may gradually increase.

제1 전극(191)은 단위 화소 영역 내에서 사각 형상을 갖는 통판(plate) 모양일 수 있다. 통판(plate) 모양은 쪼개지지 아니한 통짜 그대로의 판 모양을 말한다.The first electrode 191 may be in the shape of a plate having a rectangular shape in the unit pixel region. The shape of a plate is the shape of a plate, which is not split.

단위 화소 영역은 게이트선(121)과 데이터선(171)이 교차하여 이루는 영역일 수 있으나, 반드시 이에 한정되는 것은 아니다.The unit pixel region may be an area formed by intersecting the gate line 121 and the data line 171, but is not limited thereto.

각 표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이 위치하고, 이들은 수직 배향막일 수 있다.On the inner surface of each of the display panels 100 and 200, alignment films 11 and 21 are disposed, and they may be vertical alignment films.

표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(미도시)가 구비되어 있는데, 두 편광자의 편광축은 직교하며 이중 한 편광축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.A polarizer (not shown) is provided on the outer surface of the display panels 100 and 200. The polarizing axes of the two polarizers are orthogonal and one of the polarizing axes is parallel to the gate line 121. In the case of a reflection type liquid crystal display device, one of the two polarizers may be omitted.

두 표시판(100, 200) 사이에는 액정층(3)이 들어있으며, 액정층(3)에포함된 액정 분자(310)는 음의 유전율 이방성을 가질 수 있다. 액정층(3)의 액정 분자(310)들은 장축이 제2 전극(300)의 가지부(340)의 길이 방향에 대략 평행한 방향을 따라 선경사(pretilt)를 가지고 있으며 전계가 가해지지 않은 상태에서 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다. 또한, 액정층(3)은 반응성 메소겐(reactive mesogen)을 포함하는 배향 보조제(50)를 더 포함하여, 이러한 배향 보조제(50)에 의하여 액정 분자(310)들은 그것의 장축이 제2 전극(300)의 미세 가지부(340)의 길이 방향에 대략 평행한 방향을 따라 선경사를 가질 수 있다.The liquid crystal layer 3 is contained between the two display panels 100 and 200 and the liquid crystal molecules 310 included in the liquid crystal layer 3 may have a negative dielectric anisotropy. The liquid crystal molecules 310 of the liquid crystal layer 3 have a linear gradient along the direction substantially parallel to the longitudinal direction of the branches 340 of the second electrode 300 and the electric field is not applied And may be oriented so as to be perpendicular to the surfaces of the two display panels 100 and 200. The liquid crystal layer 3 further includes an alignment assistant 50 including a reactive mesogen such that the liquid crystal molecules 310 are aligned with the long axis of the second electrode 300 may have a line inclination along a direction substantially parallel to the longitudinal direction of the fine branch portion 340.

본 발명의 다른 실시예에서는 액정층(3) 대신에 배향막(11, 21)에 상술한 배향 보조제가 포함될 수 있다. 이 때, 배향막(11, 21)은 주쇄(main-chain) 및 측쇄(side-chain)를 포함하며, 상기 배향 보조제는 상기 측쇄와 연결될 수 있고, 전기적으로 음성일 수 있다.In the other embodiment of the present invention, the above-described alignment aid may be included in the alignment films 11 and 21 instead of the liquid crystal layer 3. [ At this time, the alignment layers 11 and 21 include a main-chain and a side-chain, and the alignment-assisting agent may be connected to the side chain and may be electrically-negative.

이하에서는, 도 1 내지 도 7을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기로 한다. 도 4는 도 1의 실시예에서 전계 노광시 전계 방향을 나타내는 개략적인 단면도이다. 도 5 내지 도 7은 본 발명의 실시예에 따른 액정 표시 장치를 제조하기 위한 선경사각을 형성하는 방법을 나타내는 단면도들이다. 도 5 내지 도 7에 나타낸 선은 등전위선에 해당한다.Hereinafter, a method of manufacturing a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS. 1 to 7. FIG. 4 is a schematic cross-sectional view showing the electric field direction in the field exposure in the embodiment of FIG. 5 to 7 are cross-sectional views illustrating a method of forming a pre-scan square for manufacturing a liquid crystal display device according to an embodiment of the present invention. The lines shown in Figs. 5 to 7 correspond to an equipotential line.

도 1 내지 도 3을 참고하면, 먼저 제1 표시판(100)과 제2 표시판(200)을 각각 제조한다.1 to 3, the first display panel 100 and the second display panel 200 are manufactured first.

상부 표시판(200)은 다음과 같은 방법으로 제조한다.The upper display panel 200 is manufactured in the following manner.

상부 기판(210) 위에 차광 부재(220)를 형성한 후, 그 위에 덮개막(250)을 형성한다. 덮개막(250) 위에 공통 전극(270)을 형성한다. 공통 전극(270) 위에 배향막(21)을 형성한다.A light shielding member 220 is formed on the upper substrate 210, and a cover film 250 is formed thereon. A common electrode 270 is formed on the cover film 250. An alignment film 21 is formed on the common electrode 270.

하부 표시판(100)은 다음과 같은 방법으로 제조한다.The lower panel 100 is manufactured in the following manner.

하부 기판(110) 위에 복수의 박막을 적층 및 패터닝하여 게이트 전극(124a, 124b, 124c)을 포함하는 게이트선(121), 게이트 절연막(140), 반도체층(151, 154a, 154b, 154c), 소스 전극(173a, 173b, 173c)을 포함하는 데이터선(171), 드레인 전극(175a, 175b, 175c) 및 제1 패시베이션막(180a)을 차례로 형성한다. A plurality of thin films are stacked and patterned on the lower substrate 110 to form gate lines 121, a gate insulating film 140, semiconductor layers 151, 154a, 154b, and 154c including gate electrodes 124a, 124b, and 124c, The data line 171 including the source electrodes 173a, 173b and 173c, the drain electrodes 175a, 175b and 175c and the first passivation film 180a are formed in this order.

제1 패시베이션막(180a) 위에 유기막(230)을 형성한다.An organic film 230 is formed on the first passivation film 180a.

유기막(230) 위에 덮개막(180b)을 형성하고, 덮개막(180b) 위에 ITO 또는 IZO 따위의 도전층을 적층하고 패터닝하여 단위 화소 영역의 일부분에 위치하며 통판 모양인 제1 전극(191)을 형성한다. 이어서 제1 전극(191) 위에 제2 패시베이션막(180c)을 형성한다.A cover film 180b is formed on the organic film 230 and a conductive layer such as ITO or IZO is laminated on the cover film 180b and patterned to form a first electrode 191, . Next, a second passivation film 180c is formed on the first electrode 191.

제2 패시베이션막(180c)을 패터닝하여 제1 드레인 전극(175a)을 노출하는 제1 접촉 구멍(185a), 제2 드레인 전극(175b)을 노출하는 제2 접촉 구멍(185b), 및 제1 전극(191)을 노출하는 더미 홀(183)을 형성한다. The second passivation film 180c is patterned to form a first contact hole 185a for exposing the first drain electrode 175a, a second contact hole 185b for exposing the second drain electrode 175b, Thereby forming a dummy hole 183 which exposes the opening 191.

제2 패시베이션막(180c) 위에 ITO 또는 IZO 따위의 도전층을 적층하고 패터닝하여 제1 드레인 전극(175a)과 제1 전극(191)을 전기적으로 연결하는 더미 패턴(83)과 제2 전극(300)을 형성한다. 이어서 제2 전극(300) 위에 배향막(11)을 도포한다.A dummy pattern 83 for electrically connecting the first drain electrode 175a and the first electrode 191 and the second electrode 300 for electrically connecting the conductive layer such as ITO or IZO on the second passivation film 180c, ). Then, the alignment layer 11 is coated on the second electrode 300.

다음으로, 상기와 같은 방법으로 제조된 하부 표시판(100)과 상부 표시판(200)을 합착(assembly)하고, 그 사이에 액정 분자(310) 및 배향 보조제(50)의 혼합물을 주입하여 액정층(3)을 형성한다. 그러나 액정층(3)은 하부 표시판(100) 또는 상부 표시판(200) 위에 액정 분자(310) 및 배향 보조제(50)의 혼합물을 적하하는 방식으로 형성할 수도 있다. 본 실시예에서는 배향 보조제(50)가 액정층(3)에 포함되어 있으나, 다른 실시예로써 액정층(3)이 아닌 배향막(11, 21)에 배향 보조제(50)가 포함되도록 형성할 수 있다. Next, the lower panel 100 and the upper panel 200 manufactured as described above are assembled, and a mixture of the liquid crystal molecules 310 and the alignment aid 50 is injected therebetween to form a liquid crystal layer 3). However, the liquid crystal layer 3 may be formed by dropping a mixture of the liquid crystal molecules 310 and the alignment assistant 50 on the lower panel 100 or the upper panel 200. The alignment assistant 50 is included in the liquid crystal layer 3 but may be formed so as to include the alignment assistant 50 in the alignment layers 11 and 21 instead of the liquid crystal layer 3 in another embodiment .

다음으로 도 4를 참고하면, 제1 전극(191)과 제2 전극(300)에 전압을 인가한다. 제1 전극(191)에 인가되는 전압을 인가되는 전압을 제1 전압(V1), 제2 전극(300)에 인가되는 전압을 제2 전압(V2), 공통 전극(270)에 인가되는 전압을 제3 전압(V3)이라고 할 때, 제1 전압(V1)이 제2 전압(V2)보다 낮은 전압을 갖도록 하여 제1 전극(191)과 제2 전극(300)에 전압을 인가한다. 제1 전압(V1)과 제3 전압(V3)은 같을 수 있다. 구체적으로, 제1 전압(V1)과 제3 전압(V3)은 0이고, 제2 전압(V2)은 7V일 수 있다.Next, referring to FIG. 4, a voltage is applied to the first electrode 191 and the second electrode 300. A voltage applied to the first electrode 191 is referred to as a first voltage V1, a voltage applied to the second electrode 300 is referred to as a second voltage V2, and a voltage applied to the common electrode 270 The voltage is applied to the first electrode 191 and the second electrode 300 such that the first voltage V1 has a lower voltage than the second voltage V2. The first voltage V1 and the third voltage V3 may be the same. Specifically, the first voltage V1 and the third voltage V3 may be 0, and the second voltage V2 may be 7V.

즉, 제3 전압(V3)을 기준으로 제1 전압(V1)보다 제2 전압(V2)에 더 큰 전압을 인가함으로써 프린지 필드(E)를 형성한다. 발생된 프린지 필드(fringe field)에 의해 액정 분자(310)가 기울어진다. 이 때, 가지부(340) 위에 위치하는 액정 분자(310)와 가지부(340)의 가장 자리에 위치하는 액정 분자(310)들은 수직 전계 및 프린지 필드에 의해 기울어질 수 있으나, 슬릿에 위치하는 액정 분자(310)는 제1 전압(V1)과 제3 전압(V3)이 같기 때문에 방향성을 갖기 어렵다. 도 5에 나타난 바와 같이, 슬릿의 폭(d2)이 넓어 가지부(340)의 가장 자리에서 눕는 액정 분자(310)에 의한 탄성력이 약하기 때문에 액정 분자(340)는 표시판(100, 200)에 대해 수직 배향한 상태를 유지한다. 제2 전극(300)의 가지부(340)와 대응하는 액정층(3) 부분에 위치하는 액정 분자(310)는 가지부(340)가 뻗어 있는 방향으 따라 기울어 질 수 있다.That is, a fringe field E is formed by applying a larger voltage to the second voltage V2 than the first voltage V1 based on the third voltage V3. The liquid crystal molecules 310 are tilted by the generated fringe field. At this time, the liquid crystal molecules 310 located on the branches 340 and the liquid crystal molecules 310 located at the edges of the branches 340 may be inclined by the vertical electric field and the fringe field, The liquid crystal molecules 310 are difficult to have directionality because the first voltage V1 and the third voltage V3 are the same. 5, since the width d2 of the slit widens and the elastic force of the liquid crystal molecules 310 lying down at the edges of the branch portions 340 is weak, the liquid crystal molecules 340 are deformed with respect to the display plates 100 and 200 And maintains the vertically aligned state. The liquid crystal molecules 310 located at the portions of the liquid crystal layer 3 corresponding to the branches 340 of the second electrode 300 may be inclined along the extending direction of the branches 340. [

이 후, 제1 전압(V1)을 제2 전압(V2)과 같아지도록 순차적으로 증가시킬 수 있다. 또는 불연속적으로 최초 인가된 제1 전압(V1)보다 크고, 제2 전압(V2)보다 작은 전압을 제1 전극(191)에 인가할 수 있다. 이 때, 도 6에 나타난 바와 같이 슬릿에 위치하는 액정 분자(310)는 제1 전극(191)과 제3 전극(270) 사이에 전계에 의해 기울어질 수 있는 힘을 받게 되며, 가지부(340)의 가장 자리에 위치하는 액정 분자(310)가 기울어진 방향을 따라 약간 기울어진다.Thereafter, the first voltage V1 may be sequentially increased to be equal to the second voltage V2. Alternatively, a voltage smaller than the second voltage V2 may be applied to the first electrode 191, which is larger than the first voltage V1 initially applied discontinuously. 6, the liquid crystal molecules 310 located on the slit are subjected to a force that can be tilted by the electric field between the first electrode 191 and the third electrode 270, and the branches 340 The liquid crystal molecules 310 located at the edges of the liquid crystal molecules 310 are slightly inclined along the tilted direction.

다음으로, 도 7에 나타난 바와 같이 제1 전압(V1)을 제2 전압(V2)과 같아지도록 증가시키면 슬릿에 위치하는 액정 분자(310)는 가지부(340)의 가장 자리에 위치하는 액정 분자(310)가 기울어진 방향과 거의 동일하게 눕는다. 이러한 상태에서 액정층(3)을 노광한다. 이에 따라 액정 분자(310)는 선경사(pretilt)를 가질 수 있다.7, when the first voltage V1 is increased to be equal to the second voltage V2, the liquid crystal molecules 310 located at the slits are separated from the liquid crystal molecules 310 located at the edges of the branches 340 So that it lies almost in the same direction as the tilting direction. In this state, the liquid crystal layer 3 is exposed. Accordingly, the liquid crystal molecules 310 may have a pretilt.

도 8은 도 4 내지 도 7의 실시예에 따라 제조된 액정 표시 장치의 구동시의 전계 방향을 나타내는 개략적인 단면도이다.8 is a schematic cross-sectional view showing the direction of an electric field at the time of driving the liquid crystal display device manufactured according to the embodiment of Figs. 4 to 7. Fig.

도 8을 참고하면, 도 4 내지 도 7에서 나타낸 실시예에 따라 제조된 액정 표시 장치는 다음과 같은 조건으로 구동될 수 있다. 제1 전극(191)에 인가되는 제1 전압(V1)을 제2 전극(300)에 인가되는 제2 전압(V2)보다 높거나 적어도 같도록 인가하여 액정층(3) 내에 존재하는 전계(field)가 실질적으로 평탄화된 상태에서 본 실시예에 따른 액정 표시 장치를 구동한다. 이와 같이 차등 전압을 인가하는 한 예로, 도 1 내지 도 3에서 설명한 본 실시예에 따른 액정 표시 장치의 구조에 의해 바와 같이 제1 전극(191)에는 데이터선(171)을 통해 데이터 전압이 인가되고, 저항 분배를 통해 감소된 전압이 제2 전극(300)에 인가될 수 있다. 공통 전극(270)에는 일정한 크기를 갖는 전압인 공통 전압이 인가된다. 따라서, 액정 표시 장치의 구동시에 액정 분자(310)의 대부분이 공통 전극(270)과 제1 전극(191) 사이에서 발생하는 수직 전계(E)에 의해 거동함으로써 수평 전계에 의한 투과율 감소를 최소화하고, 고속 응답을 구현할 수 있다. Referring to FIG. 8, the liquid crystal display manufactured according to the embodiment shown in FIGS. 4 to 7 may be driven under the following conditions. The first voltage V1 applied to the first electrode 191 is higher than or at least equal to the second voltage V2 applied to the second electrode 300 so that an electric field existing in the liquid crystal layer 3 Is substantially planarized, the liquid crystal display device according to the present embodiment is driven. As a result of applying the differential voltage in this manner, the data voltage is applied to the first electrode 191 through the data line 171 as in the structure of the liquid crystal display device according to this embodiment described with reference to FIGS. 1 to 3 A reduced voltage may be applied to the second electrode 300 through a resistance distribution. A common voltage, which is a voltage having a predetermined magnitude, is applied to the common electrode 270. Therefore, most of the liquid crystal molecules 310 are driven by the vertical electric field E generated between the common electrode 270 and the first electrode 191 at the time of driving the liquid crystal display device, thereby minimizing the reduction of the transmittance by the horizontal electric field , A high-speed response can be realized.

이하에서는 본 발명의 다른 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대해 설명하기로 한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to another embodiment of the present invention will be described.

본 실시예에서는 앞에서 설명한 노광 방법과 달리 제1 전극(191)과 제2 전극(300)에 서로 다른 전압을 인가한 상태에서 액정층(3)을 노광한다. 도 6을 다시 참고하면, 가지부(340)에서의 액정 분자(310)와 가지부(340) 사이의 슬릿 부분의 액정 분자(310)가 서로 다른 경사각 및 방위각을 가지고 배향될 수 있다. 도 6에서 나타낸 액정 배향 상태에서 노광을 하여 선경사각(pretilt angle) 및 방위각이 서로 다른 영역을 형성한다.In this embodiment, the liquid crystal layer 3 is exposed in a state where different voltages are applied to the first electrode 191 and the second electrode 300, unlike the above-described exposure method. 6, the liquid crystal molecules 310 of the slit portion between the liquid crystal molecules 310 and the branches 340 in the branch 340 can be oriented at different inclination angles and azimuth angles. And is exposed in the liquid crystal alignment state shown in FIG. 6 to form regions having different pretilt angles and azimuth angles.

제2 전극(300)의 가지부(340)와 대응하는 액정층(3) 부분을 제1 영역이라 하고, 제2 전극(300)의 슬릿과 대응하는 액정층(3) 부분을 제2 영역이라 할 때, 본 실시예에 따른 액정 표시 장치의 구동시에 상기 제1 영역의 액정 분자(310)와 상기 제2 영역의 액정 분자(310)의 배향 방향이 서로 다르다. 따라서, 화소가 분할된 것과 같은 효과를 나타냄으로써 시인성이 좋아질 수 있다.The portion of the liquid crystal layer 3 corresponding to the branch 340 of the second electrode 300 is referred to as a first region and the portion of the liquid crystal layer 3 corresponding to the slit of the second electrode 300 is referred to as a second region The alignment direction of the liquid crystal molecules 310 of the first region and the alignment direction of the liquid crystal molecules 310 of the second region are different from each other at the time of driving the liquid crystal display device according to the present embodiment. Therefore, visibility can be improved by exhibiting the same effect as when the pixels are divided.

이상에서 설명한 차이점을 제외하고, 도 1 내지 도 7의 실시예에 대한 설명 대부분은 본 실시예에도 적용될 수 있다.Except for the differences described above, most of the explanations of the embodiments of Figs. 1 to 7 can be applied to this embodiment as well.

이제, 도 9 및 도 10을 참고하여, 본 발명의 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대한 한가지 예시를 설명하기로 한다. 도 9는 도 1에서 나타낸 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다. 도 10은 도 1에서 나타낸 액정 표시 장치의 화소에 인가되는 신호의 파형도이다.Now, referring to FIG. 9 and FIG. 10, one example of the arrangement of the signal lines and pixels and the driving method thereof in the liquid crystal display device according to the embodiment of the present invention will be described. 9 is an equivalent circuit diagram of one pixel of the liquid crystal display device shown in FIG. 10 is a waveform diagram of a signal applied to a pixel of the liquid crystal display device shown in FIG.

도 9를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치의 한 화소(PX)는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL), 분압 기준 전압을 전달하는 기준 전압선(RL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 및 제3 스위칭 소자(Qc)와 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)를 포함한다.9, a pixel PX of the liquid crystal display according to an exemplary embodiment of the present invention includes a gate line GL for transmitting a gate signal and a data line DL for transmitting a data signal, A first switching device Qa, a second switching device Qb, and a third switching device Qc, which are connected to the plurality of signal lines, and a plurality of signal lines including a reference voltage line RL, (Clca) and a second liquid crystal capacitor (Clcb).

제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 기준 전압선(RL)에 연결되어 있다. The first switching device Qa and the second switching device Qb are connected to the gate line GL and the data line DL respectively and the third switching device Qc is connected to the output of the second switching device Qb Terminal and the reference voltage line RL.

제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로써, 그 제어 단자는 게이트선(GL)에 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결되어 있다. The first switching element Qa and the second switching element Qb are three terminal elements such as a thin film transistor and the control terminal thereof is connected to the gate line GL and the input terminal thereof is connected to the data line DL The output terminal of the first switching device Qa is connected to the first liquid crystal capacitor Clca and the output terminal of the second switching device Qb is connected to the second liquid crystal capacitor Clcb and the third switching device Qc As shown in Fig.

제3 스위칭 소자(Qc) 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 기준 전압선(RL)에 연결되어 있다. The third switching element Qc is also a three terminal element such as a thin film transistor. The control terminal is connected to the gate line GL. The input terminal is connected to the second liquid crystal capacitor Clcb. (RL).

도 10을 참고하면, 게이트선(GL)에 게이트 온(Von) 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 전극(PEa) 및 제2 전극(PEb)에 인가된다. 이 때, 제1 전극(PEa) 및 제2 전극(PEb)에 인가된 데이터 전압은 서로 동일한 값으로 충전될 수 있다. 하지만, 본 발명의 실시예에 따르면, 제2 전극(PEb)에 인가되는 전압은 제2 스위칭 소자(Qb)와 직렬 연결되어 있는 제3 스위칭 소자(Qc)를 통해 분압이 된다. 따라서, 제2 전극(PEb)에 인가되는 전압(Vb)은 제1 전극(PEa)에 인가되는 전압(Va)보다 더 작게 된다.10, when a gate signal Von is applied to the gate line GL, the first switching device Qa, the second switching device Qb, and the third switching device Qc connected thereto are turned on Is turned on. The data voltage applied to the data line DL is applied to the first electrode PEa and the second electrode PEb through the turned-on first switching device Qa and the second switching device Qb, respectively . At this time, the data voltages applied to the first electrode PEa and the second electrode PEb may be charged to the same value. However, according to the embodiment of the present invention, the voltage applied to the second electrode PEb becomes a partial pressure through the third switching element Qc connected in series with the second switching element Qb. Therefore, the voltage Vb applied to the second electrode PEb becomes smaller than the voltage Va applied to the first electrode PEa.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

121 게이트선 171 데이터선
180a 제1 패시베이션막 180b 덮개막
180c 제2 패시베이션막 230 유기막
191 제1 전극 270 공통 전극
280 절연막 300 제2 전극
121 gate line 171 data line
180a First passivation film 180b Cover film
180c Second passivation film 230 Organic film
191 First electrode 270 Common electrode
280 insulating film 300 second electrode

Claims (28)

제1 기판,
상기 제1 기판과 마주보는 제2 기판,
상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층,
상기 제1 기판 위에 절연되어 교차하는 게이트선 및 데이터선,
상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터 및 제2 박막 트랜지스터,
상기 게이트선 및 상기 제2 박막 트랜지스터에 연결되어 있는 제3 박막 트랜지스터,
상기 제1 기판 위에 위치하며 상기 제1 박막 트랜지스터에 연결되는 제1 전극,
상기 제1 전극 위에 위치하는 절연막,
상기 절연막 위에 위치하며 상기 제2 박막 트랜지스터에 연결되는 제2 전극 그리고
상기 제2 기판 위에 위치하는 제3 전극을 포함하고,
상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조를 갖고, 상기 슬릿의 폭은 상기 가지부의 폭보다 2배 이상 5배 이하인 액정 표시 장치.
The first substrate,
A second substrate facing the first substrate,
A liquid crystal layer interposed between the first substrate and the second substrate, the liquid crystal layer including liquid crystal molecules,
A gate line and a data line intersecting and insulated on the first substrate,
A first thin film transistor and a second thin film transistor connected to the gate line and the data line,
A third thin film transistor connected to the gate line and the second thin film transistor,
A first electrode located on the first substrate and connected to the first thin film transistor,
An insulating film disposed on the first electrode,
A second electrode located on the insulating film and connected to the second thin film transistor,
And a third electrode located on the second substrate,
Wherein the second electrode has a structure including a plurality of branches and a slit between neighboring branches, and the width of the slits is at least two times and not more than five times the width of the branches.
제1항에서,
상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 위치하는 배향막을 더 포함하는 액정 표시 장치.
The method of claim 1,
And an alignment layer disposed on at least one of the second electrode and the third electrode.
제2항에서,
상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함하는 액정 표시 장치.
3. The method of claim 2,
Wherein at least one of the liquid crystal layer and the alignment layer comprises an alignment assisting agent.
제3항에서,
상기 제1 전극 및 상기 제3 전극은 통판 모양인 액정 표시 장치.
4. The method of claim 3,
Wherein the first electrode and the third electrode are in the shape of a channel.
제4항에서,
상기 제1 전극에 인가되는 전압을 제1 전압, 상기 제2 전극에 인가되는 전압을 제2 전압, 상기 제3 전극에 인가되는 전압을 제3 전압이라고 할 때, 상기 제1 전압과 상기 제2 전압이 서로 다른 값을 갖도록 초기 인가한 후 순차적으로 상기 제1 전압이 상기 제2 전압과 같아지도록 인가한 상태에서 상기 액정층 및 상기 배향막 중 적어도 하나가 노광된 액정 표시 장치.
5. The method of claim 4,
Wherein when a voltage applied to the first electrode is a first voltage, a voltage applied to the second electrode is a second voltage, and a voltage applied to the third electrode is a third voltage, Wherein at least one of the liquid crystal layer and the alignment layer is exposed in a state in which the first voltage is sequentially applied to the second electrode so that the first voltage is equal to the second voltage.
제5항에서,
상기 제1 전압을 상기 제2 전압보다 높거나 적어도 같도록 인가하여 상기 액정층 내에 존재하는 전계(field)가 평탄화된 상태에서 구동되는 액정 표시 장치.
The method of claim 5,
Wherein the first voltage is higher than or at least equal to the second voltage so that the field in the liquid crystal layer is driven in a planarized state.
제6항에서,
상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 큰 액정 표시 장치.
The method of claim 6,
Wherein a width of the slit is greater than a height of a cell gap of the liquid crystal layer.
제3항에서,
상기 제2 전극의 가지부와 대응하는 상기 액정층 부분을 제1 영역이라 하고, 상기 제2 전극의 슬릿과 대응하는 상기 액정층 부분을 제2 영역이라 할 때, 상기 제1 영역의 액정 분자와 상기 제2 영역의 액정 분자의 배향 방향이 서로 다른 액정 표시 장치.
4. The method of claim 3,
The portion of the liquid crystal layer corresponding to the branch of the second electrode is referred to as a first region and the portion of the liquid crystal layer corresponding to the slit of the second electrode is referred to as a second region, And the liquid crystal molecules of the second region have different alignment directions.
제8항에서,
상기 제1 전극 및 상기 제3 전극은 통판 모양인 액정 표시 장치.
9. The method of claim 8,
Wherein the first electrode and the third electrode are in the shape of a channel.
제9항에서,
상기 제1 전극에 인가되는 전압을 제1 전압, 상기 제2 전극에 인가되는 전압을 제2 전압, 상기 제3 전극에 인가되는 전압을 제3 전압이라고 할 때, 상기 제1 전압과 상기 제2 전압이 서로 다른 값을 가지고 인가된 상태에서 상기 액정층 및 상기 배향막 중 적어도 하나가 노광된 액정 표시 장치.
The method of claim 9,
Wherein when a voltage applied to the first electrode is a first voltage, a voltage applied to the second electrode is a second voltage, and a voltage applied to the third electrode is a third voltage, Wherein at least one of the liquid crystal layer and the alignment layer is exposed in a state in which voltages are applied with different values.
제10항에서,
상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 큰 액정 표시 장치.
11. The method of claim 10,
Wherein a width of the slit is greater than a height of a cell gap of the liquid crystal layer.
제1항에서,
상기 제3 박막 트랜지스터에 연결되어 있는 기준 전압선을 더 포함하는 액정 표시 장치.
The method of claim 1,
And a reference voltage line connected to the third thin film transistor.
제12항에서,
상기 제1 전극과 상기 제2 전극은 전기적으로 연결되어 있는 액정 표시 장치.
The method of claim 12,
Wherein the first electrode and the second electrode are electrically connected to each other.
제1항에서,
상기 제2 전극은 가로 줄기부 및 이와 교차하는 세로 줄기부를 포함하는 십자형 줄기부 그리고
상기 십자형 줄기부로부터 뻗어 나온 상기 복수의 가지부를 포함하는 액정 표시 장치.
The method of claim 1,
Wherein the second electrode comprises a cross-shaped stem portion including a transverse stem portion and an intersecting longitudinal stem portion,
And the plurality of branch portions extending from the cruciform stem portion.
제14항에서,
상기 제2 전극은 상기 십자형 줄기부로부터 상기 복수의 가지부가 서로 다른 방향으로 뻗어 나온 복수의 영역을 포함하는 액정 표시 장치.
The method of claim 14,
And the second electrode includes a plurality of regions from which the plurality of branch portions extend from the cruciform stem portion in different directions.
제1항에서,
상기 제2 전극의 가지부와 대응하는 상기 액정층 부분에 위치하는 상기 액정 분자는 상기 가지부가 뻗어 있는 방향을 따라 기울어져 있는 액정 표시 장치.
The method of claim 1,
And the liquid crystal molecules located in the liquid crystal layer portion corresponding to the branch portions of the second electrode are inclined along the extending direction of the branch portions.
제1 기판 위에 제1 전극을 형성하는 단계,
상기 제1 전극 위에 절연막을 형성하는 단계,
상기 절연막 위에 제2 전극을 형성하는 단계,
상기 제1 기판과 마주보는 제2 기판 위에 제3 전극을 형성하는 단계,
상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 배향막을 형성하는 단계,
상기 제1 기판과 상기 제2 기판을 합착하는 단계,
상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층을 형성하는 단계,
상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계,
상기 제1 전극에 인가되는 전압을 순차적으로 상기 제2 전극에 인가된 전압과 같아지도록 인가하는 단계, 그리고
상기 제1 전극에 인가되는 전압과 상기 제2 전극에 인가되는 전압이 같아진 상태에서 상기 액정층에 광을 조사하는 단계를 포함하고,
상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조로 형성되고,
상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함하는 액정 표시 장치의 제조 방법.
Forming a first electrode on the first substrate,
Forming an insulating film on the first electrode,
Forming a second electrode on the insulating film,
Forming a third electrode on a second substrate facing the first substrate,
Forming an orientation film on at least one of the second electrode and the third electrode,
Attaching the first substrate and the second substrate together,
Forming a liquid crystal layer interposed between the first substrate and the second substrate, the liquid crystal layer including liquid crystal molecules,
Applying different voltages to the first electrode and the second electrode,
Applying a voltage applied to the first electrode so as to be sequentially equal to a voltage applied to the second electrode, and
And irradiating the liquid crystal layer with light in a state where a voltage applied to the first electrode and a voltage applied to the second electrode are equal to each other,
The second electrode is formed in a structure including a plurality of branch portions and slits between neighboring branch portions,
Wherein at least one of the liquid crystal layer and the alignment layer comprises an alignment assistant.
제17항에서,
상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계에서 상기 제1 전극에 인가되는 전압과 상기 제3 전극에 인가되는 전압은 같은 액정 표시 장치의 제조 방법.
The method of claim 17,
Wherein a voltage applied to the first electrode and a voltage applied to the third electrode are different from each other in the step of applying different voltages to the first electrode and the second electrode.
제18항에서,
상기 제1 전극 및 상기 제3 전극은 통판 모양으로 형성하는 액정 표시 장치의 제조 방법.
The method of claim 18,
Wherein the first electrode and the third electrode are formed in a shape of a channel.
제19항에서,
상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 크도록 형성하는 액정 표시 장치의 제조 방법.
20. The method of claim 19,
Wherein a width of the slit is larger than a height of a cell gap of the liquid crystal layer.
제20항에서,
상기 슬릿의 폭은 상기 가지부의 폭보다 2배 이상 5배 이하가 되도록 형성하는 액정 표시 장치의 제조 방법.
20. The method of claim 20,
Wherein a width of the slit is formed to be two times or more and five times or less than a width of the branch portion.
제20항에서,
상기 가지부의 폭은 상기 슬릿의 폭보다 2배 이상 크도록 형성하는 액정 표시 장치의 제조 방법.
20. The method of claim 20,
And the width of the branch portion is formed to be twice or more than the width of the slit.
제1 기판 위에 제1 전극을 형성하는 단계,
상기 제1 전극 위에 절연막을 형성하는 단계,
상기 절연막 위에 제2 전극을 형성하는 단계,
상기 제1 기판과 마주보는 제2 기판 위에 제3 전극을 형성하는 단계,
상기 제2 전극 및 상기 제3 전극 중 적어도 하나 위에 배향막을 형성하는 단계,
상기 제1 기판과 상기 제2 기판을 합착하는 단계,
상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층을 형성하는 단계,
상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계 그리고
상기 제1 전극과 상기 제2 전극에 서로 다른 전압이 인가된 상태에서 상기 액정층에 광을 조사하는 단계를 포함하고,
상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조로 형성되고,
상기 액정층 및 상기 배향막 중 적어도 하나는 배향 보조제를 포함하는 액정 표시 장치의 제조 방법.
Forming a first electrode on the first substrate,
Forming an insulating film on the first electrode,
Forming a second electrode on the insulating film,
Forming a third electrode on a second substrate facing the first substrate,
Forming an orientation film on at least one of the second electrode and the third electrode,
Attaching the first substrate and the second substrate together,
Forming a liquid crystal layer interposed between the first substrate and the second substrate, the liquid crystal layer including liquid crystal molecules,
Applying different voltages to the first electrode and the second electrode, and
And irradiating the liquid crystal layer with light in a state where different voltages are applied to the first electrode and the second electrode,
The second electrode is formed in a structure including a plurality of branch portions and slits between neighboring branch portions,
Wherein at least one of the liquid crystal layer and the alignment layer comprises an alignment assistant.
제23항에서,
상기 제1 전극과 상기 제2 전극에 서로 다른 전압을 인가하는 단계에서 상기 제1 전극에 인가되는 전압과 상기 제3 전극에 인가되는 전압은 같은 액정 표시 장치의 제조 방법.
24. The method of claim 23,
Wherein a voltage applied to the first electrode and a voltage applied to the third electrode are different from each other in the step of applying different voltages to the first electrode and the second electrode.
제24항에서,
상기 제1 전극과 상시 제2 전극에 서로 다른 전압이 인가된 상태에서 상기 액정층에 광을 조사하는 단계는
상기 제2 전극의 가지부와 대응하는 상기 액정층 부분을 제1 영역이라 하고, 상기 제2 전극의 슬릿과 대응하는 상기 액정층 부분을 제2 영역이라 할 때, 상기 제1 영역의 액정 분자와 상기 제2 영역의 액정 분자의 배향 방향이 서로 다른 상태에서 상기 액정층에 광을 조사하는 액정 표시 장치의 제조 방법.
25. The method of claim 24,
The step of irradiating the liquid crystal layer with light in a state where different voltages are applied to the first electrode and the second electrode
The portion of the liquid crystal layer corresponding to the branch of the second electrode is referred to as a first region and the portion of the liquid crystal layer corresponding to the slit of the second electrode is referred to as a second region, And irradiating the liquid crystal layer with light in a state where alignment directions of liquid crystal molecules in the second region are different from each other.
제25항에서,
상기 제1 전극 및 상기 제3 전극은 통판 모양으로 형성하는 액정 표시 장치의 제조 방법.
26. The method of claim 25,
Wherein the first electrode and the third electrode are formed in a shape of a channel.
제26항에서,
상기 슬릿의 폭은 상기 액정층의 셀 갭의 높이보다 크도록 형성하는 액정 표시 장치의 제조 방법.
26. The method of claim 26,
Wherein a width of the slit is larger than a height of a cell gap of the liquid crystal layer.
제1 기판,
상기 제1 기판과 마주보는 제2 기판,
상기 제1 기판과 상기 제2 기판 사이에 개재되어 있으며, 액정 분자를 포함하는 액정층,
상기 제1 기판 위에 절연되어 교차하는 게이트선 및 데이터선,
상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터 및 제2 박막 트랜지스터,
상기 게이트선 및 상기 제2 박막 트랜지스터에 연결되어 있는 제3 박막 트랜지스터,
상기 제1 기판 위에 위치하며 상기 제1 박막 트랜지스터에 연결되는 제1 전극,
상기 제1 전극 위에 위치하는 절연막,
상기 절연막 위에 위치하며 상기 제2 박막 트랜지스터에 연결되는 제2 전극 그리고
상기 제2 기판 위에 위치하는 제3 전극을 포함하고,
상기 제2 전극은 복수의 가지부 및 이웃하는 상기 가지부 사이의 슬릿을 포함하는 구조를 갖고, 상기 가지부의 폭은 상기 슬릿의 폭보다 2배 이상 5배 이하인 액정 표시 장치.
The first substrate,
A second substrate facing the first substrate,
A liquid crystal layer interposed between the first substrate and the second substrate, the liquid crystal layer including liquid crystal molecules,
A gate line and a data line intersecting and insulated on the first substrate,
A first thin film transistor and a second thin film transistor connected to the gate line and the data line,
A third thin film transistor connected to the gate line and the second thin film transistor,
A first electrode located on the first substrate and connected to the first thin film transistor,
An insulating film disposed on the first electrode,
A second electrode located on the insulating film and connected to the second thin film transistor,
And a third electrode located on the second substrate,
Wherein the second electrode has a structure including a plurality of branches and a slit between neighboring branches, and the width of the branches is two times or more and five times or less than the width of the slit.
KR1020170147821A 2017-11-08 2017-11-08 Liquid crystal display and manufacturing method thereof KR101893892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170147821A KR101893892B1 (en) 2017-11-08 2017-11-08 Liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170147821A KR101893892B1 (en) 2017-11-08 2017-11-08 Liquid crystal display and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050195A Division KR20120131783A (en) 2011-05-26 2011-05-26 Liquid crystal display and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20170129078A true KR20170129078A (en) 2017-11-24
KR101893892B1 KR101893892B1 (en) 2018-10-05

Family

ID=60810262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170147821A KR101893892B1 (en) 2017-11-08 2017-11-08 Liquid crystal display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101893892B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462280B2 (en) * 2007-02-22 2010-05-12 エプソンイメージングデバイス株式会社 Liquid crystal device and electronic device
JP2010169814A (en) * 2009-01-21 2010-08-05 Sharp Corp Liquid crystal display device

Also Published As

Publication number Publication date
KR101893892B1 (en) 2018-10-05

Similar Documents

Publication Publication Date Title
KR101791201B1 (en) Liquid crystal display and method of manufacturing the same
KR101833498B1 (en) Liquid crystal display
KR101518329B1 (en) Liquid crystal display
KR101929363B1 (en) Liquid crystal display device
US6407791B1 (en) Multi-domain liquid crystal display device
KR101820796B1 (en) Liquid crystal display
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US9046723B2 (en) Liquid crystal display and manufacturing method thereof
KR101779510B1 (en) Liquid crystal display and manufacturing method thereof
KR100643039B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
US8823912B2 (en) Liquid crystal display having particular pixel structure
KR102437388B1 (en) liquid crystal display
KR20140045014A (en) Liquid crystal display
KR102268068B1 (en) Liquid crystal display
KR20050014414A (en) Multi-domain liquid crystal display including the same
KR101699398B1 (en) Liquid crystal display
KR20160014848A (en) Liquid crystal display device
US9720291B2 (en) Liquid crystal display
KR20160101765A (en) Curved liquid crystal display device
US9696590B2 (en) Liquid crystal display
KR102179330B1 (en) Liquid crystal display and and manufacturing method therrof
EP2778777A1 (en) Liquid crystal display device
KR20160089008A (en) Liquid crystal display
KR20160086018A (en) Liquid crystal display device
KR101893892B1 (en) Liquid crystal display and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant