KR20170124483A - Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames - Google Patents
Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames Download PDFInfo
- Publication number
- KR20170124483A KR20170124483A KR1020170136503A KR20170136503A KR20170124483A KR 20170124483 A KR20170124483 A KR 20170124483A KR 1020170136503 A KR1020170136503 A KR 1020170136503A KR 20170136503 A KR20170136503 A KR 20170136503A KR 20170124483 A KR20170124483 A KR 20170124483A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- growth substrate
- insert
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 230
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000017525 heat dissipation Effects 0.000 claims abstract description 39
- 230000006911 nucleation Effects 0.000 claims abstract description 17
- 238000010899 nucleation Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 13
- 239000000843 powder Substances 0.000 claims description 12
- 238000000149 argon plasma sintering Methods 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 230000006798 recombination Effects 0.000 claims description 7
- 238000005215 recombination Methods 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 170
- 239000010408 film Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 238000007747 plating Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000003302 ferromagnetic material Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920001486 SU-8 photoresist Polymers 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005307 ferromagnetism Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000005408 paramagnetism Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법에 관한 것으로, 특히 방열을 개선한 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법에 관한 것이다.The present disclosure relates generally to a template for growing a Group III nitride semiconductor layer, a group III nitride semiconductor light-emitting device, and a method of manufacturing the same, and more particularly to a template for growing a Group III nitride semiconductor layer, A semiconductor light emitting device, and a method of manufacturing the same.
여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체를 의미하며, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드, 레이저다이오드와 같은 발광소자를 의미하고, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Here, the Group III nitride semiconductor means a compound semiconductor made of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + , A group III nitride semiconductor light emitting device includes a compound semiconductor layer made of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + Emitting diode such as a light emitting diode and a laser diode, and further includes a material composed of other group elements such as SiC, SiN, SiCN and CN, or a semiconductor layer made of these materials no.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.
도 1 및 도 2는 일본 공개특허공보 제H08-083929호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(100), 성장 기판(100) 위에 성장되는 씨앗층(200; seed layer, buffer layer or nucleation layer), 씨앗층(200) 위에 성장되는 제1 반도체층(300), 제1 반도체층(300) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 활성층(400) 위에 성장되는 제2 반도체층(500), 제2 반도체층(500)에 전자 및 정공 중의 하나를 공급하는 제1 전극(700) 그리고, 제1 반도체층(300)에 전자 및 정공 중의 나머지 하나를 공급하는 제2 전극(800)을 포함한다. 제2 전극(800)은 반도체층(200,300,400,500)의 성장이 완료된 후에, 성장 기판(100)에 형성되는 개구(110)를 형성하고, 도금을 통해 형성되는 전기적 연결(810; electrical connection)을 형성함으로써, 제1 반도체층(300)과 전기적으로 연결된다. 전기적 연결(810)은 일반적으로 부도체로 이루어지는 성장 기판(100; 예: Al2O3 기판)에 전기적 통로(elecrical pass)를 제공하는 한편, 방열 통로(heat dissipation pass)로서 기능한다. 그러나, 통상 80㎛에서 180㎛ 사이의 두께를 가지는 성장 기판(100)에 도금을 통해 전기적 연결(810)을 형성하는 것은 쉽지 않다.1 and 2 show an example of a semiconductor light emitting device disclosed in Japanese Patent Laid-Open No. 08-083929. The semiconductor light emitting device includes a
도 3은 미국 공개특허공보 제2008-0315240호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 개구(110)가 형성된 성장 기판(100), 개구(110)가 형성된 성장 기판(100) 위에 성장되는 반도체층(200,300,400,500), 제2 반도체층(500)에 전자 및 정공 중의 하나를 공급하는 제1 전극(700) 그리고, 제1 반도체층(300)에 전자 및 정공 중의 나머지 하나를 공급하도록 성장 기판(100)의 후면에서 전기적 연결(810)을 통해 제1 반도체층(300)과 전기적으로 연결되는 제2 전극(800)을 포함한다. 바람직하게는 전류 확산(current spreading)을 위해 제2 반도체층(500)의 거의 전면에 형성되는 전류 확산 전극(600)이 구비된다. 이 반도체 발광소자는 개구(110)를 성장 기판(100)에 먼저 형성한 다음, 반도체층(200,300,400,500)을 성장시킨다는 점에서 도 1 및 도 2에 제시된 반도체 발광소자와 차이를 가진다. 반도체층(200,300,400,500)을 성장시키는 조건을 조절함으로써, 성장의 과장에서 반도체층(200,300,400,500)에 개구(900)가 형성될 수 있으며, 개구(900) 측에서 오믹 전극(820)이 제1 반도체층(30)에 형성되어 있고, 오믹 전극(820)은 제2 전극(800)과 전기적으로 연결된다. 성장 조건을 조절하여, 개구(110) 위에 개구(900)가 형성되지 않도록 반도체층(200,300,400,500)을 성장시키는 것도 가능하며, 이 경우에 성장이 완료된 후에, 식각을 통해 개구(900)를 형성하는 것이 가능하다. 이 종래기술에는 안정적인 전기적 연결(810) 형성을 위한 다양한 도금 방법이 제시되어 있다. 3 is a diagram showing an example of a semiconductor light emitting device disclosed in U.S. Patent Application Publication No. 2008-0315240. The semiconductor light emitting device includes a
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체층 성장을 위한 템플릿에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판; 홈 내에 삽입되어 고정되는 방열용 인서트(insert); 그리고, 일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer);를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿이 제공된다.According to one aspect of the present disclosure, there is provided a template for growing a Group III nitride semiconductor layer, comprising: a growth substrate having a first surface and a second surface opposite the first surface; A growth substrate having grooves extending from the first surface into the growth substrate; A heat dissipation insert inserted and fixed in the groove; And a nucleation layer formed on the first surface from which the partially removed Group III nitride semiconductor layer is grown.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판; 홈 내에 삽입되어 고정되는 방열용 인서트(insert); 일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer); 그리고, 씨앗층 위에 성장되며, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층; 제2 반도체층에 전기적으로 연결되는 제1 전극; 그리고, 제1 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다.According to another aspect of the present disclosure, in a III-nitride semiconductor light emitting device, a growth substrate having a first surface and a second surface opposite to the first surface, A growth substrate having grooves extending from the surface to the inside of the growth substrate; A heat dissipation insert inserted and fixed in the groove; A nucleation layer formed on a first side from which a portion is removed; And a second semiconductor layer grown on the seed layer, the first semiconductor layer having a first conductivity, the active layer generating light through recombination of electrons and holes, and the second semiconductor layer having a second conductivity different from the first conductivity, A Group III nitride semiconductor layer; A first electrode electrically connected to the second semiconductor layer; And a second electrode electrically connected to the first semiconductor layer. The Group III nitride semiconductor light emitting device of the present invention includes:
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체층 성장을 위한 템플릿을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고, 제1 면 상에 물리증착법(PVD; Physical Vapor Deposition)을 통해 씨앗층(nucleation layer)을 형성하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿을 제조하는 방법이 제공된다.According to another aspect of the present disclosure, there is provided a method of fabricating a template for growing a Group III nitride semiconductor layer, the method comprising: providing a first surface and a second surface opposite the first surface, Forming a groove on the growth substrate, the groove extending from the first surface into the growth substrate; Inserting a heat dissipating insert in the groove; A method for fabricating a template for growing a Group III nitride semiconductor layer, comprising: forming a nucleation layer on a first surface of the substrate by physical vapor deposition (PVD) / RTI >
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 제1 면 상에 제1 증착법을 통해 통해 씨앗층(nucleation layer)을 형성하는 단계; 씨앗층 위에, 제1 증착법과 다른 제2 증착법으로, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층을 성장시키는 단계; 그리고, 제2 반도체층에 제1 전극을, 제1 반도체층에 제2 전극을, 각각 전기적으로 연결하는 단계;를 포함하는 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.According to another aspect of the present disclosure, there is provided a method of fabricating a Group III nitride semiconductor light emitting device, comprising the steps of: providing a growth substrate having a first surface and a second surface opposite to the first surface, Forming a groove extending from the first surface into the growth substrate; Inserting a heat dissipating insert in the groove; Forming a nucleation layer on the first side through a first deposition process; A first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second conductive layer having a second conductivity different from that of the first conductive layer by successively forming a seed layer on the seed layer by a second vapor deposition method different from the first vapor deposition method. Growing a plurality of Group III nitride semiconductor layers having a first semiconductor layer and a second semiconductor layer; And electrically connecting the first electrode to the second semiconductor layer and the second electrode to the first semiconductor layer, respectively, according to the method of manufacturing the Group III nitride semiconductor light emitting device.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 복수의 3족 질화물 반도체층을 성장시키는 단계; 복수의 3족 질화물 반도체층의 일부를 제거한 후, 제1 면으로부터 성장 기판의 일부를 제거하여 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고, 방열용 인서트와 복수의 3족 질화물 반도체층을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.According to another aspect of the present disclosure, there is provided a method of fabricating a Group III nitride semiconductor light emitting device, comprising the steps of: providing a growth substrate having a first surface and a second surface opposite to the first surface, Growing a plurality of Group III nitride semiconductor layers; Removing a portion of the plurality of Group III nitride semiconductor layers and then removing a portion of the growth substrate from the first surface to form grooves extending into the growth substrate; Inserting a heat dissipating insert in the groove; And electrically connecting the plurality of Group III nitride semiconductor layers to the heat dissipation insert. The present invention also provides a method of manufacturing a Group III nitride semiconductor light emitting device.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
도 1 및 도 2는 일본 공개특허공보 제H08-083929호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 미국 공개특허공보 제2008-0315240호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 3족 질화물 반도체층 성장을 위한 템플릿의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면,
도 5 및 도 6은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 8은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 9는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 10은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 11은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 12는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 13은 본 개시에 따른 3족 질화물 반도체 발광소자를 제조하는 또 다른 방법의 일 예를 나타내는 도면.Figs. 1 and 2 are views showing an example of a semiconductor light emitting device disclosed in Japanese Patent Laid-Open No. 08-083929,
3 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent Application Publication No. 2008-0315240,
4 is a diagram showing an example of a template for growing a Group III nitride semiconductor layer according to the present disclosure and an example of a method for manufacturing the same,
FIGS. 5 and 6 are views showing an example of a III-nitride semiconductor light emitting device according to the present disclosure and an example of a method of manufacturing the same;
7 is a view showing another example of a Group III nitride semiconductor light-emitting device according to the present disclosure,
8 is a view showing another example of a Group III nitride semiconductor light-emitting device according to the present disclosure,
9 is a view showing another example of a Group III nitride semiconductor light emitting device according to the present disclosure,
10 is a view showing still another example of the III-nitride semiconductor light emitting device according to the present disclosure,
11 is a view showing another example of a Group III nitride semiconductor light-emitting device according to the present disclosure,
12 is a view showing another example of a Group III nitride semiconductor light emitting device according to the present disclosure,
13 is a view showing another example of a method of manufacturing a Group III nitride semiconductor light-emitting device according to the present disclosure.
도 4는 본 개시에 따른 3족 질화물 반도체층 성장을 위한 템플릿의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면으로서, 3족 질화물 반도체층 성장을 위한 템플릿(21)은 제1 면(11) 및 제1 면(11)에 대향하는 제2 면(12)을 가지며 제1 면(11)으로부터 내부로 뻗어 있는 홈(14)를 구비하는 성장 기판인 제1 기판(10), 홈(14) 내에 삽입되어 고정되는 방열용 인서트(33; insert), 그리고 제1 면(11) 상에 형성되는 씨앗층(20; nucleation layer)을 포함한다.FIG. 4 shows an example of a template for growing a Group III nitride semiconductor layer according to the present disclosure and a method of manufacturing the same, wherein a
성장 기판인 제1 기판(10)은 3족 질화물 반도체층의 성장이 가능한 물질로 이루지며, 예를 들어, Al2O3, SiC, GaN, AlN, ZnO 등으로 이루질 수 있고, 일반적으로 상용되며 투광성 물질인 Al2O3가 대표적인 물질이다.The
홈(14)은 레이저 드릴링(Laser Ablation)에 의해 형성될 수 있으며, 이외에도 습식 에칭(Chemical Wet Etching), 건식 에칭(Dry Etching), 샌드 블라스팅(Sand Blasting), 초음파 드릴링(Ultra Sound Drilling) 등에 의해 형성될 수 있다. 홈(14)의 형상은 특별히 제한되지 않지만, 원형으로 형성될 수 있으며, 그 폭은 500㎚~500㎛인 것이 바람직하다. 폭이 500㎚ 미만인 경우에, 인서트(33)를 삽입하기가 쉽지 않은 문제점이 있으며, 폭이 500㎛를 초과하는 경우에, 제조의 과정에서 크랙이 발생할 가능성이 높아지는 문제점이 있다. 홈(14)의 갯수는 반도체 소자 당 한 개 이상인 것으로 족하고, 특히 전기 통로로 기능하는 경우에, 반도체 발광소자의 전극의 수에 대응하는 수 이상의 갯수를 가지는 것이 바람직하고, 홈(14)의 간격 및 깊이는 제1 기판(10) 위에 제조되는 소자의 종류에 따라 달라질 수 있으며, 홈(14)이 제1 면(11)으로부터 제2 면(12)까지 이어져서 제1 기판(10)을 관통할 수 있음은 물론이다.The
인서트(33)는 방열 통로로서 기능한다. 최종적으로 인서트(33)가 제1 기판(10)의 제1 면(11)으로부터 제2 면(12)으로 이어지는 형태인 경우에, 인서트(33)는 전기적 통로로 기능하는 것도 가능하다. 따라서 인서트(33)는 방열 통로 및/또는 전기적 통로로 기능할 수 있다. The
도 1 내지 도 3에 도시된 예에서, 전기적 연결(810)이 주로 도금을 통해 형성되지만, 도금 금속 자체가 열팽창을 하는 문제점이 있고, 좁고 긴 형상의 홈(14)에서 도금 물질이 조밀하게 형성되기는 쉽지 않아 불량 이슈를 만들어 후속 공정의 복잡성을 야기해 제조상의 고비용 문제를 만들고 있어, 이를 개선할 필요가 있다. 전해도금을 예로 들면, 도금 물질(예: 구리)을 (+)극에 두고, 도금 대상을 (-)극으로 하여, 도금 대상에서 도금 물질을 환원 반응시킴으로써, 전기적 연결(810)이 형성되는데, 이러한 방식으로는 조밀하게 전기적 연결(810)을 구성하는데 한계가 있다.In the example shown in Figs. 1 to 3, although the
본 개시에서는 막대(rod) 또는 와이어(wire) 형태의 물질(substances)로 인서트(33)를 구성함으로써, 이러한 문제점을 해소한다. ㎛-스케일의 와이어(예: Nickel wire, Cobalt Wire, Iron Wire)가 출시되고 있으며(이는 구글 검색을 통해 쉽게 찾아볼 수 있다.), 이러한 와이어를 홈(14)의 깊이에 맞게 컷팅하여 막대 형태의 인서트(33)를 만들 수 있다. 한편, 니켈, 코발트, 철 등은 강자성(ferromagnetism)을 띠는 금속 물질이므로, 막대 형상의 인서트(33)를 제1 면(11) 위에 둔 상태에서, 제2 면(12) 측에서 자석(도시 생략)을 이동시킴으로써, 인서트(33)를 홈(14)에 삽입하는 것이 가능하다. 자석을 이용하여 인서트(33)를 홈(14)에 삽입하는 기술은 미국 등록특허공보 제3,736,651호 등에 개시되어 있다. 자석을 이용하여 인서트(33)를 홈(14)에 삽입하는 경우에, 인서트(33)는 Ni, Co, Fe와 같은 강자성 물질 또는 이들 중의 하나를 포함하는 강자성 합금으로 이루어지는 것이 바람직하다. 고체상의 막대로 인서트(33)를 구성함으로써 즉, 도금을 통해 형성된 전기적 연결(81)에 비해 조밀하게 형성된 형태로 인서트(33)를 구성함으로써, 열팽창을 억제하는 한편, 열전도율 및 전기전도율을 향상시킬 수 있게 된다. 이를 통해, 반도체 소자의 크랙, 반도체 소자와 지지 기판 간 분리(접합이 떨어짐) 등을 해소할 수 있게 된다. 막대 형태의 인서트(33)는 전체가 강자성체로 구성되어도 좋고, 그 일부가 강자성체로 구성되어도 좋고, 표면이 Ag, Au, Cu와 같은 상자성(paramagnetism) 물질로 코팅되어 있어도 좋다.The present disclosure solves this problem by constructing the
또한 고체상 막대 형태의 인서트(33)를 직접 홈(14)에 삽입하는 대신에, 액체상의 연속적으로 이어진 물질을 홈(14)에 삽입하여 인서트(33)를 형성하는 것도 가능하다. 이를 위하여, 도 1 내지 도 3에 도시된 제1전극(700)을 PCB 등에 전기적으로 연결할 때 이용되는 와이어 본딩법, 즉, 와이어 본더가 이용될 수 있다. 와이어 본딩법 및 와이어 본더는 반도체 분야에서 널리 사용되고 있는 것으로서 추가적인 설명은 생략한다. 와이어 본딩을 이용함으로써, 조밀하게 배치된 홈(14)에, 저비용으로 연속적으로 이어진 액체상 와이어 형태의 인서트(33)를 홈(14)에 삽입하는 것이 가능해진다. 이러한 형태의 인서트(33)는 와이어 본딩에 적합한 Au, Au 합금, Ag, Ag 합금, Cu, Cu-합금, Al, Al-합금 등으로 이루어질 수 있다.It is also possible to form the
또한 인서트(33)는 고반사성 및/또는 고방열 특성을 가지는 금속 파우더 및/또는 합금 파우더, 고방열 특성을 가지는 세라믹 파우더(예: AlN, BN, SiC, AlSiC), 또는 이들과 유기 바인더를 혼합물을 홈(14)에 삽입한 후 열처리함으로써 형성될 수 있다. 이러한 물질을 홈(14)에 삽입하는 데는 봉지제의 도포에 이용되는 디스펜서(dispenser)가 이용될 수 있다. 이 경우, 후술할 고정 물질(34)을 별도로 사용하지 않고, 인서트(33)를 홈(14)에 고정할 수 있는 이점을 가지며, 제1 면(11)을 연마하는 후속 공정을 생략할 수도 있다. 고반사성 및 고방열 물질로는 Al, Ag, Rh, Pt, Pd, Au, Cr, Ni, Mo, Ti, Cu으로 된 금속 또는 적어도 이들 중 1가지 금속 이상을 결합한 합금을 예로 들 수 있다.The
도금 또는 PVD법 등에 의하지 않고, 인서트(33)를 형성하는 경우에, 인서트(33)를 홈(14)에 고정하거나 홈(14)을 메울(filling) 필요가 있다. 이를 위해, 홈(14)에 인서트(33)를 삽입하기 전 또는 후에 고정 물질(34)을 형성한다. 고정 물질(34)을 도포(예: 스핀 코팅)하고, 건조 또는 열처리함으로써, 인서트(33)를 홈(14)에 삽입 및 고정할 수 있게 된다. 이러한 고정 물질(34)로 3족 질화물 반도체층의 성장이 이루어지는 고온(예: 1000℃이상)에서 견딜 수 있는 물질이라면 특별한 제한은 없으며, SOC(Spin-on-Glass), BCB(Benzocyclobutene), PR(Photoresist), Epoxy-based Polymers, Silicone, Parylene, SU-8 등의 유기물계 저 유전 물질(low k dielectric)이 이용될 수 있다. 또한 고정 물질(34) 경우, 유기물계 저 유전 물질 이외에도 효과적인 열 방출을 꾀하기 위해 점성이 있는 액상 물질에 열전도도가 높은 금속, 합금, 세라믹 분말 입자 형태를 포함한 페이스트(paste) 형태를 갖는 물질도 가능한다.It is necessary to fix the
이와는 별도로 Al, Ag, Rh, DBR(distributed Brag reflector), ODR(omni directional reflector)와 같은 고반사성 및/또는 고열전도성 물질(35)을 홈(14)에 먼저 형성하고, 인서트(33)와 SOG와 같은 고정 물질(34)을 홈(14)에 삽입한 후, 열처리함으로써, 인서트(33)를 홈(14)에 고정하는 것도 가능하다. 고반사성 및/또는 고열전도성 물질(35)을 도입함으로써, 인서트(33) 및 고정 물질(34)이 빛을 흡수하는 것을 줄일 수 있게 되어, 인서트(33) 및 고정 물질(34)의 물질 선정의 폭을 넓히는 한편, 광 손실을 줄일 수 있게 된다.Alternatively, a highly reflective and / or highly thermally conductive material 35 such as Al, Ag, Rh, DBR (distributed Bragg reflector) or ODR (omni directional reflector) is first formed in the
또한, 인서트(33)를 홈(14)에 삽입하기에 앞서, 고정 물질(34)을 먼저 홈(14)에 형성하는 것도 가능하다. 이러한 방법의 이점은 레이저 드릴링 등에 의해 형성되는 홈(14)의 거친 표면을 덮은 상태에서 인서트(33)를 삽입할 수 있어, 인서트(33)의 삽입을 용이하게 할 수 있다는 것이다. 이후 인서트(33)가 삽입되고, 건조 또는 열처리를 통해, 인서트(33)가 고정 물질(34)과 함께 홈(14)에 고정될 수 있다. 이 경우에도 고정 물질(34)은 전술한 물질들로 구성될 수 있지만, 이들에 접합성을 가지는 금속 물질을 추가하여 도포함으로써, 건조 또는 열처리 이전에 (또는 열처리를 생략하고) 인서트(33)의 고정 및 와이어 본딩을 용이하게 할 수 있다. 접합성 금속 물질을 직접 증착하는 것도 가능하다. 고정 물질(34)을 형성한 후에, 인서트(33)를 삽입하기에 앞서, 홈(14) 내부에 형성된 고정 물질(34)을 남겨두고, 제1 면(11) 위에 존재하는 고정 물질(34)을 미리 제거하는 것도 가능하다. 이 경우에, 인서트(33) 삽입 후 열처리를 통해 접합성 금속 물질과 인서트(33)의 고정을 강화할 수 있음은 물론이다. 세라믹 파우더를 이용하는 경우에도, 고정 물질(34)을 홈(14)에 먼저 삽입할 수 있음도 물론이며, 접합성 금속 물질 및/또는 고반사성 물질(35)의 증착 공정/고정 물질(34)의 형성 공정/인서트(33)의 삽입 공정의 순서가 적절히 바뀔 수 있음도 물론이다(예: 접합성 금속 물질 및/또는 고반사성 물질(35)의 증착 공정 -> 인서트(33)의 삽입 공정 -> 고정 물질(34)의 형성 공정).It is also possible to form the fixing material 34 in the
접합성을 가지는 물질은 예를 들어, 300℃ 이하의 녹는점을 갖는 저융점 금속 Sn, In, Zn, Ga 이들 중 적어도 1종 이상 포함한 합금 또는 페이스트로 이루어질 수 있으며, 5㎛ 이하의 미세립자 형태를 갖는 powder 저융점 금속 및/또는 고융점 금속 및/또는 유기 바인더(binder) 등을 균일한 점성 혼합물로 제조한 다음 dispensing하고 열처리함으로써 형성될 수 있다.The material having bonding property may be composed of, for example, an alloy or paste containing at least one of low-melting metal Sn, In, Zn, and Ga having a melting point of 300 ° C or less, A powder having a low melting point metal and / or a high melting point metal and / or an organic binder may be formed into a uniform viscous mixture, followed by dispensing and heat treatment.
고정 물질(34) 및/또는 고반사성 물질(35)을 먼저 홈(14)에 삽입함으로써, 홈(14)의 크기를 드릴링과 별도로 조절할 수 있게 되어, ㎛-스케일 단위에서 이루어지는 인서트(33)의 삽입 공정에 있어서, 정밀성을 부여할 수 있는 이점도 가진다. 즉, 홈(14)의 크기를 드릴링과 별도로 스핀 코팅, 증착 등의 방법으로 정밀하게 조절할 수 있게 된다.By inserting the fixing material 34 and / or the highly reflective material 35 into the
한편, 막대 형상의 인서트(33)와 고정 물질(34)을 함께 혼합한 상태로 제1 기판(10)에 도포하여, 자석을 통해 인서트(33)를 홈(14)에 삽입함으로써, 인서트(33)가 제1 면(11) 및 홈(14)으로부터 이탈하는 것을 확실히 방지할 수 있게 된다. 예를 들어, 인서트(33)가 홈(14)에 삽입된 후, 스핀 코팅을 통해 고정 물질(34)을 도포하는 것에, 이 회전에 의해 인서트(33)가 제1 면(11) 또는 홈(14)으로부터 이탈할 수 있는데, 이를 방지할 수 있게 된다.On the other hand, the rod-
다음으로, 홈(14)에 인서트(33)와 고정 물질(34)이 삽입되고 고정된 후에, 필요에 따라 그리고 바람직하게는, 제1 면(11) 측에서 제1 기판(10)의 일부가 제거될 수 있다. 이러한 제거 공정을 통해, 제1 면(11) 위에 위치하는 고정 물질(34)이 제거되고, 인서트(33)와 홈(14)의 높이가 동일해질 수 있다. 이러한 제거는 연마(polishing)를 통해 이루어질 수 있으며, 제1 기판(10)의 일부가 제거되어 인서트(33)가 노출될 수 있다.Next, after the
마지막으로, 인서트(33)가 노출된 제1 기판(10)의 제1 면(11)에 3족 질화물 반도체층의 성장을 위한 씨앗층(20; seed layer or nucleation layer)을 형성한다. 이 때, 씨앗층(20)의 성장에 물리증착법(Physical Vapor Deposition)을 이용하는 것이 바람직하다. 스퍼터링, PLD(Pulsed Laser Deposition) 등의 방법이 이용될 수 있다. 씨앗층(20)은 AlN, AlGaN, GaN, ANlnN, InGaN, AlGaInN와 같은 3족 질화물 반도체로 이루어질 수 있으며, 그 위에 성장되는 3족 질화물 반도체 발광소자에 따라 조성을 달리할 수 있다. UV-C를 발광하는 3족 질화물 반도체 발광소자의 경우에, 이 자외선을 흡수하지 않는 밴드갭 에너지를 가지는, Al의 비중이 높은 AlGaN 또는 AlN가 적합하다. 씨앗층(20)은 100nm 미만의 두께를 가지는 것이 바람직하다. 100nm 이상의 두께를 갖는 경우, 스트레스가 강하게 걸려서 성장용 템플렛의 휨(bow) 현상이 발생하여 균일한 조성을 갖는 3족 질화물 반도체층을 확보하기가 쉽지 않다. 물리증착법을 이용하여 씨앗층(20)을 형성함으로써, MOCVD법에 의해 성장되는 씨앗층과 비교할 때, 결정 결함을 대폭 감소시킬 수 있게 된다. 예르 들어, 씨앗층(20)는 물리증착법을 통해 500℃ 이하의 온도, 소량의 산소(O)를 포함하는 질소(N) 분위기에서 AlN 또는 AlNO를 성막함으로써 형성될 수 있다. 소량의 산소가 포함되면 AlN 또는 AlNO 물질층을 구성하는 결정체(grain)를 더 작게 만들어서 3족 질화물 반도체층 성막시 더 고품질 박막의 형성이 가능해진다.Finally, a seed layer or
필요에 따라, 씨앗층(20)을 형성하기 전에 또는 후에, 인서트(33)가 위치하는 위치에 성장 방지막(예: SiO2; 도시 생략)을 형성하여, 이 위치에는 3족 질화물 반도체층이 성장되지 않도록 하는 것도 가능하다.A growth inhibiting film (for example, SiO 2 (not shown)) is formed at a position where the
도 5 및 도 6은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 3족 질화물 반도체층 성장을 위한 템플릿(21), 템플릿(21)의 씨앗층(20) 위에 성장되며, 순차로 제1 도전성을 가지는 제1 반도체층(30; 예: n형 3족 질화물 반도체층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: 다중양자우물 구조) 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(예: p형 3족 질화물 반도체층)을 가지는 복수의 3족 질화물 반도체층(30,40,50), 제2 반도체층(50)에 전기적으로 연결되는 제1 전극(70), 그리고 제1 반도체층(30)에 전기적으로 연결되는 제2 전극(80)을 포함한다. 활성층(30)은 3족 질화물 반도체(Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1))로 이루어지며, 이들의 조성을 조절함으로써, 녹색으로부터 자외선에 이르는 빛을 발광할 수 있다.5 and 6 show an example of a III-nitride semiconductor light-emitting device according to the present disclosure and a method of manufacturing the same. The III-nitride semiconductor light-emitting device includes a
복수의 반도체층(30,40,50)의 성장에는 씨앗층(20)의 형성에 이용되는 물리증착법과는 다른 방법이 이용된다. 예를 들어, 화학증착법인 유기화학기상증착법(MOCVD), HVPE법 등이 이용될 수 있다. 또한 물리증착법으로서 MBE법이 이용될 수 있다. 일반적으로 상용 3족 질화물 반도체 발광소자(예: 발광다이오드)의 제조에는 유기화학기상증착법(MOCVD)이 이용된다.For the growth of the plurality of semiconductor layers 30, 40, 50, a method different from the physical vapor deposition method used for forming the
발광다이오드를 제조하는 경우에, 3족 질화물 반도체층 성장을 위한 템플릿(21)은 제1 기판(10)의 제1 면(11)에 광산란을 위한 돌기(15)를 구비하는 것이 바람직하다. 돌기(15)는 반구형, 삼각뿔, 사각대, 스트라이프 등 다양한 형태를 가질 수 있다. 돌기(15)를 형성하는 방법은 미국 등록특허공보 제6,091,085호, 미국 등록특허공보 제7,759,140호 및 미국 공개특허공보 제2008-0303042호 등에 제시되어 있다. 이 경우에, 돌기(15)를 형성하고, 씨앗층(20)을 PVD법으로 형성한 다음, 템플릿(21)을, 복수의 반도체층(30,40,50)을 성장시키는 장비(예: MOCVD 장비)로 옮겨 복수의 반도체층(30,40,50)을 성장시킨다.In the case of manufacturing a light emitting diode, the
다음으로, 복수의 반도체층(30,40,50)의 일부를 식각하여 제1 반도체층(30)에 노출면(31)을 형성하고, 바람직하게는 전류 확산 전극(60; 예: ITO, ZnO, Ni/Au)을 제2 반도체층(50)에 형성한 다음, 추가적으로 에칭을 통해 인서트(33)를 노출시킨다. 다음으로, 제1 전극(70)을 전류 확산 전극(60) 위에 형성한다. 바람직하게는 제1 반도체층(30)에 대한 안정적 전기 연결을 위해 인서트(33)가 위치하는 곳에 오믹 전극(82)을 구비하며, 오믹 전극(82)은 제1 전극(70)을 형성하는 과정에서 함께 형성될 수 있다. 노출면(31)을 형성하는 과정, 전류 확산 전극(60)을 형성하는 과정, 인서트(33)를 노출하는 과정 및 제1 전극(70)을 형성하는 과정에 대한 순서는 당업자에게 자명한 범위 내에서 바뀔 수 있음은 물론이다.Next, a part of the plurality of semiconductor layers 30, 40, and 50 is etched to form an exposed
다음으로, 제1 기판(10)의 제2 면(12)을 연마하여 인서트(33)를 노출시키고, 제2 전극(80)을 형성한다. 제2 전극(80)은 인서트(33)를 통해 (오믹 전극(82)을 거쳐) 제1 반도체층(30)과 전기적으로 연결된다. 제2 전극(80)은 저융점 금속(예: In, Sn, Zn, Ga)을 구비하여, 금속 접합(metal bonding)에 이용될 수 있다.Next, the
마지막으로, 쏘잉, 레이저 스크라이빙&브레이킹 등을 이용하여, 개별의 칩으로 분리한다. 본 개시에 있어서, 3족 질화물 반도체 발광소자는 개별의 칩으로 분리되기 이전 상태 및 개별의 칩을 모두를 의미할 수 있다.Finally, the chips are separated into individual chips using sawing, laser scribing, and braking. In the present disclosure, a group III nitride semiconductor light-emitting device may refer to both a state prior to separation into individual chips and individual chips.
도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 제1 전극(70)이 위치하는 곳에서 전류 확산 전극(60)의 아래에 전류 차단막(90; 예: SiO2; Current Blocking Layer)을 구비하고, 제2 전극(80)과 템플릿(21) 사이에 반사막(81; 예: DBR(Distributed Bragg Reflector)을 구비한다. 제2 전극(80)과 인서트(33)가 연결되는 곳에는 반사막(81)이 제거되어 있다. 미설명 동일부호에 대한 설명을 생략한다. 전류 차단막(90)은 제1 전극(90)에 의한 광 흡수를 방지하며, 반사막(81)은 소자 외부로의 광추출 효율을 향상시키는데 기능한다.7 is a diagram showing another example of the III-nitride semiconductor light emitting device according to the present invention. In the III-nitride semiconductor light emitting device, a current (current) protection film (90; e.g., SiO 2; Current Blocking Layer) to provided, and the
도 8은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 인서트(33)가 제1 전극(70)이 위치하는 곳에 구비되어 있다. 제1 전극(70)과 전류 확산 전극(60)은 절연막(91; 예: SiO2)에 의해 복수의 반도체층(30,40,50)과 절연되어 있다. 제1 전극(70)은 전류 확산 전극(60)을 통해 제2 반도체층(50)과 전기적으로 연결된다. 오믹 전극(82)이 제1 반도체층(30)의 노출면(31)에 형성되어, 제1 반도체층(30)과 전기적으로 연결되며, 제2 전극으로 기능한다. 앞선 실시 예들에서 제2 전극으로 기능했던 전극(83)은 위치는 동일하나, 제1 반도체층(30)과 연결되는 것이 아니라, 제1 전극(70)과 인서트(33)을 통해 전기적으로 연결되며, 템플릿(21)의 제2 면(12) 측에 형성되는 후면 전극으로서, 제1 전극(70)의 일부를 형성한다. 미설명 동일부호에 대한 설명을 생략한다.8 shows another example of the III-nitride semiconductor light emitting device according to the present invention. In the III-nitride semiconductor light emitting device, the
도 9는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 제1 기판(10)에 추가의 홈(36)가 형성되어 있으며, 3족 질화물 반도체 발광소자는 추가의 홈(36)에 삽입, 고정되는 추가의 인서트(37)를 포함하고, 제1 기판(10)의 제2 면(12) 측에 형성되며, 추가의 인서트(37)를 통해 제1 전극(70)과 전기적으로 연결되는 후면 전극(83)을 더 포함한다. 제2 전극(80)은 제1 기판(10)의 제2 면(12) 측에 형성되어 인서트(33)를 통해 제1 반도체층(30)과 전기적으로 연결된다. 제2 전극(80)과 후면 전극(83)을 외부 전원과 연결함으로써, 별도로 와이어 본딩을 할 필요가 없다. 따라서 소자 상부에서 광효율의 손실을 줄일 수 있게 된다.9 is a diagram showing another example of the III-nitride semiconductor light emitting device according to the present invention, wherein an
도 10은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 제1 전극(70) 및 제2 전극(80)과 전기적으로 연결되지 않는 인서트(38)를 포함한다. 인서트(38)는 전기적 통로로서는 기능하지 않으며, 방열 통로로서만 기능한다.10 is a view showing another example of the III-nitride semiconductor light emitting device according to the present invention. The III-nitride semiconductor light emitting device includes a
도 11은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 제1 기판(10)의 제1 면(11)으로부터 제2 면(12)까지 이르지 않는 형태의 인서트(33)를 포함한다. 제1 전극(70)과 오믹 전극(82)이 외부 전원과 직접 연결되며, 인서트(33)는 방열 통로로서 기능한다.11 shows another example of the III-nitride semiconductor light-emitting device according to the present invention. The III-nitride semiconductor light-emitting device includes a
도 12는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 도 11에 제시된 인서트(33)와 동일한 형태의 인서트(33)를 가지며, 제1 전극(70)과 오믹 전극(82)이 동일한 높이에 이르도록 절연막(91; 예: SiO2)이 구비되어 있다. 제1 전극(70)과 오믹 전극(82)이 외부 전원과 연결되어, 와이어 본딩이 아닌 플립칩 본딩된다. 이러한 칩을 플립칩이라 한다.12 shows another example of the III-nitride semiconductor light emitting device according to the present invention. The III-nitride semiconductor light emitting device has an
도 13은 본 개시에 따른 3족 질화물 반도체 발광소자를 제조하는 또 다른 방법의 일 예를 나타내는 도면으로서, 도 4에 제시된 예와 달리, 인서트(33)가 먼저 삽입되지 않고, 기판(10)의 제1 면(11)에 복수의 반도체층(30,40,50)이 성장된다. 바람직하게는 씨앗층(20)이 구비될 수 있으며, 이 때 씨앗층(20)은 복수의 반도체층(30,40,50)과 동일한 방법으로 형성될 수 있지만, 필요에 따라 전술한 예와 같이 다른 방법으로 형성되는 것도 가능하다. 제1 면(11)에는 광 산란을 위한 돌기(15)가 구비될 수 있으며, 인서트(33)가 삽입될 영역(39)에는 돌기(15)를 형성하지 않음으로써, 이후 홈(14)의 형성 작업을 용이하게 할 수 있다.FIG. 13 is a view showing another example of a method for manufacturing a III-nitride semiconductor light emitting device according to the present invention. Unlike the example shown in FIG. 4, the
다음으로, 식각 공정을 통해, 노출면(31)을 형성하는 한편, 인서트(33)가 삽입될 영역(39)을 노출시킨다. 노출면(31)을 형성하는 공정과 인서트(33)가 삽입될 영역(39)을 노출시키는 공정(칩을 isolation의 하는 공정의 일부로 이루질 수 있음)의 순서에는 특별한 제한이 없지만, 노출면(31)을 형성하는 공정을 먼저 하는 것이 일반적이다. 영역(39)의 폭은 인서트(33)의 크기보다 커야 하며, 홈(14)을 형성하는 공정에서 복수의 반도체층(30,40,50)이 손상되지 않도록 여유를 가지는 것이 좋다.Next, through the etching process, the exposed
다음으로, 투광성 또는 반사성 전류 확산 전극(60; 예: ITO, ZnO, Ni/Au 또는 Ag 반사막, Al 반사막)을 형성한다. 바람직하게는 전류 확산 전극(60)을 형성하기 전에, 복수의 반도체층(30,40,50)의 측면 및 상면을 보호하는 보호막(41; passivation layer; 예: SiO2, TiO2, SiNx, DBR)을 형성한다. 이 공정에서, 도 7에서와 같이, 전류 차단막(90)이 함께 형성될 수 있음은 물론이다. 즉, 전류 차단막(90)과 보호막(41)은 절연막으로서 동일한 성질의 막이다.Next, a light-transmissive or reflective current diffusion electrode 60 (e.g., ITO, ZnO, Ni / Au or Ag reflective film, Al reflective film) is formed. A passivation layer 41 (for example, SiO 2 , TiO 2 , SiN x , or the like) for protecting the side surfaces and the top surfaces of the plurality of semiconductor layers 30, 40, and 50 is preferably formed before the
다음으로, 필요에 따라 및 바람직하게는 전류 확산 전극(60)을 덮는 보호막(41)과 동일한 물질로 보호층(42; protecting layer)을 형성한다.Next, a protecting
다음으로, 도 4와 관련하여 설명된 것과 마찬가지로, 영역(39)에 홈(14)을 형성하고, 인서트(33), 고정 물질(34) 및 고반사성 물질(35)을 적절한 조합으로 그리고 적절한 순서로 형성한다.4, a
다음으로, 제1 전극(70)과 오믹 전극(82)을 형성한다. 보호막(41)과 보호층(42)이 형성되어 있는 경우에, 제1 전극(70)과 오믹 전극(82)이 복수의 반도체층(30,40,50)과 전기적으로 연결될 수 있도록 필요한 범위에서 보호막(41)과 보호층(42)을 제거하는 공정이 선행된다.Next, the
이후의 공정은 도 6에 제시된 것과 동일하다. 도 7 내지 도 9에 도시된 3족 질화물 반도체 소자를 제조할 수 있은 물론이다. 도 5에 제시된 방법과 도 13에 제시된 방법을 조합하여 사용할 수 있음도 물론이다.The subsequent steps are the same as those shown in Fig. It is of course possible to fabricate the Group III nitride semiconductor device shown in Figs. It is needless to say that the method shown in FIG. 5 and the method shown in FIG. 13 can be used in combination.
이하에서, 본 개시에 따른 다양한 실시 형태를 설명한다.Hereinafter, various embodiments according to the present disclosure will be described.
(1) 3족 질화물 반도체층 성장을 위한 템플릿에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판; 홈 내에 삽입되어 고정되는 방열용 인서트(insert); 그리고, 일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer);를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿. 여기서 제1 면의 일부가 제거된다는 것은 제1 면 표면의 제거하는 것 및/또는 제1 면으로부터 홈을 형성하는 것을 포함한다.(1) A template for growing a Group III nitride semiconductor layer, comprising: a growth substrate having a first surface and a second surface opposed to the first surface, the growth substrate having grooves extending from the first surface into the growth substrate, Board; A heat dissipation insert inserted and fixed in the groove; And a nucleation layer formed on the first surface from which a portion is removed. 2. The template for growing a Group III nitride semiconductor layer according to claim 1, Wherein removal of a portion of the first surface includes removing the first surface and / or forming a groove from the first surface.
(2) 방열용 인서트는 강자성 금속으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(2) A template for growth of a group III nitride semiconductor layer, wherein the heat-dissipating insert is made of a ferromagnetic metal.
(3) 방열용 인서트는 본딩 와이어 형태인 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(3) The template for growing a Group III nitride semiconductor layer, wherein the heat dissipation insert is in the form of a bonding wire.
(4) 방열용 인서트는 금속 파우더, 합금 파우더 및 세라믹 파우더 중의 하나를 열처리하여 형성되는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(4) The heat-dissipating insert is formed by heat-treating one of a metal powder, an alloy powder, and a ceramic powder to form a group III nitride semiconductor layer.
(5) 홈에 방열용 인서트를 고정하는 고정 물질;을 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(5) a fixing material for fixing the heat dissipation insert to the groove; and a template for growing the group III nitride semiconductor layer.
(6) 홈 내부에서 성장 기판과 고정 물질 사이에 또는 홈 내부에서 성장 기판과 방열용 인서트 사이에 위치하는 고반사성 물질;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(6) A template for growth of a Group III nitride semiconductor layer, characterized by further comprising a highly reflective material located between the growth substrate and the fixation material in the groove or between the growth substrate and the heat dissipation insert in the groove.
(7) 방열용 인서트는 제1 면으로부터 제2 면까지 이어져 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(7) The template for growing a Group III nitride semiconductor layer, wherein the heat dissipation insert extends from the first surface to the second surface.
(8) 방열용 인서트는 제1 면으로부터 제2 면에 이르지 않게 성장 기판의 내부로 이어져 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(8) A template for growth of a group III nitride semiconductor layer, characterized in that the heat-dissipating insert extends from the first surface to the inside of the growth substrate without reaching the second surface.
(9) 씨앗층은 AlN 또는 AlNO로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(9) The template for growth of a group III nitride semiconductor layer, wherein the seed layer is made of AlN or AlNO.
(10) 제1 면에 돌기가 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.(10) A template for growth of a Group III nitride semiconductor layer, wherein a projection is formed on a first surface.
(11) 3족 질화물 반도체 발광소자에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판; 홈 내에 삽입되어 고정되는 방열용 인서트(insert); 일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer); 그리고, 씨앗층 위에 성장되며, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층; 제2 반도체층에 전기적으로 연결되는 제1 전극; 그리고, 제1 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(11) A Group III nitride semiconductor light-emitting device comprising: a growth substrate having a first surface and a second surface opposite to the first surface, the growth substrate comprising a groove extending from the first surface into the growth substrate; A heat dissipation insert inserted and fixed in the groove; A nucleation layer formed on a first side from which a portion is removed; And a second semiconductor layer grown on the seed layer, the first semiconductor layer having a first conductivity, the active layer generating light through recombination of electrons and holes, and the second semiconductor layer having a second conductivity different from the first conductivity, A Group III nitride semiconductor layer; A first electrode electrically connected to the second semiconductor layer; And a second electrode electrically connected to the first semiconductor layer, wherein the second electrode is electrically connected to the first semiconductor layer.
(12) 제2 전극은 방열용 인서트를 통해 제1 반도체층에 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(12) The Group III nitride semiconductor light-emitting device according to claim 1, wherein the second electrode is electrically connected to the first semiconductor layer through a heat dissipation insert.
(13) 제2 전극은 성장 기판의 제2 면 측에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(13) The Group III nitride semiconductor light-emitting device according to (13), wherein the second electrode is formed on the second surface side of the growth substrate.
(14) 식각되어 노출된 제1 반도체층 위에 구비되며, 방열용 인서트와 전기적으로 연결되는 오믹 전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(14) The III-nitride semiconductor light-emitting device of claim 1, further comprising an ohmic electrode provided on the exposed first semiconductor layer and electrically connected to the heat-dissipating insert.
(15) 제1 전극은 방열용 인서트를 통해 제2 반도체층에 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(15) The Group III nitride semiconductor light-emitting device according to claim 1, wherein the first electrode is electrically connected to the second semiconductor layer through a heat dissipation insert.
(16) 성장 기판의 제2 면 측에 형성되며, 방열용 인서트를 통해 제1 전극과 전기적으로 연결되는 후면 전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(16) The backlight unit of claim 1, further comprising a rear electrode formed on a second surface of the growth substrate and electrically connected to the first electrode through a heat dissipation insert.
(17) 성장 기판에 추가의 홈이 형성되어 있으며, 추가의 홈에 삽입, 고정되는 추가의 방열용 인서트;를 포함하며, 성장 기판의 제2 면 측에 형성되며, 추가의 방열용 인서트를 통해 제1 전극과 전기적으로 연결되는 후면 전극;을 더 포함하고, 제2 전극은 성장 기판의 제2 면 측에 형성되어 방열용 인서트를 통해 제1 반도체층과 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(17) An additional heat-dissipating insert having an additional groove formed in the growth substrate and inserted and fixed in an additional groove, the heat-dissipating insert being formed on the second surface side of the growth substrate, Wherein the second electrode is formed on the second surface side of the growth substrate and is electrically connected to the first semiconductor layer through a heat dissipation insert, wherein the second electrode is electrically connected to the first electrode, Nitride semiconductor light emitting device.
(18) 제1 전극 및 제2 전극과 전기적으로 연결되지 않는 방열용 인서트;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(18) The light emitting device of claim 1, further comprising a heat dissipation insert which is not electrically connected to the first electrode and the second electrode.
(19) 제1 전극은 제2 반도체층 위에 형성되어 있고, 제2 전극은 식각되어 노출된 제1 반도체층 위에 형성되어 있으며, 3족 질화물 반도체 발광소자는 플립칩인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(19) A method of manufacturing a Group III nitride semiconductor light emitting device, wherein the first electrode is formed on a second semiconductor layer, the second electrode is formed on the exposed first semiconductor layer, and the Group III nitride semiconductor light emitting device is a flip chip. Semiconductor light emitting device.
(20) 활성층은 자외선을 발광하며, 씨앗층은 이 자외선을 흡수하지 않도록 Al을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(20) The III-nitride semiconductor light-emitting device according to any one of the above claims, wherein the active layer emits ultraviolet light, and the seed layer comprises Al so as not to absorb the ultraviolet light.
(21) 홈 내부에서 성장 기판과 인서트 사이에 위치하며, 활성층에서 생성된 빛이 인서트에 의해 흡수되는 것을 방지하는 고반사성 물질;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.Further comprising a highly reflective material disposed between the growth substrate and the insert in the groove to prevent light generated in the active layer from being absorbed by the insert.
(22) 성장 기판의 제1 면에 광 산란용 돌기가 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(22) The Group III nitride semiconductor light-emitting device according to any one of the preceding claims, wherein a light-scattering projection is formed on a first surface of the growth substrate.
(23) 3족 질화물 반도체층 성장을 위한 템플릿을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고, 제1 면 상에 물리증착법(PVD; Physical Vapor Deposition)을 통해 씨앗층(nucleation layer)을 형성하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿을 제조하는 방법.(23) A method for fabricating a template for growing a Group III nitride semiconductor layer, the method comprising the steps of: growing a growth substrate having a first surface and a second surface opposite to the first surface, ; Inserting a heat dissipating insert in the groove; A method of fabricating a template for growing a Group III nitride semiconductor layer, the method comprising: forming a nucleation layer on a first surface of the substrate by physical vapor deposition (PVD).
(24) 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 제1 면 상에 제1 증착법을 통해 통해 씨앗층(nucleation layer)을 형성하는 단계; 씨앗층 위에, 제1 증착법과 다른 제2 증착법으로, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층을 성장시키는 단계; 그리고, 제2 반도체층에 제1 전극을, 제1 반도체층에 제2 전극을, 각각 전기적으로 연결하는 단계;를 포함하는 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.(24) A method for producing a Group III nitride semiconductor light-emitting device, the method comprising the steps of: forming a groove extending from the first surface into the growth substrate in a growth substrate having a first surface and a second surface opposed to the first surface; ; Inserting a heat dissipating insert in the groove; Forming a nucleation layer on the first side through a first deposition process; A first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second conductive layer having a second conductivity different from that of the first conductive layer by successively forming a seed layer on the seed layer by a second vapor deposition method different from the first vapor deposition method. Growing a plurality of Group III nitride semiconductor layers having a first semiconductor layer and a second semiconductor layer; And electrically connecting the first electrode to the second semiconductor layer and the second electrode to the first semiconductor layer, respectively. [7] The method of manufacturing a Group III nitride semiconductor light-emitting device according to claim 1,
(25) 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 복수의 3족 질화물 반도체층을 성장시키는 단계; 복수의 3족 질화물 반도체층의 일부를 제거한 후, 제1 면으로부터 성장 기판의 일부를 제거하여 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계; 홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고, 방열용 인서트와 복수의 3족 질화물 반도체층을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.(25) A method of manufacturing a Group III nitride semiconductor light-emitting device, comprising: growing a plurality of Group III nitride semiconductor layers on a growth substrate having a first surface and a second surface opposite to the first surface; Removing a portion of the plurality of Group III nitride semiconductor layers and then removing a portion of the growth substrate from the first surface to form grooves extending into the growth substrate; Inserting a heat dissipating insert in the groove; And electrically connecting the plurality of Group III nitride semiconductor layers to the heat dissipation insert. The method of manufacturing a Group III nitride semiconductor light emitting device according to claim 1,
(26) 복수의 3족 질화물 반도체층을 성장시키는 단계에 앞서, 성장 기판의 제1 면에 광 산란용 돌기를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.(26) The method of manufacturing a Group III nitride semiconductor light-emitting device according to any one of the preceding claims, further comprising the step of forming a light scattering projection on a first surface of the growth substrate prior to the step of growing a plurality of Group III nitride semiconductor layers Way.
(27) 광 산란용 돌기를 형성하는 단계에서, 제1 면에서, 인서트가 형성될 영역을 제외하고, 광 산란용 돌기가 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.(27) In the step of forming the light scattering protrusions, a light scattering protrusion is formed on the first surface except for the region where the insert is to be formed.
(28) 복수의 3족 질화물 반도체층을 성장시키는 단계에 앞서, 복수의 3족 질화물 반도체층과 다른 방법으로 형성되는 씨앗층(nucleation layer)을 제1 면에 형성하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.(28) forming a nucleation layer on the first surface by a method different from that of the plurality of Group III nitride semiconductor layers, prior to the step of growing the plurality of Group III nitride semiconductor layers Wherein the Group III nitride semiconductor light-emitting device is formed from a Group III nitride semiconductor light-emitting device.
본 개시에 따른 하나의 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법에 의하면, 소자 내에 방열을 개선을 할 수 있게 된다.According to the present invention, a template for growing a Group III nitride semiconductor layer, a Group III nitride semiconductor light emitting device, and a method of manufacturing the same, can improve heat dissipation in the device.
본 개시에 따른 다른 하나의 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법에 의하면, 다양한 형태로 제1 전극 및 제2 전극을 구성할 수 있게 되어, 패키지의 디자인에 융통성을 부여할 수 있게 된다.According to another aspect of the present invention, there is provided a template for growing a Group III nitride semiconductor layer, a Group III nitride semiconductor light emitting device, and a method for fabricating the same, wherein the first electrode and the second electrode can be configured in various forms, Thereby giving flexibility to the design.
3족 질화물 반도체층 성장을 위한 템플릿(21), 성장 기판(10), 인서트(33), 고정 물질(34), 씨앗층(20)A
Claims (28)
제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판;
홈 내에 삽입되어 고정되는 방열용 인서트(insert); 그리고,
일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer);를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.A template for growing a Group III nitride semiconductor layer,
1. A growth substrate having a first surface and a second surface opposite to the first surface, the growth substrate comprising: a growth substrate having a groove extending from the first surface into the growth substrate;
A heat dissipation insert inserted and fixed in the groove; And,
And a nucleation layer formed on the first surface from which a part of the III-V nitride semiconductor layer is removed.
방열용 인서트는 강자성 금속으로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the heat dissipation insert is made of a ferromagnetic metal.
방열용 인서트는 본딩 와이어 형태인 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the heat dissipation insert is in the form of a bonding wire.
방열용 인서트는 금속 파우더, 합금 파우더 및 세라믹 파우더 중의 하나를 열처리하여 형성되는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the heat dissipation insert is formed by heat-treating one of a metal powder, an alloy powder, and a ceramic powder to form a group III nitride semiconductor layer.
홈에 방열용 인서트를 고정하는 고정 물질;을 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
And a fixing material for fixing the heat dissipation insert to the groove.
홈 내부에서 성장 기판과 고정 물질 사이에 위치하는 고반사성 물질;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿. The method of claim 5,
And a highly reflective material positioned between the growth substrate and the fixing material within the groove. ≪ RTI ID = 0.0 > 11. < / RTI >
방열용 인서트는 제1 면으로부터 제2 면까지 이어져 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the heat dissipation insert extends from the first surface to the second surface.
방열용 인서트는 제1 면으로부터 제2 면에 이르지 않게 성장 기판의 내부로 이어져 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the heat-dissipating insert extends from the first surface to the inner surface of the growth substrate without reaching the second surface.
씨앗층은 AlN 또는 AlNO로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to claim 1,
Wherein the seed layer is made of AlN or AlNO.
제1 면에 돌기가 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿.The method according to any one of claims 1 to 9,
A template for growth of a Group III nitride semiconductor layer, wherein a projection is formed on a first surface.
제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판;으로서, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 구비하는 성장 기판;
홈 내에 삽입되어 고정되는 방열용 인서트(insert);
일부가 제거된 제1 면 상에 형성되는 씨앗층(nucleation layer); 그리고,
씨앗층 위에 성장되며, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층;
제2 반도체층에 전기적으로 연결되는 제1 전극; 그리고,
제1 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.In the III-nitride semiconductor light-emitting device,
1. A growth substrate having a first surface and a second surface opposite to the first surface, the growth substrate comprising: a growth substrate having a groove extending from the first surface into the growth substrate;
A heat dissipation insert inserted and fixed in the groove;
A nucleation layer formed on a first side from which a portion is removed; And,
A first semiconductor layer grown on the seed layer, the first semiconductor layer sequentially having a first conductivity, the active layer generating light through recombination of electrons and holes, and the second semiconductor layer having a second conductivity different from the first conductivity, A nitride semiconductor layer;
A first electrode electrically connected to the second semiconductor layer; And,
And a second electrode electrically connected to the first semiconductor layer.
제2 전극은 방열용 인서트를 통해 제1 반도체층에 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
And the second electrode is electrically connected to the first semiconductor layer through a heat dissipation insert.
제2 전극은 성장 기판의 제2 면 측에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 12,
And the second electrode is formed on the second surface side of the growth substrate.
식각되어 노출된 제1 반도체층 위에 구비되며, 방열용 인서트와 전기적으로 연결되는 오믹 전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.14. The method of claim 13,
And a ohmic electrode provided on the exposed first semiconductor layer and electrically connected to the heat dissipation insert.
제1 전극은 방열용 인서트를 통해 제2 반도체층에 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
Wherein the first electrode is electrically connected to the second semiconductor layer through a heat dissipation insert.
성장 기판의 제2 면 측에 형성되며, 방열용 인서트를 통해 제1 전극과 전기적으로 연결되는 후면 전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.16. The method of claim 15,
And a back electrode formed on a second surface of the growth substrate and electrically connected to the first electrode through a heat dissipation insert.
성장 기판에 추가의 홈이 형성되어 있으며,
추가의 홈에 삽입, 고정되는 추가의 방열용 인서트;를 포함하며,
성장 기판의 제2 면 측에 형성되며, 추가의 방열용 인서트를 통해 제1 전극과 전기적으로 연결되는 후면 전극;을 더 포함하고,
제2 전극은 성장 기판의 제2 면 측에 형성되어 방열용 인서트를 통해 제1 반도체층과 전기적으로 연결되는 것을 특징으로 하는 3족 질화물 반도체 발광소자. The method of claim 11,
Additional grooves are formed in the growth substrate,
And an additional heat-dissipating insert inserted and fixed in the additional groove,
And a back electrode formed on a second surface side of the growth substrate and electrically connected to the first electrode through an additional heat dissipation insert,
And the second electrode is formed on the second surface side of the growth substrate and is electrically connected to the first semiconductor layer through the heat dissipation insert.
제1 전극 및 제2 전극과 전기적으로 연결되지 않는 방열용 인서트;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
And a heat dissipation insert which is not electrically connected to the first electrode and the second electrode.
제1 전극은 제2 반도체층 위에 형성되어 있고,
제2 전극은 식각되어 노출된 제1 반도체층 위에 형성되어 있으며,
3족 질화물 반도체 발광소자는 플립칩인 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
A first electrode is formed over the second semiconductor layer,
The second electrode is formed on the exposed first semiconductor layer,
The III-nitride semiconductor light-emitting device is a flip chip.
활성층은 자외선을 발광하며,
씨앗층은 이 자외선을 흡수하지 않도록 Al을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
The active layer emits ultraviolet light,
Wherein the seed layer comprises Al so as not to absorb the ultraviolet light.
홈 내부에서 성장 기판과 방열용 인서트 사이에 위치하며, 활성층에서 생성된 빛이 인서트에 의해 흡수되는 것을 방지하는 고반사성 물질;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method of claim 11,
And a highly reflective material disposed between the growth substrate and the heat dissipation insert in the groove to prevent light generated in the active layer from being absorbed by the insert.
성장 기판의 제1 면에 광 산란용 돌기가 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The method according to any one of claims 11 to 21,
And a light-scattering projection is formed on a first surface of the growth substrate.
제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계;
홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고,
제1 면 상에 물리증착법(PVD; Physical Vapor Deposition)을 통해 씨앗층(nucleation layer)을 형성하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층 성장을 위한 템플릿을 제조하는 방법.A method for fabricating a template for growing a Group III nitride semiconductor layer,
Forming a groove in the growth substrate having a first surface and a second surface opposite to the first surface, the groove extending from the first surface into the growth substrate;
Inserting a heat dissipating insert in the groove; And,
And forming a nucleation layer on a first surface of the substrate by physical vapor deposition (PVD). 2. The method of claim 1,
제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 제1 면으로부터 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계;
홈 내에 방열용 인서트(insert)를 삽입하는 단계;
제1 면 상에 제1 증착법을 통해 통해 씨앗층(nucleation layer)을 형성하는 단계;
씨앗층 위에, 제1 증착법과 다른 제2 증착법으로, 순차로 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 가지는 복수의 3족 질화물 반도체층을 성장시키는 단계; 그리고,
제2 반도체층에 제1 전극을, 제1 반도체층에 제2 전극을, 각각 전기적으로 연결하는 단계;를 포함하는 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.A method for manufacturing a Group III nitride semiconductor light-emitting device,
Forming a groove in the growth substrate having a first surface and a second surface opposite to the first surface, the groove extending from the first surface into the growth substrate;
Inserting a heat dissipating insert in the groove;
Forming a nucleation layer on the first side through a first deposition process;
A first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second conductive layer having a second conductivity different from that of the first conductive layer by successively forming a seed layer on the seed layer by a second vapor deposition method different from the first vapor deposition method. Growing a plurality of Group III nitride semiconductor layers having a first semiconductor layer and a second semiconductor layer; And,
And electrically connecting the first electrode to the second semiconductor layer and the second electrode to the first semiconductor layer, respectively, to form a Group III nitride semiconductor light-emitting device.
제1 면 및 제1 면에 대향하는 제2 면을 가지는 성장 기판에, 복수의 3족 질화물 반도체층을 성장시키는 단계;
복수의 3족 질화물 반도체층의 일부를 제거한 후, 제1 면으로부터 성장 기판의 일부를 제거하여 성장 기판 내부로 뻗어 있는 홈을 형성하는 단계;
홈 내에 방열용 인서트(insert)를 삽입하는 단계; 그리고,
방열용 인서트와 복수의 3족 질화물 반도체층을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.A method for manufacturing a Group III nitride semiconductor light-emitting device,
Growing a plurality of Group III nitride semiconductor layers on a growth substrate having a first surface and a second surface opposite to the first surface;
Removing a portion of the plurality of Group III nitride semiconductor layers and then removing a portion of the growth substrate from the first surface to form grooves extending into the growth substrate;
Inserting a heat dissipating insert in the groove; And,
And electrically connecting the heat dissipation insert to the plurality of Group III nitride semiconductor layers. The method of manufacturing a Group III nitride semiconductor light emitting device according to claim 1,
복수의 3족 질화물 반도체층을 성장시키는 단계에 앞서, 성장 기판의 제1 면에 광 산란용 돌기를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.26. The method of claim 25,
And forming a light scattering protrusion on the first surface of the growth substrate prior to the step of growing the plurality of Group III nitride semiconductor layers.
광 산란용 돌기를 형성하는 단계에서, 제1 면에서, 인서트가 형성될 영역을 제외하고, 광 산란용 돌기가 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.27. The method of claim 26,
Wherein a light scattering protrusion is formed on the first surface except for a region where an insert is to be formed, in the step of forming the light scattering protrusions.
복수의 3족 질화물 반도체층을 성장시키는 단계에 앞서, 복수의 3족 질화물 반도체층과 다른 방법으로 형성되는 씨앗층(nucleation layer)을 제1 면에 형성하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
27. The method according to any one of claims 25 to 27,
Forming a nucleation layer on the first surface by a method different from a method of growing a plurality of Group III nitride semiconductor layers before the step of growing a plurality of Group III nitride semiconductor layers, Wherein the method comprises the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170136503A KR102405836B1 (en) | 2016-05-02 | 2017-10-20 | Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160054160 | 2016-05-02 | ||
KR1020170136503A KR102405836B1 (en) | 2016-05-02 | 2017-10-20 | Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160054160 Division | 2016-05-02 | 2016-05-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170124483A true KR20170124483A (en) | 2017-11-10 |
KR102405836B1 KR102405836B1 (en) | 2022-06-08 |
Family
ID=81981594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170136503A KR102405836B1 (en) | 2016-05-02 | 2017-10-20 | Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102405836B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102675554B1 (en) | 2022-06-29 | 2024-06-14 | 웨이브로드 주식회사 | Group 3 nitride semiconductor device template |
KR20240127295A (en) | 2023-02-15 | 2024-08-22 | 웨이브로드 주식회사 | Method for manufacturing group 3 nitride semiconductor template using double seed layer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3736651A (en) * | 1971-08-31 | 1973-06-05 | Ibm | Automatic pin insertion and bonding to a metallized pad on a substrate surface |
KR20100034797A (en) * | 2008-09-25 | 2010-04-02 | 주식회사 에피밸리 | Iii-nitride semiconductor light emitting device |
KR20110078632A (en) * | 2009-12-31 | 2011-07-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20150095382A (en) * | 2014-02-13 | 2015-08-21 | 주식회사 글로벌식스 | Electrical device and methods of manufacturing the same and a vertically-conductive structure for the electrical device |
KR20150112485A (en) * | 2014-03-28 | 2015-10-07 | 인텔렉추얼디스커버리 주식회사 | Method for manufacturing light emitting diode device including heat radition structure and light emitting diode device including heat radition structure |
KR20160022460A (en) * | 2014-08-19 | 2016-03-02 | 주식회사 소프트에피 | Method of growing iii-nitride semiconductor layer |
-
2017
- 2017-10-20 KR KR1020170136503A patent/KR102405836B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3736651A (en) * | 1971-08-31 | 1973-06-05 | Ibm | Automatic pin insertion and bonding to a metallized pad on a substrate surface |
KR20100034797A (en) * | 2008-09-25 | 2010-04-02 | 주식회사 에피밸리 | Iii-nitride semiconductor light emitting device |
KR20110078632A (en) * | 2009-12-31 | 2011-07-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20150095382A (en) * | 2014-02-13 | 2015-08-21 | 주식회사 글로벌식스 | Electrical device and methods of manufacturing the same and a vertically-conductive structure for the electrical device |
KR20150112485A (en) * | 2014-03-28 | 2015-10-07 | 인텔렉추얼디스커버리 주식회사 | Method for manufacturing light emitting diode device including heat radition structure and light emitting diode device including heat radition structure |
KR20160022460A (en) * | 2014-08-19 | 2016-03-02 | 주식회사 소프트에피 | Method of growing iii-nitride semiconductor layer |
Also Published As
Publication number | Publication date |
---|---|
KR102405836B1 (en) | 2022-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI479674B (en) | Method for handling a semiconductor wafer assembly | |
KR101113878B1 (en) | Light emitting diode having vertical topology and method of making the same | |
JP5247710B2 (en) | Die separation method | |
JP2005108863A (en) | Vertical gallium nitride light emitting diode and its manufacturing method | |
TWI569469B (en) | P-n separation metal fill for flip chip leds | |
US10651337B2 (en) | Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same | |
TW201027795A (en) | Semiconductor light emitting device including a window layer and a light-directing structure | |
JP6552473B2 (en) | Semiconductor light emitting device having a thick metal layer | |
JP2013125961A (en) | Vertical light-emitting diode chip and manufacturing method of the same | |
US9240523B2 (en) | Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components | |
US9059377B2 (en) | Solid state lighting devices with low contact resistance and methods of manufacturing | |
JP6100794B2 (en) | Semiconductor light emitting device having a thick metal layer | |
TW201547053A (en) | Method of forming a light-emitting device | |
KR102405836B1 (en) | Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames | |
KR102387087B1 (en) | Method of manufacturing supporting substrate for semiconductor light emittin device | |
US11552213B2 (en) | Template for growing group III-nitride semiconductor layer, group III-nitride semiconductor light emitting device, and manufacturing method therefor | |
TW201318236A (en) | GaN LEDs with improved area and method for making the same | |
US20190165216A1 (en) | Ultraviolet light emitting device package | |
US9620670B2 (en) | Solid state lighting dies with quantum emitters and associated methods of manufacturing | |
KR102538039B1 (en) | Method of manufacturing supporting substrate for semiconductor light emittin device | |
KR101114126B1 (en) | Light emitting apparatus and fabrication method thereof | |
KR20180030490A (en) | Method of manufacturing supporting substrate for semiconductor device | |
KR20170124766A (en) | Method of manufacturing supporting substrate for semiconductor device | |
KR20170124361A (en) | Method of manufacturing supporting substrate for semiconductor light emittin device | |
KR101221642B1 (en) | Luminescence device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |