KR20170115639A - Organic light emitting diode display and manufacturing method thereof - Google Patents

Organic light emitting diode display and manufacturing method thereof Download PDF

Info

Publication number
KR20170115639A
KR20170115639A KR1020160042778A KR20160042778A KR20170115639A KR 20170115639 A KR20170115639 A KR 20170115639A KR 1020160042778 A KR1020160042778 A KR 1020160042778A KR 20160042778 A KR20160042778 A KR 20160042778A KR 20170115639 A KR20170115639 A KR 20170115639A
Authority
KR
South Korea
Prior art keywords
semiconductor
transistor
gate electrode
sub
channel
Prior art date
Application number
KR1020160042778A
Other languages
Korean (ko)
Inventor
김태영
허종무
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160042778A priority Critical patent/KR20170115639A/en
Publication of KR20170115639A publication Critical patent/KR20170115639A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3248—
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 위치하는 제1 트랜지스터, 상기 제1 트랜지스터에 연결되는 유기 발광 다이오드를 포함하고, 상기 제1 트랜지스터는 상기 기판 위에 위치하며, 복수개의 제1 서브 채널을 포함하는 제1 채널, 상기 제1 채널의 양측에 각각 위치하는 제1 소스 영역 및 제1 드레인 영역을 포함하는 제1 반도체, 상기 제1 반도체와 중첩하는 복수개의 제1 서브 게이트 전극을 포함하는 제1 게이트 전극, 상기 제1 반도체와 상기 제1 게이트 전극 사이에 각각 위치하는 복수개의 제1 서브 절연 부재를 포함하는 제1 절연 부재, 그리고 상기 제1 반도체와 각각 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하고, 상기 복수개의 제1 서브 절연 부재는 상기 제1 소스 영역 및 제1 드레인 영역과 중첩하지 않는다.The organic light emitting display includes a substrate, a first transistor disposed on the substrate, and an organic light emitting diode coupled to the first transistor. The first transistor is disposed on the substrate, A first semiconductor including a first channel including a subchannel, a first source region located on both sides of the first channel and a first drain region, a plurality of first subgate electrodes overlapping the first semiconductor, And a plurality of first sub-insulating members disposed between the first semiconductor and the first gate electrode, respectively, and a first insulating member including a first source electrode connected to the first semiconductor, And a first drain electrode, wherein the plurality of first sub-insulating members do not overlap the first source region and the first drain region.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 개시는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.The present disclosure relates to an organic light emitting display and a method of manufacturing the same.

일반적으로 표시 장치로는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode Display, OLED Display) 등이 사용되고 있다.In general, a liquid crystal display (LCD), an organic light emitting diode (OLED) display, or the like is used as a display device.

특히, 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.In particular, an organic light emitting display includes two electrodes and an organic light emitting layer disposed therebetween, and includes an electron injected from a cathode, which is one electrode, and a hole injected from an anode, hole are combined in the organic light emitting layer to form an exciton, and the exciton emits light while emitting energy.

유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함한다. 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터(transistor) 및 커패시터(capacitor)가 형성된다.The OLED display includes a plurality of pixels including an organic light emitting diode including a cathode, an anode, and an organic light emitting layer. Each pixel includes a plurality of transistors and a capacitor for driving the organic light emitting diode.

트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 반도체를 포함한다. 반도체는 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 최근에는, 비정질 규소보다 전자 이동도가 높고 ON/OFF 비율이 높으며 다결정 규소보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 트랜지스터에 대한 연구가 진행되고 있다.The transistor includes a gate electrode, a source electrode, a drain electrode, and a semiconductor. Semiconductors are an important factor in determining transistor characteristics. Silicon (Si) is widely used as such a semiconductor. Silicon is divided into amorphous silicon and polycrystalline silicon depending on the crystal form. Amorphous silicon has a simple manufacturing process, but has low charge mobility. Therefore, there is a limitation in manufacturing a high-performance transistor. Polycrystalline silicon has a high charge mobility, And the manufacturing cost and process are complicated. In recent years, studies have been made on transistors using oxide semiconductors having higher electron mobility and higher ON / OFF ratio than amorphous silicon, lower cost and uniformity than polycrystalline silicon.

실시예는 유기 발광 표시 장치의 트랜지스터의 특성을 향상시키기 위한 것이다. The embodiment is intended to improve the characteristics of the transistor of the organic light emitting display.

일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 위치하는 제1 트랜지스터, 상기 제1 트랜지스터에 연결되는 유기 발광 다이오드를 포함하고, 상기 제1 트랜지스터는 상기 기판 위에 위치하며, 복수개의 제1 서브 채널을 포함하는 제1 채널, 상기 제1 채널의 양측에 각각 위치하는 제1 소스 영역 및 제1 드레인 영역을 포함하는 제1 반도체, 상기 제1 반도체와 중첩하는 복수개의 제1 서브 게이트 전극을 포함하는 제1 게이트 전극, 상기 제1 반도체와 상기 제1 게이트 전극 사이에 위치하는 복수개의 제1 서브 절연 부재를 포함하는 제1 절연 부재, 그리고 상기 제1 반도체와 각각 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하고, 상기 복수개의 제1 서브 절연 부재는 상기 제1 소스 영역 및 제1 드레인 영역과 중첩하지 않는다.The organic light emitting display includes a substrate, a first transistor disposed on the substrate, and an organic light emitting diode coupled to the first transistor. The first transistor is disposed on the substrate, A first semiconductor including a first channel including a subchannel, a first source region located on both sides of the first channel and a first drain region, a plurality of first subgate electrodes overlapping the first semiconductor, A first gate electrode including a first gate electrode, a first insulating member including a first semiconductor and a plurality of first sub-insulating members positioned between the first gate electrode, and a first source electrode connected to the first semiconductor, And the first sub-insulating member does not overlap the first source region and the first drain region.

상기 복수개의 제1 서브 게이트 전극은 서로 이격되며, 상기 복수개의 제1 서브 절연 부재는 서로 이격될 수 있다.The plurality of first sub-gate electrodes may be spaced apart from each other, and the plurality of first sub-insulating members may be spaced apart from each other.

상기 제1 반도체는 서로 인접하는 제1 서브 채널 사이에 위치하는 중간 영역을 더 포함하고, 상기 중간 영역은 상기 복수개의 제1 서브 절연 부재와 중첩하지 않을 수 있다.The first semiconductor further includes an intermediate region located between adjacent first subchannels, and the intermediate region may not overlap the plurality of first sub-insulating members.

상기 기판 위에 위치하는 스캔선, 상기 스캔선과 교차하는 데이터선, 그리고 상기 스캔선 및 상기 데이터선에 연결되는 제2 트랜지스터를 더 포함하고, 상기 제2 트랜지스터는 상기 기판 위에 위치하는 제2 반도체, 상기 제2 반도체와 중첩하는 제2 게이트 전극, 상기 제2 반도체와 제2 게이트 전극 사이에 위치하는 제2 절연 부재, 상기 제2 반도체와 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하고, 상기 제2 게이트 전극은 상기 제1 게이트 전극과 동일한 층에 위치할 수 있다.And a second transistor connected to the scan line and the data line, wherein the second transistor is a second semiconductor located on the substrate, A second gate electrode overlapping the second semiconductor, a second insulating member positioned between the second semiconductor and the second gate electrode, a second source electrode and a second drain electrode connected to the second semiconductor, The second gate electrode may be located on the same layer as the first gate electrode.

상기 제2 반도체는 제2 채널, 상기 제2 채널의 양측에 각각 위치하는 제2 소스 영역 및 제2 드레인 영역을 포함하고, 상기 제2 절연 부재는 상기 제2 소스 영역 및 상기 제2 드레인 영역과 중첩하지 않을 수 있다.Wherein the second semiconductor includes a second channel, a second source region and a second drain region located on both sides of the second channel, and the second insulating member includes a second source region and a second drain region, It may not overlap.

상기 제1 채널의 폭은 상기 제2 채널의 폭보다 클 수 있다.The width of the first channel may be greater than the width of the second channel.

상기 제1 반도체 및 제2 반도체는 산화물 반도체 물질을 포함할 수 있다.The first and second semiconductors may comprise an oxide semiconductor material.

또한, 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 제1 트랜지스터를 형성하는 단계, 상기 제1 트랜지스터에 연결되는 유기 발광 다이오드를 형성하는 단계를 포함하고, 상기 제1 트랜지스터를 형성하는 단계는 상기 기판 위에 복수개의 제1 서브 채널을 포함하는 제1 채널, 상기 제1 채널의 양측에 각각 위치하는 제1 소스 영역 및 제1 드레인 영역을 포함하는 제1 반도체를 형성하는 단계, 상기 제1 반도체 위에 절연층 및 게이트 전극층을 차례로 형성하는 단계, 상기 절연층 및 상기 게이트 전극층을 동시에 식각하여 복수개의 제1 서브 절연 부재를 포함하는 제1 절연 부재 및 복수개의 제1 게이트 전극을 포함하는 제1 게이트 전극을 형성하는 단계, 상기 제1 반도체와 연결되는 제1 소스 전극 및 제1 드레인 전극을 형성하는 단계를 포함하고, 상기 복수개의 제1 서브 절연 부재는 상기 제1 소스 영역 및 제1 드레인 영역과 중첩하지 않는다.According to another aspect of the present invention, there is provided a method of fabricating an organic light emitting diode display, comprising: forming a first transistor on a substrate; forming an organic light emitting diode connected to the first transistor; Forming a first semiconductor on the substrate, the first semiconductor including a first channel including a plurality of first sub-channels, a first source region located on each side of the first channel and a first drain region, 1. A method of manufacturing a semiconductor device, comprising: sequentially forming an insulating layer and a gate electrode layer on a semiconductor; etching the insulating layer and the gate electrode layer simultaneously to form a first insulating member including a plurality of first sub- 1 gate electrode, forming a first source electrode and a first drain electrode connected to the first semiconductor, And, the plurality of first sub-insulation member does not overlap the first source region and first drain region.

상기 기판 위에 스캔선 및 데이터선에 연결되는 제2 트랜지스터를 형성하는 단계를 더 포함하고, 상기 제2 트랜지스터를 형성하는 단계는 상기 기판 위에 제2 반도체를 형성하는 단계, 상기 제2 반도체 위에 상기 절연층 및 상기 게이트 전극층을 차례로 형성하는 단계, 상기 절연층 및 상기 게이트 전극층을 동시에 식각하여 제2 절연 부재 및 제2 게이트 전극을 형성하는 단계, 상기 제2 반도체와 연결되는 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계를 포함할 수 있다. Forming a second transistor on the substrate, the second transistor being coupled to a scan line and a data line, wherein forming the second transistor comprises: forming a second semiconductor on the substrate; Layer and the gate electrode layer, etching the insulating layer and the gate electrode layer simultaneously to form a second insulating member and a second gate electrode, forming a second source electrode and a second source electrode connected to the second semiconductor, And forming a drain electrode.

상기 제2 반도체는 제2 채널, 상기 제2 채널의 양측에 각각 위치하는 제2 소스 영역 및 제2 드레인 영역을 포함하고, 상기 제2 절연 부재는 상기 제2 소스 영역 및 제2 드레인 영역과 중첩하지 않을 수 있다.Wherein the second semiconductor includes a second channel, a second source region and a second drain region located on both sides of the second channel, and the second insulating member overlaps the second source region and the second drain region I can not.

상기 제1 반도체와 상기 제2 반도체는 동시에 형성될 수 있다.The first semiconductor and the second semiconductor may be formed at the same time.

일 실시예에 따르면, 출력 포화 특성과 채널 신뢰성 같은 트랜지스터의 특성을 향상시켜 유기 발광 표시 장치의 신뢰성을 높일 수 있다.According to one embodiment, the characteristics of a transistor such as an output saturation characteristic and a channel reliability can be improved, thereby improving the reliability of the OLED display.

도 1은 일 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 평면도이다.
도 3은 도 2의 구동 트랜지스터의 일부 확대도이다.
도 4는 도 2에 도시된 유기 발광 표시 장치를 IV-IV선 및 IV'-IV'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 유기 발광 표시 장치의 제조 방법의 일 단계를 나타내는 평면도이다.
도 6은 도 5의 VI-VI선 및 VI'-VI'선을 따라 자른 단면도이다.
도 7은 도 5의 다음 단계의 평면도이다.
도 8은 도 7의 VIII-VIII선 및 VIII'-VIII'선을 따라 자른 단면도이다. 1 is an equivalent circuit diagram of an OLED display according to an exemplary embodiment of the present invention.
2 is a plan view of an OLED display according to an exemplary embodiment of the present invention.
3 is a partially enlarged view of the driving transistor of FIG.
FIG. 4 is a cross-sectional view of the organic light emitting display shown in FIG. 2 taken along lines IV-IV and IV'-IV '.
5 is a plan view showing a step of a method of manufacturing an organic light emitting display according to an embodiment.
6 is a cross-sectional view taken along line VI-VI and line VI'-VI 'in FIG.
7 is a plan view of the next step of Fig.
8 is a cross-sectional view taken along lines VIII-VIII and VIII'-VIII 'in FIG.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, since the sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to those shown in the drawings.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. In the drawings, for the convenience of explanation, the thicknesses of some layers and regions are exaggerated. Whenever a portion such as a layer, film, region, plate, or the like is referred to as being "on" or "on" another portion, it includes not only the case where it is "directly on" another portion but also the case where there is another portion in between.

도 1은 일 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.1 is an equivalent circuit diagram of an OLED display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(PX)는 복수개의 신호선(121, 171, 172), 복수개의 신호선(121, 171, 172)에 연결되는 복수개의 트랜지스터(Qd, Qs), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.1, one pixel PX of the OLED display device according to an exemplary embodiment includes a plurality of signal lines 121, 171, and 172, a plurality of signal lines 121, Transistors Qd and Qs, a storage capacitor Cst and an organic light emitting diode (OLED).

복수개의 신호선(121, 171, 172)은 스캔 신호(Sn)를 전달하는 스캔선(121), 데이터 신호(Dm)를 전달하는 데이터선(171), 그리고 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함한다.The plurality of signal lines 121, 171 and 172 includes a scan line 121 for transmitting a scan signal Sn, a data line 171 for transferring a data signal Dm, Lt; / RTI >

복수개의 트랜지스터(Qd, Qs)는 구동 트랜지스터(driving transistor)(Qd) 및 스위칭 트랜지스터(switching transistor)(Qs)를 포함한다. The plurality of transistors Qd and Qs include a driving transistor Qd and a switching transistor Qs.

스위칭 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 스캔선(121)에 인가되는 스캔 신호(Sn)에 응답하여 데이터선(171)에 인가되는 데이터 신호(Dm)를 구동 트랜지스터(Qd)에 전달한다.The switching transistor Qs has a control terminal, an input terminal and an output terminal. The control terminal is connected to the scan line 121, the input terminal is connected to the data line 171, Qd. The switching transistor Qs transfers the data signal Dm applied to the data line 171 to the driving transistor Qd in response to the scan signal Sn applied to the scan line 121. [

구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 구동 전류(Id)를 흘린다.The driving transistor Qd also has a control terminal, an input terminal and an output terminal. The control terminal is connected to the switching transistor Qs, the input terminal is connected to the driving voltage line 172, (OLED). The driving transistor Qd passes a driving current Id whose magnitude varies according to the voltage applied between the control terminal and the output terminal.

스토리지 커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 스토리지 커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn off)된 뒤에도 이를 유지한다.The storage capacitor Cst is connected between the control terminal and the input terminal of the driving transistor Qd. The storage capacitor Cst charges the data signal applied to the control terminal of the driving transistor Qd and maintains the data signal even after the switching transistor Qs is turned off.

유기 발광 다이오드(OLED)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(Qd)의 구동 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.The organic light emitting diode OLED has an anode connected to the output terminal of the driving transistor Qd and a cathode connected to the common voltage ELVSS. The organic light emitting diode OLED displays an image by emitting light with different intensity depending on the driving current Id of the driving transistor Qd.

스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(Qs, Qd), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.The switching transistor Qs and the driving transistor Qd may be an n-channel field effect transistor (FET) or a p-channel field effect transistor. The connection relationship between the transistors Qs and Qd, the storage capacitor Cst and the organic light emitting diode OLED may be changed.

도 1에 도시한 유기 발광 표시 장치의 구체적인 구조에 대해 이하에서 도 2 내지 도 4를 참고하여 상세히 설명한다.The specific structure of the organic light emitting display shown in FIG. 1 will be described in detail with reference to FIG. 2 to FIG.

도 2는 일 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 3은 도 2의 구동 트랜지스터의 일부 확대도이며, 도 4는 도 2에 도시된 유기 발광 표시 장치를 IV-IV선 및 IV'-IV'선을 따라 자른 단면도이다.2 is a plan view of the OLED display according to an embodiment, FIG. 3 is a partially enlarged view of the driving transistor of FIG. 2, FIG. 4 is a cross- Sectional view taken along the line " -IV ".

도 2 내지 도 4를 참조하면, 일 실시예에 따른 유기 발광 표시 장치는 기판(110) 위에 버퍼층(111)이 위치한다. 버퍼층(111)은 기판(110)을 덮는다.Referring to FIGS. 2 to 4, an organic light emitting display according to an exemplary embodiment of the present invention includes a buffer layer 111 on a substrate 110. The buffer layer 111 covers the substrate 110.

도면에서, 제1 방향(D1) 및 제2 방향(D2)은 기판(110)의 면에 수직인 방향에서 봤을 때 보이는 면에 평행한 방향으로서 서로 수직이고, 제3 방향(D3)은 제1 및 제2 방향(D1, D2)에 수직인 방향으로 대체로 기판(110)의 면에 수직인 방향이다. 제3 방향(D3)은 주로 단면 구조에서 표시될 수 있으며 단면 방향이라고도 한다. 제1 방향(D1) 및 제2 방향(D2)에 평행한 면을 관찰할 때 보여지는 구조를 평면 구조라 한다. 단면 구조에서 어떤 구성 요소의 위에 다른 구성 요소가 위치한다고 하면 두 구성 요소가 제3 방향(D3)으로 배열되어 있는 것을 의미하며, 두 구성 요소 사이에는 다른 구성 요소가 위치할 수도 있다.In the drawing, the first direction D1 and the second direction D2 are perpendicular to each other as a direction parallel to a plane viewed when viewed in a direction perpendicular to the surface of the substrate 110, and the third direction D3 is perpendicular to the first direction D1 And a direction substantially perpendicular to the plane of the substrate 110 in a direction perpendicular to the second directions D1 and D2. The third direction D3 can be displayed mainly in a cross-sectional structure and is also referred to as a cross-sectional direction. The structure shown when viewing a plane parallel to the first direction D1 and the second direction D2 is referred to as a planar structure. If another component is positioned on a component in the cross-sectional structure, it means that the two components are arranged in the third direction (D3), and other components may be located between the two components.

기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있다. 버퍼층(111)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 무기 절연 물질을 포함할 수 있다. 버퍼층(111)은 단일막 또는 다중막일 수 있다. 예컨대, 버퍼층(111)이 이중막일 경우 하부막은 질화 규소(SiNx)를 포함하고 상부막은 산화 규소(SiOx)를 포함할 수 있다. 버퍼층(111)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.The substrate 110 may be formed of an insulating substrate made of glass, quartz, ceramics, plastic, or the like. Buffer layer 111 may include inorganic insulating materials such as silicon oxide (SiOx), silicon nitride (SiNx), aluminum oxide (Al 2 O 3), hafnium oxide (HfO 3), yttrium oxide (Y 2 O 3) have. The buffer layer 111 may be a single film or a multiple film. For example, when the buffer layer 111 is a double film, the lower film may include silicon nitride (SiNx) and the upper film may include silicon oxide (SiOx). The buffer layer 111 serves to prevent the penetration of unnecessary components such as impurities or moisture and at the same time to flatten the surface.

버퍼층(111) 위에는 제1 반도체(130d) 및 제2 반도체(130s)가 서로 이격되어 위치하고 있다. 제1 반도체(130d) 및 제2 반도체(130s)는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물, 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다. 좀더 구체적으로, 산화물은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 중 적어도 하나를 포함할 수 있다.On the buffer layer 111, the first semiconductor 130d and the second semiconductor 130s are spaced apart from each other. The first semiconductor 130d and the second semiconductor 130s may be made of an oxide semiconductor material. The oxide semiconductor material may be an oxide of a metal such as zinc (Zn), indium (In), gallium (Ga), tin (Sn) or titanium (Ti), or an oxide of zinc, indium, gallium, Tin (Sn), titanium (Ti), and oxides thereof. More specifically, the oxide is selected from the group consisting of zinc oxide (ZnO), zinc-tin oxide (ZTO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), indium-gallium- Indium-zinc-tin oxide (IZTO).

제1 반도체(130d)는 복수개의 제1 서브 채널(131a, 131b, 131c)을 포함하는 제1 채널(131d), 서로 인접하는 제1 서브 채널(131a, 131b, 131c) 사이에 위치하는 중간 영역(134), 제1 채널(131d) 전체의 양측에 각각 위치하는 제1 소스 영역(133d) 및 제1 드레인 영역(135d)을 포함한다. 본 실시예에서 제1 채널(131d)는 3개의 제1 서브 채널(131a, 131b, 131c)을 포함하는 것으로 설명하고 있으나, 반드시 이에 한정되는 것은 아니며 다양한 변형이 가능하다.The first semiconductor 130d includes a first channel 131d including a plurality of first sub-channels 131a, 131b and 131c, and a second channel 131d between the adjacent first sub-channels 131a, 131b, and 131c. A first source region 133d and a first drain region 135d located on both sides of the entire first channel 131d. In this embodiment, the first channel 131d includes three first sub-channels 131a, 131b, and 131c, but it is not limited thereto and various modifications are possible.

제2 반도체(130s)는 제2 채널(131s), 제2 채널(131s)의 양측에 각각 위치하는 제2 소스 영역(133s) 및 제2 드레인 영역(135s)을 포함한다.The second semiconductor 130s includes a second source region 133s and a second drain region 135s located on both sides of the second channel 131s and the second channel 131s.

제1 반도체(130d) 및 제2 반도체(130s) 위에는 각각 복수개의 제1 서브 절연 부재(141a, 141b, 141c)를 포함하는 제1 절연 부재(141d) 및 제2 절연 부재(141s)가 위치한다. 또한, 절연 부재(141)는 버퍼층(111) 위에 직접 위치한다.A first insulating member 141d and a second insulating member 141s including a plurality of first sub-insulating members 141a, 141b, and 141c are disposed on the first semiconductor 130d and the second semiconductor 130s, respectively . Further, the insulating member 141 is directly disposed on the buffer layer 111. [

구체적으로, 복수개의 제1 서브 채널(131a, 131b, 131c) 위에는 복수개의 제1 서브 절연 부재(141a, 141b, 141c)가 중첩하여 위치한다. 즉, 본 실시예에서는 3개의 제1 서브 채널(131a, 131b, 131c) 위에 각각 3개의 제1 서브 절연 부재(141a, 141b, 141c)가 위치한다. 따라서, 복수개의 제1 서브 절연 부재(141a, 141b, 141c)는 제1 소스 영역(133d) 및 제1 드레인 영역(135d)과 중첩하지 않는다. 그리고, 중간 영역(134)도 복수개의 제1 서브 절연 부재(141a, 141b, 141c)와 중첩하지 않는다. Specifically, a plurality of first sub-insulating members 141a, 141b, and 141c are overlaid on the plurality of first sub-channels 131a, 131b, and 131c. That is, in the present embodiment, three first sub-insulating members 141a, 141b, and 141c are positioned on three first sub-channels 131a, 131b, and 131c, respectively. Therefore, the plurality of first sub-insulating members 141a, 141b, and 141c do not overlap the first source region 133d and the first drain region 135d. The intermediate region 134 also does not overlap with the plurality of first sub-insulating members 141a, 141b, and 141c.

이와 같이, 제1 소스 영역(133d) 및 제1 드레인 영역(135d)은 복수개의 제1 서브 절연 부재(141a, 141b, 141c)에 의해 덮이지 않으므로, 제1 소스 영역(133d) 및 제1 드레인 영역(135d)은 플라즈마 처리 등의 방법으로 도체화하여 형성할 수 있다. 예를 들어, 제1 반도체(130d)를 수소 가스 분위기에서 플라즈마 처리하여 제1 반도체(130d)에 수소를 확산시켜 도체화함으로써 제1 소스 영역(133d) 및 제1 드레인 영역(135d)을 형성할 수 있다.As described above, since the first source region 133d and the first drain region 135d are not covered by the plurality of first sub-insulating members 141a, 141b, and 141c, the first source region 133d and the first drain region 135d, The region 135d can be formed into a conductor by plasma processing or the like. For example, the first source region 133d and the first drain region 135d may be formed by plasma-treating the first semiconductor 130d in a hydrogen gas atmosphere to diffuse hydrogen into the first semiconductor 130d to conduct it .

제2 채널(131s) 위에는 제2 절연 부재(141s)가 중첩하여 위치한다. 따라서, 제2 절연 부재(141s)는 제2 소스 영역(133s) 및 제2 드레인 영역(135s)과 중첩하지 않는다. 이와 같이, 제2 소스 영역(133s) 및 제2 드레인 영역(135s)은 복수개의 제2 절연 부재(141s)에 의해 덮이지 않으므로, 제2 소스 영역(133s) 및 제2 드레인 영역(135s)은 플라즈마 처리 등의 방법으로 도체화하여 형성할 수 있다.A second insulating member 141s overlaps the second channel 131s. Therefore, the second insulating member 141s does not overlap the second source region 133s and the second drain region 135s. Since the second source region 133s and the second drain region 135s are not covered by the plurality of second insulating members 141s as described above, the second source region 133s and the second drain region 135s And may be formed into a conductor by plasma treatment or the like.

절연 부재(141), 제1 절연 부재(141d) 및 제2 절연 부재(141s)는 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연 물질을 포함할 수 있다.The insulating member 141, the first insulating member 141d and the second insulating member 141s are formed of a material such as silicon oxide (SiO x), silicon nitride (SiN x), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ) hafnium (HfO 3), yttrium oxide (Y 2 O 3) may include an insulating material such as.

절연 부재(141) 위에는 절연 부재(141)와 동일한 패턴으로 형성된 스캔선(121)이 중첩하여 위치한다. 스캔선(121)은 가로 방향으로 길게 뻗어 스캔 신호(Sn)를 전달한다. On the insulating member 141, a scan line 121 formed in the same pattern as that of the insulating member 141 is overlapped. The scan line 121 extends in the horizontal direction to transmit the scan signal Sn.

제1 절연 부재(141d) 위에는 제1 게이트 전극(125d)이 중첩하여 위치한다. 즉, 본 실시예에서는 3개의 제1 서브 절연 부재(141a, 141b, 141c) 위에 각각 3개의 제1 서브 게이트 전극(125a, 125b, 125c)이 위치한다.The first gate electrode 125d overlaps the first insulating member 141d. That is, in this embodiment, three first sub-gate electrodes 125a, 125b, and 125c are positioned on the three first sub-insulating members 141a, 141b, and 141c, respectively.

제2 절연 부재(141s) 위에는 제2 게이트 전극(125s)이 중첩하여 위치한다. 제2 게이트 전극(125s)은 스캔선(121)으로부터 제2 반도체(130s)로 돌출되어 위치한다.A second gate electrode 125s overlaps the second insulating member 141s. The second gate electrode 125s protrudes from the scan line 121 to the second semiconductor 130s.

제1 게이트 전극(125d), 제2 게이트 전극(125s) 및 스캔선(121)은 구리(Cu), 구리 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함하는 금속막, 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.The first gate electrode 125d, the second gate electrode 125s and the scan line 121 are formed of a metal film containing any one of copper (Cu), copper alloy, aluminum (Al) and aluminum alloy, molybdenum (Mo ) And a molybdenum alloy may be formed as a multi-layered metal film.

제1 게이트 전극(125d), 제2 게이트 전극(125s) 및 스캔선(121) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 제1 게이트 전극(125d), 제2 게이트 전극(125s) 및 스캔선(121)을 덮는다. 층간 절연막(160)은 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연 물질을 포함할 수 있다.An interlayer insulating layer 160 is formed on the first gate electrode 125d, the second gate electrode 125s, and the scan line 121. The interlayer insulating film 160 covers the first gate electrode 125d, the second gate electrode 125s, and the scan line 121. [ Such as an interlayer insulating film 160 is a silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3), hafnium oxide (HfO 3), yttrium oxide (Y 2 O 3) Insulating material.

층간 절연막(160)에는 제1 소스 영역(133d) 및 제1 드레인 영역(135d)과 각각 중첩하는 제1 접촉 구멍(163d)과 제2 접촉 구멍(165d)이 형성된다. 또한, 층간 절연막에는 제2 소스 영역(133s) 및 제2 드레인 영역(135s)과 각각 중첩하는 제3 접촉 구멍(163s) 및 제4 접촉 구멍(165s)이 형성된다.A first contact hole 163d and a second contact hole 165d are formed in the interlayer insulating film 160 so as to overlap with the first source region 133d and the first drain region 135d, respectively. A third contact hole 163s and a fourth contact hole 165s overlap with the second source region 133s and the second drain region 135s are formed in the interlayer insulating film.

층간 절연막(160) 위에는 제2 드레인 전극(175s)을 가지는 데이터선(171), 제1 드레인 전극(175d)을 가지는 구동 전압선(172), 제2 소스 전극(173s) 및 제1 소스 전극(173d)이 형성된다.A data line 171 having a second drain electrode 175s, a driving voltage line 172 having a first drain electrode 175d, a second source electrode 173s, and a first source electrode 173d Is formed.

데이터선(171)은 데이터 신호(Dm)를 전달하며 스캔선(121)과 교차하는 방향으로 뻗어 있다. 구동 전압선(172)은 구동 전압(ELVDD)을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.The data line 171 carries the data signal Dm and extends in a direction intersecting the scan line 121. The driving voltage line 172 carries the driving voltage ELVDD and is separated from the data line 171 and extends in the same direction.

제2 드레인 전극(175s)은 데이터선(171)으로부터 제2 반도체(130s)를 향해서 돌출되어 있으며, 제1 드레인 전극(175d)은 구동 전압선(172)으로부터 제1 반도체(130d)를 향해서 돌출된다. 제2 드레인 전극(175s)과 제1 드레인 전극(175d)은 각각 제4 접촉 구멍(165s) 및 제2 접촉 구멍(165d)을 통해서 제2 드레인 영역(135s) 및 제1 드레인 영역(135d)과 연결된다. 제2 소스 전극(173s)과 제1 소스 전극(173d)은 각각 제3 접촉 구멍(163s) 및 제1 접촉 구멍(163d)을 통해서 제2 소스 영역(133s) 및 제1 소스 영역(133d)과 연결된다.The second drain electrode 175s protrudes from the data line 171 toward the second semiconductor 130s and the first drain electrode 175d protrudes from the driving voltage line 172 toward the first semiconductor 130d . The second drain electrode 175s and the first drain electrode 175d are electrically connected to the second drain region 135s and the first drain region 135d through the fourth contact hole 165s and the second contact hole 165d, . The second source electrode 173s and the first source electrode 173d are electrically connected to the second source region 133s and the first source region 133d through the third contact hole 163s and the first contact hole 163d, .

제2 소스 전극(173s)에서 연장된 연장부(178)는 제1 게이트 전극(125d)의 일단부와 중첩한다. 그리고, 연장부(178)는 층간 절연막(160)에 형성된 제5 접촉 구멍(168)을 통해 제1 게이트 전극(125d)의 일단부와 연결된다. 따라서, 스위칭 트랜지스터(Qs)를 통해 전달된 데이터 신호(Dm)는 구동 트랜지스터(Qd)의 제1 게이트 전극(125d)으로 전달된다.An extension 178 extending from the second source electrode 173s overlaps one end of the first gate electrode 125d. The extended portion 178 is connected to one end of the first gate electrode 125d through the fifth contact hole 168 formed in the interlayer insulating film 160. [ Therefore, the data signal Dm transferred through the switching transistor Qs is transferred to the first gate electrode 125d of the driving transistor Qd.

제1 반도체(130d), 제1 게이트 전극(125d), 제1 소스 전극(173d) 및 제1 드레인 전극(175d)은 구동 트랜지스터(Qd)를 이루고, 제2 반도체(130s), 제2 게이트 전극(125s), 제2 소스 전극(173s) 및 제2 드레인 전극(175s)은 스위칭 트랜지스터(Qs)를 이룬다.The first semiconductor 130d, the first gate electrode 125d, the first source electrode 173d and the first drain electrode 175d constitute a driving transistor Qd and the second semiconductor 130s, The second source electrode 173s and the second drain electrode 175s constitute a switching transistor Qs.

상기에 기재한 바와 같이, 구동 트랜지스터(Qd)의 제1 게이트 전극(125d)을 복수개의 제1 서브 게이트 전극(125a, 125b, 125c)으로 분리함으로써, 제1 게이트 전극(125d)과 중첩하는 복수개의 제1 서브 채널(131a, 131b, 131c) 사이에 중간 영역(134)을 형성하여 복수개의 제1 서브 채널(131a, 131b, 131c)을 서로 분리시킬 수 있다. 이와 같이, 제1 반도체(130d)에 서로 분리된 복수개의 제1 서브 채널(131a, 131b, 131c)을 형성함으로써, 열화 현상을 최소화할 수 있다. 따라서, 제1 반도체(130d)를 포함하는 구동 트랜지스터(Qd)의 신뢰성을 향상시킬 수 있다. As described above, by separating the first gate electrode 125d of the driving transistor Qd into the plurality of first sub-gate electrodes 125a, 125b, and 125c, a plurality of An intermediate region 134 may be formed between the first sub-channels 131a, 131b and 131c to separate the plurality of first sub-channels 131a, 131b and 131c from each other. By forming the plurality of first sub-channels 131a, 131b and 131c separated from each other in the first semiconductor 130d, the deterioration phenomenon can be minimized. Therefore, the reliability of the driving transistor Qd including the first semiconductor 130d can be improved.

또한, 제1 반도체(130d)의 열화 현상을 최소화할 수 있으므로, 제1 반도체(130d)의 제1 채널(131d)의 폭(W1)을 증가시켜 구동 트랜지스터(Qd)의 출력 포화(output saturation) 특성을 향상시킬 수 있다. 일반적으로 반도체의 채널의 폭이 증가되는 경우 트랜지스터의 출력 포화 특성은 향상된다.Since the deterioration of the first semiconductor 130d can be minimized, the width W1 of the first channel 131d of the first semiconductor 130d can be increased to increase the output saturation of the driving transistor Qd, The characteristics can be improved. Generally, when the width of the channel of the semiconductor is increased, the output saturation characteristic of the transistor is improved.

이와 같이, 구동 트랜지스터(Qd)의 제1 게이트 전극(125d)을 복수개의 제1 서브 게이트 전극(125a, 125b, 125c)으로 분리함으로써, 구동 트랜지스터의 신뢰성을 향상시킬 수 있고, 이에 따라 제1 채널(131d)의 폭을 증가시킬 수 있으므로 구동 트랜지스터(Qd)의 출력 포화 특성도 향상시킬 수 있다.As described above, by separating the first gate electrode 125d of the driving transistor Qd into the plurality of first sub-gate electrodes 125a, 125b, and 125c, the reliability of the driving transistor can be improved, Since the width of the driving transistor Qd can be increased, the output saturation characteristic of the driving transistor Qd can also be improved.

또한, 구동 트랜지스터(Qd)에서는 복수개의 제1 서브 게이트 전극(125a, 125b, 125c)을 형성하는 동시에 제1 채널(131d)의 폭(W1)을 증가시킴으로써, 출력 포화 특성과 채널 신뢰성을 동시에 향상시킬 수 있다.In addition, in the driving transistor Qd, the first sub-gate electrodes 125a, 125b, and 125c are formed and the width W1 of the first channel 131d is increased to improve the output saturation characteristic and the channel reliability at the same time .

또한, 제1 반도체(130d) 아래에 별도의 하부 전극을 형성하지 않고도 출력 포화 특성을 형성할 수 있으므로, 마스크의 수를 줄여 제조 비용을 단축시킬 수 있다. 이처럼, 유기 발광 표시 장치의 트랜지스터의 특성을 향상시킴으로써 유기 발광 표시 장치의 신뢰성을 높일 수 있다.In addition, since the output saturation characteristic can be formed without forming a separate lower electrode under the first semiconductor 130d, the number of masks can be reduced and the manufacturing cost can be reduced. As described above, by improving the characteristics of the transistor of the organic light emitting display, the reliability of the organic light emitting display can be improved.

한편, 도 2에 도시한 바와 같이, 구동 전압선(172)에서 제1 게이트 전극(125d) 쪽으로 연장된 제2 커패시터 전극(35)은 중첩하여 그 아래에 위치하는 제1 게이트 전극(125d)과 함께 스토리지 커패시터(Cst)를 이룬다.2, the second capacitor electrode 35 extending from the driving voltage line 172 toward the first gate electrode 125d overlaps with the first gate electrode 125d located below the second capacitor electrode 35. As a result, Thereby forming a storage capacitor Cst.

제2 드레인 전극(175s), 제1 드레인 전극(175d), 제2 소스 전극(173s) 및 제1 소스 전극(173d) 위에는 보호막(180)이 위치한다.A protective film 180 is formed on the second drain electrode 175s, the first drain electrode 175d, the second source electrode 173s and the first source electrode 173d.

보호막(180) 위에는 화소 전극(191)이 위치하며, 화소 전극(191)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(191)은 보호막(180)에 형성된 화소 접촉 구멍(181)을 통해서 구동 트랜지스터(Qd)의 제1 소스 전극(173d)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다. Etc. and formed on the protective film 180, pixel electrode 191 is located, the pixel electrode 191 is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ZnO (Zinc Oxide) or In 2 O 3 (Indium Oxide) A transparent conductive material or a conductive material such as lithium (Li), calcium (Ca), lithium fluoride / calcium (LiF / Ca), lithium fluoride / aluminum (LiF / Al), aluminum (Al), silver (Ag) , Gold (Au), or the like. The pixel electrode 191 is electrically connected to the first source electrode 173d of the driving transistor Qd through the pixel contact hole 181 formed in the protective film 180 and becomes the anode electrode of the organic light emitting diode OLED.

보호막(180) 및 화소 전극(191)의 가장자리부 위에는 화소 정의막(350)이 형성되어 있다. 화소 정의막(350)은 화소 전극(191)과 중첩하는 화소 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계(polyacrylics) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다. A pixel defining layer 350 is formed on the edges of the passivation layer 180 and the pixel electrode 191. The pixel defining layer 350 has a pixel opening portion 351 overlapping the pixel electrode 191. The pixel defining layer 350 may include a resin such as polyacrylics or polyimides and a silica-based inorganic material.

화소 정의막(350)의 화소 개구부(351)에는 유기 발광층(370)이 형성되어 있다. 유기 발광층(370)은 발광층, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL) 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다. 유기 발광층(370)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.An organic light emitting layer 370 is formed in the pixel opening 351 of the pixel defining layer 350. The organic light emitting layer 370 may include at least one of a light emitting layer, a hole injection layer (HIL), a hole transporting layer (HTL), an electron transporting layer (ETL), and an electron injection layer And is formed of a plurality of layers including at least one layer. When the organic light emitting layer 370 includes both of them, the hole injection layer may be disposed on the pixel electrode 191, which is an anode electrode, and a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer may be sequentially stacked thereon.

화소 정의막(350) 및 유기 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(270)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(OLED)를 이룬다.A common electrode 270 is disposed on the pixel defining layer 350 and the organic light emitting layer 370. The common electrode 270 may be formed of a transparent conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide), ZnO (zinc oxide), or In 2 O 3 (indium oxide) Can be made of a reflective metal such as lithium fluoride / calcium (LiF / Ca), lithium fluoride / aluminum (LiF / Al), aluminum (Al), silver (Ag), magnesium (Mg) have. The common electrode 270 is a cathode electrode of the organic light emitting diode OLED. The pixel electrode 191, the organic light emitting layer 370, and the common electrode 270 form an organic light emitting diode (OLED).

이제 도 5 내지 도 8을 참고하여, 도 1 내지 도 4에 도시된 유기 발광 표시 장치의 제조 방법의 일 실시예에 대해 설명한다.Hereinafter, an embodiment of a method of manufacturing the organic light emitting display shown in FIGS. 1 to 4 will be described with reference to FIGS. 5 to 8. FIG.

도 5는 일 실시예에 따른 유기 발광 표시 장치의 제조 방법의 일 단계를 나타내는 평면도이고, 도 6은 도 5의 VI-VI선 및 VI'-VI'선을 따라 자른 단면도이며, 도 7은 도 5의 다음 단계의 평면도이고, 도 8은 도 7의 VIII-VIII선 및 VIII'-VIII'선을 따라 자른 단면도이다. 6 is a cross-sectional view taken along line VI-VI and line VI-VI 'of FIG. 5, and FIG. 7 is a cross-sectional view taken along line VI- 5, and FIG. 8 is a cross-sectional view taken along line VIII-VIII and VIII'-VIII 'in FIG.

우선, 도 5 및 도 6에 도시한 바와 같이, 기판(110) 위에, 화학 기상 증착(CVD) 등을 통해 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 무기 절연 물질을 적층하여 버퍼층(111)을 형성한다.First, as shown in Figs. 5 and 6, the substrate 110 on the silicon oxide (SiOx) through a chemical vapor deposition (CVD), silicon nitride (SiNx), aluminum oxide (Al 2 O 3), oxide An inorganic insulating material such as hafnium (HfO 3 ) or yttria (Y 2 O 3 ) is laminated to form a buffer layer 111.

이어서 버퍼층(111) 위에 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 등의 산화물 반도체 물질을 화학 기상 증착 등을 통해 적층하고 제1 마스크를 사용하여 패터닝하여, 제1 반도체(130d) 및 제2 반도체(130s)를 형성한다.Zinc oxide (ZTO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), indium-gallium-zinc oxide (IGZO) An oxide semiconductor material such as indium-zinc-tin oxide (IZTO) is deposited by chemical vapor deposition or the like and is patterned using a first mask to form a first semiconductor 130d and a second semiconductor 130s.

다음으로, 도 7 및 도 8에 도시한 바와 같이, 제1 반도체(130d) 및 제2 반도체(130s)가 형성된 기판(110) 위에 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON) 등의 무기 절연 물질을 화학 기상 증착 등을 통해 적층하여 절연층을 형성한다. 이어서 절연층 위에 금속 등의 도전성 물질을 스퍼터링 등을 통해 적층하여 게이트 전극층을 형성한다. 그리고, 절연층 및 게이트 전극층을 제2 마스크를 사용하여 동시에 패터닝하여 복수개의 제1 서브 절연 부재(141a, 141b, 141c)를 포함하는 제1 절연 부재(141d), 제1 절연 부재(141d)와 중첩하는 제1 게이트 전극(125d), 제2 절연 부재(141s), 제2 절연 부재(141s)와 중첩하는 제2 게이트 전극(125s), 절연 부재(141), 절연 부재(141)와 중첩하는 스캔선(121)을 형성한다. 이때 습식 식각 또는 건식 식각을 이용하여 절연층과 게이트 도전층을 식각할 수 있다. Next, as shown in FIGS. 7 and 8, on the substrate 110 on which the first semiconductor 130d and the second semiconductor 130s are formed, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride ) Are laminated through chemical vapor deposition or the like to form an insulating layer. Next, a conductive material such as a metal is laminated on the insulating layer through sputtering or the like to form a gate electrode layer. Then, the insulating layer and the gate electrode layer are simultaneously patterned by using a second mask to form a first insulating member 141d, a first insulating member 141d, and a second insulating member 141c including a plurality of first sub-insulating members 141a, 141b, The second gate electrode 125s overlapping the first gate electrode 125d, the second insulating member 141s and the second insulating member 141s, the insulating member 141, and the insulating member 141 Thereby forming a scan line 121. At this time, the insulating layer and the gate conductive layer can be etched by wet etching or dry etching.

이어서, 수소 가스 분위기에서 플라즈마 처리하여 제1 반도체(130d) 및 제2 반도체(130s)에 수소를 확산시켜 도체화함으로써, 제1 반도체(130d) 및 제2 반도체(130s)에 중간 영역(134), 제1 소스 영역(133d), 제1 드레인 영역(135d), 제2 소스 영역(133s) 및 제2 드레인 영역(135s)을 형성한다. 이 때, 복수개의 제1 서브 게이트 전극(125a, 125b, 125c) 및 제2 게이트 전극(125s)에 의해 차단되어 도체화되지 않은 영역은 복수개의 제1 서브 채널(131a, 131b, 131c) 및 제2 채널(131s)로 형성된다.Subsequently, hydrogen is diffused into the first semiconductor 130d and the second semiconductor 130s by conducting a plasma treatment in a hydrogen gas atmosphere to conduct the first semiconductor 130d and the second semiconductor 130s, thereby forming the intermediate region 134 in the first semiconductor 130d and the second semiconductor 130s. A first source region 133d, a first drain region 135d, a second source region 133s, and a second drain region 135s. In this case, the region which is not electrically conducted and is blocked by the plurality of first sub-gate electrodes 125a, 125b, 125c and the second gate electrode 125s is divided into a plurality of first sub-channels 131a, 131b, Two channels 131s are formed.

다음으로, 도 2 내지 도 4에 도시한 바와 같이, 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON) 등의 무기 절연 물질을 화학 기상 증착 등을 통해 적층하여 단일막 또는 다중막 구조의 층간 절연막(160)을 형성한다. 2 to 4, inorganic insulating materials such as silicon oxide (SiOx), silicon nitride (SiNx) and silicon oxynitride (SiON) are laminated by chemical vapor deposition or the like to form a single film or a multi- The interlayer insulating film 160 is formed.

이어서 제3 마스크를 사용하여 층간 절연막(160)을 패터닝하여 제1 소스 영역(133d)과 중첩하는 제1 접촉 구멍(163d), 제1 드레인 영역(135d)과 중첩하는 제2 접촉 구멍(165d), 제2 소스 영역(133s)과 중첩하는 제3 접촉 구멍(163s), 그리고 제2 드레인 영역(135s)과 제4 접촉 구멍(165s), 그리고 연장부(178)와 중첩하는 제5 접촉 구멍(168)이 형성된다.The interlayer insulating film 160 is patterned using the third mask to form a first contact hole 163d overlapping the first source region 133d and a second contact hole 165d overlapping the first drain region 135d, A third contact hole 163s overlapping with the second source region 133s and a fifth contact hole overlapping with the second drain region 135s and the fourth contact hole 165s and the extending portion 178 168 are formed.

그리고, 층간 절연막(160) 위에 금속 등의 도전성 물질을 스퍼터링 등을 통해 적층하고 제4 마스크를 사용하여 패터닝하여 제2 드레인 전극(175s)을 가지는 데이터선(171), 제1 드레인 전극(175d)을 가지는 구동 전압선(172), 제2 소스 전극(173s) 및 제1 소스 전극(173d)을 형성한다.A conductive material such as metal is stacked on the interlayer insulating film 160 through sputtering or the like and patterned using a fourth mask to form the data line 171 having the second drain electrode 175s and the first drain electrode 175d, A second source electrode 173s, and a first source electrode 173d.

그리고, 제2 드레인 전극(175s)을 가지는 데이터선(171), 제1 드레인 전극(175d)을 가지는 구동 전압선(172), 제2 소스 전극(173s) 및 제1 소스 전극(173d)을 덮는 보호막(180)을 형성한다. 이어서 제5 마스크를 이용하여 보호막(180)에 제1 소스 전극(173d)과 중첩하는 화소 접촉 구멍(181)을 형성한다. 그리고, 보호막(180) 위에 화소 전극(191)을 형성한다. 화소 전극(191)은 제1 소스 전극(173d)과 화소 접촉 구멍(181)을 통해 연결된다. A protective film 173 covering the data line 171 having the second drain electrode 175s, the driving voltage line 172 having the first drain electrode 175d, the second source electrode 173s and the first source electrode 173d, (180). Then, a pixel contact hole 181 overlapping the first source electrode 173d is formed in the protective film 180 using a fifth mask. A pixel electrode 191 is formed on the passivation layer 180. The pixel electrode 191 is connected to the first source electrode 173d through the pixel contact hole 181. [

그리고, 보호막(180) 위에 화소 정의막(350)을 형성한다. 그리고, 제6 마스크를 이용하여 화소 전극(191)과 중첩하는 화소 개구부(351)를 형성한다. 그리고, 화소 개구부(351)의 화소 전극(191) 위에 유기 발광층(370)을 형성하고, 유기 발광층(370) 및 화소 정의막(350) 위에 공통 전극(270)을 형성한다.A pixel defining layer 350 is formed on the passivation layer 180. Then, a pixel opening portion 351 overlapping the pixel electrode 191 is formed by using a sixth mask. An organic light emitting layer 370 is formed on the pixel electrode 191 of the pixel opening 351 and a common electrode 270 is formed on the organic light emitting layer 370 and the pixel defining layer 350.

본 개시를 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present disclosure has been described by way of preferred embodiments with reference to the foregoing description, it is to be understood that the invention is not limited thereto and that various modifications and changes may be made thereto without departing from the scope of the following claims Those who are engaged in the field will easily understand.

110: 기판 111: 버퍼층
125d: 제1 게이트 전극 125s: 제2 게이트 전극
130d: 제1 반도체 130s: 제2 반도체
141d: 제1 절연 부재 141s: 제2 절연 부재
160: 층간 절연막 171: 데이터선
172: 구동 전압선 173d: 제1 소스 전극
175d: 제1 드레인 전극 173s: 제2 소스 전극
175s: 제2 드레인 전극 180: 보호막110: substrate 111: buffer layer
125d: first gate electrode 125s: second gate electrode
130d: first semiconductor 130s: second semiconductor
141d: first insulating member 141s: second insulating member
160: interlayer insulating film 171: data line
172: driving voltage line 173d: first source electrode
175d: first drain electrode 173s: second source electrode
175s: second drain electrode 180: protective film

Claims (11)

기판,
상기 기판 위에 위치하는 제1 트랜지스터,
상기 제1 트랜지스터에 연결되는 유기 발광 다이오드를 포함하고,
상기 제1 트랜지스터는
상기 기판 위에 위치하며, 복수개의 제1 서브 채널을 포함하는 제1 채널, 상기 제1 채널의 양측에 각각 위치하는 제1 소스 영역 및 제1 드레인 영역을 포함하는 제1 반도체,
상기 제1 반도체와 중첩하는 복수개의 제1 서브 게이트 전극을 포함하는 제1 게이트 전극,
상기 제1 반도체와 상기 제1 게이트 전극 사이에 위치하는 복수개의 제1 서브 절연 부재를 포함하는 제1 절연 부재, 그리고
상기 제1 반도체와 각각 연결되는 제1 소스 전극 및 제1 드레인 전극
을 포함하고,
상기 복수개의 제1 서브 절연 부재는 상기 제1 소스 영역 및 상기 제1 드레인 영역과 중첩하지 않는 유기 발광 표시 장치.Board,
A first transistor located on the substrate,
And an organic light emitting diode connected to the first transistor,
The first transistor
A first semiconductor region located on the substrate and including a first channel including a plurality of first subchannels, a first source region located on each side of the first channel, and a first drain region,
A first gate electrode including a plurality of first sub-gate electrodes overlapping with the first semiconductor,
A first insulating member including a plurality of first sub-insulating members positioned between the first semiconductor and the first gate electrode, and
A first source electrode and a first drain electrode connected to the first semiconductor,
/ RTI >
Wherein the plurality of first sub-insulating members do not overlap the first source region and the first drain region. 제1항에서,
상기 복수개의 제1 서브 게이트 전극은 서로 이격되며,
상기 복수개의 제1 서브 절연 부재는 서로 이격되는 유기 발광 표시 장치.The method of claim 1,
The plurality of first sub-gate electrodes are spaced apart from each other,
And the plurality of first sub-insulating members are spaced apart from each other. 제1항에서,
상기 제1 반도체는 서로 인접하는 제1 서브 채널 사이에 위치하는 중간 영역을 더 포함하고,
상기 중간 영역은 상기 복수개의 제1 서브 절연 부재와 중첩하지 않는 유기 발광 표시 장치.The method of claim 1,
Wherein the first semiconductor further comprises an intermediate region located between first subchannels adjacent to each other,
And the intermediate region does not overlap the plurality of first sub-insulating members. 제1항에서,
상기 기판 위에 위치하는 스캔선,
상기 스캔선과 교차하는 데이터선, 그리고
상기 스캔선 및 상기 데이터선에 연결되는 제2 트랜지스터를 더 포함하고,
상기 제2 트랜지스터는
상기 기판 위에 위치하는 제2 반도체,
상기 제2 반도체와 중첩하는 제2 게이트 전극,
상기 제2 반도체와 상기 제2 게이트 전극 사이에 위치하는 제2 절연 부재,
상기 제2 반도체와 각각 연결되는 제2 소스 전극 및 제2 드레인 전극
을 포함하고,
상기 제2 게이트 전극은 상기 제1 게이트 전극과 동일한 층에 위치하는 유기 발광 표시 장치.The method of claim 1,
A scan line disposed on the substrate,
A data line crossing the scan line, and
And a second transistor coupled to the scan line and the data line,
The second transistor
A second semiconductor located on the substrate,
A second gate electrode overlapping with the second semiconductor,
A second insulating member positioned between the second semiconductor and the second gate electrode,
A second source electrode and a second drain electrode connected to the second semiconductor,
/ RTI >
And the second gate electrode is located in the same layer as the first gate electrode. 제4항에서,
상기 제2 반도체는 제2 채널, 상기 제2 채널의 양측에 각각 위치하는 제2 소스 영역 및 제2 드레인 영역을 포함하고,
상기 제2 절연 부재는 상기 제2 소스 영역 및 상기 제2 드레인 영역과 중첩하지 않는 유기 발광 표시 장치.5. The method of claim 4,
The second semiconductor includes a second channel, a second source region and a second drain region located on both sides of the second channel,
And the second insulating member does not overlap the second source region and the second drain region. 제5항에서,
상기 제1 채널의 폭은 상기 제2 채널의 폭보다 큰 유기 발광 표시 장치.The method of claim 5,
Wherein a width of the first channel is greater than a width of the second channel. 제4항에서,
상기 제1 반도체 및 상기 제2 반도체는 산화물 반도체 물질을 포함하는 유기 발광 표시 장치.5. The method of claim 4,
Wherein the first semiconductor and the second semiconductor comprise an oxide semiconductor material. 기판 위에 제1 트랜지스터를 형성하는 단계,
상기 제1 트랜지스터에 연결되는 유기 발광 다이오드를 형성하는 단계를 포함하고,
상기 제1 트랜지스터를 형성하는 단계는
상기 기판 위에 복수개의 제1 서브 채널을 포함하는 제1 채널, 상기 제1 채널의 양측에 각각 위치하는 제1 소스 영역 및 제1 드레인 영역을 포함하는 제1 반도체를 형성하는 단계,
상기 제1 반도체 위에 절연층 및 게이트 전극층을 차례로 형성하는 단계,
상기 절연층 및 상기 게이트 전극층을 동시에 식각하여 복수개의 제1 서브 절연 부재를 포함하는 제1 절연 부재 및 복수개의 제1 게이트 전극을 포함하는 제1 게이트 전극을 형성하는 단계,
상기 제1 반도체와 연결되는 제1 소스 전극 및 제1 드레인 전극을 형성하는 단계
를 포함하고,
상기 복수개의 제1 서브 절연 부재는 상기 제1 소스 영역 및 상기 제1 드레인 영역과 중첩하지 않는 유기 발광 표시 장치의 제조 방법.Forming a first transistor on the substrate,
And forming an organic light emitting diode connected to the first transistor,
The step of forming the first transistor
Forming a first semiconductor on the substrate, the first semiconductor including a first channel comprising a plurality of first sub-channels, a first source region located on each side of the first channel and a first drain region,
Forming an insulating layer and a gate electrode layer on the first semiconductor in this order,
Forming a first gate electrode including a first insulating member including a plurality of first sub-insulating members and a plurality of first gate electrodes by simultaneously etching the insulating layer and the gate electrode layer,
Forming a first source electrode and a first drain electrode connected to the first semiconductor;
Lt; / RTI >
Wherein the plurality of first sub-insulating members do not overlap the first source region and the first drain region. 제8항에서,
상기 기판 위에 스캔선 및 데이터선에 연결되는 제2 트랜지스터를 형성하는 단계를 더 포함하고,
상기 제2 트랜지스터를 형성하는 단계는
상기 기판 위에 제2 반도체를 형성하는 단계,
상기 제2 반도체 위에 상기 절연층 및 상기 게이트 전극층을 차례로 형성하는 단계,
상기 절연층 및 상기 게이트 전극층을 동시에 식각하여 제2 절연 부재 및 제2 게이트 전극을 형성하는 단계,
상기 제2 반도체와 연결되는 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계
를 포함하는 유기 발광 표시 장치의 제조 방법.9. The method of claim 8,
Forming a second transistor connected to the scan line and the data line on the substrate,
The step of forming the second transistor
Forming a second semiconductor on the substrate,
Sequentially forming the insulating layer and the gate electrode layer on the second semiconductor,
Etching the insulating layer and the gate electrode layer to form a second insulating member and a second gate electrode,
Forming a second source electrode and a second drain electrode connected to the second semiconductor;
Wherein the organic light emitting display device further comprises: 제9항에서,
상기 제2 반도체는 제2 채널, 상기 제2 채널의 양측에 각각 위치하는 제2 소스 영역 및 제2 드레인 영역을 포함하고,
상기 제2 절연 부재는 상기 제2 소스 영역 및 상기 제2 드레인 영역과 중첩하지 않는 유기 발광 표시 장치의 제조 방법.The method of claim 9,
The second semiconductor includes a second channel, a second source region and a second drain region located on both sides of the second channel,
And the second insulating member does not overlap the second source region and the second drain region. 제9항에서,
상기 제1 반도체와 상기 제2 반도체는 동시에 형성되는 유기 발광 표시 장치의 제조 방법.The method of claim 9,
Wherein the first semiconductor and the second semiconductor are simultaneously formed.
KR1020160042778A 2016-04-07 2016-04-07 Organic light emitting diode display and manufacturing method thereof KR20170115639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160042778A KR20170115639A (en) 2016-04-07 2016-04-07 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160042778A KR20170115639A (en) 2016-04-07 2016-04-07 Organic light emitting diode display and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20170115639A true KR20170115639A (en) 2017-10-18

Family

ID=60296276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042778A KR20170115639A (en) 2016-04-07 2016-04-07 Organic light emitting diode display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20170115639A (en)

Similar Documents

Publication Publication Date Title
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
KR101962852B1 (en) Organic light emitting display device and manufacturing method of the same
US11751433B2 (en) Transistor display panel including lower electrode disposed under a semiconductor and display device including the same
US9659967B2 (en) Thin-film transistor and display device having the same
CN106537567B (en) Transistor, display device and electronic equipment
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
CN104716143A (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US11114521B2 (en) Display device and manufacturing method thereof
US10224435B2 (en) Transistor, manufacturing method thereof, and display device including the same
KR20140125186A (en) Method of manufacturing for TFT and TFT thereof, and method of manufacturing for organic luminescence display and organic luminescence display thereof
US20140339515A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20140131774A (en) Method of manufacturing for capacitor and capacitor thereof, and method of manufacturing for organic luminescence display
KR102530003B1 (en) Transistor array panel and display device including the same
US20200168737A1 (en) Display device and method of manufacturing the same
KR20140140984A (en) Back plane of display and manufacturing method for the same
KR20170130671A (en) Transistor array panel and manufacturing method thereof
CN113851486A (en) Thin film transistor substrate and display device having the same
KR102324764B1 (en) Organic light emitting diode display and manufacturing method thereof
KR20170134823A (en) Display device
KR20170115639A (en) Organic light emitting diode display and manufacturing method thereof
CN113629073B (en) TFT backboard and display panel
KR20170119023A (en) Transistor array panel and display device including the same
KR20150000545A (en) Thin film transistor array substrate and display panel comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination