KR20170104910A - Semiconductor device and operating method of semiconductor device - Google Patents

Semiconductor device and operating method of semiconductor device Download PDF

Info

Publication number
KR20170104910A
KR20170104910A KR1020160073107A KR20160073107A KR20170104910A KR 20170104910 A KR20170104910 A KR 20170104910A KR 1020160073107 A KR1020160073107 A KR 1020160073107A KR 20160073107 A KR20160073107 A KR 20160073107A KR 20170104910 A KR20170104910 A KR 20170104910A
Authority
KR
South Korea
Prior art keywords
communication mode
adc
circuit configuration
circuit
signal
Prior art date
Application number
KR1020160073107A
Other languages
Korean (ko)
Other versions
KR102520810B1 (en
Inventor
이종우
이재훈
이종미
조병학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CN201710127879.XA priority Critical patent/CN107171669B/en
Priority to US15/453,577 priority patent/US10312959B2/en
Publication of KR20170104910A publication Critical patent/KR20170104910A/en
Application granted granted Critical
Publication of KR102520810B1 publication Critical patent/KR102520810B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters

Abstract

Provided are a semiconductor device and an operating method thereof. The semiconductor device includes a mode controller for outputting a first control signal in a first communication mode and outputting a second control signal in a second communication mode different from the first communication mode; and a configurable circuit for generating a first output signal to be transmitted to a first analog digital converter (ADC) in the first communication mode and generating a second output signal using a second type delivery to a first type analog to digital converter (ADC) in the first communication mode, and generating a second output signal using a second type ADC in the second communication mode. The configurable circuit includes a switching circuit to changes the circuit configuration into a first circuit configuration for generating the first output signal in the first communication mode or a second circuit configuration for generating the second output signal in the second communication mode according to the first control signal and the second control signal received from the mode controller. Accordingly, the present invention can convert an analog signal into a digital signal by using different types of ADCs according to the communication mode.

Description

반도체 장치 및 그 동작 방법{SEMICONDUCTOR DEVICE AND OPERATING METHOD OF SEMICONDUCTOR DEVICE}Technical Field [0001] The present invention relates to a semiconductor device and an operation method thereof,

본 발명은 반도체 장치 및 그 동작 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of operating the same.

이동통신 시스템에서 사용되는 기저대역은 2G(2nd Generation) 통신 시스템을 위한 100kHz의 대역폭부터 3G(3rd Generation) 혹은 4G(4th Generation) 통신 시스템을 위한 20MHz의 대역폭까지 매우 넓은 범위에 걸쳐져 있으며, 가장 높은 대역폭은 가장 낮은 대역폭에 비해 무려 100배 이상에 달한다. 음성 통화를 위해서는 2G 모드를 사용하고, 데이터 통신을 위해서는 3G 혹은 4G 모드(이하 3G/4G라 칭함)를 사용하도록 구성되는 다중모드 이동 단말은, 다중모드 다중밴드 무선 송수신기를 구비하여야 하며, 상기 무선 송수신기는 상기의 다양한 대역폭들을 모두 지원할 수 있는 아날로그 기저대역 필터를 필요로 한다.The baseband used in the mobile communication system covers a very wide range from a bandwidth of 100 kHz for a 2G (second generation) communication system to a bandwidth of 20 MHz for a 3G (3rd Generation) or 4G (4th Generation) communication system, The bandwidth is more than 100 times that of the lowest bandwidth. A multimode mobile terminal configured to use 2G mode for voice communication and use 3G or 4G mode (hereinafter referred to as 3G / 4G) for data communication must include a multimode multiband wireless transceiver, The transceiver requires an analog baseband filter capable of supporting all of the various bandwidths described above.

본 발명이 해결하고자 하는 기술적 과제는 통신 모드에 따라 서로 다른 타입의 아날로그 디지털 컨버터(analog digital convertor)를 이용하여 아날로그 신호를 디지털 신호로 변환하기 위한 반도체 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a semiconductor device for converting an analog signal into a digital signal using different types of analog digital converters according to a communication mode.

본 발명이 해결하고자 하는 다른 기술적 과제는 통신 모드에 따라 서로 다른 타입의 아날로그 디지털 컨버터를 이용하여 아날로그 신호를 디지털 신호로 변환하기 반도체 장치의 동작 방법을 제공하는 것이다.According to another aspect of the present invention, there is provided an operation method of a semiconductor device for converting an analog signal into a digital signal using different types of analog digital converters according to a communication mode.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems which are not mentioned can be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 제1 통신 모드에서 제1 제어 신호를 출력하고, 제1 통신 모드와 다른 제2 통신 모드에서 제2 제어 신호를 출력하는 모드 컨트롤러(mode controller); 및 제1 통신 모드에서 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)에 전달하기 위한 제1 출력 신호를 생성하고, 제2 통신 모드에서 제2 타입 ADC를 이용하여 제2 출력 신호를 생성하는 구성 가능 회로를 포함하고, 구성 가능 회로는, 모드 컨트롤러로부터 수신한 제1 제어 신호 및 제2 제어 신호에 따라 그 회로 구성을 제1 통신 모드에서 제1 출력 신호를 생성하기 위한 제1 회로 구성 또는 제2 통신 모드에서 제2 출력 신호를 생성하기 위한 제2 회로 구성으로 변경하는 스위칭 회로를 포함한다.According to an aspect of the present invention, there is provided a semiconductor device including: a first control signal outputting unit for outputting a first control signal in a first communication mode; and a second control signal outputting unit for outputting a second control signal in a second communication mode different from the first communication mode A mode controller; And to generate a first output signal for delivery to a first type analog to digital converter (ADC) in a first communication mode and to generate a second output signal using a second type ADC in a second communication mode Wherein the configurable circuit includes a first circuit configuration for generating a first output signal in a first communication mode in accordance with a first control signal and a second control signal received from the mode controller, And a second circuit configuration for generating a second output signal in a second communication mode.

본 발명의 몇몇의 실시예에서, 상기 제1 출력 신호는 아날로그 신호를 포함하고, 상기 제2 출력 신호는 디지털 신호를 포함할 수 있다.In some embodiments of the invention, the first output signal may comprise an analog signal and the second output signal may comprise a digital signal.

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에 해당하는 제1 기저대역은 상기 제2 통신 모드에 해당하는 제2 기저대역보다 더 높은 대역폭을 가질 수 있다.In some embodiments of the present invention, the first baseband corresponding to the first communication mode may have a higher bandwidth than the second baseband corresponding to the second communication mode.

본 발명의 몇몇의 실시예에서, 상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함할 수 있다.In some embodiments of the present invention, the first circuit configuration may include a low path filter (LPF) and a gain amplifier (GA).

본 발명의 몇몇의 실시예에서, 상기 이득 증폭기는 가변 이득 증폭기(variable gain amplifier, VGA) 또는 프로그램 가능한 이득 증폭기(programmable gain amplifier, PGA)를 포함할 수 있다.In some embodiments of the invention, the gain amplifier may comprise a variable gain amplifier (VGA) or a programmable gain amplifier (PGA).

본 발명의 몇몇의 실시예에서, 상기 제2 회로 구성은 상기 제2 타입 ADC를 포함할 수 있다.In some embodiments of the invention, the second circuit configuration may comprise the second type ADC.

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는 상기 제1 타입 ADC를 더 포함하고, 상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함할 수 있다.In some embodiments of the present invention, the semiconductor device further comprises the first type ADC, wherein the first type ADC comprises a Nyquist ADC and the second type ADC is an oversampling ) ADC. ≪ / RTI >

본 발명의 몇몇의 실시예에서, 상기 제1 타입 ADC는 축차 비교형 레지스터 ADC(successive approximation register ADC, SAR ADC)를 포함할 수 있다.In some embodiments of the invention, the first type ADC may comprise a successive approximation register ADC (SAR ADC).

본 발명의 몇몇의 실시예에서, 상기 제2 타입 ADC는 델타-시그마 변조 ADC(delta-sigma modulation ADC, DSM ADC)를 포함할 수 있다.In some embodiments of the present invention, the second type ADC may include a delta-sigma modulation ADC (DSM ADC).

본 발명의 몇몇의 실시예에서, 상기 델타-시그마 변조 ADC는 이산 시간 델타-시그마 변조 ADC(discrete-time DSM ADC) 또는 연속 시간 델타-시그마 변조 ADC(continuous-time DSM ADC)를 포함할 수 있다.In some embodiments of the invention, the delta-sigma modulated ADC may comprise a discrete-time DSM ADC or a continuous-time DSM ADC. .

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에서 상기 제1 타입 ADC는 온되고, 상기 제2 통신 모드에서 상기 제1 타입 ADC는 오프될 수 있다.In some embodiments of the present invention, the first type ADC may be on in the first communication mode and the first type ADC may be off in the second communication mode.

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는, 상기 제1 통신 모드 및 상기 제2 통신 모드에 해당하는 무선 주파수 신호를 수신 및 복조하여 상기 구성 가능 회로에 전달하는 RF 수신부를 더 포함할 수 있다.In some embodiments of the present invention, the semiconductor device may further include an RF receiving unit for receiving and demodulating a radio frequency signal corresponding to the first communication mode and the second communication mode and transmitting the radio frequency signal to the configurable circuit have.

본 발명의 몇몇의 실시예에서, 상기 모드 컨트롤러, 상기 구성 가능 회로 및 상기 RF 수신부는 단일 칩 내에 구현될 수 있다.In some embodiments of the present invention, the mode controller, the configurable circuit, and the RF receiver may be implemented in a single chip.

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는 상기 제1 타입 ADC를 더 포함하고, 상기 모드 컨트롤러, 상기 구성 가능 회로, 상기 RF 수신부 및 상기 제1 타입 ADC는 단일 칩 내에 구현될 수 있다.In some embodiments of the present invention, the semiconductor device further comprises the first type ADC, and the mode controller, the configurable circuit, the RF receiver, and the first type ADC may be implemented in a single chip.

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는 상기 제1 타입 ADC를 더 포함하고, 상기 모드 컨트롤러, 상기 구성 가능 회로 및 상기 제1 타입 ADC는 단일 AP(Application Processor) 내에 구현될 수 있다.In some embodiments of the present invention, the semiconductor device further comprises the first type ADC, and the mode controller, the configurable circuit, and the first type ADC can be implemented in a single AP (Application Processor).

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는, 상기 제2 출력 신호를 입력받아 노이즈를 제거하기 위한 데시메이션 필터(decimation filter)를 더 포함할 수 있다.In some embodiments of the present invention, the semiconductor device may further include a decimation filter for receiving noise from the second output signal.

본 발명의 몇몇의 실시예에서, 상기 반도체 장치는, 아날로그 신호를 입력받고, 상기 제1 통신 모드에서 상기 제1 회로 구성을 갖는 상기 구현 가능 회로 및 상기 제1 타입 ADC를 이용하여 상기 아날로그 신호를 디지털 신호로 변환하고, 상기 제2 통신 모드에서 상기 제2 회로 구성을 갖는 상기 구현 가능 회로를 이용하여 상기 아날로그 신호를 디지털 신호로 변환할 수 있다.In some embodiments of the present invention, the semiconductor device may be configured to receive an analog signal, to receive the analog signal using the implementable circuit having the first circuit configuration and the first type ADC in the first communication mode And convert the analog signal into a digital signal using the feasible circuit having the second circuit configuration in the second communication mode.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 제1 통신 모드 및 제2 통신 모드를 포함하는 통신 모드에 따라 동작하는 하나 이상의 스위치를 포함하는 스위칭 회로; 및 아날로그 신호를 입력받고, 하나 이상의 스위치가 제1 상태인 경우 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)를 이용하여 디지털 신호를 생성하고, 하나 이상의 스위치가 제1 상태와 다른 제2 상태인 경우 제2 타입 ADC를 이용하여 디지털 신호를 생성하는 디지털 신호 생성 회로를 포함하고, 디지털 신호 생성 회로의 회로 구성은 제1 통신 모드에서 디지털 신호를 생성하기 위한 제1 회로 구성 및 제2 통신 모드에서 디지털 신호를 생성하기 위한 제2 회로 구성을 포함하고, 하나 이상의 스위치의 상태가 변경되면 제1 회로 구성 및 제2 회로 구성이 상호 변경된다.According to another aspect of the present invention, there is provided a semiconductor device including: a switching circuit including at least one switch operating according to a communication mode including a first communication mode and a second communication mode; And a first type analog digital converter (ADC) is used to generate a digital signal when one or more switches are in a first state, and wherein one or more switches are in a second state different from the first state And a digital signal generation circuit for generating a digital signal by using the second type ADC when the first communication mode is the first communication mode and the second communication mode And a first circuit configuration and a second circuit configuration are mutually changed when the state of the one or more switches is changed.

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에 해당하는 제1 기저대역은 상기 제2 통신 모드에 해당하는 제2 기저대역보다 더 높을 수 있다.In some embodiments of the present invention, the first baseband corresponding to the first communication mode may be higher than the second baseband corresponding to the second communication mode.

본 발명의 몇몇의 실시예에서, 상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함할 수 있다.In some embodiments of the present invention, the first circuit configuration may include a low path filter (LPF) and a gain amplifier (GA).

본 발명의 몇몇의 실시예에서, 상기 제2 회로 구성은 상기 제2 타입 ADC를 포함할 수 있다.In some embodiments of the invention, the second circuit configuration may comprise the second type ADC.

본 발명의 몇몇의 실시예에서, 상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함할 수 있다.In some embodiments of the present invention, the first type ADC includes a Nyquist ADC and the second type ADC may include an oversampling ADC.

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에서 상기 제1 타입 ADC는 온되고, 상기 제2 통신 모드에서 상기 제1 타입 ADC는 오프될 수 있다.In some embodiments of the present invention, the first type ADC may be on in the first communication mode and the first type ADC may be off in the second communication mode.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 제1 통신 모드에서 구성 가능 회로를 제1 회로 구성으로 설정하고, 구성 가능 회로는 제1 통신 모드에서 제1 출력 신호를 생성하고, 제1 통신 모드와 다른 제2 통신 모드에서 제2 출력 신호를 생성하고, 제1 회로 구성을 갖는 구성 가능 회로를 이용하여 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)에 전달하기 위한 제1 출력 신호를 생성하고, 제1 통신 모드가 제2 통신 모드로 변경된 경우, 구성 가능 회로의 회로 구성을 제1 회로 구성으로부터 제2 회로 구성으로 변경하고, 제2 회로 구성을 갖는 구성 가능 회로를 이용하여 제2 출력 신호를 생성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of operating a semiconductor device, the method comprising: configuring a configurable circuit in a first communication mode to a first circuit configuration, A first type of analog digital converter (ADC) using a configurable circuit having a first circuit configuration, and a second type of analog to digital converter And when the first communication mode is changed to the second communication mode, the circuit configuration of the configurable circuit is changed from the first circuit configuration to the second circuit configuration, and the second circuit configuration is changed to the second communication configuration RTI ID = 0.0 > a < / RTI > configurable circuit having a first output signal.

본 발명의 몇몇의 실시예에서, 상기 방법은, 상기 제2 통신 모드가 상기 제1 통신 모드로 변경된 경우, 상기 구성 가능 회로를 상기 제2 회로 구성으로부터 제1 회로 구성으로 변경하는 것을 더 포함할 수 있다.In some embodiments of the present invention, the method further comprises changing the configurable circuit from the second circuit configuration to the first circuit configuration when the second communication mode is changed to the first communication mode .

본 발명의 몇몇의 실시예에서, 상기 제1 출력 신호는 아날로그 신호를 포함하고, 상기 제2 출력 신호는 디지털 신호를 포함할 수 있다.In some embodiments of the invention, the first output signal may comprise an analog signal and the second output signal may comprise a digital signal.

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에 해당하는 제1 기저대역은 상기 제2 통신 모드에 해당하는 제2 기저대역보다 더 높은 대역폭을 가질 수 있다.In some embodiments of the present invention, the first baseband corresponding to the first communication mode may have a higher bandwidth than the second baseband corresponding to the second communication mode.

본 발명의 몇몇의 실시예에서, 상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함할 수 있다.In some embodiments of the present invention, the first circuit configuration may include a low path filter (LPF) and a gain amplifier (GA).

본 발명의 몇몇의 실시예에서, 상기 제2 회로 구성은 상기 제2 타입 ADC를 포함할 수 있다.In some embodiments of the invention, the second circuit configuration may comprise the second type ADC.

본 발명의 몇몇의 실시예에서, 상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함할 수 있다.In some embodiments of the present invention, the first type ADC includes a Nyquist ADC and the second type ADC may include an oversampling ADC.

본 발명의 몇몇의 실시예에서, 상기 제1 통신 모드에서 상기 제1 타입 ADC는 온되고, 상기 제2 통신 모드에서 상기 제1 타입 ADC는 오프될 수 있다.In some embodiments of the present invention, the first type ADC may be on in the first communication mode and the first type ADC may be off in the second communication mode.

본 발명의 몇몇의 실시예에서, 상기 방법은, 상기 제1 통신 모드 및 상기 제2 통신 모드에 해당하는 무선 주파수 신호를 수신 및 복조하여 상기 구성 가능 회로에 전달하는 것을 더 포함할 수 있다.In some embodiments of the present invention, the method may further comprise receiving and demodulating a radio frequency signal corresponding to the first communication mode and the second communication mode and delivering the radio frequency signal to the configurable circuit.

본 발명의 몇몇의 실시예에서, 상기 방법은, 데시메이션 필터(decimation filter)를 이용하여 상기 제2 출력 신호의 노이즈를 제거하는 것을 더 포함할 수 있다.In some embodiments of the invention, the method may further comprise removing noise of the second output signal using a decimation filter.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

도 1a는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 1b 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 장치의 다른 구현예를 설명하기 위한 블록도들이다.
도 2는 본 발명의 일 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 개략도이다.
도 4는 본 발명의 다른 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 개략도이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 회로도이다.
도 8은 본 발명의 일 실시예에 따른 기저대역 필터를 설명하기 위한 개략도이다.
도 9는 본 발명의 일 실시예에 따른 SoC의 블록도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.1A is a block diagram illustrating a semiconductor device according to an embodiment of the present invention.
1B to 1D are block diagrams for explaining another embodiment of the semiconductor device according to an embodiment of the present invention.
2 is a block diagram illustrating an analog baseband filter according to an embodiment of the present invention.
3 is a schematic diagram illustrating an analog baseband filter according to an embodiment of the present invention.
4 is a schematic diagram illustrating an analog baseband filter according to another embodiment of the present invention.
5 to 7 are circuit diagrams illustrating a method of operating a semiconductor device according to an embodiment of the present invention.
8 is a schematic diagram for explaining a baseband filter according to an embodiment of the present invention.
9 is a block diagram of an SoC in accordance with an embodiment of the present invention.
10 to 12 are exemplary semiconductor systems to which the semiconductor device according to the embodiments of the present invention can be applied.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the figures may be exaggerated for clarity of description. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.One element is referred to as being "connected to " or" coupled to "another element, either directly connected or coupled to another element, One case. On the other hand, when one element is referred to as being "directly connected to" or "directly coupled to " another element, it does not intervene another element in the middle.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도 1a는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다. 한편, 도 1b 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 장치의 다른 구현예를 설명하기 위한 블록도들이다.1A is a block diagram illustrating a semiconductor device according to an embodiment of the present invention. 1B to 1D are block diagrams for explaining another embodiment of the semiconductor device according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 반도체 장치(1)는 RF(Redio Frequency) 수신부(50), 아날로그 기저대역(analog baseband, ABB) 필터(100) 및 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)(200)를 포함한다.A semiconductor device 1 according to an embodiment of the present invention includes an RF (Redio Frequency) receiver 50, an analog baseband (ABB) filter 100, and a first type analog digital converter ) ≪ / RTI >

RF 수신부(50)는 무선으로 변조 신호를 수신하며, 하나 이상의 필터를 포함할 수 있다. 본 발명의 몇몇의 실시예에서, 필터는 LNA(Low-Noise Amplifier), 믹서(mixer), TIA(Transimpedence Amplifier) 등을 포함할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 여기서, 믹서는, 수신한 변조 신호를 기저대역으로 주파수 변환을 하여, 후술할 ABB 필터(100)가 처리할 수 있도록 한다.The RF receiver 50 receives the modulated signal wirelessly, and may include one or more filters. In some embodiments of the present invention, the filter may include a Low-Noise Amplifier (LNA), a mixer, a Transimpedance Amplifier (TIA), and the like, but the scope of the present invention is not limited thereto. Here, the mixer frequency-converts the received modulated signal into a baseband signal so that it can be processed by an ABB filter 100 to be described later.

ABB 필터(100)는 RF 수신부(50)로부터 제공받은 아날로그 신호를 기저대역으로 복조한다. 본 발명의 몇몇의 실시예에서, ABB 필터(100)는, 예를 들어 GSM(Global System for Mobile communications), EDGE(Enhanced Data GSM Environment), HSPA(High Speed Packet Access), WCDMA(Wideband Code Division Multiple Access), LTE(Long Term Evolution) 1.4M, LTE 3M, LTE 5M, LTE 10M, LTE 15M, LTE 20M 와 같은 다양한 대역폭의 무선 통신 기술들을 지원하는 무선 송수신기를 위해 사용될 수 있다.The ABB filter 100 demodulates the analog signal provided from the RF receiver 50 into a baseband signal. In some embodiments of the present invention, the ABB filter 100 may be implemented in a wireless communication system such as, for example, Global System for Mobile communications (GSM), Enhanced Data GSM Environment (EDGE), High Speed Packet Access (HSPA) Access), Long Term Evolution (LTE) 1.4M, LTE 3M, LTE 5M, LTE 10M, LTE 15M, and LTE 20M.

제1 타입 ADC(200)는 ABB 필터(100)에 의해 기저대역으로 복조된 아날로그 신호를 디지털 신호로 변환한다. 본 발명의 몇몇의 실시예에서, 제1 타입 ADC(200)는 고속동작에 유리한 나이퀴스트(Nyquist) ADC를 포함할 수 있다. 특히, 본 발명의 몇몇의 실시예에서, 제1 타입 ADC(200)는 축차 비교형 레지스터 ADC(successive approximation register ADC, SAR ADC)를 포함할 수 있다.The first type ADC 200 converts the analog signal demodulated to the baseband by the ABB filter 100 into a digital signal. In some embodiments of the invention, the first type ADC 200 may include a Nyquist ADC that is advantageous for high speed operation. In particular, in some embodiments of the invention, the first type ADC 200 may include a successive approximation register ADC (SAR ADC).

본 발명의 몇몇의 실시예에서, RF 수신부(50), ABB 필터(100) 및 제1 타입 ADC(200)는 하나의 칩으로 구현될 수 있다. 그러나 본 발명의 범위는 이에 제한되지 않는다.In some embodiments of the present invention, the RF receiver 50, the ABB filter 100, and the first type ADC 200 may be implemented as a single chip. However, the scope of the present invention is not limited thereto.

예를 들어, 도 1b를 참조하면, 본 발명의 다른 몇몇의 실시예에서, RF 수신부(50) 및 ABB 필터(100)는 제1 칩(6)으로 구현되고, ADC(200)는 제1 칩(6)과 다른 제2 칩(7)으로 구현될 수 있다. 예를 들어, 제1 칩(6)은 모바일 디바이스에 장착된 RF 트랜시버를 포함할 수 있고, 제2 칩(7)은 모바일 디바이스에 장착된 스탠드얼론 AP(Standalone Application Processor)(4a)와 전기적으로 연결된 모뎀(modem)을 포함할 수 있다.1B, in some other embodiments of the present invention, the RF receiver 50 and the ABB filter 100 are implemented as a first chip 6, and the ADC 200 is implemented as a first chip 6. [ (6) and a second chip (7) different from the first chip (6). For example, the first chip 6 may include an RF transceiver mounted on the mobile device, and the second chip 7 may be electrically connected to a standalone application processor (AP) 4a mounted on the mobile device And may include a connected modem.

또한, 예를 들어, 도 1c를 참조하면, 본 발명의 또 다른 몇몇의 실시예에서, RF 수신부(50) 및 ABB 필터(100)는 제1 칩(6)으로 구현되고, ADC(200)는 모바일 디바이스에 장착된 AP(Application Processor)(4b) 내부에 구현될 수 있다. 여기서, 제1 칩(6)은 모바일 디바이스에 장착된 RF 트랜시버를 포함할 수 있고, AP(4b)는 프로세싱 코어(5)와, 프로세싱 코어(5)와 전기적으로 연결된 모뎀 코어를 포함할 수 있고, ADC(200)는 상기 모뎀 코어에 구현될 수 있다. 1C, in some other embodiments of the present invention, the RF receiver 50 and the ABB filter 100 are implemented as a first chip 6, and the ADC 200 And may be implemented in an AP (Application Processor) 4b mounted on the mobile device. Herein, the first chip 6 may comprise an RF transceiver mounted on a mobile device and the AP 4b may comprise a processing core 5 and a modem core in electrical communication with the processing core 5 , The ADC 200 may be implemented in the modem core.

또한, 예를 들어, 도 1d를 참조하면, 본 발명의 또 다른 몇몇의 실시예에서, RF 수신부(50)는 제3 칩(8)으로 구현되고, ABB 필터(100) 및 ADC(200)는 모바일 디바이스에 장착된 AP(4b) 내부에 구현될 수 있다. 여기서, 제3 칩(8)은 모바일 디바이스에 장착된 RF 트랜시버를 포함할 수 있다. 즉, AP(4b)는 그 내부에 ABB 필터(100) 및 ADC(200)와, 이들로부터 출력 신호(Dout1[], Dout2[])를 각각 제공받는 프로세싱 코어(5)를 포함할 수 있다.1D, in some other embodiments of the present invention, the RF receiver 50 is implemented as a third chip 8, and the ABB filter 100 and the ADC 200 are implemented as a third chip 8, May be implemented within the AP 4b mounted on the mobile device. Here, the third chip 8 may include an RF transceiver mounted on the mobile device. That is, the AP 4b may include a processing core 5 in which the ABB filter 100 and the ADC 200, and the output signals Dout1 [] and Dout2 [], respectively, are provided therein.

일반적으로 2G와 같은 저대역(Low band) 신호를 처리하기 위해서는, ABB 필터(100)의 차단 주파수를 결정하는 매우 큰 값의 저항과 캐패시터가 필요하며, 이는 아날로그 필터의 면적을 크게 증가시킨다. 구체적으로, 2G의 저대역을 처리하기 위한 캐패시터는 그 크기가 3G/4G 대역에 비하여 수배 이상 크며, 이로 인해 아날로그 필터의 회로 면적이 수배로 증가된다. 이와 같이 3G 모드나 4G 모드가 구동되는 상태에서는 꺼져있는 2G 모드 때문에 아날로그 필터의 회로 면적이 현저히 증가되면, 공정 단가를 상승시킬 뿐 아니라, 선로 길이가 길어져 신호의 오차가 증가하고 잡음이 높아져 신호의 특성도 불량해질 수 있다. 한편, 2G의 경우 여파되는 신호들을 복조하기 위해서는 충분한 동작 범위를 갖는 ADC의 사용이 필요하다.Generally, in order to process a low band signal such as 2G, a very large value resistor and a capacitor are required to determine the cutoff frequency of the ABB filter 100, which greatly increases the area of the analog filter. Specifically, the capacitor for processing the 2G low band has a size larger than that of the 3G / 4G band by several times, which increases the circuit area of the analog filter several times. If the circuit area of the analog filter is significantly increased due to the off-mode 2G mode in a state where the 3G mode or the 4G mode is driven, not only the process cost is increased, but also the line length becomes longer and the signal error increases and the noise increases. The characteristics may also become poor. On the other hand, in the case of 2G, it is necessary to use an ADC having a sufficient operating range in order to demodulate the filtered signals.

본 발명의 다양한 실시예에 따르면, 3G/4G 통신 모드에서는 고속동작에 유리한 타입의 ADC를 사용하고, 2G 통신 모드에서는 저속동작하되 분해능이 높은 타입의 ADC를 사용하되, 2G 통신 모드에서 사용되는 ADC는 3G/4G 통신 모드에서 필터(예컨대, 로우 패스 필터) 또는 증폭기(예컨대, 이득 증폭기)에 사용되는 OP 앰프를 차용하여 사용한다. 그리고 2G 통신 모드에서는 고속동작에 유리한 타입의 ADC를 오프(off)한다. 이에 따라, 아날로그 필터의 회로 면적의 증가와 전력 소모 문제를 해결할 수 있다.According to various embodiments of the present invention, an ADC of the type favorable for high-speed operation is used in the 3G / 4G communication mode and an ADC of the type having high resolution but low speed is used in the 2G communication mode, Uses an OP amp used in a filter (e.g., a low pass filter) or an amplifier (e.g., a gain amplifier) in a 3G / 4G communication mode. In the 2G communication mode, an ADC of a type advantageous for high-speed operation is turned off. As a result, an increase in the circuit area of the analog filter and a power consumption problem can be solved.

도 2는 본 발명의 일 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 블록도이다.2 is a block diagram illustrating an analog baseband filter according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 ABB 필터(100)는 모드 컨트롤러(mode controller)(105) 및 구성 가능 회로(configurable circuit)(120)를 포함한다.Referring to FIG. 2, an ABB filter 100 according to an exemplary embodiment of the present invention includes a mode controller 105 and a configurable circuit 120.

모드 컨트롤러(105)는 통신 모드에 따라 스위칭 회로(110)를 제어하기 위한 제어 신호(CMD)를 출력한다. 구체적으로, 모드 컨트롤러(105)는 제1 통신 모드에서 제1 제어 신호를 출력하고, 제2 통신 모드에서 제2 제어 신호를 출력할 수 있다.The mode controller 105 outputs a control signal CMD for controlling the switching circuit 110 in accordance with the communication mode. Specifically, the mode controller 105 may output the first control signal in the first communication mode and output the second control signal in the second communication mode.

본 발명의 몇몇의 실시예에서, 제1 통신 모드에 해당하는 제1 기저대역은 제2 통신 모드에 해당하는 제2 기저대역보다 더 높은 대역폭을 가질 수 있다. 예를 들어, 제1 통신 모드는 예컨대 3G/4G 통신 모드를 포함하고, 제2 통신 모드는 2G 통신 모드를 포함할 수 있다.In some embodiments of the invention, the first baseband corresponding to the first communication mode may have a higher bandwidth than the second baseband corresponding to the second communication mode. For example, the first communication mode may include, for example, a 3G / 4G communication mode, and the second communication mode may include a 2G communication mode.

본 발명의 몇몇의 실시예에서, 통신 모드를 인식하는 것은 ABB 필터(100)가 사용되는 반도체 장치에 구현된 임의의 하드웨어를 통해 수행될 수 있다. 예를 들어, 통신 모드는 RF 수신단(50)에 의해 인식될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 통신 모드가 인식된 후, 모드 컨트롤러(105)는 하드웨어 또는 소프트웨어를 통해 통신 모드를 나타내는 신호를 전달 받을 수 있다. 물론, 본 발명의 범위는 이에 제한되지 않고, ABB 필터(100)는 직접 통신 모드를 인식할 수 있는 회로를 내장할 수도 있다.In some embodiments of the present invention, recognizing the communication mode may be performed through any hardware implemented in the semiconductor device in which the ABB filter 100 is used. For example, the communication mode can be recognized by the RF receiving terminal 50, but the scope of the present invention is not limited thereto. After the communication mode is recognized, the mode controller 105 can receive a signal indicating the communication mode via hardware or software. Of course, the scope of the present invention is not limited thereto, and the ABB filter 100 may incorporate a circuit capable of recognizing a direct communication mode.

구성 가능 회로(120)는 회로 구성을 전환할 수 있는 회로를 말한다. 구성 가능 회로(120)는 모드 컨트롤러로(105)부터 수신한 제어 신호에 따라 회로 구성을 변경할 수 있는 스위칭 회로(110)를 포함한다. 스위칭 회로(110)의 상태가 변경되면 구성 가능 회로(120)의 회로 소자 간 연결 관계가 변경된다. 즉, 구성 가능 회로(120)는 스위칭 회로(110)의 상태에 따라 다른 동작을 수행하도록 구현된 회로이다.Configurable circuit 120 refers to a circuit capable of switching the circuit configuration. The configurable circuit (120) includes a switching circuit (110) capable of changing the circuit configuration according to a control signal received from the mode controller (105). When the state of the switching circuit 110 is changed, the connection relationship between the circuit elements of the configurable circuit 120 is changed. That is, the configurable circuit 120 is a circuit implemented to perform different operations depending on the state of the switching circuit 110. [

여기서 회로 구성이란, 회로 소자들 사이의 연결 관계를 의미한다. 예를 들어, 회로 소자들이 제1 내지 제3 회로 소자(120a, 120b, 120c)를 포함하는 경우, 제1 회로 구성은 제1 회로 소자(120a)와 제2 회로 소자(120b)를 전기적으로 접속시키고 제2 회로 소자(120b)와 제3 회로 소자(120c)를 전기적으로 비접속시켜 제1 동작을 하도록 형성될 수 있고, 제2 회로 구성은 제2 회로 소자(120b)와 제3 회로 소자(120c)를 전기적으로 접속시키고 제1 회로 소자(120a)와 제2 회로 소자(120b)를 전기적으로 비접속시켜 제1 동작과 다른 제2 동작을 하도록 형성될 수 있다.Here, a circuit configuration means a connection relationship between circuit elements. For example, when the circuit elements include the first to third circuit elements 120a, 120b, and 120c, the first circuit configuration may include electrically connecting the first circuit element 120a and the second circuit element 120b And the second circuit element 120b and the third circuit element 120c may be electrically connected to each other to perform a first operation, and the second circuit configuration may be formed to connect the second circuit element 120b and the third circuit element 120c 120c and electrically connecting the first circuit element 120a and the second circuit element 120b to each other to perform a second operation different from the first operation.

본 실시예에서, ABB 필터(100)의 회로 구성은 제1 통신 모드(예컨대 3G/4G 통신 모드)에서 출력 신호를 생성하기 위한 제1 회로 구성과, 제2 통신 모드(예컨대 2G 통신 모드)에서 출력 신호를 생성하기 위한 제2 회로 구성을 포함할 수 있다.In this embodiment, the circuit configuration of the ABB filter 100 includes a first circuit configuration for generating an output signal in a first communication mode (for example, a 3G / 4G communication mode) and a second circuit configuration for generating an output signal in a second communication mode And a second circuit arrangement for generating an output signal.

한편, 본 실시예에서, 모드 컨트롤러(105)는 ABB 필터(100)에 구현된 것으로 설명하였으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 즉, 모드 컨트롤러(105)는 ABB 필터(100)의 외부에 구현될 수도 있다.In the present embodiment, the mode controller 105 is described as being implemented in the ABB filter 100, but the scope of the present invention is not limited thereto. That is, the mode controller 105 may be implemented outside the ABB filter 100.

도 3은 본 발명의 일 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 개략도이다.3 is a schematic diagram illustrating an analog baseband filter according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 ABB 필터(100)는 제1 통신 모드에서 제1 타입 ADC(200a)에 입력하기 위한 제1 출력 신호를 생성하고, 제2 통신 모드에서 제2 타입 ADC(126a)를 이용하여 제2 출력 신호를 생성한다. 여기서 제1 출력 신호는 아날로그 신호를 포함하고, 제2 출력 신호는 디지털 신호를 포함한다.3, an ABB filter 100 according to an exemplary embodiment of the present invention generates a first output signal for input to the first type ADC 200a in a first communication mode, Type ADC 126a to generate a second output signal. Wherein the first output signal comprises an analog signal and the second output signal comprises a digital signal.

ABB 필터(100)는 RF 수신부(50)에 해당하는 LNA(52), 믹서(54), TIA(56) 등을 통과한 아날로그 신호를 수신한다.The ABB filter 100 receives an analog signal that has passed through the LNA 52, the mixer 54, the TIA 56, and the like corresponding to the RF receiving unit 50.

ABB 필터(100)의 스위칭 회로(110)는 모드 컨트롤러(105)로부터 통신 모드에 따른 제어 신호(CMD)를 수신하고, 제어 신호(CMD)에 따라 ABB 필터(100)의 회로 구성을 변경한다.The switching circuit 110 of the ABB filter 100 receives the control signal CMD according to the communication mode from the mode controller 105 and changes the circuit configuration of the ABB filter 100 according to the control signal CMD.

구체적으로, 스위칭 회로(110)는 ABB 필터(100)의 회로 구성을 제1 통신 모드에서 제1 출력 신호를 생성하기 위한 제1 회로 구성으로 변경할 수 있다. 본 실시예에서, 제1 회로 구성은 로우 패스 필터(122) 및 이득 증폭기(124)를 포함할 수 있다. 이득 증폭기(124)는, 예를 들어, 가변 이득 증폭기(variable gain amplifier, VGA) 또는 프로그램 가능한 이득 증폭기(programmable gain amplifier, PGA)를 포함할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.Specifically, the switching circuit 110 may change the circuit configuration of the ABB filter 100 from a first communication mode to a first circuit configuration for generating a first output signal. In this embodiment, the first circuit configuration may include a low-pass filter 122 and a gain amplifier 124. [ Gain amplifier 124 may include, for example, a variable gain amplifier (VGA) or a programmable gain amplifier (PGA), although the scope of the invention is not so limited.

한편, 스위칭 회로(110)는 ABB 필터(100)의 회로 구성을 제2 통신 모드에서 제2 출력 신호를 생성하기 위한 제2 회로 구성으로 변경할 수 있다. 본 실시예에서, 제1 회로 구성은 제2 타입 ADC(126a)를 포함할 수 있다. 본 발명의 몇몇의 실시예에서, 제2 타입 ADC(126a)는 오버샘플링(Oversampling) ADC를 포함할 수 있다.On the other hand, the switching circuit 110 may change the circuit configuration of the ABB filter 100 from a second communication mode to a second circuit configuration for generating a second output signal. In this embodiment, the first circuit configuration may include a second type ADC 126a. In some embodiments of the invention, the second type ADC 126a may include an oversampling ADC.

여기서 주의할 점은, 도면 상으로는 제1 회로 구성에 해당하는 로우 패스 필터(122) 및 이득 증폭기(124)와, 제2 회로 구성에 해당하는 제2 타입 ADC(126a)가 별개의 것으로 도시되어 있는 것처럼 보이지만, 개념적인 동작은 별개이나, 실제 회로는 단일 회로(도 2와 관련하여 앞서 언급한 구성 가능 회로(120))로서 구현된다는 점이다.It should be noted that the low-pass filter 122 and the gain amplifier 124 corresponding to the first circuit configuration and the second-type ADC 126a corresponding to the second circuit configuration are shown separately in the figure But the actual circuit is implemented as a single circuit (configurable circuit 120 mentioned above in connection with FIG. 2).

즉, 구성 가능 회로(120)를 제1 방식으로 설정하면 제1 회로 구성에 해당하는 로우 패스 필터(122) 및 이득 증폭기(124)를 구현할 수 있고, 구성 가능 회로(120)를 제2 방식으로 설정하면 제2 회로 구성에 해당하는 제2 타입 ADC(126a)를 구현할 수 있는 것이다. 이 경우, 제2 회로 구성에서 제2 타입 ADC(126a)을 구현하기 위해 사용된 OP 앰프는 제1 회로 구성에서 로우 패스 필터(122)를 구현하기 위해 사용된 OP 앰프와 동일한 회로 소자일 수 있다. 이와 마찬가지로 제2 회로 구성에서 제2 타입 ADC(126a)을 구현하기 위해 사용된 비교기는 제1 회로 구성에서 이득 증폭기(124)를 구현하기 위해 사용된 비교기와 동일한 회로 소자일 수 있다. 이와 같은 회로 설정은 앞서 설명한 스위칭 회로(110)에 의해 이루어진다.That is, if the configurable circuit 120 is set to the first scheme, the low-pass filter 122 and the gain amplifier 124 corresponding to the first circuit configuration can be implemented and the configurable circuit 120 can be implemented in the second scheme It is possible to implement the second type ADC 126a corresponding to the second circuit configuration. In this case, the OP amplifier used to implement the second type ADC 126a in the second circuit configuration may be the same circuit element as the OP amplifier used to implement the low-pass filter 122 in the first circuit configuration . Likewise, the comparator used to implement the second type ADC 126a in the second circuit configuration may be the same circuit element as the comparator used to implement the gain amplifier 124 in the first circuit configuration. Such a circuit setting is performed by the switching circuit 110 described above.

이에 따라, 제1 통신 모드에서 아날로그 입력 신호(Din)는 제1 회로 구성을 갖는 ABB 필터(100) 및 제1 타입 ADC(200a)를 이용하여 디지털 출력 신호(Dout1[])로 변환되고, 제2 통신 모드에서 아날로그 입력 신호(Din)는 제2 회로 구성을 갖는 ABB 필터(100)를 이용하여 디지털 출력 신호(Dout2[])로 변환될 수 있다. 여기서 제2 회로 구성을 갖는 ABB 필터(100)로부터 출력되는 제2 출력 신호는 노이즈를 제거하기 위한 데이메이션 필터(210)를 통과하여 디지털 출력 신호(Dout2[])로 출력될 수 있다.Accordingly, in the first communication mode, the analog input signal Din is converted into the digital output signal Dout1 [] using the ABB filter 100 and the first type ADC 200a having the first circuit configuration, 2 communication mode, the analog input signal Din can be converted to the digital output signal Dout2 [] using the ABB filter 100 having the second circuit configuration. Here, the second output signal output from the ABB filter 100 having the second circuit configuration may be output as the digital output signal Dout2 [] through the decimation filter 210 for removing noise.

이와 같이, 회로 소자를 공유하면서 스위칭 회로(110)에 의해 회로 구성이 변경되는 구성 가능 회로(120)를 ABB 필터(100)에 채용함에 따라, 아날로그 필터의 회로 면적을 감소시킬 수 있다.As described above, the ABB filter 100 employs the configurable circuit 120 whose circuit configuration is changed by the switching circuit 110 while sharing the circuit elements, thereby reducing the circuit area of the analog filter.

이 경우, 제1 통신 모드에서 제1 타입 ADC(200a)는 온(on)되고, 제2 통신 모드에서 제1 타입 ADC(200a)는 오프(off)되어, 전력을 절감할 수도 있다.In this case, the first type ADC 200a is turned on in the first communication mode, and the first type ADC 200a is turned off in the second communication mode, thereby saving power.

도 4는 본 발명의 다른 실시예에 따른 아날로그 기저대역 필터를 설명하기 위한 개략도이다.4 is a schematic diagram illustrating an analog baseband filter according to another embodiment of the present invention.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 ABB 필터(100)는 제1 통신 모드에서 제1 타입 ADC(200b)에 입력하기 위한 제1 출력 신호를 생성하고, 제2 통신 모드에서 제2 타입 ADC(126b)를 이용하여 제2 출력 신호를 생성한다. 여기서 제1 출력 신호는 아날로그 신호를 포함하고, 제2 출력 신호는 디지털 신호를 포함한다.4, the ABB filter 100 according to another embodiment of the present invention generates a first output signal for input to the first type ADC 200b in the first communication mode, 2 type ADC 126b to generate a second output signal. Wherein the first output signal comprises an analog signal and the second output signal comprises a digital signal.

도 3에서와 마찬가지로, ABB 필터(100)의 스위칭 회로(110)는 모드 컨트롤러(105)로부터 통신 모드에 따른 제어 신호(CMD)를 수신하고, 제어 신호(CMD)에 따라 ABB 필터(100)의 회로 구성을 변경한다.3, the switching circuit 110 of the ABB filter 100 receives the control signal CMD in accordance with the communication mode from the mode controller 105 and outputs the control signal CMD of the ABB filter 100 in accordance with the control signal CMD. Change the circuit configuration.

구체적으로, 스위칭 회로(110)는 ABB 필터(100)의 회로 구성을 제1 통신 모드에서 제1 출력 신호를 생성하기 위한 제1 회로 구성으로 변경할 수 있다. 본 실시예에서, 제1 회로 구성은 로우 패스 필터(122) 및 이득 증폭기(124)를 포함할 수 있다. Specifically, the switching circuit 110 may change the circuit configuration of the ABB filter 100 from a first communication mode to a first circuit configuration for generating a first output signal. In this embodiment, the first circuit configuration may include a low-pass filter 122 and a gain amplifier 124. [

한편, 스위칭 회로(110)는 ABB 필터(100)의 회로 구성을 제2 통신 모드에서 제2 출력 신호를 생성하기 위한 제2 회로 구성으로 변경할 수 있다. 본 실시예에서, 제1 회로 구성은 제2 타입 ADC(126b)를 포함할 수 있다.On the other hand, the switching circuit 110 may change the circuit configuration of the ABB filter 100 from a second communication mode to a second circuit configuration for generating a second output signal. In this embodiment, the first circuit configuration may include a second type ADC 126b.

본 실시예에서, 제1 타입 ADC(200b)는 축차 비교형 레지스터 ADC(successive approximation register ADC, SAR ADC)를 포함할 수 있다.In this embodiment, the first type ADC 200b may comprise a successive approximation register ADC (SAR ADC).

한편, 본 실시예에서, 제2 타입 ADC(126b)는 델타-시그마 변조 ADC(delta-sigma modulation ADC, DSM ADC)를 포함할 수 있다. 본 실시예에서 사용되는 델타-시그마 변조 ADC는 차수 혹은 출력 비트 수에 제한을 받지 않는다. 즉, 본 실시예에서 사용되는 델타-시그마 변조 ADC는 3차, 4차 이상의 구성을 가질 수도 있고, 2 비트 이상의 출력 비트를 가질 수도 있다. Meanwhile, in the present embodiment, the second type ADC 126b may include a delta-sigma modulation ADC (DSM ADC). The delta-sigma modulated ADC used in this embodiment is not limited by the order or number of output bits. That is, the delta-sigma modulation ADC used in the present embodiment may have a configuration of a third order, a fourth order or more, or may have output bits of two or more bits.

여기서 주의할 점은, 도면 상으로는 제1 회로 구성에 해당하는 로우 패스 필터(122) 및 이득 증폭기(124)와, 제2 회로 구성에 해당하는 제2 타입 ADC(126b)가 별개의 것으로 도시되어 있는 것처럼 보이지만, 개념적인 동작은 별개이나, 실제 회로는 단일 회로(도 2와 관련하여 앞서 언급한 구성 가능 회로(120))로서 구현된다는 점이다.It should be noted that the low-pass filter 122 and the gain amplifier 124 corresponding to the first circuit configuration and the second-type ADC 126b corresponding to the second circuit configuration are shown separately in the drawing But the actual circuit is implemented as a single circuit (configurable circuit 120 mentioned above in connection with FIG. 2).

이에 따라, 제1 통신 모드에서 아날로그 입력 신호(Din)는 제1 회로 구성을 갖는 ABB 필터(100) 및 SAR ADC(200b)를 이용하여 디지털 출력 신호(Dout1[])로 변환되고, 제2 통신 모드에서 아날로그 입력 신호(Din)는 제2 회로 구성을 갖는 ABB 필터(100)인 델타-시그마 변조 ADC(126b)를 이용하여 디지털 출력 신호(Dout2[])로 변환될 수 있다. 여기서 제2 회로 구성을 갖는 델타-시그마 변조 ADC(126b)로부터 출력되는 제2 출력 신호는 노이즈를 제거하기 위한 데이메이션 필터(210)를 통과하여 디지털 출력 신호(Dout2[])로 출력될 수 있다.Accordingly, in the first communication mode, the analog input signal Din is converted into the digital output signal Dout1 [] using the ABB filter 100 and the SAR ADC 200b having the first circuit configuration, The analog input signal Din can be converted to a digital output signal Dout2 [] using a delta-sigma modulation ADC 126b, which is an ABB filter 100 having a second circuit configuration. Here, the second output signal output from the delta-sigma modulation ADC 126b having the second circuit configuration may be output as the digital output signal Dout2 [] through the decimation filter 210 for removing noise .

이와 같이, 회로 소자를 공유하면서 스위칭 회로(110)에 의해 회로 구성이 변경되는 구성 가능 회로(120)를 ABB 필터(100)에 채용함에 따라, 아날로그 필터의 회로 면적을 감소시킬 수 있다.As described above, the ABB filter 100 employs the configurable circuit 120 whose circuit configuration is changed by the switching circuit 110 while sharing the circuit elements, thereby reducing the circuit area of the analog filter.

이 경우, 제1 통신 모드에서 SAR ADC(200b)는 온(on)되고, 제2 통신 모드에서 SAR ADC(200b)는 오프(off)되어, 전력을 절감할 수도 있다.In this case, the SAR ADC 200b is turned on in the first communication mode, and the SAR ADC 200b is turned off in the second communication mode, thereby saving power.

도 5 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 회로도이다.5 to 7 are circuit diagrams illustrating a method of operating a semiconductor device according to an embodiment of the present invention.

도 5 내지 도 7에 도시된 회로는, 하나 이상의 스위치(501, 503, 505, 507)가 제1 상태인 경우 제1 타입 ADC(200b)를 이용하여 디지털 신호를 생성하고, 하나 이상의 스위치(501, 503, 505, 507)가 상기 제1 상태와 다른 제2 상태인 경우 제2 타입 ADC를 이용하여 디지털 신호를 생성하는 디지털 신호 생성 회로를 나타내고 있다.The circuits shown in FIGS. 5 through 7 generate a digital signal using the first type ADC 200b when one or more switches 501, 503, 505 and 507 are in the first state, and the one or more switches 501 , 503, 505, and 507 are in a second state different from the first state, the digital signal generation circuit generates a digital signal using the second type ADC.

이들 하나 이상의 스위치(501, 503, 505, 507)는 통신 모드에 따라 동작한다. 예를 들어, 통신 모드가 제1 통신 모드인 경우, 도 5에서와 같이 스위치(501, 503, 505, 507)는 클로즈되어, OP 앰프(310, 320)를 이용한 로우 패스 필터와 비교기(330)를 이용한 이득 증폭기를 구현할 수 있다. 이와 다르게, 통신 모드가 제2 통신 모드인 경우, 도 6 및 도 7에서와 같이 스위치(601, 603, 605, 607)와 스위치(701, 703)의 설정에 따라, 캐패시터(C1, C3)를 이용한 합산기, OP 앰프(310, 320)를 이용한 적분기 및 비교기(330)를 이용하여 델타-시그마 변조 ADC를 구현할 수 있다.The one or more switches (501, 503, 505, 507) operate according to the communication mode. For example, when the communication mode is the first communication mode, the switches 501, 503, 505 and 507 are closed as shown in FIG. 5, and the low-pass filter using the OP amplifiers 310 and 320 and the comparator 330, Can be realized. Alternatively, when the communication mode is the second communication mode, the capacitors C1 and C3 may be connected to the switches 701 and 703 according to the settings of the switches 601, 603, 605, and 607 and the switches 701 and 703, A delta-sigma modulated ADC can be implemented using the integrator using the adder, the OP amplifiers 310 and 320, and the comparator 330. FIG.

즉, 통신 모드가 제1 통신 모드인 도 5에서는, 스위치(501, 503, 505, 507)가 클로즈되고, 스위치(601, 603, 605, 607)와 스위치(701, 703)가 오픈되어 앞서 도 3, 도 4 등에서 언급한 로우 패스 필터(122) 및 이득 증폭기(124)를 포함하는 제1 회로 구성을 형성한다.5, in which the communication mode is the first communication mode, the switches 501, 503, 505 and 507 are closed and the switches 601, 603, 605 and 607 and the switches 701 and 703 are opened The low pass filter 122 and the gain amplifier 124 mentioned in FIG. 3, FIG. 4, and the like.

또한, 통신 모드가 제2 통신 모드인 도 6 및 도 7에서는, 스위치(501, 503, 505, 507)가 오픈되고, 스위치(601, 603, 605, 607)와 스위치(701, 703)가 번갈아 오픈되어 앞서 도 3, 도 4 등에서 언급한 델타-시그마 변조 ADC(126)를 포함하는 제2 회로 구성을 형성한다.6 and 7 in which the communication mode is the second communication mode, the switches 501, 503, 505 and 507 are opened and the switches 601, 603, 605 and 607 and the switches 701 and 703 alternate To form a second circuit configuration that includes the delta-sigma modulated ADC 126 previously discussed in Figures 3, 4,

도 5 내지 도 7에 도시된 실시예는 앞서 설명한 본 발명의 다양한 실시예에 따른 개념을 설명하고자 하나의 예에 불과한 회로를 도시한 것이며, 본 발명의 범위는 이에 한정되지 않는다.The embodiments shown in FIGS. 5 to 7 illustrate only a circuit for illustrating the concept according to various embodiments of the present invention described above, and the scope of the present invention is not limited thereto.

이제까지 설명한 반도체 장치의 동작 방법은, 제1 통신 모드에서 ABB(100) 필터를 제1 회로 구성으로 설정하고, 제1 회로 구성을 갖는 ABB 필터(100)를 이용하여 제1 타입 ADC(200)에 입력하기 위한 제1 출력 신호를 생성하는 것을 포함한다.The operation method of the semiconductor device described so far is such that the ABB 100 filter is set to the first circuit configuration in the first communication mode and the first circuit configuration is set to the first type ADC 200 using the ABB filter 100 having the first circuit configuration And generating a first output signal for input.

또한, 상기 방법은, 제1 통신 모드가 다른 제2 통신 모드로 변경된 경우, ABB 필터(100)를 제1 회로 구성으로부터 제2 회로 구성으로 변경하고, 제2 회로 구성을 갖는 ABB 필터(100)를 이용하여 제2 출력 신호를 생성하는 것을 더 포함한다.The ABB filter 100 is changed from the first circuit configuration to the second circuit configuration when the first communication mode is changed to the second communication mode and the ABB filter 100 having the second circuit configuration is changed, ≪ / RTI > to generate a second output signal.

또한, 상기 방법은, 제2 통신 모드가 다시 제1 통신 모드로 변경된 경우, ABB 필터(100)를 제2 회로 구성으로부터 제1 회로 구성으로 변경하는 것을 더 포함한다.The method further includes changing the ABB filter 100 from a second circuit configuration to a first circuit configuration when the second communication mode is changed back to the first communication mode.

도 8은 본 발명의 일 실시예에 따른 기저대역 필터를 설명하기 위한 개략도이다.8 is a schematic diagram for explaining a baseband filter according to an embodiment of the present invention.

도 8을 참조하면, 앞서 도 5 내지 도 7에서 사용된 델타-시그마 변조 ADC가 이산 시간 델타-시그마 변조 ADC(discrete-time DSM ADC)로 구현되었지만, 본 실시예에서는 델타-시그마 변조 ADC가 연속 시간 델타-시그마 변조 ADC(continuous-time DSM ADC)로 구현되었다는 점이다.Referring to FIG. 8, although the delta-sigma modulated ADC used in FIGS. 5-7 was implemented as a discrete-time DSM ADC, in this embodiment the delta- Time delta-sigma modulated ADC (continuous-time DSM ADC).

이에 따라, 제1 통신 모드에서 아날로그 입력 신호(Din)는 제1 회로 구성을 갖는 ABB 필터(100) 및 SAR ADC(200b)를 이용하여 디지털 출력 신호(Dout1[])로 변환되고, 제2 통신 모드에서 아날로그 입력 신호(Din)는 제2 회로 구성을 갖는 ABB 필터(100)인 연속 시간 델타-시그마 변조 ADC(126c)를 이용하여 디지털 출력 신호(Dout2[])로 변환될 수 있다. 여기서 제2 회로 구성을 갖는 연속 시간 델타-시그마 변조 ADC(126c)로부터 출력되는 제2 출력 신호는 노이즈를 제거하기 위한 데이메이션 필터(210)를 통과하여 디지털 출력 신호(Dout2[])로 출력될 수 있다.Accordingly, in the first communication mode, the analog input signal Din is converted into the digital output signal Dout1 [] using the ABB filter 100 and the SAR ADC 200b having the first circuit configuration, The analog input signal Din can be converted to a digital output signal Dout2 [] using a continuous time delta-sigma modulation ADC 126c, which is an ABB filter 100 having a second circuit configuration. Here, the second output signal output from the continuous-time delta-sigma modulation ADC 126c having the second circuit configuration is output to the digital output signal Dout2 [] through the decimation filter 210 for removing noise .

이와 같이, 회로 소자를 공유하면서 스위칭 회로(110)에 의해 회로 구성이 변경되는 구성 가능 회로(120)를 ABB 필터(100)에 채용함에 따라, 아날로그 필터의 회로 면적을 감소시킬 수 있다.As described above, the ABB filter 100 employs the configurable circuit 120 whose circuit configuration is changed by the switching circuit 110 while sharing the circuit elements, thereby reducing the circuit area of the analog filter.

이 경우, 제1 통신 모드에서 SAR ADC(200b)는 온(on)되고, 제2 통신 모드에서 SAR ADC(200b)는 오프(off)되어, 전력을 절감할 수도 있다.In this case, the SAR ADC 200b is turned on in the first communication mode, and the SAR ADC 200b is turned off in the second communication mode, thereby saving power.

도 9는 본 발명의 일 실시예에 따른 SoC의 블록도이다.9 is a block diagram of an SoC in accordance with an embodiment of the present invention.

도 9를 참조하면, SoC(1000)는 어플리케이션 프로세서(1001)와, DRAM(1060)을 포함할 수 있다.Referring to FIG. 9, the SoC 1000 may include an application processor 1001 and a DRAM 1060.

어플리케이션 프로세서(1001)는 중앙처리부(1010), 모뎀(1020), 멀티레벨 연결 버스(1030), 메모리 시스템(1040) 및 주변 회로(1050)를 포함할 수 있다.The application processor 1001 may include a central processing unit 1010, a modem 1020, a multilevel connection bus 1030, a memory system 1040, and peripheral circuitry 1050.

중앙처리부(1010)는 SoC(1000)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.The central processing unit 1010 can perform operations necessary for driving the SoC 1000. [ In some embodiments of the invention, the central processing unit 1010 may be configured in a multicore environment that includes a plurality of cores.

모뎀(1020)은, 아날로그 신호를 디지털 신호로 변환하기 위한 기능을 수행하기 위해 이용될 수 있다. 이와 같은 모뎀(1020)은 ADC, 예컨대 앞서 설명한 제1 타입 ADC(200)를 포함할 수 있다. 즉, 모뎀(1020)은 외부로부터 무선 신호를 수신한 후 이를 기저대역으로 복조하기 위한 RF 수신부(50) 및 ABB 필터(100)로부터 아날로그 신호를 수신하여 이를 디지털 신호로 변환할 수 있다. 한편, 본 발명의 다른 몇몇의 실시예에서, 모뎀(1020)은 그 내부에 RF 수신부(50) 및 ABB 필터(100)를 더 포함할 수도 있다.The modem 1020 can be used to perform a function for converting an analog signal to a digital signal. Such a modem 1020 may include an ADC, e.g., the first type ADC 200 described above. That is, the modem 1020 can receive analog signals from the RF receiving unit 50 and the ABB filter 100 for demodulating the radio signals from the outside to the baseband, and convert the analog signals into digital signals. Meanwhile, in some other embodiments of the present invention, the modem 1020 may further include an RF receiving unit 50 and an ABB filter 100 therein.

멀티레벨 연결 버스(1030)는, 중앙처리부(1010), 모뎀(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 멀티레벨 연결 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 멀티레벨 연결 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.The multilevel connection bus 1030 can be used for data communication between the central processing unit 1010, the modem 1020, the memory system 1040, and the peripheral circuit 1050. In some embodiments of the invention, such a multi-level connection bus 1030 may have a multi-layer structure. For example, a multi-layer Advanced High-performance Bus (AHB) or a multi-layer Advanced Extensible Interface (AXI) may be used as the multi-level connection bus 1030. However, It is not.

메모리 시스템(1040)은, 어플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.The memory system 1040 can be connected to an external memory (for example, DRAM 1060) by the application processor 1001 to provide an environment necessary for high-speed operation. In some embodiments of the invention, the memory system 1040 may include a separate controller (e.g., a DRAM controller) for controlling an external memory (e.g., DRAM 1060).

주변 회로(1050)는, SoC시스템(1000)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC시스템(1000)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.The peripheral circuit 1050 can provide an environment necessary for the SoC system 1000 to be smoothly connected to an external device (e.g., a main board). Accordingly, the peripheral circuit 1050 may include various interfaces for allowing an external device connected to the SoC system 1000 to be compatible.

DRAM(1060)은 어플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 어플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 어플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다.The DRAM 1060 may function as an operation memory required for the application processor 1001 to operate. In some embodiments of the invention, the DRAM 1060 may be located external to the application processor 1001 as shown. Specifically, the DRAM 1060 can be packaged in an application processor 1001 and a package on package (PoP).

이러한 SoC(1000)의 구성 요소 중 적어도 하나는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치를 채용할 수 있다.At least one of the components of the SoC 1000 may employ the semiconductor device according to the embodiments of the present invention described above.

도 10 내지 도 12는 본 발명의 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.10 to 12 are exemplary semiconductor systems to which the semiconductor device according to the embodiments of the present invention can be applied.

도 10은 태블릿 PC(1200)을 도시한 도면이고, 도 11은 노트북(1300)을 도시한 도면이며, 도 12는 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예들에 따른 반도체 장치 또는 SoC 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다. Fig. 10 shows a tablet PC 1200, Fig. 11 shows a notebook 1300, and Fig. 12 shows a smartphone 1400. Fig. At least one of the semiconductor device or the SoC according to the embodiments of the present invention may be used in such a tablet PC 1200, the notebook 1300, the smart phone 1400, and the like.

또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다. 즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.It will also be apparent to those skilled in the art that the semiconductor device according to some embodiments of the present invention may also be applied to other integrated circuit devices not illustrated. That is, although only the tablet PC 1200, the notebook computer 1300, and the smartphone 1400 have been described as examples of the semiconductor system according to the present embodiment, examples of the semiconductor system according to the present embodiment are not limited thereto. In some embodiments of the invention, the semiconductor system may be a computer, an Ultra Mobile PC (UMPC), a workstation, a netbook, a Personal Digital Assistant (PDA), a portable computer, a wireless phone, A mobile phone, an e-book, a portable multimedia player (PMP), a portable game machine, a navigation device, a black box, a digital camera, A digital audio recorder, a digital audio recorder, a digital picture recorder, a digital picture player, a digital video recorder, ), A digital video player, or the like.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

1, 2, 3: 반도체 장치 50: RF 수신부
100: 아날로그 기저대역 필터 105: 모드 컨트롤러
110: 스위칭 회로 120: 구성 가능 회로
122: 로우 패스 필터 124: 이득 증폭기
126: 제2 타입 아날로그 디지털 컨버터
200: 제1 타입 아날로그 디지털 컨버터
210: 데시메이션 필터1, 2, 3: Semiconductor device 50: RF receiver
100: Analog baseband filter 105: Mode controller
110: switching circuit 120: configurable circuit
122: Low-pass filter 124: Gain amplifier
126: Second type analog digital converter
200: First type analog digital converter
210: Decimation filter

Claims (20)

제1 통신 모드에서 제1 제어 신호를 출력하고, 상기 제1 통신 모드와 다른 제2 통신 모드에서 제2 제어 신호를 출력하는 모드 컨트롤러(mode controller); 및
상기 제1 통신 모드에서 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)에 전달하기 위한 제1 출력 신호를 생성하고, 상기 제2 통신 모드에서 제2 타입 ADC를 이용하여 제2 출력 신호를 생성하는 구성 가능 회로를 포함하고,
상기 구성 가능 회로는, 상기 모드 컨트롤러로부터 수신한 상기 제1 제어 신호 및 상기 제2 제어 신호에 따라 그 회로 구성을 상기 제1 통신 모드에서 상기 제1 출력 신호를 생성하기 위한 제1 회로 구성 또는 상기 제2 통신 모드에서 상기 제2 출력 신호를 생성하기 위한 제2 회로 구성으로 변경하는 스위칭 회로를 포함하는 반도체 장치.A mode controller for outputting a first control signal in a first communication mode and outputting a second control signal in a second communication mode different from the first communication mode; And
Generating a first output signal for delivery to a first type analog to digital converter (ADC) in the first communication mode and generating a second output signal using a second type ADC in the second communication mode; The circuit comprising:
Wherein the configurable circuit includes a first circuit configuration for generating the first output signal in the first communication mode in accordance with the first control signal and the second control signal received from the mode controller, And a second circuit configuration for generating the second output signal in a second communication mode. 제1항에 있어서,
상기 제1 출력 신호는 아날로그 신호를 포함하고, 상기 제2 출력 신호는 디지털 신호를 포함하는 반도체 장치.The method according to claim 1,
Wherein the first output signal comprises an analog signal and the second output signal comprises a digital signal. 제1항에 있어서,
상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함하는 반도체 장치.The method according to claim 1,
Wherein the first circuit configuration includes a low path filter (LPF) and a gain amplifier (GA). 제1항에 있어서,
상기 제2 회로 구성은 상기 제2 타입 ADC를 포함하는 반도체 장치.The method according to claim 1,
And the second circuit configuration includes the second type ADC. 제1항에 있어서,
상기 제1 타입 ADC를 더 포함하고,
상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함하는 반도체 장치.The method according to claim 1,
Further comprising the first type ADC,
Wherein the first type ADC includes a Nyquist ADC and the second type ADC includes an oversampling ADC. 제5항에 있어서,
상기 제1 통신 모드에서 상기 제1 타입 ADC는 온되고, 상기 제2 통신 모드에서 상기 제1 타입 ADC는 오프되는 반도체 장치.6. The method of claim 5,
The first type ADC is turned on in the first communication mode and the first type ADC is turned off in the second communication mode. 제1항에 있어서,
상기 제1 통신 모드 및 상기 제2 통신 모드에 해당하는 무선 주파수 신호를 수신 및 복조하여 상기 구성 가능 회로에 전달하는 RF 수신부를 더 포함하는 반도체 장치.The method according to claim 1,
Further comprising an RF receiver for receiving and demodulating a radio frequency signal corresponding to the first communication mode and the second communication mode and transmitting the radio frequency signal to the configurable circuit. 제1항에 있어서,
상기 제2 출력 신호를 입력받아 노이즈를 제거하기 위한 데시메이션 필터(decimation filter)를 더 포함하는 반도체 장치.The method according to claim 1,
And a decimation filter for receiving the second output signal and removing noise. 제5항에 있어서,
상기 반도체 장치는,
아날로그 신호를 입력받고,
상기 제1 통신 모드에서 상기 제1 회로 구성을 갖는 상기 구성 가능 회로 및 상기 제1 타입 ADC를 이용하여 상기 아날로그 신호를 디지털 신호로 변환하고,
상기 제2 통신 모드에서 상기 제2 회로 구성을 갖는 상기 구성 가능 회로를 이용하여 상기 아날로그 신호를 디지털 신호로 변환하는 반도체 장치.6. The method of claim 5,
The semiconductor device includes:
Receiving an analog signal,
Converting the analog signal into a digital signal using the configurable circuit having the first circuit configuration and the first type ADC in the first communication mode,
And converts the analog signal into a digital signal using the configurable circuit having the second circuit configuration in the second communication mode. 제1 통신 모드 및 제2 통신 모드를 포함하는 통신 모드에 따라 동작하는 하나 이상의 스위치를 포함하는 스위칭 회로; 및
아날로그 신호를 입력받고, 상기 하나 이상의 스위치가 제1 상태인 경우 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)를 이용하여 디지털 신호를 생성하고, 상기 하나 이상의 스위치가 상기 제1 상태와 다른 제2 상태인 경우 제2 타입 ADC를 이용하여 디지털 신호를 생성하는 디지털 신호 생성 회로를 포함하고,
상기 디지털 신호 생성 회로의 회로 구성은 상기 제1 통신 모드에서 상기 디지털 신호를 생성하기 위한 제1 회로 구성 및 상기 제2 통신 모드에서 상기 디지털 신호를 생성하기 위한 제2 회로 구성을 포함하고,
상기 하나 이상의 스위치의 상태가 변경되면 상기 제1 회로 구성 및 상기 제2 회로 구성이 상호 변경되는 반도체 장치.A switching circuit comprising at least one switch operating in accordance with a communication mode comprising a first communication mode and a second communication mode; And
Wherein the at least one switch is configured to generate a digital signal using a first type analog digital converter (ADC) when the at least one switch is in a first state, And a digital signal generation circuit for generating a digital signal using the second type ADC when the second type ADC is used,
The circuit configuration of the digital signal generation circuit includes a first circuit configuration for generating the digital signal in the first communication mode and a second circuit configuration for generating the digital signal in the second communication mode,
Wherein the first circuit configuration and the second circuit configuration are mutually changed when the state of the one or more switches is changed. 제10항에 있어서,
상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함하는 반도체 장치.11. The method of claim 10,
Wherein the first circuit configuration includes a low path filter (LPF) and a gain amplifier (GA). 제10항에 있어서,
상기 제2 회로 구성은 상기 제2 타입 ADC를 포함하는 반도체 장치.11. The method of claim 10,
And the second circuit configuration includes the second type ADC. 제10항에 있어서,
상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함하는 반도체 장치.11. The method of claim 10,
Wherein the first type ADC includes a Nyquist ADC and the second type ADC includes an oversampling ADC. 제1 통신 모드에서 구성 가능 회로를 제1 회로 구성으로 설정하고, 상기 구성 가능 회로는 제1 통신 모드에서 제1 출력 신호를 생성하고, 상기 제1 통신 모드와 다른 제2 통신 모드에서 제2 출력 신호를 생성하고,
상기 제1 회로 구성을 갖는 상기 구성 가능 회로를 이용하여 제1 타입 아날로그 디지털 컨버터(analog digital converter, ADC)에 전달하기 위한 상기 제1 출력 신호를 생성하고,
상기 제1 통신 모드가 상기 제2 통신 모드로 변경된 경우, 상기 구성 가능 회로의 회로 구성을 상기 제1 회로 구성으로부터 제2 회로 구성으로 변경하고,
상기 제2 회로 구성을 갖는 상기 구성 가능 회로를 이용하여 상기 제2 출력 신호를 생성하는 것을 포함하는 반도체 장치의 동작 방법.The method comprising: configuring a configurable circuit in a first communication mode to a first circuit configuration, the configurable circuit generating a first output signal in a first communication mode, and in a second communication mode different from the first communication mode, Signal,
Generating the first output signal for delivery to a first type analog-to-digital converter (ADC) using the configurable circuit having the first circuit configuration,
Changes the circuit configuration of the configurable circuit from the first circuit configuration to the second circuit configuration when the first communication mode is changed to the second communication mode,
And generating the second output signal using the configurable circuit having the second circuit configuration. 제14항에 있어서,
상기 제2 통신 모드가 상기 제1 통신 모드로 변경된 경우, 상기 구성 가능 회로를 상기 제2 회로 구성으로부터 제1 회로 구성으로 변경하는 것을 더 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
And changing the configurable circuit from the second circuit configuration to the first circuit configuration when the second communication mode is changed to the first communication mode. 제14항에 있어서,
상기 제1 출력 신호는 아날로그 신호를 포함하고, 상기 제2 출력 신호는 디지털 신호를 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
Wherein the first output signal comprises an analog signal and the second output signal comprises a digital signal. 제14항에 있어서,
상기 제1 회로 구성은 로우 패스 필터(low path filter, LPF) 및 이득 증폭기(gain amplifier, GA)를 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
The first circuit configuration includes a low-pass filter (LPF) and a gain amplifier (GA). 제14항에 있어서,
상기 제2 회로 구성은 상기 제2 타입 ADC를 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
And the second circuit configuration includes the second type ADC. 제14항에 있어서,
상기 제1 타입 ADC는 나이퀴스트(Nyquist) ADC를 포함하고, 상기 제2 타입 ADC는 오버샘플링(Oversampling) ADC를 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
Wherein the first type ADC includes a Nyquist ADC and the second type ADC includes an oversampling ADC. 제14항에 있어서,
상기 제1 통신 모드 및 상기 제2 통신 모드에 해당하는 무선 주파수 신호를 수신 및 복조하여 상기 구성 가능 회로에 전달하는 것을 더 포함하는 반도체 장치의 동작 방법.15. The method of claim 14,
Further comprising receiving and demodulating a radio frequency signal corresponding to the first communication mode and the second communication mode and transmitting the radio frequency signal to the configurable circuit.
KR1020160073107A 2016-03-08 2016-06-13 Semiconductor device and operating method of semiconductor device KR102520810B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710127879.XA CN107171669B (en) 2016-03-08 2017-03-06 Semiconductor device and method of operating semiconductor device
US15/453,577 US10312959B2 (en) 2016-03-08 2017-03-08 Semiconductor device and operating method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160027626 2016-03-08
KR1020160027626 2016-03-08

Publications (2)

Publication Number Publication Date
KR20170104910A true KR20170104910A (en) 2017-09-18
KR102520810B1 KR102520810B1 (en) 2023-04-12

Family

ID=60034406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073107A KR102520810B1 (en) 2016-03-08 2016-06-13 Semiconductor device and operating method of semiconductor device

Country Status (1)

Country Link
KR (1) KR102520810B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132382A (en) * 1988-11-14 1990-05-21 Nec Corp Semiconductor testing device
US20030228852A1 (en) * 2002-06-06 2003-12-11 Motoki Murakami Semiconductor integrated circuit device and wireless communication system
JP2006060673A (en) * 2004-08-23 2006-03-02 Renesas Technology Corp Semiconductor integrated circuit for communication incorporating a/d conversion circuit
JP2008016983A (en) * 2006-07-04 2008-01-24 Renesas Technology Corp Wireless lan integrated circuit device, and wireless lan system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132382A (en) * 1988-11-14 1990-05-21 Nec Corp Semiconductor testing device
US20030228852A1 (en) * 2002-06-06 2003-12-11 Motoki Murakami Semiconductor integrated circuit device and wireless communication system
JP2006060673A (en) * 2004-08-23 2006-03-02 Renesas Technology Corp Semiconductor integrated circuit for communication incorporating a/d conversion circuit
JP2008016983A (en) * 2006-07-04 2008-01-24 Renesas Technology Corp Wireless lan integrated circuit device, and wireless lan system

Also Published As

Publication number Publication date
KR102520810B1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
US9866202B2 (en) Digitally controlled attenuators with low phase shift
US9787285B2 (en) Apparatus and methods for digital step attenuators with small output glitch
US8264387B2 (en) Transceiver having multiple signal processing modes of operation
US20130070875A1 (en) Low power radio frequency to digital receiver
US10965502B2 (en) Multipath filters
US9294135B2 (en) Digital radio frequency (RF) receiver
JP4836041B2 (en) Method and apparatus for sampling an RF signal
KR101699348B1 (en) Wideband transceiver device for transmitting and receiving signals from a channel selected in dynamically spread bandwidth
CN102231635B (en) Direct frequency conversion receiver
US20030202616A1 (en) Radio receiver utilizing a single analog to digital converter
CN113037308B (en) Receiver with a plurality of receivers
US10312959B2 (en) Semiconductor device and operating method of semiconductor device
US20050201494A1 (en) Apparatus and method for digital down-conversion in a multi-mode wireless terminal
CN202121571U (en) Digital repeater zero intermediate frequency receiver
KR102520810B1 (en) Semiconductor device and operating method of semiconductor device
CN201303403Y (en) Double-mode mobile terminal with function of mobile TV
US9319062B2 (en) Dynamic range reduction for analog-to-digital converters
WO2014067363A1 (en) Integrated receiving apparatus
US9190957B2 (en) Efficient dual channel conversion in a multi-band radio receiver
CN115769499A (en) T-switch with shunt for improved receiver sensitivity
US20140301413A1 (en) Method and system for an analog crossbar architecture
EP4333311A1 (en) Power supply circuit, processing circuit, and wireless communication system
CN212392874U (en) Low-intermediate frequency receiver device
US20230088332A1 (en) Phased array systems and methods with phase shifter
Maurer et al. A frequency agile terminal receiver for wireless multi-standard applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right