KR20170104381A - Method of growing crystal in recess and processing apparatus used therefor - Google Patents

Method of growing crystal in recess and processing apparatus used therefor Download PDF

Info

Publication number
KR20170104381A
KR20170104381A KR1020170026273A KR20170026273A KR20170104381A KR 20170104381 A KR20170104381 A KR 20170104381A KR 1020170026273 A KR1020170026273 A KR 1020170026273A KR 20170026273 A KR20170026273 A KR 20170026273A KR 20170104381 A KR20170104381 A KR 20170104381A
Authority
KR
South Korea
Prior art keywords
film
gas
concave portion
substrate
processed
Prior art date
Application number
KR1020170026273A
Other languages
Korean (ko)
Other versions
KR102072270B1 (en
Inventor
요이치로 치바
다이스케 스즈키
가즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170104381A publication Critical patent/KR20170104381A/en
Application granted granted Critical
Publication of KR102072270B1 publication Critical patent/KR102072270B1/en

Links

Images

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The present invention provides a method for growing a crystal inside a recessed part, capable of selectively growing the crystal by solid epitaxial growth inside the recessed part formed in an insulating film, and a processing device used for the same. The method for growing a crystal inside a recessed part comprises the following processes: depositing a first film (203) to an extent of not completely burying the recessed part on a surface of the insulating film (201); leaving the first film only on the bottom part inside the recessed part (202) by etching; making the first film (203) remaining on the bottom part into a crystalline layer (204) by annealing; depositing a second film (205) to an extent of not completely burying the recessed part (202); crystal-growing the second film (205) by solid epitaxial growth from the bottom part inside the recessed part (202) by annealing to form an epitaxial crystal layer (206); and etching and removing the remaining second film by etching gas.

Description

오목부 내의 결정 성장 방법 및 처리 장치{METHOD OF GROWING CRYSTAL IN RECESS AND PROCESSING APPARATUS USED THEREFOR}TECHNICAL FIELD [0001] The present invention relates to a crystal growth method and apparatus for crystal growth in a concave portion,

본 발명은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 오목부 내에 실리콘 등의 결정을 성장시키는, 오목부 내의 결정 성장 방법 및 그것에 사용되는 처리 장치에 관한 것이다.The present invention relates to a crystal growing method in a concave portion in which a crystal such as silicon is grown in a concave portion with respect to a substrate to be processed having an insulating film with a concave portion formed on its surface, and a processing device used therein.

반도체 디바이스의 제조에 있어서는, 트렌치나 홀(콘택트 홀 또는 스루홀) 등의 오목부 내에 실리콘을 매립하는 처리가 행하여지는 경우가 있다. 오목부 내에 충전된 실리콘은, 예를 들어 전극으로서 이용된다.In the manufacture of a semiconductor device, there is a case where silicon is buried in a concave portion such as a trench or a hole (a contact hole or a through hole). The silicon filled in the concave portion is used, for example, as an electrode.

트렌치 내에 실리콘을 매립하는 기술로서 특허문헌 1에 기재된 것이 알려져 있다. 특허문헌 1에는, 트렌치 내에 트렌치를 폐색하지 않는 충분히 얇은 다결정 실리콘 막을 형성하고, 다결정 실리콘 막 상에 아몰퍼스 실리콘을 형성한 후, 어닐하여, 트렌치를 충전하도록 아몰퍼스 실리콘층을 이동시키는 기술이 기재되어 있다.A technique disclosed in Patent Document 1 is known as a technique for embedding silicon in a trench. Patent Document 1 discloses a technique of forming a sufficiently thin polysilicon film not blocking a trench in a trench, forming amorphous silicon on the polysilicon film, annealing the amorphous silicon film, and moving the amorphous silicon layer to fill the trench .

또한, 오목부 내에 실리콘을 퇴적한 후, 어닐함으로써 고상 에피택셜 성장시키는 것이 시도되어 있다.It has also been attempted to deposit silicon in the recess and then anneal to solid-state epitaxial growth.

일본 특허 공개 평10-56154호 공보Japanese Patent Application Laid-Open No. 10-56154

그러나, 특허문헌 1에는 오목부 내에 결정 성장시키는 기술은 개시되어 있지 않다. 또한, 절연막에 형성된 오목부의 경우에는, 에피택셜 성장시키기 위한 결정이 존재하지 않아, 그대로는 고상 에피택셜 성장시킬 수 없다.However, Patent Document 1 does not disclose a technique for crystal growth in a concave portion. In the case of the concave portion formed in the insulating film, there is no crystal for epitaxial growth, and solid phase epitaxial growth can not be carried out as it is.

따라서, 본 발명은, 절연막에 형성된 오목부 내에 선택적으로 고상 에피택셜 성장에 의해 결정을 성장시킬 수 있는 오목부 내의 결정 성장 방법, 그것에 사용되는 처리 장치 및 기억 매체를 제공한다.Accordingly, the present invention provides a crystal growth method in a recess, in which a crystal can be selectively grown by solid phase epitaxial growth in a recess formed in an insulating film, a processing apparatus used therefor, and a storage medium.

본 발명의 제1 관점은, 표면에 오목부가 형성된 절연막을 갖는 피처리 기판에 대하여, 상기 오목부 내에 결정을 성장시키는, 오목부 내의 결정 성장 방법으로서, (a) 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제1 막을 성막하는 공정과, (b) 계속해서, 상기 제1 막을 에칭 가스에 의해 에칭하여, 상기 오목부 내의 저부에만 상기 제1 막을 잔존시키는 공정과, (c) 계속해서, 상기 피처리 기판을 어닐하여, 상기 오목부 내의 저부에 잔존하는 제1 막을 결정성 층으로 하는 공정과, (d) 계속해서, 상기 절연막의 표면 및 상기 결정성 층의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제2 막을 성막하는 공정과, (e) 계속해서, 상기 피처리 기판을 어닐하여, 상기 제2 막을 상기 오목부 내의 저부로부터 고상 에피택셜 성장에 의해 결정 성장시켜, 에피택셜 결정층을 형성하는 공정과, (f) 계속해서, 상기 피처리 기판 상에 잔존하는 상기 제2 막을 에칭 가스에 의해 에칭해서 제거하는 공정을 포함하는 오목부 내의 결정 성장 방법을 제공한다.According to a first aspect of the present invention, there is provided a crystal growth method in a concave portion for growing a crystal in a concave portion of a substrate to be processed having an insulating film having a concave portion formed on a surface thereof, comprising the steps of: (a) (B) subsequently etching the first film with an etching gas to leave the first film only at the bottom of the concave portion; and (c) subsequently annealing the substrate to be processed to make the first film remaining in the bottom portion of the concave portion as a crystalline layer; and (d) subsequently forming a first film on the surface of the insulating film and on the surface of the crystalline layer And (e) subsequently annealing the substrate to be processed, so that the second film is removed from the bottom portion of the concave portion in a solid phase epitaxial state (F) a step of removing the second film remaining on the substrate to be etched by etching with an etching gas, thereby forming a crystal in the concave portion Growth method.

상기 제1 관점에서, 상기 (d) 공정, 상기 (e) 공정 및 상기 (f) 공정의 시퀀스를 복수회 반복해도 된다.In the first aspect, the sequence of the steps (d), (e), and (f) may be repeated a plurality of times.

상기 제1 막은, 실리콘막이며, 상기 제2 막은, 실리콘막, 게르마늄막, 실리콘 게르마늄 막 중 어느 하나이어도 된다. 이 경우에, 상기 실리콘막은, 실리콘 원료 가스를 사용한 CVD법에 의해 형성되어도 되고, 상기 게르마늄막은, 게르마늄 원료 가스를 사용한 CVD법에 의해 형성되어도 되고, 상기 실리콘 게르마늄막은, 실리콘 원료 가스 및 게르마늄 원료 가스를 사용한 CVD법에 의해 형성되어도 된다. 상기 실리콘 원료 가스는, 실란계 가스 또는 아미노실란계 가스이어도 되고, 상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스이어도 된다.The first film may be a silicon film, and the second film may be any one of a silicon film, a germanium film, and a silicon germanium film. In this case, the silicon film may be formed by a CVD method using a silicon source gas, and the germanium film may be formed by a CVD method using a germanium source gas. The silicon germanium film may be formed by a silicon source gas and a germanium source gas May be formed by a CVD method using a CVD method. The silicon source gas may be a silane-based gas or an aminosilane-based gas, and the germanium source gas may be a germane-based gas or an amino germane-based gas.

상기 (b) 공정 및 상기 (f) 공정에서, 상기 제1 막 및 상기 제2 막이 실리콘막인 경우에, 상기 에칭 가스는, Cl2, HCl, F2, Br2, HBr로부터 선택된 것을 사용할 수 있다.In the step (b) and the step (f), when the first film and the second film are silicon films, the etching gas selected from Cl 2 , HCl, F 2 , Br 2 and HBr can be used have.

상기 (b) 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행할 수 있다. 또한, 상기 (a) 공정 및 상기 (d) 공정은, 상기 제1 막 및 상기 제2 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 300 내지 700℃의 범위 내로 해서 행할 수 있다. 상기 (c) 공정은, 상기 제1 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 500℃ 이상으로 해서 행할 수 있다. 상기 (e) 공정은, 상기 제2 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 300 내지 600℃의 범위에서 행할 수 있다.In the step (b), the temperature of the substrate to be processed may be 200 to 500 ° C. The step (a) and the step (d) may be performed while the temperature of the substrate to be processed is in the range of 300 to 700 캜, when the first film and the second film are silicon films. In the step (c), when the first film is a silicon film, the temperature of the substrate to be processed may be 500 ° C or higher. In the step (e), when the second film is a silicon film, the temperature of the substrate to be processed may be in the range of 300 to 600 캜.

본 발명의 제2 관점은, 표면에 오목부가 형성된 절연막을 갖는 피처리 기판에 대하여, 상기 오목부 내에 결정을 성장시키는 처리 장치로서, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 가스를 공급하는 가스 공급부와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 포함하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 미리 정해진 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 정해진 온도로 제어하고, 상기 가스 공급부로부터 상기 처리 용기 내에 제1 가스를 공급시켜, 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제1 막을 성막시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 제1 막을 에칭시켜서, 상기 오목부 내의 저부에만 상기 제1 막을 잔존시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 어닐 가스를 공급시켜, 상기 피처리 기판을 어닐시켜서, 상기 오목부 내의 저부에 잔존하는 제1 막을 결정성 층으로 하고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 제2 가스를 공급시켜, 상기 절연막의 표면 및 상기 결정성 층의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제2 막을 성막시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 어닐 가스를 공급시켜, 상기 피처리 기판을 어닐시켜서, 상기 제2 막을 상기 오목부 내의 저부로부터 고상 에피택셜 성장에 의해 결정 성장시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 제2 막을 에칭에 의해 제거시키는 처리 장치를 제공한다.According to a second aspect of the present invention, there is provided a processing apparatus for growing crystals in a recess in a substrate to be processed having an insulating film having a concave portion formed on a surface thereof, the processing apparatus comprising: a processing vessel accommodating the substrate to be processed; A heating mechanism for heating the inside of the processing container, an exhaust mechanism for exhausting the inside of the processing container to put it in a reduced pressure state, and a control section for controlling the gas supply section, the heating mechanism and the exhaust mechanism Wherein the control unit controls the inside of the processing container to a predetermined reduced pressure state by the exhaust mechanism and controls the inside of the processing container to a predetermined temperature by the heating mechanism, 1 gas is supplied to the surface of the insulating film so that the thickness of the first film And then the etching gas is supplied from the gas supply unit to the processing vessel to etch the first film so that the first film remains only at the bottom of the concave portion, And a second gas is supplied from the gas supply unit to the processing vessel through the first film as a crystalline layer, and the second gas is supplied into the processing vessel from the gas supply unit, Forming a second film on the surface of the insulating film and on the surface of the crystalline layer to a thickness that does not completely fill the concave portion and then supplying the annealing gas into the processing chamber from the gas supply portion, Annealing the substrate to grow the second film from the bottom portion in the recess by solid state epitaxial growth, Kigo, Subsequently, by supplying the etching gas into the processing vessel from said gas supply unit, and provides a treatment apparatus that the second film is removed by etching.

상기 제2 관점에 있어서, 상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지도록 할 수 있다.In the second aspect, the processing container may include a plurality of substrate holders holding a plurality of the target substrates, so that the plurality of substrates can be processed.

본 발명의 제3 관점은, 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 제1 관점의 오목부 내의 결정 성장 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체를 제공한다.A third aspect of the present invention is a storage medium storing a program for controlling a processing apparatus, the program being executed on a computer, the program causing the computer to execute a method of crystal growth in a concave portion of the first aspect, And provides a computer with a storage medium for controlling the processing apparatus.

본 발명에 따르면, 트렌치나 홀 등의 오목부가 형성된 절연막을 갖는 피처리 기판에, 오목부를 완전히 만족하지 않는 정도의 제1 막을 성막한 후, 에칭 가스를 사용해서 에칭함으로써, 오목부의 저부에만 제1 막을 잔존시킬 수 있고, 이 상태에서 어닐에 의해 오목부 내의 저부에 잔존하는 제1 막을 결정성 층으로 하고, 이 결정성 층의 상에 제2 막을 성막함과 함께, 어닐에 의해 제2 막을 오목부 내의 저부로부터 고상 에피택셜 성장에 의해 결정 성장시켜, 에피택셜 결정층을 형성한다. 이 때문에, 절연막에 형성된 오목부이어도, 오목부 내에 저부로부터 고상 에피택셜 성장에 의해 결정층을 선택적으로 성장시킬 수 있다.According to the present invention, a first film of a degree not completely satisfying the concave portion is formed on a substrate to be processed having an insulating film on which a concave portion such as a trench or a hole is formed, and then etching is performed using an etching gas, The first film remaining on the bottom of the concave portion by annealing in this state is made to be a crystalline layer and the second film is formed on the crystalline layer and the second film is recessed by annealing Crystal growth is carried out by solid phase epitaxial growth from the bottom portion in the epitaxial crystal layer to form an epitaxial crystal layer. Therefore, even in the recess formed in the insulating film, the crystal layer can be selectively grown by solid-state epitaxial growth from the bottom in the recess.

도 1은 본 발명의 일 실시 형태에 따른 오목부 내의 결정 성장 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 따른 오목부 내의 결정 성장 방법을 설명하기 위한 공정 단면도이다.
도 3은 본 발명의 오목부 내의 결정 성장 방법의 실시에 사용할 수 있는 처리 장치의 일례를 도시하는 종단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a flowchart showing a crystal growth method in a recess according to an embodiment of the present invention. FIG.
2 is a process sectional view for explaining a crystal growth method in a recess according to an embodiment of the present invention.
3 is a longitudinal sectional view showing an example of a processing apparatus that can be used for carrying out the crystal growth method in the concave portion of the present invention.

이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

<오목부 내의 결정 성장 방법>&Lt; Crystalline growth method in the concave portion >

최초로, 본 발명에 따른 오목부 내의 결정 성장 방법의 일 실시 형태에 대해서, 도 1의 흐름도 및 도 2의 공정 단면도에 기초하여 설명한다.First, an embodiment of a crystal growth method in a concave portion according to the present invention will be described based on the flow chart of FIG. 1 and the process sectional view of FIG.

먼저, 트렌치나 홀 등의 오목부(202)가 소정 패턴으로 형성된, SiO2막이나 SiN막 등으로 이루어지는 절연막(201)을 기체(200) 상에 갖는 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 준비한다(스텝 1, 도 2의 (a)). 또한, 기체(200)는, 반도체 기판이어도 되고, 반도체 기판에 다른 층이 형성된 것이어도 된다.First, a semiconductor wafer (hereinafter simply referred to as a wafer) having an insulating film 201 made of a SiO 2 film, an SiN film, or the like and having a recess 202 such as a trench or a hole formed in a predetermined pattern on a substrate 200, (Step 1, FIG. 2 (a)). Further, the substrate 200 may be a semiconductor substrate, or may have another layer formed on the semiconductor substrate.

오목부(202)로서는, 예를 들어 개구 직경 또는 개구 폭이 10 내지 50nm, 깊이가 50 내지 300nm 정도인 것이어도 된다.The concave portion 202 may have an opening diameter or opening width of about 10 to 50 nm and a depth of about 50 to 300 nm, for example.

이어서, 오목부(202)를 완전히 채우지 않는 정도로, 절연막(201)의 표면에 제1 막으로서 실리콘막, 전형적으로는 아몰퍼스 실리콘막(203)을 성막(퇴적)한다(스텝 2, 도 2의 (b)). 이때의 아몰퍼스 실리콘막(203)의 성막은, 실리콘(Si) 원료 가스를 사용한 CVD법에 의해 행하여진다. 아몰퍼스 실리콘막(203)의 막 두께는, 오목부의 크기 형상에 따라 다르지만, 10 내지 20nm 정도가 바람직하다.Subsequently, a silicon film, typically an amorphous silicon film 203, is deposited (deposited) on the surface of the insulating film 201 so as not to completely fill the recess 202 (step 2, b)). The deposition of the amorphous silicon film 203 at this time is performed by a CVD method using a silicon (Si) source gas. The thickness of the amorphous silicon film 203 varies depending on the size of the recess, but it is preferably about 10 to 20 nm.

Si 원료 가스로서는, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있으며 특별히 한정되지 않지만, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다. 실란계 화합물로서는, 예를 들어 모노실란(SiH4), 디실란(Si2H6) 등을 들 수 있고, 아미노실란계 화합물로서는, 예를 들어 BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란) 등을 들 수 있다. 물론 다른 실란계 가스, 아미노실란계 가스이어도 된다.As the Si source gas, the entirety of the Si-containing compound applicable to the CVD method can be used, and although not particularly limited, a silane-based compound or an aminosilane-based compound can be suitably used. Examples of the silane compound include monosilane (SiH 4 ) and disilane (Si 2 H 6 ). Examples of the aminosilane compound include BAS (butylamino silane), BTBAS Butylaminosilane), DMAS (dimethylaminosilane), BDMAS (bisdimethylaminosilane), and the like. Of course, other silane-based gas or aminosilane-based gas may be used.

아몰퍼스 실리콘막(203)을 형성할 때, Si 원료 가스와 함께, 불순물 함유 가스를 사용해도 된다. 불순물로서는, 비소(As), 붕소(B), 인(P)이 예시되고, 불순물 함유 가스로서는, 아르신(AsH3), 디보란(B2H6), 삼염화붕소(BCl3), 포스핀(PH3)을 사용할 수 있다.When the amorphous silicon film 203 is formed, an impurity-containing gas may be used together with the Si source gas. As the impurity, arsenic (As), boron (B), phosphorus (P) is exemplified, as the doping gas, and arsine (AsH 3), diborane (B 2 H 6), boron trichloride (BCl 3), phosphine A pin (PH 3 ) can be used.

이때의 구체적인 프로세스 조건으로서는, 웨이퍼의 온도: 300 내지 700℃, 압력: 0.1 내지 10Torr(13.3 내지 1333Pa) 정도를 사용할 수 있다.As specific process conditions at this time, the temperature of the wafer: 300 to 700 占 폚 and the pressure: about 0.1 to 10 Torr (13.3 to 1333 Pa) can be used.

이어서, 웨이퍼에 에칭 가스를 공급하여, 아몰퍼스 실리콘막(203)을 에칭하고, 오목부(202)의 저부에만 아몰퍼스 실리콘막(203)을 잔존시킨다(스텝 3, 도 2의 (c)).Subsequently, an etching gas is supplied to the wafer to etch the amorphous silicon film 203 to leave the amorphous silicon film 203 only on the bottom of the recess 202 (step 3, FIG. 2 (c)).

에칭 가스는, 상방으로부터 공급되기 때문에, 아몰퍼스 실리콘막(203)은, 표면측부터 에칭된다. 이 때문에, 도 2의 (c)에 도시한 바와 같이, 아몰퍼스 실리콘막(203)의 상면 부분 및 오목부(202)의 측면 부분을 완전히 에칭해서 절연막(201)이 노출된 상태로 하고, 오목부(202)의 저부에만, V자 형상 내지는 U자 형상을 이루도록 잔존시킬 수 있다.Since the etching gas is supplied from above, the amorphous silicon film 203 is etched from the surface side. 2C, the upper surface portion of the amorphous silicon film 203 and the side surface portion of the concave portion 202 are completely etched to leave the insulating film 201 in an exposed state, Shape or a U-shape only at the bottom of the recess 202.

이때 사용되는 에칭 가스로서는, 아몰퍼스 실리콘을 에칭할 수 있는 것 전반을 사용할 수 있고, 특별히 한정되지 않지만, 예를 들어 Cl2, HCl, F2, Br2, HBr 등을 적합하게 사용할 수 있다. 또한, 이러한 에칭 가스에 의한 에칭과 함께, 또는 이러한 에칭 가스에 의한 에칭 대신에, 실리콘을 제거할 수 있는 다른 에칭 프로세스를 사용해도 된다.As the etching gas to be used at this time, there can be used all the materials capable of etching amorphous silicon, and Cl 2 , HCl, F 2 , Br 2 , HBr and the like can be suitably used. Further, other etching processes capable of removing silicon may be used together with etching with such etching gas, or instead of etching with such etching gas.

이때의 에칭 온도는 200 내지 500℃의 범위가 바람직하다. 이 경우에, 에칭 온도가 이 범위 내에서 고온일수록(400℃ 정도 이상), 저부에 아몰퍼스 실리콘막을 남기기 쉬워지는 경향이 있다.The etching temperature is preferably in the range of 200 to 500 ° C. In this case, the higher the etching temperature in this range (about 400 캜 or more), the easier the amorphous silicon film tends to remain at the bottom.

이어서, 웨이퍼를 어닐하여, 오목부(202)의 저부 아몰퍼스 실리콘막(203)을 결정화시켜, 결정성 실리콘층(204)으로 한다(스텝 4, 도 2의 (d)).Subsequently, the wafer is annealed to crystallize the bottom amorphous silicon film 203 of the concave portion 202 to form a crystalline silicon layer 204 (Step 4, FIG. 2 (d)).

스텝 4에서의 웨이퍼의 어닐은, 온도: 500℃ 이상, 바람직하게는 500 내지 700℃, 압력: 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa) 정도에서 행할 수 있다. 또한, 어닐은, 수소 가스(H2 가스)를 함유하는 분위기, 또는 질소(N2) 가스 등의 불활성 가스를 함유하는 분위기, 또는 이들 양쪽을 함유하는 분위기에서 행할 수 있다. H2 가스를 함유하는 분위기에서 어닐을 행함으로써, 실리콘의 마이그레이션을 억제할 수 있다.The annealing of the wafer in step 4 can be performed at a temperature of 500 ° C or higher, preferably 500 to 700 ° C, and a pressure of about 1.0 × 10 -10 to 1.0 Torr (1.33 × 10 -8 to 133 Pa). The annealing can be performed in an atmosphere containing a hydrogen gas (H 2 gas), an atmosphere containing an inert gas such as nitrogen (N 2 ) gas, or an atmosphere containing both of them. By performing annealing in an atmosphere containing H 2 gas, the migration of silicon can be suppressed.

이어서, 절연막(201) 및 결정성 실리콘층(204)의 표면에, 제2 막으로서, 오목부(202)를 완전히 채우지 않는 정도로 아몰퍼스 실리콘막(205)을 성막(퇴적)한다(스텝 5, 도 2의 (e)). 이때의 아몰퍼스 실리콘막(205)의 성막은, 스텝 2와 마찬가지로, 실리콘(Si) 원료 가스를 사용한 CVD법에 의해 행하여진다. Si 원료 가스에 대해서도, 스텝 2와 마찬가지로, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있으며, 특별히 한정되지 않지만, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다.Subsequently, an amorphous silicon film 205 is deposited (deposited) on the surfaces of the insulating film 201 and the crystalline silicon layer 204 to such an extent that the concave portion 202 is not completely filled as the second film 2 (e)). At this time, the amorphous silicon film 205 is formed by a CVD method using a silicon (Si) source gas in the same manner as in step 2. As for the Si source gas, similar to Step 2, the entirety of the Si-containing compound applicable to the CVD method can be used, and although not particularly limited, a silane-based compound and an aminosilane-based compound can be suitably used.

아몰퍼스 실리콘막(205)을 형성할 때, Si 원료 가스와 함께, 불순물 함유 가스를 사용해도 된다. 불순물로서는, 비소(As), 붕소(B), 인(P)이 예시되며, 불순물 함유 가스로서는, 아르신(AsH3), 디보란(B2H6), 삼염화붕소(BCl3), 포스핀(PH3)을 사용할 수 있다.When the amorphous silicon film 205 is formed, an impurity-containing gas may be used together with the Si source gas. As the impurity, arsenic (As), boron (B), phosphorus (P), this is an example, as the impurity-containing gas, and arsine (AsH 3), diborane (B 2 H 6), boron trichloride (BCl 3), phosphine A pin (PH 3 ) can be used.

이어서, 웨이퍼를 어닐하여, 아몰퍼스 실리콘막(205)을 저부로부터 고상 에피택셜 성장(SPE)에 의해 결정 성장시킨다(스텝 6, 도 2의 (f)). 즉, 어닐에 의해, 아몰퍼스 실리콘막(205)이 저부로 이동함과 함께, 저부로부터 결정성 실리콘층(204)의 결정 구조를 이어받도록 고상 에피택셜 성장에 의해 결정 성장하여, 결정성 실리콘층(204)과 일체로 된 에피택셜 결정층(206)이 형성된다. 이때, 결정화에 의한 체적 변화에 따라, 에피택셜 결정층(206)과 잔존하는 아몰퍼스 실리콘막(205)은 분리된 상태가 된다.Then, the wafer is annealed to grow the amorphous silicon film 205 from the bottom portion by solid phase epitaxial growth (SPE) (Step 6, FIG. 2 (f)). That is, by the annealing, the amorphous silicon film 205 is moved to the bottom, and crystal growth is carried out by solid phase epitaxial growth so as to take the crystal structure of the crystalline silicon layer 204 from the bottom part, The epitaxial crystal layer 206 is formed integrally with the gate electrode 204. At this time, the epitaxial crystal layer 206 and the remaining amorphous silicon film 205 are separated in accordance with the volume change due to the crystallization.

스텝 6에서의 웨이퍼의 어닐은, 온도: 300 내지 600℃, 압력: 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa) 정도에서 행할 수 있다. 또한, 어닐은, H2 가스를 함유하는 분위기, 또는 N2 가스 등의 불활성 가스를 함유하는 분위기에서 행할 수 있다. H2 가스를 함유하는 분위기에서 어닐을 행함으로써, 실리콘의 마이그레이션을 억제할 수 있다.The annealing of the wafer in Step 6 can be performed at a temperature of 300 to 600 占 폚 and a pressure of about 1.0 占 10 -10 to 1.0 Torr (1.33 占 10 -8 to 133 Pa). The annealing can be performed in an atmosphere containing H 2 gas or an atmosphere containing an inert gas such as N 2 gas. By performing annealing in an atmosphere containing H 2 gas, the migration of silicon can be suppressed.

이어서, 오목부(202)의 측벽 및 절연막(201)의 상부에 잔존한 아몰퍼스 실리콘막(205)을 에칭에 의해 제거한다(스텝 7, 도 2의 (g)).Subsequently, the amorphous silicon film 205 remaining on the sidewalls of the concave portion 202 and the upper portion of the insulating film 201 is removed by etching (Step 7, Fig. 2 (g)).

이때의 에칭은, 아몰퍼스 실리콘막(205)과 에피택셜 결정층(206)의 에칭 레이트 차를 이용해서 아몰퍼스 실리콘막(205)을 선택적으로 에칭한다.At this time, the etching selectively etches the amorphous silicon film 205 using the etching rate difference between the amorphous silicon film 205 and the epitaxial crystal layer 206.

스텝 3의 에칭과 마찬가지로, 에칭 가스로서는, 아몰퍼스 실리콘을 에칭할 수 있는 것 전반을 사용할 수 있고, 특별히 한정되지 않지만, 예를 들어 Cl2, HCl, F2, Br2, HBr 등을 적합하게 사용할 수 있다. 또한, 이러한 에칭 가스에 의한 에칭과 함께, 또는 이러한 에칭 가스에 의한 에칭 대신에, 실리콘을 제거할 수 있는 다른 에칭 프로세스를 사용해도 된다.As with the etching in step 3, the etching gas may be one in which amorphous silicon can be etched in the first half, and is not particularly limited. For example, Cl 2 , HCl, F 2 , Br 2 , . Further, other etching processes capable of removing silicon may be used together with etching with such etching gas, or instead of etching with such etching gas.

스텝 7의 에칭 시의 조건은, 스텝 3과 마찬가지의 조건에서 행할 수 있는데, 에피택셜 결정층(206)과의 사이에서 에칭 선택성을 취할 수 있으므로, 스텝 3의 온도 범위보다도 높은 온도에서 아몰퍼스 실리콘막(205)을 확실하게 제거하도록 해도 된다. 또한, 잔존하는 실리콘막이 폴리실리콘막이어도 에피택셜 결정층(206)과의 에칭 레이트 차에 의해 선택적으로 에칭할 수 있다.The etching conditions in step 7 can be performed under the same conditions as those in step 3. Since the etching selectivity with respect to the epitaxial crystal layer 206 can be obtained, the amorphous silicon film It is also possible to reliably remove the second insulating film 205. In addition, even if the remaining silicon film is a polysilicon film, it can be selectively etched by the difference in etching rate with the epitaxial crystal layer 206.

이에 의해, 오목부(202) 내에 에피택셜 결정층(206)이 매립된 상태가 된다. 에피택셜 결정층(206)의 매립 높이가 불충분한 경우에는, 충분한 매립 높이가 될 때까지, 상기 스텝 5의 아몰퍼스 실리콘막(205)의 성막, 스텝 6의 SPE 공정, 스텝 7의 에칭을 복수회 반복한다(스텝 8).As a result, the epitaxial crystal layer 206 is embedded in the concave portion 202. If the embedding height of the epitaxial crystal layer 206 is insufficient, the deposition of the amorphous silicon film 205 in the step 5, the SPE process in the step 6, and the etching in the step 7 are repeated a plurality of times (Step 8).

이상과 같이, 본 실시 형태에서는, 트렌치나 홀 등의 오목부(202)가 형성된 절연막(201)을 갖는 반도체 웨이퍼에, 오목부(202)를 완전히 채우지 않는 정도의 아몰퍼스 실리콘막(203)을 성막한 후, 에칭 가스를 사용해서 에칭하여, 오목부(202)의 저부에 아몰퍼스 실리콘막(203)을 잔존시키고, 계속해서 어닐에 의해 저부에 잔존한 아몰퍼스 실리콘막(203)을 결정성 실리콘층(204)으로 하고, 그 위에 아몰퍼스 실리콘막(205)을 성막한 후, 어닐해서 SPE에 의해 에피택셜 결정층(206)을 형성한다. 따라서, 절연막(201)에 형성된 오목부(202)이어도, 오목부(202) 내에 저부로부터 고상 에피택셜 성장에 의해 실리콘 결정층을 선택적으로 성장시킬 수 있다.As described above, in the present embodiment, the amorphous silicon film 203 is formed on the semiconductor wafer having the insulating film 201 in which the concave portion 202 such as the trench or the hole is formed, The amorphous silicon film 203 is left at the bottom of the concave portion 202 and then the amorphous silicon film 203 remaining on the bottom portion is annealed to form the crystalline silicon layer 203 204, and an amorphous silicon film 205 is formed thereon. Thereafter, the film is annealed to form an epitaxial crystal layer 206 by SPE. Therefore, even in the concave portion 202 formed in the insulating film 201, the silicon crystal layer can be selectively grown in the concave portion 202 from the bottom by solid-state epitaxial growth.

이에 의해, 오목부 이외의 여분의 부분에 결정 성장하지 않고, 또한 오목부 내에 보이드 등의 결함을 존재시키지 않고 양호한 결정을 성장시킬 수 있다.This makes it possible to grow a good crystal without causing crystal growth in an extra portion other than the concave portion and without causing defects such as voids in the concave portion.

또한, 스텝 5에 사용하는 아몰퍼스 실리콘막(205) 대신에 게르마늄(Ge)막 또는 실리콘 게르마늄(SiGe)막을 사용해도 된다. Ge막의 경우에는 Ge 원료 가스를 사용하고, SiGe막의 경우에는 Ge 원료 가스 및 Si 원료 가스를 사용하여, CVD법에 의해 성막한다. Ge 원료 가스로서는, CVD법에 적용 가능한 Ge 함유 화합물 전반을 사용할 수 있으며, 특별히 한정되지 않지만, 게르만계 화합물, 아미노게르만계 화합물을 적합하게 사용할 수 있다. 게르만계 화합물로서는, 예를 들어 모노게르만(GeH4), 디게르만(Ge2H6) 등을 들 수 있고, 아미노게르만계 화합물로서는, 트리스디메틸아미노게르만(GeH(NMe2)3), 디메틸아미노게르만(GeH3(NMe2)2), 비스디메틸아미노게르만(GeH2(NMe2)2) 등을 들 수 있다. 물론 다른 게르만계 가스, 아미노게르만계 가스이어도 된다.A germanium (Ge) film or a silicon germanium (SiGe) film may be used instead of the amorphous silicon film 205 used in step 5. In the case of a Ge film, a Ge source gas is used. In the case of a SiGe film, a Ge source gas and a Si source gas are used to form a film by the CVD method. As the Ge raw material gas, there can be used all of the Ge-containing compounds applicable to the CVD method, and although not particularly limited, germane-based compounds and amino germane-based compounds can be suitably used. Examples of the germane-based compound include monogermane (GeH 4 ), digerman (Ge 2 H 6 ) and the like. Examples of the amino germane-based compound include trisdimethylamino germane (GeH (NMe 2 ) 3 ) Germane (GeH 3 (NMe 2 ) 2 ), and bisdimethylamino germane (GeH 2 (NMe 2 ) 2 ). Of course, other germane gas or amino germane gas may be used.

아몰퍼스 실리콘막(205) 대신에 Ge막 또는 SiGe막을 사용한 경우에는, 오목부(202) 내에 성장하는 결정은, Ge 또는 SiGe를 주체로 한 것이 된다.When a Ge film or a SiGe film is used instead of the amorphous silicon film 205, crystals grown in the concave portion 202 are made mainly of Ge or SiGe.

<성막 장치의 일례>&Lt; Example of film forming apparatus &

이어서, 본 발명의 오목부 내의 결정 성장 방법의 실시에 사용할 수 있는 처리 장치의 일례에 대해서 설명한다. 도 3은, 그러한 처리 장치의 일례인 성막 장치를 도시하는 종단면도이다.Next, an example of a processing apparatus that can be used for carrying out the crystal growth method in the concave portion of the present invention will be described. 3 is a longitudinal sectional view showing a film forming apparatus which is an example of such a processing apparatus.

성막 장치(1)는, 천장부를 구비한 통 형상의 단열체(3)와, 단열체(3)의 내주면에 설치된 히터(4)를 갖는 가열로(2)를 구비하고 있다. 가열로(2)는, 베이스 플레이트(5) 상에 설치되어 있다.The film forming apparatus 1 is provided with a tubular heat insulating member 3 having a ceiling portion and a heating furnace 2 having a heater 4 provided on the inner peripheral surface of the heat insulating member 3. The heating furnace 2 is provided on the base plate 5.

가열로(2) 내에는, 예를 들어 석영으로 이루어지는, 상단이 폐쇄되어 있는 외부관(11)과, 이 외부관(11) 내에 동심 형상으로 설치된, 예를 들어 석영으로 이루어지는 내부관(12)을 갖는 2중관 구조를 이루는 처리 용기(10)가 삽입되어 있다. 그리고, 상기 히터(4)는, 처리 용기(10)의 외측을 둘러싸도록 설치되어 있다.In the heating furnace 2, for example, an outer tube 11, which is made of quartz and whose upper end is closed, and an inner tube 12 made of, for example, quartz, The processing vessel 10 having a double pipe structure is inserted. The heater 4 is installed so as to surround the outer side of the processing vessel 10.

상기 외부관(11) 및 내부관(12)은, 각각 그 하단에서 스테인리스 등으로 이루어지는 통 형상의 매니폴드(13)에 의해 유지되어 있고, 이 매니폴드(13)의 하단 개구부에는, 당해 개구를 기밀하게 밀봉하기 위한 캡부(14)가 개폐 가능하게 설치되어 있다.The outer tube 11 and the inner tube 12 are respectively held at their lower ends by a cylindrical manifold 13 made of stainless steel or the like and the lower end opening of the manifold 13 is provided with an opening A cap portion 14 for hermetically sealing is provided so as to be openable and closable.

캡부(14)의 중심부에는, 예를 들어 자기 시일에 의해 기밀한 상태에서 회전 가능한 회전축(15)이 삽입 관통되어 있고, 회전축(15)의 하단은, 승강대(16)의 회전 기구(17)에 접속되고, 상단은 턴테이블(18)에 고정되어 있다. 턴테이블(18)에는, 보온통(19)을 개재해서 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 유지하는 기판 유지구인 석영제의 웨이퍼 보트(20)가 적재된다. 이 웨이퍼 보트(20)는, 예를 들어 50 내지 150매의 웨이퍼(W)를 소정 간격의 피치로 적층해서 수용할 수 있도록 구성되어 있다.A rotary shaft 15 rotatable in a state of being hermetically sealed by a magnetic seal is inserted through the center of the cap portion 14 and the lower end of the rotary shaft 15 is connected to a rotation mechanism 17 of the platform 16 And the upper end thereof is fixed to the turntable 18. The turntable 18 is loaded with a wafer boat 20 made of quartz, which is a substrate holding frame for holding a semiconductor wafer (hereinafter, simply referred to as a wafer) as a substrate to be processed via a thermal insulating cylinder 19. The wafer boat 20 is configured so that, for example, 50 to 150 wafers W can be stacked at a predetermined pitch.

그리고, 승강 기구(도시하지 않음)에 의해 승강대(16)를 승강시킴으로써, 웨이퍼 보트(20)를 처리 용기(10) 내에 반입 반출 가능하게 되어 있다. 웨이퍼 보트(20)를 처리 용기(10) 내에 반입했을 때, 상기 캡부(14)가 매니폴드(13)에 밀접하여, 그 사이가 기밀하게 시일된다.The wafer boat 20 can be carried into and out of the processing container 10 by lifting and lowering the platform 16 by a lifting mechanism (not shown). When the wafer boat 20 is carried into the processing vessel 10, the cap portion 14 is closely contacted with the manifold 13 and sealed therebetween.

또한, 성막 장치(1)는, 처리 용기(10) 내에 Si 원료 가스를 도입하는 Si 원료 가스 공급 기구(21)와, 처리 용기(10) 내에 불순물 함유 가스를 도입하는 불순물 가스 공급 기구(22)와, 처리 용기(10) 내에 에칭 가스를 도입하는 에칭 가스 공급 기구(23)와, 처리 용기(10) 내에 퍼지 가스나 어닐 가스를 도입하는 퍼지/어닐 가스 공급 기구(24)를 갖고 있다. 이들 Si 원료 가스 공급 기구(21)와, 불순물 가스 공급 기구(22)와, 에칭 가스 공급 기구(23)와, 퍼지/어닐 가스 공급 기구(24)는 가스 공급부를 구성한다.The film forming apparatus 1 further includes a Si source gas supply mechanism 21 for introducing a Si source gas into the processing vessel 10 and an impurity gas supply mechanism 22 for introducing an impurity containing gas into the processing vessel 10, An etching gas supply mechanism 23 for introducing an etching gas into the processing vessel 10 and a purge / annealing gas supply mechanism 24 for introducing a purge gas or an annealing gas into the processing vessel 10. The Si source gas supply mechanism 21, the impurity gas supply mechanism 22, the etching gas supply mechanism 23 and the purge / annealing gas supply mechanism 24 constitute a gas supply unit.

Si 원료 가스 공급 기구(21)는, Si 원료 가스 공급원(25)과, Si 가스 공급원(25)으로부터 성막 가스를 유도하는 Si 원료 가스 배관(26)과, Si 원료 가스 배관(26)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 Si 원료 가스 노즐(26a)을 갖고 있다. Si 원료 가스 배관(26)에는, 개폐 밸브(27) 및 매스 플로우 컨트롤러와 같은 유량 제어기(28)가 설치되어 있어, Si 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.The Si source gas supply mechanism 21 is connected to the Si source gas supply source 25, the Si source gas pipe 26 for introducing the deposition gas from the Si gas supply source 25 and the Si source gas pipe 26 And a Si raw material gas nozzle 26a made of quartz and provided so as to pass through the lower side wall of the manifold 13. The Si source gas piping 26 is provided with a flow controller 28 such as an on-off valve 27 and a mass flow controller, so that the Si source gas can be supplied while controlling the flow rate.

불순물 가스 공급 기구(22)는, 불순물 가스 공급원(29)과, 불순물 가스 공급원(29)으로부터 불순물 함유 가스를 유도하는 불순물 함유 가스 배관(30)과, 불순물 함유 가스 배관(30)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 불순물 함유 가스 노즐(30a)을 갖고 있다. 불순물 함유 가스 배관(30)에는, 개폐 밸브(31) 및 매스 플로우 컨트롤러와 같은 유량 제어기(32)가 설치되어 있어, 불순물 함유 가스를 유량 제어하면서 공급할 수 있게 되어 있다.The impurity gas supply mechanism 22 is connected to the impurity gas supply source 29 and the impurity containing gas piping 30 for leading the impurity containing gas from the impurity gas supply source 29 and the impurity containing gas piping 30, And a quartz-containing impurity-containing gas nozzle 30a penetrating the lower side wall of the manifold 13. The impurity-containing gas piping 30 is provided with a flow controller 32 such as an on-off valve 31 and a mass flow controller, so that the impurity-containing gas can be supplied while controlling the flow rate.

에칭 가스 공급 기구(23)는, 에칭 가스 공급원(33)과, 에칭 가스 공급원(33)으로부터 에칭 가스를 유도하는 에칭 가스 배관(34)과, 에칭 가스 배관(34)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 에칭 가스 노즐(34a)을 갖고 있다. 에칭 가스 배관(34)에는, 개폐 밸브(35) 및 매스 플로우 컨트롤러와 같은 유량 제어기(36)가 설치되어 있어, 에칭 가스를 유량 제어하면서 공급할 수 있게 되어 있다.The etching gas supply mechanism 23 is connected to the etching gas supply source 33, the etching gas pipe 34 for leading the etching gas from the etching gas supply source 33 and the etching gas pipe 34, And an etching gas nozzle 34a made of quartz that penetrates the lower portion of the side wall of the etching gas nozzle 13. The etching gas pipe 34 is provided with an opening / closing valve 35 and a flow controller 36 such as a mass flow controller, so that the etching gas can be supplied while controlling the flow rate.

퍼지/어닐 가스 공급 기구(24)는, 불활성 가스 공급원(37)과, H2 가스 공급원(41)과, 불활성 가스 공급원(37)으로부터 불활성 가스를 유도하는 불활성 가스 배관(38)과, 불활성 가스 배관(38)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 가스 노즐(38a)과, H2 가스 공급원(41)으로부터 H2 가스를 유도하고, 불활성 가스 배관(38)에 합류하는 H2 가스 배관(42)을 갖고 있다. 불활성 가스 배관(38) 및 H2 가스 배관(42)에는, 각각, 개폐 밸브(39 및 43), 및 매스 플로우 컨트롤러와 같은 유량 제어기(40 및 44)가 설치되어 있다.The purge / annealing gas supply mechanism 24 includes an inert gas supply source 37, an H 2 gas supply source 41, an inert gas pipeline 38 for introducing an inert gas from the inert gas supply source 37, A gas nozzle 38a connected to the pipe 38 and provided through the lower portion of the side wall of the manifold 13 and a H 2 gas supply source 41 for introducing H 2 gas and joining the inert gas pipe 38 And an H 2 gas pipe 42 for supplying the hydrogen gas. The inert gas piping 38 and the H 2 gas piping 42 are provided with flow controllers 40 and 44 such as open / close valves 39 and 43 and a mass flow controller, respectively.

Si 원료 가스 공급 기구(21)로부터 공급되는 Si 원료 가스는, 상술한 바와 같이, CVD법에 적용 가능한 Si 함유 화합물이라면 한정되지 않지만, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다.As described above, the Si source gas supplied from the Si source gas supply mechanism 21 is not limited as long as it is a Si-containing compound applicable to the CVD method, but a silane-based compound and an aminosilane-based compound can be suitably used.

불순물 함유 가스 공급 기구(22)로부터 공급되는 불순물 함유 가스의 불순물로서는, 상술한 바와 같이, As, B, P가 예시되고, 불순물 함유 가스로서는, AsH3, B2H6, BCl3, PH3을 사용할 수 있다.Examples of the impurity of the impurity-containing gas supplied from the impurity-containing gas supply mechanism 22 include As, B and P as described above, and AsH 3 , B 2 H 6 , BCl 3 and PH 3 Can be used.

에칭 가스 공급 기구(23)로부터 공급되는 에칭 가스도, 상술한 바와 같이, 실리콘을 제거할 수 있는 것이어도 되고, 적합한 것으로서 Cl2, HCl, F2, Br2, HBr 등이 예시된다.The etching gas supplied from the etching gas supply mechanism 23 may be one capable of removing silicon as described above, and examples thereof include Cl 2 , HCl, F 2 , Br 2 , and HBr.

퍼지/어닐 가스 공급 기구(24)로부터 공급되는 불활성 가스로서는, N2 가스나, Ar 가스와 같은 희가스를 사용할 수 있다. 퍼지 시에는 불활성 가스가 사용되고, 어닐 시에는 불활성 가스 또는 H2 가스가 사용된다.As the inert gas supplied from the purge / annealing gas supply mechanism 24, a rare gas such as N 2 gas or Ar gas can be used. An inert gas is used for purging, and an inert gas or H 2 gas is used for annealing.

매니폴드(13)의 측벽 상부에는, 외부관(11)과 내부관(12)과의 간극으로부터 처리 가스를 배출하기 위한 배기관(45)이 접속되어 있다. 이 배기관(45)에는, 처리 용기(10) 내를 배기하기 위한 진공 펌프(46)가 접속되어 있고, 또한 배기관(45)에는 압력 조정 밸브 등을 포함하는 압력 조정 기구(47)가 설치되어 있다. 그리고, 진공 펌프(46)로 처리 용기(10) 내를 배기하면서 압력 조정 기구(47)로 처리 용기(10) 내를 소정의 압력으로 조정하도록 되어 있다.An exhaust pipe 45 for discharging the process gas from the gap between the outer pipe 11 and the inner pipe 12 is connected to an upper portion of the side wall of the manifold 13. A vacuum pump 46 for exhausting the inside of the processing container 10 is connected to the exhaust pipe 45 and a pressure adjusting mechanism 47 including a pressure adjusting valve and the like is provided in the exhaust pipe 45 . The interior of the processing vessel 10 is adjusted to a predetermined pressure by the pressure adjusting mechanism 47 while evacuating the inside of the processing vessel 10 with the vacuum pump 46.

또한, 성막 장치(1)는 제어부(50)를 갖고 있다. 제어부(50)는, 성막 장치(1)의 각 구성부, 예를 들어 밸브류, 유량 제어기인 매스 플로우 컨트롤러, 히터 전원, 승강 기구 등의 구동 기구 등을 제어하는 컴퓨터(CPU)와, 오퍼레이터가 성막 장치(1)를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스와, 성막 장치(1)에서 실행되는 각종 처리의 파라미터나, 처리 조건에 따라서 성막 장치(1)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피 등이 저장된 기억부를 갖고 있으며, 필요에 따라, 유저 인터페이스로부터의 지시 등으로 임의의 처리 레시피를 기억부로부터 호출해서 컴퓨터에 실행시킨다. 이에 의해, 컴퓨터의 제어 하에서, 성막 장치(1)에서 상술한 바와 같은 오목부의 매립 방법이 실시된다. 처리 레시피는 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크, DVD, 반도체 메모리 등이어도 된다.In addition, the film forming apparatus 1 has a control section 50. The control unit 50 includes a computer (CPU) for controlling the respective components of the film forming apparatus 1, for example, drive mechanisms such as valves, mass flow controllers as flow controllers, heater power, lift mechanisms, A user interface composed of a keyboard for inputting a command or the like for managing the film forming apparatus 1 and a display for visualizing and displaying the operating state of the film forming apparatus 1 and various processes executed in the film forming apparatus 1 A processing recipe, and the like are stored in the respective constituent parts of the film forming apparatus 1 in accordance with the parameters of the film forming apparatus 1 and the processing conditions. If necessary, The recipe is called from the storage unit and executed by the computer. Thereby, under the control of the computer, the method of embedding the concave portion as described above in the film forming apparatus 1 is carried out. The processing recipe is stored in the storage medium. The storage medium may be a hard disk, a DVD, a semiconductor memory, or the like.

이어서, 이상과 같이 구성되는 성막 장치에 의해 상술한 바와 같은 오목부 내의 결정 성장 방법을 실시할 때의 처리 동작에 대해서 설명한다. 이하의 처리 동작은, 제어부(50)에서의 기억부의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.Next, a description will be given of a processing operation when the crystal growth method in the concave portion as described above is performed by the film forming apparatus configured as described above. The following processing operation is executed based on the processing recipe stored in the storage medium of the storage unit in the control unit 50. [

최초로, 상술한 바와 같은 소정 패턴의 트렌치나 홀 등의 오목부가 형성된 절연막을 갖는 반도체 웨이퍼(W)를 웨이퍼 보트(20)에, 예를 들어 50 내지 150매 탑재하고, 턴테이블(18)에 보온통(19)을 개재해서 웨이퍼(W)를 탑재한 웨이퍼 보트(20)를 적재하고, 승강대(16)를 상승시킴으로써, 하방 개구부로부터 처리 용기(10) 내에 웨이퍼 보트(20)를 반입한다.First, 50 to 150 semiconductor wafers W having an insulating film in which recesses such as trenches and holes having predetermined patterns as described above are mounted on the wafer boat 20 are mounted on the turntable 18, The wafer boat 20 loaded with the wafers W is loaded through the lower opening 19 and the elevation base 16 is raised to carry the wafer boat 20 into the processing vessel 10 from the lower opening.

이때, 히터(4)에 의해 웨이퍼 보트(20)의 센터부(상하 방향의 중앙부)의 온도를 아몰퍼스 실리콘막의 성막에 적합한 온도, 예를 들어 300 내지 700℃의 범위의 소정 온도가 되도록 처리 용기(10) 내를 미리 가열해 둔다. 그리고, 처리 용기(10) 내를 0.1 내지 10Torr(13.3 내지 1333Pa)의 압력으로 조정한 후, 개폐 밸브(27)를 개방으로 하여, Si 원료 가스 공급원(25)으로부터 Si 원료 가스 배관(26)을 통해서 처리 용기(10)(내부관(12)) 내에 Si 원료 가스로서, 예를 들어 SiH4 가스를 공급하고, 웨이퍼 보트(20)를 회전시키면서, 온도: 300 내지 700℃, 압력: 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa)에서, 아몰퍼스 실리콘막의 성막을 실시한다. 이때의 가스 유량은, 유량 제어기(28)에 의해 50 내지 5000sccm의 범위 내의 소정 유량으로 제어된다. 이때, Si 원료 가스의 공급과 동시에, 불순물 함유 가스 공급원(29)으로부터 소정의 불순물 함유 가스를 소정량으로 도입해도 된다. 처리 용기(10) 내에 아몰퍼스 실리콘막의 성막은, 오목부를 완전히 채우지 않는 정도의 소정의 막 두께가 된 시점에서, 개폐 밸브(27)를 폐쇄하고 종료한다.At this time, the temperature of the center portion (central portion in the up-and-down direction) of the wafer boat 20 is set to a temperature suitable for film formation of the amorphous silicon film, for example, 10) in advance. After the inside of the processing vessel 10 is adjusted to a pressure of 0.1 to 10 Torr (13.3 to 1333 Pa), the opening / closing valve 27 is opened, and the Si source gas piping 26 is supplied from the Si source gas supply source 25 the processing vessel 10 via (inner tube 12) in the Si as a source gas, for example, while supplying the SiH 4 gas, and rotating the wafer boat 20, temperature: 300 to 700 ℃, pressure: 1.0 × 10 The amorphous silicon film is formed at -10 to 1.0 Torr (1.33 × 10 -8 to 133 Pa). The gas flow rate at this time is controlled by the flow controller 28 to a predetermined flow rate within a range of 50 to 5000 sccm. At this time, a predetermined impurity-containing gas may be introduced in a predetermined amount from the impurity-containing gas supply source 29 simultaneously with the supply of the Si source gas. The film forming of the amorphous silicon film in the processing vessel 10 is completed by closing the open / close valve 27 at a point of time when the film thickness reaches a predetermined thickness to the extent that the concave portion is not completely filled.

이어서, 진공 펌프(46)에 의해 배기관(45)을 통해서 처리 용기(10) 내를 배기함과 함께, 개폐 밸브(39)를 개방하여, 불활성 가스 공급원(37)으로부터 N2 가스 등의 불활성 가스를 처리 용기(10) 내에 공급해서 처리 용기(10) 내를 퍼지하고, 히터(4)에 의해 처리 용기(10) 내의 온도를 200 내지 500℃의 범위의 소정 온도로 한다. 계속해서 개폐 밸브(39)를 폐쇄하고, 개폐 밸브(35)를 개방하여, 에칭 가스 공급원(33)으로부터 에칭 가스 배관(34)을 통해서 소정의 에칭 가스, 예를 들어 Cl2 가스를 처리 용기(10) 내에 공급하여, 오목부의 저부에만, V자 형상 내지는 U자 형상을 이루도록 잔존하게 한다. 소정 시간 경과 후, 개폐 밸브(35)를 폐쇄하고 에칭을 종료한다.Subsequently, the inside of the processing container 10 is evacuated by the vacuum pump 46 through the exhaust pipe 45, and the opening / closing valve 39 is opened, and an inert gas such as N 2 gas is supplied from the inert gas supply source 37 Is supplied into the processing vessel 10 to purged the inside of the processing vessel 10 and the temperature in the processing vessel 10 is set to a predetermined temperature in the range of 200 to 500 DEG C by the heater 4. [ Then, the open / close valve 39 is closed, the open / close valve 35 is opened, and a predetermined etching gas such as Cl 2 gas is supplied from the etching gas supply source 33 through the etching gas pipe 34 to the processing vessel 10 so as to remain in the V-shape or U-shape only at the bottom of the recess. After a predetermined time has elapsed, the on-off valve 35 is closed and the etching is terminated.

이어서, 상기와 마찬가지로 처리 용기(10) 내의 배기 및 퍼지를 행함과 함께, 히터(4)에 의해 처리 용기(10) 내의 온도를 500℃ 이상, 바람직하게는 500 내지 700℃의 범위 내의 소정 온도로 하고, 개폐 밸브(39)를 개방한 채, 또는 개폐 밸브(39)를 폐쇄하고 개폐 밸브(43)를 개방하고, 또는 개폐 밸브(39)를 개방한 채 개폐 밸브(43)도 개방하여, 불활성 가스 또는 H2 가스 또는 그들을 모두 처리 용기(10) 내에 공급하고, 압력을 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa)로 조정하여, 웨이퍼(W)에 대하여 어닐 처리를 행한다. 이에 의해, 웨이퍼(W)의 오목부 저부에 잔존하는 아몰퍼스 실리콘막을 결정화시켜, 결정성 실리콘층으로 한다.Subsequently, in the same manner as described above, the inside of the processing vessel 10 is exhausted and purged, and the temperature in the processing vessel 10 is maintained at a predetermined temperature within the range of 500 ° C or higher, preferably 500 to 700 ° C by the heater 4 Closing valve 39 is closed and the on-off valve 43 is opened or the on-off valve 43 is opened while the on-off valve 39 is opened, Gas or H 2 gas or all of them are supplied into the processing vessel 10 and the pressure is adjusted to 1.0 × 10 -10 to 1.0 Torr (1.33 × 10 -8 to 133 Pa) to perform the annealing on the wafer W . Thereby, the amorphous silicon film remaining on the bottom of the concave portion of the wafer W is crystallized to be a crystalline silicon layer.

이어서, 상기와 마찬가지로 처리 용기(10) 내의 배기 및 퍼지를 행함과 함께, 히터(4)에 의해 처리 용기(10) 내의 온도를 300 내지 700℃의 범위의 소정 온도로 한다. 계속해서, 처리 용기(10) 내를 0.1 내지 10Torr(13.3 내지 1333Pa)의 압력으로 조정한 후, 개폐 밸브(27)를 개방으로 하여, Si 원료 가스 공급원(25)으로부터 Si 원료 가스 배관(26)을 통해서 처리 용기(10) 내에 Si 원료 가스로서, 예를 들어 SiH4 가스를 공급하고, 온도: 300 내지 700℃, 압력: 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa)에서, 오목부 내 저부의 결정성 실리콘층 상에 아몰퍼스 실리콘막의 성막을 실시한다. 이때의 Si 원료 가스의 유량은, 유량 제어기(28)에 의해 50 내지 5000sccm의 범위 내의 소정 유량으로 제어된다. 이때, Si 원료 가스의 공급과 동시에, 불순물 함유 가스 공급원(29)으로부터 소정의 불순물 함유 가스를 소정량으로 도입해도 된다. 아몰퍼스 실리콘막의 성막은, 오목부를 완전히 채우지 않는 정도의 소정의 막 두께가 된 시점에서, 개폐 밸브(27)를 폐쇄하고 종료한다.Subsequently, in the same manner as described above, the inside of the processing vessel 10 is exhausted and purged, and the temperature in the processing vessel 10 is set to a predetermined temperature in the range of 300 to 700 캜 by the heater 4. Subsequently, the inside of the processing vessel 10 is adjusted to a pressure of 0.1 to 10 Torr (13.3 to 1333 Pa), then the open / close valve 27 is opened, and the Si source gas supply source 25 supplies the Si source gas piping 26, For example, SiH 4 gas as a Si source gas into the processing vessel 10 through the processing vessel 10 at a temperature of 300 to 700 ° C and a pressure of 1.0 × 10 -10 to 1.0 Torr (1.33 × 10 -8 to 133 Pa) , And the amorphous silicon film is formed on the crystalline silicon layer at the bottom of the recess. The flow rate of the Si source gas at this time is controlled by the flow controller 28 to a predetermined flow rate within a range of 50 to 5000 sccm. At this time, a predetermined impurity-containing gas may be introduced in a predetermined amount from the impurity-containing gas supply source 29 simultaneously with the supply of the Si source gas. The film formation of the amorphous silicon film is completed when the opening / closing valve 27 is closed at a point of time when the film thickness reaches a predetermined thickness to the extent that the recess is not completely filled.

이어서, 상기와 마찬가지로 처리 용기(10) 내의 배기 및 퍼지를 행함과 함께, 히터(4)에 의해 처리 용기(10) 내의 온도를 300 내지 600℃의 범위 내의 소정 온도로 하고, 개폐 밸브(39)를 개방한 채, 또는 개폐 밸브(39)를 폐쇄하고 개폐 밸브(43)를 개방하고, 또는 개폐 밸브(39)를 개방한 채 개폐 밸브(43)도 개방하여, 불활성 가스 또는 H2 가스 또는 그들을 모두 처리 용기(10) 내에 공급하여, 압력을 1.0×10-10 내지 1.0Torr(1.33×10-8 내지 133Pa)로 조정하여, 웨이퍼(W)에 대하여 어닐 처리를 행한다. 이에 의해, 결정성 실리콘층 상의 아몰퍼스 실리콘막의 저부로부터, 에피택셜 결정층을 고상 에피택셜 성장(SPE)에 의해 성장시킨다.Subsequently, in the same manner as described above, the inside of the processing vessel 10 is exhausted and purged, and the temperature in the processing vessel 10 is set to a predetermined temperature within the range of 300 to 600 占 폚 by the heater 4, The open / close valve 39 is closed and the open / close valve 43 is opened, or the open / close valve 43 is opened while the open / close valve 39 is opened, so that the inert gas or H 2 gas, and all fed into the treatment vessel 10, the pressure 1.0 × 10 -10 to 1.0Torr - adjusted to (1.33 × 10 8 to 133Pa), carries out an annealing process on the wafer (W). Thereby, the epitaxial crystal layer is grown by solid phase epitaxial growth (SPE) from the bottom of the amorphous silicon film on the crystalline silicon layer.

이어서, 상기와 마찬가지로 처리 용기(10) 내의 배기 및 퍼지를 행함과 함께, 히터(4)에 의해 처리 용기(10) 내의 온도 및 압력을 소정 값으로 설정한다. 계속해서, 개폐 밸브(35)를 개방하여, 에칭 가스 공급원(33)으로부터 에칭 가스 배관(34)을 통해서 소정의 에칭 가스, 예를 들어 Cl2 가스를 처리 용기(10) 내에 공급하여, 절연막의 상부 및 오목부 내의 측벽에 잔존하는 아몰퍼스 실리콘막을 선택적으로 에칭한다.Subsequently, in the same manner as described above, the inside of the processing vessel 10 is exhausted and purged, and the temperature and pressure in the processing vessel 10 are set to predetermined values by the heater 4. Subsequently, the opening / closing valve 35 is opened to supply a predetermined etching gas, for example, Cl 2 gas, from the etching gas supply source 33 through the etching gas pipe 34 into the processing vessel 10, And the amorphous silicon film remaining on the sidewalls in the top and the recess is selectively etched.

제어부(50)는, 상기 결정성 실리콘층 성막 후의 아몰퍼스 실리콘막의 성막, SPE에 의한 에피택셜 결정층의 형성, 아몰퍼스 실리콘막의 선택적 에칭을, 소정 높이의 에피택셜 결정층이 형성될 때까지 반복 실행시킨다.The control section 50 repeatedly performs the film formation of the amorphous silicon film after the crystalline silicon layer film formation, the formation of the epitaxial crystal layer by the SPE, and the selective etching of the amorphous silicon film until the epitaxial crystal layer of the predetermined height is formed .

이상의 처리가 종료된 후, 진공 펌프(46)에 의해 배기관(45)을 통해서 처리 용기(10) 내를 배기하면서, 불활성 가스에 의해 처리 용기(10) 내의 퍼지를 행한다. 그리고, 처리 용기(10) 내를 상압으로 되돌린 후, 승강대(16)를 하강시켜서 웨이퍼 보트(20)를 반출한다.After the above process is completed, the inside of the processing container 10 is evacuated by the vacuum pump 46 through the exhaust pipe 45, and the inside of the processing container 10 is purged with the inert gas. Then, after the inside of the processing vessel 10 is returned to the normal pressure, the platform 20 is lowered and the wafer boat 20 is taken out.

이상과 같이, 성막 장치(1)는, 한번에 다수의 웨이퍼의 처리가 가능하고, 또한 처리 용기(10) 내에서 오목부 내의 결정 성장 처리의 모든 공정을 연속해서 실시할 수 있으므로, 처리의 스루풋이 매우 높다. 또한, 스루풋을 더욱 높이는 관점에서, 각 공정의 온도 차를 최대한 작게 하는 것이 바람직하다.As described above, the film forming apparatus 1 can process a plurality of wafers at one time and can continuously perform all the processes of crystal growth processing in the recesses in the processing vessel 10, Very high. Further, from the viewpoint of further increasing the throughput, it is desirable to minimize the temperature difference in each process.

또한, 2회째의 아몰퍼스 실리콘막 대신에 게르마늄막 또는 실리콘 게르마늄막을 성막하는 경우에는, 게르마늄 원료 공급 기구를 부가하면 된다.When a germanium film or a silicon germanium film is formed instead of the second amorphous silicon film, a germanium raw material supply mechanism may be added.

실제의 조건으로서는, 이하와 같은 것을 예시할 수 있다.As actual conditions, the following can be exemplified.

·웨이퍼 매수: 150매· Number of wafers: 150 sheets

·1회째의 아몰퍼스 실리콘막 성막First Amorphous Silicon Film Deposition

온도: 500℃ Temperature: 500 ° C

압력: 2.0Torr(267Pa)Pressure: 2.0 Torr (267 Pa)

SiH4 가스 유량: 1000sccmSiH 4 gas flow rate: 1000sccm

·1회째의 에칭· First etching

온도: 400℃ Temperature: 400 ° C

압력: 0.3Torr(40Pa)Pressure: 0.3 Torr (40 Pa)

Cl2 가스 유량: 1000sccmCl 2 gas flow rate: 1000 sccm

·1회째의 어닐(결정성 실리콘층의 형성)First annealing (formation of a crystalline silicon layer)

온도: 650℃ Temperature: 650 ° C

압력: 8.8×10- 3Torr(1.2Pa) Pressure: 8.8 × 10 - 3 Torr ( 1.2Pa)

N2 가스 유량: 1500sccmN 2 gas flow rate: 1500 sccm

·2회째의 아몰퍼스 실리콘막 성막Second Amorphous Silicon Film Deposition

온도: 400℃ Temperature: 400 ° C

압력: 1.0Torr(133Pa)Pressure: 1.0 Torr (133 Pa)

Si2H6 가스 유량: 200sccmSi 2 H 6 gas flow rate: 200 sccm

·2회째의 어닐(SPE 공정)Second annealing (SPE process)

온도: 550℃Temperature: 550 ° C

압력:8.8×10- 3Torr(1.2Pa) Pressure: 8.8 × 10 - 3 Torr ( 1.2Pa)

N2 가스 유량: 1500sccmN 2 gas flow rate: 1500 sccm

·2회째의 에칭· Second etching

온도: 300℃Temperature: 300 ° C

압력: 0.5Torr(67Pa)Pressure: 0.5 Torr (67 Pa)

Cl2 가스 유량: 1000sccmCl 2 gas flow rate: 1000 sccm

<다른 적용><Other applications>

이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.

예를 들어, 상기 실시 형태에서는, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정되지 않고, 횡형의 뱃치식 장치나 낱장식 장치 등의 다른 다양한 성막 장치에 의해 실시할 수도 있다. 또한, 모든 공정을 하나의 장치에서 실시하는 예를 나타냈지만, 일부의 공정(예를 들어 에칭이나 어닐)을 다른 장치에서 행해도 된다.For example, in the above-described embodiment, the method of the present invention is applied to a vertical batch type apparatus. However, the present invention is not limited to this, and may be carried out by various other film forming apparatuses such as a horizontal batch type apparatus or a single sheet type apparatus. You may. In addition, although all of the steps are performed in one apparatus, some of the steps (e.g., etching or annealing) may be performed in another apparatus.

또한, 결정 성장시키는 재료는, SPE로 성장시킬 수 있으면, 실리콘, 게르마늄, 실리콘 게르마늄에 한정되는 것은 아니다.The material for crystal growth is not limited to silicon, germanium and silicon germanium as long as it can be grown by SPE.

또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 이에 한정되지 않고, 플랫 패널 디스플레이용 유리 기판이나 세라믹스 기판 등, 다른 기판에도 적용할 수 있음은 말할 필요도 없다.In addition, although the case where a semiconductor wafer is used as the substrate to be processed has been described, it is needless to say that the present invention is not limited thereto, and can be applied to other substrates such as a glass substrate for a flat panel display and a ceramic substrate.

1; 성막 장치 2; 가열로
4; 히터 10; 처리 용기
20; 웨이퍼 보트 21; Si 원료 가스 공급 기구
22; 불순물 함유 가스 공급 기구 23; 에칭 가스 공급 기구
45; 배기관 46; 진공 펌프
50; 제어부 200; Si 기체
201; 절연막 202; 오목부(트렌치 또는 홀)
203, 205; 아몰퍼스 실리콘막 204; 결정성 실리콘층
206; 에피택셜 결정층 W; 반도체 웨이퍼(피처리 기판)One; Film forming apparatus 2; Heating furnace
4; Heater 10; Processing vessel
20; Wafer boat 21; Si raw material gas supply mechanism
22; An impurity-containing gas supply mechanism 23; The etching gas supply mechanism
45; An exhaust pipe 46; Vacuum pump
50; A control unit 200; Si gas
201; An insulating film 202; The concave portion (trench or hole)
203, 205; An amorphous silicon film 204; The crystalline silicon layer
206; An epitaxial crystal layer W; Semiconductor wafer (substrate to be processed)

Claims (13)

표면에 오목부가 형성된 절연막을 갖는 피처리 기판에 대하여, 상기 오목부 내에 결정을 성장시키는, 오목부 내의 결정 성장 방법으로서,
(a) 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제1 막을 성막하는 공정과,
(b) 계속해서, 상기 제1 막을 에칭 가스에 의해 에칭하여, 상기 오목부 내의 저부에만 상기 제1 막을 잔존시키는 공정과,
(c) 계속해서, 상기 피처리 기판을 어닐하여, 상기 오목부 내의 저부에 잔존하는 제1 막을 결정성 층으로 하는 공정과,
(d) 계속해서, 상기 절연막의 표면 및 상기 결정성 층의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제2 막을 성막하는 공정과,
(e) 계속해서, 상기 피처리 기판을 어닐하여, 상기 제2 막을 상기 오목부 내의 저부로부터 고상 에피택셜 성장에 의해 결정 성장시켜, 에피택셜 결정층을 형성하는 공정과,
(f) 계속해서, 상기 피처리 기판 상에 잔존하는 상기 제2 막을 에칭 가스에 의해 에칭해서 제거하는 공정
을 포함하는 오목부 내의 결정 성장 방법.A crystal growing method in a concave portion for growing a crystal in a concave portion of a substrate to be processed having an insulating film having a concave portion formed on a surface thereof,
(a) a step of forming a first film on the surface of the insulating film to a thickness of such a degree that the concave portion is not completely buried,
(b) subsequently etching the first film with an etching gas to leave the first film only at the bottom of the concave portion;
(c) subsequently annealing the substrate to be processed to make the first film remaining on the bottom of the concave portion as a crystalline layer;
(d) Then, a step of forming a second film on the surface of the insulating film and on the surface of the crystalline layer to a thickness not to completely fill the concave portion,
(e) subsequently annealing the substrate to be processed, and growing the second film by solid-state epitaxial growth from the bottom of the recess to form an epitaxial crystal layer;
(f) Next, a step of etching and removing the second film remaining on the substrate to be processed with an etching gas
The crystal growth method comprising: 제1항에 있어서,
상기 (d) 공정, 상기 (e) 공정 및 상기 (f) 공정의 시퀀스를 복수회 반복하는, 오목부 내의 결정 성장 방법.The method according to claim 1,
Wherein the sequence of the steps (d), (e), and (f) is repeated a plurality of times. 제1항에 있어서,
상기 제1 막은, 실리콘막이며, 상기 제2 막은, 실리콘막, 게르마늄막, 실리콘 게르마늄막 중 어느 하나인, 오목부 내의 결정 성장 방법.The method according to claim 1,
Wherein the first film is a silicon film and the second film is any one of a silicon film, a germanium film, and a silicon germanium film. 제3항에 있어서,
상기 실리콘막은, 실리콘 원료 가스를 사용한 CVD법에 의해 형성되고, 상기 게르마늄막은, 게르마늄 원료 가스를 사용한 CVD법에 의해 형성되고, 상기 실리콘 게르마늄막은, 실리콘 원료 가스 및 게르마늄 원료 가스를 사용한 CVD법에 의해 형성되는, 오목부 내의 결정 성장 방법.The method of claim 3,
Wherein the silicon film is formed by a CVD method using a silicon source gas and the germanium film is formed by a CVD method using a germanium source gas and the silicon germanium film is formed by a CVD method using a silicon source gas and a germanium source gas To form a concave portion. 제4항에 있어서,
상기 실리콘 원료 가스는, 실란계 가스 또는 아미노실란계 가스이며, 상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스인, 오목부 내의 결정 성장 방법.5. The method of claim 4,
Wherein the silicon source gas is a silane-based gas or an aminosilane-based gas, and the germanium source gas is a germane-based gas or an amino germane-based gas. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 (b) 공정 및 상기 (f) 공정에서, 상기 제1 막 및 상기 제2 막이 실리콘막인 경우에, 상기 에칭 가스는, Cl2, HCl, F2, Br2, HBr로부터 선택되는, 오목부 내의 결정 성장 방법.6. The method according to any one of claims 3 to 5,
In the step (b) and the step (f), when the first film and the second film are silicon films, the etching gas is selected from Cl 2 , HCl, F 2 , Br 2 , / RTI &gt; 제6항에 있어서,
상기 (b) 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행하여지는, 오목부 내의 결정 성장 방법.The method according to claim 6,
Wherein the step (b) is performed at a temperature of 200 to 500 占 폚 in the substrate to be processed. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 (a) 공정 및 상기 (d) 공정은, 상기 제1 막 및 상기 제2 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 300 내지 700℃의 범위 내로 해서 행하여지는, 오목부 내의 결정 성장 방법.6. The method according to any one of claims 3 to 5,
Wherein the step (a) and the step (d) are carried out in the case where the first film and the second film are silicon films, the temperature of the substrate to be processed is kept within a range of 300 to 700 캜, Growth method. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 (c) 공정은, 상기 제1 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 500℃ 이상으로 해서 행하여지는, 오목부 내의 결정 성장 방법.6. The method according to any one of claims 3 to 5,
Wherein the step (c) is performed at a temperature of the substrate to be processed at 500 캜 or higher when the first film is a silicon film. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 (e) 공정은, 상기 제2 막이 실리콘막인 경우에, 상기 피처리 기판의 온도를 300 내지 600℃의 범위로 해서 행하여지는, 오목부 내의 결정 성장 방법.6. The method according to any one of claims 3 to 5,
Wherein the step (e) is performed while the temperature of the substrate to be processed is in the range of 300 to 600 캜, when the second film is a silicon film. 표면에 오목부가 형성된 절연막을 갖는 피처리 기판에 대하여, 상기 오목부 내에 결정을 성장시키는 처리 장치로서,
상기 피처리 기판을 수용하는 처리 용기와,
상기 처리 용기 내에 가스를 공급하는 가스 공급부와,
상기 처리 용기 내를 가열하는 가열 기구와,
상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
를 포함하고,
상기 제어부는,
상기 배기 기구에 의해 상기 처리 용기 내를 미리 정해진 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 정해진 온도로 제어하고,
상기 가스 공급부로부터 상기 처리 용기 내에 제1 가스를 공급시켜, 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제1 막을 성막시키고,
계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 제1 막을 에칭시켜서, 상기 오목부 내의 저부에만 상기 제1 막을 잔존시키고,
계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 어닐 가스를 공급시켜, 상기 피처리 기판을 어닐시켜서, 상기 오목부 내의 저부에 잔존하는 제1 막을 결정성 층으로 하고,
계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 제2 가스를 공급시켜, 상기 절연막의 표면 및 상기 결정성 층의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 제2 막을 성막시키고,
계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 어닐 가스를 공급시켜, 상기 피처리 기판을 어닐시켜서, 상기 제2 막을 상기 오목부 내의 저부로부터 고상 에피택셜 성장에 의해 결정 성장시키고,
계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 제2 막을 에칭에 의해 제거시키는 처리 장치.1. A processing apparatus for growing crystals in a concave portion of a substrate to be processed having an insulating film having a concave portion formed on a surface thereof,
A processing container for accommodating the substrate to be processed;
A gas supply unit for supplying a gas into the processing vessel,
A heating mechanism for heating the interior of the processing vessel,
An exhaust mechanism for evacuating the inside of the processing vessel to bring the inside of the processing vessel into a reduced pressure state,
A controller for controlling the gas supply unit, the heating mechanism, and the exhaust mechanism
Lt; / RTI &gt;
Wherein,
The inside of the processing container is controlled to a predetermined reduced pressure state by the exhaust mechanism, the inside of the processing container is controlled to a predetermined temperature by the heating mechanism,
Supplying a first gas into the processing vessel from the gas supply unit to form a first film on the surface of the insulating film to a thickness of a level not completely filling the concave portion,
Subsequently, an etching gas is supplied into the processing vessel from the gas supply unit to etch the first film to leave the first film only on the bottom of the concave portion,
Subsequently, an annealing gas is supplied into the processing vessel from the gas supply unit, and the substrate to be processed is annealed to form a first film remaining on the bottom of the concave portion as a crystalline layer,
Subsequently, a second gas is supplied into the processing vessel from the gas supply unit to form a second film on the surface of the insulating film and on the surface of the crystalline layer to a thickness not to completely fill the concave portion,
Subsequently, an annealing gas is supplied into the processing vessel from the gas supply unit to anneal the substrate to be processed, and the second film is crystallized and grown by solid phase epitaxial growth from the bottom of the recess,
Subsequently, an etching gas is supplied into the processing vessel from the gas supply unit, and the second film is removed by etching. 제11항에 있어서,
상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지는, 처리 장치.12. The method of claim 11,
Wherein the processing container includes a plurality of substrate holders holding a plurality of the target substrates, and the plurality of substrates are processed. 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 제1항 내지 제5항 중 어느 한 항의 오목부 내의 결정 성장 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체.A storage medium storing a program for controlling a processing apparatus, the program being executed on a computer, wherein the program causes the computer to execute a crystal growth method in the concave portion of any one of claims 1 to 5 And controls the processing apparatus.
KR1020170026273A 2016-03-07 2017-02-28 Method of growing crystal in recess and processing apparatus used therefor KR102072270B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-043022 2016-03-07
JP2016043022A JP6541591B2 (en) 2016-03-07 2016-03-07 Method and apparatus for growing crystal in recess

Publications (2)

Publication Number Publication Date
KR20170104381A true KR20170104381A (en) 2017-09-15
KR102072270B1 KR102072270B1 (en) 2020-01-31

Family

ID=59724509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170026273A KR102072270B1 (en) 2016-03-07 2017-02-28 Method of growing crystal in recess and processing apparatus used therefor

Country Status (4)

Country Link
US (1) US10822714B2 (en)
JP (1) JP6541591B2 (en)
KR (1) KR102072270B1 (en)
TW (1) TWI665719B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190080788A (en) * 2017-12-28 2019-07-08 가부시키가이샤 코쿠사이 엘렉트릭 Method of manufacturing semiconductor device, substrate processing apparatus, and program
KR20190105512A (en) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 Silicon film forming method and substrate processing apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541591B2 (en) 2016-03-07 2019-07-10 東京エレクトロン株式会社 Method and apparatus for growing crystal in recess
JP6554438B2 (en) 2016-03-30 2019-07-31 東京エレクトロン株式会社 Method and apparatus for forming silicon film
KR102654856B1 (en) * 2017-07-12 2024-04-03 어플라이드 머티어리얼스, 인코포레이티드 Cyclic conformal deposition/annealing/etching for SI gap filling
JP7018849B2 (en) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 Film formation method and film formation equipment
JP7065728B2 (en) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 Film formation method and film formation equipment
JP7190875B2 (en) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 Polysilicon film forming method and film forming apparatus
JP2021064807A (en) * 2021-01-13 2021-04-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Method for manufacturing semiconductor device, substrate processing device and program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056154A (en) 1996-04-09 1998-02-24 Toshiba Corp Manufacture of semiconductor device
US20090124077A1 (en) * 2007-10-12 2009-05-14 Mitsuhiro Okada Method for forming poly-silicon film
US20110287629A1 (en) * 2010-05-20 2011-11-24 Tokyo Electron Limited Silicon film formation method and silicon film formation apparatus
US20130248995A1 (en) * 2012-03-22 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
KR20140139413A (en) * 2013-05-27 2014-12-05 도쿄엘렉트론가부시키가이샤 Trench filling method and processing apparatus
US20150056791A1 (en) * 2013-08-22 2015-02-26 Tokyo Electron Limited Depression filling method and processing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219395A (en) * 1990-12-18 1992-08-10 Canon Inc Formation of crystal
JP2001250792A (en) * 2000-03-06 2001-09-14 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
US8466049B2 (en) 2005-07-29 2013-06-18 Hitachi Kokusai Electric Inc. Semiconductor device producing method with selective epitaxial growth
US8263474B2 (en) * 2007-01-11 2012-09-11 Tokyo Electron Limited Reduced defect silicon or silicon germanium deposition in micro-features
JP5931780B2 (en) * 2013-03-06 2016-06-08 東京エレクトロン株式会社 Selective epitaxial growth method and film forming apparatus
JP6150724B2 (en) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 How to fill the recess
JP6541591B2 (en) 2016-03-07 2019-07-10 東京エレクトロン株式会社 Method and apparatus for growing crystal in recess

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056154A (en) 1996-04-09 1998-02-24 Toshiba Corp Manufacture of semiconductor device
US20090124077A1 (en) * 2007-10-12 2009-05-14 Mitsuhiro Okada Method for forming poly-silicon film
US20110287629A1 (en) * 2010-05-20 2011-11-24 Tokyo Electron Limited Silicon film formation method and silicon film formation apparatus
US20130248995A1 (en) * 2012-03-22 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
KR20140139413A (en) * 2013-05-27 2014-12-05 도쿄엘렉트론가부시키가이샤 Trench filling method and processing apparatus
US20150056791A1 (en) * 2013-08-22 2015-02-26 Tokyo Electron Limited Depression filling method and processing apparatus
KR20150022675A (en) * 2013-08-22 2015-03-04 도쿄엘렉트론가부시키가이샤 Depression filling method and processing apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190080788A (en) * 2017-12-28 2019-07-08 가부시키가이샤 코쿠사이 엘렉트릭 Method of manufacturing semiconductor device, substrate processing apparatus, and program
US10840094B2 (en) 2017-12-28 2020-11-17 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20190105512A (en) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 Silicon film forming method and substrate processing apparatus
US11600490B2 (en) 2018-03-05 2023-03-07 Tokyo Electron Limited Silicon film forming method and substrate processing apparatus

Also Published As

Publication number Publication date
TWI665719B (en) 2019-07-11
US10822714B2 (en) 2020-11-03
JP6541591B2 (en) 2019-07-10
US20170253989A1 (en) 2017-09-07
KR102072270B1 (en) 2020-01-31
JP2017162851A (en) 2017-09-14
TW201801152A (en) 2018-01-01

Similar Documents

Publication Publication Date Title
KR102158406B1 (en) Method and apparatus for forming silicon film, and storage medium
JP6541591B2 (en) Method and apparatus for growing crystal in recess
JP5741382B2 (en) Thin film forming method and film forming apparatus
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101952493B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, gas supply system and program
TWI720389B (en) Semiconductor device manufacturing method, substrate processing device and program
KR102116165B1 (en) Recess filling method and processing apparatus
JP5854112B2 (en) Thin film forming method and film forming apparatus
JP2002539327A (en) Method and apparatus for forming a metal oxide on a substrate surface by chemical vapor deposition
TWI679678B (en) Manufacturing method of semiconductor device, substrate processing device and recording medium
TWI758587B (en) Method and device for depositing silicon film, germanium film, or silicon-germanium film
US20230349065A1 (en) Substrate processing method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right