KR20170089658A - Method of Manufacturing Semiconductor Device - Google Patents

Method of Manufacturing Semiconductor Device Download PDF

Info

Publication number
KR20170089658A
KR20170089658A KR1020160010155A KR20160010155A KR20170089658A KR 20170089658 A KR20170089658 A KR 20170089658A KR 1020160010155 A KR1020160010155 A KR 1020160010155A KR 20160010155 A KR20160010155 A KR 20160010155A KR 20170089658 A KR20170089658 A KR 20170089658A
Authority
KR
South Korea
Prior art keywords
thin film
tungsten
barrier thin
forming
nucleation layer
Prior art date
Application number
KR1020160010155A
Other languages
Korean (ko)
Other versions
KR102168443B1 (en
Inventor
신현철
박영훈
윤원준
이인환
선우훈
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160010155A priority Critical patent/KR102168443B1/en
Publication of KR20170089658A publication Critical patent/KR20170089658A/en
Application granted granted Critical
Publication of KR102168443B1 publication Critical patent/KR102168443B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The present invention relates to a technology with respect to a tungsten film forming method of a semiconductor device which comprises the following steps of: forming a preliminary core generating layer on an upper portion of a barrier thin film; forming a core generating layer having a sufficient hydrogen radical by hydrogen-plasma-processing the preliminary core generating layer; and forming a tungsten bulk layer on an upper portion of the core generating layer.

Description

반도체 소자의 제조방법{Method of Manufacturing Semiconductor Device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로 반도체 소자의 텅스텐막 형성방법에 관한 것이다.More particularly, the present invention relates to a method for forming a tungsten film of a semiconductor device.

일반적으로 텅스텐막은 배선은 물론, 수직 방향으로 적층된 배선들을 상호 연결하기 위한 접속 부재의 재료로 주로 사용되고 있다. 텅스텐막은 우수한 층간 매립 특성을 가지며, 알루미늄 금속막 보다 고온 공정이 유리하다는 이점을 갖는다. In general, a tungsten film is mainly used as a material for a connection member for interconnecting wirings stacked in a vertical direction as well as a wiring. The tungsten film has an excellent interlayer filling property and has an advantage that the high temperature process is advantageous over the aluminum metal film.

이와 같은 텅스텐막은 도전 박막 상부에 텅스텐 핵 생성층을 형성하고, 상기 텅스텐 핵 생성층을 기초로 하여 텅스텐 벌크층을 형성하고 있다. 텅스텐 벌크층은 WF6 또는 WCl3와 같은 반응 소스를 이용하여 형성될 수 있으며, 보다 자세하게는 상기 반응 소스들의 환원 반응을 통해 형성될 수 있다. Such a tungsten film forms a tungsten nucleation layer on the conductive thin film and a tungsten bulk layer on the basis of the tungsten nucleation layer. The tungsten bulk layer may be formed using a reaction source such as WF6 or WCl3, and more particularly, through a reduction reaction of the reaction sources.

그런데, WF6 반응 소스의 환원 반응시, 복수의 플로린기(F)가 핵 생성층 하부로 확산 및 침투되어, 누설 전류(leakage current)를 유발할 수 있다. However, during the reduction reaction of the WF6 reaction source, a plurality of Florine groups (F) may diffuse and penetrate into the nucleation layer and cause leakage current.

본 발명은 텅스텐막 형성시 누설 전류를 줄일 수 있는 반도체 소자의 제조방법을 제공하는 것이다.The present invention provides a method of manufacturing a semiconductor device capable of reducing a leakage current when forming a tungsten film.

본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 다음과 같다. 먼저, 베리어 박막을 상부를 소크 처리한다. 이어서, 상기 소크 처리된 베리어 박막 표면을 수소 플라즈마 처리한다. 상기 수소 플라즈마 처리된 베리어 박막 상부에 핵 생성층을 형성하고, 상기 핵 생성층 상부에 벌크 텅스텐층을 형성한다. A method of manufacturing a semiconductor device according to an embodiment of the present invention is as follows. First, the upper part of the barrier thin film is soaked. Subsequently, the surface of the soaked barrier thin film is subjected to hydrogen plasma treatment. A nucleation layer is formed on the hydrogen plasma treated barrier thin film, and a bulk tungsten layer is formed on the nucleation layer.

상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계는 적어도 1회 반복 실시할 수 있다. The soak treatment step and the hydrogen plasma treatment step may be repeated at least once.

상기 핵 생성층을 형성하는 단계와 상기 텅스텐 벌크층을 형성하는 단계 사이에 수소를 공급하는 플러싱 단계를 추가로 포함할 수 있다. And a flushing step of supplying hydrogen between the step of forming the nucleation layer and the step of forming the tungsten bulk layer.

본 발명에 따르면, 소크 처리 후, 수소 플라즈마 처리를 연속 실시함에 따라, 텅스텐막 형성시 플로린기 확산으로 인한 누설 전류를 방지할 수 있다. According to the present invention, by continuously performing the hydrogen plasma treatment after the soaking treatment, leakage current due to florer diffusion can be prevented at the time of formation of the tungsten film.

도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법, 특히, 반도체 소자의 텅스텐막 형성방법을 설명하기 위한 플로우 챠트이다.
도 6은 본 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다. FIGS. 1 to 4 are cross-sectional views for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
5 is a flow chart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, particularly a method of forming a tungsten film of a semiconductor device.
6 is a timing chart for explaining a method of manufacturing a semiconductor device according to the present embodiment.
7 is a timing chart for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.

도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이고, 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법, 특히, 반도체 소자의 텅스텐막 형성방법을 설명하기 위한 플로우 챠트이다. 또한, 도 6은 본 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다. 아울러, 본 실시예에서는 텅스텐 물질로 구성되는 트렌치 게이트를 형성하는 방법을 예를 들어 설명하도록 한다. FIG. 5 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 5 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a flow chart for explaining a tungsten film forming method of FIG. 6 is a timing chart for explaining a method of manufacturing a semiconductor device according to the present embodiment. In addition, in this embodiment, a method of forming a trench gate composed of a tungsten material will be described as an example.

도 1, 도 5 및 도 6을 참조하면, 반도체 기판(100)의 소정 부분을 식각하여, 트렌치를 형성한다. 트렌치 표면 및 반도체 기판 표면(100)을 산화하여, 게이트 절연막(105)을 형성한다. 게이트 절연막(105) 표면을 따라, 베리어 박막(110)을 형성한다. 베리어 박막(110)은 예를 들어, TiN과 같은 전이 금속 질화막이 이용될 수 있다. 베리어 박막(110)은 CVD(chemical vapor deposition) 챔버 또는 ALD(atomic layer deposition) 챔버에서 형성될 수 있다. 반도체 기판(100)과 베리어 박막(110) 사이에 복수의 회로층이 개재될 수 있다.1, 5, and 6, a predetermined portion of the semiconductor substrate 100 is etched to form a trench. The trench surface and the semiconductor substrate surface 100 are oxidized to form the gate insulating film 105. [ A barrier thin film 110 is formed along the surface of the gate insulating film 105. As the barrier thin film 110, for example, a transition metal nitride film such as TiN may be used. The barrier thin film 110 may be formed in a CVD (chemical vapor deposition) chamber or an ALD (atomic layer deposition) chamber. A plurality of circuit layers may be interposed between the semiconductor substrate 100 and the barrier thin film 110.

다음, 베리어 박막(110) 표면을 소크 처리한다(S1). 상기 소크(soak) 처리는 SiH4 가스 또는 B2H6 가스를 분사하는 공정일 수 있다. 상기 SiH4 또는 B2H6 가스는 환원적 성향을 가진 가스로서, 베리어 박막(110)의 표면의 잔류물을 제거함과 더불어, 이후 형성될 텅스텐 성분의 확산을 방지하는 1차적 장벽 역할을 수행할 수 있다. Next, the surface of the barrier thin film 110 is soaked (S1). The soak treatment may be a process of spraying SiH4 gas or B2H6 gas. The SiH4 or B2H6 gas has a reducing tendency and may serve as a primary barrier to prevent the diffusion of the tungsten component to be formed subsequently, in addition to removing the residue on the surface of the barrier thin film 110. [

도 2, 도 5 및 도 6을 참조하면, 소크 처리가 진행된 베리어 박막(110) 표면을 수소 플라즈마 처리한다(S2). 수소 플라즈마 처리는 PECVD 챔버내에서 진행될 수 있으며, 소크 처리된 베리어 박막(110) 표면에 잉여의 수소기(H+)를 치밀하게 그리고 고르게 분포시킬 수 있다. 이때, 상기 소크 처리(S1) 및 상기 수소 플라즈마 처리(S2)는 이후 형성될 핵 생성층 및 텅스텐 벌크층의 두께를 고려하여 복수 회 진행될 수 있다. Referring to FIGS. 2, 5 and 6, the surface of the barrier thin film 110 subjected to the soaking treatment is subjected to hydrogen plasma treatment (S2). The hydrogen plasma treatment can be carried out in the PECVD chamber and the surplus hydrogen group (H +) can be densely and evenly distributed on the surface of the soaked barrier thin film 110. At this time, the soaking treatment (S1) and the hydrogen plasma treatment (S2) may be carried out plural times in consideration of the thickness of the nucleation layer and the tungsten bulk layer to be formed subsequently.

도 3, 도 5 및 도 6을 참조하면, 수소 플라즈마 처리된 베리어 박막(110) 표면을 따라 핵 형성층(115)을 형성한다(S3). 핵 형성층(115)은 텅스텐 반응 소스 및 환원제를 공급하여 형성될 수 있다. 상기 텅스텐 반응 소스로는 예컨대, WF6, WCl5 또는 WCl6 소스가 이용될 수 있고, 환원제로는 SiH4 또는 B2H6가 이용될 수 있다. 상기 핵 생성층(115)은 예컨대, ALD(atomic layer deposition) 방식으로 형성될 수 있다. 알려진 바와 같이, 상기 ALD 방식에 따른 핵 생성층(115)은 상기 베리어 박막(110 상부에 텅스텐 반응 소스를 공급하는 단계, 미반응된 텅스텐 반응 소스 성분을 제거하기 위한 제 1 퍼지 단계, 상기 베리어 박막 상부에 환원제 물질을 공급하는 단계, 및 미반응된 환원제 물질을 제거하기 위한 제 2 퍼지 단계를 1 사이클로서 포함할 수 있다. 또한, 이후 형성될 텅스텐 벌크층의 두께를 고려하여 상기 사이클을 적어도 1회 반복 진행하여, 원하는 두께의 핵 생성층(115)을 형성할 수 있다. Referring to FIGS. 3, 5 and 6, a nucleation layer 115 is formed along the surface of the barrier thin film 110 treated with hydrogen plasma (S3). The nucleation layer 115 may be formed by supplying a tungsten reaction source and a reducing agent. As the tungsten reaction source, for example, a WF6, WCl5 or WCl6 source may be used, and as the reducing agent, SiH4 or B2H6 may be used. The nucleation layer 115 may be formed by, for example, ALD (atomic layer deposition). As is known, the nucleation layer 115 according to the ALD method is formed by supplying a tungsten reaction source on the barrier thin film 110, a first purge step for removing an unreacted tungsten reaction source component, And a second purge step for removing the unreacted reducing agent material may be included as one cycle. Further, considering the thickness of the tungsten bulk layer to be formed later, The nucleation layer 115 having a desired thickness can be formed.

상기 핵 생성층(115)은 상기 텅스텐 반응 소스와 상기 환원제간의 환원 반응에 의해 형성된다. 상기 핵 생성층(115)을 형성하기 위한 공정시, 대부분의 플로린 성분(경우에 따라 클로린 성분)이 환원제의 수소 성분과 반응되어 제거되지만, 일부 반응되지 않는 플로린 성분(F)이 베리어 박막(110) 상부에 잔류할 수 있다. 이와 같은 잔류 플로린 성분(F)은 상기 수소 플라즈마 처리시 제공된 잉여의 수소기(H+)와 결합되어, HF 형태로 추가 휘발된다. 이에 따라, 잔류하는 플로린 성분(F)들이 베리어 박막(110) 내부로 확산되는 것을 방지할 수 있다. The nucleation layer 115 is formed by a reduction reaction between the tungsten reaction source and the reducing agent. In the process for forming the nucleation layer 115, most of the fluorine component (chlorine component in some cases) is reacted with the hydrogen component of the reducing agent to be removed, but a part of the unreacted fluorine component F is removed from the barrier thin film 110 ). ≪ / RTI > The residual florine component (F) is combined with the surplus hydrogen group (H +) provided in the hydrogen plasma treatment, and is further volatilized in the HF form. Accordingly, it is possible to prevent the remaining flourine components (F) from diffusing into the barrier thin film 110.

다음, 도 4 내지 도 6을 참조하여 설명하면, 상기 핵 생성층(115)을 기초로 하여, 핵 생성층(115) 상부에 텅스텐 벌크층(120)을 형성한다(S4). 텅스텐 벌크층(120)은 예를 들어, CVD(Chemical Vapor Deposition) 방식으로 형성될 수 있다. 보다 구체적으로, 텅스텐 벌크층(120)은 CVD 챔버내에 텅스텐 반응 소스 및 수소 가스(H2)를 소정 시간 동안 공급하여, 형성될 수 있다. 상기 텅스텐 반응 소스로는 WF6, WCl5 또는 WCl6가 이용될 수 있다. 이때, 텅스텐 반응 소스를 구성하는 플로린 성분(F, 경우에 따라 클로린 성분)의 대부분은 텅스텐 벌크층(120)을 형성할 때 공급되는 수소 가스(H2)와 반응하여 제거되지만, 일부 반응되지 않는 플로린 성분(F)이 상기 핵 생성층(115) 상에 발생될 수 있다. 하지만, 상기 미반응 플로린 성분(F)은 상기 베리어 박막(110) 상에 존재하는 수소 플라즈마 처리에 의한 잉여 수소기에 의해 추가 반응되어, 베리어 박막(110) 하부로 플로린 성분(F)이 확산됨을 방지할 수 있다. Next, referring to FIGS. 4 to 6, a tungsten bulk layer 120 is formed on the nucleation layer 115 based on the nucleation layer 115 (S4). The tungsten bulk layer 120 may be formed by, for example, a CVD (Chemical Vapor Deposition) method. More specifically, the tungsten bulk layer 120 may be formed by supplying a tungsten reaction source and hydrogen gas (H2) in the CVD chamber for a predetermined time. As the tungsten reaction source, WF6, WCl5 or WCl6 may be used. At this time, most of the flourine component (F, in some cases, the chlorine component) constituting the tungsten reaction source is removed by reacting with the hydrogen gas (H2) supplied when forming the tungsten bulk layer 120, Component (F) may be generated on the nucleation layer (115). However, the unreacted fluorine component (F) is further reacted by the surplus hydrogen group by the hydrogen plasma treatment existing on the barrier thin film (110) to prevent diffusion of the fluorine component (F) can do.

그 후, 상기 텅스텐 벌크층(120), 핵 생성층(115) 및 상기 베리어 박막(110)을 평탄화하여, 트렌치 타입의 게이트를 형성한다. 이어서, 게이트 양측의 반도체 기판(100)에 불순물을 주입하여, 소스 및 드레인 영역(130a,130b)을 형성할 수 있다. 본 실시예에서는 텅스텐 벌크층으로 트렌치 게이트를 형성하는 예에 대해 설명하였지만, 여기에 한정되지 않고, 금속 배선 및 비어 콘택 등에 모두 적용될 수 있음은 당업자에게 자명하다. Then, the tungsten bulk layer 120, the nucleation layer 115, and the barrier thin film 110 are planarized to form a trench-type gate. Subsequently, impurities may be implanted into the semiconductor substrate 100 on both sides of the gate to form the source and drain regions 130a and 130b. In the present embodiment, an example of forming the trench gate with the tungsten bulk layer has been described. However, it is apparent to those skilled in the art that the present invention is not limited thereto and can be applied to both metal wiring and via contact.

상술한 바와 같이, 본 실시예에 따르면, 베리어 박막(110)의 소크 처리 후, 수소 플라즈마 공정을 실시하므로써, 베리어 박막(110) 표면에 플로린 성분을 블록킹하기 위한 잉여의 수소기(H+)를 고르게 분포시킨다. 이에 따라, 후속의 텅스텐 핵 생성층(115) 및 텅스텐 벌크층(120) 형성시, 잔류 플로린 성분(F)이 베리어 박막(110) 하부로 확산됨을 차단할 수 있다. 이에 따라, 텅스텐막의 누설 전류원을 원천적으로 제거할 수 있다. As described above, according to the present embodiment, after the soak treatment of the barrier thin film 110, the hydrogen plasma process is performed so that the surplus hydrogen group (H +) for blocking the florine component on the surface of the barrier thin film 110 is uniformly . Accordingly, when the subsequent tungsten nucleation layer 115 and the tungsten bulk layer 120 are formed, the residual flourine component F can be prevented from diffusing to the lower portion of the barrier thin film 110. As a result, the leakage current source of the tungsten film can be originally removed.

한편, 도 6을 참조하면, 상기 소크 처리 단계(S1)과 상기 수소 플라즈마 처리 단계(S2) 사이에, Ar 가스 또는 N2 가스를 이용한 퍼지 단계를 추가로 실시할 수 있다. 이에 따라, 소크 처리 단계시 발생될 수 있는 챔버내의 잔류 불순물을 효과적으로 배출시킬 수 있다. 경우에 따라, 소크 처리 단계, 퍼지 단계 및 수소 플라즈마 단계는 핵 생성층(115) 및 텅스텐 벌크층(120)의 두께를 고려하여 복수 번 반복 진행할 수 있다. Referring to FIG. 6, a purging step using Ar gas or N 2 gas may be further performed between the soak processing step (S1) and the hydrogen plasma processing step (S2). Thus, residual impurities in the chamber, which may be generated in the soaking process, can be effectively discharged. In some cases, the soak treatment step, the purge step, and the hydrogen plasma step may be repeated a plurality of times in consideration of the thicknesses of the nucleation layer 115 and the tungsten bulk layer 120.

또한, 도 7에 도시된 바와 같이, 상기 핵 생성층(115)을 형성하는 단계(S3)와, 상기 텅스텐 벌크층(120)을 형성하는 단계(S4) 사이에, 플러싱(fluxing) 단계를 추가할 수 있다. 상기 플러싱 단계는 B2H6와 같은 수소 포함 가스를 공급하는 단계 및 퍼지 단계를 포함할 수 있다. 상기 플러싱 단계에 의해, 핵 생성층(115) 형성시 미반응된 플로인 성분(F)을 추가적으로 제거할 수 있고, 상기 핵 생성층(115)의 그레인(grain) 사이즈를 확대하여, 핵 생성층(115)의 비저항을 감소시킬 수 있다. 7, a fluxing step may be added between the step (S3) of forming the nucleation layer 115 and the step (S4) of forming the tungsten bulk layer 120, as shown in FIG. 7 can do. The flushing step may include supplying a hydrogen containing gas such as B2H6 and purge. By the flushing step, unreacted fluorine component (F) can be additionally removed at the time of forming the nucleation layer 115 and the grain size of the nucleation layer 115 can be enlarged, It is possible to reduce the resistivity of the gate electrode 115.

이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 소크 처리 후, 수소 플라즈마 처리를 연속 실시함에 따라, 텅스텐막 형성시 플로린기 확산으로 인한 누설 전류를 방지할 수 있다. As described in detail above, according to the present invention, by continuously performing the hydrogen plasma treatment after the soaking treatment, leakage current due to florer diffusion can be prevented at the time of formation of the tungsten film.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but variations and modifications may be made without departing from the scope of the present invention. Do.

100 : 반도체 기판 110 : 베리어 박막
115 : 핵 생성층 120 : 텅스텐 벌크층100: semiconductor substrate 110: barrier thin film
115: Nucleation layer 120: Tungsten bulk layer

Claims (10)

베리어 박막을 상부를 소크 처리하는 단계;
상기 소크 처리된 베리어 박막 표면을 수소 플라즈마 처리하는 단계;
상기 수소 플라즈마 처리된 베리어 박막 상부에 핵 생성층을 형성하는 단계; 및
상기 핵 생성층 상부에 벌크 텅스텐층을 형성하는 단계를 포함하는 반도체 소자의 제조방법. Soaking the upper portion of the barrier thin film;
Hydrogen plasma treatment of the soaked barrier thin film surface;
Forming a nucleation layer on top of the hydrogen plasma treated barrier thin film; And
And forming a bulk tungsten layer over the nucleation layer. 제 1 항에 있어서,
상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계는 적어도 1회 반복 실시하는 반도체 소자의 제조방법. The method according to claim 1,
Wherein the soak treatment step and the hydrogen plasma treatment step are repeated at least once. 제 1 항에 있어서,
상기 소크 처리 단계는 상기 베리어 박막상에 SiH6 또는 B2H6 물질을 공급하는 단계를 포함하는 반도체 소자의 제조방법. The method according to claim 1,
Wherein the soak treatment step comprises supplying SiH6 or B2H6 material onto the barrier thin film. 제 1 항에 있어서,
상기 핵 생성층을 형성하는 단계는,
상기 베리어 박막 상부에 텅스텐 반응 소스 및 환원제를 이용하여 형성하는 반도체 소자의 제조방법. The method according to claim 1,
Wherein forming the nucleation layer comprises:
Wherein the barrier thin film is formed using a tungsten reaction source and a reducing agent on the barrier thin film. 제 4 항에 있어서,
상기 핵 생성층을 형성하는 단계는,
상기 베리어 박막 상부에 텅스텐 반응 소스를 공급하는 단계;
미반응된 텅스텐 반응 소스 성분을 제거하기 위한 제 1 퍼지 단계;
상기 베리어 박막 상부에 환원제 물질을 공급하는 단계; 및
미반응된 환원제 물질을 제거하기 위한 제 2 퍼지 단계를 포함하며,
상기 텅스텐 반응 소스를 공급하는 단계, 상기 제 1 퍼지 단계, 상기 환원제 물질을 공급하는 단계, 및 상기 제 2 퍼지 단계를 적어도 1회 반복 실시하는 반도체 소자의 제조방법. 5. The method of claim 4,
Wherein forming the nucleation layer comprises:
Supplying a tungsten reaction source to the upper portion of the barrier thin film;
A first purge step to remove unreacted tungsten reaction source components;
Supplying a reducing agent material to the upper portion of the barrier thin film; And
And a second purge step to remove unreacted reducing agent material,
Supplying the tungsten reaction source, performing the first purge step, supplying the reducing agent material, and the second purge step at least once. 제 4 항에 있어서,
상기 텅스텐 반응 소스는 WF6, WCl5 또는 WCl6 물질 중 선택되는 하나가 이용되고,
상기 환원제는 SiH4 또는 B2H6 물질 중 선택되는 하나가 이용되는 반도체 소자의 제조방법. 5. The method of claim 4,
The tungsten reaction source may be one selected from WF6, WCl5, or WCl6 materials,
Wherein the reducing agent is selected from the group consisting of SiH4 and B2H6 materials. 제 1 항에 있어서,
상기 핵 생성층을 형성하는 단계와 상기 텅스텐 벌크층을 형성하는 단계 사이에 수소 또는 수소 함유 가스를 공급하는 플러싱 단계를 추가로 포함하는 반도체 소자의 제조방법. The method according to claim 1,
And a flushing step of supplying hydrogen or a hydrogen-containing gas between the step of forming the nucleation layer and the step of forming the tungsten bulk layer. 제 7 항에 있어서,
상기 플러싱 단계는,
상기 핵 생성층 상부에 B2H6 물질을 공급하는 단계; 및
퍼지하는 단계를 포함하는 반도체 소자의 제조방법. 8. The method of claim 7,
Wherein the flushing step comprises:
Providing a B2H6 material over the nucleation layer; And
And purging the semiconductor substrate. 제 1 항에 있어서,
상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계 사이에, 퍼지 단계를 더 포함하는 반도체 소자의 제조방법. The method according to claim 1,
Further comprising a purge step between the soak treatment step and the hydrogen plasma treatment step. 제 9 항에 있어서,
상기 소크 처리 단계, 상기 퍼지 단계, 및 상기 수소 플라즈마 처리 단계를 복수 회 반복 실시하는 반도체 소자의 제조방법.10. The method of claim 9,
Wherein the soak processing step, the purge step, and the hydrogen plasma processing step are repeated a plurality of times.
KR1020160010155A 2016-01-27 2016-01-27 Method of Manufacturing Semiconductor Device KR102168443B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160010155A KR102168443B1 (en) 2016-01-27 2016-01-27 Method of Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010155A KR102168443B1 (en) 2016-01-27 2016-01-27 Method of Manufacturing Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20170089658A true KR20170089658A (en) 2017-08-04
KR102168443B1 KR102168443B1 (en) 2020-10-21

Family

ID=59654237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010155A KR102168443B1 (en) 2016-01-27 2016-01-27 Method of Manufacturing Semiconductor Device

Country Status (1)

Country Link
KR (1) KR102168443B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048267A (en) * 2000-12-18 2002-06-22 박종섭 Method of forming a metal wiring in a semiconductor device
KR20060079144A (en) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 Atomic layer deposition of barrier materials
KR20060102712A (en) * 2005-03-24 2006-09-28 주식회사 하이닉스반도체 Method for fabricating metal plug of semiconductor device
US20060292864A1 (en) * 2002-01-26 2006-12-28 Yang Michael X Plasma-enhanced cyclic layer deposition process for barrier layers
KR20080110897A (en) * 2006-04-11 2008-12-19 어플라이드 머티어리얼스, 인코포레이티드 Process for forming cobalt-containing materials
KR20140089646A (en) * 2013-01-03 2014-07-16 주식회사 원익아이피에스 Metal Layer Fabrication Method for Semiconductor Device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048267A (en) * 2000-12-18 2002-06-22 박종섭 Method of forming a metal wiring in a semiconductor device
US20060292864A1 (en) * 2002-01-26 2006-12-28 Yang Michael X Plasma-enhanced cyclic layer deposition process for barrier layers
KR20060079144A (en) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 Atomic layer deposition of barrier materials
KR20060102712A (en) * 2005-03-24 2006-09-28 주식회사 하이닉스반도체 Method for fabricating metal plug of semiconductor device
KR20080110897A (en) * 2006-04-11 2008-12-19 어플라이드 머티어리얼스, 인코포레이티드 Process for forming cobalt-containing materials
KR20140089646A (en) * 2013-01-03 2014-07-16 주식회사 원익아이피에스 Metal Layer Fabrication Method for Semiconductor Device

Also Published As

Publication number Publication date
KR102168443B1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
JP7372247B2 (en) Deposition method
US10910262B2 (en) Method of selectively depositing a capping layer structure on a semiconductor device structure
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US7858510B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US8268722B2 (en) Interfacial capping layers for interconnects
US7390743B2 (en) Methods for forming a structured tungsten layer and forming a semiconductor device using the same
US7799671B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
TWI612618B (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US20140187038A1 (en) High temperature tungsten metallization process
KR20220082023A (en) Molybdenum filling
TWI784036B (en) Layer forming method
US7745937B2 (en) Semiconductor device and method of manufacturing the same
KR20220160624A (en) Feature filling by nucleation inhibition
US11069568B2 (en) Ultra-thin diffusion barriers
US7279416B2 (en) Methods of forming a conductive structure in an integrated circuit device
KR102168443B1 (en) Method of Manufacturing Semiconductor Device
JP2008305921A (en) Semiconductor device and manufacturing method therefor
KR100875073B1 (en) Metal wiring formation method of semiconductor device
KR20200013349A (en) Methods of depositing tungsten
KR100623612B1 (en) Method for fabricating metal line of semiconductor device
TWI839906B (en) Layer forming method
CN114664729A (en) Method for forming contact plug of semiconductor integrated circuit device
CN117878054A (en) Tungsten film deposition method
KR20210060095A (en) Method of Forming Contact Plug in Semiconductor Integrated Circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant