KR20170085469A

KR20170085469A - 데이터 라인 검출을 통한 전력 및 분류 방식

Info

Publication number: KR20170085469A
Application number: KR1020170088363A
Authority: KR
Inventors: 제프리 히스; 데이비드 드웰리
Original assignee: 리니어 테크놀러지 코포레이션
Priority date: 2014-11-24
Filing date: 2017-07-12
Publication date: 2017-07-24
Also published as: JP6322263B2; JP2017069972A; KR102101062B1

Abstract

PoDL 시스템은 와이어 쌍을 통해 PD에 연결되는 PSE를 포함하는데, 이 경우 차동 데이터 및 DC 전력은 동일한 와이어 쌍을 통해 전송된다. 통상적으로, 낮은 전압/전류 검출 및 분류 루틴은, PD가 자신의 PoDL 요건을 PSE로 전달하는 것을 허용하기 위해, 시스템의 전력 인가시마다 요구된다. 이러한 기동 루틴을 간략히 하거나 제거하는 또는 PoDL 시스템에 대한 증가된 유연성을 가능하게 하는 다양한 기술이 설명된다. 이러한 기술은: 특정한 PD 동작 전압을 명시하는 방식; 이러한 루틴 동안 PD의 UVLO 회로를 불능으로 하는 방식; 2개의 루틴에 대해 반대 극성의 전압을사용하는 것; PoDL 정보를 전달하기 위해 전압 제한기 또는 서지 보호기를 사용하는 것; 루프 저항을 검출하는 것; 루틴의 이전의 결과를 저장하기 위해 PSE 메모리를 사용하는 것; PD 부하가 대체 전원에 의해 전력을 인가받는 동안 와이어 쌍을 사용하여 PD 통신 회로에 전력을 인가하는 것을 포함한다.

Description

데이터 라인 검출을 통한 전력 및 분류 방식{POWER OVER DATA LINES DETECTION AND CLASSIFICATION SCHEME}

관련 출원에 대한 교차 참조

본 출원은, 참조에 의해 본원에 통합되는, Jeffrey Heath 등에 의해 2013년 11월 26일자로 출원된 미국 특허 가출원 제61/909,232호에 기초하며 상기 가출원으로부터의 우선권을 주장한다.

발명의 분야

본 발명은 데이터 라인을 통한 전력(Power Over Data Lines; PoDL) 시스템에 관한 것으로, 이 경우, 전력 공급 기기(Power Sourcing Equipment; PSE)로부터의 전력은, 통상적으로 이더넷 신호인 데이터 신호를 도통시키기 위해 또한 사용되는 단일 와이어 쌍을 통해 수전(受電) 디바이스(Powered Device; PD)로 전송되고, 전체(full) PoDL 전압이 와이어 쌍에 인가되기 이전에 핸드쉐이킹 루틴이 수행된다.

배경

데이터 라인을 통해 전력 원격 기기(power remote equipment)로 전력을 전송하는 것이 알려져 있다. 이더넷을 통한 전력(Power Over Ethernet; PoE)은 이러한 시스템의 한 예이다. PoE에서, 이더넷 스위치로부터 이더넷에 연결된 기기(예를 들면, VoIP 전화기, WLAN 송신기, 보안 카메라 등)로 제한된 전력이 전송된다. 스위치로부터의 DC 전력은, 표준 CAT-5 케이블의 2개의 연선(twisted wire pair)을 통해 전송된다. DC 공통 모드 전압이 데이터에 영향을 주지 않기 때문에, 와이어 쌍 중 하나 또는 둘 모두는 차동 데이터 신호를 또한 전송한다. 이 방식에서, 수전 디바이스(PD)에 대한 임의의 외부 전원(power source)을 제공할 필요성이 제거될 수 있다. PoE에 대한 표준은 참조에 의해 본원에 통합되는 IEEE 802.3에서 시작되었다. PoE에서, 전력 공급 기기(PSE)는, 와이어 쌍을 따른 미지의 전압 강하에도 불구하고, PD가 적어도 37V를 수신하는 것을 보장하기에 충분한 동일한 표준화된 전압을 모든 타입의 PD로 공급한다.

데이터 라인을 통한 전력(PoDL)이 더 신규의 기술인데, 이 경우에서는, 전력은 단일의 연선을 통해 차동 데이터와 함께 전송된다. 본 개시의 날짜 현재, IEEE는 PoDL에 대한 표준을 IEEE P802.3bu로서 개발하기 위해 코멘트를 수용하고 있는 과정에 있다. PoDL은 PoE보다 더 유연하며, PoDL이 하나 더 적은 와이어 쌍을 필요로 하기 때문에, 특히 자동차에서 인기있는 기술이 될 가능성이 있다.

PoDL의 대부분의 미래의 애플리케이션은, PSE에 의해 데이터 라인으로 전체 전력/전압이 인가되기 이전에, PSE와 PD 사이에 어떤 종류의 핸드쉐이킹을 필요로 할 것이라는 것이 기대된다. 이것은, 상이한 타입의 PD가 상이한 전압 레벨, 상이한 최대 전력 레벨을 필요로 할 수도 있거나, 또는 PoDL과 호환가능하지 않을 수도 있기 때문이다. 핸드쉐이킹 동안 다른 정보가 또한 전달될 수도 있다.

이러한 핸드쉐이킹은 와이어 쌍 상에서 PSE에 의해 생성되는 저전력/전압 신호로 구성될 수도 있고, PD는 PD가 PoDL과 호환 가능하다는 것(통상적으로 검출 시그니쳐로 칭함)을 PSE에게 식별시키기 위해서뿐만 아니라, 다른 정보 중에서도, 전압 및 전력 요건(통상적으로 분류 시그니쳐로 칭함)을 식별하기 위해, 특징적 방식으로 응답할 수도 있다.

PoDL에 대한 자동차 애플리케이션에서, 예를 들면, PSE 및 PD의 타입은 자동차 제조업자에 의해 고도로 조절될 수도 있다. 이것은, 검출 및 분류 방식에 대해, 다양하고 혁신적인 그리고 커스터마이징된 기술이 사용되는 것을 허용한다.

따라서, 필요되어지는 것은, 상이한 애플리케이션에 대해 적용될 수 있는 PoDL에 대한 다양하고 가능한 검출 및 분류 방식이다.

개요

PoDL 시스템에 대한 다양한 검출 및 분류 기술이 본원에서 개시된다. 최상의 선택은 특정 애플리케이션에 의존할 것이다.

설명되는 기술의 예는:

PD가 PoDL에 대응한다는 것을 전달하는 기술.

PD로 공급될 전압 레벨을 식별하는 전압 시그니쳐를 PD로부터 PSE로 전달하는 기술.

PSE가 광범위한 전압을 상이한 타입의 PD로 공급하는 것을 허용하는 기술.

최대 전력 시그니쳐를 PD로부터 PSE로 전달하는 기술.

검출/분류 테스트 전압이 저전압 차단(Undervoltage Lockout; UVLO) 임계 전압을 초과하는 경우, PD의 UVLO 회로가 데이터 와이어 상의 유입(incoming) 전압을 PD 부하에 커플링시키는 것을 방지하는 기술.

검출 전압 극성이 분류 전압 극성에 반대로 되는 것을 허용하여 두 방식을 분리하고 다른 회로로부터의 간섭을 방지하는 기술.

PD의 클램프 회로에 의해 생성되는 클램핑된 전압(전압 임계치 위의 저임피던스)에 기초하여 PD의 검출 또는 분류 시그니쳐를 생성하는 기술, 이 경우 클램프 회로는 ESD 보호 회로로서 겸용될 수도 있다.

PD의 서지 스토퍼의 임계 전압(전압 임계치 위의 고임피던스)에 기초하여 PD의 검출 또는 분류 시그니쳐를 생성하는 기술, 이 경우 서지 스토퍼는 ESD 보호 회로로서 겸용될 수도 있다.

PSE가 자신의 출력 전압을 조정하여 조절 전압(regulated voltage)을 PD로 전달할 수 있도록, PSE와 PD 사이의 루프 저항을 자동적으로 식별하는 기술.

PD가 전력을 소비하고 있지 않은 경우에도, PD가 여전히 PSE에 커플링되어 있는지의 여부를 검출하는, 또는 PD가 분리되어 교체되었는지의 여부를 검출하는 기술.

전력이 인가될 때마다 핸드쉐이킹이 수행될 필요가 없도록, PSE에서 검출 및 분류 정보를 메모리에 저장하는 기술.

대체 전원(alternate power source)이 불능으로 되는 동안 PD가 통신하는 것을 가능하게 하기 위해, 데이터 와이어를 통해 PD의 프론트 엔드("물리층")로 PSE가 전력을 공급하는 것을 또한 허용하면서, 메인 PD 부하가 PD측의 대체 전원에 의해 전력을 공급받는 것을 허용하는 기술.

다양한 다른 실시형태가 설명된다.

용어 PSE 및 PD는, 전력을 공급하는 기기 및 전력을 받아들이는 기기를 식별하기 위해 본 개시 전체에 걸쳐 사용되며, 이러한 기기/디바이스는, 그렇지 않다고 명시되지 않는 한, 이더넷 기기/디바이스로 한정되지 않는다.

도 1은 단일의 와이어 쌍을 통한 이더넷 통신 및 전력 전송을 가능하게 하는 PoDL 시스템을 예시하는데, 이 경우, PSE는, PD의 검출된 전압 요건에 따라, 다양한 전압을 PD에 공급할 수 있다.
도 2a는, 핸드쉐이킹 전압이 UVLO 임계치를 초과하는 경우, 핸드쉐이킹을 수행하기에 충분한 시간 동안 PD의 UVLO 회로를 불능으로 만드는 것을 예시한다.
도 2b는 도 2a의 동작을 설명하는 흐름도이다.
도 3a는 검출 및 분류 회로를 효율적으로 분리하기 위해 반대 전압 극성을 사용하여 검출 및 분류 방식을 수행하는 것을 예시한다.
도 3b는 도 3a의 동작을 설명하는 흐름도이다.
도 4a는, PD에 관한 PoDL 정보가 PD의 제너 다이오드 또는 다른 클램프 회로의 클램프 전압 크기에 의해 전달되는 회로를 예시한다.
도 4b는 도 4a의 클램프 회로에 의해 생성되는 전압 강하를 예시한다.
도 4c는 클램프 회로를 사용하여 PoDL 정보를 검출할 때의 도 4a의 동작을 설명하는 흐름도이다.
도 4d는, 예컨대 PSE의 출력 전압을 조정하기 위한, PSE와 PD 사이의 루프 저항을 결정하기 위해 도 4a의 클램프 회로를 사용할 때의 도 4a의 동작을 설명하는 흐름도이다.
도 5a는, PD에 관한 PoDL 정보를 전달하기 위해서뿐만 아니라 전압 서지로부터 PD를 보호하기 위해서, PD에서 서지 스토퍼를 사용하는 것을 예시한다. 도 5a는 또한, 서지 스토퍼가 트리거된 이후 다른 PoDL 정보를 전달하기 위한 저항기를 도시한다.
도 5b는 도 5a의 동작을 설명하는 흐름도이다.
도 5c는, 입력 전압이 임계 레벨에 도달할 때 도 5a의 서지 스토퍼가 어떻게 고임피던스가 되는지를 예시한다.
도 6a는, PD에 관한 검출/분류 정보가, PSE 측 상의 메모리에 어떻게 저장될 수도 있는지를 그리고 기동 시간을 감소시키기 위해 전체 핸드쉐이킹 루틴에 대한 필요성을 제거하기 위해 전력 인가시 PSE에 의해 어떻게 액세스될 수도 있는지를 예시한다. 도 6a는 또한, PD가 PSE에 여전히 연결되는지의 여부를 전달하는, PD의 "유지 전력 시그니쳐(maintain power signature)" 저항기를 예시한다.
도 6b는, "유지 전력 시그니쳐" 저항기에 관련이 있는 도 6a의 동작을 설명하는 흐름도이다.
도 6c는, 검출/분류 정보를 메모리에 저장하는 것에 관련이 있는 도 6a의 동작을 설명하는 흐름도이다.
도 7a는, 대체 전원이 불능으로 되는 경우, PD가 여전히 통신하는 것을 가능하게 하기 위해 PD의 프론트 엔드에 대한 전력이 PSE에 의해 공급되는 동안, 메인 PD 부하로 전력을 공급하는 PD 측의 대체 전원의 사용을 예시한다.
도 7b는 도 7a의 동작을 설명하는 흐름도이다.
동일한 또는 등가의 엘리먼트는 동일한 도면부호로 라벨링된다.

상세한 설명

도시되는 다양한 회로는, 예컨대 단일의 연선이 이더넷 데이터뿐만 아니라 검출/분류 정보와 전력을 전달하는 경우의, PoDL 시스템의 적절한 양태를 나타낸다. 차동 데이터 경로에 관련이 있는 PoDL 시스템의 부분은 본 발명과는 무관하며 종래기술일 수도 있다. 따라서, 데이터 경로는 설명되지 않는다.

미래의 PoDL 시스템에서는, 표준화된 PoE 시스템과는 달리, 상이한 PD가 상이한 입력 전압 요건을 가질 수도 있다. 예를 들면, 한 타입의 PD는 와이어 쌍을 통한 조절된 5V 입력을 필요로 하여, PD 전압 레귤레이터에 대한 필요성을 제거할 수도 있지만, 다른 PD는 적어도 24V를 필요로 하고 PD 부하에 전력을 인가하기 위한 전압 레귤레이터를 포함할 수도 있다. 따라서, 와이어 쌍을 통해 PSE에 연결될 수도 있는 다양한 타입의 PD를 PSE가 지원할 수 있어야 하면, PSE는 PD의 "전압 분류"를 알아야만 하고 필요한 전압을 와이어 쌍을 통해 공급하도록 가변 전압을 생성할 수 있어야만 한다.

PSE가 몇몇 타입의 PD로 5V만큼 낮은 전압을 공급할 수 있어야만 하고 또한 다른 타입의 PD로 훨씬 더 높은 전압을 공급할 수 있어야만 하고, 또한, 연결되는 PD의 타입이 최초 PSE가 모른다고 가정하면, PD에 대한 손상이 없을 것이라는 것을 보장하기 위해서는 검출/분류 테스트는 낮은 전압을 사용해야만 한다.

도 1은 본 발명의 일 실시형태에 따른 PoDL 시스템에서의 적절한 기능 유닛을 예시한다. PSE(10) 및 PD(12)는 임의의 길이의 단일의 데이터 와이어 쌍(14)을 통해 커플링되어 도시된다. 와이어 쌍(14)은 커패시터(16)에 의해 필터링되는 이더넷 차동 데이터 신호를 도통시킬 수도 있는데, 이 경우 와이어 쌍(14)은 또한, 변압기(22 및 24)에 의해 각각의 차동 데이터 프로세싱 회로(18 및 20)와는 DC 분리된다. 회로의 이더넷 데이터 부분은 종래기술일 수도 있으며 본 발명과는 관련이 없다. PSE(10)에 의해 PD(12)로 공급되는 임의의 DC 전력은, 커패시터(16) 및 변압기(22 및 24)의 작용(action)에 의해 차동 데이터 프로세싱 회로(18 및 20)로부터 차단된다.

PSE 컨트롤러(26)는 와이어 쌍(14) 상에서 AC 및 DC 신호 둘 다를 수신하고 AC 및 DC 신호 둘 다를 와이어 쌍(14)을 통해 PD 컨트롤러(28)로 전송할 수 있다. PSE 컨트롤러(26)는, 프로세서 또는 펌웨어 중 어느 하나의 제어 하에서 다양한 루틴을 수행하는 IC일 수도 있다. PSE 컨트롤러(26)는, PD(12)가 PoDL 대응(PoDL-enabled)인지를 검출하기 위해 그리고 PD(12)의 PoDL 요건을 전달하는 추가 정보(예를 들면, 분류 시그니쳐)를 PD(12)로부터 획득하기 위해, PD 컨트롤러(28)와의 핸드쉐이킹 루틴을 수행한다. PD 컨트롤러(28)는, 프로세서 또는 펌웨어 중 어느 하나의 제어 하에서 다양한 루틴을 수행하는 IC일 수도 있다.

PSE(10)가 적절한 전압 및 전력을 최대 전력 레벨(분류 시그니쳐에서 정의됨)까지 PD(12)로 공급하도록, PD 컨트롤러(28)는 PSE 컨트롤러(26)에 의한 신호에 응답하여 핸드쉐이킹 루틴을 수행하여 자신의 필요한 PoDL 정보를 전달한다.

시스템의 전력 인가시, PSE 컨트롤러(26)는, PD(12)가 PoDL 대응인 것을 식별하는 PD(12)로부터의 시그니쳐 응답을 테스트 하기 위해 와이어 쌍(14) 상에 제한된 전류 또는 전압(예를 들면, 5V)을 제공한다. 다양한 검출 시그니쳐 기술이 사용될 수 있다. 일 실시형태에서, 25K 옴과 같은 소정 값의 저항기가 PD(12)의 와이어 쌍(14)에 걸쳐지고, 이 시그니쳐 저항 값은 결과적으로 나타나는 전압 또는 전류를 검출하는 것에 의해 PSE 컨트롤러(26)에 의해 검출된다. 다른 실시형태에서, 커패시터, 제너 다이오드, 또는 다른 회로 엘리먼트가 PD(12)의 와이어 쌍(14)에 연결되고, PD가 PoDL인지를, 결과적으로 나타나는 전압의 기울기(커패시터가 사용되는 경우) 또는 제한된 전압의 크기(제너 다이오드가 사용되는 경우)가 전달한다. 이러한 시그니쳐 신호가 검출되지 않으면, PSE 컨트롤러(26)는 핸드쉐이킹 프로세스를 계속 진행하지 않고 와이어 쌍(14)을 통해 전력을 제공하지 않는다.

검출 시그니쳐가 PSE 컨트롤러(26)에 의해 식별되면, PD(12)의 PoDL 요건에 관한 상세를 식별하기 위해, 분류 단계 동안 추가적인 낮은 전류 또는 전압 신호가 PSE 컨트롤러(26)에 의해 생성된다. 다양한 분류 기술은 도면을 참조로 추후 설명된다.

PSE(10)가 다양한 PD에 커플링될 수도 있고, 또한 상이한 PD가 PSE(10)와는 상이한 동작 전압을 요구할 수도 있기 때문에, PD(12)는 자신의 동작 전압 요건, 예컨대 5V, 12V, 44V 등을 전달해야만 한다.

분류 단계가 완료되면, PSE 컨트롤러(26)는, 자동차 애플리케이션에서 예를 들면 12V의 미조절(unregulated) 입력 전압을 수신할 수도 있는 가변 전압 컨버터(30)를 제어하고, PD(12)로부터의 분류 시그니쳐에 의해 지시되는 조절 전압(Vout_DC)을 출력한다. 그 다음, PSE 컨트롤러(26)는, 컨버터(30) 출력을 필터링 인덕터(34 및 36)를 통해 와이어 쌍(14)에 커플링하는 스위치(32)(예를 들면, MOSFET)를 제어한다. 가변 전압 컨버터(30)는, 인에이블시 상이한 전압을 출력할 수 있는 복수의 차이 전압원일 수도 있거나, 또는 컨버터(30)는, 선택된 조절 전압을 출력하도록 자신의 피드백 전압 또는 기준 전압이 변경되는 단일의 컨버터일 수 있다. 예를 들면, 출력 전압 단자와 에러 증폭기 피드백 단자 사이에 연결되는 저항 분배기 네트워크(resistor divider network)는, 스위칭 전압 컨버터로 하여금 상이한 조절 전압을 출력하게 하는 제어 신호에 의해 조정될 수도 있다. 이러한 가변 피드백 기술 및 스위칭 레귤레이터는 널리 공지되어 있다.

PD 컨트롤러(28)는, 전압이 임계 레벨, 예컨대 5V를 초과하면 와이어 쌍(14) 상의 전압만을 PD 부하(38)에 커플링하는 저전압 차단(UVLO) 회로(도 1에 도시되지 않음)를 포함한다. 이 레벨이 검출되면, PD 컨트롤러(28)는, 필터링 인덕터(42 및 44)를 통해 유입 PoDL 전압(Vin_DC)을 PD 부하(38)에 커플링하도록 스위치(40)(예를 들면, MOSFET)를 닫는다. DC 전압은 필터링 커패시터(16)에 의해 데이터 경로로부터 차단된다. PD 부하(38)는, 와이어 쌍(14) 상의 전압을 메인 PD 부하에 의해 요구되는 조절 전압으로 변환하기 위한 전압 컨버터를 포함할 수도 있거나 또는 포함하지 않을 수도 있다.

PD(12)의 프론트 엔드는, 정확한 극성 전압이 PD(12)에 제공되는 것을 보장하기 위해 다이오드 브리지를 포함할 수도 있다.

상기 설명된 시스템에 의한 하나의 이슈는, PD 부하(38)가 PSE(10)로부터 5V의 동작 전압을 요구할 수도 있지만, 검출 및 분류 방식은 5V를 초과하는 전압을 사용할 수도 있다는 것이다. PSE(10)는, 와이어 쌍(14)을 따른 전압 강하가 검출/분류 시그니쳐 신호를 PSE(10)에 의한 검출을 위한 임계 레벨 미만으로, 충분히 높은 검출 및 분류 신호를 생성해야만 한다. 그러나, 검출 또는 분류 단계 동안 PD의 UVLO 회로가 트리거하기를 원하지는 않는다.

도 2a는 검출 및/또는 분류 단계 동안 PD의 UVLO를 불능으로 하기 위해 사용될 수도 있는 타이머 회로를 예시한다. 도 2b는 도 2a의 회로에 의해 수행되는 단계를 도시하는 흐름도이다. 하기의 설명에서, PSE(10)에 의해 제공되는 검출 신호는 항상 임의의 UVLO 임계 전압 미만이지만, 분류 신호는 UVLO 임계 전압 위에 있을 수도 있다는 것이 가정된다. 그러나, 동일한 회로는 검출 단계 동안 UVLO 회로를 불능으로 하기 위해 사용될 수도 있다. UVLO 회로, PD 분류 회로, 및 타이머는 PD 컨트롤러(28) IC 안에 있을 수도 있다.

PoDL 전압이 PD 부하(38)에 인가되도록 스위치(40)가 닫혀야 하는 때를 결정하기 위해, UVLO 회로는, 비교기(50)를 사용하여, 와이어 쌍(14)에 걸친 전압(PD_Vin)을 임계 전압(Vth)과 비교한다. Vth가 5V라고 가정한다.

도 2b의 단계 52에서, 검출 단계는 저전압에서 수행된다. PD(12)가 PoDL 대응이다는 것을, PD(12)로부터의 검출 시그니쳐(예컨대 저항 값)가 나타내면(단계 54), 프로세스는 분류 단계(단계 56)로 진행한다. 어떠한 검출 시그니쳐도 검출되지 않으면, PoDL 핸드쉐이킹 프로세스는 종료된다(단계 58).

PD 컨트롤러(28)(도 1)의 PD 분류 회로(60)(도 2a)는 PSE(10)로부터 분류 신호를 검출하고, 타이머(62)를 개시한다. 모든 프로세스는 PD 컨트롤러(28)의 프로그래밍된 프로세서 또는 펌웨어의 제어 하에 있을 수도 있다. PD 컨트롤러(28)는, 검출 단계 이후의 소정의 기간 내의 임의의 전압이 분류 단계에 있다라고 가정한다. 검출 또는 분류 신호가 5V(즉, Vth)를 초과할 수도 있다고 가정하면, 타이머(62)는 타임 아웃 기간, 예컨대 1ms 동안 UVLO 비교기(50)로부터의 신호를 차단한다(단계 64). 그 다음, PD 분류 회로(60)는 PSE(10)에 의한 분석을 위해 와이어 쌍(14) 상에 적절한 분류 시그니쳐를 제공한다. 그 다음, 분류 단계는 PSE(10)에 의해 종료된다. 곧, 타이머(62)가 타임아웃되고 UVLO 비교기(50)의 출력을 스위치(40)에 커플링한다(단계 66). 그 다음, PSE(10)가 Vth보다 더 높은 PoDL 동작 전압을 PD(12)에 공급하면, 스위치(40)는 UVLO 회로에 의해 닫히고, 와이어 쌍(14)을 통해 전력이 PD 부하(38)에 공급된다(단계 66).

도 3a 및 도 3b는, 회로 사이의 간섭이 존재하지 않도록 검출 및 분류 회로가 핸드쉐이킹 단계 동안 서로 유효하게 분리되는 것을 허용하는 기술에 대한 것이다. 이 방식에서, 검출 및 분류 회로는, 예컨대 시그니쳐 정보를 전달하기 위해 저항기, 커패시터, 또는 제너 다이오드를 사용하는 것에 의해 유사할 수도 있다. 또한, 그 기술은, PD 동작 전압이 핸드쉐이킹 전압과 유사하면, 도 2의 타이머에 대한 필요성을 제거할 수도 있다. 이것은, PSE(10)가 검출 단계에 대해 하나의 전압 극성을 사용하고 분류 단계에 대해 반대 극성을 사용하는 것에 의해 달성된다. 분류 단계에 대한 극성이 검출 단계에 대한 것과 반대이면, PD의 UVLO 회로는 UVLO 회로를 트리거 하기 위한 임계 레벨 위에 있는 분류 전압을 검출하지 않을 것이다.

도 3b의 단계 74에서, 시스템 설계자는 PSE PoDL에 대한 정상(normal) 동작 전압 극성을 결정한다. 도 3a에서, 다이오드(76)는, 적절한 전압 극성을 갖는 신호만이 PD 분류 회로(78) 및 PD 검출 회로(80)에 커플링하도록 구성된다. 회로(78 및 80)는 저항 값, 제너 다이오드 임계 값, 커패시터 값을 제공할 수도 있거나, 또는 원하는 PoDL 정보를 PSE(10)에 전달하기 위해 PSE 신호에 대해 다른 기능을 수행할 수도 있다. PoDL에 대한 정상 전압 극성은 낮은 전압/전류에서 검출 단계에 대해 사용되는 것과 동일한 극성이다는 것을 가정할 것이다.

단계 82에서, 검출은 정상 극성에서 수행되고, 검출 회로(80)를 와이어 쌍(14)에 커플링하는 다이오드(76)는 순방향 바이어스된다. 검출 신호가 UVLO 회로(84)의 UVLO 임계 전압 위에 있으면, UVLO 회로(84)가, 위에서 설명된 바와 같이, 스위치(40)를 닫는 것을 방지하기 위해, 타이머(62)가 사용될 수도 있다.

단계 86에서, PD가 PoDL 대응인지의 여부가 결정된다. 아니라면, PoDL 핸드쉐이킹 루틴은 종료된다(단계 88).

PD가 PoDL 대응이면, 반대 극성 전압을 사용하여 분류 단계가 수행되는데(단계 90), 이 경우, PD 분류 회로(78)를 와이어 쌍(14)에 커플링하는 다이오드(76)는 순방향 바이어스된다. UVLO 회로(84)는 반대 극성 전압에 의해 트리거되지 않을 것이고, 검출 회로(80)는 와이어 쌍(14)으로부터 분리된다.

핸드쉐이킹 단계 이후, PSE는 와이어 쌍(14) 상의 지정된 PoDL 전압을 정상 전압 극성에서 PD 부하(38)에 공급한다(단계 92). 따라서, 분류 회로(78)는 와이어 쌍(14)과 디커플링된다. 검출 회로 저항기 또는 다른 시그니쳐 생성기는, 검출 회로 내부의 스위치에 의해 와이어 쌍(14)으로부터 디커플링될 수도 있거나, 또는 시그니쳐 회로는 정상 동작 동안 PD의 동작에 사소할 수도 있다.

도 4a 내지 도 4c는, 검출 및/또는 분류 시그니쳐를 전달하기 위해 PD에서 전압 제한 디바이스를 사용하는 것에 대한 것이다. 일 예에서, PSE 컨트롤러(26)에 의해 생성되는 검출 및 분류 신호는 10V 제한을 가질 수도 있다. 별개의 검출 및 분류 디바이스가 사용될 수도 있고, 도 4a 내지 도 4c의 발명은 이전 도면의 발명과 결합될 수도 있다. 전압 제한 디바이스는, PD가 PoDL 대응이다는 것 및 요구된 동작 전압이 5V이다는 것 둘 다를 전달하기 위해, 예를 들면, 7V의 제한된 전압을 생성할 수도 있다(단계 94). 제한된 전압의 크기에 의해 추가적인 정보, 예컨대, 예산(budgeting) 목적 때문에 그리고 과부하 검출을 위해 PSE에 의해 사용될 수도 있는 최대 전력 레벨이 전달될 수도 있다.

도 4a의 예에서, 전압 제한 디바이스는, PD의 정상 PoDL 동작 전압보다 더 높은 임계치를 갖는 제너 다이오드(96)이다. 검출기 회로(98)는, 검출 시그니쳐가 PD의 다른 회로에 의해 영향을 받지 않도록, 검출 단계 동안, 스위치(100)를 통해, 제너 다이오드(96)로부터 PD 컨트롤러(28)를 분리한다(단계 94).

단계 102에서, PSE(10)는 전력을 인가받거나 또는 PD(12)는 PSE(10)에 연결된다.

단계 104에서, PSE(10)는, 제너 다이오드(96)에 저전류를 인가하는 저전류원(106)을 턴온한다. 적절한 극성이 제너 다이오드(96)에 인가되는 것을 보장하기 위해, 다이오드 브리지(108)가 사용될 수도 있다. 도 4b는, 제너 다이오드(96)가 결과적으로 나타나는 전압을 제한하는 것을 예시한다.

단계 110에서, 전압 검출기(112)는, 제너 다이오드(96)에 의해 제한되는 결과적으로 나타나는 전압을 검출하고, 결과적으로 나타나는 전압 강하(Vd)는, 특정 Vd 레벨에 대응하는 PoDL 특성을 식별하기 위한 PSE 컨트롤러(26)에 인가된다(단계 112). 예를 들면, Vd 레벨은 이진화될 수도 있고, PSE로 PoDL 특성, 예컨대 동작 전압 및 최대 전력 레벨을 제공하는 룩업 테이블이 주소지정될 수도 있다. PoDL 특성의 각각의 세트는 좁은 폭의 범위의 Vd 레벨과 관련될 수도 있는데, 저항으로 인한 와이어를 따른 미지의 전압 강하가 존재할 수도 있기 때문이다. 도 4b는 Vd 레벨의 2개의 범위가, 최대 전력과 관련이 있는 타입 I 및 타입 II PD와 관련되는 것을 예시한다.

핸드쉐이킹 단계 이후, 전류원(106)이 불능으로 되면, 스위치(100)는 닫히고(단계 114), PSE 전원(116)은 와이어 쌍(14)으로 적절한 전압을 제공하도록 PSE 컨트롤러(26)에 의해 제어된다.

단계 118에서, PD 컨트롤러(28)의 UVLO 회로가 적절한 동작 전압을 검출한 이후, UVLO 회로는 PD 부하(38)로 전력을 인가하기 위한 스위치(40)를 닫는다. 이제, 제너 다이오드(96)는 ESD 보호 디바이스로서 동작하는데, 그 이유는 제너 다이오드(96)의 임계치가 동작 PoDL 전압 위에 있기 때문이다.

몇몇 애플리케이션에서, PD는 전압 레귤레이터를 포함하는데, 그 이유는 와이어 쌍(14) 상의 전압이 와이어 루프에서의 전압 강하에 의해 영향을 받기 때문이다. 루프의 저항이 알려지면, 루프를 따른 전압 강하는 임의의 전류 레벨에 대해 계산될 수 있고, PSE에 의해 공급되는 전압은 정확하게 알려진 전압을 PD에 공급하도록 PSE에 의해 조절될 수 있다. 이것은 PD의 임의의 전압 레귤레이터에 대한 필요성을 제거할 수도 있거나, 또는 PD에서 스위칭 레귤레이터 대신 간단한 선형 레귤레이터의 사용을 허용할 수도 있다.

도 4d는, 루프 저항 및 루프를 따른 예상된 전압 강하를 계산하기 위해, 제너 다이오드(96)(또는 다른 전압 제한 디바이스)와 연계하여, 사용될 수도 있는 단계를 설명한다. 모든 프로세싱은 도 4a의 PSE 컨트롤러(26)에 의해 수행될 수도 있다.

도 4d의 단계 122에서, PSE가 검출 단계 동안 제너 다이오드(96)(또는 다른 전압 제한 디바이스)를 검출한 이후 루프 저항 테스트가 개시된다.

단계 124에서, 전류원(106)(도 4a)은 알려진 낮은 DC 전류(I1)를 와이어 쌍(14)에 인가하고, PSE에서 결과적으로 나타나는 측정된 전압은, 제너 다이오드(96)에 의한 전압의 클램핑 및 루프 저항으로 인한 전압 강하(I1×R)에 기인한다. 이 결과적으로 나타나는 전압은 V1이며 PSE의 메모리에 저장된다.

단계 126에서, 알려진 더 높은 전류(I2)가 전류원(106)에 의해 공급되고, 와이어 쌍(14)에 걸친 결과적으로 나타나는 전압(V2)이 다시 측정되어 메모리에 저장된다. I2가 I1보다 더 크기 때문에, 더 큰 루프 전압 강하가 존재할 것이지만, 제너 다이오드로부터의 기여는 동일할 것이다. 전류원(106)은 복수의 전류원 또는 단일의 전류원을 포함할 수도 있는데, 단일의 전류원의 경우, 파라미터는 다수의 전류 레벨을 생성하도록 조정된다.

단계 128에서, 루프 저항(R)이 R=(V1-V2)/(I2-I1)로서 계산된다.

단계 130에서, 정상 동작 동안, 루프 저항에 기인한 전압 강하(Vd)는 Vd=I*R로 계산되는데, 이 경우 I는 동작 전류이다. 전류가 동작 동안 변할 수도 있기 때문에, Vd는 변할 것이다.

단계 132에서, PSE PoDL 전압은, PD에서의 전압이 정확한 전압으로 조절될 수도 있도록, 와이어 쌍(14)을 따른 전압 강하를 고려하기 위해, PD에 기초하여, 동적으로 조정된다. 이것은 PD에서의 별개의 전압 레귤레이터에 대한 필요성을 제거하거나, 또는 PD에서의 효율적인 선형 레귤레이터의 사용을 허용한다. PSE에서의 가변 전압원은 도 1의 가변 전압 컨버터(30)일 수도 있다.

도 5a 내지 도 5c는 PD에 서지 스토퍼를 사용하여 PD에 의한 PoDL 특성을 전달하는 것에 대한 것으로, 이 경우 서지 스토퍼의 임계 전압의 크기는 PoDL 특성에 대응한다. 정상 동작 동안, 서지 스토퍼는 PD 회로부에 대한 손상을 방지하기 위해 전압 서지를 차단하는 기능을 수행할 수도 있다. 다양한 실시형태에서, PoDL 특성의 특정 세트에 대응하는 임계 전압은, 임계 전압의 다양한 범위 내에 있는데, 그 이유는, 낮은 검출 및 분류 전류에서 와이어 쌍(14)을 따른 작은 가변 전압 강하가 존재할 수도 있기 때문이다.

도 5a는, 관련 와이어와 직렬인 MOSFET(140 및 142)에 의해 형성되는, 각각의 와이어에 대한 간단한 서지 스토퍼를 도시한다. 서지 전압 검출기(144)(비교기 및 드라이버)는, 와이어 쌍(14)에 걸친 전압이 소정의 임계 전압(Vth), 예컨대 10V를 초과하는 때를 검출한다. 임계치는 PD의 동작 전압보다 더 높을 것이다. 임계 전압 레벨은, 예컨대, 임계 전압을 생성하도록 전류원과 직렬인 전압 분배기를 선택하는 것, 및 그 다음, 임계 전압을 와이어 쌍(14)에 걸친 실제 전압과 비교하는 것에 의해 쉽게 설정된다. 임계치가 초과되면, 검출기(144)는 높은 임피던스를 생성하도록 MOSFET(140 및 142)의 게이트에 적절한 전압을 인가한다(도 5b의 단계 148).

단계 150에서, 최초, PSE는 분류 단계 동안 서지 스토퍼가 트리거될 때까지 램핑 전압(ramping voltage)을 PD에 공급한다. 도 5c는 임계 전압(Vth)에서 발생하는 높은 임피던스를 예시한다. 서지 스토퍼가 트리거하기 이전에, PSE는 개방 회로보다 훨씬 더 낮은 임피던스를 검출할 것이다. 와이어 쌍에 걸친 높은 값의 저항기(152)는, UVLO 회로가 스위치(40)를 개방 상태로 유지하는 경우에도 PD에 의해 형성되는 회로가 존재하는 것을 보장한다. 도 2a의 타이머 회로, 또는 도 3a의 전압 극성 반전 기술은, 정상 PoDL 동작 전압을 수신하기 이전에, UVLO 회로가 스위치(40)를 닫는 것을 방지하기 위해 사용될 수도 있다.

단계 154에서, PSE는, 임피던스에서의 변화를 검출하는 것에 의해 서지 스토퍼가 트리거된 것을 검출한다. 램핑 전압의 레벨도 또한 검출되며, 특정 레벨은 PSE의 룩업 테이블로부터 PD의 PoDL 특성을 교차참조하기 위해 사용되거나, 또는 PoDL 특성을 결정하기 위해 레벨에 대해 알고리즘이 수행된다(단계 156). 그 다음, PSE는, 서지 스토퍼 임계 레벨에 의해 명시되는 필요한 전압을 PD로 공급한다(단계 156). PD에 대한 동작 전압이 서지 스토퍼 임계치 미만이기 때문에, MOSFET(140 및 142)는 정상적으로(normally) 닫히고, UVLO 스위치(40)도 또한 닫힌다. 와이어 쌍(14)을 따른 전압 강하로 인해, 서지 스토퍼의 정확한 임계 전압이 알려지지 않을 수도 있기 때문에, 도 5c에 도시된 바와 같이, PD를 예컨대 타입 I 또는 타입 II PD로 분류하기 위해, 검출된 임계 전압의 다양한 가능 범위가 사용되는데, 이 경우, 상이한 타입은 최대 전력 레벨에 관련이 있다.

분류 테스트 동안 MOSFET(140 및 142)이 개방되면, 높은 값의 저항기(158 및 160)는 루프와 직렬이다. 단계 162에서, 이들 저항기(158/160)의 값이 검출되는데, 이 경우 특정 값은 PD의 PoDL 특성, 예컨대 PD에 대한 동작 전압 및 최대 전류/전력에 대응한다. 따라서, 저항기(158 및 160)를 사용하는 것에 의해, PoDL 특성을 전달하기 위해, 서지 스토퍼 임계 전압이 아닌 저항 값이 사용될 수도 있다. 본 기술의 이점은, 정상 동작 동안 MOSFET(140/142)가 닫혀 있을 때 저항기(158/160)가 회로에 아무런 영향을 끼치지 않으며, 서지 스토퍼 임계치는 특정 애플리케이션에 대해 최적화될 수도 있다는 것이다. 저항 값은, 임계 전압에서 결과적으로 나타나는 전류를 측정하는 것에 의해 검출될 수도 있는데, 이 경우 R=Vth/I이다.

도 6a 내지 도 6c는, 핸드쉐이킹 단계에 후속하여 PD가 와이어 쌍(14)으로부터 분리되었는지의 여부를 PSE가 아는 것을 허용하는 기술에 대한 것이다. 이것은 PoDL을 공급하는 것을 중지할지의 여부를 PSE가 아는 것을 가능하게 하고, 모든 전력 인가 이벤트에 대해 전체 핸드쉐이킹 루틴을 수행하기 보다는, 기동 루틴에 대해 PD로부터의 저장된 PoDL 정보를 PSE가 사용하는 것을 가능하게 한다. 이것은 상당한 기동 시간을 절약한다.

도 6a에서, 높은 값(예를 들면, 100K 옴 초과)의 저항기(170)가 PD의 와이어 쌍(14)에 걸친다. 이 저항 값은 "유지 전력 시그니쳐"를 생성한다(단계 174). 저항 값은, 검출 단계 동안 사용되는 종래의 검출 시그니쳐 저항기의 25K 옴보다 훨씬 더 높으며, 저항기(170)는 PD의 정상 동작 동안 와이어 쌍(14)에 걸친 상태로 유지된다. 통상적으로, 검출 시그니쳐 저항기, 및 정상 동작 동안 상당한 전류를 소비하는 임의의 다른 검출 시그니쳐 회로는 정상 동작 동안 회로로부터 단절된다.

단계 174에서, PD가 정상 동작에 있게 된 이후, PD 부하가 전류를 소비하고 있지 않는 경우, 예컨대 PD 부하가 전력이 차단된 경우에도, 낮은 테스트 전류가 전류원(176)에 의해 주기적으로 공급된다.

단계 178에서, PSE는, PD 부하 저항이 "유지 전력 시그니쳐" 저항기 값 이하이다는 것을 주기적으로 테스트한다.

단계 180에서, PD 부하 저항이 "유지 전력 시그니쳐" 저항기 값 이하이면, PSE는, 최종 핸드쉐이킹 루틴에 후속하여 PD가 분리되지 않았다고 가정한다.

단계 182에서, PD 부하 저항이 "유지 전력 시그니쳐" 저항기 값보다 더 크면, PSE는, 최종 핸드쉐이킹 루틴에 후속하여 PD가 분리되었다고 가정한다. 응답으로, PSE는 에너지를 절약하기 위해 PD로의 전력 공급을 중지한다.

단계 184에서, 정상 동작 동안 PSE가 PD로 전력을 공급하고 있지 않는 경우, PSE는 "유지 전력 시그니쳐"를 검출하기 위해(즉, PD가 단지 전력이 차단되지만 여전히 연결되어 있는지의 여부, 또는 PD가 제거되었는지의 여부를 검출하기 위해) 와이어 쌍(14)으로 저전류를 주기적으로 또는 지속적으로 공급한다.

단계 186에서, PD가 분리된 후 연결된 것을 PSE가 검출하면, PSE는 PoDL에 대한 핸드쉐이킹 루틴을 수행한다. PSE가 PD의 전력 인가 상태 사이에서 어떠한 분리도 검출하지 않으면, PSE는 핸드쉐이킹 루틴을 반복할 필요는 없지만, 단순히 이전의 핸드쉐이킹 결과에 따라 전체 PoDL 전압을 공급할 수도 있다.

도 6c는, 도 6a의 회로를 사용하여 수행될 수도 있는 단계를 도시하는데, 이 경우 이전의 핸드쉐이킹 결과는, PD가 다시 전력을 인가받을 때의 나중의 사용을 위해 비휘발성 메모리(190)에 저장된다.

단계 190에서, PSE는 전력 인가시 PD에 대한 검출 및 분류 루틴을 수행한다.

단계 192에서, PSE는 결과적으로 나타나는 PoDL 정보를 메모리(190)에 저장한다. 예를 들면, 저장되는 데이터는, 동작 전압 레벨, PD의 최대 전력, 및 다른 동작 특성에 대응하는 코드일 수도 있다.

단계 194에서, PSE는, PD가 여전히 연결되어 있거나 전력을 공급받고 있는지를 결정하기 위한 테스트, 예컨대 상기에서 설명되는 유지 전력 시그니쳐 테스트를 주기적으로 수행한다.

단계 196에서, PD가 분리되고, 그 다음 연결되어 전력을 공급받고 있다는 것을 PSE가 검출하면, PSE는, PD가 동일한 PD이거나 동일한 타입의 교체 PD이라고 가정할 수도 있는데, 이것은 자동차 제조업체가 PD 타입을 명시하는 자동차 애플리케이션에서는 참일 것이다. 그 다음, PSE는 적절한 PoDL 전압을 공급하기 위한 분류 정보를 위해 메모리(190)에 액세스한다. 메모리(190)에 저장된 데이터는 이전의 핸드쉐이킹 루틴으로부터 유래하거나 또는 제조업체에 의해 사전적재될 수도 있다. 대안적으로, PD가 분리된 것을 검출하고 후속하여 PD가 연결된 것을 PSE가 검출하면, PSE는, 메모리(190)의 저장된 데이터를 사용하는 대신, 전체 핸드쉐이킹 루틴을 수행할 수도 있다.

단계 198에서, PD의 전력이 차단된 경우에도 유지 전력 시그니쳐가 인터럽트되지 않은 것을 PSE가 검출하면, PSE는, 전력 인가시 핸드쉐이킹 루틴을 수행하는 대신, 메모리(190)에 저장된 PoDL 데이터를 사용할 수도 있다.

다른 실시형태에서, PSE는 메모리(190)의 정보를 사용할 수도 있고, PD가 PoDL 대응이라는 것을 검증하기 위한 또는 다른 정보를 검증하기 위한 단축된(abbreviated) 핸드쉐이킹 루틴을 여전히 수행한다.

단계 200에서, 애플리케이션이, 예컨대 자동차에서 사용되는 PD의 타입을 제한하는 것이면, 메모리(190)의 PoDL 정보는 제조업체에 의해 메모리(190)에 사전적재될 수도 있거나, 또는 시스템의 첫 번째 기동으로부터 유래할 수도 있다.

도 7a 및 도 7b는, 메인 PD 부하가, PSE에 의해 전력을 공급받는 대신, PD 측에 위치되는 대체 전원(210)으로부터 전력을 공급받는 PoDL 시스템에 대한 것이다. 이 상황은, PD 부하가 PSE에 의해 공급될 수 있는 것보다 더 많은 전력을 요구하면 발생할 수도 있다. 이러한 경우, 통신 채널 및 (메인 PD 부하 이외의) PD의 소정의 기능에 전력을 공급하기 위해 PD의 프론트 엔드에 PSE가 여전히 전력을 공급함에 있어서 약간의 이점이 존재한다. 이 기술을 사용하면, 대체 전원(210)이 오프되거나 고장이 나는 경우에도, 예컨대 유지보수를 위해, PD는 자신의 동작 상태를 PSE로 여전히 전달할 수 있다. 또한, PD는 심지어, 대체 전원(210)의 고장의 경우에 PSE가 PD 부하에 전력을 공급하는 것을 허용할 수도 있다.

도 7a는, PD 부하(38) 및 PD 컨트롤러(28)에 커플링되는 대체 전원(210)의 추가를 제외하면, 도 1과 동일하다.

도 7b의 단계 212에서, 대체 전원(210)이 제공된다. PSE는, 대체 전원(210)이 메인 PD 부하에 전력을 동시에 공급하는 동안, 이더넷 데이터 물리(PHY) 서브시스템(예컨대 증폭기, 제어 회로 등)에 대해 PoDL 전력을 공급할 수도 있다.

단계 214에서, 대체 전원(210)이 고장나거나 오프되면, PHY 서브시스템(및 다른 필요한 회로부)이 PoDL에 의해 전력을 공급받기 때문에, PD는 여전히 PSE와 통신할 수 있고, 예컨대 고장을 전달할 수 있다. 추가적으로, PD는 정상 동작 또는 제한된 동작을 위해 PoDL 전력을 PD 부하(38)로 스위칭할 수도 있다.

단계 216에서, PD의 전력 인가시, 대체 전원(210)이 턴온되기 이전에 PSE는 최초 PoDL을 통해 PD에 전력을 인가하고 PD에 구성 데이터를 전송할 수 있다. 그 다음, 대체 전원(210)은 적절히 구성된다. 대체 전원이 일반적인 목적의 전원이고 특정 PD에 대해 커스터마이징되지 않으면, 이것은 특히 유용하다. 예를 들면, PD가 PoDL 대응이고 대체 전원(210)이 필요한 전압을 공급하도록 구성된 것을 PSE가 검출하면, PSE는 대체 전원(210)만을 인에이블할 수도 있다.

본원에서 설명되는 모든 기술은 특정 애플리케이션에 대해 적절한 다양한 방식으로 결합될 수도 있다.

다양한 기술 중 소정의 기술은, PoDL 시스템의 각각의 PSE 및 PD의 전력 인가시 핸드쉐이킹이 생략되거나 제거될 수 있도록, 사용되는 PSE 및 PD의 타입이 고도로 조절되는 자동차 애플리케이션에 특히 적합된다.

본 발명의 특정 실시형태가 도시되고 설명되었지만, 본 발명의 그 광의의 양태로부터 벗어나지 않으면서, 변경예 및 수정예가 이루어질 수도 있다는 것, 및 따라서 첨부된 청구범위는 그들의 범위 내에, 본 발명의 진정한 취지와 범위 내에 있는 이러한 모든 변경예 및 수정예를 포괄할 것이라는 것이 기술분야의 숙련된 자에게는 명백할 것이다.

Claims

데이터 라인을 통한 전력(Power Over Data Lines; PoDL) 시스템으로서,
와이어 쌍을 통해 수전(受電) 디바이스(Powered Device; PD)에 커플링되는 전력 공급 기기(Power Sourcing Equipment; PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
입력 전압을 수신하고 조절된 전압을 출력하도록 커플링되는 상기 PSE의 가변 전압 컨버터 - 상기 조절된 전압의 크기는 제어 신호에 의해 제어됨 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 분류 회로(classification circuit)와,
상기 와이어 쌍을 통해 분류 시그니쳐(classification signature)를 제공하기 위해, 상기 PD의 상기 분류 회로에 의해 수신되며 상기 분류 회로에 의해 변환되는 분류 신호를 상기 와이어 쌍을 통해 생성하도록 구성되는 상기 PSE의 PSE 컨트롤러 회로 - 상기 PSE 컨트롤러 회로는 상기 분류 시그니쳐를 검출하고, 상기 분류 시그니쳐는 상기 PD의 특정한 전압 요건을 식별하고, 상기 PSE 컨트롤러 회로는 상기 분류 시그니쳐에 의해 식별되는 상기 PD의 상기 특정한 전압 요건에 대응하는 전압을 출력하기 위해 상기 가변 전압 컨버터를 제어하도록 구성됨 - 와,
상기 가변 전압 컨버터로부터 전력을 수신하기 위해 상기 와이어 쌍에 커플링되는 PD 부하와,
상기 와이어 쌍 상의 DC 전압을 검출하고 상기 DC 전압이 임계 전압을 초과하는지의 여부를 판정하도록 구성되는 상기 PD의 저전압 차단(Undervoltage Lockout; UVLO) 회로를 포함하되,
상기 UVLO 회로는 타임 아웃 기간을 갖는 타이머 회로를 포함하고,
상기 PSE 컨트롤러 회로는, 상기 PD의 PoDL 특성이 상기 PSE로 전송되는 분류 단계 동안 상기 PD와의 핸드쉐이킹 루틴을 수행하도록 구성되며,
상기 PSE에 의해 생성되는 상기 분류 신호 중 적어도 일부는 상기 UVLO 회로의 상기 임계 전압을 초과하고,
상기 타이머 회로는, 상기 분류 신호가 상기 임계 전압을 초과하더라도 상기 핸드쉐이킹 루틴 동안 상기 PD 부하가 상기 와이어 쌍으로부터 디커플링되도록, 상기 UVLO 회로가 상기 타임 아웃 기간 동안 상기 와이어 쌍 상의 상기 DC 전압을 상기 PD 부하로 인가하는 것을 차단하기 위해 상기 핸드쉐이킹 루틴 동안 인에이블되도록 구성되는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 검출 회로 - 상기 검출 회로는 상기 PSE로부터의 검출 테스트 신호에 응답하여 검출 시그니쳐를 생성함 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 분류 회로 - 상기 분류 회로는 상기 PSE로부터의 분류 테스트 신호에 응답하여 분류 시그니쳐를 생성함 - 를 포함하고,
상기 PSE는 상기 와이어 쌍 상에서 제1 전압 극성을 갖는 상기 검출 테스트 신호를 생성하고 상기 와이어 쌍 상에서 상기 제1 전압 극성과 반대인 제2 전압 극성을 갖는 상기 분류 테스트 신호를 생성하도록 구성되고,
상기 검출 회로는 상기 제1 전압 극성을 갖는 상기 검출 테스트 신호에 응답하여 상기 검출 시그니쳐를 생성하고, 상기 분류 회로는 상기 제2 전압 극성을 갖는 상기 분류 테스트 신호에 응답하여 상기 분류 시그니쳐를 생성하는
데이터 라인을 통한 전력 시스템.
제 2 항에 있어서,
상기 제1 전압 극성 신호만이 상기 검출 회로에 의해 수신되는 것을 허용하는, 상기 검출 회로를 상기 와이어 쌍에 커플링하는 제1 다이오드 네트워크와,
상기 제2 전압 극성 신호만이 상기 분류 회로에 의해 수신되는 것을 허용하는, 상기 분류 회로를 상기 와이어 쌍에 커플링하는 제2 다이오드 네트워크를 더 포함하는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 존재(presence) 회로 - 상기 존재 회로는 상기 PSE로부터의 검출 테스트 신호에 응답하여 존재 시그니쳐를 생성하고, 상기 존재 회로는 자신에 걸친 전압을 소정의 크기로 제한하는 전압 제한 회로를 포함함 - 와,
상기 전압 제한 회로로 하여금 상기 PD의 상기 존재 시그니쳐를 생성하게 하기 위해 상기 전압 제한 회로를 통해 전류를 도통시키기 위한, 상기 와이어 쌍에 커플링되는 상기 PSE의 전류원과,
상기 와이어 쌍에 커플링되며 상기 와이어 쌍 상의 상기 존재 시그니쳐를 검출하도록 구성되는 상기 PSE의 제1 검출기를 포함하되,
상기 존재 시그니쳐는 상기 제한된 전압의 크기를 포함하고,
상기 시스템은,
상기 존재 시그니쳐를 상기 PD의 소정의 PoDL 특성과 관련시키도록 구성되는 상기 PSE의 프로세싱 회로와,
상기 와이어 쌍을 통해 상기 존재 시그니쳐와 일치하는 전력을 상기 PD로 공급하기 위해, 상기 존재 시그니쳐에 응답하여 상기 PSE에 의해 제어되는 상기 PSE의 전원(power source)을 더 포함하는
데이터 라인을 통한 전력 시스템.
제 4 항에 있어서,
상기 전류원은 고정된 전류를 생성하고, 상기 전압 제한 회로는 상기 와이어 쌍에 걸쳐 커플링되는 제너 다이오드인
데이터 라인을 통한 전력 시스템.
제 4 항에 있어서,
상기 와이어 쌍에 제1 전류(I1)를 인가하기 위해 상기 전류원을 제어하도록 구성되는 상기 PSE의 상기 프로세싱 회로와,
상기 전압 제한 회로가 상기 와이어 쌍에 걸친 상기 전압을 제한하는 동안, 상기 제1 전류(I1)에 응답하여 상기 와이어 쌍에 걸친 전압(V1)을 검출하도록 구성되는 상기 PSE의 상기 제1 검출기와,
상기 와이어 쌍에 제2 전류(I2)를 또한 인가하기 위해 상기 전류원을 제어하도록 구성되는 상기 PSE의 상기 프로세싱 회로와,
상기 전압 제한 회로가 상기 와이어 쌍에 걸친 상기 전압을 제한하는 동안, 상기 제2 전류(I2)에 응답하여 상기 와이어 쌍에 걸친 전압(V2)을 검출하도록 구성되는 상기 PSE의 상기 제1 검출기와,
V1, V2, I1 및 I2를 사용하여 상기 와이어 쌍의 저항(R)을 계산하도록 구성되는 상기 프로세싱 회로와,
임의의 전류(I)에서의 상기 와이어 쌍을 따른 전압 강하(Vd)를 Vd=I*R에 의해 계산하도록 구성되는 상기 프로세싱 회로와,
상기 PD에 전력을 인가하기 위한 전압을 상기 와이어 쌍 상에 공급하기 위해 상기 PSE에 의해 제어되는 상기 PSE의 전원 - 상기 전원은, 상기 와이어 쌍 상에 상기 전압을 공급할 때 상기 와이어 쌍을 따른 상기 전압 강하를 고려하도록 조정됨 - 을 더 포함하는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 분류 회로 - 상기 분류 회로는 상기 PSE로부터의 분류 테스트 신호에 응답하여 분류 시그니쳐를 생성하고, 상기 분류 회로는 서지 전압 보호기 회로(surge voltage protector circuit)를 포함하며, 상기 서지 전압 보호기 회로는 상기 와이어 쌍의 하나의 와이어와 직렬인 적어도 하나의 스위치 및 상기 와이어 쌍에 걸친 전압을 감지하며 상기 와이어 쌍에 걸친 상기 전압이 임계 전압을 초과하면 고임피던스가 되도록 상기 스위치를 제어하는 검출기를 포함하고, 상기 분류 시그니쳐는 상기 서지 전압 보호기 회로의 상기 임계 전압을 포함함 - 와,
적어도, 상기 임계 전압이 달성될 때까지 상기 와이어 쌍에 램핑 전압을 인가하도록 구성되는 상기 PSE의 램핑 전압 생성기(ramping voltage generator)와,
상기 와이어 쌍의 임피던스에서의 변화를 검출하는 것에 의해 상기 임계 전압을 검출하도록 구성되는 상기 PSE의 검출기와,
상기 분류 시그니쳐를 상기 PD의 소정의 PoDL 특성과 관련시키도록 구성되는 상기 PSE의 프로세싱 회로와,
상기 와이어 쌍을 통해 상기 분류 시그니쳐와 일치하는 전력을 상기 PD로 공급하기 위해, 상기 분류 시그니쳐에 응답하여 상기 PSE에 의해 제어되는 상기 PSE의 전원을 포함하는
데이터 라인을 통한 전력 시스템.
제 7 항에 있어서,
상기 적어도 하나의 스위치에 걸쳐 연결되는 저항기 - 상기 저항기는 상기 PD의 PoDL 특성과 관련되는 값을 가짐 - 를 더 포함하고,
상기 PSE는, 상기 임계 전압이 초과된 이후 상기 적어도 하나의 스위치가 고임피던스가 되면 근사 저항기 값을 검출하도록 구성되고,
상기 PSE는 상기 근사 저항기 값을 검출하는 것에 응답하여 상기 PoDL 특성에 관련이 있는 자신의 동작을 조정하도록 구성되는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍에 커플링되는 상기 PD의 분류 회로 - 상기 분류 회로는 상기 PSE로부터의 분류 테스트 신호에 응답하여 분류 시그니쳐를 생성하고, 상기 분류 회로는,
서지 전압 보호기 회로 - 상기 서지 전압 보호기 회로는 상기 와이어 쌍의 한 와이어와 직렬인 적어도 하나의 스위치, 및 상기 와이어 쌍에 걸친 전압을 감지하며 상기 와이어 쌍에 걸친 상기 전압이 임계 전압을 초과하면 고임피던스가 되도록 상기 스위치를 제어하는 검출기를 포함함 - 와,
상기 적어도 하나의 스위치에 걸쳐 연결되는 저항기 - 상기 저항기는 상기 PD의 PoDL 특성과 관련되는 값을 가짐 - 를 포함하고,
상기 PSE는 상기 임계 전압이 초과된 이후 상기 적어도 하나의 스위치가 고임피던스가 될 때 근사 저항기 값을 검출하도록 구성되고, 상기 분류 시그니쳐는 상기 근사 저항기 값을 포함함 - 와,
적어도, 상기 임계 전압이 달성될 때까지 상기 와이어 쌍에 램핑 전압을 인가하도록 구성되는 상기 PSE의 램핑 전압 생성기와,
상기 분류 시그니쳐를 상기 PD의 소정의 PoDL 특성과 관련시키도록 구성되는 상기 PSE의 프로세싱 회로와,
상기 와이어 쌍을 통해 상기 분류 시그니쳐와 일치하는 전력을 상기 PD로 공급하기 위해, 상기 분류 시그니쳐에 응답하여 상기 PSE에 의해 제어되는 상기 PSE의 전원을 포함하는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍을 통해 상기 PD에 전력을 인가하기 위한, 상기 PD에 대한 PoDL 전력 요건을 식별하는 정보를 저장하는 상기 PSE의 메모리 회로 - 상기 메모리 회로에 저장되는 정보는, 상기 PSE에 전력을 인가하기 이전에 수행되는, 상기 PD의 전력 요건을 검출하는 검출 및 분류 루틴에 의해 획득되는 정보를 포함함 - 를 포함하고,
상기 PSE는 PSE 컨트롤러를 포함하고,
상기 PSE에 전력이 인가되고 상기 PD에 전력이 차단된 다음 다시 인가되는 경우, 또는 상기 PD가 상기 PSE로부터 분리된 다음 상기 PD 또는 상이한 제 2 PD가 상기 PSE에 연결되는 경우, 상기 PSE 컨트롤러는 상기 메모리 회로에 저장되는 정보에 액세스하고, 상기 메모리 회로에 저장되는 정보에 기초하여, 상기 PSE를 제어하여 상기 와이어 쌍에 전력을 공급하여 상기 PD 또는 상기 제 2 PD에 전력을 인가하도록 구성되는
데이터 라인을 통한 전력 시스템.
제 10 항에 있어서,
상기 PSE 컨트롤러는, 상기 PSE에 전력이 인가될 때마다, 상기 PD의 전력 요건을 검출하는 PoDL 검출 및 분류 루틴을 수행하지 않도록 구성되는
데이터 라인을 통한 전력 시스템.
제 10 항에 있어서,
상기 PSE 컨트롤러는, 상기 PSE에 전력이 인가될 때마다, 상기 PD의 전력 요건을 검출하는 단축된 PoDL 검출 및 분류 루틴을 수행하도록 구성되는
데이터 라인을 통한 전력 시스템.
제 10 항에 있어서,
상기 메모리 회로에 저장되는 정보는 상기 시스템에서의 상기 PSE의 첫 번째 사용 이전에 상기 메모리 회로에 저장되는
데이터 라인을 통한 전력 시스템.
제 10 항에 있어서,
상기 메모리 회로 내의 정보는, 상기 PSE의 전력 인가 이전에 상기 PD에 의해 상기 PSE로 전송되는 데이터를 포함하는
데이터 라인을 통한 전력 시스템.
제 10 항에 있어서,
상기 와이어 쌍에 걸쳐 커플링되는 상기 PD의 저항기 - 상기 저항기의 저항 값은, 상기 PD가 상기 와이어 쌍에 커플링되는 것을 나타내는 유지 전력 시그니쳐에 대응함 - 를 더 포함하고,
상기 PSE 컨트롤러는, 테스트 전류를 상기 와이어 쌍에 공급하고 검출된 저항이 상기 저항기의 상기 저항 값 이하인지의 여부를 검출하도록 구성되고,
상기 PSE 컨트롤러는, 검출된 저항이 상기 저항기의 상기 저항 값과 동일하거나 또는 미만인 경우 상기 PD가 상기 와이어 쌍에 커플링된다는 것을 결정하도록 구성되며,
상기 PSE 컨트롤러는, 검출된 저항이 상기 저항기의 상기 저항 값보다 더 큰 경우 상기 PD가 상기 와이어 쌍에 커플링되지 않는다는 것을 결정하도록 구성되는
데이터 라인을 통한 전력 시스템.
제 15 항에 있어서,
상기 PSE 컨트롤러는, 상기 메모리 회로 내에 상기 정보가 저장되는 것에 후속하여 상기 PD가 상기 와이어 쌍에 지속적으로 커플링된 것이 검출되는 경우, 상기 PSE 컨트롤러가 상기 메모리 회로 내에 저장된 상기 정보에 액세스하고, 상기 정보에 기초하여, 상기 PSE를 제어하여 상기 전력을 상기 와이어 쌍에 공급하여 상기 PD에 전력을 인가하게 구성되도록 구성되는
데이터 라인을 통한 전력 시스템.
제 16 항에 있어서,
상기 PSE 컨트롤러는, 상기 PD가 상기 와이어 쌍으로부터 분리된 다음 연결된 것이 검출되는 경우, 상기 PSE 컨트롤러가 상기 PD와의 핸드쉐이킹 루틴을 수행하여 상기 PD의 PoDL 요건을 식별하고, 상기 핸드쉐이킹 루틴의 결과에 기초하여, 상기 PSE를 제어하여 상기 와이어 쌍에 전력을 공급하여 상기 PD에 전력을 인가하게 구성되도록 구성되는
데이터 라인을 통한 전력 시스템.
제 17 항에 있어서,
상기 핸드쉐이킹 루틴으로부터의 결과를 상기 메모리 회로에 저장하도록 상기 PSE 컨트롤러가 구성되는 것을 더 포함하는
데이터 라인을 통한 전력 시스템.
데이터 라인을 통한 전력(PoDL) 시스템으로서,
와이어 쌍을 통해 수전 디바이스(PD)에 커플링되는 전력 공급 기기(PSE) - 상기 와이어 쌍을 통해 차동 데이터 신호 및 DC 전력이 전송됨 - 와,
상기 와이어 쌍 이외의 다른 와이어 쌍을 통해 상기 PD에 커플링되는 대체 전원을 포함하고,
상기 와이어 쌍을 통해 상기 PSE에 의해 전송되는 상기 전력은, 상기 PD가 상기 와이어 쌍을 통해 충분히 전력을 인가받아 상기 와이어 쌍을 통해 상기 PSE로 정보를 전달하도록, 상기 PD의 적어도 통신 회로에 전력을 인가하는
데이터 라인을 통한 전력 시스템.