KR20170080451A - 시냅스 및 이를 포함하는 뉴로모픽 장치 - Google Patents

시냅스 및 이를 포함하는 뉴로모픽 장치 Download PDF

Info

Publication number
KR20170080451A
KR20170080451A KR1020160146566A KR20160146566A KR20170080451A KR 20170080451 A KR20170080451 A KR 20170080451A KR 1020160146566 A KR1020160146566 A KR 1020160146566A KR 20160146566 A KR20160146566 A KR 20160146566A KR 20170080451 A KR20170080451 A KR 20170080451A
Authority
KR
South Korea
Prior art keywords
synapse
oxygen
layer
voltage
electrode
Prior art date
Application number
KR1020160146566A
Other languages
English (en)
Other versions
KR102556818B1 (ko
Inventor
박상수
이형동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US15/389,139 priority Critical patent/US10565495B2/en
Publication of KR20170080451A publication Critical patent/KR20170080451A/ko
Application granted granted Critical
Publication of KR102556818B1 publication Critical patent/KR102556818B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/049Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

시냅스 및 뉴로모픽 장치가 제공된다. 본 발명의 일 실시예에 따른 시냅스는, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되고, P형 물질을 포함하는 산소 보유층; 상기 산소 보유층과 상기 제2 전극 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및 상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고, 상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성할 수 있다.

Description

시냅스 및 이를 포함하는 뉴로모픽 장치{SYNAPSE AND NEUROMORPHIC DEVICE INCLUDING THE SAME}
본 특허 문헌은 인간의 신경계를 모사하는 뉴로모픽 장치 및 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 대용량의 정보를 효율적으로 처리할 수 있는 기술이 요구되고 있다. 특히, 인간의 신경계를 모사하는 뉴로모픽 기술(neuromorphic technology)에 관한 관심이 증대되고 있다. 인간의 신경계에는 수천억 개의 뉴런(neuron)과 뉴런 사이의 접합부인 시냅스(synapse)가 존재한다. 뉴로모픽 기술에서는 이러한 뉴런과 시냅스에 각각 대응하는 뉴런 회로와 시냅스 회로를 설계함으로써 뉴로모픽 장치를 구현하고자 한다. 뉴로모픽 장치는 데이터 분류, 패턴 인식 등 다양한 분야에서 활용될 수 있다.
본 발명의 실시예들이 해결하려는 과제는, 대칭성 및 선형성이 향상된 시냅스 및 이를 포함하는 뉴로모픽 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 시냅스는, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되고, P형 물질을 포함하는 산소 보유층; 상기 산소 보유층과 상기 제2 전극 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및 상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고, 상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성할 수 있다.
위 실시예에 있어서, 상기 시냅스는, 상기 제1 전극 및 상기 제2 전극에 인가되는 전압 또는 전류에 따라, 상기 복수의 반응성 금속층 중 적어도 하나가 상기 산소 이온과 반응하여 대응하는 상기 산소 확산 저지층상기 제1 전극 및 상기 제2 전극을 통하여 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고, 상기 제1 전극 및 상기 제2 전극을 통하여 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행될 수 있다. 상기 리셋 동작시, 상기 P-N 접합에 역방향 전압이 인가되고, 상기 셋 동작시, 상기 P-N 접합에 순방향 전압이 인가될 수 있다. 상기 제1 전극 및 상기 제2 전극을 통하여 상기 리셋 전압보다 작은 크기를 가지면서 상기 제1 극성의 리드 전압이 인가되어 리드 동작이 수행될 수 있다. 상기 리드 동작시, 상기 P-N 접합에 역방향 전압이 인가될 수 있다. 상기 절연성 산화물층의 두께가 증가할수록 전도도가 감소하고, 상기 절연성 산화물층의 두께가 감소할수록 전도도가 증가할 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 두께가 증가하고, 상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 두께가 감소할 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고, 상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 가질 수 있다. 상기 산소 확산 저지층은, 상기 산소 이온의 이동을 완전히 차단하지 않는 두께를 가질 수 있다. 상기 산소 확산 저지층은, 절연 물질, 반도체 물질 또는 이들의 조합을 포함할 수 있다. 상기 제1 및 제2 전극을 통하여 인가되는 제1 극성의 전기적 펄스의 개수가 증가할수록 전도도가 감소하는 억제 동작이 수행되는 경우, 상기 제1 극성과 상이한 제2 극성의 전기적 펄스의 개수가 증가할수록 전도도가 증가하는 강화 동작이 수행될 수 있다. 상기 강화 동작시의 전도도와 상기 억제 동작시의 전도도가 실질적으로 대칭일 수 있다. 상기 강화 동작 및 상기 억제 동작 각각에서, 전도도의 변화율이 실질적으로 일정할 수 있다. 상기 제1 극성의 전기적 펄스 및 상기 제2 극성의 전기적 펄스 각각은, 일정한 폭 및 일정한 크기를 가질 수 있다. 상기 제1 극성의 전기적 펄스 및 상기 제2 극성의 전기적 펄스 각각의 폭 및 크기 중 적어도 하나가 소정 임계값 미만인 경우, 전도도가 변하지 않을 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 제1 뉴런; 제2 뉴런; 상기 제1 뉴런에 연결되고, 제1 방향으로 연장하는 제1 배선; 상기 제2 뉴런에 연결되고, 상기 제1 배선과 교차하도록 제2 방향으로 연장하는 제2 배선; 및 상기 제1 배선과 상기 제2 배선의 사이에서 상기 제1 배선과 상기 제2 배선의 교차점에 위치하는 시냅스를 포함하고, 상기 시냅스는, P형 물질을 포함하는 산소 보유층; 상기 산소 보유층과 상기 제2 배선 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및 상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고, 상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성할 수 있다.
위 실시예에 있어서, 상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고, 상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행될 수 있다. 상기 리셋 동작시, 상기 P-N 접합에 순방향 전압이 인가되고, 상기 셋 동작시, 상기 P-N 접합에 역방향 전압이 인가될 수 있다. 상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 상기 리셋 전압보다 작은 크기를 가지면서 상기 리셋 전압과 동일한 상기 제1 극성의 리드 전압이 인가되어 리드 동작이 수행될 수 있다. 상기 리드 동작시, 상기 P-N 접합에 역방향 전압이 인가될 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록, 상기 절연성 산화물층의 두께가 증가하고, 상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록, 상기 절연성 산화물층의 두께가 감소할 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고, 상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 가질 수 있다.
상술한 본 발명의 실시예들에 의하면, 시냅스의 대칭성 및 선형성을 향상시킬 수 있고 그에 따라 뉴로모픽 장치의 동작 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치 및 그 동작 방법을 설명하기 위한 도면이다.
도 2a 내지 도 2d는 도 1의 각 시냅스에 요구되는 특성을 설명하기 위한 도면이다.
도 3a는 비교예의 시냅스를 설명하기 위한 단면도이고, 도 3b 및 도 3c는 도 3a의 시냅스의 특성을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 시냅스를 설명하기 위한 단면도이다.
도 5a는 도 4의 시냅스의 리셋 동작을 설명하기 위한 단면도이고, 도 5b는 도 4의 시냅스의 셋 동작을 설명하기 위한 단면도이다.
도 6a는 도 4의 시냅스가 고저항 상태인 경우의 리드 동작을 설명하기 위한 단면도이고, 도 6b는 도 4의 시냅스가 저저항 상태인 경우의 리드 동작을 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 패턴 인식 시스템의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치 및 그 동작 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 장치는 복수의 프리 시냅틱 뉴런(presynaptic neuron, 10), 복수의 포스트 시냅틱 뉴런(postsynaptic neuron, 20), 및 복수의 프리 시냅틱 뉴런(10)과 복수의 포스트 시냅틱 뉴런(20) 사이의 각각의 연결을 제공하는 시냅스(30)를 포함할 수 있다.
본 실시예의 뉴로모픽 장치는, 4개의 프리 시냅틱 뉴런(10), 4개의 포스트 시냅틱 뉴런(20) 및 16개의 시냅스(30)를 포함하고 있으나, 이들 개수는 다양하게 변형될 수 있다. 프리 시냅틱 뉴런(10)의 개수가 N개(여기서, N은 2 이상의 자연수임)이고, 포스트 시냅틱 뉴런(20)의 개수가 M개(여기서, M은 2 이상의 자연수이고, N과 같거나 다를 수 있음)인 경우, N*M개의 시냅스(30)가 매트릭스 형태로 배열될 수 있다. 이를 위하여, 복수의 프리 시냅틱 뉴런(10) 각각과 연결되고 제1 방향 예컨대, 가로 방향으로 연장하는 배선(12)과, 복수의 포스트 시냅틱 뉴런(20) 각각과 연결되고 제1 방향과 교차하는 제2 방향 예컨대, 세로 방향으로 연장하는 배선(22)이 제공될 수 있다. 이하, 설명의 편의를 위하여, 제1 방향으로 연장하는 배선(12)을 로우 배선(row line)이라 하고, 제2 방향으로 연장하는 배선(22)을 컬럼 배선(column line)이라 하기로 한다. 복수의 시냅스(30)는 로우 배선(12)과 컬럼 배선(22)의 교차점마다 배치되어 대응하는 로우 배선(12)과 대응하는 컬럼 배선(22)을 서로 연결시킬 수 있다.
프리 시냅틱 뉴런(10)은 신호 예컨대, 특정 데이터에 해당하는 신호를 생성하여 로우 배선(12)으로 보내는 역할을 수행하고, 포스트 시냅틱 뉴런(20)은 시냅스 소자(30)를 거친 시냅틱 신호를 컬럼 배선(22)을 통하여 수신하고 처리하는 역할을 수행할 수 있다. 로우 배선(12)은 프리 시냅틱 뉴런(10)의 액손(axon)에 대응하고, 컬럼 배선(22)은 포스트 시냅틱 뉴런(20)의 덴드라이트(dendrite)에 대응할 수 있다. 그러나, 프리 시냅틱 뉴런인지 포스트 시냅틱 뉴런인지 여부는 다른 뉴런과의 상대적인 관계에 의해 결정될 수 있다. 예컨대, 프리 시냅틱 뉴런(10)이 다른 뉴런과의 관계에서 시냅틱 신호를 수신하는 경우 포스트 시냅틱 뉴런으로 기능할 수 있다. 유사하게, 포스트 시냅틱 뉴런(20)이 다른 뉴런과의 관계에서 신호를 보내는 경우 프리 시냅틱 뉴런으로 기능할 수 있다. 프리 시냅틱 뉴런(10) 및 포스트 시냅틱 뉴런(20)은 CMOS 등 다양한 회로로 구현될 수 있다.
프리 시냅틱 뉴런(10)과 포스트 시냅틱 뉴런(20) 사이의 연결은 시냅스(30)를 통하여 이루어질 수 있다. 여기서, 시냅스(30)는 양단에 인가되는 전기적 펄스 예컨대, 전압 또는 전류에 따라 전기적 전도도(electrical conductance) 혹은 가중치(weight)가 변하는 소자이다.
시냅스(30)는 예컨대, 가변 저항 소자를 포함할 수 있다. 가변 저항 소자는 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자로서, 복수의 저항 상태를 가질 수 있는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 가변 저항 소자 및/또는 시냅스(30)가 고저항 상태에서 저저항 상태로 변하는 동작을 셋(set) 동작이라 하고, 저저항 상태에서 고저항 상태로 변하는 동작을 리셋(reset) 동작이라 할 수 있다.
단, 뉴로모픽 장치의 시냅스(30)는, RRAM, PRAM, FRAM, MRAM 등의 메모리 장치에 이용되는 가변 저항 소자와 달리, 셋 동작과 리셋 동작에서 급격한(abrupt) 저항 변화가 없고, 입력되는 전기적 펄스의 개수에 따라 전도도가 점진적으로 변화하는 아날로그 거동(analog behavior)을 보이는 등, 메모리에서의 가변 저항 소자와 구별되는 여러가지 특성을 갖도록 구현될 수 있다. 이는 메모리에서 가변 저항 소자에 요구되는 특성과 뉴로모픽 장치에서 시냅스(30)에 요구되는 특성이 서로 상이하기 때문이다. 참고로, 메모리에 이용되는 가변 저항 소자는 전기적 펄스가 반복하여 인가되더라도, 셋 동작 또는 리셋 동작이 수행되기 전에는 자신의 전도도를 유지하는 것이 바람직하다. 저저항 상태와 고저항 상태 사이의 구분을 명확하게 하여 서로 다른 데이터를 저장하기 위함이다. 뉴로모픽 장치에 적합한 시냅스(30)의 특성에 관하여는 후술하는 도 2a 내지 도 2d를 참조하여 보다 상세히 설명하기로 한다.
한편, 위와 같은 뉴로모픽 장치의 학습 동작을 예시적으로 설명하면 다음과 같다. 설명의 편의를 위하여, 로우 배선(12)을 위에서부터 제1 로우 배선(12A), 제2 로우 배선(12B), 제3 로우 배선(12C) 및 제4 로우 배선(12D)이라 하고, 컬럼 배선(22)을 왼쪽에서부터 제1 컬럼 배선(22A), 제2 컬럼 배선(22B), 제3 컬럼 배선(22C) 및 제4 컬럼 배선(22D)이라 할 수 있다.
최초 상태에서, 시냅스(30) 전부는 고저항 상태에 있을 수 있다. 시냅스(30)의 적어도 일부가 저저항 상태인 경우, 이들을 고저항 상태로 만드는 초기화 동작이 추가로 필요할 수 있다. 시냅스(30) 각각은 소정의 임계값을 가질 수 있다. 보다 구체적으로, 각 시냅스(30)의 양단에 소정 임계값보다 작은 크기의 전압 또는 전류가 인가되면 시냅스(30)의 전도도는 변하지 않고, 시냅스(30)에 소정 임계값 이상의 전압 또는 전류가 인가되면 시냅스(30)의 전도도는 변화할 수 있다.
이 상태에서, 특정 데이터를 특정 컬럼 배선(22)에 학습하는 동작을 수행하기 위하여, 특정 데이터에 해당하는 입력 신호가 로우 배선(12)으로 들어올 수 있다. 입력 신호는 로우 배선(12) 각각에 대한 전기적 펄스의 인가로 나타날 수 있다. 일례로서, 로우 배선(12)으로 '0011'의 데이터에 해당하는 입력 신호가 들어오는 경우, '0'에 대응하는 로우 배선(12) 예컨대, 제1 및 제2 로우 배선(12A, 12B)에는 전기적 펄스가 인가되지 않고, '1'에 대응하는 로우 배선(12) 예컨대, 제3 및 제4 로우 배선(12C, 12D)에만 전기적 펄스가 인가될 수 있다.
이때, 컬럼 배선(22)은 학습을 위하여 적절한 전압 또는 전류로 구동될 수 있다.
일례로서, 특정 데이터를 학습할 컬럼 배선(22)이 이미 정하여진 경우, 이 컬럼 배선(22)은 '1'에 대응하는 로우 배선(12)과의 교차점에 위치하는 시냅스(30)가 셋 동작시 요구되는 전압(이하, 셋 전압) 이상의 크기를 갖는 전압을 인가받도록 구동되고, 나머지 컬럼 배선(22)은 나머지 시냅스(30)가 셋 전압보다 작은 크기의 전압을 인가받도록 구동될 수 있다. 예컨대, 셋 전압의 크기가 Vset이고, '0011'의 데이터를 학습할 컬럼 배선(22)이 제3 컬럼 배선(22C)으로 정하여진 경우, 제3 컬럼 배선(22C)과 제3 및 제4 로우 배선(12C, 12D)과의 교차점에 위치하는 제1 및 제2 시냅스(30A, 30B)가 Vset 이상의 전압을 인가받도록, 제3 및 제4 로우 배선(12C, 12D)에 인가되는 전기적 펄스의 크기는 Vset 이상일 수 있고 제3 컬럼 배선(22C)에 인가되는 전압은 0V일 수 있다. 그에 따라 제1 및 제2 시냅스(30A, 30B)는 저저항 상태가 될 수 있다. 저저항 상태의 제1 및 제2 시냅스(30A, 30B)의 전도도는 전기적 펄스의 개수가 증가할수록 점진적으로 증가할 수 있다. 제1 및 제2 시냅스(30A, 30B)를 제외한 나머지 시냅스(30)는 Vset 보다 작은 전압을 인가받도록, 나머지 컬럼 배선 즉, 제1, 제2 및 제4 컬럼 배선(22A, 22B, 22D)에 인가되는 전압은 0V와 Vset 사이의 값 예컨대, 1/2Vset의 값을 가질 수 있다. 그에 따라, 제1 및 제2 시냅스(30A, 30B)를 제외한 나머지 시냅스(30)의 저항 상태는 변화하지 않을 수 있다.
위와 같은 방식으로 로우 배선(12) 및 컬럼 배선(22)이 구동되면, 전기적 펄스를 인가받는 시냅스(30) 예컨대, 제3 및 제4 로우 배선(12C, 12D)과 제3 컬럼 배선(22C)의 교차점에 위치하는 제1 및 제2 시냅스(30A, 30B)의 전도도가 점진적으로 증가하면서 이들을 통하여 제3 컬럼 배선(22C)으로 흐르는 전류가 증가할 수 있다. 제3 컬럼 배선(22C)에 흐르는 전류를 측정하여, 이 전류가 소정 임계 전류에 도달하면 제3 컬럼 배선(22C)은 '특정 데이터를 학습한 컬럼 배선' 예컨대, '0011'의 데이터를 학습한 컬럼 배선이 될 수 있다.
다른 일례로서, 특정 데이터를 학습할 컬럼 배선(22)이 정하여져 있지 않을 수도 있다. 이러한 경우, 특정 데이터에 해당하는 전기적 펄스를 로우 배선(12)으로 인가하면서 컬럼 배선(22) 각각에 흐르는 전류를 측정하여 가장 먼저 소정 임계 전류에 도달하는 컬럼 배선(22)이 특정 데이터를 학습한 컬럼 배선(22)이 될 수 있다.
이상으로 설명한 방식에 의하여, 서로 다른 데이터가 서로 다른 컬럼 배선(22)에 각각 학습될 수 있다.
한편, 위의 학습 과정에서는 고저항 상태의 시냅스(30)를 저저항 상태로 변경시키는 셋 동작 및 그 전도도를 증가시키는 동작에 대하여만 설명하였으나, 필요에 따라, 저저항 상태의 시냅스(30)를 다시 고저항 상태로 변경시키는 리셋 동작 및 그 전도도를 감소시키는 동작이 요구될 수도 있다. 예를 들어, 전술한 초기화 동작이 그러하다. 시냅스(30)의 셋 동작 및 전도도 증가시 인가되는 펄스의 극성은, 시냅스(30)의 리셋 동작 및 전도도 감소시 인가되는 펄스의 극성과 반대일 수 있다. 시냅스(30)의 전도도가 증가하는 동작을 강화(potentiation) 동작이라 할 수 있고, 시냅스(30)의 전도도가 감소하는 동작을 억제(depression) 동작라 할 수 있다.
한편, 위와 같은 뉴로모픽 장치에 적합한 시냅스(30)의 특성을 아래의 도 2a 내지 도 2d를 참조하여 보다 구체적으로 설명하기로 한다.
도 2a 내지 도 2d는 도 1의 각 시냅스(30)에 요구되는 특성을 설명하기 위한 도면이다.
구체적으로, 도 2a 및 도 2b는 시냅스(30)에 입력되는 전기적 펄스의 개수에 따른 시냅스(30)의 전도도(G)를 나타낸다. 도 2c는 시냅스(30)의 저항(R) 또는 전도도(G)에 따른 시냅스의 가중치 변화율(△W)을 나타낸다. 도 2d는 시냅스(30)에 인가되는 전압(V)의 크기에 따른 시냅스(30)의 가중치 변화율(△W)을 나타낸다.
도 2a 및 도 2b를 참조하면, 저저항 상태의 시냅스(30)에 대해, 소정 임계값 이상을 갖는 제1 극성의 전압 펄스 예컨대, 음전압의 펄스를 반복하여 인가하는 경우, 시냅스(30)의 전도도(G)는 점차 증가할 수 있다. 시냅스(30)의 전도도(G)가 증가하는 방향을 G+ 방향 또는 강화(potentiation) 방향이라 할 수 있다.
이러한 시냅스(30)에 리셋 전압 이상의 크기를 갖는 제2 극성의 전압 펄스 예컨대, 양전압의 펄스가 인가되면 시냅스(30)의 저항 상태가 고저항 상태로 변하는 리셋 동작이 수행될 수 있다.
고저항 상태의 시냅스(30)에 대해, 제2 극성의 전압 펄스가 반복하여 인가되면, 시냅스(30)의 전도도(G)는 점차 감소할 수 있다. 시냅스(30)의 전도도(G)가 감소하는 방향을 G- 방향 또는 억제(depression) 방향이라 할 수 있다.
이러한 시냅스(30)에 다시 셋 전압 이상의 제1 극성의 전압 펄스가 인가되면, 시냅스(30)의 저항 상태가 저저항 상태로 변하는 셋 동작이 수행될 수 있다.
이때, 펄스의 크기 및 폭이 일정하더라도, 강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)는 실질적으로 대칭이면서, 전도도(G)의 변화율이 실질적으로 일정한 것이 바람직할 수 있다. 다시 말하면, 강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)는 선형성 및 대칭성을 갖는 것이 바람직할 수 있다. 이는, 셋 동작 및 리셋 동작시, 시냅스(30)의 급격한 저항 변화를 방지하기 위함이다. 펄스의 크기 및/또는 폭을 가변시킴으로써 위와 같은 시냅스(30)의 선형성 및 대칭성을 확보하는 것도 고려할 수는 있으나, 다양한 펄스를 생성하기 위해서는 추가적인 회로의 구현이 필요하기 때문에, 면적이나 파워 측면에서 불리할 수 있다. 따라서, 본 시냅스(30)의 구동시 펄스의 크기 및 폭은 일정하게 제어되는 것이 바람직하다.
강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)가 선형성 및 대칭성을 갖는 것은, 가중치의 변화율이 작은 경우(△W1 참조)나 가중치의 변화율이 큰 경우(△W2 참조)에 관계없이 요구될 수 있다. 단, 펄스의 크기 혹은 폭이 충분하지 않은 경우, 펄스의 개수와 관계없이 시냅스(30)의 전도도(G)는 변화하지 않을 수 있다.
도 2c를 참조하면, 시냅스(30)의 현재 상태와 관계 없이, 즉, 시냅스(30)의 현재 저항(R)이나 현재 전도도(G)와 관계 없이, 시냅스(30)의 가중치 변화율(△W)은 실질적으로 일정한 것이 바람직할 수 있다.
도 2d를 참조하면, 소정 임계값 즉, V3 이하의 전압에서 시냅스(30)의 가중치 및/또는 전도도는 가변되지 않을 수 있다. 즉, 시냅스(30)의 가중치 변화율(△W)은 0일 수 있다. 반면, 소정 임계값보다 큰 전압 예컨대, V4 이상의 전압에서 시냅스(30)의 가중치 변화율(△W)은 증가할 수 있다. 이때, 시냅스(30)의 가중치 변화율(△W)은 전압의 크기에 실질적으로 비례하여 증가할 수 있다.
요약하자면, 뉴로모픽 장치의 시냅스(30)는, 전도도(G)가 시냅스(30)의 현재 상태와 관계 없이, 전기적 펄스의 개수에 실질적으로 비례하여 증가 또는 감소하는 특성을 갖고, 강화 동작시 전도도(G)와 억제 동작시 전도도(G)가 실질적으로 대칭인 것이 바람직하다. 여기서, 시냅스(30)의 전도도(G) 변화는 소정 임계값 이상에서만 가능한 것이 바람직하다. 시냅스(30)의 특성이 이에 가까울수록 뉴로모픽 장치의 학습 및 인식 정확도가 증가하는 등 동작 특성이 향상될 수 있기 때문이다.
본 실시예에서는 위와 같은 특성을 최대한 만족시킬 수 있는 시냅스를 구현하고자 한다. 본 실시예의 설명에 앞서, 비교예의 시냅스를 먼저 설명하기로 한다.
도 3a는 비교예의 시냅스를 설명하기 위한 단면도이고, 도 3b 및 도 3c는 도 3a의 시냅스의 특성을 설명하기 위한 도면이다.
도 3a를 참조하면, 비교예의 시냅스(100)는, 제1 전극(110), 제2 전극(140), 제1 전극(110)과 제2 전극(140) 사이에 개재되는 산소 보유층(120), 및 산소 보유층(120)과 제2 전극(140) 사이에 개재되고 산소 보유층(120)의 산소와 반응할 수 있는 반응성 금속층(130)을 포함할 수 있다.
제1 및 제2 전극(110, 140)은 전압 또는 전류 인가를 위한 시냅스(100)의 단부로서, 금속, 금속 질화물 등 다양한 도전 물질로 형성될 수 있다. 제1 전극(110)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 어느 하나와 연결될 수 있고, 제2 전극(140)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 다른 하나와 연결됨으로써, 시냅스(100)는 전기적 펄스로 구동될 수 있다. 제1 및 제2 전극(110, 140) 중 적어도 하나는 생략될 수 있고, 이러한 경우, 로우 배선(12) 또는 컬럼 배선(22)이 제1 전극(110) 또는 제2 전극(140)을 대체할 수 있다.
산소 보유층(120)은 산소를 포함하는 층으로서, Ti, Ni, Al, Nb, Hf, V 등과 같은 전이 금속의 산화물, PCMO, LCMO 등과 같은 페로브스카이트계 산화물 등 다양한 금속의 산화물을 포함할 수 있다.
반응성 금속층(130)은 산소 이온과 반응하여 절연성의 산화물을 형성할 수 있는 층으로서, Al, Ti, Ta, Mo 등의 금속 또는 이 금속의 질화물을 포함할 수 있다.
최초 상태에서, 시냅스(100)는 상대적으로 저저항 상태일 수 있다. 전술한 뉴로모픽 장치의 동작을 위하여 시냅스(100)를 고저항 상태로 만드는 초기화 동작이 필요할 수 있다.
저저항 상태의 시냅스(100)에 제1 및 제2 전극(110, 140)을 통하여 소정 극성의 전압 펄스가 인가되면, 산소 보유층(120) 내의 산소 이온이 반응성 금속층(130) 쪽으로 이동하여 반응성 금속층(130) 내에 포함된 금속과 반응함으로써 반응성 금속층(130)과의 계면에서 절연성 산화물층을 형성할 수 있다. 결과적으로, 시냅스(100)의 저항 상태가 고저항 상태로 변경될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층의 두께가 증가하므로 시냅스(100)의 전도도는 점진적으로 감소할 수 있다.
반대로, 고저항 상태의 시냅스(100)에 반대 극성의 전압 펄스가 인가되면, 산소 보유층(120) 내의 산소 이온은 반응성 금속층(130)의 반대쪽으로 이동하므로, 기 형성된 절연성 산화물층의 두께가 얇아질 수 있다. 결과적으로, 시냅스(100)의 저항 상태가 저저항 상태로 변경될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층의 두께가 감소하므로 시냅스(100)의 전도도는 점진적으로 증가할 수 있다.
이와 같은 방식으로 시냅스(100)가 고저항 상태와 저저항 상태 사이에서 스위칭하면서 전압 펄스에 의하여 산화물층의 두께가 점진적으로 증가 또는 감소하기 때문에, 고저항 상태 및 저저항 상태 각각에서 시냅스(100)의 전도도가 점진적으로 변화하는 아날로그 거동이 보여질 수 있다. 그러나, 도 2a 내지 도 2d에서 설명한 시냅스 특성을 만족시키기에는 부족할 수 있다. 이에 관하여는 도 3b 및 도 3c를 참조하여 설명하기로 한다.
도 3b를 참조하면, 저저항 상태의 시냅스(100)에 제1 극성의 전압 펄스가 인가되는 경우, 전압 펄스의 개수가 증가할수록 시냅스(100)의 전도도(G)가 점진적으로 증가함을 알 수 있다. 그런데, 전도도(G)의 증가율은 저저항 상태로 변경되는 셋 동작 초기에 매우 크고 시간이 지날수록 감소함을 알 수 있다. 따라서, 시냅스(100)의 선형성이 만족되지 않는 문제가 있다.
또한, 저저항 상태의 시냅스(100)에 리셋 전압 이상의 크기를 갖는 제2 극성의 전압 펄스가 인가되면 시냅스(100)의 저항 상태가 고저항 상태로 변하는 리셋 동작이 수행될 수 있다. 고저항 상태의 시냅스(100)에 인가되는 전압 펄스의 개수가 증가할수록 시냅스(100)의 전도도(G)는 점진적으로 감소할 수 있다. 그런데, 리셋 동작시 급격한 전도도(G)의 감소가 발생함을 알 수 있다. 또한, 전도도(G)의 감소율은 리셋 동작 초기에 매우 크고 시간이 지날수록 감소함을 알 수 있다. 리셋 동작 초기의 전도도(G)의 감소 정도는 셋 동작 초기의 전도도(G)의 증가 정도보다 훨씬 더 클 수 있다. 따라서, 시냅스(100)의 선형성 및 대칭성이 만족되지 않는 문제가 있다.
도 3c를 참조하면, 시냅스(100)의 현재 저항(R)에 따라, 시냅스(100)의 가중치 변화율(△W)이 일정하지 않음을 알 수 있다. G+ 방향에서, 시냅스(100)의 현재 저항(R)이 상대적으로 큰 경우 예컨대, R5 혹은 R6의 값을 갖는 경우 시냅스(100)의 가중치 변화율(△W)이 증가할 수 있다. 다시 말하면, 상대적으로 저항(R)이 큰 셋 동작 초기에 시냅스(100)의 전도도 변화율이 클 수 있다. 반대로 G- 방향에서, 시냅스(100)의 현재 저항(R)이 상대적으로 작은 경우 예컨대, R1의 값을 갖는 경우 시냅스(100)의 가중치 변화율(△W)이 증가할 수 있다. 다시 말하면, 상대적으로 저항(R)이 작은 리셋 동작 초기에 시냅스(100)의 전도도 변화율이 클 수 있다. 이는 시냅스(100)의 선형성이 만족되지 않음을 보여준다.
게다가, 동작 초기에 G- 방향에서의 가중치 변화율(△W)이 G+ 방향에서의 가중치 변화율(△W)보다 더 큼을 알 수 있다. 즉, 시냅스(100)의 대칭성이 만족되지 않음을 보여준다.
위와 같은 문제가 발생하는 것은, 셋 동작 및 리셋 동작 각각의 초기에 펄스 개수에 따른 시냅스(100)의 저항 변화율이 크고, 계면 산화물층이 소멸되는 셋 동작에 비하여 계면 산화물층이 생성되는 리셋 동작의 속도가 훨씬 더 크기 때문이다.
본 실시예에서는 비교예의 문제점을 해결할 수 있는 시냅스를 제공하고자 한다.
도 4는 본 발명의 일 실시예에 따른 시냅스를 설명하기 위한 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 시냅스(200)는, 제1 전극(210), 제2 전극(240), 제1 전극(210)과 제2 전극(240) 사이에 개재되는 산소 보유층(220), 산소 보유층(220)과 제2 전극(240) 사이에 개재되는 반응성 금속층(230), 및 반응성 금속층(230)과 산소 보유층(220) 사이에 개재되는 산소 확산 저지층(250)을 포함할 수 있다.
제1 및 제2 전극(210, 240)은 전압 또는 전류 인가를 위한 시냅스(200)의 단부로서, 금속, 금속 질화물 등 다양한 도전 물질로 형성될 수 있다. 제1 전극(210)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 어느 하나와 연결될 수 있고, 제2 전극(240)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 다른 하나와 연결됨으로써, 시냅스(200)는 전기적 펄스로 구동될 수 있다. 제1 및 제2 전극(210, 240) 중 적어도 하나는 생략될 수 있고, 이러한 경우, 로우 배선(12) 또는 컬럼 배선(22)이 제1 전극(210) 또는 제2 전극(240)을 대체할 수 있다.
산소 보유층(220)은 산소를 포함하는 층일 수 있다. 예컨대, 산소 보유층(220)은 Ti, Ni, Al, Nb, Hf, V 등과 같은 전이 금속의 산화물, PCMO, LCMO 등과 같은 페로브스카이트계 산화물 등 다양한 금속의 산화물을 포함할 수 있다. 특히, 본 실시예에서, 산소 보유층(220)은 P형 물질을 포함할 수 있다.
반응성 금속층(230)은 산소 이온과 반응하여 절연성의 산화물을 형성할 수 있는 층으로서, Al, Ti, Ta, Mo 등의 금속 또는 이 금속의 질화물을 포함할 수 있다.
산소 확산 저지층(250)은 산소 보유층(220)과 반응성 금속층(230) 사이에서 산소 보유층(220)으로부터 반응성 금속층(230)으로의 산소 이온 이동을 저지하는 역할을 수행할 수 있다. 산소 확산 저지층(250)은, 산화물, 질화물, 또는 이들의 조합 등 다양한 절연 물질 혹은 반도체 물질로 형성될 수 있다. 특히, 본 실시예에서, 산소 확산 저지층(250)은 N형 물질을 포함할 수 있다. 산소 확산 저지층(250)은 산소 이온의 이동을 완전히 차단하지 않는 것을 전제로 산소 이온의 이동을 방해함으로써, 산소 확산 저지층(250)과의 계면에서 반응성 금속층(230)에 생성되는 절연성 산화물층의 형성 속도를 감소시킬 수 있다. 산소 확산 저지층(250)은 산소 이온의 이동을 완전히 차단하지 않는 얇은 두께 예컨대, 10nm 미만이 두께를 가질 수 있다.
본 실시예에서, 산소 보유층(220)은 P형 물질을 포함하고 산소 보유층(220) 접하는 산소 확산 저지층(250)은 N형 물질을 포함하기 때문에, 산소 보유층(220)과 산소 확산 저지층(250)은 P-N 접합을 형성할 수 있다.
위와 같은 시냅스(200)의 동작 방법을 이하의 도 5a 내지 도 6b를 참조하여 설명하기로 한다.
도 5a는 도 4의 시냅스의 리셋 동작을 설명하기 위한 단면도이고, 도 5b는 도 4의 시냅스의 셋 동작을 설명하기 위한 단면도이다. 도 4의 시냅스(200)가 동작을 시작하기 전, 즉, 최초 상태에서는 산소 보유층(220)과 반응성 금속층(230) 사이에 절연성 산화물층이 형성되지 않은 상태이므로, 시냅스(200)는 저저항 상태일 수 있다.
도 5a를 참조하면, 저저항 상태의 시냅스(200)에 제1 및 제2 전극(210, 240)을 통하여 리셋 전압 이상의 크기를 갖는 소정 극성의 전압 펄스가 인가되면, 산소 보유층(220) 내의 산소 이온이 산소 확산 저지층(250)을 거쳐 반응성 금속층(230) 쪽으로 이동할 수 있다. 그 결과, 산소 확산 저지층(250)과의 계면에서 반응성 금속층(230) 내에 절연성 산화물층(260)이 형성됨으로써, 시냅스(200)의 저항 상태가 고저항 상태로 변경되는 리셋 동작이 수행될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층(260)의 두께가 증가하므로 시냅스(200)의 전도도는 점진적으로 감소할 수 있다. 절연성 산화물층(260)에 의해 형성되는 저항 성분은 시냅스(200)의 우측에 저항 기호로 표기하였다.
이때, 시냅스(200)의 제1 전극(210) 및 제2 전극(240)에 인가되는 전압을 각각 제1 전압(V1) 및 제2 전압(V2)이라 할 때, 리셋 동작을 위하여 제2 전압(V2)은 제1 전압(V1)에 비하여 상대적으로 양의 전압일 수 있다. 예컨대, 제2 전압(V2)은 리셋 전압 이상의 크기를 갖는 양전압일 수 있고, 제1 전압(V1)은 그라운드 전압일 수 있다. 한편, 이러한 전압 인가시, 산소 확산 저지층(250)과 산소 보유층(220)이 형성하는 P-N 접합(시냅스(200) 우측의 다이오드 기호 참조)에는 역방향 전압(시냅스(200) 우측의 화살표 참조)이 인가될 수 있다. 이러한 경우의 효과에 대하여는, 후술하는 도 6a 및 도 6b를 참조하여 보다 상세히 설명하기로 한다.
도 5b를 참조하면, 고저항 상태의 시냅스(200)에 셋 전압 이상의 크기를 가지면서 리셋 동작시 인가되는 전압 펄스와 반대 극성을 갖는 전압 펄스가 인가되면, 산소 이온이 반응성 금속층(230)으로부터 산소 보유층(220) 쪽으로 이동할 수 있다. 그 결과, 반응성 금속층(230) 내에 기 형성된 절연성 산화물층(260)의 두께가 얇아지거나 나아가 절연성 산화물층(260)이 소멸됨으로써, 시냅스(200)의 저항 상태가 저저항 상태로 변경되는 셋 동작이 수행될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층(260)의 두께가 감소하므로 시냅스(200)의 전도도는 점진적으로 증가할 수 있다. 절연성 산화물층(260)이 소멸된 경우, 절연성 산화물층(260)에 의한 저항 성분은 사라질 수 있다.
이때, 시냅스(200)의 제1 전극(210) 및 제2 전극(240)에 인가되는 전압을 각각 제3 전압(V3) 및 제4 전압(V4)이라 할 때, 셋 동작을 위하여 제4 전압(V4)은 제3 전압(V3)에 비하여 상대적으로 음의 전압일 수 있다. 예컨대, 제4 전압(V4)은 셋 전압 이상의 크기를 갖는 음전압일 수 있고, 제3 전압(V3)은 그라운드 전압일 수 있다. 그에 따라, 산소 확산 저지층(250)과 산소 보유층(220)이 형성하는 P-N 접합(시냅스(200) 우측의 다이오드 기호 참조)에는 순방향 전압(시냅스(200) 우측의 화살표 참조)이 인가될 수 있다. 이러한 경우의 효과에 대하여는, 후술하는 도 6a 및 도 6b를 참조하여 보다 상세히 설명하기로 한다.
이와 같은 방식으로 시냅스(200)가 고저항 상태와 저저항 상태 사이에서 스위칭하면서 전압 펄스에 의하여 절연성 산화물층(260)의 두께가 가변되기 때문에, 고저항 상태 및 저저항 상태 각각에서 시냅스(200)의 전도도가 점진적으로 변화하는 아날로그 거동이 보여질 수 있다. 특히, 산소 확산 저지층(250)에 의해 절연성 산화물층(260)의 생성 속도가 감소하기 때문에, 리셋 동작 초기시 급격한 저항 변화를 방지할 수 있고, 전반적으로 리셋 동작의 속도를 감소시킬 수 있다. 결과적으로, 셋 동작에 비하여 리셋 동작시 시냅스(200)의 전도도가 급격히 변화하는 현상이 방지됨으로써, 시냅스(200)의 대칭성이 향상될 수 있다.
도 6a는 도 4의 시냅스가 고저항 상태인 경우의 리드 동작을 설명하기 위한 단면도이고, 도 6b는 도 4의 시냅스가 저저항 상태인 경우의 리드 동작을 설명하기 위한 단면도이다.
도 6a를 참조하면, 고저항 상태 즉, 반응성 금속층(230)과 산소 확산 저지층(250) 사이의 계면에 절연성 산화물층(260)이 형성된 경우의 시냅스(200)에 제1 및 제2 전극(210, 240)을 통하여 리드 전압 펄스가 인가될 수 있다. 리드 전압 펄스의 크기는 리셋 전압 펄스의 크기보다 작을 수 있고, 그 극성은 리셋 전압 펄스의 극성과 실질적으로 동일할 수 있다. 이는 산소 보유층(220)과 산소 확산 저지층(250)이 형성하는 P-N 접합에 역방향 전압이 인가되게 하기 위함이다. 다시 말하면, 시냅스(200)의 제1 전극(210) 및 제2 전극(240)에 인가되는 전압을 각각 제5 전압(V5) 및 제6 전압(V6)이라 할 때, 제6 전압(V6)은 제5 전압(V5)에 비하여 상대적으로 양의 전압일 수 있다. 예컨대, 제6 전압(V6)은 리리셋 전압보다 작은 크기의 소정 양전압일 수 있고, 제5 전압(V5)은 그라운드 전압일 수 있다.
이러한 경우, 전술한 바와 같이, 산소 확산 저지층(250)과 산소 보유층(220)이 형성하는 P-N 접합에는 역방향 전압이 인가될 수 있다. 따라서, 고저항 상태의 시냅스(200)의 저항값이 전반적으로 더 증가할 수 있다. 그에 따라, 펄스 개수에 따른 시냅스(200)의 저항 변화율이 감소할 수 있다. 결과적으로, 리셋 동작 초기에 시냅스(200)의 저항값이 급격히 증가하는 현상이 더 방지될 수 있어, 시냅스(200)의 선형성이 향상될 수 있다.
도 6b를 참조하면, 저저항 상태 즉, 반응성 금속층(230)과 산소 확산 저지층(250) 사이의 계면에 절연성 산화물층(260)이 부존재하는 경우의 시냅스(200)에 제1 및 제2 전극(210, 240)을 통하여 리드 전압 펄스가 인가될 수 있다. 리드 전압 펄스의 크기 및 극성은, 시냅스(200)의 저항 상태와는 무관하게 일정할 수 있다. 즉, 시냅스(200)의 제1 전극(210) 및 제2 전극(240)에 전술한 제5 전압(V5) 및 제6 전압(V6)이 각각 인가될 수 있다.
이러한 경우, 셋 동작시와 달리, 산소 확산 저지층(250)과 산소 보유층(220)이 형성하는 P-N 접합에는 역방향 전압(시냅스(200) 우측의 화살표 참조)이 인가될 수 있다. 따라서, 저저항 상태의 시냅스(200)의 저항값 또한 전반적으로 더 증가할 수 있다. 그에 따라, 펄스 개수에 따른 시냅스(200)의 저항 변화율이 감소할 수 있다. 결과적으로, 셋 동작 초기에 시냅스(200)의 저항값이 급격히 감소하는 현상이 더 방지될 수 있어, 시냅스(200)의 선형성이 향상될 수 있다.
요약하자면, 리드 동작시에 시냅스(200)의 P-N 접합에는 시냅스(200)의 저항 상태와 관계없이 공통적으로 역방향 전압이 인가되기 때문에, 시냅스(200)의 저항값이 전반적으로 증가할 수 있다. 그에 따라, 펄스 개수에 따른 시냅스(200)의 저항 변화율이 감소하여 시냅스(200)의 선형성이 더욱 향상될 수 있다.
전술한 실시예들의 뉴로모픽 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 이에 대해서는 도 7을 참조하여 예시적으로 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 패턴 인식 시스템의 일 예이다. 본 실시예의 패턴 인식 시스템은 음성 인식 시스템(speech recognition system), 영상 인식 시스템(imaging recognition system) 등 다양한 종류의 패턴을 인식하기 위한 시스템일 수 있다. 본 실시예의 패턴 인식 시스템은 전술한 실시예들의 뉴로모픽 장치를 갖도록 구현될 수 있다.
도 7을 참조하면, 본 실시예의 패턴 인식 시스템(400)은 중앙 처리 장치(CPU, 410), 메모리 장치(420), 통신 제어 장치(430), 네트워크(440), 패턴 출력 장치(450), 패턴 입력 장치(460), 아날로그-디지털 변환기(ADC, 470), 뉴로모픽 장치(480), 버스 라인(490) 등을 포함할 수 있다.
중앙 처리 장치(410)는 뉴로모픽 장치(480)의 학습을 위하여 다양한 신호를 생성 및 전달하고, 뉴로모픽 장치(480)로부터의 출력에 따라 음성, 영상 등과 같은 패턴을 인식하기 위한 다양한 처리 및 기능을 수행할 수 있다. 이러한 중앙 처리 장치(410)는 메모리 장치(420), 통신 제어 장치(430), 패턴 출력 장치(450), 아날로그-디지털 변환기(470) 및 뉴로모픽 장치(480)에 버스 라인(490)을 통하여 연결될 수 있다.
메모리 장치(420)는 패턴 인식 시스템(400)에서 저장이 요구되는 다양한 정보를 저장할 수 있으며, 이를 위하여 서로 다른 종류의 메모리들을 포함할 수 있다. 예컨대, 메모리 장치(420)는 롬(ROM, 422), 램(RAM, 424) 등을 포함할 수 있다. 롬(422)은 뉴로모픽 장치(480)의 학습, 패턴 인식 등을 처리하고 제어하기 위하여 중앙 처리 장치(410)에 이용되는 다양한 프로그램 또는 데이터를 저장하는 기능을 수행할 수 있다. ROM(424)은 롬(422)의 프로그램 또는 데이터를 다운로드하여 저장하거나, 또는, 아날로그-디지털 변환기(470)에 의해 변환 및 분석된 음성, 영상 등의 데이터를 저장할 수 있다.
통신 제어 장치(430)는 인식된 음성, 영상 등의 데이터를 네트워크(440)를 통하여 다른 통신 제어 장치와 교환할 수 있다.
패턴 출력 장치(450)는 인식된 음성, 영상 등의 데이터를 다양한 방식으로 출력할 수 있다. 예컨대, 패턴 인식 장치(450)는 프린터, 디스플레이 유닛 등을 포함할 수 있으며, 음성을 파형으로 보여주거나 이미지를 디스플레이할 수 있다.
패턴 입력 장치(460)는 아날로그 형태의 음성, 영상 등을 입력받는 부분으로서, 마이크로폰, 카메라 등을 포함할 수 있다.
아날로그-디지털 변환기(470)는 패턴 입력 장치(460)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환할 수 있고 이 디지털 데이터의 분석을 실행할 수도 있다.
뉴로모픽 장치(480)는 아날로그-디지털 변환기(470)로부터 출력된 데이터를 이용하여 학습, 인식 등을 수행할 수 있고, 인식된 패턴에 대응하는 데이터를 출력할 수 있다. 뉴로모픽 장치(480)는 전술한 실시예들의 뉴로모픽 장치 및 시냅스 중 하나 이상을 포함할 수 있다. 예컨대, 뉴로모픽 장치(480)는 복수의 시냅스를 포함할 수 있고, 복수의 시냅스 각각은, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되고, P형 물질을 포함하는 산소 보유층; 상기 산소 보유층과 상기 제2 전극 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및 상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고, 상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성할 수 있다. 이를 통해 시냅스의 대칭성 및 선형성이 확보될 수 있다. 이로써, 뉴로모픽 장치(480)의 동작 특성이 향상될 수 있고, 그에 따라, 패턴 인식 시스템(400)의 동작 특성이 향상될 수 있다.
기타, 패턴 인식 시스템(400)은 자신의 기능을 적절히 수행하기 위하여 필요한 다른 구성 요소들을 더 포함할 수 있다. 예컨대, 패턴 인식 시스템(400)의 구동을 위한 다양한 파라미터나 셋팅 조건 등을 입력하기 위한 입력 유닛으로서 키보드, 마우스 등을 더 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
200: 시냅스 210: 제1 전극
220: 산소 보유층 230: 반응성 금속층
240: 제2 전극 250: 산소 확산 저지층

Claims (22)

  1. 제1 전극;
    상기 제1 전극과 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 개재되고, P형 물질을 포함하는 산소 보유층;
    상기 산소 보유층과 상기 제2 전극 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및
    상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고,
    상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성하는
    시냅스.
  2. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극을 통하여 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고,
    상기 제1 전극 및 상기 제2 전극을 통하여 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행되는
    시냅스.
  3. 제2 항에 있어서,
    상기 리셋 동작시, 상기 P-N 접합에 역방향 전압이 인가되고,
    상기 셋 동작시, 상기 P-N 접합에 순방향 전압이 인가되는
    시냅스.
  4. 제2 항에 있어서,
    상기 제1 전극 및 상기 제2 전극을 통하여 상기 리셋 전압보다 작은 크기를 가지면서 상기 제1 극성의 리드 전압이 인가되어 리드 동작이 수행되는
    시냅스.
  5. 제4 항에 있어서,
    상기 리드 동작시, 상기 P-N 접합에 역방향 전압이 인가되는
    시냅스.
  6. 제2 항에 있어서,
    상기 절연성 산화물층의 두께가 증가할수록 전도도가 감소하고, 상기 절연성 산화물층의 두께가 감소할수록 전도도가 증가하는
    시냅스.
  7. 제2 항에 있어서,
    상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 두께가 증가하고,
    상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 두께가 감소하는
    시냅스.
  8. 제7 항에 있어서,
    상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고,
    상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖는
    시냅스.
  9. 제1 항에 있어서,
    상기 산소 확산 저지층은,
    상기 산소 이온의 이동을 완전히 차단하지 않는 두께를 갖는
    시냅스.
  10. 제1 항에 있어서,
    상기 산소 확산 저지층은,
    절연 물질, 반도체 물질 또는 이들의 조합을 포함하는
    시냅스.
  11. 제1 항에 있어서,
    상기 제1 및 제2 전극을 통하여 인가되는 제1 극성의 전기적 펄스의 개수가 증가할수록 전도도가 감소하는 억제 동작이 수행되는 경우, 상기 제1 극성과 상이한 제2 극성의 전기적 펄스의 개수가 증가할수록 전도도가 증가하는 강화 동작이 수행되는
    시냅스.
  12. 제11 항에 있어서,
    상기 강화 동작시의 전도도와 상기 억제 동작시의 전도도가 실질적으로 대칭인
    시냅스.
  13. 제11 항에 있어서,
    상기 강화 동작 및 상기 억제 동작 각각에서, 전도도의 변화율이 실질적으로 일정한
    시냅스.
  14. 제11 항에 있어서,
    상기 제1 극성의 전기적 펄스 및 상기 제2 극성의 전기적 펄스 각각은, 일정한 폭 및 일정한 크기를 갖는
    시냅스.
  15. 제11 항에 있어서,
    상기 제1 극성의 전기적 펄스 및 상기 제2 극성의 전기적 펄스 각각의 폭 및 크기 중 적어도 하나가 소정 임계값 미만인 경우, 전도도가 변하지 않는
    시냅스.
  16. 제1 뉴런;
    제2 뉴런;
    상기 제1 뉴런에 연결되고, 제1 방향으로 연장하는 제1 배선;
    상기 제2 뉴런에 연결되고, 상기 제1 배선과 교차하도록 제2 방향으로 연장하는 제2 배선; 및
    상기 제1 배선과 상기 제2 배선의 사이에서 상기 제1 배선과 상기 제2 배선의 교차점에 위치하는 시냅스를 포함하고,
    상기 시냅스는,
    P형 물질을 포함하는 산소 보유층;
    상기 산소 보유층과 상기 제2 배선 사이에 개재되고, 상기 산소 보유층의 산소 이온과 반응할 수 있는 반응성 금속층; 및
    상기 반응성 금속층과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하고, N형 물질을 포함하는 산소 확산 저지층을 포함하고,
    상기 산소 보유층과 상기 산소 확산 저지층은, P-N 접합을 형성하는
    뉴로모픽 장치.
  17. 제16 항에 있어서,
    상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고,
    상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행되는
    뉴로모픽 장치.
  18. 제17 항에 있어서,
    상기 리셋 동작시, 상기 P-N 접합에 순방향 전압이 인가되고,
    상기 셋 동작시, 상기 P-N 접합에 역방향 전압이 인가되는
    뉴로모픽 장치.
  19. 제17 항에 있어서,
    상기 제1 배선 및 상기 제2 배선을 통하여 상기 시냅스에 상기 리셋 전압보다 작은 크기를 가지면서 상기 리셋 전압과 동일한 상기 제1 극성의 리드 전압이 인가되어 리드 동작이 수행되는
    뉴로모픽 장치.
  20. 제19 항에 있어서,
    상기 리드 동작시, 상기 P-N 접합에 역방향 전압이 인가되는
    뉴로모픽 장치.
  21. 제17 항에 있어서,
    상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록, 상기 절연성 산화물층의 두께가 증가하고,
    상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록, 상기 절연성 산화물층의 두께가 감소하는
    뉴로모픽 장치.
  22. 제21 항에 있어서,
    상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고,
    상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖는
    뉴로모픽 장치.
KR1020160146566A 2015-12-30 2016-11-04 시냅스 및 이를 포함하는 뉴로모픽 장치 KR102556818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/389,139 US10565495B2 (en) 2015-12-30 2016-12-22 Synapse and neuromorphic device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562273248P 2015-12-30 2015-12-30
US62/273,248 2015-12-30

Publications (2)

Publication Number Publication Date
KR20170080451A true KR20170080451A (ko) 2017-07-10
KR102556818B1 KR102556818B1 (ko) 2023-07-19

Family

ID=59356477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146566A KR102556818B1 (ko) 2015-12-30 2016-11-04 시냅스 및 이를 포함하는 뉴로모픽 장치

Country Status (1)

Country Link
KR (1) KR102556818B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047341A (ko) * 2004-09-03 2007-05-04 유니티 세미컨덕터 코포레이션 혼성 원자가 전도성 옥사이드를 이용하는 메모리
KR20100011318A (ko) * 2008-07-24 2010-02-03 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
EP2779240A2 (en) * 2013-03-14 2014-09-17 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8946667B1 (en) * 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047341A (ko) * 2004-09-03 2007-05-04 유니티 세미컨덕터 코포레이션 혼성 원자가 전도성 옥사이드를 이용하는 메모리
KR20100011318A (ko) * 2008-07-24 2010-02-03 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
US8946667B1 (en) * 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
EP2779240A2 (en) * 2013-03-14 2014-09-17 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory

Also Published As

Publication number Publication date
KR102556818B1 (ko) 2023-07-19

Similar Documents

Publication Publication Date Title
Burr et al. Neuromorphic computing using non-volatile memory
Woo et al. Optimized programming scheme enabling linear potentiation in filamentary HfO 2 RRAM synapse for neuromorphic systems
US10534840B1 (en) Multiplication using non-volatile memory cells
US7978510B2 (en) Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
US11461620B2 (en) Multi-bit, SoC-compatible neuromorphic weight cell using ferroelectric FETs
US9379319B2 (en) Nonvolatile memory transistor and device including the same
KR20170025715A (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
KR20170045872A (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
US11205117B2 (en) Neuromorphic device having a plurality of synapses blocks
US10679121B2 (en) Synapse and a neuromorphic device including the same
US11157803B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
CN111433792A (zh) 可编程可重置人工神经网络的基于计数器的电阻处理单元
US10565497B2 (en) Synapse and neuromorphic device including the same
US11232824B1 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
Woo et al. Design considerations of selector device in cross-point RRAM array for neuromorphic computing
Indiveri et al. ReRAM‐Based Neuromorphic Computing
US20200387779A1 (en) Neuromorphic device with oxygen scavenging gate
Yu Orientation classification by a winner-take-all network with oxide RRAM based synaptic devices
KR102556818B1 (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
KR20170080452A (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
US20220147796A1 (en) Circuit and method for spike time dependent plasticity
KR102556820B1 (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
Roclin et al. Sneak paths effects in CBRAM memristive devices arrays for spiking neural networks
US10565495B2 (en) Synapse and neuromorphic device including the same
KR20170080473A (ko) 뉴로모픽 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right