KR20170080219A - Display device and inspection method thereof - Google Patents

Display device and inspection method thereof Download PDF

Info

Publication number
KR20170080219A
KR20170080219A KR1020150191524A KR20150191524A KR20170080219A KR 20170080219 A KR20170080219 A KR 20170080219A KR 1020150191524 A KR1020150191524 A KR 1020150191524A KR 20150191524 A KR20150191524 A KR 20150191524A KR 20170080219 A KR20170080219 A KR 20170080219A
Authority
KR
South Korea
Prior art keywords
data
test
link
pads
pad
Prior art date
Application number
KR1020150191524A
Other languages
Korean (ko)
Other versions
KR102495832B1 (en
Inventor
김재복
윤원섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191524A priority Critical patent/KR102495832B1/en
Publication of KR20170080219A publication Critical patent/KR20170080219A/en
Application granted granted Critical
Publication of KR102495832B1 publication Critical patent/KR102495832B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

다수의 링크라인에 대한 불량 검출을 용이하게 수행할 수 있는 표시장치가 제공된다. 표시장치는, 표시패널의 본딩영역에 링크라인 검사회로를 구성하여 표시패널의 링크영역의 다수의 링크라인에 대한 오픈 및 쇼트 불량을 검사함으로써, 칩 온 필름 구조에서 다수의 링크라인의 불량을 용이하게 검출할 수 있다. There is provided a display device capable of easily detecting a defect in a plurality of link lines. The display device can easily detect defects of a plurality of link lines in a chip-on-film structure by constituting a link line inspection circuit in a bonding area of a display panel and inspecting open and short defects with respect to a plurality of link lines of a link area of the display panel .

Description

표시장치 및 이의 검사방법{Display device and inspection method thereof}[0001] Display device and inspection method [0002]

본 발명은 표시장치에 관한 것으로, 특히 칩 온 필름(Chip On Film; COF) 구조의 표시장치에서 링크라인의 불량을 용이하게 검출할 수 있는 표시장치 및 이의 검사방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to a display device and a method of inspecting a display device capable of easily detecting defective link lines in a display device having a chip on film (COF) structure.

평판표시장치로서 현재까지는 액정표시장치(Liquid Crystal Display device; LCD)가 널리 이용되었지만, 액정표시장치는 별도의 광원으로 백라이트가 필요하고, 밝기, 명암비 및 시야각 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기, 명암비 및 시야각 등에서 상대적으로 우수한 유기발광표시장치(Organic Light Emitting diode Display device; OLED)에 대한 관심이 증대되고 있다.Although a liquid crystal display device (LCD) has been widely used as a flat panel display device up to now, a liquid crystal display device requires a backlight as a separate light source and has technical limitations in terms of brightness, contrast ratio, and viewing angle. Accordingly, there is an increasing interest in an organic light emitting diode (OLED) display device (OLED), which is self-emitting and does not require a separate light source and is relatively excellent in brightness, contrast ratio, and viewing angle.

유기발광표시장치는 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 발광소자, 즉 유기발광소자를 구비한다. 유기발광표시장치는 유기발광소자의 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 발광을 일으킴으로써 화상을 표시하는 표시장치이다.The organic light emitting diode display includes a light emitting device, that is, an organic light emitting diode, having a light emitting layer formed between a cathode for injecting electrons and an anode for injecting holes. The organic light emitting diode display is a display device in which electrons generated from a cathode of an organic light emitting diode and holes injected from an anode into a light emitting layer are injected into the light emitting layer to emit light.

도 1은 종래의 유기발광표시장치를 개략적으로 나타내는 도면이다.1 is a schematic view of a conventional organic light emitting diode display.

도 1에 도시된 바와 같이, 종래의 유기발광표시장치(10)는 표시패널(11), 게이트구동회로(13), 데이터구동회로(15) 및 연성회로기판(12)을 포함하여 구성된다. 1, a conventional organic light emitting display 10 includes a display panel 11, a gate driving circuit 13, a data driving circuit 15, and a flexible circuit board 12.

표시패널(11)은 검사영역(T/A), 표시영역(A/A), 링크영역(L/A) 및 본딩영역(B/A)을 포함한다. 표시패널(11)의 표시영역(A/A)을 제외한 나머지 영역은 비표시영역으로, 베젤(bezel) 등에 의해 가려진다.The display panel 11 includes a checking area T / A, a display area A / A, a link area L / A and a bonding area B / A. The remaining area of the display panel 11 except for the display area A / A is a non-display area, which is covered with a bezel or the like.

표시패널(11)의 표시영역(A/A)에는 다수의 게이트라인(미도시) 및 다수의 데이터라인(미도시)에 연결된 다수의 화소(P)가 형성되고, 각 화소(P)는 유기발광소자(미도시)를 포함한다.A plurality of pixels P connected to a plurality of gate lines (not shown) and a plurality of data lines (not shown) are formed in a display area A / A of the display panel 11, And a light emitting element (not shown).

게이트구동회로(13)는 표시영역(A/A)의 양측에 게이트 인 패널(Gate In Panel; GIP) 형태로 구성된다. 게이트구동회로(13)는 표시영역(A/A)의 다수의 게이트라인에 게이트신호를 출력한다. The gate drive circuit 13 is formed in the form of a gate in panel (GIP) on both sides of the display area A / A. The gate drive circuit 13 outputs gate signals to a plurality of gate lines of the display area A / A.

데이터구동회로(15)는 칩(chip) 형태로 구성되어 연성회로기판(12) 상에 칩 온 필름의 형태로 구성된다. 데이터구동회로(15)는 연성회로기판(12)의 다수의 전송라인(미도시) 및 링크영역(L/A)의 다수의 링크라인(LL)을 통해 표시영역(A/A)의 다수의 데이터라인에 데이터전압을 출력한다.The data driving circuit 15 is formed in the form of a chip and is formed on the flexible circuit board 12 in the form of a chip-on film. The data driving circuit 15 is connected to a plurality of transmission lines (not shown) of the display area A / A through a plurality of transmission lines (not shown) of the flexible circuit board 12 and a plurality of link lines LL of the link area L / And outputs the data voltage to the data line.

연성회로기판(12)은 표시패널(11)의 본딩영역(B/A)에 부착되며, 다수의 전송라인이 형성되어 외부회로(미도시)와 연결된다. 연성회로기판(12)은 외부회로에서 제공된 제어신호를 다수의 전송라인을 통해 데이터구동회로(15)에 전달한다. 또, 연성회로기판(12)은 링크영역(L/A)의 다수의 링크라인(LL)을 통해 게이트구동회로(13)에 제어신호를 전달한다.The flexible circuit board 12 is attached to the bonding area B / A of the display panel 11, and a plurality of transmission lines are formed and connected to an external circuit (not shown). The flexible circuit board 12 transfers the control signal provided from the external circuit to the data driving circuit 15 through a plurality of transmission lines. The flexible circuit board 12 transmits control signals to the gate drive circuit 13 through a plurality of link lines LL in the link area L / A.

표시패널(11)의 검사영역(T/A)에는 표시영역(A/A)의 동작 상태를 검사하기 위한 검사회로(14)가 구성된다. 검사회로(14)는 외부장치(미도시)로부터 인가된 검사신호를 다수의 검사라인(TL)을 통해 게이트구동회로(13) 및 표시영역(A/A)의 다수의 화소(P)에 각각 제공한다. 검사회로(14)는 검사신호에 의해 발광되는 표시영역(A/A)의 각 화소(P)의 성능을 검사한다. 검사신호는 게이트구동회로(13)를 동작시키는 제어신호 및 각 화소(P)에 제공되는 데이터전압을 포함한다.The inspection area T / A of the display panel 11 constitutes an inspection circuit 14 for inspecting the operation state of the display area A / A. The inspection circuit 14 applies an inspection signal applied from an external device (not shown) to a plurality of pixels P of the gate drive circuit 13 and the display area A / A through a plurality of inspection lines TL to provide. The inspection circuit 14 checks the performance of each pixel P in the display area A / A to be emitted by the inspection signal. The inspection signal includes a control signal for operating the gate driving circuit 13 and a data voltage supplied to each pixel P. [

이러한 종래의 유기발광표시장치(10)에서는 표시패널(11)의 링크영역(L/A)을 벤딩(bending)시켜 하부 비표시영역의 폭을 줄임으로써 내로우베젤을 구현한다. 이를 위하여, 표시패널(11)의 링크영역(L/A)에서는 무기막 등의 보호층의 두께가 감소되며, 이로 인해 링크영역(L/A)의 벤딩에 따른 곡률반경이 유지된다. 이때, 링크영역(L/A)에 형성된 다수의 링크라인(LL)은 두께가 감소된 보호층에 의해 외부 충격에 오픈(open)되거나 또는 쇼트(short)되는 불량이 발생된다. 이에 따라, 다수의 링크라인(LL)의 오픈 및 쇼트에 따른 불량여부 검사가 필요하다. In the conventional OLED display 10, the width of the lower non-display area is reduced by bending the link area L / A of the display panel 11, thereby realizing a narrow bezel. To this end, the thickness of the protective layer such as the inorganic film is reduced in the link area L / A of the display panel 11, thereby maintaining the radius of curvature resulting from bending of the link area L / A. At this time, a plurality of link lines LL formed in the link area L / A are opened or short-circuited due to the reduced thickness of the protective layer. Accordingly, it is necessary to inspect whether or not the plurality of link lines LL are open due to open and shorts.

그러나, 상술한 유기발광표시장치(10)의 검사회로(14)는 검사영역(T/A), 즉 표시패널(11)의 표시영역(A/A)과 표시패널(11)의 상단 사이의 영역에 배치되므로, 링크영역(L/A)의 다수의 링크라인(LL)의 불량 검사가 불가능하다. However, the inspection circuit 14 of the organic light-emitting display device 10 described above is arranged so that the inspection area T / A between the display area A / A of the display panel 11 and the top of the display panel 11 It is impossible to inspect the plurality of link lines LL in the link area L / A.

즉, 종래의 유기발광표시장치(10)의 검사회로(14)는, 외부장치에서 인가된 검사신호를 게이트구동회로(13) 및 표시영역(A/A)의 다수의 화소(P)로 출력한다. 따라서, 검사회로(14)로부터 출력되는 검사신호는 링크영역(L/A)의 다수의 링크라인(LL)에 전달되지 않으며, 이로 인해 종래의 유기발광표시장치(10)는 다수의 링크라인(LL)의 오픈 또는 쇼트 불량을 검출하지 못한다.That is, the inspection circuit 14 of the conventional organic light emitting display device 10 outputs the inspection signal applied from the external device to the gate drive circuit 13 and the pixels P of the display area A / A do. Therefore, the inspection signal output from the inspection circuit 14 is not transmitted to the plurality of link lines LL of the link area L / A, and thus the conventional OLED display 10 has a large number of link lines LL) of the open / short circuit.

본 발명은 다수의 링크라인에 대한 불량 검출을 용이하게 수행할 수 있는 표시장치 및 이의 검사방법을 제공하고자 하는 데 있다. An object of the present invention is to provide a display device and a method of inspecting the display device that can easily detect defects on a plurality of link lines.

상기 목적을 달성하기 위한 본 발명의 표시장치는, 표시영역, 본딩영역 및 링크영역을 포함하는 표시패널과, 상기 표시패널의 링크영역에서 링크라인의 불량을 검출하는 링크라인 검사회로를 포함한다. According to an aspect of the present invention, there is provided a display device including a display panel including a display area, a bonding area, and a link area, and a link line inspection circuit for detecting a failure of the link line in the link area of the display panel.

표시패널의 표시영역에는 다수의 화소가 구성되고, 본딩영역에는 다수의 패드가 구성되며, 링크영역에는 다수의 링크라인이 구성된다.A plurality of pixels are formed in the display region of the display panel, a plurality of pads are formed in the bonding region, and a plurality of link lines are formed in the link region.

링크라인 검사회로는 표시패널의 본딩영역에 배치되며, 다수의 패드 중 적어도 하나의 패드를 통해 제공된 테스트신호를 다수의 링크라인으로 출력하여 링크라인의 불량을 검출한다.The link line inspection circuit is disposed in a bonding area of the display panel and outputs a test signal provided through at least one of the plurality of pads to a plurality of link lines to detect a failure of the link line.

상기 목적을 달성하기 위한 본 발명의 표시장치의 검사방법은, 표시패널의 다수의 링크라인의 오픈 불량을 검출하는 단계 및 표시패널의 다수의 링크라인의 쇼트 불량을 검출하는 단계를 포함한다. In order to achieve the above object, an inspection method of a display device of the present invention includes detecting an open failure of a plurality of link lines of a display panel, and detecting a short failure of a plurality of link lines of the display panel.

다수의 링크라인의 오픈 불량을 검출하는 단계는, 검사장치로부터 제공된 테스트신호를 표시패널의 다수의 링크라인으로 동시에 출력하여 이루어진다.The step of detecting open failure of a plurality of link lines is performed by simultaneously outputting a test signal provided from the testing apparatus to a plurality of link lines of the display panel.

다수의 링크라인의 쇼트 불량을 검출하는 단계는, 검사장치로부터 제공된 테스트신호를 표시패널의 다수의 링크라인에 번갈아 출력하여 이루어진다. The step of detecting a short failure of a plurality of link lines is performed by alternately outputting a test signal provided from an inspection apparatus to a plurality of link lines of the display panel.

본 발명의 표시장치는, 표시패널의 본딩영역에 링크라인 검사회로를 구성하여 표시패널의 링크영역의 다수의 링크라인에 대한 오픈 및 쇼트 불량을 검사함으로써, 칩 온 필름 구조의 표시장치에서 다수의 링크라인의 불량을 용이하게 검출할 수 있다. The display device of the present invention is characterized in that a link line inspection circuit is formed in a bonding area of a display panel to inspect the open and short defects of a plurality of link lines of a link area of a display panel so that a plurality The failure of the link line can be detected easily.

또한, 표시장치는 링크라인 검사회로를 이용한 링크라인의 오픈 및 쇼트 불량 검사가 종료된 후, 본딩영역에 부착되는 연성회로기판을 이용하여 링크라인 검사회로의 동작을 중단시킴으로써, 표시장치의 제조 공정에서 링크라인 검사회로의 컷팅 공정을 생략할 수 있다. 이에 따라, 표시장치의 제조비용 감소 및 제조공정을 간소화할 수 있다. Further, after the open and short defect inspection of the link line using the link line inspection circuit is completed, the display device stops the operation of the link line inspection circuit using the flexible circuit board attached to the bonding area, The cutting process of the link line inspection circuit can be omitted. Thus, the manufacturing cost of the display device can be reduced and the manufacturing process can be simplified.

도 1은 종래의 유기발광표시장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명에 따른 유기발광표시장치를 나타내는 도면이다.
도 3은 도 2의 하나의 화소에 대한 회로도를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 제2검사회로를 나타내는 도면이다.
도 5는 도 4의 제2검사회로의 동작에 따른 신호 파형을 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 제2검사회로를 나타내는 도면이다.
도 7a 및 도 7b는 도 6의 제2검사회로의 동작에 따른 신호 파형을 나타내는 도면들이다.
도 8은 본 발명의 일 실시예에 따른 제1검사회로를 나타내는 도면이다.
도 9는 본 발명의 유기발광표시장치의 검사동작에 따른 제1검사회로와 제2검사회로의 신호 파형을 나타내는 도면이다.1 is a schematic view of a conventional organic light emitting diode display.
2 is a view illustrating an organic light emitting diode display according to the present invention.
FIG. 3 is a circuit diagram of one pixel in FIG. 2. FIG.
4 shows a second test circuit according to an embodiment of the present invention.
5 is a diagram showing a signal waveform according to the operation of the second inspection circuit of FIG.
6 is a diagram showing a second inspection circuit according to another embodiment of the present invention.
7A and 7B are diagrams showing signal waveforms according to the operation of the second test circuit of FIG.
8 is a diagram illustrating a first test circuit according to an embodiment of the present invention.
9 is a diagram showing signal waveforms of a first inspection circuit and a second inspection circuit according to an inspection operation of the organic light emitting display device of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치에 대해 상세히 설명한다. Hereinafter, a display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 유기발광표시장치를 나타내는 도면이고, 도 3은 도 2의 하나의 화소에 대한 회로도를 나타내는 도면이다.FIG. 2 is a diagram illustrating an organic light emitting diode display according to the present invention, and FIG. 3 is a circuit diagram of one pixel of FIG. 2. Referring to FIG.

도 2 및 도 3을 참조하면, 본 실시예의 유기발광표시장치(100)는 표시패널(110), 이를 구동하는 다수의 구동회로들 및 표시패널(110)을 검사하는 다수의 검사회로들을 포함할 수 있다. 2 and 3, the OLED display 100 of the present embodiment includes a plurality of test circuits for testing the display panel 110, a plurality of driving circuits for driving the same, and the display panel 110 .

표시패널(110)은 검사영역(T/A), 표시영역(A/A), 링크영역(L/A) 및 본딩영역(B/A)을 포함할 수 있다. The display panel 110 may include a test area T / A, a display area A / A, a link area L / A, and a bonding area B / A.

표시패널(110)의 검사영역(T/A)에는 제1검사회로(130)가 배치될 수 있다. 제1검사회로(130)는 표시패널(110)의 각 화소(P)의 동작 상태를 검사할 수 있는 화소성능 검사회로이다. 제1검사회로(130)는 검사장치(미도시)로부터 제공된 테스트신호를 다수의 제1검사라인(TL1)을 통해 게이트구동회로(120) 및 표시패널(110)의 각 화소(P)에 인가한다. 제1검사회로(130)는 테스트신호에 따라 표시패널(110)의 각 화소(P)의 동작성능, 예컨대 화소(P)의 발광휘도를 검사할 수 있다. 이러한 제1검사회로(130)의 구성 및 동작은 후에 도면을 참조하여 상세히 설명한다.The first inspection circuit 130 may be disposed in the inspection area T / A of the display panel 110. [ The first inspection circuit 130 is a pixel performance inspection circuit that can check the operation state of each pixel P of the display panel 110. The first inspection circuit 130 applies a test signal provided from an inspection device (not shown) to each pixel P of the gate driving circuit 120 and the display panel 110 through a plurality of first inspection lines TL1 do. The first inspection circuit 130 can check the operation performance of each pixel P of the display panel 110, for example, the light emission luminance of the pixel P, according to a test signal. The configuration and operation of the first inspection circuit 130 will be described later in detail with reference to the drawings.

표시패널(110)의 표시영역(A/A)에는 다수의 화소(P)가 매트릭스 형태로 배치된다. 다수의 화소(P) 각각은 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)의 교차영역마다 배치될 수 있다. 또한, 표시영역(A/A)에는 다수의 화소(P) 각각에 구동전압(VDD) 및 기저전압(VSS)을 공급하기 위한 전원라인(미도시)이 더 형성될 수 있다. In the display area A / A of the display panel 110, a plurality of pixels P are arranged in a matrix form. Each of the plurality of pixels P may be arranged for each of the intersections of the plurality of gate lines GL and the plurality of data lines DL. Further, a power supply line (not shown) for supplying the driving voltage VDD and the ground voltage VSS to each of the plurality of pixels P may be further formed in the display area A / A.

다수의 화소(P) 각각은 스위칭TFT(ST), 구동TFT(DT), 스토리지커패시터(C) 및 유기발광소자(OLED)를 포함할 수 있다. Each of the plurality of pixels P may include a switching TFT ST, a driving TFT DT, a storage capacitor C, and an organic light emitting diode OLED.

스위칭TFT(ST)는 게이트라인(GL)에 접속되고, 게이트라인(GL)을 통해 인가되는 게이트신호에 따라 스위칭 동작된다. 스위칭TFT(ST)의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 구동TFT(DT)의 게이트전극에 접속된다. 스위칭TFT(ST)는 게이트라인(GL)을 통해 인가되는 게이트신호에 따라 턴-온되며, 데이터라인(DL)을 통해 인가되는 데이터전압을 구동TFT(DT)에 제공할 수 있다. The switching TFT ST is connected to the gate line GL and is switched according to the gate signal applied through the gate line GL. The gate electrode of the switching TFT ST is connected to the gate line GL, the drain electrode thereof is connected to the data line DL, and the source electrode thereof is connected to the gate electrode of the driving TFT DT. The switching TFT ST is turned on in accordance with the gate signal applied through the gate line GL and can supply the data voltage applied through the data line DL to the driving TFT DT.

구동TFT(DT)는 스위칭TFT(ST)로부터 제공된 데이터전압에 따라 스위칭 동작된다. 구동TFT(DT)는 게이트-소스전압(Vgs)에 따라 구동전압(VDD)으로부터 유기발광소자(OLED)에 흐르는 전류, 즉 구동전류(Id)의 크기를 제어할 수 있다. 구동TFT(DT)의 게이트전극은 스위칭TFT(ST)에 접속되고, 드레인전극에는 전원라인을 통해 구동전압(VDD)이 인가되며, 소스전극은 유기발광소자(OLED)의 애노드전극에 접속된다.The driving TFT DT is switched in accordance with the data voltage supplied from the switching TFT ST. The driving TFT DT can control the magnitude of the current flowing from the driving voltage VDD to the organic light emitting element OLED, that is, the driving current Id, in accordance with the gate-source voltage Vgs. A gate electrode of the driving TFT DT is connected to the switching TFT ST, a driving voltage VDD is applied to the drain electrode through a power supply line, and a source electrode thereof is connected to the anode electrode of the organic light emitting device OLED.

스토리지커패시터(C)는 스위칭TFT(ST)로부터 구동TFT(DT)로 인가되는 데이터전압을 표시패널(110)의 1프레임 동안 일정하게 유지시킨다. The storage capacitor C maintains the data voltage applied from the switching TFT ST to the driving TFT DT constant for one frame of the display panel 110. [

유기발광소자(OLED)는 구동TFT(DT)에 접속되며, 구동TFT(DT)로부터 인가되는 구동전류에 따라 소정 휘도를 갖는 광을 발생시킨다. 유기발광소자(OLED)의 애노드전극은 구동TFT(DT)에 접속되고, 캐소드전극에는 전원라인을 통해 기저전압(VSS)이 인가된다.The organic light emitting device OLED is connected to the driving TFT DT and generates light having a predetermined luminance in accordance with the driving current applied from the driving TFT DT. The anode electrode of the organic light emitting diode OLED is connected to the driving TFT DT, and the ground voltage VSS is applied to the cathode electrode through the power supply line.

표시패널(110)의 링크영역(L/A)에는 다수의 링크라인(LL)이 형성될 수 있다. 다수의 링크라인(LL)은 표시패널(110)의 표시영역(A/A)과 본딩영역(B/A) 사이에 형성될 수 있다. 다수의 링크라인(LL)은 게이트링크라인(GLL) 및 데이터링크라인(DLL)을 포함할 수 있다. A plurality of link lines LL may be formed in the link area L / A of the display panel 110. [ A plurality of link lines LL may be formed between the display area A / A and the bonding area B / A of the display panel 110. [ The plurality of link lines LL may include a gate link line GLL and a data link line (DLL).

게이트링크라인(GLL)은 연성회로기판(200)의 다수의 전송라인(미도시)과 게이트구동회로(120) 사이에 형성될 수 있다. 게이트링크라인(GLL)은 연성회로기판(200)으로부터 제공되는 게이트제어신호를 게이트구동회로(120)로 전달할 수 있다. The gate link line GLL may be formed between the plurality of transmission lines (not shown) of the flexible circuit board 200 and the gate driving circuit 120. The gate link line GLL may transfer the gate control signal provided from the flexible circuit board 200 to the gate drive circuit 120. [

데이터링크라인(DLL)은 연성회로기판(200)의 다수의 전송라인과 표시패널(110)의 다수의 데이터라인(DL) 사이에 형성될 수 있다. 데이터링크라인(DLL)은 연성회로기판(200)의 데이터구동회로(250)로부터 제공되는 데이터전압을 다수의 데이터라인(DL)으로 전달할 수 있다. The data link line (DLL) may be formed between a plurality of transmission lines of the flexible circuit board 200 and a plurality of data lines DL of the display panel 110. The data link line (DLL) can transfer the data voltage provided from the data driving circuit 250 of the flexible circuit board 200 to the plurality of data lines DL.

또한, 다수의 링크라인(LL)은 게이트구동회로(120) 및 표시영역(A/A)의 각 화소(P)에 각종 전압들을 전달하기 위한 전원링크라인(미도시)을 더 포함할 수 있다. The plurality of link lines LL may further include a power supply link line (not shown) for transmitting various voltages to the gate drive circuit 120 and each pixel P of the display area A / A .

표시패널(110)의 본딩영역(B/A)에는 연성회로기판(200)이 부착되는 다수의 패드(미도시)가 구성될 수 있다. 다수의 패드에는 연성회로기판(200)의 다수의 전송라인(미도시) 각각의 일단이 대응되어 부착된다. 다수의 패드는 링크영역(L/A)에 형성된 다수의 링크라인(LL) 각각과 대응되어 연결될 수 있다. A plurality of pads (not shown) to which the flexible circuit board 200 is attached may be formed in the bonding area B / A of the display panel 110. One end of each of a plurality of transmission lines (not shown) of the flexible circuit board 200 is correspondingly attached to the plurality of pads. The plurality of pads may be connected to and correspond to each of a plurality of link lines LL formed in the link area L / A.

한편, 표시패널(110)의 링크영역(L/A)은 표시패널(110)의 배면 방향으로 벤딩(bending)된다. 이에, 벤딩 시 곡률반경의 유지를 위하여 링크영역(L/A)에서는 다수의 링크라인(LL) 상에 형성되는 보호층(미도시)의 두께가 타 영역보다 감소된다. 이로 인해, 외부 충격 등으로 인한 다수의 링크라인(LL)의 오픈(open) 또는 쇼트(short) 불량이 발생될 수 있다. On the other hand, the link area L / A of the display panel 110 is bended toward the back surface of the display panel 110. Accordingly, in order to maintain the radius of curvature at the time of bending, the thickness of the protective layer (not shown) formed on the plurality of link lines LL in the link region L / A is reduced compared to other regions. As a result, an open or short failure of a plurality of link lines LL due to an external shock or the like may occur.

이에, 본 실시예의 유기발광표시장치(100)는 표시패널(110)의 본딩영역(B/A)에 제2검사회로(140)가 추가로 구성될 수 있다. 제2검사회로(140)는 표시패널(110)의 다수의 링크라인(LL)의 불량여부를 검사할 수 있는 링크라인 검사회로이다. The organic light emitting display 100 of the present embodiment may further include a second inspection circuit 140 in a bonding area B / A of the display panel 110. The second inspection circuit 140 is a link line inspection circuit that can check whether or not a plurality of link lines LL of the display panel 110 are defective.

제2검사회로(140)는 다수의 제2검사라인(미도시)을 통해 본딩영역(B/A)의 다수의 패드 중 하나 이상의 패드에 접속될 수 있다. 그리고, 접속된 하나 이상의 패드를 통해 링크영역(L/A)의 하나 이상의 링크라인(LL)에 연결될 수 있다. 제2검사회로(140)는 검사장치로부터 제공된 테스트신호를 다수의 제2검사라인(미도시) 및 이에 접속된 패드를 통해 다수의 링크라인(LL)으로 출력할 수 있다. 이러한 제2검사회로(140)의 구성 및 동작은 후에 도면을 참조하여 상세히 설명한다.The second test circuit 140 may be connected to one or more of the plurality of pads of the bonding area B / A via a plurality of second test lines (not shown). And may be connected to one or more link lines (LL) of the link area (L / A) through one or more connected pads. The second test circuit 140 may output the test signal provided from the test apparatus to the plurality of link lines LL through a plurality of second test lines (not shown) and pads connected thereto. The configuration and operation of the second inspection circuit 140 will be described later in detail with reference to the drawings.

다수의 구동회로들은 게이트구동회로(120) 및 데이터구동회로(250)를 포함할 수 있다. The plurality of driving circuits may include a gate driving circuit 120 and a data driving circuit 250.

게이트구동회로(120)는 표시영역(A/A)의 적어도 일측에 게이트 인 패널(Gate In Panel; GIP)의 형태로 구성될 수 있다. 게이트구동회로(120)는 연성회로기판(200)의 다수의 전송라인 및 링크영역(L/A)의 다수의 게이트링크라인(GLL)을 통해 제공되는 게이트제어신호에 따라 게이트신호를 생성할 수 있다. 게이트구동회로(120)는 게이트신호를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. The gate driving circuit 120 may be formed in the form of a gate in panel (GIP) on at least one side of the display area A / A. The gate drive circuit 120 can generate a gate signal according to a gate control signal provided through a plurality of transmission lines of the flexible circuit board 200 and a plurality of gate link lines GLL of a link area L / have. The gate driving circuit 120 may sequentially output the gate signal to the plurality of gate lines GL of the display area A / A.

데이터구동회로(250)는 연성회로기판(200) 상에 칩 온 필름(Chip On Film; COF)의 형태로 구성될 수 있다. 데이터구동회로(250)는 연성회로기판(200)의 다수의 전송라인을 통해 제공되는 데이터제어신호에 따라 데이터전압을 생성할 수 있다. 데이터구동회로(250)는 데이터전압을 다수의 데이터링크라인(DLL)을 통해 표시영역(A/A)의 다수의 데이터라인(DL)에 출력할 수 있다.The data driving circuit 250 may be formed on the flexible circuit board 200 in the form of a chip on film (COF). The data driving circuit 250 may generate a data voltage according to a data control signal provided through a plurality of transmission lines of the flexible circuit board 200. [ The data driving circuit 250 can output the data voltage to a plurality of data lines DL of the display area A / A through a plurality of data link lines (DLL).

연성회로기판(200)은 일측이 표시패널(110)의 본딩영역(B/A)에 본딩되고, 타측이 외부시스템에 연결된다. 연성회로기판(200)에는 다수의 전송라인이 형성될 수 있다. 연성회로기판(200)은 외부시스템으로부터 다수의 전송라인을 통해 제공되는 제어신호, 예컨대 게이트제어신호 및 데이터제어신호를 각각 게이트구동회로(120) 및 데이터구동회로(250)로 전달할 수 있다. 또한, 연성회로기판(200)은 데이터구동회로(250)로부터 출력된 데이터전압을 다수의 전송라인을 통해 본딩영역(B/A)으로 전달할 수 있다.One side of the flexible circuit board 200 is bonded to a bonding area B / A of the display panel 110, and the other side is connected to an external system. A plurality of transmission lines may be formed on the flexible circuit board 200. The flexible circuit board 200 may transmit control signals, for example, gate control signals and data control signals, provided through a plurality of transmission lines from an external system to the gate driving circuit 120 and the data driving circuit 250, respectively. In addition, the flexible circuit board 200 can transmit the data voltage output from the data driving circuit 250 to the bonding area B / A through a plurality of transmission lines.

도 4는 본 발명의 일 실시예에 따른 제2검사회로를 나타내는 도면이고, 도 5는 도 4의 제2검사회로의 동작에 따른 신호 파형을 나타내는 도면이다.FIG. 4 is a diagram showing a second inspection circuit according to an embodiment of the present invention, and FIG. 5 is a diagram showing a signal waveform according to the operation of the second inspection circuit of FIG.

도 2 및 도 4를 참조하면, 표시패널(110)의 본딩영역(B/A)에는 패드부(150) 및 제2검사회로(140)가 각각 배치될 수 있다. Referring to FIGS. 2 and 4, the pad portion 150 and the second inspection circuit 140 may be disposed in the bonding area B / A of the display panel 110, respectively.

패드부(150)는 연성회로기판(200)의 각 전송라인의 일단이 부착되는 다수의 패드, 예컨대 다수의 전원패드(VP1, VP2), 다수의 데이터패드(DP1~DP4) 및 다수의 테스트패드(TP1, TP2)를 포함할 수 있다. The pad unit 150 includes a plurality of pads to which one end of each transmission line of the flexible circuit board 200 is attached, for example, a plurality of power pads VP1 and VP2, a plurality of data pads DP1 to DP4, (TP1, TP2).

다수의 전원패드(VP1, VP2)는 링크영역(L/A)의 다수의 링크라인(LL) 중 하나 이상의 전원링크라인(VLL)에 접속된다. 다수의 전원패드(VP1, VP2)는 연성회로기판(200)의 전원전송라인을 통해 제공된 전원신호, 예컨대 기저전압(VSS) 및 게이트로우전압(VGL)을 전원링크라인(VLL)으로 출력할 수 있다. 기저전압(VSS)은 제1전원패드(VP1) 및 전원링크라인(VLL)을 통해 표시영역(A/A)의 전원라인에 제공된다. 게이트로우전압(VGL)은 제2전원패드(VP2) 및 전원링크라인(VLL)을 통해 게이트구동회로(120)에 제공된다. The plurality of power supply pads VP1 and VP2 are connected to at least one power supply link line VLL among the plurality of link lines LL in the link area L / A. A plurality of power supply pads VP1 and VP2 can output a power supply signal provided through the power supply transmission line of the flexible circuit board 200 to the power supply line VLL such as a base low voltage VSS and a gate low voltage VGL have. The ground voltage VSS is provided to the power supply line of the display area A / A through the first power supply pad VP1 and the power supply link line VLL. The gate low voltage VGL is supplied to the gate drive circuit 120 through the second power supply pad VP2 and the power supply line VLL.

다수의 데이터패드(DP1~DP4)는 링크영역(L/A)의 다수의 링크라인(LL) 중 하나 이상의 데이터링크라인(DLL)에 접속된다. 다수의 데이터패드(DP1~DP4)는 연성회로기판(200)의 데이터전송라인을 통해 제공된 데이터전압을 데이터링크라인(DLL)으로 출력할 수 있다. 데이터전압은 다수의 데이터패드(DP1~DP4) 및 데이터링크라인(DLL)을 통해 표시영역(A/A)의 다수의 데이터라인(DL)에 제공된다. The plurality of data pads DP1 to DP4 are connected to at least one data link line (DLL) of the plurality of link lines LL of the link area L / A. The plurality of data pads DP1 to DP4 can output the data voltage provided through the data transmission line of the flexible circuit board 200 to the data link line (DLL). The data voltage is provided to the plurality of data lines DL of the display area A / A through the plurality of data pads DP1 to DP4 and the data link line DLL.

다수의 테스트패드(TP1, TP2)는 다수의 제2검사라인(TL2)을 통해 제2검사회로(140)에 접속된다. 다수의 테스트패드(TP1, TP2)는 검사장치로부터 인가된 테스트신호를 다수의 제2검사라인(TL2)을 통해 제2검사회로(140)로 출력할 수 있다. 다수의 테스트패드(TP1, TP2)는 제2-1검사라인(TL2-1)을 통해 제2검사회로(140)에 접속된 제1테스트패드(TP1) 및 제2-2검사라인(TL2-2)을 통해 제2검사회로(140)에 접속된 제2테스트패드(TP2)를 포함할 수 있다. A plurality of test pads TP1 and TP2 are connected to the second test circuit 140 through a plurality of second test lines TL2. The plurality of test pads TP1 and TP2 may output the test signal applied from the testing apparatus to the second inspection circuit 140 through the plurality of second inspection lines TL2. The plurality of test pads TP1 and TP2 are connected to the first test pad TP1 and the second test line TL2- And a second test pad TP2 connected to the second test circuit 140 via a second test pad TP2.

제2검사회로(140)는 검사장치로부터 다수의 테스트패드 (TP1, TP2)를 통해 인가되는 신호에 의해 스위칭 동작되는 제1TFT(T1) 내지 제4TFT(T4)를 포함할 수 있다. 본 실시예는 제2검사회로(140)가 제1데이터패드(DP1) 내지 제4데이터패드(DP4)와 대응되어 연결된 제1TFT(T1) 내지 제4TFT(T4)를 포함하는 구성을 예로 도시하고 설명한다. 그러나, 제2검사회로(140)는 다수의 데이터패드(DP1~DP4) 각각에 대응되어 연결된 다수의 스위칭소자를 포함할 수 있다. The second inspection circuit 140 may include first to fourth TFTs Tl to T4 which are switched by a signal applied through a plurality of test pads TP1 and TP2 from the inspection apparatus. The present embodiment illustrates a configuration in which the second test circuit 140 includes first to fourth TFTs T4 to T4 connected in correspondence with the first to fourth data pads DP1 to DP4 Explain. However, the second inspection circuit 140 may include a plurality of switching elements corresponding to the plurality of data pads DP1 to DP4, respectively.

제2검사회로(140)의 제1TFT(T1) 내지 제4TFT(T4)는 제1데이터패드(DP1) 내지 제4데이터패드(DP4)에 각각 대응되어 연결되고, 스위칭 동작에 따라 소정의 테스트신호를 다수의 데이터패드(DP1~DP4)로 출력할 수 있다. The first to fourth TFTs Tl to T4 of the second test circuit 140 are connected to the first data pad DP1 to the fourth data pad DP4 and are connected to each other. To the plurality of data pads DP1 to DP4.

제1TFT(T1)는 게이트전극이 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 접속되고, 소스전극이 제2-1검사라인(TL2-1)을 통해 제1테스트패드(TP1)에 접속되며, 드레인전극이 제1데이터패드(DP1)에 접속된다. 제1TFT(T1)는 제2테스트패드(TP2)를 통해 제공된 인에이블신호에 의해 턴-온되고, 제1테스트패드(TP1)를 통해 제공된 테스트신호를 제1데이터패드(DP1)로 출력한다. The first TFT T1 has a gate electrode connected to the second test pad TP2 through the 2-2 test line TL2-2 and a source electrode connected to the second test line TP2 via the 2-1 test line TL2-1. 1 test pad TP1, and the drain electrode is connected to the first data pad DP1. The first TFT T1 is turned on by the enable signal provided through the second test pad TP2 and outputs a test signal provided through the first test pad TP1 to the first data pad DP1.

제2TFT(T2)는 게이트전극이 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 접속되고, 소스전극이 제2-1검사라인(TL2-1)을 통해 제1테스트패드(TP1)에 접속되며, 드레인전극이 제1데이터패드(DP1)에 접속된다. 제2TFT(T2)는 제2테스트패드(TP2)를 통해 제공된 인에이블신호에 의해 턴-온되고, 제1테스트패드(TP1)를 통해 제공된 테스트신호를 제2데이터패드(DP2)로 출력한다. The second TFT T2 has a gate electrode connected to the second test pad TP2 through the second test line TL2-2 and a source electrode connected to the second test pad TP2 through the second test line TL2-1. 1 test pad TP1, and the drain electrode is connected to the first data pad DP1. The second TFT T2 is turned on by an enable signal provided through the second test pad TP2 and outputs a test signal provided through the first test pad TP1 to the second data pad DP2.

제3TFT(T3)는 게이트전극이 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 접속되고, 소스전극이 제2-1검사라인(TL2-1)을 통해 제1테스트패드(TP1)에 접속되며, 드레인전극이 제1데이터패드(DP1)에 접속된다. 제3TFT(T3)는 제2테스트패드(TP2)를 통해 제공된 인에이블신호에 의해 턴-온되고, 제1테스트패드(TP1)를 통해 제공된 테스트신호를 제3데이터패드(DP3)로 출력한다. The third TFT T3 has the gate electrode connected to the second test pad TP2 through the second 2-2 test line TL2-2 and the source electrode connected to the second test line TP2 via the 2-1 test line TL2-1. 1 test pad TP1, and the drain electrode is connected to the first data pad DP1. The third TFT T3 is turned on by the enable signal provided through the second test pad TP2 and outputs the test signal provided through the first test pad TP1 to the third data pad DP3.

제4TFT(T4)는 게이트전극이 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 접속되고, 소스전극이 제2-1검사라인(TL2-1)을 통해 제1테스트패드(TP1)에 접속되며, 드레인전극이 제1데이터패드(DP1)에 접속된다. 제4TFT(T4)는 제2테스트패드(TP2)를 통해 제공된 인에이블신호에 의해 턴-온되고, 제1테스트패드(TP1)를 통해 제공된 테스트신호를 제4데이터패드(DP4)로 출력한다. The fourth TFT T4 has a gate electrode connected to the second test pad TP2 through the second test line TL2-2 and a source electrode connected to the second test line TP2 via the second test line TL2-1. 1 test pad TP1, and the drain electrode is connected to the first data pad DP1. The fourth TFT T4 is turned on by the enable signal provided through the second test pad TP2 and outputs the test signal provided through the first test pad TP1 to the fourth data pad DP4.

이와 같이, 제2검사회로(140)의 제1TFT(T1) 내지 제4TFT(T4)는 각각의 게이트전극이 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 공통으로 접속된다. 이에 따라, 제1TFT(T1) 내지 제4TFT(T4)는 각 게이트전극에 인가되는 인에이블신호에 의한 턴-온되고, 제1테스트패드(TP1)로부터 제공된 테스트신호를 제1데이터패드(DP1) 내지 제4데이터패드(DP4)에 동시에 출력할 수 있다. Thus, the first TFT (T1) to the fourth TFT (T4) of the second test circuit 140 are connected in common to the second test pad TP2 through the second 2-2 test line TL2-2. Respectively. Accordingly, the first to fourth TFTs T4 to T4 are turned on by the enable signal applied to each gate electrode, and the test signal supplied from the first test pad TP1 is applied to the first data pad DP1, To the fourth data pad DP4.

제2검사회로(140)에서 출력된 테스트신호는 제1데이터패드(DP1) 내지 제4데이터패드(DP4)를 통해 이에 연결된 다수의 링크라인, 예컨대 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)에 동시에 인가된다. 이때, 제2검사회로(140)는 제1데이터패드(DP1) 내지 제4데이터패드(DP4)에 표시패널(110)의 적어도 1프레임 동안 테스트신호를 출력할 수 있다. The test signal output from the second test circuit 140 is supplied to a plurality of link lines connected to the first data pad DP1 through the fourth data pad DP4, Are simultaneously applied to the link line (DLL4). At this time, the second test circuit 140 may output a test signal for at least one frame of the display panel 110 to the first data pad DP1 to the fourth data pad DP4.

도 5를 참조하면, 표시패널(110)의 1프레임 동안, 게이트구동회로(120)는 제1검사회로(130)에 의해 동작되어 다수의 게이트신호(GS)를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력한다. 5, during one frame of the display panel 110, the gate driving circuit 120 is operated by the first checking circuit 130 to generate a plurality of gate signals GS in the display area A / A And sequentially outputs the data to the plurality of gate lines GL.

또한, 검사장치는 하이레벨의 인에이블신호(DATA_EN) 및 하이레벨의 테스트신호(DATA_T)를 표시패널(110)의 1프레임 동안 제1테스트패드(TP1) 및 제2테스트패드(TP2)에 인가한다.The testing apparatus applies the high level enable signal DATA_EN and the high level test signal DATA_T to the first test pad TP1 and the second test pad TP2 during one frame of the display panel 110 do.

이에 따라, 제2검사회로(140)의 제1TFT(T1) 내지 제4TFT(T4)는 하이레벨의 인에이블신호(DATA_EN)에 의해 동시에 턴-온되고, 하이레벨의 테스트신호(DATA_T)를 제1데이터패드(DP1) 내지 제4데이터패드(DP4)로 동시에 출력한다. Accordingly, the first to fourth TFTs Tl to T4 of the second test circuit 140 are simultaneously turned on by the high level enable signal DATA_EN, and the high level test signal DATA_T is turned on 1 data pad DP1 to the fourth data pad DP4.

제2검사회로(140)로부터 출력된 테스트신호(DATA_T)는 제1데이터패드(DP1) 내지 제4데이터패드(DP4)를 통해 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)에 출력된다. 또한, 테스트신호(DATA_T)는 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)을 통해 표시영역(A/A)의 제1데이터라인(DL1) 내지 제4데이터라인(DL4)에 출력될 수 있다. The test signal DATA_T output from the second test circuit 140 is applied to the first data link line DLL1 through the fourth data link line DLL4 through the first data pad DP1 through the fourth data pad DP4. . The test signal DATA_T is applied to the first data line DL1 to the fourth data line DL4 of the display area A / A through the first data link line DLL1 through the fourth data link line DLL4. As shown in FIG.

상술한 제2검사회로(140)의 동작에 의해, 표시패널(110)의 표시영역(A/A)의 다수의 화소(P)는 발광된다. 이때, 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 적어도 하나의 링크라인에서 오픈 불량이 발생되면, 해당 링크라인 및 데이터라인에 연결된 화소(P)는 발광되지 않는다. 따라서, 제2검사회로(140)는 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 오픈 불량이 발생된 적어도 하나의 링크라인을 검출할 수 있다. The plurality of pixels P in the display area A / A of the display panel 110 emit light by the operation of the second inspection circuit 140 described above. At this time, if an open fault occurs in at least one of the first data link line DLL1 through the fourth data link line DLL4, the pixel P connected to the link line and the data line does not emit light. Accordingly, the second test circuit 140 can detect at least one link line in which an open fault has occurred in the first data link line DLL1 through the fourth data link line DLL4.

한편, 제2검사회로(140)는 다수의 링크라인(LL)의 오픈 불량을 검사하는 동안에만 동작된다. 이에, 본 실시예의 제2검사회로(140)는 링크라인의 불량검사가 종료된 후, 패드부(150)에 부착되는 연성회로기판(200)에 의해 검사동작을 중단할 수 있다. On the other hand, the second inspection circuit 140 is operated only while inspecting the open failure of the plurality of link lines LL. Accordingly, the second inspection circuit 140 of this embodiment can stop the inspection operation by the flexible circuit board 200 attached to the pad unit 150 after the defect inspection of the link line is completed.

좀 더 구체적으로 설명하면, 제2검사회로(140)에 의한 링크라인 검사가 종료되면, 패드부(150)의 다수의 패드에는 연성회로기판(200)의 다수의 전송라인의 일단이 대응되어 부착된다. 이때, 패드부(150)의 제1테스트패드(TP1)는 인접된 제1전원패드(VP1)와 함께 연성회로기판(200)의 제1전원전송라인의 일단에 부착될 수 있다. 또한, 제2테스트패드(TP2)는 인접된 제2전원패드(VP2)와 함께 연성회로기판(200)의 제2전원전송라인의 일단에 부착될 수 있다. 이에 따라, 제1테스트패드(TP1)에는 제1전원전송라인을 통해 기저전압(VSS)이 인가되고, 제2테스트패드(TP2)에는 제2전원전송라인을 통해 게이트로우전압(VGL)이 인가된다. 따라서, 제2검사회로(140)의 제1TFT(T1) 내지 제4TFT(T4)는 각 게이트전극에 인가되는 게이트로우전압(VGL)에 의해 턴-오프 되므로, 제2검사회로(140)는 동작되지 않게 된다. More specifically, when the inspection of the link line by the second inspection circuit 140 is completed, one end of a plurality of transmission lines of the flexible circuit board 200 corresponds to a plurality of pads of the pad unit 150, do. At this time, the first test pad TP1 of the pad unit 150 may be attached to one end of the first power supply line of the FPC 200 together with the adjacent first power supply pad VP1. The second test pad TP2 may be attached to one end of the second power supply line of the flexible circuit board 200 together with the adjacent second power supply pad VP2. Accordingly, the ground voltage VSS is applied to the first test pad TP1 through the first power supply line and the gate low voltage VGL is applied to the second test pad TP2 through the second power supply line. do. Therefore, the first to fourth TFTs Tl to T4 of the second inspection circuit 140 are turned off by the gate low voltage VGL applied to each gate electrode, .

이와 같이, 본 실시예의 제2검사회로(140)는 링크라인의 오픈 불량 검사가 종료된 후, 패드부(150)에 연성회로기판(200)이 부착됨으로써 검사동작이 중단된다. 따라서, 본 발명의 유기발광표시장치(100)는 링크라인의 불량 검사 후, 제2검사회로(140)의 연결을 컷팅(cutting)하는 레이저 트리밍(Trimming) 등의 추가 공정을 생략될 수 있다.As described above, in the second inspection circuit 140 of this embodiment, after the open faulty inspection of the link line is completed, the inspection operation is stopped by attaching the flexible circuit board 200 to the pad portion 150. Therefore, the organic light emitting diode display 100 of the present invention may be omitted from the additional process such as laser trimming for cutting the connection of the second inspection circuit 140 after the defect of the link line is inspected.

상술한 바와 같이, 본 실시예의 유기발광표시장치(100)는 표시패널(110)의 본딩영역(B/A)에 다수의 패드와 연결되는 제2검사회로(140)를 추가로 구성함으로써, 칩 온 필름 구조의 유기발광표시장치(100)에서 표시패널(110)의 다수의 링크라인(LL)의 오픈 불량을 용이하게 검출할 수 있다. As described above, the OLED display 100 of the present embodiment further includes a second inspection circuit 140 connected to a plurality of pads in a bonding area B / A of the display panel 110, It is possible to easily detect the open failure of the plurality of link lines LL of the display panel 110 in the organic light emitting diode display device 100 of the ON film structure.

또한, 유기발광표시장치(100)는 제2검사회로(140)를 이용한 링크라인 오픈 불량 검사가 종료된 후, 다수의 패드에 부착되는 연성회로기판(200)을 이용하여 제2검사회로(140)의 동작을 중단시킴으로써, 추가적인 컷팅 공정을 생략되어 제조비용 감소 및 제조공정을 간소화할 수 있다. The organic light emitting display 100 may further include a second inspection circuit 140 using a flexible circuit board 200 attached to a plurality of pads after the link line open defect inspection using the second inspection circuit 140 is completed, ), The additional cutting process can be omitted, and the manufacturing cost can be reduced and the manufacturing process can be simplified.

도 6은 본 발명의 다른 실시예에 따른 제2검사회로를 나타내는 도면이고, 도 7a 및 도 7b는 도 6의 제2검사회로의 동작에 따른 신호 파형을 나타내는 도면들이다.FIG. 6 is a diagram showing a second test circuit according to another embodiment of the present invention, and FIGS. 7A and 7B are diagrams showing signal waveforms according to the operation of the second test circuit of FIG.

이하에서는, 표시패널(110)의 다수의 링크라인(LL)의 오픈 불량 및 쇼트 불량을 모두 검출할 수 있는 제2검사회로(141)에 대해 상세히 설명한다. 도 6에 도시된 제2검사회로(141)는 앞서 도 4에서 설명된 제2검사회로(140)와 대비하여 패드부(151)에 구성된 3개의 테스트패드(TP1~TP3)를 통해 테스트신호가 제공되는 것을 제외하고, 실질적으로 유사한 구성을 갖는다. 이에 따라, 동일부재에 대한 상세한 설명은 생략한다.Hereinafter, the second inspection circuit 141 capable of detecting both open failure and short failure of the plurality of link lines LL of the display panel 110 will be described in detail. The second test circuit 141 shown in FIG. 6 is configured to test signals through three test pads TP1 to TP3 formed on the pad portion 151 in comparison with the second test circuit 140 described with reference to FIG. 4 Except that it is provided with a substantially similar configuration. Accordingly, detailed description of the same members will be omitted.

도 2 및 도 6을 참조하면, 표시패널(110)의 본딩영역(B/A)에는 패드부(151) 및 제2검사회로(141)가 배치될 수 있다. Referring to FIGS. 2 and 6, the pad portion 151 and the second inspection circuit 141 may be disposed in the bonding area B / A of the display panel 110.

패드부(151)는 연성회로기판(200)이 부착되는 다수의 전원패드(VP1, VP2), 다수의 데이터패드(DP1~DP4) 및 다수의 테스트패드(TP1, TP2)를 포함할 수 있다. The pad unit 151 may include a plurality of power pads VP1 and VP2 to which the flexible circuit board 200 is attached and a plurality of data pads DP1 to DP4 and a plurality of test pads TP1 and TP2.

다수의 전원패드(VP1, VP2)는 다수의 전원링크라인(VLL)에 접속된다. 다수의 전원패드(VP1, VP2)는 연성회로기판(200)의 전원전송라인을 통해 제공된 기저전압(VSS) 및 게이트로우전압(VGL)을 전원링크라인(VLL)으로 출력할 수 있다. A plurality of power supply pads VP1 and VP2 are connected to a plurality of power supply link lines VLL. The plurality of power supply pads VP1 and VP2 can output the base low voltage VSS and the gate low voltage VGL provided through the power supply transmission line of the flexible circuit board 200 to the power supply link line VLL.

다수의 데이터패드(DP1~DP4)는 다수의 데이터링크라인(DLL)에 접속된다. 다수의 데이터패드(DP1~DP4)는 연성회로기판(200)의 데이터전송라인을 통해 제공된 데이터전압을 데이터링크라인(DLL)으로 출력할 수 있다. The plurality of data pads DP1 to DP4 are connected to a plurality of data link lines (DLL). The plurality of data pads DP1 to DP4 can output the data voltage provided through the data transmission line of the flexible circuit board 200 to the data link line (DLL).

다수의 테스트패드(TP1~TP3)는 다수의 제2검사라인(TL2)을 통해 제2검사회로(141)에 접속된다. 다수의 테스트패드(TP1~TP3)는 검사장치로부터 인가된 테스트신호를 다수의 제2검사라인(TL2)을 통해 제2검사회로(141)로 출력할 수 있다. 다수의 테스트패드(TP1~TP3)는 제2-1검사라인(TL2-1)을 통해 제2검사회로(141)에 접속된 제1테스트패드(TP1), 제2-2검사라인(TL2-2)을 통해 제2검사회로(141)에 접속된 제2테스트패드(TP2) 및 제2-3검사라인(TL2-3)을 통해 제2검사회로(141)에 접속된 제3테스트패드(TP3)를 포함할 수 있다. The plurality of test pads TP1 to TP3 are connected to the second test circuit 141 via a plurality of second test lines TL2. The plurality of test pads TP1 to TP3 may output a test signal applied from the testing device to the second test circuit 141 through a plurality of second test lines TL2. The plurality of test pads TP1 to TP3 are connected to the first test pad TP1 connected to the second test circuit 141 through the second test line TL2-1, 2 connected to the second test circuit 141 via the second test pad TP2 and the second test line TL2-3 connected to the second test circuit 141 via the second test circuit TP3).

제2검사회로(141)는 검사장치로부터 다수의 테스트패드(TP1~TP3)를 통해 인가되는 인에이블신호에 의해 스위칭 동작되는 다수의 스위칭소자, 예컨대 제1TFT(T1) 내지 제4TFT(T4)를 포함할 수 있다. 제1TFT(T1) 내지 제4TFT(T4)는 일 전극이 다수의 데이터패드(DP1~DP4)에 각각 대응되어 연결되고, 스위칭 동작에 따라 소정의 테스트신호를 다수의 데이터패드(DP1~DP4)로 출력할 수 있다. The second test circuit 141 includes a plurality of switching elements, for example, a first to a fourth TFTs T4 to T4 that are switched by an enable signal applied through a plurality of test pads TP1 to TP3 from the testing apparatus, . One electrode of the first to fourth TFTs T4 to T4 is connected to a corresponding one of the plurality of data pads DP1 to DP4 and a predetermined test signal is applied to the plurality of data pads DP1 to DP4 Can be output.

제1TFT(T1) 내지 제4TFT(T4) 각각의 게이트전극은 제2-3검사라인(TL2-3)을 통해 제3테스트패드(TP3)에 공통으로 접속된다. 제1TFT(T1) 내지 제4TFT(T4) 각각의 드레인전극은 대응되는 데이터패드, 즉 제1데이터패드(DP1) 내지 제4데이터패드(DP4) 각각에 접속된다.The gate electrodes of the first to fourth TFTs Tl to T4 are connected in common to the third test pad TP3 through the second to third test lines TL2-3. The drain electrodes of the first TFT T1 to the fourth TFT T4 are connected to corresponding data pads, that is, the first data pad DP1 to the fourth data pad DP4, respectively.

여기서, 제1TFT(T1) 내지 제4TFT(T4) 중 기수 TFT, 즉 제1TFT(T1) 및 제3TFT(T3) 각각의 소스전극은 제2-1검사라인(TL2-1)을 통해 제1테스트패드(TP1)에 공통으로 접속된다. 또한, 제1TFT(T1) 내지 제4TFT(T4) 중 우수 TFT, 즉 제2TFT(T2) 및 제4TFT(T4) 각각의 소스전극은 제2-2검사라인(TL2-2)을 통해 제2테스트패드(TP2)에 공통으로 접속된다. Here, the source electrodes of the odd-numbered TFTs of the first TFT (T1) to the fourth TFT (T4), that is, the first TFT (T1) and the third TFT (T3) And is commonly connected to the pad TP1. The source electrodes of the even TFTs of the first TFT (T1) to the fourth TFT (T4), that is, the second TFT (T2) and the fourth TFT (T4) And is commonly connected to the pad TP2.

제1TFT(T1) 내지 제4TFT(T4)는 제3테스트패드(TP3)로부터 제2-3검사라인(TL2-3)을 통해 제공되는 인에이블신호에 의해 동시에 턴-온된다. The first to fourth TFTs Tl to T4 are simultaneously turned on by an enable signal provided from the third test pad TP3 via the second to third test lines TL2-3.

제1TFT(T1) 및 제3TFT(T3)는 제1테스트패드(TP1)로부터 제2-1검사라인(TL2-1)을 통해 제공되는 제1테스트신호를 제1데이터패드(DP1) 및 제3데이터패드(DP3)에 각각 출력한다. 또, 제2TFT(T2) 및 제4TFT(T4)는 제2테스트패드(TP2)로부터 제2-2검사라인(TL2-2)을 통해 제공되는 제2테스트신호를 제2데이터패드(DP2) 및 제4데이터패드(DP4)에 각각 출력한다. 여기서, 검사장치는 표시패널(110)의 1프레임 동안 제3테스트패드(TP3)에 인에이블신호를 인가할 수 있다. The first TFT T1 and the third TFT T3 receive the first test signal supplied from the first test pad TP1 through the second-1 test line TL2-1 through the first data pad DP1 and the third test signal supplied from the third And outputs them to the data pad DP3. The second TFT T2 and the fourth TFT T4 receive a second test signal supplied from the second test pad TP2 through the second test line TL2-2 through the second data pad DP2, And to the fourth data pad DP4. Here, the testing apparatus may apply an enable signal to the third test pad TP3 during one frame of the display panel 110. [

도 7a를 참조하면, 표시패널(110)의 1프레임 동안, 제1검사회로(130)에 의해 게이트구동회로(120)가 동작되어 다수의 게이트신호(GS)가 표시영역(A/A)의 다수의 게이트라인(GL)에 출력된다. 7A, during one frame of the display panel 110, the gate driving circuit 120 is operated by the first inspection circuit 130 so that a plurality of gate signals GS are applied to the display region A / And output to the plurality of gate lines GL.

또한, 표시패널(110)의 1프레임 동안, 검사장치는 하이레벨의 인에이블신호(DATA_EN)를 제3테스트패드(TP3)에 인가한다. 그리고, 하이레벨의 인에이블신호(DATA_EN)와 함께 하이레벨의 제1테스트신호(DATA_T1) 및 제2테스트신호(DATA_T2)를 각각 제1테스트패드(TP1) 및 제2테스트패드(TP2)에 인가한다. Further, during one frame of the display panel 110, the testing apparatus applies the high-level enable signal DATA_EN to the third test pad TP3. The first test signal DATA_T1 and the second test signal DATA_T2 of high level are applied to the first test pad TP1 and the second test pad TP2 together with the high level enable signal DATA_EN do.

제2검사회로(141)의 제1TFT(T1) 내지 제4TFT(T4)는 하이레벨의 인에이블신호(DATA_EN)에 의해 동시에 턴-온된다. 이어, 제1TFT(T1) 및 제3TFT(T3)는 하이레벨의 제1테스트신호(DATA_T1)를 제1데이터패드(DP1) 및 제3데이터패드(DP3)로 동시에 출력한다. 또한, 우수 TFT, 즉 제2TFT(T2) 및 제4TFT(T4)는 하이레벨의 제2테스트신호(DATA_T2)를 제2데이터패드(DP2) 및 제4데이터패드(DP4)로 동시에 출력한다. The first to fourth TFTs Tl to T4 of the second test circuit 141 are simultaneously turned on by the high level enable signal DATA_EN. The first TFT T1 and the third TFT T3 simultaneously output a high level first test signal DATA_T1 to the first data pad DP1 and the third data pad DP3. The good TFTs, that is, the second TFT T2 and the fourth TFT T4 simultaneously output the high level second test signal DATA_T2 to the second data pad DP2 and the fourth data pad DP4.

제2검사회로(141)로부터 출력된 제1테스트신호(DATA_T1) 및 제2테스트신호(DATA_T2)는 제1데이터패드(DP1) 내지 제4데이터패드(DP4)를 통해 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)에 동시에 출력된다. 또한, 제1테스트신호(DATA_T1) 및 제2테스트신호(DATA_T2)는 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)을 통해 표시영역(A/A)의 제1데이터라인(DL) 내지 제4데이터라인(DL)에 동시에 출력될 수 있다. The first test signal DATA_T1 and the second test signal DATA_T2 output from the second test circuit 141 are connected to the first data line DP1 through the first data pad DP1 through the fourth data pad DP4, ) To the fourth data link line (DLL4). The first test signal DATA_T1 and the second test signal DATA_T2 are applied to the first data line (A / A) of the display area A / A through the first data link line DLL1 through the fourth data link line DLL4 DL to the fourth data line DL.

상술한 제2검사회로(141)의 동작에 의해, 표시패널(110)의 표시영역(A/A)의 다수의 화소(P)는 발광된다. 이때, 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 적어도 하나의 링크라인에서 오픈 불량이 발생되면, 해당 링크라인 및 데이터라인에 연결된 화소(P)는 발광되지 않는다. 따라서, 제2검사회로(141)는 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 오픈 불량이 발생된 적어도 하나의 링크라인을 검출할 수 있다. The plurality of pixels P in the display area A / A of the display panel 110 emit light by the operation of the second inspection circuit 141 described above. At this time, if an open fault occurs in at least one of the first data link line DLL1 through the fourth data link line DLL4, the pixel P connected to the link line and the data line does not emit light. Therefore, the second checking circuit 141 can detect at least one link line in which an open fault has occurred in the first to fourth data link lines DLL1 to DLL4.

또한, 도 7b를 참조하면, 표시패널(110)의 1프레임 동안, 제1검사회로(130)에 의해 게이트구동회로(120)가 동작되어 다수의 게이트신호(GS)가 표시영역(A/A)의 다수의 게이트라인(GL)에 출력된다. 7B, during one frame of the display panel 110, the gate driving circuit 120 is operated by the first checking circuit 130 to generate a plurality of gate signals GS in the display area A / A The gate lines GL of the plurality of gate lines GL.

검사장치는 표시패널(110)의 1프레임 동안, 하이레벨의 인에이블신호(DATA_EN)를 제3테스트패드(TP3)에 인가한다. 또한, 검사장치는 하이레벨의 제1테스트신호(DATA_T1) 및 하이레벨의 제2테스트신호(DATA_T2)를 각각 표시패널(110)의 1/2프레임마다 번갈아 제1테스트패드(TP1) 및 제2테스트패드(TP2)에 인가한다. The test apparatus applies a high level enable signal DATA_EN to the third test pad TP3 during one frame of the display panel 110. [ Also, the inspection apparatus alternately outputs the first test signal DATA_T1 of the high level and the second test signal DATA_T2 of the high level to the first test pads TP1 and the second test signal TP2 alternately every half frame of the display panel 110, To the test pad TP2.

제2검사회로(141)의 제1TFT(T1) 내지 제4TFT(T4)는 하이레벨의 인에이블신호(DATA_EN)에 의해 1프레임 동안 동시에 턴-온된다. The first to fourth TFTs Tl to T4 of the second test circuit 141 are simultaneously turned on for one frame by the high level enable signal DATA_EN.

이때, 제1TFT(T1) 내지 제4TFT(T4) 중 기수 TFT, 즉 제1TFT(T1) 및 제3TFT(T3)는 하이레벨의 제1테스트신호(DATA_T1)를 하나의 1/2프레임 동안 제1데이터패드(DP1) 및 제3데이터패드(DP3)로 출력한다. 또한, 제1TFT(T1) 내지 제4TFT(T4) 중 우수 TFT, 즉 제2TFT(T2) 및 제4TFT(T4)는 하이레벨의 제2테스트신호(DATA_T2)를 다른 하나의 1/2프레임 동안 제2데이터패드(DP2) 및 제4데이터패드(DP4)로 출력한다. At this time, the odd TFTs among the first to fourth TFTs (T1 to T4), that is, the first TFT (T1) and the third TFT (T3), output the first test signal (DATA_T1) To the data pad DP1 and the third data pad DP3. The even TFTs of the first to fourth TFTs Tl to T4, that is, the second TFT T2 and the fourth TFT T4 are turned on during the other one-half frame by supplying the high level second test signal DATA_T2 2 data pad DP2 and the fourth data pad DP4.

기수 TFT로부터 출력된 제1테스트신호(DATA_T1)는 제1데이터패드(DP1) 및 제3데이터패드(DP3)를 통해 다수의 데이터링크라인(DLL) 중 기수 데이터링크라인, 즉 제1데이터링크라인(DLL1) 및 제3데이터링크라인(DLL3)에 출력된다. 제1테스트신호(DATA_T1)는 기수 데이터링크라인을 통해 표시영역(A/A)의 제1데이터라인(DL1) 및 제3데이터라인(DL3)에 출력된다. The first test signal DATA_T1 output from the radix TFT is supplied to the odd data link line among the plurality of data link lines DLL via the first data pad DP1 and the third data pad DP3, (DLL1) and the third data link line (DLL3). The first test signal DATA_T1 is output to the first data line DL1 and the third data line DL3 of the display area A / A through the odd data link line.

또한, 우수 TFT로부터 출력된 제2테스트신호(DATA_T2)는 제2데이터패드(DP2) 및 제4데이터패드(DP4)를 통해 다수의 데이터링크라인(DLL) 중 우수 데이터링크라인, 즉 제2데이터링크라인(DLL2) 및 제4데이터링크라인(DLL4)에 출력된다. 제2테스트신호(DATA_T2)는 우수 데이터링크라인을 통해 표시영역(A/A)의 제2데이터라인(DL2) 및 제4데이터라인(DL4)에 출력된다. The second test signal DATA_T2 output from the good TFT is connected to an even data link line among the plurality of data link lines DLL via the second data pad DP2 and the fourth data pad DP4, The link line DLL2 and the fourth data link line DLL4. The second test signal DATA_T2 is output to the second data line DL2 and the fourth data line DL4 of the display area A / A through the even data link line.

이에 따라, 제2검사회로(141)는 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 적어도 하나에서 쇼트 불량이 발생된 것을 검출할 수 있다. Accordingly, the second checking circuit 141 can detect that a short failure has occurred in at least one of the first data link line DLL1 through the fourth data link line DLL4.

좀 더 구체적으로, 제1데이터링크라인(DLL1) 및 이에 인접된 제2데이터링크라인(DLL2) 사이에서 쇼트 불량이 발생되면, 제2검사회로(141)로부터 제1데이터링크라인(DLL1)에 인가되는 하이레벨의 제1테스트신호(DATA_T1)가 제2데이터링크라인(DLL2)에도 인가된다. 이로 인해, 표시패널(110)의 하나의 1/2프레임 동안, 제1데이터라인(DL1)에 접속된 화소(P)와 제2데이터라인(DL2)에 접속된 화소(P)는 동시에 발광된다. 또한, 제2데이터링크라인(DLL2) 및 이에 인접된 제3데이터링크라인(DLL3) 사이에서 쇼트 불량이 발생되면, 제2검사회로(141)로부터 제2데이터링크라인(DLL2)에 인가되는 하이레벨의 제2테스트신호(DATA_T2)가 제3데이터링크라인(DLL3)에도 인가된다. 이로 인해, 표시패널(110)의 다른 하나의 1/2프레임 동안, 제2데이터라인(DL2)에 접속된 화소(P)와 제3데이터라인(DL3)에 접속된 화소(P)는 동시에 발광된다. 따라서, 제2검사회로(141)는 상술한 동작에 의해 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4) 중 쇼트 불량이 발생된 적어도 한 쌍의 링크라인을 검출할 수 있다. More specifically, when short-circuit failure occurs between the first data link line DLL1 and the second data link line DLL2 adjacent thereto, the second test circuit 141 supplies the first data link line DLL1 An applied first test signal DATA_T1 of a high level is also applied to the second data link line DLL2. This causes the pixel P connected to the first data line DL1 and the pixel P connected to the second data line DL2 to emit light simultaneously during one half frame of the display panel 110 . When a short failure occurs between the second data link line DLL2 and the third data link line DLL3 adjacent thereto, the second test circuit 141 outputs a high The second test signal DATA_T2 is also applied to the third data link line DLL3. The pixel P connected to the second data line DL2 and the pixel P connected to the third data line DL3 can simultaneously emit light at the same time during the other half frame of the display panel 110 do. Therefore, the second test circuit 141 can detect at least one pair of link lines in which a short failure has occurred in the first to fourth data link lines (DLL1 to DLL4) by the above-described operation.

앞서 설명한 바와 같이, 제2검사회로(141)는 다수의 링크라인의 불량 검사가 종료된 후, 연성회로기판(200)에 의해 동작이 중단된다. 즉, 패드부(150)의 제1테스트패드(TP1) 및 제2테스트패드(TP2)는 인접된 제1전원패드(VP1)와 함께 연성회로기판(200)의 제1전원전송라인의 일단에 부착된다. 따라서, 제1테스트패드(TP1) 및 제2테스트패드(TP2)에는 제1전원전송라인을 통해 기저전압(VSS)이 인가된다. 또한, 패드부(150)의 제3테스트패드(TP3)는 인접된 제2전원패드(VP2)와 함께 연성회로기판(200)의 제2전원전송라인의 일단에 부착된다. 따라서, 제3테스트패드(TP3)에는 제2전원전송라인을 통해 게이트로우전압(VGL)이 인가된다. As described above, the operation of the second inspection circuit 141 is stopped by the flexible circuit board 200 after the defect inspection of a plurality of link lines is completed. That is, the first test pad TP1 and the second test pad TP2 of the pad unit 150 are connected together with the adjacent first power supply pad VP1 to one end of the first power transmission line of the flexible circuit board 200 Respectively. Accordingly, the ground voltage VSS is applied to the first test pad TP1 and the second test pad TP2 through the first power supply line. The third test pad TP3 of the pad unit 150 is attached to one end of the second power supply line of the flexible circuit board 200 together with the adjacent second power supply pad VP2. Therefore, the gate-low voltage VGL is applied to the third test pad TP3 through the second power supply line.

이와 같이, 제1테스트패드(TP1) 내지 제3테스트패드(TP3)에는 연성회로기판(200)에 의해 기저전압(VSS) 및 게이트로우전압(VGL)이 인가되므로, 제1테스트패드(TP1) 내지 제3테스트패드(TP3)에 연결된 제2검사회로(141)는 동작이 중단된다. 따라서, 본 발명의 유기발광표시장치(100)는 링크라인의 오픈 및 쇼트 불량 검사 후, 제2검사회로(141)와 이에 연결된 다수의 데이터패드(DP1~DP4) 사이를 컷팅하는 추가 공정을 생략할 수 있다.Since the ground voltage VSS and the gate low voltage VGL are applied to the first to third test pads TP1 to TP3 by the flexible circuit board 200 as described above, The second test circuit 141 connected to the third test pad TP3 is stopped. Therefore, the organic light emitting diode display 100 of the present invention can eliminate the additional process of cutting off between the second inspection circuit 141 and a plurality of data pads DP1 to DP4 connected thereto after the opening and short defect inspection of the link line can do.

상술한 바와 같이, 본 실시예의 유기발광표시장치(100)는 표시패널(110)의 본딩영역(B/A)에 다수의 패드와 연결되는 제2검사회로(141)를 추가로 구성함으로써, 칩 온 필름 구조의 유기발광표시장치(100)에서 표시패널(110)의 다수의 링크라인(LL)의 오픈 및 쇼트 불량을 용이하게 검출할 수 있다. As described above, the OLED display 100 of the present embodiment further includes a second inspection circuit 141 connected to a plurality of pads in the bonding area B / A of the display panel 110, It is possible to easily detect the open and short defects of the plurality of link lines LL of the display panel 110 in the organic light emitting diode display device 100 of the ON film structure.

또한, 유기발광표시장치(100)는 제2검사회로(141)를 이용한 링크라인 오픈 및 쇼트 불량 검사가 종료된 후, 다수의 패드에 부착되는 연성회로기판(200)을 이용하여 제2검사회로(141)의 동작을 중단시킴으로써, 추가적인 컷팅 공정을 생략되어 제조비용 감소 및 제조공정을 간소화할 수 있다. In addition, after the link line opening and the short defect inspection using the second inspection circuit 141 are completed, the organic light emitting diode display 100 uses the flexible circuit board 200 attached to a plurality of pads, By stopping the operation of the process cartridge 141, the additional cutting process can be omitted, thereby reducing the manufacturing cost and simplifying the manufacturing process.

도 8은 본 발명의 일 실시예에 따른 제1검사회로를 나타내는 도면이다.8 is a diagram illustrating a first test circuit according to an embodiment of the present invention.

도 2 및 도 8을 참조하면, 표시패널(110)의 검사영역(T/A)에는 제1검사회로(130)가 배치될 수 있다. 제1검사회로(130)는 검사장치로부터 각종 신호가 인가되는 다수의 패드(131) 및 다수의 제1검사라인(TL1)을 통해 다수의 패드(131) 각각에 대응되어 연결되는 다수의 스위칭소자(133)를 포함할 수 있다. 다수의 패드(131)는 제1패드(GP) 내지 제5패드(BP)를 포함한다. 다수의 스위칭소자(131)는 다수의 RTFT(RT), 다수의 GTFT(GT) 및 다수의 BTFT(BT)를 포함한다.Referring to FIGS. 2 and 8, the first inspection circuit 130 may be disposed in the inspection area T / A of the display panel 110. FIG. The first inspection circuit 130 includes a plurality of pads 131 to which various signals are applied from the inspection apparatus and a plurality of switching elements 130 to be connected to the plurality of pads 131 through the plurality of first inspection lines TL1, (133). The plurality of pads 131 includes the first to fifth pads GP to BP. The plurality of switching elements 131 include a plurality of RTFTs (RTs), a plurality of GTFTs (GTs), and a plurality of BTFTs (BTs).

제1패드(GP)는 제1-1검사라인(TL1-1)을 통해 게이트구동회로(120)와 연결된다. 제1패드(GP)는 검사장치로부터 인가되는 게이트제어신호를 제1-1검사라인(TL1-1)을 통해 게이트구동회로(120)로 출력한다. 게이트구동회로(120)는 게이트제어신호에 따라 게이트신호를 생성하고, 이를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. The first pad GP is connected to the gate driving circuit 120 through the 1-1 test line TL1-1. The first pad GP outputs a gate control signal applied from the testing apparatus to the gate driving circuit 120 through the 1-1 test line TL1-1. The gate driving circuit 120 generates a gate signal according to the gate control signal and sequentially outputs the gate signal to a plurality of gate lines GL of the display area A / A.

제2패드(EP)는 제1-2검사라인(TL1-2)을 통해 다수의 스위칭소자(133) 각각의 게이트전극에 공통으로 연결된다. 제2패드(EP)는 검사장치로부터 인가된 인에이블신호를 제1-2검사라인(TL1-2)을 통해 다수의 스위칭소자(133) 각각의 게이트전극에 출력한다. 다수의 스위칭소자(133)는 인에이블신호에 따라 스위칭 동작된다.The second pad EP is commonly connected to the gate electrode of each of the plurality of switching elements 133 via the 1-2 test line TL1-2. The second pad EP outputs the enable signal applied from the testing apparatus to the gate electrodes of the plurality of switching elements 133 through the first and second inspection lines TL1-2. The plurality of switching elements 133 are switched according to the enable signal.

제3패드(RP)는 제1-3검사라인(TL1-3)을 통해 다수의 RTFT(RT)의 드레인전극에 공통으로 연결된다. 제3패드(RP)는 검사장치로부터 인가된 제1테스트신호, 예컨대 R데이터신호를 제1-3검사라인(TL1-3)을 통해 다수의 RTFT(RT)의 드레인전극에 출력한다. 다수의 RTFT(RT)는 인에이블신호에 의해 턴-온된 기간 동안, R데이터신호를 표시영역(A/A)의 다수의 데이터라인(DL) 중 해당되는 데이터라인에 출력할 수 있다.The third pads RP are connected in common to the drain electrodes of the plurality of RTFTs (RT) through the first to third inspection lines TL1-3. The third pad RP outputs a first test signal, e.g., an R data signal, applied from the testing apparatus to the drain electrodes of the plurality of RTFTs (RT) through the first to third inspection lines TL1-3. The plurality of RTFTs (RT) can output the R data signal to the corresponding one of the plurality of data lines (DL) of the display area (A / A) during the period of turn-on by the enable signal.

제4패드(GP)는 제1-4검사라인(TL1-4)을 통해 다수의 GTFT(GT)의 드레인전극에 공통으로 연결된다. 제4패드(GP)는 검사장치로부터 인가된 제2테스트신호, 예컨대 G데이터신호를 제1-4검사라인(TL1-4)을 통해 다수의 GTFT(GT)의 드레인전극에 출력한다. 다수의 GTFT(GT)는 인에이블신호에 의해 턴-온된 기간 동안, G데이터신호를 표시영역(A/A)의 다수의 데이터라인(DL) 중 해당되는 데이터라인에 출력할 수 있다.The fourth pad GP is commonly connected to the drain electrodes of the plurality of GTFTs GT through the first to fourth test lines TL1-4. The fourth pad GP outputs a second test signal, e.g., a G data signal, applied from the testing apparatus to the drain electrodes of the plurality of GTFTs GT through the first to fourth inspection lines TL1-4. The plurality of GTFTs GT can output the G data signal to the corresponding one of the plurality of data lines DL of the display area A / A during a period in which the GTFT is turned on by the enable signal.

제5패드(BP)는 제1-5검사라인(TL1-5)을 통해 다수의 BTFT(BT)의 드레인전극에 공통으로 연결된다. 제5패드(BP)는 검사장치로부터 인가된 제3테스트신호, 예컨대 B데이터신호를 제1-5검사라인(TL1-5)을 통해 다수의 BTFT(BT)의 드레인전극에 출력한다. 다수의 BTFT(BT)는 인에이블신호에 의해 턴-온된 기간 동안, B데이터신호를 표시영역(A/A)의 다수의 데이터라인(DL) 중 해당되는 데이터라인에 출력할 수 있다.The fifth pad BP is commonly connected to the drain electrodes of the plurality of BTFTs BT through the first to fifth inspection lines TL1-5. The fifth pad BP outputs a third test signal, for example, a B data signal, applied from the testing apparatus, to the drain electrodes of the plurality of BTFTs BT through the first to fifth inspection lines TL1-5. The plurality of BTFTs BT can output the B data signal to the corresponding data line among the plurality of data lines DL of the display area A / A during a period in which the BTFT BT is turned on by the enable signal.

도 9는 본 발명의 유기발광표시장치의 검사동작에 따른 제1검사회로와 제2검사회로의 신호 파형을 나타내는 도면이다. 이하에서는, 설명의 편의를 위하여, 도 4 및 도 8에 각각 도시된 제1검사회로(130) 및 제2검사회로(140)의 동작을 예로 든다.9 is a diagram showing signal waveforms of a first inspection circuit and a second inspection circuit according to an inspection operation of the organic light emitting display device of the present invention. Hereinafter, the operation of the first inspection circuit 130 and the second inspection circuit 140 shown in Figs. 4 and 8 will be described for convenience of explanation.

도 9를 참조하면, 본 실시예의 유기발광표시장치(100)는 제1검사회로(130)를 이용한 화소 성능검사 및 제2검사회로(140)를 이용한 링크라인 불량검사를 각각 1프레임 동안 수행할 수 있다. 그러나, 본 발명은 이에 제한되지는 않으며, 유기발광표시장치(100)는 1프레임 동안 화소 성능검사 및 링크라인 불량검사를 모두 수행할 수도 있다.9, the OLED display 100 of the present embodiment performs a pixel performance test using the first test circuit 130 and a link line defect test using the second test circuit 140 for each one frame . However, the present invention is not limited thereto, and the OLED display 100 may perform both the pixel performance check and the link line defect check for one frame.

먼저, 유기발광표시장치(100)의 제1프레임 동안, 검사장치로부터 제1검사회로(130)의 제1패드(GP)에 게이트제어신호가 인가된다. 게이트구동회로(120)는 제1패드(GP) 및 제1-1검사라인(TL1-1)을 통해 제공된 게이트제어신호에 따라 게이트신호(GS)를 생성하고, 이를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. First, during the first frame of the OLED display 100, a gate control signal is applied to the first pad GP of the first test circuit 130 from the test apparatus. The gate driving circuit 120 generates the gate signal GS according to the gate control signal provided through the first pad GP and the 1-1th inspection line TL1-1 and outputs the gate signal GS to the display area A / To the plurality of gate lines GL of FIG.

이와 동시에, 검사장치로부터 본딩영역(B/A)의 다수의 패드 중 제1테스트패드(TP1)에 하이레벨의 제1인에이블신호(DATA_EN)가 인가되고, 제2테스트패드(TP2)에 하이레벨의 테스트신호(DATA_T)가 인가된다. 하이레벨의 제1인에이블신호(DATA_EN) 및 테스트신호(DATA_T)는 표시패널(110)의 1프레임 동안 인가된다. At the same time, a high-level first enable signal DATA_EN is applied to the first test pad TP1 among the plurality of pads of the bonding area B / A from the testing device, and a high-level first enable signal DATA_EN is applied to the second test pad TP2 Level test signal DATA_T is applied. The first enable signal DATA_EN and the test signal DATA_T of high level are applied for one frame of the display panel 110. [

제2검사회로(140)의 제1TFT(T1) 내지 제4TFT(T4)는 하이레벨의 제1인에이블신호(DATA_EN)에 의해 동시에 턴-온된다. 그리고, 턴-온된 제1TFT(T1) 내지 제4TFT(T4)는 하이레벨의 테스트신호(DATA_T)를 제1데이터패드(DP1) 내지 제4데이터패드(DP4)를 통해 제1데이터링크라인(DLL1) 내지 제4데이터링크라인(DLL4)으로 출력한다. 이때, 제1검사회로(130)의 제2패드(EP) 내지 제5패드(BP)에는 검사장치로부터 신호들이 인가되지 않는다.The first to fourth TFTs Tl to T4 of the second test circuit 140 are simultaneously turned on by the first enable signal DATA_EN of high level. The turned on first through fourth TFTs Tl through T4 receive the test signal DATA_T of high level through the first data pad DP1 through the fourth data pad DP4 through the first data link line DLL1 To the fourth data link line DLL4. At this time, signals are not applied from the inspection apparatus to the second to fifth pads EP to BP of the first inspection circuit 130.

이에 따라, 유기발광표시장치(100)는 제2검사회로(140)를 이용하여 표시패널(110)의 다수의 링크라인(LL)에 대한 오픈 불량 검사를 수행하게 된다. 즉, 본 실시예의 유기발광표시장치(100)는 1프레임 동작 동안, 제1검사회로(130)를 이용하여 게이트구동회로(120)를 동작시켜 표시영역(A/A)의 다수의 게이트라인(GL)에 게이트신호를 출력한다. 이와 동시에, 제2검사회로(140)로부터 다수의 데이터링크라인(DLL)으로 테스트신호(DATA_T)를 동시에 출력하여 다수의 데이터링크라인(DLL) 중 적어도 하나의 링크라인에서 발생된 오픈 불량을 검출할 수 있다. Accordingly, the organic light emitting diode display 100 performs the open defect inspection on the plurality of link lines LL of the display panel 110 using the second inspection circuit 140. That is, the OLED display 100 of the present embodiment operates the gate driving circuit 120 by using the first inspection circuit 130 during one frame operation, thereby forming a plurality of gate lines (A / A) in the display area A / GL. At the same time, the second test circuit 140 simultaneously outputs a test signal DATA_T to a plurality of data link lines (DLL) to detect an open fault generated in at least one of the plurality of data link lines (DLL) can do.

이어, 유기발광표시장치(100)의 제2프레임 동안, 검사장치로부터 제1검사회로(130)의 제1패드(GP)에 게이트제어신호가 인가된다. 게이트구동회로(120)는 제1패드(GP) 및 제1-1검사라인(TL1-1)을 통해 제공된 게이트제어신호에 따라 게이트신호(GS)를 생성하고, 이를 표시영역(A/A)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. Then, during the second frame of the OLED display 100, a gate control signal is applied to the first pad GP of the first test circuit 130 from the test apparatus. The gate driving circuit 120 generates the gate signal GS according to the gate control signal provided through the first pad GP and the 1-1th inspection line TL1-1 and outputs the gate signal GS to the display area A / To the plurality of gate lines GL of FIG.

이와 동시에, 검사장치는 제1검사회로(130)의 제2패드(EP)에 하이레벨의 제2인에이블신호(DATA_EN)를 인가하고, 제3패드(RP) 내지 제5패드(BP) 각각에 1/3프레임 동안 하이레벨을 갖는 데이터신호를 순차적으로 인가한다. At the same time, the testing apparatus applies a second enable signal DATA_EN of high level to the second pad EP of the first checking circuit 130, and applies the second enable signal DATA_EN of the third pad RP to the fifth pad BP And sequentially applies a data signal having a high level for 1/3 frame.

예컨대, 검사장치는 첫번째 1/3프레임 동안 제3패드(RP)에 하이레벨의 R데이터신호(DATA_R)를 인가하고, 두번째 1/3프레임 동안 제4패드(GP)에 하이레벨의 G데이터신호(DATA_G)를 인가하고, 세번째 1/3프레임 동안 제5패드(BP)에 하이레벨의 B데이터신호(DATA_B)를 인가한다. 여기서, 하이레벨의 제2인에이블신호(DATA_EN)는 제2패드(EP)에 1프레임 동안 인가된다. 한편, 검사장치로부터 제1검사회로(130)의 모든 패드에 신호가 인가되는 동안에, 제2검사회로(140)는 동작되지 않는다. For example, the testing apparatus applies a high-level R data signal (DATA_R) to the third pad (RP) during the first 1/3 frame and applies a high-level G data signal (DATA_G) and applies a high-level B data signal (DATA_B) to the fifth pad (BP) during the third 1/3 frame. Here, the high-level second enable signal DATA_EN is applied to the second pad EP for one frame. On the other hand, while the signal is applied from the testing apparatus to all the pads of the first testing circuit 130, the second testing circuit 140 is not operated.

제1검사회로(130)의 RTFT(RT), GTFT(GT) 및 BTFT(BT)는 하이레벨의 제2인에이블신호(DATA_EN)에 의해 동시에 턴-온된다. 턴-온된 RTFT(RT)는 첫번째 1/3프레임 동안 R데이터신호(DATA_R)를 표시영역(A/A)의 데이터라인(DL)에 출력할 수 있다. 이어, 턴-온된 GTFT(GT)는 두번째 1/3프레임 동안 G데이터신호(DATA_G)를 표시영역(A/A)의 데이터라인(DL)에 출력할 수 있다. 마지막으로, 턴-온된 BTFT(BT)는 세번째 1/3프레임 동안 B데이터신호(DATA_B)를 표시영역(A/A)의 데이터라인(DL)에 출력할 수 있다. RTFT (RT), GTFT (GT), and BTFT (BT) of the first checking circuit 130 are simultaneously turned on by the second enable signal DATA_EN of high level. The turn-on RTFT (RT) may output the R data signal DATA_R to the data line DL of the display area A / A during the first 1/3 frame. Then, the turn-on GTFT (GT) can output the G data signal (DATA_G) to the data line (DL) of the display area (A / A) during the second 1/3 frame. Finally, the turn-on BTFT (BT) can output the B data signal DATA_B to the data line DL of the display area A / A during the third 1/3 frame.

여기서, R데이터신호(DATA_R), G데이터신호(DATA_G) 및 B데이터신호(DATA_B)는 소정의 계조레벨을 갖는 데이터일 수 있다. 따라서, 표시영역(A/A)의 각 화소(P)는 데이터라인(DL)을 통해 인가되는 R데이터신호(DATA_R), G데이터신호(DATA_G) 및 B데이터신호(DATA_B)에 의해 소정 휘도로 발광될 수 있다. 이에 따라, 제1검사회로(130)는 표시패널(110)의 각 화소(P)에 대한 동작 성능을 검사할 수 있다. Here, the R data signal DATA_R, the G data signal DATA_G, and the B data signal DATA_B may be data having a predetermined gradation level. Accordingly, each pixel P of the display area A / A is driven by the R data signal DATA_R, G data signal DATA_G, and B data signal DATA_B applied through the data line DL to a predetermined luminance Can be emitted. Thus, the first inspection circuit 130 can check the operation performance of each pixel P of the display panel 110.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a number of embodiments have been described in detail above, it should be construed as being illustrative of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

100: 유기발광표시장치 110: 표시패널
120: 게이트구동회로 130: 제1검사회로
140, 141: 제2검사회로 150, 151: 패드부
200: 연성회로기판 250: 데이터구동부100: organic light emitting display device 110: display panel
120: gate driving circuit 130: first inspection circuit
140, 141: second inspection circuit 150, 151: pad portion
200: flexible circuit board 250: data driver

Claims (15)

표시영역의 다수의 화소, 본딩영역의 다수의 패드 및 링크영역의 다수의 링크라인이 구성된 표시패널; 및
상기 본딩영역에 배치되고, 상기 다수의 패드 중 적어도 하나의 패드를 통해 제공된 테스트신호를 상기 다수의 링크라인으로 출력하여 상기 다수의 링크라인의 불량을 검출하는 링크라인 검사회로를 포함하는 표시장치.A display panel in which a plurality of pixels of the display area, a plurality of pads of the bonding area, and a plurality of link lines of the link area are formed; And
And a link line inspection circuit disposed in the bonding area and outputting a test signal provided through at least one of the plurality of pads to the plurality of link lines to detect a failure of the plurality of link lines. 제1항에 있어서,
상기 다수의 패드는 제1테스트패드, 제2테스트패드 및 다수의 데이터패드를 포함하고,
상기 링크라인 검사회로는,
각각의 게이트전극이 상기 제2테스트패드에 공통으로 접속되고, 각각의 소스전극이 상기 제1테스트패드에 공통으로 접속되며, 각각의 드레인전극이 상기 다수의 데이터패드 각각에 대응되어 접속된 다수의 TFT를 포함하는 표시장치.The method according to claim 1,
The plurality of pads include a first test pad, a second test pad, and a plurality of data pads,
The link-line inspection circuit includes:
Each of the gate electrodes being commonly connected to the second test pad, each source electrode being commonly connected to the first test pad, each drain electrode being connected to each of the plurality of data pads, A display comprising a TFT. 제2항에 있어서,
상기 다수의 TFT는, 상기 제2테스트패드를 통해 제공된 인에이블신호에 따라 턴-온되어 상기 테스트신호를 상기 다수의 데이터패드에 동시에 출력하는 표시장치.3. The method of claim 2,
Wherein the plurality of TFTs are turned on according to an enable signal provided through the second test pad to simultaneously output the test signal to the plurality of data pads. 제1항에 있어서,
상기 다수의 패드는 제1테스트패드, 제2테스트패드, 제3테스트패드 및 다수의 데이터패드를 포함하고,
상기 링크라인 검사회로는,
각각의 게이트전극이 상기 제3테스트패드에 공통으로 접속되고, 각각의 드레인전극이 상기 다수의 데이터패드 각각에 대응되어 접속된 다수의 TFT를 포함하고,
상기 다수의 TFT는, 각각의 소스전극이 상기 제1테스트패드에 공통으로 접속된 기수TFT 및 각각의 소스전극이 상기 제2테스트패드에 공통으로 접속된 우수TFT를 포함하는 표시장치.The method according to claim 1,
The plurality of pads include a first test pad, a second test pad, a third test pad, and a plurality of data pads,
The link-line inspection circuit includes:
Each of the gate electrodes being commonly connected to the third test pad, and each drain electrode including a plurality of TFTs connected corresponding to each of the plurality of data pads,
Wherein the plurality of TFTs includes an odd TFT whose source electrodes are commonly connected to the first test pads and each source electrode comprises an excellent TFT commonly connected to the second test pads. 제4항에 있어서,
상기 기수TFT 및 상기 우수TFT는 상기 제3테스트패드를 통해 제공된 인에이블신호에 따라 턴-온되고, 상기 테스트신호를 상기 다수의 링크라인에 번갈아 출력하는 표시장치.5. The method of claim 4,
Wherein the odd number TFT and the even number TFT are turned on according to an enable signal provided through the third test pad and alternately outputs the test signal to the plurality of link lines. 제5항에 있어서,
상기 기수TFT 및 상기 우수TFT 각각은 상기 표시패널의 1/2프레임마다 상기 테스트신호를 번갈아 출력하는 표시장치.6. The method of claim 5,
Wherein each of the odd-numbered TFT and the superior TFT alternately outputs the test signal every 1/2 frame of the display panel. 제1항에 있어서,
상기 다수의 패드에 부착되는 연성회로기판을 더 포함하고,
상기 링크라인 검사회로는 상기 연성회로기판에 의해 동작이 중단되는 표시장치.The method according to claim 1,
Further comprising a flexible circuit board attached to the plurality of pads,
Wherein the link line inspection circuit is interrupted by the flexible circuit board. 제1항에 있어서,
상기 표시영역의 적어도 일측에 배치된 게이트구동회로; 및
상기 표시영역 상부의 검사영역에 배치되어 상기 다수의 화소 각각의 동작성능을 검사하는 화소성능 검사회로를 더 포함하고,
상기 화소성능 검사회로는 상기 링크라인 검사회로의 불량 검출동작 동안 상기 게이트구동회로를 동작시키는 표시장치.The method according to claim 1,
A gate driving circuit arranged on at least one side of the display area; And
Further comprising a pixel performance checking circuit arranged in an inspection area above the display area to check an operation performance of each of the plurality of pixels,
Wherein the pixel performance check circuit operates the gate drive circuit during a failure detection operation of the link line check circuit. 제8항에 있어서,
상기 화소성능 검사회로는 상기 다수의 화소 각각에 R데이터신호, G데이터신호 및 B데이터신호를 번갈아 출력하는 다수의 스위칭소자를 포함하는 표시장치.9. The method of claim 8,
Wherein the pixel performance checking circuit includes a plurality of switching elements for alternately outputting an R data signal, a G data signal, and a B data signal to each of the plurality of pixels. 제9항에 있어서,
상기 다수의 스위칭소자는 상기 R데이터신호, G데이터신호 및 B데이터신호를 상기 표시패널의 1/3프레임마다 번갈아 출력하는 표시장치.10. The method of claim 9,
And the plurality of switching elements alternately outputs the R data signal, the G data signal, and the B data signal every 1/3 frame of the display panel. 검사장치로부터 제공된 테스트신호를 표시패널의 다수의 링크라인으로 동시에 출력하여 상기 다수의 링크라인의 오픈 불량을 검출하는 단계; 및
상기 테스트신호를 상기 다수의 링크라인에 번갈아 출력하여 상기 다수의 링크라인의 쇼트 불량을 검출하는 단계를 포함하는 표시장치의 검사방법.Outputting a test signal provided from an inspection apparatus to a plurality of link lines of the display panel at the same time to detect open failure of the plurality of link lines; And
And alternately outputting the test signal to the plurality of link lines to detect a short failure of the plurality of link lines. 제11항에 있어서,
상기 다수의 링크라인의 오픈 불량을 검출하는 단계는,
상기 테스트신호에 의해 상기 표시패널의 다수의 화소 각각의 발광여부를 검출하는 단계인 표시장치의 검사방법.12. The method of claim 11,
Wherein detecting the open failure of the plurality of link lines comprises:
And detecting whether or not each of the plurality of pixels of the display panel emits light according to the test signal. 제11항에 있어서,
상기 다수의 링크라인의 쇼트 불량을 검출하는 단계는,
하나의 1/2프레임 동안 기수 링크라인으로 출력되는 상기 테스트신호에 의해 상기 표시패널의 우수 링크라인에 대응되는 화소의 발광여부를 검출하는 단계; 및
다른 하나의 1/2프레임 동안 상기 우수 링크라인으로 출력되는 상기 테스트신호에 의해 상기 표시패널의 상기 기수 링크라인에 대응되는 화소의 발광여부를 검출하는 단계를 포함하는 표시장치의 검사방법.12. The method of claim 11,
The step of detecting a short failure of the plurality of link lines includes:
Detecting whether a pixel corresponding to a good link line of the display panel emits light by the test signal output to the odd link line for one half frame; And
And detecting whether or not the pixel corresponding to the odd-numbered link line of the display panel emits light by the test signal output to the excellent link line during another one-half frame. 제11항에 있어서,
상기 검사장치로부터 제공된 R데이터신호, G데이터신호 및 B데이터신호를 상기 표시패널의 1/3프레임마다 다수의 화소에 번갈아 출력하여 상기 다수의 화소의 동작성능을 검사하는 단계를 더 포함하는 표시장치의 검사방법.12. The method of claim 11,
And outputting the R data signal, the G data signal, and the B data signal provided from the testing apparatus alternately to a plurality of pixels every 1/3 frame of the display panel to check the operation performance of the plurality of pixels Of inspection method. 제11항에 있어서,
상기 다수의 링크라인의 오픈 불량 및 쇼트 불량 검출이 완료된 후,
상기 표시패널의 상기 다수의 패드에 연성회로기판을 부착하여 상기 검사회로의 동작을 중단시키는 단계를 더 포함하는 표시장치의 검사방법.12. The method of claim 11,
After completion of the open fault and short fault detection of the plurality of link lines,
Further comprising the step of attaching a flexible circuit board to the plurality of pads of the display panel to stop the operation of the inspection circuit.
KR1020150191524A 2015-12-31 2015-12-31 Display device and inspection method thereof KR102495832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191524A KR102495832B1 (en) 2015-12-31 2015-12-31 Display device and inspection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191524A KR102495832B1 (en) 2015-12-31 2015-12-31 Display device and inspection method thereof

Publications (2)

Publication Number Publication Date
KR20170080219A true KR20170080219A (en) 2017-07-10
KR102495832B1 KR102495832B1 (en) 2023-02-03

Family

ID=59356504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191524A KR102495832B1 (en) 2015-12-31 2015-12-31 Display device and inspection method thereof

Country Status (1)

Country Link
KR (1) KR102495832B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063724A (en) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 Organic light emitting display including temperature sensor
CN111864108A (en) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 OLED display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037638A (en) * 2009-10-07 2011-04-13 삼성모바일디스플레이주식회사 Mother substrate of organic light emitting display capable of sheet unit test and testing method thereof
KR20140141375A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 Organic Light Emitting Display Panel
KR20140145444A (en) * 2013-06-13 2014-12-23 삼성디스플레이 주식회사 Flexible display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037638A (en) * 2009-10-07 2011-04-13 삼성모바일디스플레이주식회사 Mother substrate of organic light emitting display capable of sheet unit test and testing method thereof
KR20140141375A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 Organic Light Emitting Display Panel
KR20140145444A (en) * 2013-06-13 2014-12-23 삼성디스플레이 주식회사 Flexible display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063724A (en) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 Organic light emitting display including temperature sensor
CN111864108A (en) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 OLED display panel
CN111864108B (en) * 2020-07-13 2022-01-04 武汉华星光电半导体显示技术有限公司 OLED display panel

Also Published As

Publication number Publication date
KR102495832B1 (en) 2023-02-03

Similar Documents

Publication Publication Date Title
US20240107869A1 (en) Display device and method of fabricating the same
KR102054851B1 (en) Organic light emitting display, method of repairing the same and the method of driving the same
US9852686B2 (en) Display device including repaired defective pixels
JP6296277B2 (en) Display device panel, display device, and display device panel inspection method
CN110853555B (en) Detection system and method for detecting display unit by using same
KR20180076417A (en) Display panel and method for detecting cracks in display panel
US20150241501A1 (en) Display apparatus and method of testing the same
US20140354285A1 (en) Organic light emitting display panel
KR100916914B1 (en) Organic light emitting display device
US9391125B2 (en) Organic light emitting diode display including dummy circuit portions
KR101931175B1 (en) Method for inspecting short defect, method for inspecting short defect of display apparatus and method for inspecting short defect of organic light emitting display apparatus
KR102305920B1 (en) Organic light emitting diode display
KR20130000960A (en) Flat panel display device and apparatus
TW201832359A (en) Organic light emitting diode display panel and organic light emitting diode display device having the same
KR20160148829A (en) Display device and reparing method thereof
KR102495832B1 (en) Display device and inspection method thereof
KR102607405B1 (en) Light emitting display apparatus
KR20200049104A (en) Organic light emitting display panel and organic light emitting display apparatus using the same
KR100649248B1 (en) Light emitting display and data driver thereof
KR100648672B1 (en) Light emitting display and test method thereof
US20230240105A1 (en) Display device
KR102377463B1 (en) Display device
KR100649250B1 (en) Light emitting display and light emitting panel
KR20210082984A (en) Display device and manufacturing method for the same
KR20050082960A (en) Testing apparatus and method of electro luminescence device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant