KR20170078734A

KR20170078734A - 인프라스트럭쳐 보호 자율 제어 시스템 및 방법

Info

Publication number: KR20170078734A
Application number: KR1020177014345A
Authority: KR
Inventors: 로널드 랜스 저스틴; 샤를 엘든; 제레드 카로; 마크 터커
Original assignee: 템퍼럴 디펜스 시스템즈 엘엘씨
Priority date: 2014-11-06
Filing date: 2015-11-05
Publication date: 2017-07-07
Also published as: JP2017535897A; EP3215970A4; WO2016073751A1; CA2966745A1; EP3215970A1; CN107209486A; AU2015343009A1

Abstract

규칙의 자율 시행을 위한 시스템은 입력 신호에 응답하여 동작하는 인프라스트럭쳐를 포함하는 보호 시스템과 자율 제어 시스템을 포함할 수 있다. 상기 자율 제어 시스템은 규칙 위반에 대해 입력 신호를 모니터하도록 입력 신호에 결합된 모니터 회로 및 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 보호 시스템에 결합된 작동 회로를 포함할 수 있다.

Description

인프라스트럭쳐 보호 자율 제어 시스템 및 방법{AUTONOMOUS CONTROL SYSTEMS AND METHODS FOR PROTECTING INFRASTRUCTURE}

본 출원은 2014년 11월 06일 출원된 임시(provisional) 특허 출원 번호 62/076,164의 우선권을 주장하고, 그 내용이 여기에서 참조로 통합된다. 본 출원은 또한, 그 전체를 참조로 하는 미국 특허출원 14/523,577을 통합한다.

전자, 기계, 화학 및 생화학 시스템은 돌발 고장(catastrophic failure)을 유도할 수 있는 상태 또는 상태의 연속을 가질 수 있다. 이러한 치명적 상태는 내부의 자연적인 힘, 외부의 우발적 힘 또는 외부의 예기치않은 적대적인 힘으로부터 발생할 수 있다. 산업 시스템에 있어서, 원격 제어 및 모니터링 방식의 작동 장치 또는 시스템은 오기능(muldunction), 유저 에러 또는 악의적인 또는 적대적인 행동의 결과로 제어 시스템에 의해 허용될 수 있는 해로운 상태를 가질 수 있다. 작동 장치는 명령, 또는 경계(bound) 외 신호와 같은 유도된 상태로부터 전체 관련 시스템이 손상하거나, 열화하거나 또는 파괴되는 그러한 명령 또는 경계 외 신호를 수용 또는 실행할 수 있다. 예를 들어, 유도된 해로운 상태는 너무 빠르거나 또는 느린 프로세스 속도, 너무 늦게 개방되거나 또는 너무 타이트하게 폐쇄되는 값, 너무 높거나 또는 너무 느린 압력 또는 온도일 수 있다. 많은 장치들이 한계 외 동작을 물리적으로 또는 전자적으로 방지하기 위한 그 자신의 내부 안전장치를 결여할 수 있다.

여기에 기술된 시스템 및 방법은 시스템 임계적인 부품을 보호하도록 사업 및/또는 보안 규칙과 관련하여 입력 및/또는 출력 신호를 모니터 및 변경 또는 차단할 수 있는 자율 제어를 제공할 수 있다. 신호 변경 및/또는 차단은 장치나 시스템 사이에서 또는 그들 내부에서의 한계 외 접속 상태가 원치 않은 시스템 효과를 방지하거나 또는 최소화하도록 발생하지 않거나 또는 무시 가능한 시간 동안만 발생하는 것을 보장할 수 있다. (접속 상태는 물리 계층 레벨에서 특정 순간의 시간에서 둘 이상의 장치들 또는 시스템 사이의 임의의 감지된 신호 레벨 도는 명령일 수 있다. 상기 물리적 계층은 예를 들어, 생 신호가 전달되는 장치 또는 시스템의 최하위 하드웨어 계층일 수 있다.) 규칙을 위반하는 신호가 검출되면, 자율 제어 시스템(예를 들어, 회로)이 내부적으로 이들 장치 또는 시스템을 스위치 오프시킴으로써 위반 신호를 차단할 수 있다. 이 회로는 대신 보호 시스템에 노(no) 신호 또는 거짓 신호를 전송할 수 있는데, 상기 보호 시스템은 자율 제어 시스템에 의한 보호 하의 임의의 장치 또는 시스템일 수 있다. 회로는 예를 들어, 시스템 업그레이드로 설계되거나 또는 시스템에 리트로피트(retrofitted)됨으로써 리거시 시스템(legacy system)과 사용하도록 구성될 수 있다.

여기에 기술된 시스템 및 방법은 프로세서라고도 할 수 있는 다수의 컴퓨터 포함할 수 있다. 컴퓨터는 산술 및/또는 논리적 동작을 수행할 수 있는 임의의 프로그램가능 머신이거나 또는 머신들일 수 있다. 일부 실시예들에 있어서, 컴퓨터는 프로세서, 메모리, 데이터 저장 장치 및/또는 기타 일반적으로 알려지거나 신규의 부품을 포함할 수 있다. 이들 부품은 물리적으로 또는 네트워크 및 무선 링크를 통해 접속될 수 있다. 컴퓨터는 또한 전술한 부품들의 동작을 지시할 수 있는 소프트웨어를 포함할 수 있다. 컴퓨터는 서버, PC, 모바일 장치, 라우터, 스위치, 데이터 센터, 분배형 컴퓨터와 같은 관련 분야에서 당업자들에 의해 일반적으로 사용되는 용어를 말할 수 있거나 또는 기타 용어를 말할 수 있다. 컴퓨터는 유저와 다른 컴퓨터 간의 통신을 용이하게 할 수 있으며, 데이터베이스를 제공할 수 있으며, 데이터의 분석 및/또는 변환을 수행할 수 있으며 및/또는 기타 기능을 수행할 수 있다. 당업자라면 여기에서 사용되는 용어들은 상호교환가능하고, 분배형 기능을 수행할 수 있는 임의의 컴퓨터가 사용될 수 있음을 이해할 것이다. 컴퓨터는 네트워크 또는 네트워크들을 통해 다른 컴퓨터와 링크될 수 있다. 네트워크는 임의의 완전히 또는 부분적으로 상호접속된 컴퓨터일 수 있으며, 이들 컴퓨터의 일부 또는 모두는 서로 통신할 수 있다. 당업자라면, 컴퓨터 간의 접속은 임의의 경우에(예를 들어, (이더넷, 동축, 광학 또는 기타 유선 접속을 통하는) 유선식으로 될 수 있거나 또는 (WI-Fi, WiMax, 기타 다른 접속을 통하는) 무선식으로 될 수 있다. 컴퓨터 간의 접속은 TCP 같은 접속 지향 프로토콜 또는 UDP와 같은 접속 프로토콜을 포함하는 임의의 프로토콜을 사용할 수 있다. 적어도 두 개의 컴퓨터가 데이터를 교환할 수 있는 임의의 접속은 네트워크를 기반으로 할 수 있다.

여기에 기술된 일부 실시예는 인터넷 또는 기타 네트워크 기술을 통해 산업 제어 시스템(Industrial Control System; ICS) 및/또는 감시 제어 데이터 수집(Supervisory Control and Data Acquisition; SCADA) 시스템에 접속된 결정적인 인프라스트럭쳐를 보호할 수 있다. 예를 들어, 자율 제어 시스템은 ICS/SCADA 시스템의 최하위 레벨에 배치될 수 있다(예를 들어, 제어 시스템과 지능 장치 사이의 접속부에 배치될 수 있는데, 상기 지능 장치는 물리적인 프로세스의 엔드포인트 액츄에이터거나 또는 이 지능 장치와 인터페이스에서의 제어 시스템 내에 임베디드된다). Perdue Enterprise Reference Architecture(PERA) 용어에 있어서, 이것은 레벨 0 과 레벨 1 인터페이스이고, 악의적인 행동 또는 유저 에러 또는 일부의 경우에 물리적인 프로세스상의 시스템 오기능에 대한 방어의 최종 가능한 라인이다.

도 1은 본 발명의 일 실시예에 따른 보호 시스템, 자율 제어 시스템 및 입력 장치를 도시한다.
도 2는 본 발명의 일 실시예에 따른 직렬 인터페이스된 자율 제어 시스템을 도시한다.
도 3은 본 발명의 일 실시예에 따른 제어 방법을 기술하는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 직렬 인터페이스된 자율 제어 시스템을 도시한다.
도 5는 본 발명의 일 실시예에 따른 직렬 인터페이스된 자율 제어 시스템의 동작을 나타내는 개략도이다.
도 6은 본 발명의 일 실시예에 따른 직렬 인터페이스된 자율 제어 시스템을 도시한다.
도 7은 본 발명의 일 실시예에 따른 병렬 인터페이스된 자율 제어 시스템을 도시한다.
도 8은 본 발명의 일 실시예에 따른 병렬 인터페이스된 자율 제어 시스템을 도시한다.
도 9는 본 발명의 일 실시예에 따른 병렬 인터페이스된 자율 제어 시스템의 동작을 나타내는 개략도이다.
도 10은 본 발명의 일 실시예에 따른 직렬 및 병렬 인터페이스된 자율 제어 시스템을 도시한다.
도 11은 본 발명의 일 실시예에 따른 통신 버스를 포함하는 자율 제어 시스템을 도시한다.
도 12는 본 발명의 일 실시예에 다른 반도체 멀티 칩 모듈을 포함하는 자율 제어 시스템을 도시한다.
도 13은 본 발명의 일 실시예에 따른 인터포저(interposer) PCB 상의 외부에 장착된 자율 제어 시스템을 도시한다.
도 14는 본 발명의 일 실시예에 따른 자동 제어 시스템의 안티 탬퍼(anti-tamper) 특징을 나타내는 흐름도이다.
도 15는 본 발명의 일 실시예에 따른 보안 코 프로세싱을 위한 호스트 CPUDP 대한 시스템 서비스로서 자율 제어 시스템을 이용하는 프로세스 흐름을 나타내는 도면이다.
도 16은 본 발명의 일 실시예에 따른 인증/방해/수리 로직을 갖는 직렬 인터페이스된 제어 시스템을 도시한다.
도 17은 본 발명의 실시예에 따른 멀티 인터페이스 자율 제어 시스템을 도시한다.
도 18은 본 발명의 일 실시예에 따른 메모리 매핑된 주변 장치를 포함하는 엔드포인트를 도시한다.

도 1은 보호 시스템(100)을 도시하는데, 보호 시스템(100)은 입력 장치(102)와 통신할 수 있도록 되어 있다. 상기 입력 장치(102)는 보호 시스템(100)에 신호를 전송하며 및/또는 그로부터 신호를 수신한다. 입력 장치는 예를 들어, 아날로그 또는 디지털 신호 포트, 제어 노브, 터치 디스플레이, 키보드, 마우스 및/또는 일부 다른 주변 장치일 수 있다. 입력 장치(102)는 보호 시스템(100)용 호스트 장치 또는 네트워크상의 장치일 수 있다. 전용 모니터링 및 작동 장치(DMAD)라고 할 수 있는 자율 제어 시스템(104)은 입력 장치(102)와 보호 시스템(100) 사이에 직렬로 위치할 수 있으며 및/또는 입력 장치(102)와 보호 시스템(102)과 병렬로 위치할 수 있다. 이하에서 상세히 기술하는 바와 같이, 다양한 실시예의 자율 제어 시스템(104)은 소프트웨어를 실행하도록 구성된 전자 회로, 프로세서 및 메모리 또는 이들의 조합을 포함할 수 있다. 자율 제어 시스템(104)은 내부적으로 보안적일 수(예를 들어, 암호화 및 안티 탬퍼 능력을 포함해서) 있다. 자율 제어 시스템(104)은 또한 양방향 데이터 흐름에 있어서, 입력 장치/호스트(102) 및 보호 시스템(100) 사이에서 직렬로 또는 병렬로 나타낼 수 있어서, 상기 자율 제어 시스템은 보호 시스템(100)으로 들어가는 입력 신호를 모니터할 수 있으며, 또한, 보호 시스템(100)으로부터 들어오는 출력 신호를 모니터할 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 규칙을 시행하기 위해 결정적인 경쟁조건을 생성할 수 있다. 결정적인 레이스 조건은 단지 주입된 신호가 출력에 영향을 미치는 하이 레벨의 확실성이 있도록 주입된 신호와 들어올 신호 사이의 의도적으로 유도된 경쟁 조건일 수 있다. 규칙을 위반하는 신호들이 보호 시스템으로 또는 그로부터 데이터 버스 상에 나타나므로, 자율 제어 시스템(104)은 위반을 검출하도록 경쟁할 수 있으며, 내부적으로 신호를 스위치 오프해서 직렬 인터페이스된 경우 안전장치가 된 신호로 대체할 수 있거나 또는 병렬 인터페이스된 경우 그 신호의 변경을 시도할 수 있다. 들어오는 및/또는 나가는 신호들은 보다 많은 검출 시간을 제공하도록 버퍼될 수 있으며, 보호 시스템(100)으로 또는 그로부터 유효한 신호만이 상기 자율 제어 시스템(104)에 의해 전송되는 것을 보장할 수 있다.

일부 실시예에 있어서, 상기 자율 제어 시스템(104)은 보호 시스템(100)에 물리적으로 명시되거나, 또는 실리콘 다이 온 다이, 집적 회로 패키지 온 패키지, 모듈화된 시스템 모듈 온 모듈, 광섬유, 무선 주파수, 유선, 인쇄 회로 기판 트레이스, 양자 얽힘(quantum entanglement), 또는 분자, 열적, 원자 또는 화학 접속 등의 다양한 방식으로 보호 시스템(100) 또는 제어 장치에 물리적으로 접속될 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 하나 이상의 장치들 또는 시스템들(예를 들어, 입력 장치(102) 및 보호 시스템(100)) 사이에서 직렬, 병렬 또는 직렬 및 병렬 두 가지 방식으로 접속하는 물리 인터페이스를 포함할 수 있다. 각 물리 접속 타입은 소정의 응용에 있어서 다른 세트의 설계 고려 및 트레이드오프을 갖고 또한 유기, 전자 또는 무선 주파수 등과 같은 시스템 타입을 가질 수 있다. 예를 들어, 전자 시스템에 있어서, 전압 인터페이스 레벨, 신호 무결성, 구동 세기, 안티 탬퍼 및/또는 유도 전파 지연이 접속 방법을 결정하도록 평가될 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 호스트 시스템 또는 장치 상에서, 특정 보안 및 비즈니스 규칙을 자율적으로 시행하기 위해 설계, 프로그램 및 위치될 수 있는 암호화 메모리 저장장치 및 안티 탬퍼 특징을 갖는 컴퓨터 시스템일 수 있다. 자율 제어 시스템(104)은 처리 로직, 메모리 저장장치, 입력/출력 버퍼, 통신 포트 및/또는 리프로그래밍 포트와 같은 부품을 포함할 수 있다. 자율 제어 시스템(104)은 임의 수의 장치들 또는 시스템들 사이에서 실시간으로 접속 상태를 일정하게 분석할 수 있으며, 사전정의된 비즈니스 및 보안 규칙을 시행할 수 있다. 한계 외 상태가 검출되었을 때, 상기 자율 제어 시스템(104)은 금지된 접속 상태를 차단 또는 무효로 하거나 또는 공지의 양호한 상태로 변경할 수 있다. 유사한 방법이 예를 들어, 전기, 광학, 전자 기계, 전자기, 열적, 생화학, 화학, 분자, 중력, 원자, 또는 양자 기계 시스템에 적용될 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 자극에 응답하여 결정적으로 자율적으로 행동할 수 있도록 프로그램될 수 있는 프로그램가능 장치를 포함할 수 있다. 예를 들어, 자율 제어 시스템(104)은 필드 프로그래머블 게이트 어레이(FPGA), 마이크로컨트롤러(MCU), 마이크로프로세서(MPU), 소프트웨어 정의 라디오, 전자 광학 장치, 양자 컴퓨팅 장치, 유기 화합물, 프로그래머블 매터, 또는 프로그래머블 생화학 바이러스를 포함할 수 있다. 상기 자율 제어 시스템(104)은 실리콘 다이 온 다이, 집적 회로 패키지 온 패키지, 모듈화된 시스템 모듈 온 모듈, 광섬유, 무선 주파수, 유선, 인쇄 회로 기판 트레이스, 양자 얽힘(quantum entanglement), 또는 분자, 열적, 원자 또는 화학 수단 등에 의해 물리적으로 접속될 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 시스템이 보호 시스템(100)이 제공하는 것보다 강한 인증 방법 및 액세스 제어로 액세스 또는 변경될 수 있도록 보호 시스템(100) 메모리로부터 격리된 (암호화 인증서 또는 시스템 로그 등) 데이터를 안정하게 저장할 수 있다. 예를 들어, 자율 제어 시스템(104)은 기술을 기록하는 보안을 실시하기 위해 컴퓨터 시스템에 의해 사용될 수 있다(예를 들어, 자율 제어 시스템(104)은 보안 인증서 및 필요 정보를 저장하는데 사용될 수 있다). 더욱이 보안 스코어 방법은 보안 스코어 정보를 근거로 외부 자원의 유효성/검증, 인증 및 허가를 위해 자율 제어 시스템(104)을 활용할 수 있다. 저장된 데이터는 예를 들어, 다른 시스템과 조합하여 보안 무결성을 검증하는데 사용될 수 있다.

일부 실시예에 있어서, 상기 자율 제어 시스템(104)은 예를 들어, 내부 시스템 부품, 데이터 및/또는 외부 인터페이스된 장치의 무결성 및 인증을 보장하기 위해 전자 시스템 내부의 전자 암호화 공개 키 인프라스트럭쳐(PKI)를 구현하는데 사용될 수 있다. 또한, 이들 인증서들은 보안 통신을 위해 활용될 수 있어서, 메시지에 대한 기밀성, 무결성 및/또는 확실성을 보장한다. 예를 들어, 전자 암호화 PKI를 실시하고, 시행하는 자율 제어 시스템(104)은 시스템의 최초 제조시에 프로그램될 수 있는 공개 키 또는 세계적으로 고유한 식별자(GUID)를 포함하는 리드 온리 메모리(ROM)를 포함할 수 있다. 그러면 개인 키가 예를 들어, 자율 제어 시스템(104)의 제1 부트 업(boot up)에서 RSA 및 X.509 증명서를 이용하여 자율 제어 시스템에 의해 내부적으로 생성될 수 있다. 그러면 이 개인 키는 제조자의 증명 기관(CA) 또는 허가된 제3 자 CA에 의해 서명될 수 있는 증명 요구서를 생성하는데 사용될 수 있다. 서명된 증명서는 자율 제어 시스템(104)의 ROM 상에 안전하게 저장될 수 있다. 이어서 이 증명서는 데이터의 디지털 서명 및 암호화/복호화를 가능하게 하는데 사용될 수 있다. 전자 암호화 PKI를 실시하는 자율 제어 시스템(104)은 그러한 능력을 부가하기 위해 전자 암호화 PKI를 실시하지 않는 보호 시스템(100)에 짜 넣어질 수 있다. 이는 부가 보안을 위해 보호 시스템(100)에 액세스 불가능한 위치에 저장되는 개인 키를 갖는 이익을 가질 수 있다.

일부 실시예에 있어서, 상기 자율 제어 시스템(104)은 내부 보호 시스템(100) 부품이 진성임을 유효하게 하기 위해 전자 암호화 PKI와 함께 사용될 수 있으며, 다른(내부 보호 부품(100) 및/또는 외부 입력 장치(102)) 부품은 공개 키가 교환, 저장 및 증명될 수 있도록 또한 PKI를 구현할 수 있다. PKI를 구현하는 보호 시스템(100) 또는 입력 장치(102) 부품이 위조 버전과 탬퍼되어(tampered) 이 위조 버전으로 대체되었다면, 자율 제어 시스템(104)은 위조 장치의 서명자가 비 존재하거나 또는 원본의 서명자와 다르므로, 위조 버전을 검출할 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 보호 시스템(100) 및 기타(예를 들면, 외부 입력 장치(102)) 시스템 부품 내에서 데이터 무결성을 보장하기 위해 암호화 방법(PKI 등)을 이용할 수 있다. 자율 제어 시스템은 또한, 데이터가 임의의 방식으로 변경되지 않는 것을 보장하는 암호화 방법을 실시할 수 있다. 또한 데이터의 무결성은 데이터의 창작자가 증명 또는 유효화할 수 있으므로, 보장될 수 있다. 예를 들어, 자율 제어 시스템(104)은 주변을 위해 의도된 메시지를 암호화하고, 주변으로부터 수신된 메시지를 증명하기 위해 주변의 공개 키를 사용할 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 전자 암호화 PKI를 구현할 수 있으며 또한, 가상 시스템(또는 그 부품)의 서명된 해시를 암호학적으로 생성하고 이들 해시를 저장함으로써 가상 머신 및 또는 하이퍼바이저(hypervisor)(일반적으로 가상 시스템이라고 함)의 무결성 및 확실성을 또한 보장할 수 있다. 자율 제어 시스템(104)은 그러면 해시를 재계산하고, 그것과 저장된 값을 비교함으로써 가상 시스템의 확실성과 무결성을 유효화할 수 있다. 또한, 자율 제어 시스템(104)은 소정의 또한 랜덤화된 시 주기에서 및/또는 소정의 또는 랜덤화된 지속시간에서 풀 타임으로 보호 시스템(100)을 에뮬레이트하여 수신된 임의의 명령이 보호 시스템(100)에 도달하지 않게 하여 보호 시스템(100) 상의 효과를 방지할 수 있다. 이 동작 모드는 실제로 테스트를 위해 또는 악의적인 인터넷이 보호 시스템(100)에서 결코 작동되지 않았을 경우에도, 공격자에게 공격이 성공적인 인상을 주기 위해 사용될 수 있다. 자율 제어 시스템(104)은 금지된 접속 상태, 명령 및/또는 명령의 시퀀스가 검출되었을 때 위협을 무효화시킬 수 있는 공격적인 수단을 포함할 수 있다. 예를 들어, 비인가 접속이 USB 포트 상에서 검출된 경우에는 자율 제어 시스템(104)이 그것에 손상을 주거나 무효화시키기 위해 USB 주변 입력 장치 내로 신호를 주입할 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 시스템 성능과 기능에 무시할만한 영향을 갖는 방식으로 제어 장치 내의 제2 집적 회로 칩의 물리 인터페이스에 직렬로 접속될 수 있는 집적 회로 칩 상의 전자 회로 설계일 수 있다. 동시에 제1 집적 회로 칩은 제2 집적 회로 칩에의 임의의 접속 상태를 금지할 수 있다. 이 접속 상태는 소정 시간의 순간에서 모든 디지털 I/O 접속에서의 전압 레벨과 같은 두 개의 장치 사이의 모든 접속 포인트에서의 신호 레벨일 수 있다. 대안적으로, 전자 장치는 하나 이상의 전자 장치와 시스템 사이의 일부 또는 모든 신호 레벨 또는 상태의 외부 일정 모니터링을 포함하는 신호 인터페이스상에 삽입 또는 부가될 수 있고, 장치나 시스템들 사이에서 경계 외 신호 상태들이 발생하지 않거나 바람직하지 못한 시스템 효과가 발생하지 않도록 미미한 양의 시간 동안만 발생하는 것을 보장하도록 동작한다. 이 방법을 실시하는 전자 장치는 하나 이상의 장치 또는 시스템들 사이에서 직렬, 병렬 또는 직렬과 병렬 모두로 접속될 수 있으며, 독립적으로 기능하거나 또는 컴퓨터 구현식 보안 스코어 방법을 포함하는 외부 모너티링 및 제어와 더불어 기능할 수 있다.

일부 실시예에 있어서(이하의 도 4에서 도시한 바와 같이), 자율 제어 시스템(104)은 하드웨어 기반 직렬 "맨 인 더 미들(중간자 공격; MITM)"을 기반으로 동작할 수 있다. 보호 시스템(100)과 입력 장치(예를 들어, 주변장치) 사이의 통신은 자율 제어 시스템(104)의 모니터링 로직이 사전 프로그램된 금지된 신호 패턴, 패킷을 검출하거나 또는 신호 라인들에 대한 시도를 액세스할 때까지 정상적으로 연속할 수 있다. 금지된 신호가 검출되면, 자율 제어 시스템(104)은 대안 신호 버스(즉, 방해 버스)를 선택함으로써 주 신호를 무효화할 수 있다. 대안 신호 버스는 기록, 방해 또는 주변 장치로부터 전체적 분리를 하는데 사용될 수 있다. 대안 신호 버스는 예를 들어, 공격을 받고 있는 것을 보호 시스템에 통지하도록 예를 들어, 보호 시스템(100)과 통신이 유지되고 있는 동안 선택될 수 있다. 자율 제어 시스템은 내부 파라미터로 나타내어진 멀티플렉서 인스턴스화를 이용하여 이 통신을 유지할 수 있는데, 상기 인스턴스화 채널 선택 라인은 예를 들어 보호 시스템 내에 프로그램된 특정 용도 모니터링 및 작동 로직에 의해 제어된다.

도 2는 입력 장치(102)(도시 않음) 및 보호 시스템(도시 않음)과 직렬 배치에서 프로세서(200) 및 메모리(202)를 포함하는 자율 제어 시스템(104)의 일 실시예를 도시한다. 프로세서(200)는 상기 입력 장치(102)에 접속될 수 있는 노드(204) 상의 입력 신호를 수신할 수 있다. 프로세서는 보호 시스템(100)에 라우팅될 수 있는 노드(206) 상의 출력 신호를 생성할 수 있다. 메모리(202)는 금지된 입력 신호 상태를 저장할 수 있다. 프로세서(200)는 입력 신호와 금지된 입력 신호 상태를 비교하여 매치 신호 또는 노 매치 신호를 생성할 수 있다. 입력 신호는 노 매치 신호에 응답하여 상기 보호 시스템(100)에 공급될 수 있다. 대체 입력 신호는 매치 신호에 응답하여 보호 시스템(100)에 공급될 수 있다. 대체 입력 신호는 보호 시스템(100)에 어떠한 손상도 유발하지 않는 신호일 수 있다. 예를 들어, 최고 속도에서 동작하도록 보호 시스템의 모터에 지향되는 보호 시스템(100)에 대한 입력은 특정 프로세스 동작에 해로워서 허용되지 않는다. 이러한 명령이 입력 장치(102)로부터 입력되면, 자율 제어 시스템(104)은 신호를 차단해서 비인가 상태를 방지하도록 중간 동작을 취할 수 있다. 이 예에 있어서, 자율 제어 시스템(104)은 전적으로 속도 선택 제어를 실시할 수 있으며, 이전의 허가된 속도 선택을 유지하고 있는 보호 시스템에 적절한 신호를 전송할 수 있다. 또한, 자율 제어 시스템(104)은 롱 엔트리를 생성하여 비인가 접속 상태가 시도되었다는 경보를 전송할 수 있다. 자율 제어 시스템(104)의 응답은 애플리케이션 종속하며, 사전 프로그램될 수 있다. 자율 제어 시스템(104)은 또한, 예를 들어, 현재의 속도를 유지하는 대신에 물리적인 프로세스를 정지하도록 프로그램될 수도 있다.

도 3은 본 발명의 일 실시예에 따른 제어 방법을 기술하는 흐름도이다. 이 도면은 전술한 직렬 자율 제어 시스템(104)의 일례의 프로세스 흐름을 나타낸다. 일례의 프로세스 흐름은 또한, 이하에 기술하는 추가의 직렬 및/또는 병렬 자율 제어 시스템 실시예에도 적용할 수 있는데, 이 실시예는 도 2의 프로세서(200) 및 메모리(202)를 포함하거나 포함하지 않을 수 있다. 자율 제어 시스템(104)은 보호 시스템(100)과 입력 장치(102) 사이의 접속 상태(1405)를 모니터할 수 있다. 상태는 상태가 경계 외에 있는지(1410)를 결정하도록 (예를 들어, 전술한 도 2의 예에서 최대 속도 명령) 체크될 수 있다. 상태가 허용되면, 모니터링이 정상적으로 지속될 수 있다(1405). 상태가 경계 외에 있으면, (예를 들어, 명령 속도보다 낮은 속도로 속도를 설정함으로써 또는 그 현재 속도를 유지하기 위해 보호 시스템에 명령함으로써) 자율 제어 시스템(104)은 상태에 대해 동작을 취할 수 있다(1415). 자율 제어 시스템(104)은 개입이 설정되거나 또는 보호 시스템(100)을 수용가능한 상태(1420)로 복귀시켰는지 여부를 결정할 수 있다. 예를 들어, 자율 제어 시스템(104)은 모터가 손상이 일어나지 않고 실제로 저속으로 복귀되었는지 여부를 결정할 수 있다. 보호 시스템(100)이 OK라고 한 경우에, 모니터링이 정상적으로 지속될 수 있다(1405). 그러나, 일부의 경우에, 보호 시스템을 수용가능한 상태로 복귀할 수 없을 수 있다. 예를 들어, 보호 시스템(100)이 로크되어 자율 제어 시스템(104)이 개입하기 이전에(예를 들어, 이하의 도 7과 관련하여 기술한 바와 같은 병렬 배치에 있어서) 로크로 제어된 도어는 이미 개방되었을 수 있다. 로크를 다시 로킹하면, 이 상태를 다시 고정하지 않을 것이다. 이 경우, 보호 시스템(100)은 다른 외부 입력으로부터 격리될 수 있어서 변경이 생성될 수 있다(1425).

도 4는 본 발명의 일 실시예에 따른 보호 시스템(100)과 입력 장치(102) 사이의 직렬 인터페이스와 접속된 자율 제어 시스템의 블록도이다. 이 실시예는 전술한 도 2의 실시예와 유사하게 기능하지만, 자율 제어 시스템(104) 내에 프로세서(200) 및 메모리(202)에 추가하여 및/또는 이에 대체하여 다른 요소들을 구비할 수 있다. 이 예에서, 자율 제어 시스템(104)은 모니터링 로직(140)에 제공하는 PLD 또는 기타 장치(예를 들어, 회로, 프로세서 등)를 포함할 수 있다. 모니터링 로직(140)은 양방향 멀티플렉서(160)를 통해 보호 시스템(100)과 주변 장치 사이에서 모든 신호를 정상적으로 통과시킨다. 동일한 신호가 또한 모니터링 로직(140)을 제공하는 PLD, 회로 또는 프로세서의 일부이거나 또는 상기 모니터링 로직(140)(예를 들어, 분리 PLD, 회로, 프로세서 등)으로부터 분리될 수 있는 제어 로직(150)을 제공하는 모니터링 및 작동 회로 내에 공급될 수 있다. 이 도면에 도시된 실시예는 자율 제어 시스템(104)의 하드웨어 기반 직렬 "맨 인 더 미들(중간자 공격; MITM)"이다. 이 실시예에 있어서, 보호 시스템(100)과 주변 장치(102) 사이의 통신은 모니터링 장치(140)가 신호 라인상에서 사전 프로그램된 금지 신호 패턴, 패킷 또는 액세스를 검출하기까지 정상적으로 지속될 수 있다. 금지 신호가 검출되면, 자율 제어 장치(104)의 제어 로직(150)은 기록, 방해 또는 주변 장치(102)로부터의 분리를 위해 대안 내부 I/O 버스(또는 방해 버스)를 선택함으로써 주 주변 I/O 버스를 완전하게 무효화시킬 수 있다. 이 방법은, 보호 시스템(100)에게 공격하에 있다는 것을 통지하기 위해 통신이 보호 시스템(100)과 지속되는 동안 자율 제어 시스템(104) 내에서 구현될 수 있다. 자율 제어 시스템(104)은 내부 파라미터로 나타내어진 멀티플렉서 인스턴스화를 이용하여 이 통신을 유지할 수 있는데, 상기 인스턴스화 채널 선택 라인은 예를 들어 보호 시스템(100) 내에 프로그램된 특정 용도 모니터링 및 작동 로직에 의해 제어된다.

도 4의 자율 제어 시스템(104)은 보호 시스템(100) 내부 또는 외부에 있을 수 있는 접속 주변 장치(102)와 보호 시스템(100) CPU 사이의 물리 층에서 직렬 접속될 수 있다. 통신 버스는 소정의 애플리케이션에 대한 규칙을 위반하는 신호를 검출하기 위해 프로그램된 모니터 로직(140) 및 MUX(160)를 포함하는 자율 제어 시스템(104)을 통과할 수 있다. 그러한 신호가 검출되면, 자율 제어 시스템(104)은 이들 신호가 보호 시스템(100)에 도달하는 것을 정지시킬 수 있거나 또는 적어도 프로세스 동안 바람직하지 못한 시간 동안 보호 시스템(100)에서 이들 신호가 어서팅하는 것을 방지할 수 있다. 도 4의 예에 있어서, 버스(A)는 보호 시스템(100) CPU와 주변 장치 사이에서 정상적으로 자율 제어 시스템(104)을 통과할 수 있으며, 보호 시스템(100)으로 신호를 전달하고 및 그로부터 신호를 전달받는다. 이렇게 함으로써, 버스(A)는 자율 제어 시스템(104)의 출력 멀티플렉서를 통과할 수 있다. 버스(A 또는 B)가 보호 시스템(100)에 도달하는지 여부는 멀티플렉서의 "SO" 제어 포트에 의해 결정될 수 있다. SO 포트가 논리 0일 경우에, 버스(A)가 통과할 수 있다. SO 포트가 논리 1일 경우에, 버스(B)가 통과할 수 있다. 버스(B)의 각 라인의 값은 규칙을 시행하도록 구성될 수 있는 자율 제어 시스템(104)의 상태 머신 제어 로직(150)에 의해 제어될 수 있다. 이 예에서, S0는 버스(A)의 라인들 모두가 하이일 때 논리 1로 할당될 수 있다. 4 입력 AND 게이트는 응답하여 S0를 버스(B)로 스위치하도록 토글할 수 있다. AND 게이트는 하드웨어 게이트일 수 있으며, 하드웨어 AND 게이트를 통하는 전파 시간은 거의 나노초일 수 있어서 거의 순시 스위치가 수행될 수 있다. S0는 S0를 제공하는 2 입력 OR 게이트를 통해서 자율 제어 시스템(104)의 상태 머신 로직(150)에 의해 직접적으로 제어될 수도 있다. 자율 제어 시스템(104)의 다수의 예들이 보호 시스템(100)의 여러 입력 및/또는 출력과 장치(102) 사이에 개재되어 다양한 인터페이스에서 다양한 규칙을 시행할 수 있다.

도 4에 도시한 바와 같이, 데이터를 저장하고 암호화할 수 있는 보안 메모리가 구비된다. 이 메모리는 호스트 CPU에 대한 자율 제어 시스템(104) 시스템 서비스로서 이용될 수 있으며, 및/또는 보안 애플리케이션 또는 외부 주변장치로부터 판독될 수 있는 규칙 위반 이벤트의 로그와 같은 호스트 CPU로부터 격리된 데이터를 포함할 수 있다.

도 4에 도시된 자율 제어 시스템(104)은 모니터된 라인에 대한 자율 제어 시스템(104)을 통하는 유도된 신호 전파 지연이 시스템 타이밍 요건을 위해 무시될 수 있는 특징을 갖는 프로그램가능 로직 장치를 이용하여 직렬 인터페이스 내에 배치될 수 있다. 자율 제어 시스템(104)의 PLD는 예를 들어, 거의 20나노초의 지연과 같은 소량의 전파 지연을 부가하는 정상의 "통과(pass-through)" 모드를 포함할 수 있다. 부가된 지연은 많은 시스템에서 미미하므로, 정상 시스템 동작에 영향을 미치지 않을 수 있다.

도 4의 예에 도시된 자율 제어 시스템(104)의 직렬 인터페이스는 안티 탬퍼 수단으로서 보호 시스템(100)을 전기적으로 절연하도록 주변 장치(102)로부터 보호 시스템(100)을 부분적으로 또는 완전하게 분리하는데 사용될 수 있다. 그러면 자율 제어 시스템(104)은 주변 장치(102)를 공격하거나 오기능시키는 것 또는 간단히 홀드 상태에 대해 공격적인, 수비적인 또는 진단/수리 신호를 출력할 수 있다.

도 5는 본 발명의 일 실시예에 따른 비인가 접속 상태를 방지하는 직렬 인터페이스를 구비한 전자 자율 제어 시스템(104)의 동작을 기술하는 개략도이다. 자율 제어 시스템(104)은 물리적인 프로세스를 적용하도록 2진 부호화 속도를 수용하는 시동 장치(보호 시스템(100))와 속도 선택 입력 장치(주변장치(102)) 사이에 배치될 수 있다. 자율 제어 시스템(104)은 입력을 모니터해서 이들 입력을 멀티플렉서(MUX) 또는 스위치(160)로 통과시키는 모니터링 장치(140)를 포함할 수 있다. 입력이 허용되면, 이들 입력은 MUX(160)로부터 보호 시스템(100)으로 진행할 수 있다. 입력이 허용되지 않으면, 상태 머신 모니터 및 제어 작동 로직(150)이 개입할 수 있어서, MUX(160)가 상태 머신 모니터 및 제어 작동 로직(150)에 의해 생성된 출력을 대신 보호 시스템(100)으로 통과시킨다. 이 예에서, 이진수 "1111"로 표시된 최고속은 특정 프로세스 동작에 유해하여 허용되지 않아야 한다. 도 5에 도시된 장치는 넓은 다양한 다른 기능들을 부호화하는 다수의 접속 상태를 모니터하고, 그 상태에서 동작하도록 규격화될 수 있다. 이 예에서 자율 제어 시스템(104)은 예를 들어 최하위 속도에서 최고 허용 속도로 점프하는 것과 같은 비인가된 속도 선택 시퀀스를 방지하도록 프로그램될 수도 있다. 자율 제어 시스템(104) 로직은 특정 용도로 될 수 있어서, "1111"이 이 예에서 금지된 입력일 동안, 다른 실시예들에서는 다른 입력들이 금지될 수 있다. 자율 제어 시스템(104)에 대한 입력은 이 예의 4비트 실시예로 한정되지 않는다.

도 5.1에 있어서, 속도 선택 버스는 자율 제어 시스템(104)을 통해서, 자율 제어 시스템(104)의 "버스 스위치"를 통해 시동 장치상에서 신호를 통과시킨다. 자율 제어 시스템(104)은 프로그램가능 비인가 속도(접속 상태)에서 속도 선택 버스를 모니터할 수 있으며, 이 예에서 버스 스위치를 제어하는 사전 프로그램된 동작을 취할 수 있다. 도 5.1에 있어서, 선택된 속도는 허가된 속도이고, 따라서 자율 제어 시스템(104)은 선택에 의해 시동 장치로 나아갈 수 있다.

도 5.2는 부주의하거나 또는 악의적으로 입력 장치(102)를 통해 자율 제어 시스템(104)으로 전송된 속도 "1111"에 대한 비인가 신호를 도시한다. 자율 제어 시스템(104)은 신호를 인터셉트해서 비인가 상태를 방지하도록 중간 동작을 취할 수 있다. 이 예에서, 자율 제어 시스템(104)은 자율 제어 시스템(104)이 속도 선택 제어를 전적으로 수행하고, 이전의 허가 속도 선택을 유지하는 보호 시스템(100)에 적합한 신호를 전송하도록 버스 스위치를 토클하기 위한 자전 프로그램된 작동 로직을 포함할 수 있다. 또한, 자율 제어 시스템(104)은 로직 엔트리를 생성하거나 또는 비인가 접속 상태가 시도되었다는 경보를 전송할 수 있다. 자율 제어 시스템(104)의 응답은 애플리케이션 종속적이며 사전프로그램될 수 있다. 자율 제어 시스템(104)은 또한 예를 들어, 현재의 속도를 유지하는 대신에 물리적인 프로세스를 정지하도록 프로그램될 수 있다.

도 5.3은 입력 장치(102)가 인가 속도를 선택하도록 유저 또는 제어 시스템에 의해 재조정된 경우에, 자율 제어 시스템(104) 로직은 스위치를 다시 디폴트 정상 상태 위치로 토글링함으로써 스위치를 다시 입력 장치(102)로 제어할 수 있다.

도 6은 도 5의 실시예와 유사한 자율 제어 시스템(104)의 실시예를 도시하지만, 하드웨어 로직 대신에 프로세서(200) 및 메모리(202)를 구비한다. 이 실시예에 있어서, 노드(204)의 입력 신호는 링크(300)를 통해 프로세서(200)로 라우팅된다. 프로세서(200)는 메모리(202)에 저장된 입력 신호 상태를 금지하도록 입력 신호들을 비교해서 매치 신호 또는 비 매치 신호를 생성할 수 있다. 프로세서(200)의 라인(302)에서 선택 신호들을 생성할 수 있는데, 이 신호들은 MUX(304)를 제어할 수 있다. 선택 신호들에 의해 라인(302)에 있는 신호들이 비 매치 신호 이벤트의 경우에 멀티플렉서(304)를 통과해 보호 시스템(100)으로 들어갈 수 있다. 대체 입력 신호들이 라인(306)에 인가될 수 있고, 라인(302)의 선택 신호들이 매치 신호의 경우에 대체 인력 신호들을 MUX(304)로 보낼 수 있다.

도 7은 본 발명의 일 실시예에 따른 보호 시스템(100)의 병렬 인터페이스에 의해 보호 시스템(100)에 접속된 프로그램가능 로직 장치(PLD)를 포함하는 자율 제어 시스템(104)의 블록도를 도시한다. 보호 시스템(100)의 입력 및/또는 출력은 자율 제어 시스템(104)에서 PLD의 입력을 통해 또는 자율 제어 시스템(104) 내에 임베디드된 프로세서를 통해 모니터될 수 있다. 도 5에 도시된 실시예에 있어서, 자율 제어 시스템(104)은 보호 시스템(100)에 병렬 인터페이스로 접속될 수 있으며 또한 입력을 모니터할 수 있으며, 내부적으로 상태를 출력으로 변환할 수 있으며, 또한, 예외의 접속을 필요로 하지 않고 방해를 유도할 수 있는 적어도 하나의 양방향 신호 구동기를 포함할 수 있다. 상기 구동기는 그의 스위치(160)를 통해 수신된 입력을 모니터하도록 모니터링 로직(140)에 결합될 수 있다. 입력이 허용되면, 구동기는 그 상태를 유지할 수 있다. 입력이 허용되지 않으면, 작동 로직(150)이 스위치(160)를 동작 버스로 위치시키는데, 이 버스는 예를 들어 그라운드나 또는 하이 신호에 있을 수 있다. 보호 시스템(100)과 주변 장치(102) 사이의 통신은 모니터링 로직이 전술한 직렬 인터페이스 예에서와 같이 비인가된 신호 패턴, 패킷을 검출하고, 시도를 액세스할 때까지 정상적으로 진행될 수 있다. 병렬 구성에 있어서, 제어 로직은 기록, 방해, 또는 주변 장치(102)로부터 전체 분리를 위해 대안 I/O 경로에서 스위칭함으로써 I/O 버스를 내부적으로 리 라우팅 또는 분리할 수 없다. 대신, 보호 시스템(100) 하에서 장치에 대한 신호는 스위치(160)에 의해 그라운드 또는 하이로 설정된다. 그러나 병렬 접근 방법은 전파 지연이 견딜 수 없는 통신 및 신호 속도를 갖는 초고속 시스템(예를 들어, GHz 범위에서 동작하는 시스템)에 유용할 수 있다. 더욱이, 병렬 자율 제어 시스템(104)은 신호들 자체를 통과시킬 필요가 없으므로(각 입력의 매칭 출력을 필요) 직렬 인터페이스보다 전체 소수의 I/O 접속을 필요로 할 수 있다.

도 8은 병렬 인터페이스에 의해 보호 시스템(100)에 접속되고, I/O 방해을 일으키기 위한 시도에서 명령을 받았을 때 논리 하이 또는 로우로 토글할 수 있는 자율 제어 시스템(104)으로부터 주변 장치 버스에 접속된 적어도 하나의 3 상태 출력(160)(도 7의 스위치 대신에)을 포함하는 자율 제어 시스템(104)의 일 실시예의 블록도이다. 이 3 상태 출력은 양방향 I/O 인터페이스를 갖지 않는 자율 제어 시스템(104)을 위해 사용될 수 있다.

도 9는 본 발명의 일 실시예에 따른 병렬 인터페이스를 구비한 전자 자율 제어 시스템(104)의 동작을 기술하는 개략도이다. 자율 제어 시스템(104)은 병렬 인터페이스를 포함할 수 있는데, 이 인터페이스에서, 입력 장치(102)와 보호 장치(100) 사이의 신호들은 상기 자율 제어 시스템(104)을 직접적으로 통과하지 않는다. 대신 자율 제어 시스템(104)은 도 9.1에 도시된 바와 같이 입력 신호를 모니터하도록 전기적으로 고 임피던스 입력을 갖는 각 라인의 오프를 만들 수 있다. 비인가 입력 시도가 이루어지면, 병렬 자율 제어 시스템(104)은 호스트 버스에 오버라이드 하기에 적합한 구동 세기(전류 싱킹 및 소싱)를 갖는 출력 버스로 버스 스위치를 토글링함으로써 비인가 입력을 방해할 수 있다. 도 9.2의 예에 있어서, Speed_Sel_3 라인을 내부적으로 그라운딩하면, Speed_Sel_3 라인이 순서적으로 최고속을 선택하는 논리 하이 상태에 도달하는 것을 방지할 수 있다. 도 9.2에 있어서, 제어 시스템(104)은 자율 제어 시스템(104) 동작 버스 출력으로부터 간섭없이 입력 장치(102)로부터의 입력을 모니터할 수 있도록 버스 스위치를 다시 위치 3으로 주기적으로 토글할 수 있다. 자율 제어 시스템(104) 허가된 속도가 선택되는 것을 검출하면, 자율 제어 시스템(104)은 다시 도 9.3에 도시한 바와 같이 정상 상태로 돌아갈 수 있다. 자율 제어 시스템(104)은 직렬 인터페이스를 갖는 자율 제어 시스템(104)과는 달리 병렬 인터페이스에 의해 신호를 동시에 모니터할 수 없다.

도 10은 직렬 및 병렬 인터페이스를 이용하는 자율 제어 시스템(104)이 보호 시스템(100)에 접속되지 않은 실시예의 블록도이다. 직렬 인터페이스는 로직(140A), 작동 로직(150A) 및 스위치(160A)를 포함할 수 있다. 병렬 인터페이스는 모니터 로직(140B), 작동 로직(150B) 및 스위치(160B)를 포함할 수 있다. 이 실시예에 있어서, 임의의 통신 경로가 너무 빨라서 정상 시스템 동작을 열화시키지 않고, 직렬적으로 통과할 수 없을 때, 이들 경로는 병렬화된 인터페이스에 의해 조절될 수 있다. 낮은 경로는 직렬 인터페이스에 의해 조절될 수 있다.

도 11은 자율 제어 시스템(104)이 자율 제어 시스템(104)과 보호 시스템(100) 사이에서의 통신 버스(170)를 포함하는 실시예의 블록도이다. 통신 버스(170)는 악의적인 또는 비인가된 의도가 검출되면, 보호 시스템(100)을 선택으로 플래그하는 자율 제어 시스템(104)의 기능을 포함할 수 있다. 통신 버스(170)는 또한 이벤트를 자율적으로 로그하고, 이 이벤트를 컴퓨터 구현 보안 스코어 시스템에 보고할 수 있다.

도 12는 스택 또는 평면 배열로 기능적으로 접속된 적어도 2 개의 상호접속 프로세서 다이들을 포함할 수 있는 반도체 멀티 칩 모듈을 포함하는 자율 제어 시스템(104)의 실시예의 도면이다. 모듈은 또한, 인쇄 회로 기판(PCB)에 직접적으로 장착하는 단일 반도체 패키지 안쪽에 인터포저 보드 및/또는 다이렉트 와이어 본딩을 포함할 수도 있다. 이러한 배치는 악의적인 탬퍼링에 대해 보호를 제공할 수 있는 자율 제어 시스템(104)을 가상적으로 검출하는 것을 어렵게할 수 있다.

도 13은 보호 시스템(100) 위 또는 아래의 스택내에 스택 내에 기능적으로 배치될 수 있는 커스텀 소켓 어셈블리를 포함할 수 있는 인터포저 PCB 상에 외부적으로 장착되는 자율 제어 시스템(104)의 실시예의 도면이다. 이 실시예에 있어서, 자율 제어 시스템(104)은 현재의 CPU를 고정하는데 사용될 수 있고 또한, CPU의 경우에 현재의 마더보드 및 소켓을 사용할 수 있다. 이 실시를 그것이 2 개의 개별적으로 패키징된 부품을 접속해서 하나를 형성하는 것을 포함하므로 패키지 온 패키지 실시라 할 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 보호 시스템(100)을 포함할 수 있는 인쇄 회로 기판(PCB) 상에 장착된 표면일 수 있는 전자 회로를 포함할 수 있다. 자율 제어 시스템(104)은 예를 들어, 하나 이상의 PCB 트레이스, 플라잉 리드(flying leads), 동축 케이블 또는 광섬유를 이용하는 보호 시스템(100)에 작동가능하게 접속될 수 있다.

일부 실시예에 있어서, 자율 제어 시스템(104)은 보호 시스템(100)에 작동가능하게 장착될 수 있는 모듈러 스택가능한 단일 보드 컴퓨팅 플랫폼을 포함할 수 있다. 예를 들어, 상기 플랫폼은 PC104, EPIC, EBX, Raspberry Pi, Parallella 또는 유사한 모듈러 컴퓨팅 플랫폼일 수 있다. 이 실시예에 있어서, 자율 제어 시스템(104)은 컴퓨팅 스택 헤더에 부착될 수 있고, 전술한 바와 같이, 보안 기능을 수행할 수 있는 모듈러 캐리어를 포함할 수 있다. 이를 모듈 온 모듈 실시라고 할 수 있다.

도 14는 본 발명의 일 실시예에 따른 자율 제어 시스템(104)의 안티 탬퍼 특징을 기술하는 흐름도이다. 전술한 바와 같이, 데이터는 자율 제어 시스템(104)의 암호화 안티 탬퍼 체크를 가능하게 하도록 저장될 수 있다. 주기적으로, 또는 유저 요구에 따라, 상기 안티 탬퍼 체크는 금지될 수 있다(1305). 자율 제어 시스템(104)은 개인 키로 자율 제어 시스템(104)과 통신하는 시스템(즉, 자율 제어 시스템(104)의 체크를 수행하는 시스템)에 대한 메시지를 서명할 수 있다. 상기 체크를 수행하는 시스템은 서명을 유효하게 하기 위한 시도를 수 있다(1315). 서명이 유효하지 않으면, 자율 제어 시스템(104)이 탬퍼(tampered; 변경)되었을 수 있다는 것을 나타내는 경보를 생성할 수 있다(1320). 서명이 유효하면, 상기 체크를 수행하는 시스템은 개인 키로 상기 메시지에 서명을 할 수 있다(1325). 자율 제어 시스템(104)은 서명을 유효하게 하기 위한 시도를 할 수 있다(1330). 서명이 유효하지 않으면, 체크를 수행하는 시스템이 탬퍼(tampered)되었을 수 있다는 것을 나타내는 경보를 생성할 수 있다(1335). 서명이 유효하면, 탬퍼 체크가 모든 안전한 것으로 선언될 수 있다(즉, 체킹 시스템 및 자율 제어 시스템(104) 모두가 탬퍼 프리할 수 있다)(1340). 따라서 자율 제어 시스템(104)은 다른 시스템을 체크할 수 있으며, 수동 보안을 제공하기 위해 그 시스템에 의해 체크될 수 있다.

도 15는 본 발명의 일 실시예에 따른 보안 코 프로세싱을 위한 호스트 CPU에 대한 시스템 서비스로서 자율 제어 시스템(104)을 이용하는 프로세스 흐름을 도시한다. 자율 제어 시스템(104)에 대한 전술한 구조는 또한, 자율 제어 시스템(104) 프로세서가 자율 제어 시스템(104)의 다수의 인스턴스화를 가질 수 있으므로, 호스트 CPU에 대한 시스템 서비스로서 보안 프로세싱을 가능하게 할 수도 있다. 이 실시예에서, 자율 제어 시스템(104)은 명령을 수신할 수 있다(1505). 자율 제어 시스템(104)은 자율 제어 시스템(104) 메모리 서브 시스템과 관련된 메모리에 상주하는 사전 프로그램된 OP 코드에 대한 매치를 구하도록컴파일러 또는 OP 코드에 의해 기계어로 축약된 바와 같은 (예를 들어, 입력 장치(102)로부터) 수신된 명령을 비교할 수 있다. 매치가 있으면, 이어서 자율 제어 시스템(104)은 OP 코드의 사전 프로그램된 기능을 실행할 수 있으며(1515), 보호 시스템(100)은 OP 코드를 수신할 수 없다. 자율 제어 시스템(104)은 보안 저장장치(1520)를 액세스해서 결과를 되돌려 준다(1525). 이와는 달리, 자율 제어 시스템(104) 사전 프로그램된 메모리 내에 수신된 OP 코드와의 매치가 없으면, 상기 OP 코드는 실행하기 위해 보호 시스템(100)으로 전달되고, 보호 시스템(100)은 결과를 되돌려 준다(1535). 입력 장치(102) 상에서 실행하는 자율 제어 시스템(104)과 작업하도록 특별히 설계된 소프트웨어 애플리케이션은 자율 제어 시스템(104)의 보안 코 프로세싱 능력을 액세스하기 위해 자율 제어 시스템(104) OP 코드 또는 명령 세트를 포함할 필요가 있다. 예를 들어, 그러한 자율 제어 시스템(104) 특정 OP 코드 또는 OP 코드 시리즈가 데이터 세트에서 암호화 명령을 요구하고 있으면, 프로세서(200)는 데이터 세트 상에서 암호화 해시를 1차로 수행함으로써 응답할 수 있다. 그러면, 프로세서(200)는 (보안 저장장치(202)에 저장된) 개인 키를 이용하여 해시화된 데이터 세트를 디지털적으로 서명할 수 있으며, 이어서, 그 서명된 데이터 세트를 다시 입력 장치(102)를 통해 문제의 OP 코드를 생성했던 자율 제어 시스템(104) 특정 애플리케이션으로 되돌려 준다.

도 16은 본 발명의 일 실시예에 따른 인증/방해/수리 로직을 갖는 직렬 인터페이스된 자율 제어 시스템을 도시한다. 자율 제어 시스템(104)은 ICS/SCADA 네트워크(102)와 보호 시스템(100) 사이에 직렬로 인터페이스될 수 있다. 자율 제어 시스템(104)은 인증/방해/수리 로직(610) 및/또는 보안 메모리(1620)를 포함할 수 있다. 보안 메모리(1620)는 예를 들어, 전자 암호화 PKI, 개인 키, 디지털 신뢰성, 및/또는 보안 스코어 증명서를 유지할 수 있다. 그러한 증명서는 메시지를 외부 장치 및 시스템 부품으로 디지털적으로 서명하고, 암호화하는데 사용될 수 있다. 예를 들어, ICS/SCADA 인터페이스 장치(102) 및/또는 보호 엔드포인트(100)가 PKI를 구현하는 경우에, 그러면 상기 자율 제어 시스템(104)은 두 개의 장치의 접속을 허용하기 이전에 신뢰성을 보장할 수 있다. PKI를 갖는 자율 제어 시스템(104)은 또한, 유사한 PKI를 구현하는 다른 장치와의 암호화된 통신을 또한 수행할 수 있다.

양방향 버스 인터페이스는 자율 제어 시스템(104)의 인증/방해/수리 로직(1610)으로부터 ICS/SCADA 장치(102)에 제공될 수 있다. 이 로직(1610) 및 버스는 모니터 로직(140)이 원치않는 접속 상태를 검출하였을 때, 전술한 인증 수단을 위해 및/또는 다른 공격적인 또는 수비적인 수단을 위해 사용될 수 있다. 예를 들어, 인증/방해/수리 로직(110)은 원치않는 접속 상태가 검출되었을 때 보호 엔드포인트(100)를 에뮬레이트할 수 있다. 작동 로직(150)은 (예를 들어, 전술한 바와 같이 이전의 상태 또는 애플리케이션에 적합한 새로운 상태를 유지함으로써) 불필요한 접속 상태 시도 동안 보호 시스템(100)의 제어를 취할 수 있으며, 또한, 인증/방해/수리 로직(1610)은 보호 엔드포인트(100)가 변화된 상태와 같이, ICS/SCADA 장치(102)에 기대 응답을 전송함으로써 보호 엔드포인트를 에뮬레이트할 수 있다. 보안/근본 원인 분석 보고서(root cause analysis audit)는 원치않는 접속 상태 시도의 의도가 잘못되거나 악성이라면, 연기를 위한 다른 명령을 로그하도록 수행될 수 있다. 보안/근본 원인 분석은 SCADA/ICS 장치(102)에게 현재 안전 위반으로 인해 에뮬레이터와 통신하고 있다고 통지하도록 SCADA/ICS 장치(102)에 응답 또는 에러 메시지를 전송함으로써 공지의 양호한 상태로 보호 엔드포인트(100)를 복원하는데 도움을 주도록 사용될 수 있다. 자율 제어 시스템(104)은 보호 엔드포인트(100)에 접속된 외부 암호화된 인터페이스 버스(1630)를 포함할 수 있다. 일부 실시예에 있어서, 자율 제어 시스템(104)은 보안/근본 원진 분석을 수행하면서 인터페이스 버스(1630)를 통해 보호 엔드포인트(100)의 동작을 중지시킬 수 있다. 다른 실시예에 있어서, 최종 인가 접속 상태(예를 들어, 최종 수용가능한 명령으로부터 초래된 상태)은 보안/근본 원신 분석 동안 유지될 수 있다.

도 17은 본 발명의 일 실시예에 따른 멀티 인터페이스 자율 제어 시스템을 도시한다. 자율 제어 시스템(104)은 직렬 및 병렬 인터페이스 모두를 통해 보호 엔드포인트(100)에 접속될 수 있다. 전술한 바와 같이, 이는 임의의 통신 경로가 너무 빨라서 정상적인 시스템 동작을 열화시키지 않고 직렬적으로 통과할 수 없을 때 유용할 수 있다. 이들 빠른 통신 경로는 자율 제어 시스템(104)의 정상적으로 고 임피던스 방해 출력에 병렬 접속으로 제공될 수 있다. 직렬 및 병렬 인터페이스는 또한, 신호가 자율 제어 시스템(104)에 너무 높은 전압 레벨을 가질 때 사용될 수 있다. 예를 들어 자율 제어 시스템(104)은 일부 실시예에 있어서, 5V 또는 그 이하의 신호에서 동작할 수 있다. 자율 제어 시스템(104)은 저전압 입력 장치(102A) 및 저전압 보호 엔드포인터(100A)와 직렬로 접속될 수 있어서 입력 장치(102A)와 엔드포인트(100A) 사이의 통신이 저전압 스위치(160A)에 의해 허용되거나 허용되지 않을 수 있다. 자율 제어 시스템(104)은 또한, 고전압 입력 장치(102B)와 고전압 엔드포인트(100B)와 병렬로 접속될 수 있어서, 입력 장치(102B)와 엔드포인트(100B) 사이의 통신이 고전압 스위치(160B)에 의해 허용되거나 허용되지 않을 수 있다. 직렬 및 병렬 인터페이스는 다른 실시예와 관련하여 일반적으로 전술한 바와 같이 기능할 수 있다. 그러나 자율 제어 시스템(104)이 병렬 라인 상에서 신호를 모니터하는 것을 허용하도록 레벨 시프터(1700)(예를 들어, 저항 래더, 옵토 커플러 등)가 상기 병렬 라인과 모니터 로직(140) 사이에 배치될 수 있다. 레벨 시프트(1700)는 고전압을 스텝 다운시켜서 자율 제어 시스템(104)이 자체가 손상하지 않고, 병렬 인터페이스를 안전하게 모니터할 수 있고 또한, 이 병렬 인터페이스에서 동작할 수 있다. 원치않은 접속 상태가 검출되었을 때, 자율 제어 시스템(104)은 도 17에 도시한 절연 게이트 바이폴라 트랜지스터(IGBT)(160B)와 같은 고전력 스위치를 이용하여 전체 고전압 버스를 단락시킬 수 있다. 일부 실시예에 있어서, 레벨 시프터(1700)를 구비한 자율 제어 시스템(104)은 예를 들어, 시스템에서 모니터링에 이용할 수 있는 신호만이 고 전압 신호일 경우에 병렬로만 접속될 수 있다.

도 18은 본 발명의 일 실시예에 따른 메모리 매핑 주변장치를 포함하는 엔드포인트를 도시한다. 자율 제어 시스템(104)은 다양한 병렬 인터페이스일 수 있는 메모리 매핑형 I/O를 이용하는 ICS/SCADA 엔드포인트(100)에서 메모리 매핑된 주변장치로서 인터페이스될 수 있다. ICS/SCADA 장치(102)는 엔드포인트(100)의 CPU(1800)와 통신할 수 있다. 이 실시예에서, 자율 제어 시스템(104)은 버스 통신을 수용할 수 있어서 그 통신으로부터 어느 주변 장치(1810A, 1810B, 1810C)가 액세스되고, 이들이 무엇을 하도록 명령받았는지를 판단할 수 있다. 원치 않는 접속 상태가 검출되면, 자율 제어 시스템(104)은 버스와 경쟁하거나(즉, 전술한 바와 같이 신호를 오버라이딩함으로써) 또는 CPU(1800)를 해석하고, 그것에 배드 상태로 알림으로써 작동할 수 있다. 이 실시예에서 자율 제어 시스템(104)은 IBM POWER'S Open Coherent Accelerator Processor Interface(CAPI) 버스와 같은 메모리 매핑 스켐과 함께 사용될 수 있으며, 여기서, 제어 시스템(104)은 어드레스 공간에서 주변 장치(1810A, 1810B, 1810C)를 자율적으로 모니터하고, 직접적으로 제어할 수 있다.

다양한 실시예들을 기술했지만, 이들 실시예들은 예로서 제공된 것이지 한정의 의도는 아님을 이해해야 할 것이다. 본 분야의 당업자라면, 형태 및 구성에 있어서 다양한 변경이 발명의 사상 및 영역을 일탈하지 않고 이루어질 수 있음을 명확하게 알 것이다. 실제로, 상세한 설명을 숙지한 후라면, 당업자에게 있어, 다른 실시예를 구현할 수 있는 방법은 명백하다.

또한, 기능성 및 장점을 강조하는 몇몇 도면들은 예로서만 제공되었음을 이해하여야 할 것이다. 기술한 방법론 및 시스템은 각각 충분하게 유연성을 가지며, 이들이 도시된 것과는 다른 방식으로 이용되도록 구성가능하다.

용어, "적어도 하나"가 명세서, 청구범위 및 도면에서 자주 사용될 수 있지만, 용어, "하나", "그" , "상기" 등은 명세서, 청구범위 및 도면에서 "적어도 하나" 또는 "상기 적어도 하나"를 의미할 수도 있다.

마지막으로, 표현 언어 "민스 포(means for)" 또는 "스텝 포(step for)"를 포함하는 출원인의 의도는 35 U.S.C. 112(f)하에서 해석되어야 한다. 표현적으로 "민스 포(means for)" 또는 "스텝 포(step for)"를 포함하지 않는 청구범위는 35 U.S.C. 112(f)하에서 해석되지 않아야 한다.

Claims

규칙 자율 시행을 위한 시스템으로서,
입력 신호에 응답하여 동작하는 산업 제어 시스템(Industrial Control System; ICS) 및/또는 감시 제어 데이터 수집(Supervisory Control and Data Acquisition;SCADA) 네트워크; 및
규칙 위반의 경우에 입력 신호를 모니터하기 위해 상기 입력 신호에 결합된 모니터 회로 및 위반 입력 신호가 보호 시스템에 영향을 미치는 것을 방지하는 상기 보호 시스템에 결합된 작동 회로를 포함하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 모니터링 회로가 규칙을 위반한 입력 신호를 검출했을 때, 상기 입력 신호가 상기 작동 회로를 통과하고, 상기 보호 시스템에 도달하는 것이 상기 작동 회로에 의해 차단되는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 자율 제어 시스템은 상기 보호 시스템과 병렬로 입력 신호에 결합되는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 모니터 회로 및 상기 작동 회로는:
규칙을 저장하는 메모리; 및
입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 프로세서를 포함하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 규칙 자율 시행 시스템.
제5항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 자율 제어 시스템은 메모리를 포함하고, 상기 자율 제어 시스템은 상기 메모리 내에 위반 입력 신호를 저장하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 작동 회로는 입력 신호를 수신하고, 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호를 통과시키는 멀티플렉서를 포함하는 규칙 자율 시행 시스템.
제9항에 있어서,
상기 멀티플렉서는 규칙 위반 입력 신호에 응답하여 상기 보호 시스템에 대해 대체 신호를 제공하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 작동 회로는 상기 입력 신호중 적어도 제1 입력 신호에 대해 보호 시스템과 직렬로 접속되고, 상기 입력 신호중 적어도 제2 입력 신호에 대해 보호 시스템과 병렬로 접속되는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 더 포함하고, 상기 자율 제어 시스템은 상기 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 제어 시스템은 보호 시스템과 공통 패키지 내에 포함되는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 제어 시스템은 상기 제어 시스템 내에 배치된 시스템 제어 개인 키를 포함하고, 상기 제어 시스템은 상기 제어 시스템 개인 키로 메시지에 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 규칙 자율 시행 시스템.
제14항에 있어서,
상기 소스는 상기 소스 내에 배치된 소스 개인 키를 포함하고, 상기 소스는 메시지에 상기 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 모니터 회로는 규칙 위반에 대해 출력 신호를 모니터하기 위해 상기 보호 회로의 상기 출력 신호에 결합되고, 상기 작동 회로는 위반 출력 신호에 응답하여 출력 신호의 전파를 방지하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 제어 시스템은 상기 보호 시스템의 물리 층에 접속되는 규칙 자율 시행 시스템.
보호 시스템을 보호하는 방법으로서,
규칙을 위반하는 입력 신호에 대해, 보호 시스템에 대한 입력 신호를 공급하는 산업 제어 시스템(Industrial Control System; ICS) 및/또는 감시 제어 데이터 수집(Supervisory Control and Data Acquisition;SCADA) 네트워크의 모니터 회로에 의해 상기 보호 시스템에 대한 입력 신호를 모니터하는 단계; 및
상기 보호 시스템에 결합된 자율 제어 시스템의 작동 회로에 의해 상기 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 포함하는 보호 시스템 보호 방법.
제19항에 있어서,
상기 작동 회로는 규칙을 위반하는 입력 신호를 검출하는 모니터링 회로에 응답하여 상기 보호 시스템에 대한 입력 신호를 차단하는 단계를 더 포함하는 보호 시스템 보호 방법.
제19항에 있어서,
상기 자율 제어 시스템을 상기 보호 시스템과 병렬로 상기 입력 신호에 결합하는 단계를 더 포함하는 보호 시스템 보호 방법.
제1항에 있어서,
상기 모니터 회로 및 상기 작동 회로의 메모리 내에 상기 규칙을 저장하는 단계; 및
상기 모니터 회로 및 상기 작동 회로의 프로세서는 입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 더 포함하는 보호 시스템 보호 방법.
제19항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 보호 회로 보호 방법.
제23항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 자율 제어 시스템의 메모리 내에 위반 입력 신호를 저장하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 작동 회로의 멀티플렉서에 의해 입력 신호를 수신하고, 상기 멀티 플렉서사 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호를 통과시키는 단계를 더 포함하는 보호 회로 보호 방법.
제27항에 있어서,
상기 멀티플렉서가 규칙이 위반되었을 때, 상기 보호 시스템에 대해 대체 신호를 제공하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 작동 회로를 상기 입력 신호중 적어도 제1 입력 신호에 대해 보호 시스템과 직렬로 접속하고, 상기 입력 신호중 적어도 제2 입력 신호에 대해 보호 시스템과 병렬로 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 제어 시스템은 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 제어 시스템과 보호 시스템을 공통 패키지 내에 패키징하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 제어 시스템이 상기 제어 시스템 내에 배치된 시스템 제어 개인 키로 메시지에 서명하고, 또한 상기 제어 시스템 서명 메시지를 소스에 전송하는 단계를 더 포함하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 보호 회로 보호 방법.
제32항에 있어서,
상기 소스가 상기 소스 내에 배치된 소스 개인 키로 메시지에 서명을 하고, 또한 소스 서명된 메시지를 상기 제어 시스템으로 전송하는 단계를 더 포함하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 보호 회로 보호 방법.
제19항에 있어서,
규칙 위반 출력 신호에 대해 상기 모니터 회로로 보호 시스템의 출력 신호를 모니터링하는 단계; 및
상기 작동 회로에 의해 상기 보호 시스템으로부터 위반 출력 신호의 전파를 방지하는 단계를 더 포함하는 보호 회로 보호 방법.
제19항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 보호 회로 보호 방법.
제19항에 있어서,
상기 제어 시스템을 상기 보호 시스템의 물리 층에 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
규칙 자율 시행 시스템으로서,
입력 신호에 응답하여 동작하는 보호 시스템; 및
자율 제어 시스템을 포함하고:
상기 자율 제어 시스템은,
규칙 위반에 대한 입력 신호를 모니터하기 위해 상기 입력 신호의 소스와 상기 보호 시스템 사이에 직렬로 결합된 모니터 회로;
상기 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 보호 시스템에 결합된 작동 회로; 및
상기 위반 입력 신호의 검출에 응답하여 상기 입력 신호의 소스에 메시지를 전송하는 인증/방해/수리 회로를 포함하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 메시지는 상비 보호 시스템을 에뮬레이트(emulate)하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 메시지는 에러 메시지를 포함하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 모니터링 회로가 규칙을 위반한 입력 신호를 검출했을 때, 상기 입력 신호가 상기 작동 회로를 통과하고, 상기 보호 시스템에 도달하는 것이 상기 작동 회로에 의해 차단되는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 모니터 회로 및 상기 작동 회로는:
규칙을 저장하는 메모리; 및
입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 프로세서를 포함하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 규칙 자율 시행 시스템.
제42항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 규칙 자율 시행 시스템.
제1항에 있어서,
상기 자율 제어 시스템은 메모리를 포함하고, 상기 자율 제어 시스템은 상기 메모리 내에 위반 입력 신호를 저장하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 자율 제어 시스템은 메모리를 포함하고;
상기 자율 제어 시스템은 상기 메모리 내에 인증을 저장하고; 및
상기 자율 제어 시스템은 입력 신호의 소스와 보호 시스템 사이에 접속을 설정하기 위해 상기 인증 데이터를 이용하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 작동 회로는 입력 신호를 수신하고, 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호를 통과시키는 멀티플렉서를 포함하는 규칙 자율 시행 시스템.
제47항에 있어서,
상기 멀티플렉서는 규칙 위반 입력 신호에 응답하여 상기 보호 시스템에 대해 대체 신호를 제공하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 작동 회로는 상기 입력 신호중 적어도 제1 입력 신호에 대해 보호 시스템과 직렬로 접속되고, 상기 입력 신호중 적어도 제2 입력 신호에 대해 보호 시스템과 병렬로 접속되는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 더 포함하고, 상기 자율 제어 시스템은 상기 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 제어 시스템은 보호 시스템과 공통 패키지 내에 포함되는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 제어 시스템은 상기 제어 시스템 내에 배치된 시스템 제어 개인 키를 포함하고, 상기 제어 시스템은 상기 제어 시스템 개인 키로 메시지에 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 규칙 자율 시행 시스템.
제52항에 있어서,
상기 소스는 상기 소스 내에 배치된 소스 개인 키를 포함하고, 상기 소스는 메시지에 상기 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 모니터 회로는 규칙 위반에 대해 출력 신호를 모니터하기 위해 상기 보호 회로의 상기 출력 신호에 결합되고, 상기 작동 회로는 위반 출력 신호에 응답하여 출력 신호의 전파를 방지하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 제어 시스템은 상기 보호 시스템의 물리 층에 접속되는 규칙 자율 시행 시스템.
제37항에 있어서,
상기 제어 시스템으로부터 상기 보호 시스템에 메시지를 전송하기 위한 상기 제어 시스템과 상기 보호 시스템 사이의 인터페이스 버스를 더 포함하는 규칙 자율 시행 시스템.
보호 시스템을 보호하는 방법으로서,
규칙을 위반하는 입력 신호에 대해서, 보호 시스템에 대한 입력신호의 소스와 상기 보호 시스템 사이에서 직렬로 상기 보호 시스템에 대한 입력 신호에 결합되어 있는, 자율 제어 시스템의 모니터 회로에 의해 상기 보호 시스템에 대한 입력 신호를 모니터하는 단계;
상기 보호 시스템에 결합된 자율 제어 시스템의 작동 회로에 의해 상기 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계; 및
인증/방해/수리 로직 회로에 의해 상기 위반 입력 신호의 검출에 응답하여 상기 보호 시스템에 대한 입력 신호의 소스에 메시지를 전송하는 단계를 포함하는 보호 시스템 보호 방법.
제58항에 있어서,
상기 메시지는 상기 보호 시스템을 에뮬레이트하는 보호 시스템 보호 방법.
제58항에 있어서,
상기 메시지는 에러 메시지를 포함하는 보호 시스템 보호 방법.
제58항에 있어서,
상기 작동 회로는 규칙을 위반하는 입력 신호를 검출하는 모니터링 회로에 응답하여 상기 보호 시스템에 대한 입력 신호를 차단하는 단계를 더 포함하는 보호 시스템 보호 방법.
제58항에 있어서,
상기 모니터 회로 및 상기 작동 회로의 메모리 내에 상기 규칙을 저장하는 단계; 및
상기 모니터 회로 및 상기 작동 회로의 프로세서는 입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 단계를 더 포함하는 보호 회로 보호 방법.
제63항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 보호 회로 보호 방법.
제58항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 자율 제어 시스템의 메모리 내에 위반 입력 신호를 저장하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 자율 제어 시스템의 메모리 내에 인증 데이터를 저장하는 단계; 및
상기 인증 데이터를 이용하여 상기 입력 신호의 소스와 상기 보호 시스템 사이의 접속을 설정하는 단계를 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 작동 회로의 멀티플렉서에 의해 입력 신호를 수신하고, 상기 멀티 플렉서가 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호를 통과시키는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 멀티플렉서가 규칙이 위반되었을 때, 상기 보호 시스템에 대해 대체 신호를 제공하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 작동 회로를 상기 입력 신호중 적어도 제1 입력 신호에 대해 보호 시스템과 직렬로 접속하고, 상기 입력 신호중 적어도 제2 입력 신호에 대해 보호 시스템과 병렬로 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템은 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템과 보호 시스템을 공통 패키지 내에 패키징하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템이 상기 제어 시스템 내에 배치된 시스템 제어 개인 키로 메시지에 서명하고, 또한 상기 제어 시스템 서명 메시지를 소스에 전송하는 단계를 더 포함하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 보호 회로 보호 방법.
제73항에 있어서,
상기 소스가 상기 소스 내에 배치된 소스 개인 키로 메시지에 서명을 하고, 또한 소스 서명된 메시지를 상기 제어 시스템으로 전송하는 단계를 더 포함하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 보호 회로 보호 방법.
제58항에 있어서,
규칙 위반 출력 신호에 대해 상기 모니터 회로로 보호 시스템의 출력 신호를 모니터링하는 단계; 및
상기 작동 회로에 의해 상기 보호 시스템으로부터 위반 출력 신호의 전파를 방지하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템을 상기 보호 시스템의 물리 층에 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
제58항에 있어서,
상기 제어 시스템과 상기 보호 시스템 사이의 인터페이스 버스를 통해 상기 제어 시스템으로부터 상기 보호 시스템으로 메시지를 전송하는 단계를 더 포함하는 보호 회로 보호 방법.
규칙 자율 시행을 위한 시스템으로서,
입력 신호에 응답하여 동작하는 보호 시스템;
규칙 위반에 대한 입력 신호를 모니터하도록 상기 보호 시스템과 병렬로 상기 입력 신호에 결합된 모니터 회로 및 상기 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 상기 보호 시스템에 결합된 작동 회로를 포함하는 자율 제어 시스템; 및
상기 자율 제어 시스템을 상기 입력 신호 및 상기 보호 시스템에 결합하고, 상기 보호 시스템에 의해 이용가능한 제1 전압으로부터 상기 자율 제어 시스템에 의해 이용가능한 제2 전압으로 상기 입력 신호를 시프트시키는 레벨 시프터를 포함하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 모니터 회로 및 상기 작동 회로는:
규칙을 저장하는 메모리; 및
입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 프로세서를 포함하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 규칙 자율 시행 시스템.
제81항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 메모리 및 상기 자율 제어 시스템을 상기 메모리 내에 위반 입력 신호를 저장하는 규칙 자율 시행 시스템.
제79에 있어서,
상기 작동 회로는 또한 상기 입력 신호중 적어도 제1 입력 신호에 대해 상기 보호 시스템과 직렬로 접속되는 규칙 자율 시행 시스템.
제84항에 있어서,
상기 모니터링 회로가 규칙을 위반한 입력 신호를 검출했을 때, 상기 입력 신호가 상기 작동 회로를 통과하고, 상기 보호 시스템에 도달하는 것이 상기 작동 회로에 의해 차단되는 규칙 자율 시행 시스템.
제84항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 규칙 자율 시행 시스템.
제84항에 있어서,
상기 작동 회로는 상기 입력 신호 중 적어도 하나의 제1 입력 신호를 수신하고, 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호 중 적어도 하나의 제1 입력 신호를 통과시키는 멀티플렉서를 포함하는 규칙 자율 시행 시스템.
제87항에 있어서,
상기 멀티플렉서는 규칙 위반 입력 신호에 응답하여 상기 보호 시스템에 대해 대체 신호를 제공하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 더 포함하고, 상기 제어 시스템은 상기 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 제어 시스템은 보호 시스템과 공통 패키지 내에 포함되는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 제어 시스템은 상기 제어 시스템 내에 배치된 시스템 제어 개인 키를 포함하고, 상기 제어 시스템은 상기 제어 시스템 개인 키로 메시지에 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 규칙 자율 시행 시스템.
제91항에 있어서,
상기 소스는 상기 소스 내에 배치된 소스 개인 키를 포함하고, 상기 소스는 메시지에 상기 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 모니터 회로는 규칙 위반에 대해 출력 신호를 모니터하기 위해 상기 보호 회로의 상기 출력 신호에 결합되고, 상기 작동 회로는 위반 출력 신호에 응답하여 출력 신호의 전파를 방지하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 규칙 자율 시행 시스템.
제79항에 있어서,
상기 제어 시스템은 상기 보호 시스템의 물리 층에 접속되는 규칙 자율 시행 시스템.
보호 시스템을 보호하는 방법으로서,
상기 보호 시스템에 의해 이용가능한 제1 전압으로부터 자율 제어 시스템에 의해 이용가능한 제2 전압으로 입력 신호를 레벨 시프팅하는 단계;
규칙을 위반하는 입력 신호에 대해서, 상기 레벨 시프터를 통해 상기 보호 시스템과 병렬로 보호 시스템에 대한 입력 신호에 결합되어 있는, 자율 제어 시스템의 모니터 회로에 의해 상기 보호 시스템에 대한 입력 신호를 모니터하는 단계; 및
상기 보호 시스템에 결합된 자율 제어 시스템의 작동 회로에 의해 상기 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 포함하는 보호 시스템 보호 방법.
제96항에 있어서,
상기 모니터 회로 및 상기 작동 회로의 메모리 내에 상기 규칙을 저장하는 단계; 및
상기 모니터 회로 및 상기 작동 회로의 프로세서는 입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 더 포함하는 보호 시스템 보호 방법.
제96항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 단계를 더 포함하는 보호 회로 보호 방법.
제98항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 보호 회로 보호 방법.
제96항에 있어서,
상기 자율 제어 시스템의 메모리 내에 위반 입력 신호를 저장하는 단계를 더 포함하는 보호 회로 보호 방법.
제96에 있어서,
상기 작동 회로를 상기 입력 신호중 적어도 제1 입력 신호에 대해 상기 보호 시스템과 직렬로 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
제101항에 있어서,
상기 작동 회로는 상기 모니터링 회로가 규칙을 위반한 입력 신호를 검출함에 응답하여, 상기 보호 시스템에 대해 상기 입력 신호중 적어도 제1 입력 신호를 차단시키는 단계를 더 포함하는 보호 회로 보호 방법
제101항에 있어서,
상기 작동 회로가 상기 위반 입력 신호에 응답하여 보호 회로를 디스에이블 시키는 단계를 더 포함하는 보호 회로 보호 방법.
제101항에 있어서,
상기 작동 회로의 멀티플렉서에 의해 상기 입력 신호 중 적어도 하나의 제1 입력 신호를 수신하고, 멀티플렉서가 규칙 위반이 검출되지 않음에 응답하여 상기 보호 시스템으로 상기 입력 신호 중 적어도 하나의 제1 입력 신호를 통과시키는 단계를 더 포함하는 보호 회로 보호 방법.
제104항에 있어서,
상기 멀티플렉서가 규칙 위반 입력 신호에 응답하여 상기 보호 시스템에 대해 대체 신호를 제공하는 단계를 더 포함하는 보호 회로 보호 방법.
제96항에 있어서,
상기 제어 시스템이 보호 시스템과 상기 제어 시스템 사이에 배치된 통신 버스를 통해 규칙을 위반하는 입력 신호에 응답하여 상기 보호 시스템에 신호하는 단계를 더 포함하는 보호 회로 보호 방법.
제96항에 있어서,
상기 제어 시스템과 보호 시스템을 공통 패키지 내에 패키징하는 단계를 더 포함되는 보호 회로 보호 방법.
제96항에 있어서,
상기 제어 시스템이 상기 제어 시스템 내에 배치된 시스템 제어 개인 키로 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하는 단계를 더 포함하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 보호 회로 보호 방법.
제108항에 있어서,
상기 소스는 상기 소스 내에 배치된 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하는 단계를 더 포함하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 보호 회로 보호 방법.
제96항에 있어서,
규칙을 위반하는 출력 신호에 대해 상기 모니터 회로로 상기 보호 시스템의 출력 신호를 모니터하는 단계; 및
상기 작동 회로에 의해 상기 보호 시스템으로부터 위반 출력 신호의 전파를 방지하는 단계를 더 포함하는 보호 회로 보호 방법.
제96항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 이용되는 것보다 강한 액세스 제어를 시행하는 보호 회로 보호 방법.
제79항에 있어서,
상기 제어 시스템을 상기 보호 시스템의 물리 층에 접속하는 단계를 더 포함하는 보호 회로 보호 방법.
규칙을 자율 시행하기 위한 시스템으로서,
입력 신호에 응답하여 동작하고, 입력/출력(I/O) 버스 및 상기 I/O 버스에 결합된 복수의 주변 장치를 포함하는 보호 시스템; 및
상기 I/O 버스에 결합되어 규칙 위반에 대한 I/O 버스 상의 입력 신호를 모니터하고, 복수의 주변 장치 중 어느 것이 입력 신호에 의해 어드레스 되는지 여부를 결정하는 모니터 회로 및 상기 위반 입력 신호가 상기 보호 시스템에 영향을 미지는 것을 방지하는 상기 보호 시스템에 결합된 작동 회로를 포함하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 자율 제어 시스템은 상기 복수의 주변 장치와 병렬로 상기 입력 신호에 결합되는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 모니터 회로 및 상기 작동 회로는:
규칙을 저장하는 메모리; 및
입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 프로세서를 포함하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 작동 회로는 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 규칙 자율 시행 시스템.
제116항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 규칙 자율 시행 시스템.
제116항에 있어서,
상기 대체 신호는 상기 주변 장치 중 어느 한 주변 장치가 상기 위반 입력 신호에 의해 어드레스되는지 여부를 기반으로 선택되는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 작동 회로는 상기 위반 입력 신호에 응답하여 상기 보호 회로를 디스에이블시키는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 자율 제어 시스템은 메모리를 포함하고, 상기 자율 제어 시스템은 상기 메모리 내에 위반 입력 신호를 저장하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 제어 시스템은 보호 시스템과 공통 패키지 내에 포함되는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 제어 시스템은 상기 제어 시스템 내에 배치된 시스템 제어 개인 키를 포함하고, 상기 제어 시스템은 상기 제어 시스템 개인 키로 메시지에 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 규칙 자율 시행 시스템.
제122항에 있어서,
상기 소스는 상기 소스 내에 배치된 소스 개인 키를 포함하고, 상기 소스는 메시지에 상기 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 모니터 회로는 상기 복수의 주변 장치의 출력 신호에 결합되고 규칙 위반에 대해서 상기 출력 신호를 모니터하고, 또한, 상기 작동 회로는 상기 위반 출력 신호에 응답하여 상기 출력 신호의 전파를 방지하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 의해 사용되는 것보다 강한 액세스 제어를 시행하는 규칙 자율 시행 시스템.
제113항에 있어서,
상기 제어 시스템은 상기 보호 시스템의 물리 층에 접속되는 규칙 자율 시행 시스템.
보호 회로 보호 방법으로서,
입력/출력(I/O) 버스에 결합된 자율 제어 시스템의 모니터 회로에 의해, 규칙을 위반하는 입력 신호에 대해 또한, 상기 I/O 버스에 결합된 복수의 주변 장치중 어느 주변 장치가 상기 입력 신호에 의해 어드레스되는 지를 결정하기 위해 보호 시스템의 상기 I/O 버스 상의 입력 신호를 모니터링하는 단계; 및
보호 시스템에 결합된 자율 제어 시스템의 작동 회로에 의해 위반 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 자율 제어 시스템을 상기 복수의 주변 장치와 병렬로 상기 입력 신호에 결합하는 단계를 더 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 모니터 회로 및 상기 작동 회로의 메모리 내에 규칙을 저장하는 단계; 및
상기 모니터 회로 및 작동 회로의 프로세서가 입력 신호를 수신하고, 입력 신호에 규칙을 적용하고 또한, 규칙을 위반하는 입력 신호가 상기 보호 시스템에 영향을 미치는 것을 방지하는 단계를 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 작동 회로가 위반 입력 신호에 응답하여 입력 신호 대신에 대체 신호를 사용하는 단계를 포함하는 보호 회로 보호 방법.
제130항에 있어서,
상기 대체 신호는 상기 주변 장치 중 어느 한 주변 장치가 상기 위반 입력 신호에 의해 어드레스되는지 여부를 기반으로 선택되는 보호 회로 보호 방법.
제130항에 있어서,
상기 대체 신호는 상기 보호 시스템에 대해 위반 입력 신호를 적용하기 위한 시도를 나타내는 보호 회로 보호 방법.
제127항에 있어서,
상기 작동 회로가 상기 위반 입력 신호에 응답하여 상기 보호 회로를 디스에이블시키는 단계를 더 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 자율 제어 시스템의 메모리 내에 위반 입력 신호를 저장하는 단계를 더 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 제어 시스템 및 보호 시스템을 공통 패키지 내에 패키징하는 단계를 더 포함하는 보호 회로 보호 방법.
제127항에 있어서,
상기 제어 시스템은 제어 시스템 개인 키로 메시지에 서명하고, 상기 제어 시스템 서명 메시지를 소스에 전송하는 단계를 더 포함하고, 상기 소스는 상기 제어 시스템이 템퍼되는(temper; 변경) 지 여부를 결정하는 보호 회로 보호 방법.
제136항에 있어서,
상기 소스는 메시지에 소스 개인 키로 서명을 하고, 소스 서명된 메시지를 상기 제어 시스템으로 전송하는 단계를 더 포함하고, 상기 제어 시스템은 상기 소스가 탬퍼되었는지 여부를 결정하는 보호 회로 보호 방법.
제127항에 있어서,
복수의 주변 장치의 출력 신호를 규칙 위반에 출력 신호에 대해서 상기 모니터 회로로 모니터링하는 단계; 및
상기 작동 회로에 의해 상기 보호 시스템으로부터 위반 출력 신호의 전파를 방지하는 단계를 더 포함하는 규칙 자율 시행 시스템.
제127항에 있어서,
상기 제어 시스템은 상기 보호 시스템에 의해 사용되는 것보다 강한 액세스 제어를 시행하는 보호 회로 보호 방법.
제127항에 있어서,
상기 제어 시스템을 상기 보호 시스템의 물리 층에 접속하는 단계를 더 포함하는 보호 회로 보호 방법.