KR20170070601A

KR20170070601A - Transparent display device

Info

Publication number: KR20170070601A
Application number: KR1020150178315A
Authority: KR
Inventors: 정진현; 김종무; 안현진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-14
Filing date: 2015-12-14
Publication date: 2017-06-22
Also published as: KR102552887B1

Abstract

실시예는 투명 디스플레이 장치의 투과부에 TFT를 제거함으로써, TFT에 의해 잔상이 보이는 것을 방지할 수 있다.
이를 위해 실시예에 따른 투명 디스플레이 장치는 제1 게이트 라인과 제1 데이터 라인이 교차되는 영역에 배치되어 영상을 표시하는 화소부와, 광이 투과되는 2 화소 영역 이상 크기를 가지며 내부에 박막 트랜지스터가 제거된 투과부로 이루어진 표시패널과, 상기 표시 패널의 배면에 배치되어 광을 선택적으로 투과 및 차단시키는 차단판을 포함할 수 있다.
실시예는 투과부의 TFT를 제거함으로써, 투과부를 통해 보이는 물체의 시인성을 향상시킬 수 있는 효과가 있다.The embodiment can prevent the afterimage from being seen by the TFT by removing the TFT in the transparent portion of the transparent display device.
To this end, the transparent display device according to an embodiment of the present invention includes a pixel portion arranged in a region where a first gate line and a first data line cross each other and displaying an image, a thin film transistor And a blocking plate disposed on a back surface of the display panel and selectively transmitting and blocking the light.
The embodiment has the effect of improving the visibility of an object visible through the transmissive portion by removing the TFT of the transmissive portion.

Description

TRANSPARENT DISPLAY DEVICE

실시예는 투명 디스플레이에 관한 것이다.An embodiment relates to a transparent display.

CRT(Cathode Ray Tube, 음극선관 표시 장치)를 대신하여 액정표시장치(Liquid Crystal Display, LCD), PDP(Plasma Display Panel, 플라즈마 표시 장치), OLED(Organic Light Emitting Diodes, 유기 다이오드 표시 장치) 등의 평판 표시 장치가 빠르게 발전하고 있다. 그 중에서, 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 다양한 장치에 광범위하게 사용되고 있다.A liquid crystal display (LCD), a plasma display panel (PDP), an organic light emitting diode (OLED), or the like, instead of a CRT (Cathode Ray Tube) Flat panel displays are rapidly developing. Among them, liquid crystal display devices are thinner and lighter than other display devices, have low power consumption and low driving voltage, and are widely used in various devices.

OLED는 서로 다른 색상의 광을 방출하는 특성이 있기 때문에 별도의 컬러필터 및 광원을 필요로 하지 않으며, LCD에 비해 소형화, 박형화 및 경량화에 유리하며, 시야각이 넓고 반응속도가 빨라 잔상이 적은 장점이 있다.Since OLEDs emit light of different colors, they do not require a separate color filter and light source. They are advantageous for miniaturization, thinness and light weight as compared with LCDs. They have a wide viewing angle, have.

최근에는 OLED를 이용하여 차세대 디스플레이 장치로서 투명 디스플레이(Transparent Display)가 주목받고 있다. 투명 디스플레이 장치는 투과도를 가지는 패널을 이용하여 투명한 유리처럼 보이는 디스플레이에 다양한 정보를 나타낼 수 있다. 이러한 투명 디스플레이 장치는 쇼 윈도우, 냉장고 도어, 광고판, 공공 디스플레이 등 다양한 분야에서 활용이 가능하다.Recently, a transparent display has been attracting attention as a next generation display device using an OLED. Transparent display devices can display various information on a display that looks like transparent glass using a panel having transparency. Such a transparent display device can be utilized in various fields such as a show window, a refrigerator door, a billboard, and a public display.

하지만, 박물관이나 미술관, 보석상 및 명품관과 같이 전시물이 돋보여야할 전시 환경에서는 투명 디스플레이 동작 시 발광하지 않는 화소 영역의 박막 트랜지스터에 의해 잔상이 보이거나, 격자가 겹칠 때 빛의 간섭으로 인지되는 모아레 현상에 의해 전시물이 시인성이 떨어지는 문제점이 발생된다.However, in a display environment such as a museum, a museum, a jeweler, and a designer merchandise, in a display environment, a residual image can be seen by a thin film transistor in a pixel region that does not emit light during a transparent display operation, or a moire phenomenon There is a problem that the visibility of the exhibit is lowered.

상기와 같은 문제점을 해결하기 위해, 실시예는 물체의 시인성을 향상시키기 위한 투명 디스플레이 장치를 제공하는 것을 그 목적으로 한다.In order to solve the above problems, it is an object of the present invention to provide a transparent display device for improving the visibility of an object.

상기와 같은 문제점을 해결하기 위해, 실시예는 투명 디스플레이 장치의 투과부에 TFT를 제거함으로써, TFT에 의해 잔상이 보이는 것을 방지할 수 있다.In order to solve the above problems, the embodiment can prevent the after-image from being seen by the TFT by removing the TFT in the transmissive portion of the transparent display device.

이를 위해 실시예에 따른 투명 디스플레이 장치는 제1 게이트 라인과 제1 데이터 라인이 교차되는 영역에 배치되어 영상을 표시하는 화소부와, 광이 투과되는 2 화소 영역 이상 크기를 가지며 내부에 박막 트랜지스터가 제거된 투과부로 이루어진 표시패널과, 상기 표시 패널의 배면에 배치되어 광을 선택적으로 투과 및 차단시키는 차단판을 포함할 수 있다.To this end, the transparent display device according to an embodiment of the present invention includes a pixel portion arranged in a region where a first gate line and a first data line cross each other and displaying an image, a thin film transistor And a blocking plate disposed on a back surface of the display panel and selectively transmitting and blocking the light.

실시예는 투과부의 TFT를 제거함으로써, 투과부를 통해 보이는 물체의 시인성을 향상시킬 수 있는 효과가 있다.The embodiment has the effect of improving the visibility of an object visible through the transmissive portion by removing the TFT of the transmissive portion.

또한, 실시예는 투과부의 중심 영역에 신호 라인들을 형성하지 않도록 구성함으로써, 투과부(P2)를 통해 보이는 물체의 시인성을 보다 향상시킬 수 있는 효과가 있다.Further, in the embodiment, since the signal lines are not formed in the central region of the transmissive portion, the visibility of the object seen through the transmissive portion P2 can be further improved.

또한, 실시예는 쌍을 이루는 게이트 라인들 인접하게 배치시킴으로써, 게이트 라인을 분리하지 않는 선에서 투과부의 크기를 더욱 크게 형성할 수 있다. In addition, the embodiment can form a larger size of the transmissive portion in a line that does not separate the gate lines by arranging the pair of gate lines adjacent to each other.

도 1은 제1 실시예에 따른 투명 디스플레이 장치를 나타낸 구성도이다.
도 2는 제1 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 3은 제1 실시예에 따른 투명 디스플레이 장치의 일부 구성을 나타낸 단면도이다.
도 4는 제2 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 5는 제3 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 6은 제4 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 7은 제5 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 8은 제6 실시예에 따른 투명 디스플레이 장치의 회로도이다.
도 9는 제7 실시예에 따른 투명 디스플레이 장치의 회로도이다.FIG. 1 is a configuration diagram of a transparent display device according to the first embodiment.
2 is a circuit diagram of a transparent display device according to the first embodiment.
3 is a cross-sectional view showing a partial structure of a transparent display device according to the first embodiment.
4 is a circuit diagram of a transparent display device according to the second embodiment.
5 is a circuit diagram of a transparent display device according to the third embodiment.
6 is a circuit diagram of a transparent display device according to the fourth embodiment.
7 is a circuit diagram of a transparent display device according to the fifth embodiment.
8 is a circuit diagram of a transparent display device according to the sixth embodiment.
9 is a circuit diagram of a transparent display device according to the seventh embodiment.

이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments will be described in detail with reference to the drawings.

도 1은 제1 실시예에 따른 투명 디스플레이 장치를 나타낸 구성도이고, 도 2는 제1 실시예에 따른 투명 디스플레이 장치의 회로도이고, 도 3은 제1 실시예에 따른 투명 디스플레이 장치의 일부 구성을 나타낸 단면도이다.2 is a circuit diagram of a transparent display device according to a first embodiment, and FIG. 3 is a cross-sectional view illustrating a part of the configuration of the transparent display device according to the first embodiment. Fig.

도 1에 도시된 바와 같이, 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다.1, the transparent display device includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a light shield plate 500, a light shield panel driver 600 ).

표시 패널(100)은 서로 교차하는 다수의 제1 게이트 라인(GL1)과 다수의 제1 데이터 라인(DL1)을 구비하고, 이들의 교차 영역에는 다수의 화소부(P)와 투과부들이 구비될 수 있다. The display panel 100 may include a plurality of first gate lines GL1 and a plurality of first data lines DL1 intersecting with each other and a plurality of pixel portions P and transmissive portions may be provided in the intersection regions thereof. have.

게이트 드라이버(200)는 GIP(gate in panel)형 게이트 드라이버로서 표시 패널(100)의 비표시 영역에 형성될 수 있으며, 집적 회로로 구성되어 PCB나 회로 필름 상에 실장될 수 있다. 이러한 게이트 드라이버(200)는 타이밍 컨트롤러(400)로부터 제공된 다수의 게이트 제어 신호(GCS)에 따라 다수의 제1 게이트 라인(GL1)에 스캔 펄스(Vout)를 공급하는 게이트 쉬프트 레지스터를 구비할 수 있다.The gate driver 200 may be formed in a non-display area of the display panel 100 as a GIP (gate in panel) type gate driver, and may be formed of an integrated circuit and mounted on a PCB or a circuit film. The gate driver 200 may include a gate shift register for supplying a scan pulse Vout to a plurality of first gate lines GL1 according to a plurality of gate control signals GCS provided from the timing controller 400 .

데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 제공된 다수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(400)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압으로 변환한다. 그리고 데이터 드라이버(300)는 변환된 데이터 전압을 다수의 제1 데이터 라인(DL1)에 공급한다. 이를 위해, 데이터 드라이버(300)는 샘플링 신호를 출력하는 데이터 쉬프트 레지스터와, 영상 데이터를 래치하는 래치와, 디지털-아날로그 컨버터 등을 구비할 수 있다.The data driver 300 converts digital image data RGB input from the timing controller 400 into data voltages using a reference gamma voltage in accordance with a plurality of data control signals DCS provided from the timing controller 400. The data driver 300 supplies the converted data voltages to the plurality of first data lines DL1. To this end, the data driver 300 may include a data shift register for outputting a sampling signal, a latch for latching image data, and a digital-to-analog converter.

타이밍 컨트롤러(400)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(100)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(300)에 공급할 수 있다. 타이밍 컨트롤러(400)는 외부로부터 입력되는 동기 신호들, 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 생성하여 게이트 드라이버(200) 및 데이터 드라이버(300)에 각각 공급할 수 있다.The timing controller 400 can supply the image data RGB inputted from the outside to the data driver 300 by aligning the image data RGB according to the size and the resolution of the display panel 100. The timing controller 400 may use a plurality of gates and buffers using externally input synchronizing signals such as a dot clock DCLK, a data enable signal DE, a horizontal synchronizing signal Hsync and a vertical synchronizing signal Vsync, Data control signals GCS and DCS can be generated and supplied to the gate driver 200 and the data driver 300, respectively.

차광판(500)은 표시 패널(100)의 배면에 배치된다. 차광판(500)은 광을 선택적으로 투과 또는 광을 선택적으로 차단시키는 역할을 한다. 차광판(500)의 구성은 다양하게 형성될 수 있으나, 그 일예로 차광판(500)은 광을 차단하는 차광부와, 광이 투과되는 투과부를 구비한다. 차광부는 블랙 매트릭스와 동일한 재질로 형성될 수 있으며, 유리 기판 상에 티타늄(Ti)과 같은 불투명한 금속을 패터닝하여 형성될 수 있다. 이러한 차광판(500)은 차광판 구동부(600)에 의해 쉬프트되어 표시 패널(100)의 투과부(P2)를 선택적으로 차단할 수 있다.The light shielding plate 500 is disposed on the back surface of the display panel 100. The light blocking plate 500 selectively transmits light or selectively blocks light. The configuration of the light shielding plate 500 may be variously formed. For example, the light shielding plate 500 includes a light shielding portion for blocking light and a light transmitting portion for transmitting light. The light-shielding portion may be formed of the same material as the black matrix, and may be formed by patterning an opaque metal such as titanium (Ti) on the glass substrate. The light blocking plate 500 is shifted by the light blocking plate driving unit 600 to selectively block the transmissive unit P2 of the display panel 100. [

차광판 구동부(600)는 차광판(500)의 적어도 일측에 구비되어 차광판(500)을 쉬프트 구동한다. 이러한 차광판 구동부(600)는 외부로부터 입력되는 투명 모드 신호 또는 불투명 모드 신호에 기인하여 차광판(500)을 쉬프트 구동할 수 있다.The light shield plate driving part 600 is provided at least one side of the light shielding plate 500 to shift-drive the light shielding plate 500. The light-shielding plate driver 600 can shift-drive the light-shielding plate 500 due to a transparent mode signal or an opaque mode signal input from the outside.

차광판 구동부(600)는 다양한 구조로 이루어질 수 있으나, 그 일예로서 차광판 구동부(600)는 차광판(500)의 끝단과 체결되는 톱니 바퀴로 구성될 수 있다. 이러한 차광판 구동부(600)는 전동 장치와 연결되어 전자식으로 구동될 수 있으며, 일부가 장치의 외부로 노출되어 사용자(US)가 수동 방식으로 구동할 수 있다.The light shield panel driving unit 600 may have various structures. For example, the light shield panel driving unit 600 may include a toothed wheel coupled to an end of the light shield plate 500. The light-shielding plate driving unit 600 may be electronically driven by being connected to a power transmission apparatus, and a part of the light-shielding plate driving unit 600 may be exposed to the outside of the apparatus,

화소부(P1)는 제1 게이트 라인(GL1)과 제1 데이터 라인(DL1)의 교차 영역에 배치될 수 있다. 화소부(P1)는 제1 게이트 라인(GL1)으로부터 공급되는 스캔 펄스(Vout)에 응답하여 제1 데이터 라인(DL1)으로부터 공급되는 영상 신호(데이터 전압)에 따른 영상을 표시할 수 있다.The pixel portion P1 may be disposed at an intersection of the first gate line GL1 and the first data line DL1. The pixel unit P1 may display an image according to a video signal (data voltage) supplied from the first data line DL1 in response to the scan pulse Vout supplied from the first gate line GL1.

투과부(P2)는 표시패널(100)의 중심 영역에 형성될 수 있다. 투과부(P2)는 2개 이상의 화소부(P1)의 크기에 대응되는 크기로 형성될 수 있다. 투과부(P2)는 필요에 따라 선택적으로 광을 투과 또는 차단시키도록 형성될 수 있다. 투과부(P2)의 크기 및 위치는 한정되지 않으며 다양한 크기 및 형상으로 형성될 수 있다. The transmissive portion P2 may be formed in the central region of the display panel 100. [ The transmissive portion P2 may be formed to have a size corresponding to the size of the two or more pixel portions P1. The transmissive portion P2 may be formed so as to selectively transmit or block light as required. The size and position of the transmitting portion P2 are not limited and may be formed in various sizes and shapes.

도 2에 도시된 바와 같이, 화소부(P1)는 박막 트랜지스터(Thin Film Transistor, TFT, 111)와 OLED(112)를 포함할 수 있다. TFT(111)는 스캔 스위치, 구동 스위치, 센싱 스위치 및 스토리지 커패시터를 포함할 수 있다. OLED(112)는 R,W,B,G 화소를 포함할 수 있다. OLED(112)는 R,W,B,G 화소가 일렬로 배치되어 형성될 수 있다. 물론, R,W,B,G 화소의 배열 구조는 변경될 수 있다. W 화소의 크기는 다른 화소부(P1)들의 크기보다 크게 형성될 수 있다. As shown in FIG. 2, the pixel portion P1 may include a thin film transistor (TFT) 111 and an OLED 112. FIG. The TFT 111 may include a scan switch, a drive switch, a sensing switch, and a storage capacitor. OLED 112 may include R, W, B, and G pixels. The OLED 112 may be formed by arranging R, W, B, and G pixels in a line. Of course, the arrangement structure of R, W, B and G pixels can be changed. The size of the W pixel may be larger than the size of the other pixel portions P1.

투과부(P2)는 4개의 화소부(P1)의 크기를 가지도록 형성될 수 있다. 투과부(P2)는 2×2 화소 크기로 형성될 수 있다. 투과부(P2)는 화소부(P1)에 형성된 제1 게이트 라인(GL1)과 연결되는 제2 게이트 라인(GL2)과, 상기 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 여기서, 제1 게이트 라인(GL1)과 제2 게이트 라인(GL2)은 하나의 게이트 라인으로 형성되나, 설명의 편의상 나누어 설명하기로 한다. 투과부(P2)의 제2 게이트 라인(GL2)과 제2 데이터 라인(DL2)은 교차되어 배치될 수 있다. The transmissive portion P2 may be formed to have the size of four pixel portions P1. The transmissive portion P2 may be formed to have a size of 2x2 pixels. The transmissive portion P2 includes a second gate line GL2 connected to the first gate line GL1 formed in the pixel portion P1 and a second data line DL2 connected to the first data line DL1 . Here, the first gate line GL1 and the second gate line GL2 are formed as a single gate line, but will be described for convenience of explanation. And the second gate line GL2 and the second data line DL2 of the transmissive portion P2 may be disposed to intersect with each other.

투과부(P2)에는 제2 전원라인(VDD2)이 더 배치될 수 있다. 제2 전원라인(VDD2)은 화소부(P1)의 제1 전원라인(VDD1)에 연결되도록 형성될 수 있다. 제2 전원라인(VDD2)은 제2 데이터 라인(DL2)과 평행하게 배치될 수 있다. 이로부터 제2 전원라인(DL2)은 제2 게이트 라인(GL2)과 교차되어 배치될 수 있다.And the second power supply line VDD2 may be further disposed in the transmissive portion P2. The second power supply line VDD2 may be formed to be connected to the first power supply line VDD1 of the pixel portion P1. And the second power supply line VDD2 may be disposed in parallel with the second data line DL2. And the second power supply line DL2 may be arranged so as to cross the second gate line GL2.

도 3에 도시된 바와 같이, 화소부(P1)는 제1 기판(110)과, 상기 제1 기판(100) 상에 형성된 TFT(111)와, 상기 TFT(111) 상에 배치된 OLED(112)와, 상기 OLED(122) 상의 제2 기판(120)을 포함할 수 있다.3, the pixel portion P1 includes a first substrate 110, a TFT 111 formed on the first substrate 100, an OLED 112 (not shown) disposed on the TFT 111, And a second substrate 120 on the OLED 122.

OLED(112)는 TFT(111) 상에 화소 영역별로 패터닝된 제1 전극층(미도시)과, 제1 전극층 상에 형성된 유기층(미도시)과, 상기 유기층 상에 형성된 제2 전극층(미도시)을 포함할 수 있다. The OLED 112 includes a first electrode layer (not shown) patterned on the TFT 111 for each pixel region, an organic layer (not shown) formed on the first electrode layer, a second electrode layer (not shown) formed on the organic layer, . &Lt; / RTI >

제1 전극층은 애노드 전극일 수 있고, 제2 전극층은 캐소드 전극일 수 있다. 또한, 제1 전극층이 캐소드 전극일 경우, 제2 전극층은 애노드 전극일 수 있다. 유기층은 정공 주입층(Hole Injection Layer, HIL)과, 정공 수송층(Hole Transport Layer, HTL)과, 발광층(Emission Layer, EL)과, 전자 수송층(Electron Transport Layer, ETL)과, 전자 주입층(Elctron Injection Layer, EIL)으로 이루어질 수 있다.The first electrode layer may be an anode electrode, and the second electrode layer may be a cathode electrode. When the first electrode layer is a cathode electrode, the second electrode layer may be an anode electrode. The organic layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EL), an electron transport layer (ETL) Injection Layer, EIL).

TFT(111)와 OLED(112)는 캡슐화층(113)에 의해 둘러싸일 수 있으며, 캡슐화층(113)의 상부에는 격벽(130)에 의해 TFT(111)와 OLED(112)의 네 측면에서 둘러싸이도록 배치될 수 있으며, 그 상측은 제2 기판(122)에 의해 봉지될 수 있다.The TFT 111 and the OLED 112 may be surrounded by the encapsulation layer 113 and the encapsulation layer 113 may be surrounded by the partition walls 130 on the four sides of the TFT 111 and the OLED 112 And the upper side thereof may be sealed by the second substrate 122. [

투과부(P2)는 제1 기판(110)과, 상기 제1 기판(110)과 대향 배치되는 제2 기판(120)과, 상기 제1 기판(110) 상에 형성된 제1 투명전극(114)과, 상기 제2 기판(120)의 아래에 형성된 제2 투명전극(122)과, 상기 제1 투명전극(114)과 제2 투명전극(122) 사이에 형성된 광 셔터층(140)을 포함할 수 있다.The transmissive portion P2 includes a first substrate 110, a second substrate 120 opposed to the first substrate 110, a first transparent electrode 114 formed on the first substrate 110, A second transparent electrode 122 formed below the second substrate 120 and an optical shutter layer 140 formed between the first transparent electrode 114 and the second transparent electrode 122 have.

제1 투명전극(114)과 제2 투명전극(122)으로는 산화인듐주석(Indium Tin Oxide, ITO) 또는 산화인듐아연(Indium Zinc Oxide, IZO)와 같은 투명한 전도성 물질을 포함할 수 있다. 광 셔터층(140)은 일렉트로크로믹(electrochromic) 물질이 적용되어 격벽(130) 사이에 배치될 수 있다. 광 셔터층(140)에 의해 광을 선택적으로 투과 및 차단시킬 수 있다. 하지만, 광을 차단시킬 필요가 없을 경우, 광 셔터층(140)은 제거될 수 있다.The first transparent electrode 114 and the second transparent electrode 122 may include a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The optical shutter layer 140 may be disposed between the barrier ribs 130 by applying an electrochromic material. The light can be selectively transmitted and blocked by the optical shutter layer 140. However, if there is no need to block the light, the optical shutter layer 140 can be removed.

상기에서는 투과부(P2)에 TFT(111), OLED(112)를 제거한 것으로 도시하였으나, TFT(112)만 제거할 수도 있다.In the above description, the TFT 111 and the OLED 112 are shown as removed from the transmissive portion P2, but only the TFT 112 may be removed.

상기와 같이, 투과부(P2)는 TFT(11)가 제거되도록 구성되므로 투과부(P2)를 통해 보이는 물체를 보다 선명하게 인지할 수 있게 된다. 또한, 모아레 현상을 방지할 수 있는 효과가 있다.As described above, since the transmissive portion P2 is configured to remove the TFT 11, an object visible through the transmissive portion P2 can be recognized more clearly. In addition, there is an effect that the moire phenomenon can be prevented.

도 4는 제2 실시예에 따른 투명 디스플레이 장치의 회로도이다.4 is a circuit diagram of a transparent display device according to the second embodiment.

도 4를 참조하면, 제2 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.4, the transparent display device according to the second embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

표시패널(100)은 화소부(P1)와, 상기 화소부(P1)의 2배 이상의 크기를 가지는 투과부(P2)를 포함할 수 있다. 투과부(P2)는 2×2 화소 크기로 형성될 수 있다.The display panel 100 may include a pixel portion P1 and a transmissive portion P2 having a size twice or more the size of the pixel portion P1. The transmissive portion P2 may be formed to have a size of 2x2 pixels.

투과부(P2)는 화소부(P1)에 형성된 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 가장자리 영역을 따라 형성될 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.The transmissive portion P2 may include a second data line DL2 connected to the first data line DL1 formed in the pixel portion P1. The second data line DL2 may be formed along the edge region of the transmissive portion P2. And the second data line DL2 may be formed not to be formed in the central region of the transmissive portion P2. The second data line DL2 may be formed so as to correspond to the edge region of the transmissive portion P2.

투과부(P2)에는 별도의 게이트 라인이 형성되지 않는다. 이로 인해 투과부(P2)의 양측의 화소부(P1)에 형성된 제1 게이트 라인(P1)은 서로 연결되지 않게 된다. 따라서, 투과부(P2)의 양측에 형성된 화소부(P1)의 제1 게이트 라인(GL1)들은 각각 게이트 신호가 인가될 수 있다.A separate gate line is not formed in the transmissive portion P2. As a result, the first gate lines P1 formed on the pixel portions P1 on both sides of the transmissive portion P2 are not connected to each other. Accordingly, gate signals may be applied to the first gate lines GL1 of the pixel portion P1 formed on both sides of the transmissive portion P2.

투과부(P2)에는 제2 전원라인(VDD2)이 더 배치될 수 있다. 제2 전원라인(VDD2)은 화소부(P1)의 제1 전원라인(VDD1)에 연결되도록 형성될 수 있다. 제2 전원라인(VDD2)은 투과부(P2)의 가장자리를 따라 배치될 수 있다. 제2 전원라인(VDD2)은 제2 데이터 라인(DL2)과 대향 배치되도록 형성될 수 있다. 제2 전원라인(VDD2)은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 전원라인(VDD2)은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.And the second power supply line VDD2 may be further disposed in the transmissive portion P2. The second power supply line VDD2 may be formed to be connected to the first power supply line VDD1 of the pixel portion P1. And the second power supply line VDD2 may be disposed along the edge of the transmissive portion P2. And the second power supply line VDD2 may be formed to be opposed to the second data line DL2. The second power supply line VDD2 may be formed not to be formed in the central region of the transmissive portion P2. The second power supply line VDD2 may be bent to correspond to the edge region of the transmissive portion P2.

제2 실시예에 따른 투명 디스플레이 장치는 제2 데이터 라인과 제2 전원라인을 투과부의 중심 영역에 형성되지 않도록 배치시킴으로써, 투과부(P2)를 통해 보이는 물체를 보다 선명하게 인지할 수 있게 된다.In the transparent display device according to the second embodiment, by disposing the second data line and the second power line so as not to be formed in the central region of the transmissive portion, the object visible through the transmissive portion P2 can be recognized more clearly.

도 5는 제3 실시예에 따른 투명 디스플레이 장치의 회로도이다.5 is a circuit diagram of a transparent display device according to the third embodiment.

도 5를 참조하면, 제3 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.5, the transparent display device according to the third embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

표시패널(100)은 화소부(P1)와, 상기 화소부(P1)의 2배 이상의 크기를 가지는 투과부(P2)를 포함할 수 있다. 투과부(P2)는 3×3 화소 크기로 형성될 수 있다.The display panel 100 may include a pixel portion P1 and a transmissive portion P2 having a size twice or more the size of the pixel portion P1. The transmissive portion P2 may be formed to have a size of 3x3 pixels.

투과부(P2)는 화소부(P1)에 형성된 일측의 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 투과부(P2)는 화소부(P1)에 형성된 타측의 제1 데이터 라인(DL1)과 연결되는 제3 데이터 라인(DL3)을 포함할 수 있다.The transmissive portion P2 may include a second data line DL2 connected to a first data line DL1 formed on the pixel portion P1. The transmissive portion P2 may include a third data line DL3 connected to the first data line DL1 formed on the pixel portion P1.

제2 데이터 라인(DL2)은 투과부(P2)의 일측 가장자리 영역을 따라 형성될 수 있다. 제3 데이터 라인(DL3)은 투과부(P2)의 타측 가장자리 영역을 따라 형성될 수 있다. 제2 데이터 라인(DL2)과 제3 데이터 라인(DL3)은 대향 배치될 수 있다.The second data line DL2 may be formed along one side edge region of the transmissive portion P2. The third data line DL3 may be formed along the other edge region of the transmissive portion P2. The second data line DL2 and the third data line DL3 may be arranged to face each other.

제2 데이터 라인(DL2)과 제3 데이터 라인은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 데이터 라인(DL2)과 제3 데이터 라인은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.The second data line DL2 and the third data line may not be formed in the central region of the transmissive portion P2. The second data line DL2 and the third data line may be bent so as to correspond to the edge region of the transmission portion P2.

투과부(P2)에는 제2 전원라인(VDD2)과 제3 전원라인(VDD3)이 더 배치될 수 있다. 제2 전원라인(VDD2)과 제3 전원라인(VDD3)은 화소부(P1)의 이격 배치된 제1 전원라인(VDD1)과 각각 연결되도록 형성될 수 있다. 제2 전원라인(VDD2) 및 제3 전원라인(VDD3)은 투과부(P2)의 가장자리를 따라 배치될 수 있다. 제2 전원라인(VDD2)은 제3 전원라인(VDD3)과 대향 배치되도록 형성될 수 있다. 제2 전원라인(VDD2)과 제3 전원라인(VDD3)은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 전원라인(VDD2)과 제3 전원라인(VDD3)은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.The second power line VDD2 and the third power line VDD3 may be further disposed in the transmissive portion P2. The second power supply line VDD2 and the third power supply line VDD3 may be connected to the first power supply line VDD1 disposed apart from the pixel unit P1. The second power supply line VDD2 and the third power supply line VDD3 may be disposed along the edge of the transmission portion P2. And the second power supply line VDD2 may be formed to be opposed to the third power supply line VDD3. The second power supply line VDD2 and the third power supply line VDD3 may not be formed in the central region of the transmission portion P2. The second power supply line VDD2 and the third power supply line VDD3 may be bent so as to correspond to the edge regions of the transmissive portion P2.

제3 실시예에 따른 투명 디스플레이 장치는 투과부의 크기가 커지더라도 데이터 라인들과 전원라인들을 투과부의 중심 영역에 형성되지 않도록 배치시킬 수 있으며, 이로 인해 투과부(P2)를 통해 보이는 물체를 보다 선명하게 인지할 수 있게 된다. The transparent display device according to the third embodiment can arrange the data lines and the power supply lines not to be formed in the central region of the transmissive portion even if the size of the transmissive portion is large, .

도 6은 제4 실시예에 따른 투명 디스플레이 장치의 회로도이다.6 is a circuit diagram of a transparent display device according to the fourth embodiment.

도 6을 참조하면, 제4 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.6, the transparent display device according to the fourth embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

표시패널(100)은 다수의 제1 게이트 라인(GL1)과 다수의 제1 데이터 라인(DL1)이 교차되어 배치될 수 있다. 여기서, 제1 게이트 라인(GL1)은 쌍을 이루어 인접하게 배치될 수 있다. 제1 게이트 라인(GL1)은 2개가 하나의 쌍을 이룰 수 있다.The display panel 100 may be arranged such that a plurality of first gate lines GL1 and a plurality of first data lines DL1 cross each other. Here, the first gate lines GL1 may be disposed adjacent to each other in pairs. The two first gate lines GL1 may form a single pair.

투과부(P2)는 화소부(P1)에 형성된 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 상하부에 배치된 화소부(P1)의 제1 데이터 라인(이)과 연결될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)과 동일 수직선 상에 배치될 수 있다.The transmissive portion P2 may include a second data line DL2 connected to the first data line DL1 formed in the pixel portion P1. The second data line DL2 may be connected to the first data line of the pixel portion P1 disposed on the upper and lower sides of the transmissive portion P2. The second data line DL2 may be arranged on the same vertical line as the first data line DL1.

투과부(P2)에는 제1 게이트 라인(GL1)이 쌍을 이루도록 배치되었기 때문에 별도의 게이트 라인이 형성되지 않는다. 이로 인해 투과부(P2)의 양측에 배치된 화소부(P1)의 제1 게이트 라인(GL1)을 분리하지 않고 투과부(P2)를 형성할 수 있게 된다.Since the first gate line GL1 is arranged in a pair in the transmissive portion P2, no additional gate line is formed. This makes it possible to form the transmissive portion P2 without separating the first gate line GL1 of the pixel portion P1 disposed on both sides of the transmissive portion P2.

투과부(P2)에는 제2 전원라인(VDD2)이 더 배치될 수 있다. 제2 전원라인(VDD2)은 화소부(P1)의 제1 전원라인(VDD1)에 연결되도록 형성될 수 있다. 제2 전원라인(VDD2)은 제1 전원라인(VDD1)과 동일 수직선 상에 배치될 있다.And the second power supply line VDD2 may be further disposed in the transmissive portion P2. The second power supply line VDD2 may be formed to be connected to the first power supply line VDD1 of the pixel portion P1. The second power supply line VDD2 may be disposed on the same vertical line as the first power supply line VDD1.

제4 실시예에 따른 투명 디스플레이 장치는 게이트 라인을 분리하지 않는 선에서 투과부의 크기를 더욱 크게 형성할 수 있다. The transparent display device according to the fourth embodiment can increase the size of the transmissive portion in a line that does not separate the gate lines.

도 7은 제5 실시예에 따른 투명 디스플레이 장치의 회로도이다.7 is a circuit diagram of a transparent display device according to the fifth embodiment.

도 7을 참조하면, 제5 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.7, the transparent display device according to the fifth embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

표시패널(100)은 화소부(P1)와, 상기 화소부(P1)의 2배 이상의 크기를 가지는 투과부(P2)를 포함할 수 있다. 투과부(P2)는 2×4 화소 크기로 형성될 수 있다.The display panel 100 may include a pixel portion P1 and a transmissive portion P2 having a size twice or more the size of the pixel portion P1. The transmissive portion P2 may be formed to have a size of 2x4 pixels.

투과부(P2)는 화소부(P1)에 형성된 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 상하부에 배치된 화소부(P1)의 제1 데이터 라인(DL1)과 연결될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)과 동일 수직선 상에 배치될 수 있다.The transmissive portion P2 may include a second data line DL2 connected to the first data line DL1 formed in the pixel portion P1. The second data line DL2 may be connected to the first data line DL1 of the pixel portion P1 disposed on the upper and lower sides of the transmissive portion P2. The second data line DL2 may be arranged on the same vertical line as the first data line DL1.

투과부(P2)에는 별도의 게이트 라인이 형성되지 않는다. 이로 인해 투과부(P2)의 양측의 화소부(P1)에 쌍을 이루어 형성된 제1 게이트 라인(P1)은 서로 연결되지 않게 된다. 따라서, 투과부(P2)의 양측에 형성된 화소부(P1)의 쌍을 이루어 형성된 제1 게이트 라인(GL1)들은 각각 게이트 신호가 인가될 수 있다.A separate gate line is not formed in the transmissive portion P2. As a result, the first gate lines P1 formed as a pair in the pixel portion P1 on both sides of the transmissive portion P2 are not connected to each other. Accordingly, the first gate lines GL1 formed as the pair of the pixel portions P1 formed on both sides of the transmissive portion P2 can be respectively applied with gate signals.

제5 실시예에 따른 투명 디스플레이 장치는 게이트 라인을 쌍을 이루어 인접하게 형성함으로써, 투과부를 세로 방향으로 길게 형성하더라도 게이트 라인을 분리하는 개수를 줄일 수 있는 효과가 있다.The transparent display device according to the fifth embodiment has an effect of reducing the number of gate lines to be separated even when the transmissive portion is formed long in the vertical direction by forming the gate lines in pairs so as to be adjacent to each other.

도 8은 제6 실시예에 따른 투명 디스플레이 장치의 회로도이다.8 is a circuit diagram of a transparent display device according to the sixth embodiment.

도 8을 참조하면, 제6 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.8, the transparent display device according to the sixth embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

투과부(P2)는 화소부(P1)에 형성된 제1 데이터 라인(DL1)과 연결되는 제2 데이터 라인(DL2)을 포함할 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 상하부에 배치된 화소부(P1)의 제1 데이터 라인(DL1)과 연결될 수 있다. The transmissive portion P2 may include a second data line DL2 connected to the first data line DL1 formed in the pixel portion P1. The second data line DL2 may be connected to the first data line DL1 of the pixel portion P1 disposed on the upper and lower sides of the transmissive portion P2.

제2 데이터 라인(DL2)은 투과부(P2)의 가장자리 영역을 따라 형성될 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 데이터 라인(DL2)은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.The second data line DL2 may be formed along the edge region of the transmissive portion P2. And the second data line DL2 may be formed not to be formed in the central region of the transmissive portion P2. The second data line DL2 may be formed so as to correspond to the edge region of the transmissive portion P2.

투과부(P2)에는 제2 전원라인(VDD2)이 더 배치될 수 있다. 제2 전원라인(VDD2)은 화소부(P1)의 제1 전원라인(VDD1)에 연결되도록 형성될 수 있다. And the second power supply line VDD2 may be further disposed in the transmissive portion P2. The second power supply line VDD2 may be formed to be connected to the first power supply line VDD1 of the pixel portion P1.

제2 전원라인(VDD2)은 투과부(P2)의 가장자리 영역을 따라 형성될 수 있다. 제2 전원라인(VDD2)은 투과부(P2)의 중심 영역에 형성되지 않도록 형성될 수 있다. 제2 전원라인(VDD2)은 투과부(P2)의 가장 자리 영역에 대응되도록 절곡 형성될 수 있다.The second power supply line VDD2 may be formed along the edge region of the transmissive portion P2. The second power supply line VDD2 may be formed not to be formed in the central region of the transmissive portion P2. The second power supply line VDD2 may be bent to correspond to the edge region of the transmissive portion P2.

제6 실시예에 따른 투명 디스플레이 장치는 게이트 라인을 쌍을 이루어 인접하게 형성함으로써, 투과부를 세로 방향으로 길게 형성하더라도 게이트 라인을 분리하는 개수를 줄일 수 있는 효과가 있다. The transparent display device according to the sixth embodiment has an effect of reducing the number of gate lines to be separated even when the transmissive portion is formed long in the vertical direction by forming the gate lines in pairs so as to be adjacent to each other.

또한, 제2 데이터 라인과 제2 전원라인을 투과부의 중심 영역에 형성되지 않도록 배치시킴으로써, 투과부(P2)를 통해 보이는 물체를 보다 선명하게 인지할 수 있게 된다.In addition, by disposing the second data line and the second power line so as not to be formed in the central region of the transmitting portion, the object visible through the transmitting portion P2 can be more clearly recognized.

도 9는 제7 실시예에 따른 투명 디스플레이 장치의 회로도이다.9 is a circuit diagram of a transparent display device according to the seventh embodiment.

도 9를 참조하면, 제7 실시예에 따른 투명 디스플레이 장치는 표시 패널(100)과, 게이트 드라이버(200)와, 데이터 드라이버(300)와, 타이밍 컨트롤러(400)와, 차광판(500)과, 차광판 구동부(600)를 포함할 수 있다. 여기서, 표시패널을 제외한 구성은 제1 실시예에 따른 투명 디스플레이 장치와 동일하므로 생략한다.9, the transparent display device according to the seventh embodiment includes a display panel 100, a gate driver 200, a data driver 300, a timing controller 400, a shading plate 500, And a light-shielding plate driving unit 600. Here, the configuration except for the display panel is the same as that of the transparent display device according to the first embodiment, and thus will not be described.

투과부(P2)는 별도의 데이터 라인이 형성되지 않는다. 이로 인해 투과부(P2)의 상하에 배치된 화소부(P1)의 제1 데이터 라인(DL1)은 서로 연결되지 않게 된다. 따라서, 투과부(P2)의 상하에 배치된 화소부(P1)의 제1 데이터 라인(DL1)들에 각각 데이터 신호가 인가될 수 있다.No separate data lines are formed in the transmissive portion P2. As a result, the first data lines DL1 of the pixel portion P1 disposed above and below the transmissive portion P2 are not connected to each other. Accordingly, the data signals may be applied to the first data lines DL1 of the pixel portion P1 arranged above and below the transmissive portion P2.

제7 실시예에 따른 투명 디스플레이 장치는 투과부에 게이트 라인 및 데이터 라인을 모두 제거하도록 구성함으로써, 물체의 시인성을 보다 극대화할 수 있는 효과가 있다.The transparent display device according to the seventh embodiment is configured to remove both the gate line and the data line in the transmissive portion, thereby maximizing the visibility of the object.

상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the following claims. It will be possible.

100: 표시패널 200: 게이트 드라이버
300: 데이터 드라이버 400: 타이밍 컨트롤러
500: 차광판 600: 차광판 구동부100: display panel 200: gate driver
300: Data driver 400: Timing controller
500: Shading plate 600: Shading plate driving part

Claims

A display panel disposed in a region where the first gate line and the first data line intersect to display an image, and a transmissive portion having a size larger than that of the two pixel regions through which light is transmitted and in which a thin film transistor is removed;
And a blocking plate disposed on a back surface of the display panel to selectively transmit and block the light.

The method according to claim 1,
Wherein the transmissive portion includes a second gate line connected to the first gate line and a second data line connected to the first data line and the second gate line and the second data line intersect.

The method according to claim 1,
Wherein the transmissive portion further comprises a second data line connected to the first data line and the second data line is disposed along the edge of the image translucent portion.

The method of claim 3,
And a first power supply line disposed adjacent to the first data line, wherein the transmissive portion further includes a second power supply line connected to the first power supply line, and the second power supply line is opposed to the second data line, And is disposed along an edge of the transmissive portion so as to be disposed.

The method of claim 3,
Wherein the transmissive portion further comprises a third data line connected to the first data line and the third data line is disposed along the edge of the transmissive portion so as to be opposed to the second data line.

7. The method according to any one of claims 4 to 6,
Wherein the first gate lines disposed on the same horizontal plane on both sides of the transmissive portion are not connected to each other.

The method according to claim 1,
Wherein the first gate lines are disposed adjacent to each other in a pair, and the transmissive portion includes a second data line connected to the first data line.

8. The method of claim 7,
Wherein the first gate lines disposed on the same horizontal plane on both sides of the transmissive portion are not connected to each other.

9. The method of claim 8,
And a first power supply line disposed adjacent to the first data line, wherein the transmissive portion further includes a second power supply line connected to the first power supply line, and the second power supply line is opposed to the second data line, And is disposed along an edge of the transmissive portion so as to be disposed.

The method according to claim 1,
The first gate line further includes a first power line disposed adjacent to the first data line in a pair and the transmissive portion further includes a second power line connected to the first power line, And the second power line is disposed along an edge of the transmissive portion.