KR20170061087A - Self-interference cancellation circuit and in-band full duplex transceiver - Google Patents

Self-interference cancellation circuit and in-band full duplex transceiver Download PDF

Info

Publication number
KR20170061087A
KR20170061087A KR1020160157745A KR20160157745A KR20170061087A KR 20170061087 A KR20170061087 A KR 20170061087A KR 1020160157745 A KR1020160157745 A KR 1020160157745A KR 20160157745 A KR20160157745 A KR 20160157745A KR 20170061087 A KR20170061087 A KR 20170061087A
Authority
KR
South Korea
Prior art keywords
signal
attenuator
output signal
delay
magnetic interference
Prior art date
Application number
KR1020160157745A
Other languages
Korean (ko)
Inventor
장갑석
김선애
주형식
김영식
Original Assignee
한국전자통신연구원
한동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한동대학교 산학협력단 filed Critical 한국전자통신연구원
Publication of KR20170061087A publication Critical patent/KR20170061087A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit

Abstract

자기간섭제거 회로 및 이를 포함하는 동일대역 전이중 송수신기이 개시된다. 자기간섭제거 회로는 송신신호를 입력 받아 제1 지연시간만큼 지연시키는 제1 지연기, 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제1 감쇄기, 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키는 제2 지연기, 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제2 감쇄기, 자기간섭신호를 제거하도록, 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 포함할 수 있다. A magnetic interference cancellation circuit and a same-band full duplex transceiver including the same are disclosed. The magnetic interference elimination circuit includes a first delay unit for receiving a transmission signal and delaying the transmission signal by a first delay time, a first attenuator for receiving the output signal of the first delay unit and attenuating the signal, A second attenuator for receiving the output signal of the second delay unit to attenuate the signal, a control unit for setting the degree of attenuation of the first and second attenuators to eliminate the magnetic interference signal, And a combiner for combining the output signal of the first attenuator and the output signal of the second attenuator.

Description

자기간섭제거 회로 및 이를 포함하는 동일대역 전이중 송수신기 {SELF-INTERFERENCE CANCELLATION CIRCUIT AND IN-BAND FULL DUPLEX TRANSCEIVER}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a self-interference cancellation circuit and a same-band full duplex transceiver including the same.

본 발명은 자기간섭제거 회로 및 이를 포함하는 동일대역 전이중 송수신기에 관한 것이다. The present invention relates to a magnetic interference cancellation circuit and a same-band full duplex transceiver including the same.

현재 무선통신 시스템은 반이중(Half Duplex) 방식을 대부분 채용하고 있다. 반이중 방식은 시간 또는 주파수를 분배하여 송신 또는 수신하므로 송수신 간에 직교성이 유지될 수 있다. 그러나 이러한 반이중 방식은 자원(시간 또는 주파수)을 낭비할 뿐만 아니라 이동형 소형셀 간 멀티 홉 중계가 어려운 문제점이 있으며 은닉장치문제(Hidden Node Problem)를 해결하기 위해 별도의 오버헤드(overhead)가 요구된다. Currently, the wireless communication system adopts most of the half duplex method. The half-duplex scheme is able to maintain orthogonality between transmission and reception by transmitting or receiving time or frequency division. However, this half-duplex scheme not only wastes resources (time or frequency) but also has a difficulty in multi-hop relay between mobile small cells, and a separate overhead is required to solve the hidden node problem .

동일대역 전이중(In-band Full Duplex) 방식은 반이중 방식의 비효율을 해결하기 위한 솔루션으로 제시되고 있다. 동일대역 전이중 방식은 동일대역에서 동시에 송수신이 가능한 기술이다. 동일대역 전이중 방식은 이론적으로 최대 2배의 링크용량 증대가 가능하며 자원의 낭비 없이 이동형 소형셀간 멀티 홉 중계가 가능하다. 그리고 동일대역 전이중 방식은 수신하면서 송신할 수 있으므로 은닉장치문제를 해결하기 위한 별도의 오버헤드가 필요 없다. 따라서, 동일대역 전이중 방식은 5G 이동통신에서 요구하는 1000배 트래픽 용량 달성에 없어서는 안될 기술이다. The in-band Full Duplex scheme is presented as a solution to overcome the inefficiency of the half-duplex scheme. The same-band full-duplex scheme is a technology capable of transmitting and receiving simultaneously in the same band. The same-band full-duplex scheme can theoretically increase the link capacity up to twice, and it is possible to relay small multi-hop mobile cells without waste of resources. Since the same-band full-duplex scheme can be transmitted while receiving, no additional overhead is required to solve the concealment problem. Therefore, the same-band full-duplex scheme is an indispensable technology for achieving the 1000-times traffic capacity required by 5G mobile communication.

그러나 동일대역 전이중 방식에서는 송신신호가 수신신호에 더해져서 수신됨에 따라 수신회로에 강한 자기간섭(Self-Interference) 신호가 유입된다. 자기간섭 신호를 제거하여 정상적인 수신하기 위해서는, 동일대역 전이중 송수신기는 아날로그회로영역 내에서 정밀한 적응 자기간섭제거(Self-Interference Cancellation, SIC) 회로가 요구된다. 적응 SIC 회로는 수신 회로가 포화되지 않고 충분한 신호대잡음비(Signal to Noise Ratio, SNR)을 가지면서 아날로그 신호를 디지털 신호로 변환하도록 설계된다. However, in the full-band full duplex system, a strong self-interference signal is introduced into the receiving circuit as the transmitting signal is added to the receiving signal. In order to properly receive and remove the magnetic interference signal, the same-band full duplex transceiver requires a precise self-interference cancellation (SIC) circuit in the analog circuit area. The adaptive SIC circuit is designed to convert the analog signal into a digital signal with a sufficient signal-to-noise ratio (SNR) without saturating the receiving circuit.

일반적으로 적응 SIC 회로는 유입된 자기간섭신호를 적응적으로 제거하기 위해, 송신 신호를 입력 받아 지연라인(Tapped Delay Line)과 감쇄기(Attenuator)를 이용하여 추정된 자기간섭신호를 출력한다. 여기서, 적응 SIC 회로가 출력하는 자기간섭신호에서 수신신호를 빼 줌으로써, 자기간섭신호가 제거될 수 있다. SIC 회로는 복수의 탭을 포함하며, 각 탭은 감쇄기와 지연 라인으로 구성된다. 이러한 SIC 회로는 지연 라인의 수가 많으며, 이로 인해 SIC 회로의 크기가 켜져 모바일 기기와 같은 소형기기에 적용도기 어렵다. 또한, SIC 회로의 크기가 커지면 PCB(Printed Circuit Board)에 의한 RF 손실이 증가하는 문제점도 있다. In general, the adaptive SIC circuit receives a transmission signal and outputs an estimated magnetic interference signal using a delay line (Tapped Delay Line) and an attenuator to adaptively remove the introduced magnetic interference signal. Here, by subtracting the received signal from the magnetic interference signal output by the adaptive SIC circuit, the magnetic interference signal can be removed. The SIC circuit includes a plurality of taps, each of which consists of an attenuator and a delay line. Such a SIC circuit has a large number of delay lines, which makes it difficult to apply the SIC circuit to a small device such as a mobile device. Also, if the size of the SIC circuit is increased, RF loss due to a printed circuit board (PCB) may increase.

본 발명이 해결하고자 하는 과제는 크기를 줄일 수 있는 SIC 제거 회로 및 이를 포함하는 동일대역 전이중 송수신기를 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an SIC removing circuit and a same-band full duplex transceiver including the SIC removing circuit.

본 발명의 실시예에 따르면, 송신신호를 입력 받아 자기간섭신호를 추정하는 자기간섭제거 회로가 제공될 수 있다. 상기 자기간섭제거 회로는, 상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키는 제1 지연기, 상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제1 감쇄기, 상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키는 제2 지연기, 상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제2 감쇄기, 상기 자기간섭신호를 제거하도록, 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고 상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 포함할 수 있다. According to an embodiment of the present invention, a magnetic interference cancellation circuit for receiving a transmission signal and estimating a magnetic interference signal can be provided. Wherein the magnetic interference elimination circuit includes a first delay for receiving the transmission signal and delaying the transmission signal by a first delay time, a first attenuator for receiving the output signal of the first delay and attenuating the signal, A second attenuator for receiving the output signal of the second delay unit and attenuating the signal, a second attenuator for receiving the output signal and delaying the output signal by a second delay time, A control unit for setting the degree of attenuation of the attenuator, and a coupler for coupling the output signal of the first attenuator and the output signal of the second attenuator.

상기 제1 지연시간과 상기 제2 지연시간은 서로 동일할 수 있다. The first delay time and the second delay time may be equal to each other.

제2 감쇄기로 입력되는 신호는 상기 제1 지연시간과 상기 제2 지연시간의 합에 해당하는 시간만큼 상기 송신 신호를 지연시킨 신호일 수 있다. The signal input to the second attenuator may be a signal delayed by the transmission signal by a time corresponding to the sum of the first delay time and the second delay time.

상기 결합기의 출력 신호는 상기 자기간섭신호를 추정한 신호일 수 있다. The output signal of the combiner may be a signal that estimates the magnetic interference signal.

상기 자기간섭제거 회로는 상기 제2 지연기의 출력 신호를 입력 받아 제3 지연시간만큼 지연시키는 제3 지연기, 그리고 상기 제3 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제3 감쇄기를 더 포함할 수 있으며, 상기 결합기는 상기 제1 감쇄기의 출력 신호, 상기 제2 감쇄기의 출력 신호, 그리고 상기 제3 감쇄기의 출력 신호를 결합할 수 있다. The magnetic interference cancellation circuit may further include a third delay unit that receives the output signal of the second delay unit and delays the output signal by a third delay time and a third attenuator that receives the output signal of the third delay unit and attenuates the signal And the coupler may combine the output signal of the first attenuator, the output signal of the second attenuator, and the output signal of the third attenuator.

본 발명의 다른 실시예에 따르면, 동일대역 전이중 송수신기가 제공된다. 상기 동일대역 전이중 송수신기는, 송신신호를 생성하는 송신기, 상기 송신신호를 안테나로 분배하고 상기 안테나를 통해 수신되는 수신신호를 수신기로 분배하는 분배기, 그리고 상기 송신신호를 입력 받아, 상기 수신신호에 포함되어 있는 자기간섭신호를 추정하는 자기간섭제거 회로를 포함할 수 있으며, 상기 자기간섭제거 회로는, 서로 직렬로 연결되며 상기 송신신호를 소정 시간만큼 각각 지연시키는 복수의 지연기, 그리고 상기 복수의 지연기의 출력 신호를 각각 감쇄시키는 복수의 감쇄기를 포함할 수 있다. According to another embodiment of the present invention, a same-band full duplex transceiver is provided. The same band full duplex transceiver includes a transmitter for generating a transmission signal, a distributor for distributing the transmission signal to an antenna and distributing a reception signal received through the antenna to a receiver, and a receiver for receiving the transmission signal, And the magnetic interference cancellation circuit may include a plurality of delays connected in series to each other and delaying the transmission signal by a predetermined time, And a plurality of attenuators for attenuating the output signals of the respective units.

상기 복수의 지연기는 제1 지연기, 그리고 제2 지연기를 포함할 수 있으며, 상기 복수의 감쇄기는 제1 감쇄기, 그리고 제2 감쇄기를 포함할 수 있으며, 상기 제1 지연기는 상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키고, 상기 제1 감쇄기는 상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시킬 있으며, 상기 제2 지연기는 상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키고, 상기 제2 감쇄기는 상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시킬 수 있다. The plurality of retarders may include a first delay and a second delay, wherein the plurality of attenuators may include a first attenuator and a second attenuator, wherein the first delay receives the transmission signal The first delay unit delays the signal by receiving the output signal of the first delay unit. The second delay unit receives the output signal of the first delay unit, And the second attenuator may receive the output signal of the second delay unit to attenuate the signal.

상기 자기간섭제거 회로는, 상기 자기간섭신호를 제거하도록 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고 상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 더 포함할 수 있다. Wherein the magnetic interference elimination circuit includes a control unit for setting the degree of attenuation of the first and second attenuators to remove the magnetic interference signal and a combiner for combining the output signal of the first attenuator and the output signal of the second attenuator .

상기 제1 지연시간과 상기 제2 지연시간은 서로 동일할 수 있다. The first delay time and the second delay time may be equal to each other.

상기 동일대역 전이중 송수신기는 상기 수신신호에서 상기 자기간섭제거 회로가 추정한 상기 자기간섭신호를 빼는 결합기를 더 포함할 수 있다. The same-band full-duplex transceiver may further include a combiner for subtracting the magnetic interference signal estimated by the magnetic interference removing circuit from the received signal.

상기 자기간섭제거 회로는 PCB((Printed Circuit Board)의 제1 면에 배치되고, 상기 분배기 및 결합기는 상기 PCB의 제2 면에 배치될 수 있다. The magnetic interference elimination circuit may be disposed on a first side of a PCB (Printed Circuit Board), and the distributor and the combiner may be disposed on a second side of the PCB.

상기 제1 면은 앞면이고 상기 제2 면은 뒷면일 수 있다. The first surface may be a front surface and the second surface may be a back surface.

본 발명의 실시예에 따르면, SIC 제거회로에 포함되어 있는 복수의 지연기를 서로 공유함으로써 회로의 크기를 줄일 수 있다. According to the embodiment of the present invention, the size of the circuit can be reduced by sharing a plurality of delayers included in the SIC removing circuit.

도 1은 본 발명의 실시예에 따른 동일대역 전이중 송수신기를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 SIC 회로를 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 SIC 회로를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 동일대역 전이중 송수신기의 PCB(Printed Circuit Board) 보드의 구조를 나타내는 도면이다. 1 is a diagram of a same-band full duplex transceiver according to an embodiment of the present invention.
2 is a diagram showing an SIC circuit according to an embodiment of the present invention.
3 is a diagram illustrating an SIC circuit according to another embodiment of the present invention.
4 is a diagram illustrating the structure of a PCB (Printed Circuit Board) board of the same-band full duplex transceiver according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 단말은(terminal)은 이동 단말(mobile terminal, MT), 이동국(mobile station, MS), 진보된 이동국(advanced mobile station, AMS), 고신뢰성 이동국(high reliability mobile station, HR-MS), 가입자국(subscriber station, SS), 휴대 가입자국(portable subscriber station, PSS), 접근 단말(access terminal, AT), 사용자 장비(user equipment, UE) 등을 지칭할 수도 있고, 단말, MT, AMS, HR-MS, SS, PSS, AT, UE 등의 전부 또는 일부의 기능을 포함할 수도 있다.Throughout the specification, a terminal is referred to as a mobile terminal (MT), a mobile station (MS), an advanced mobile station (AMS), a high reliability mobile station ), A subscriber station (SS), a portable subscriber station (PSS), an access terminal (AT), a user equipment (UE) AMS, HR-MS, SS, PSS, AT, UE, and the like.

또한, 기지국(base station, BS)은 진보된 기지국(advanced base station, ABS), 고신뢰성 기지국(high reliability base station, HR-BS), 노드B(node B), 고도화 노드B(evolved node B, eNodeB), 접근점(access point, AP), 무선 접근국(radio access station, RAS), 송수신 기지국(base transceiver station, BTS), MMR(mobile multihop relay)-BS, 기지국 역할을 수행하는 중계기(relay station, RS), 기지국 역할을 수행하는 고신뢰성 중계기(high reliability relay station, HR-RS) 등을 지칭할 수도 있고, ABS, 노드B, eNodeB, AP, RAS, BTS, MMR-BS, RS, HR-RS 등의 전부 또는 일부의 기능을 포함할 수도 있다.Also, a base station (BS) is an advanced base station (ABS), a high reliability base station (HR-BS), a node B, an evolved node B, eNodeB), an access point (AP), a radio access station (RAS), a base transceiver station (BTS), a mobile multihop relay (MMR) BS, RS, HR, RS, etc.) may be referred to as a high reliability relay station (HR-RS) -RS, and the like.

명세서 전체에서, 송수신기(transceiver)는 단말(terminal), 이동 단말(mobile terminal, MT), 이동국(mobile station, MS), 진보된 이동국(advanced mobile station, AMS), 고신뢰성 이동국(high reliability mobile station, HR-MS), 가입자국(subscriber station, SS), 휴대 가입자국(portable subscriber station, PSS), 접근 단말(access terminal, AT), 사용자 장비(user equipment, UE) 등을 지칭할 수도 있고, 단말, MT, AMS, HR-MS, SS, PSS, AT, UE 등의 전부 또는 일부의 기능을 포함할 수도 있다.Throughout the specification, a transceiver may be a terminal, a mobile terminal (MT), a mobile station (MS), an advanced mobile station (AMS), a high reliability mobile station , An HR-MS, a subscriber station (SS), a portable subscriber station (PSS), an access terminal (AT), user equipment (UE) MS, AMS, HR-MS, SS, PSS, AT, UE, and the like.

또한, 송수신기(transceiver)는 기지국(base station, BS), 진보된 기지국(advanced base station, ABS), 고신뢰성 기지국(high reliability base station, HR-BS), 노드B(node B), 고도화 노드B(evolved node B, eNodeB), 접근점(access point, AP), 무선 접근국(radio access station, RAS), 송수신 기지국(base transceiver station, BTS), MMR(mobile multihop relay)-BS, 기지국 역할을 수행하는 중계기(relay station, RS), 기지국 역할을 수행하는 고신뢰성 중계기(high reliability relay station, HR-RS) 등을 지칭할 수도 있고, ABS, 노드B, eNodeB, AP, RAS, BTS, MMR-BS, RS, HR-RS 등의 전부 또는 일부의 기능을 포함할 수도 있다. In addition, the transceiver includes a base station (BS), an advanced base station (ABS), a high reliability base station (HR-BS), a node B, an evolved node B, an eNodeB, an access point (AP), a radio access station (RAS), a base transceiver station (BTS), a mobile multihop relay (MMR) And may be referred to as a relay station (RS), a high reliability relay station (HR-RS) serving as a base station, etc., and may be referred to as an ABS, a Node B, an eNodeB, an AP, a RAS, a BTS, BS, RS, HR-RS, and the like.

도 1은 본 발명의 실시예에 따른 동일대역 전이중 송수신기(100)를 나타내는 도면이다. 1 is a diagram of a same-band full duplex transceiver 100 in accordance with an embodiment of the present invention.

도 1에 나타낸 바와 같이 본 발명의 실시예에 따른 동일대역 전이중 송수신기(100)는 전력 증폭기(Power Amplifier, PA)(110), 분배기(120), 안테나(130), SIC(Self-Interference Cancellation) 회로(140), 결합기(150), 그리고 저잡음 증폭기(Low Noise Amplifier, LNA)(160)를 포함한다. 1, the same-band full duplex transceiver 100 according to the embodiment of the present invention includes a power amplifier (PA) 110, a distributor 120, an antenna 130, a self-interference cancellation (SIC) Circuit 140, a combiner 150, and a Low Noise Amplifier (LNA)

PA(110)는 RF(Radio Frequency) 신호를 증폭하여 출력한다. 도 1에서PA(110)가 출력하는 송신 신호를 s(t)로 나타내었다. 송신 신호(s(t))는 분배기(120)와 SIC 회로(140)로 입력된다. 이러한 PA(110)는 송신기의 일부를 구성한다. 한편, 송신 신호(s(t))는 RF 커플러(coupler)를 통해 탭핑되어 SIC 회로(140)로 입력될 수 잇다. The PA 110 amplifies and outputs an RF (Radio Frequency) signal. In FIG. 1, a transmission signal output from the PA 110 is denoted by s (t). The transmission signal s (t) is input to the distributor 120 and the SIC circuit 140. This PA 110 constitutes a part of the transmitter. On the other hand, the transmission signal s (t) may be tapped through an RF coupler and input to the SIC circuit 140.

분배기(120)는 안테나(130)에 연결되며 송신 신호(s(t))를 안테나(130)로 보낸다. 그리고 분배기(120)는 안테나(130)로부터 수신되는 수신 신호(r(t))를 수신기로 보낸다. 즉, 본 발명의 실시예에 따른 분배기(120)는 송신 신호를 안테나(130)로 보내고 수신 신호를 수신기(LNA등)로 보내는 역할을 수행한다. 분배기(120)는 서큘레이터(circulator)로 구현될 수 있다. 그리고 분배기(120)는 EBD(Electrical Balance Duplex)로 구현될 수 있다. EBD는 하이브리드 트랜스포머(Hybrid Transformer)와 밸런스 네트워크(Balance Network)를 포함할 수 있다. The distributor 120 is connected to the antenna 130 and sends the transmission signal s (t) to the antenna 130. [ Then, the distributor 120 sends the received signal r (t) received from the antenna 130 to the receiver. That is, the distributor 120 according to the embodiment of the present invention sends a transmission signal to the antenna 130 and sends a reception signal to a receiver (LNA or the like). The distributor 120 may be implemented as a circulator. And the distributor 120 may be implemented as an electrical balance duplex (EBD). The EBD may include a hybrid transformer and a balance network.

안테나(130)는 송신기능뿐만 아니라 수신기능을 동시에 수행한다. 즉, 안테나(130)를 통해 송신신호가 발송되고 수신신호가 수신된다. The antenna 130 simultaneously performs a receiving function as well as a transmitting function. That is, a transmission signal is transmitted through the antenna 130 and a reception signal is received.

한편, 안테나(130)를 통해 송출되는 송신 신호(s(t))는 다시 수신기로 유입되는데, 이러한 유입 신호가 자기간섭신호이다. 도 1에서는 자기간섭신호를 s(t)로 나타내었다. 따라서 안테나(130) 및 분배기(120)를 통해 최종적으로 수신기로 유입되는 신호는 수신 신호(r(t))와 자기간섭신호(s(t))의 합이 된다. Meanwhile, the transmission signal s (t) transmitted through the antenna 130 is again input to the receiver, which is a magnetic interference signal. In FIG. 1, the magnetic interference signal is denoted by s (t). Therefore, a signal finally input to the receiver through the antenna 130 and the distributor 120 is the sum of the received signal r (t) and the magnetic interference signal s (t).

SIC 회로(140)는 송신신호(s(t))를 입력받으며 자기간섭신호(s(t))를 제거 또는 최소화시킬 수 있는 신호를 생성하여 출력한다. SIC 회로(140)는 FIR(Finite Impulse Response) 필터로 구현될 수 있으며, 이의 구체적인 구성 및 동작에 대해서는 아래의 도 2에서 상세히 설명한다. The SIC circuit 140 receives the transmission signal s (t) and generates and outputs a signal capable of removing or minimizing the magnetic interference signal s (t). The SIC circuit 140 may be implemented as an FIR (Finite Impulse Response) filter, and its specific configuration and operation will be described in detail with reference to FIG. 2 below.

결합기(150)는 수신신호(r(t)), 자기간섭신호(s(t)), 그리고 SIC 회로(140)의 출력 신호를 결합한 후 LNA(160)로 출력한다. 결합기(150)는 수신신호(x) 및 자기간섭신호(s(t)) 에서 SIC 회로(140)로부터 출력되는 신호를 뺀 후 두 신호를 결합한다. 이때, SIC 회로(140)는 아래에서 설명하는 바와 같이 자기간섭신호를 추정한 신호(

Figure pat00001
)를 출력하므로, 결합기(150)는 자기간섭신호를 제거한 신호인
Figure pat00002
를 LNA(160)로 출력한다. The combiner 150 combines the received signal r (t), the magnetic interference signal s (t), and the output signal of the SIC circuit 140, and outputs it to the LNA 160. The combiner 150 subtracts the signal output from the SIC circuit 140 from the received signal x and the magnetic interference signal s (t), and combines the two signals. At this time, the SIC circuit 140 outputs a signal (i.e., a signal
Figure pat00001
), The combiner 150 outputs a signal obtained by removing the magnetic interference signal
Figure pat00002
To the LNA 160.

LNA(160)는 결합기(150)로부터 자기간섭신호가 제거된 수신신호를 입력 받으며, 입력된 신호에서 노이즈를 제거하고 증폭한다. 이러한 LNA(160)는 수신기의 일부를 구성한다. The LNA 160 receives the reception signal from which the magnetic interference signal is removed from the combiner 150, and removes and amplifies noise from the input signal. This LNA 160 constitutes a part of the receiver.

도 2는 본 발명의 실시예에 따른 SIC 회로(140)를 나타내는 도면이다. 2 is a diagram illustrating an SIC circuit 140 according to an embodiment of the present invention.

도 2에 나타낸 바와 같이 본 발명의 실시예에 따른 SIC 회로(140)는 복수의 지연기(d1 ~ dN), 복수의 감쇄기(a1 ~ aN), 결합기(141) 및 제어부(142)를 포함한다. 2, the SIC circuit 140 according to the embodiment of the present invention includes a plurality of delay units d 1 to d N , a plurality of attenuators a 1 to a N , a combiner 141, ).

복수의 지연기(d1 ~ dN)는 각각 고정의 지연(delay)을 가진다. 각 지연기(di(i=1,2,…,N))간의 지연 간격은 모두 동일하거나 모두 다를 수 있고 서로 동일한 지연 간격을 가지는 복수의 그룹으로 나눌 수 있다. The plurality of delay units (d 1 to d N ) each have a fixed delay. The delay intervals between the delay units d i (i = 1, 2,..., N) may be all the same or different and may be divided into a plurality of groups having the same delay interval.

복수의 감쇄기(a1 ~ aN)는 복수의 지연기(d1 ~ dN)에 각각 연결되며 신호를 감쇄시킨다. 각 감쇄기(ai(i=1,2…,N))의 감쇄 정도는 가변적이며, 감쇄 정도는 제어부(142)에 의해 설정된다. A plurality of attenuators (a 1 to a N ) are connected to the plurality of delay units (d 1 to d N ), respectively, to attenuate the signal. The degree of attenuation of each attenuator (a i (i = 1, 2, ..., N)) is variable, and the degree of attenuation is set by the control unit 142.

제어부(142)는 복수의 감쇄기(a1 ~ aN)의 감쇄 정도를 가변적으로 설정한다. 제어부(142)는 SIC 회로(140)가 자기간섭신호(s(t))를 제거할 수 있는 신호(즉,

Figure pat00003
)를 출력하도록 복수의 감쇄기(a1 ~ aN)의 감쇄 정도를 구한다. 여기서 제어부(142)가 자기간섭신호(s(t))를 제거하기 위해 복수의 감쇄기(a1 ~ aN)의 감쇄 정도를 설정하는 방법은 다양한 방법들이 사용될 수 있는데 이는 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 알 수 있는 바 구체적인 설명은 생략한다. The control unit 142 variably sets the degree of attenuation of the plurality of attenuators a 1 to a N. The control unit 142 outputs a signal that allows the SIC circuit 140 to remove the magnetic interference signal s (t)
Figure pat00003
The attenuation degree of the plurality of attenuators a 1 to a N is obtained. Various methods can be used as the method for setting the degree of attenuation of the plurality of attenuators a 1 to a N in order to remove the magnetic interference signal s (t) from the control unit 142, It will be understood by those skilled in the art that a detailed description thereof will not be given.

결합기(141)는 복수의 감쇄기(a1 ~ aN)로부터 출력되는 신호를 결합하고, 결합한 신호를 결합기(150)로 출력한다. 이때, 결합기(141)에서 출력되는 신호가 자기간섭신호를 추정한 신호(

Figure pat00004
)이다. The combiner 141 combines the signals output from the plurality of attenuators a 1 to a N and outputs the combined signal to the combiner 150. At this time, the signal output from the combiner 141 is a signal
Figure pat00004
)to be.

도 2와 같은 구조를 가지는 SIC 회로(140)는 FIR(Finite Impulse Response) 필터이다. 이와 같은 도 2의 SIC 회로(140)는 탭 수만큼의 지연기((d1 ~ dN)가 필요하므로 회로의 크기가 커질 수 있다. 즉, 지연기(d1 ~ dN)는 지연 라인을 통해 구현되는데, 지연라인의 수가 많아져서 회로의 크기가 커지고 이로 인해 소형기기에 적용되는데 어려움이 있다. 이와 같은 지연 라인의 수를 줄이는 방법에 대해서 도 3을 참조하여 상세히 설명한다. The SIC circuit 140 having the structure as shown in FIG. 2 is a Finite Impulse Response (FIR) filter. 2, the size of the circuit can be increased because the delay units (d 1 to d N ) are required for the number of taps. That is, the delay units (d 1 to d N ) The number of delay lines increases and the size of the circuit increases, which makes it difficult to apply to a small-sized device. A method for reducing the number of delay lines will be described in detail with reference to FIG.

도 3은 본 발명의 다른 실시예에 따른 SIC 회로(140')를 나타내는 도면이다. 3 is a diagram illustrating an SIC circuit 140 'according to another embodiment of the present invention.

도 2와 같은 SIC 회로(140)는 탭 수만큼의 지연라인을 필요로 하는데, 가장 긴 탭의 지연라인은 이보다 짧은 모든 탭들의 지연라인들의 지연을 포함하고 있다. 이러한 점을 착안하여, 도 3와 같은 SIC 회로(140')는 서로 중복되는 지연라인을 공유하는 구조를 가진다. 즉, 본 발명의 다른 실시예에 따른 SIC 회로(140')는 회로 크기를 줄이기 위해 잉여 지연라인을 제거하는 구조를 가진다. The SIC circuit 140 as in FIG. 2 requires a delay line as many as the number of taps, with the delay line of the longest tap including the delay of all of the delay lines of the shorter taps. With this in mind, the SIC circuit 140 'as shown in FIG. 3 has a structure in which delay lines overlap each other. That is, the SIC circuit 140 'according to another embodiment of the present invention has a structure for eliminating the redundant delay line in order to reduce the circuit size.

도 3에 나타낸 바와 같이, 본 발명의 다른 실시예에 따른 SIC 회로(140')는 소정의 지연 시간을 가지는 복수의 지연기(143_1~143_N), 복수의 감쇄기(a1 ~ aN), 결합기(141) 및 제어부(142)를 포함한다. 즉, 본 발명의 다른 실시예에 SIC 회로(140')는 지연라인을 공유한 구조를 가지는 것을 제외하고 도 2의 SIC 회로(140)과 동일한바 중복적인 설명은 생략한다. 한편, 도 3에서는 설명의 편의상 복수의 지연기(143_1~143_N)가 동일한 지연 시간(Δd)을 가지는 것으로 나타내었으나 서로 다른 지연 시간을 가질 수 있다. 3, the SIC circuit 140 'according to another embodiment of the present invention includes a plurality of delayers 143_1 to 143_N having a predetermined delay time, a plurality of attenuators a 1 to a N , (141) and a control unit (142). That is, the SIC circuit 140 'in the other embodiment of the present invention is the same as the SIC circuit 140 of FIG. 2 except for having a structure in which delay lines are shared, and redundant description will be omitted. In FIG. 3, although the plurality of delay units 143_1 to 143_N have the same delay time? D for the sake of convenience, they may have different delay times.

지연기(143_1)는 송신신호(s(t))를 입력 받아 소정의 지연 시간(Δd)만큼 지연시키며, 지연기(143_1)의 출력신호는 지연기(143_2)로 입력된다. 그리고 RF 커플러를 통해 신호가 뽑아져, 지연기(143_1)의 출력신호는 감쇄기(a1)로 입력된다. The delay unit 143_1 delays the transmission signal s (t) by a predetermined delay time? D, and the output signal of the delay unit 143_1 is input to the delay unit 143_2. Then, a signal is extracted through the RF coupler, and the output signal of the delay device 143_1 is input to the attenuator a 1 .

지연기(143_2)는 지연기(143_1)의 출력신호를 입력 받아 소정의 지연 시간(Δd)만큼 지연시키며, 지연기(143_2)의 출력신호는 지연기(143_3)로 입력된다. 그리고 RF 커플러를 통해 신호가 뽑아져, 지연기(143_2)의 출력신호는 감쇄기(a2)로 입력된다. The delay unit 143_2 delays the output signal of the delay unit 143_1 by a predetermined delay time Δd and the output signal of the delay unit 143_2 is input to the delay unit 143_3. And the signal becomes pulled through the RF coupler, the output signal of the delay unit (143_2) is input to the attenuator (a 2).

그리고 지연기(143_3)는 지연기(143_2)의 출력신호를 입력 받아 소정의 지연 시간(Δd)만큼 지연시키며, 지연기(143_3)의 출력신호는 지연기(143_4)로 입력된다. 그리고 RF 커플러를 통해 신호가 뽑아져, 지연기(143_3)의 출력신호는 감쇄기(a3)로 입력된다. The delay unit 143_3 delays the output signal of the delay unit 143_2 by a predetermined delay time Δd and the output signal of the delay unit 143_3 is input to the delay unit 143_4. And the signal becomes pulled through the RF coupler, the output signal of the delay unit (143_3) is input to the attenuator (3 a).

최종적으로 지연기(143_N)는 지연기(143_N-1)의 출력신호를 입력 받아 소정의 지연 시간(Δd)만큼 지연시키며, 지연기(143_N)의 출력신호는 감쇄기(aN)로 입력된다. Finally, the delay unit 143_N delays the output signal of the delay unit 143_N-1 by a predetermined delay time Δd, and the output signal of the delay unit 143_N is input to the attenuator a N.

이와 같이, 본 발명의 다른 실시예에 SIC 회로(140')는 최대 지연 값을 가지는 RF 지연 라인을 설계한 후 소정의 지연 간격(Δd)마다 RF 커플러를 이용하여 신호를 뽑아내고, 이를 감쇄기(a1 ~ aN)의 감쇄 정도만큼 곱한 후 결합하여 자기간섭신호를 추정한다. 이를 통해, 본 발명의 다른 실시예에 따른 SIC 회로(140')는 중복되는 지연 라인을 서류 공유함으로써 회로의 크기를 줄일 수 있다. As described above, according to another embodiment of the present invention, the SIC circuit 140 'designs an RF delay line having a maximum delay value, extracts a signal using an RF coupler at a predetermined delay interval? D, a 1 to a N ) and then combines them to estimate the magnetic interference signal. In this way, the SIC circuit 140 'according to another embodiment of the present invention can reduce the size of the circuit by sharing the overlapping delay lines.

도 4는 본 발명의 실시예에 따른 동일대역 전이중 송수신기(100)의 PCB(Printed Circuit Board) 보드의 구조를 나타내는 도면이다. 4 is a diagram illustrating the structure of a PCB (Printed Circuit Board) board of the same-band full duplex transceiver 100 according to an embodiment of the present invention.

도 4에 나타낸 바와 같이, 전력 증폭기(110), SIC 회로(140 또는 140'), 그리고 LNA(160)는 PCB의 앞면(400a)에 배치되고, 분배기(120) 및 결합기(150)는 PCB의 뒷면(400b)에 배치될 수 있다. 그리고, 안테나 포트는 PCB의 앞면(400a) 또는 뒷면(400b) 그리고 앞면과 뒷면 동시에 배치될 수 있다. 4, the power amplifier 110, the SIC circuit 140 or 140 ', and the LNA 160 are disposed on the front surface 400a of the PCB, and the distributor 120 and the coupler 150 are disposed on the front surface 400a of the PCB. And may be disposed on the rear surface 400b. The antenna port may be disposed on the front surface 400a or the rear surface 400b of the PCB and the front surface and the rear surface simultaneously.

한편, PCB의 앞면(400a)에 배치되는 소자와 뒷면(400b)에 배치되는 소자는 서로 배치가 바뀔 수 있다. 즉, 전력 증폭기(110), SIC 회로(140), 그리고 LNA(160)는 PCB의 뒷면(400b)에 배치되고, 분배기(120) 및 결합기(150)는 PCB의 앞면(400a)에 배치될 수 있다.On the other hand, the elements arranged on the front face 400a of the PCB and the elements arranged on the rear face 400b may be arranged to be mutually different. That is, the power amplifier 110, the SIC circuit 140, and the LNA 160 are disposed on the rear surface 400b of the PCB, and the distributor 120 and the coupler 150 can be disposed on the front surface 400a of the PCB have.

도 4와 같은 소자의 배치를 통해, 송신 신호와 자기수신신호 간의 커플링(coupling)을 물리적으로 방지할 수 있으며, 이로 인해 안정적인 SIC 이득을 얻을 수 있다. 4, it is possible to physically prevent coupling between the transmission signal and the self-reception signal, thereby obtaining a stable SIC gain.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (12)

송신신호를 입력 받아 자기간섭신호를 추정하는 자기간섭제거 회로로서,
상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키는 제1 지연기,
상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제1 감쇄기,
상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키는 제2 지연기,
상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제2 감쇄기,
상기 자기간섭신호를 제거하도록, 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고
상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 포함하는 자기간섭제거 회로. A magnetic interference elimination circuit for receiving a transmission signal and estimating a magnetic interference signal,
A first delay unit for receiving the transmission signal and delaying the transmission signal by a first delay time,
A first attenuator for receiving the output signal of the first delay unit and attenuating the signal,
A second delay unit that receives the output signal of the first delay unit and delays the output signal by a second delay time,
A second attenuator for receiving the output signal of the second delay unit and attenuating the signal,
A controller for setting the degree of attenuation of the first and second attenuators to eliminate the magnetic interference signal, and
And a coupler coupling the output signal of the first attenuator and the output signal of the second attenuator. 제1항에 있어서,
상기 제1 지연시간과 상기 제2 지연시간은 서로 동일한 자기간섭제거 회로. The method according to claim 1,
Wherein the first delay time and the second delay time are equal to each other. 제1항에 있어서,
제2 감쇄기로 입력되는 신호는 상기 제1 지연시간과 상기 제2 지연시간의 합에 해당하는 시간만큼 상기 송신 신호를 지연시킨 신호인 자기간섭제거 회로. The method according to claim 1,
And the signal input to the second attenuator is a signal obtained by delaying the transmission signal by a time corresponding to a sum of the first delay time and the second delay time. 제1항에 있어서,
상기 결합기의 출력 신호는 상기 자기간섭신호를 추정한 신호인 자기간섭제거 회로. The method according to claim 1,
And the output signal of said combiner is a signal estimated from said magnetic interference signal. 제1항에 있어서,
상기 제2 지연기의 출력 신호를 입력 받아 제3 지연시간만큼 지연시키는 제3 지연기, 그리고
상기 제3 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제3 감쇄기를 더 포함하며,
상기 결합기는 상기 제1 감쇄기의 출력 신호, 상기 제2 감쇄기의 출력 신호, 그리고 상기 제3 감쇄기의 출력 신호를 결합하는 자기간섭 제거 회로. The method according to claim 1,
A third delay unit that receives the output signal of the second delay unit and delays the output signal by a third delay time,
And a third attenuator for receiving the output signal of the third delay unit and attenuating the signal,
Wherein the combiner combines the output signal of the first attenuator, the output signal of the second attenuator, and the output signal of the third attenuator. 송신신호를 생성하는 송신기,
상기 송신신호를 안테나로 분배하고 상기 안테나를 통해 수신되는 수신신호를 수신기로 분배하는 분배기, 그리고
상기 송신신호를 입력 받아, 상기 수신신호에 포함되어 있는 자기간섭신호를 추정하는 자기간섭제거 회로를 포함하며,
상기 자기간섭제거 회로는, 서로 직렬로 연결되며 상기 송신신호를 소정 시간만큼 각각 지연시키는 복수의 지연기, 그리고 상기 복수의 지연기의 출력 신호를 각각 감쇄시키는 복수의 감쇄기를 포함하는 동일대역 전이중 송수신기. A transmitter for generating a transmission signal,
A distributor for distributing the transmission signal to an antenna and distributing a reception signal received through the antenna to a receiver,
And a magnetic interference cancellation circuit for receiving the transmission signal and estimating a magnetic interference signal contained in the reception signal,
Wherein the magnetic interference elimination circuit includes a plurality of inductors connected in series to each other and delaying the transmission signal by a predetermined time, and a plurality of attenuators for attenuating output signals of the plurality of delay devices, respectively, . 제6항에 있어서,
상기 복수의 지연기는 제1 지연기, 그리고 제2 지연기를 포함하며,
상기 복수의 감쇄기는 제1 감쇄기, 그리고 제2 감쇄기를 포함하며,
상기 제1 지연기는 상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키고, 상기 제1 감쇄기는 상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키며,
상기 제2 지연기는 상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키고, 상기 제2 감쇄기는 상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 동일대역 전이중 송수신기. The method according to claim 6,
The plurality of delay devices including a first delay device and a second delay device,
The plurality of attenuators including a first attenuator and a second attenuator,
Wherein the first delay unit delays the transmission signal by a first delay time and the first attenuator receives the output signal of the first delay unit and attenuates the signal,
Wherein the second delay unit delays the output signal of the first delay unit by a second delay time and the second attenuator receives the output signal of the second delay unit and attenuates the signal by receiving the output signal of the second delay unit. 제7항에 있어서,
상기 자기간섭제거 회로는,
상기 자기간섭신호를 제거하도록 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고
상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 더 포함하는 동일대역 전이중 송수신기. 8. The method of claim 7,
Wherein the magnetic interference elimination circuit comprises:
A controller for setting a degree of attenuation of the first and second attenuators to eliminate the magnetic interference signal, and
Further comprising a combiner coupling the output signal of the first attenuator and the output signal of the second attenuator. 제7항에 있어서,
상기 제1 지연시간과 상기 제2 지연시간은 서로 동일한 동일대역 전이중 송수신기. 8. The method of claim 7,
Wherein the first delay time and the second delay time are identical to each other. 제6항에 있어서,
상기 수신신호에서 상기 자기간섭제거 회로가 추정한 상기 자기간섭신호를 빼는 결합기를 더 포함하는 동일대역 전이중 송수신기. The method according to claim 6,
Further comprising a combiner for subtracting the magnetic interference signal estimated by the magnetic interference removing circuit from the received signal. 제10항에 있어서,
상기 자기간섭제거 회로는 PCB((Printed Circuit Board)의 제1 면에 배치되고, 상기 분배기 및 결합기는 상기 PCB의 제2 면에 배치되는 동일대역 전이중 송수신기. 11. The method of claim 10,
Wherein the magnetic interference cancellation circuit is disposed on a first side of a PCB (Printed Circuit Board), and wherein the distributor and the coupler are disposed on a second side of the PCB. 제11항에 있어서,
상기 제1 면은 앞면이고 상기 제2 면은 뒷면인 동일대역 전이중 송수신기. 12. The method of claim 11,
Wherein the first side is a front side and the second side is a back side.
KR1020160157745A 2015-11-24 2016-11-24 Self-interference cancellation circuit and in-band full duplex transceiver KR20170061087A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150165021 2015-11-24
KR1020150165021 2015-11-24

Publications (1)

Publication Number Publication Date
KR20170061087A true KR20170061087A (en) 2017-06-02

Family

ID=59222601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157745A KR20170061087A (en) 2015-11-24 2016-11-24 Self-interference cancellation circuit and in-band full duplex transceiver

Country Status (1)

Country Link
KR (1) KR20170061087A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049340A (en) 2017-10-30 2019-05-09 한국전자통신연구원 Method for simultaneously transmitting and receiving upstream and downstream using remote-phy structure and apparatus using the same
KR20190064449A (en) 2017-11-30 2019-06-10 연세대학교 산학협력단 Full-duplex communication equipment for cancelling self-interference and method for cancelling self-interference
US10951259B2 (en) 2017-10-30 2021-03-16 Electronics And Telecommunications Research Institute Method for simultaneously transmitting/receiving upstream and downstream signals using remote PHY architecture and apparatus for the same
US11552671B2 (en) 2019-07-24 2023-01-10 Samsung Electronic Co., Ltd. Method and apparatus for removing self-interference signal in full-duplex communication system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049340A (en) 2017-10-30 2019-05-09 한국전자통신연구원 Method for simultaneously transmitting and receiving upstream and downstream using remote-phy structure and apparatus using the same
US10951259B2 (en) 2017-10-30 2021-03-16 Electronics And Telecommunications Research Institute Method for simultaneously transmitting/receiving upstream and downstream signals using remote PHY architecture and apparatus for the same
KR20190064449A (en) 2017-11-30 2019-06-10 연세대학교 산학협력단 Full-duplex communication equipment for cancelling self-interference and method for cancelling self-interference
US11552671B2 (en) 2019-07-24 2023-01-10 Samsung Electronic Co., Ltd. Method and apparatus for removing self-interference signal in full-duplex communication system

Similar Documents

Publication Publication Date Title
US9490963B2 (en) Signal cancellation using feedforward and feedback paths
KR101901220B1 (en) Interference cancellation device and method
US20140169236A1 (en) Feed forward signal cancellation
CN103634022B (en) Full-duplex transceiver in flat fading environment and method for canceling self-interference
US10129010B2 (en) Dual-mode radio system having a full-duplex mode and a half-duplex mode
KR20170061087A (en) Self-interference cancellation circuit and in-band full duplex transceiver
CN103427874A (en) System and method for canceling high-transmission-power same-time same-frequency self-interference under multi-path environment
US20160087698A1 (en) In-band full duplex transceiver and in-band full duplex multi-input multi-output transceiver
CN108702172B (en) System and method for self-interference suppression architecture
US9893871B2 (en) In-band full duplex transceiver
EP3131214B1 (en) Combiner, base station, signal combiner system and signal transmission method
EP3065317B1 (en) Co-frequency range combiner/splitter and multi-system combining platform
CN213367788U (en) Radio frequency front-end circuit and electronic equipment
KR102233631B1 (en) Self-interference signal cancellantion apparatus and tranceiver including the same
AU2014398168B2 (en) Method and entity in TDD radio communications
WO2006135288A1 (en) Method and arrangement for improved feeder sharing in a telecommunication system
Chandran et al. Transmitter leakage analysis when operating USRP (N210) in duplex mode
KR101868848B1 (en) Device for Canceling Passive Intermodulation Signal
KR102441528B1 (en) Method and apparatus for estimating input information of finite impulse response filter in in-band full duplex transceiver
KR102449738B1 (en) Method and apparatus for estimating input information of finite impulse response filter in in-band full duplex transceiver
KR100632833B1 (en) Installation for remove passive intermodulation distortion signal
KR102454166B1 (en) Method and apparatus for tuning finite impulse response filter in in-band full duplex transceiver
KR102372371B1 (en) In-band full duplex transceiver
WO2023109856A1 (en) Communication transceiver, signal transceiving method, electronic device and storage medium
KR20160033600A (en) IN-BAND FULL DUPLEX TRANSCEIVER AND IN-BAND FULL DUPLEX Multi-Input Multi-Output TRANSCEIVER