KR20170041049A - 나노 패턴 마스터 제조 방법 - Google Patents

나노 패턴 마스터 제조 방법 Download PDF

Info

Publication number
KR20170041049A
KR20170041049A KR1020150140503A KR20150140503A KR20170041049A KR 20170041049 A KR20170041049 A KR 20170041049A KR 1020150140503 A KR1020150140503 A KR 1020150140503A KR 20150140503 A KR20150140503 A KR 20150140503A KR 20170041049 A KR20170041049 A KR 20170041049A
Authority
KR
South Korea
Prior art keywords
metal material
pattern
coating
coated
photoresist
Prior art date
Application number
KR1020150140503A
Other languages
English (en)
Other versions
KR102397957B1 (ko
Inventor
이성중
심의택
김민중
이제훈
Original Assignee
주식회사 파버나인코리아
(주)파버나인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파버나인코리아, (주)파버나인 filed Critical 주식회사 파버나인코리아
Priority to KR1020150140503A priority Critical patent/KR102397957B1/ko
Publication of KR20170041049A publication Critical patent/KR20170041049A/ko
Application granted granted Critical
Publication of KR102397957B1 publication Critical patent/KR102397957B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Polarising Elements (AREA)

Abstract

본 발명은 투명 기판 상에 포토레지스트를 이용하여 소정의 피치를 갖는 포토레지스트 패턴을 준비하는 제 1 단계, 상기 포토레지스트 패턴의 일 측면에 제 1 금속 물질을 코팅하는 제 2 단계, 상기 제 2 단계에서 상기 제 1 금속 물질이 코팅되지 않은 상기 포토레지스트 패턴의 다른 측면에 상기 제 1 금속 물질을 코팅하는 제 3 단계, 상기 포토레지스트 패턴의 양 측면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질을 코팅하는 제 4 단계, 상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 제 2 금속 물질을 코팅하는 제 5 단계, 상기 코팅된 제 2 금속 물질 위에 제 3 금속물질을 코팅하는 제 6 단계, 상기 제 6 단계를 수행한 결과물에서 상기 투명 기판을 제거하는 제 7 단계 및 상기 제 7 단계를 수행한 결과물에서 상기 포토레지스트 패턴을 제거하는 제 8 단계를 포함하는 나노 패턴 마스터 제조 방법을 제공한다.

Description

나노 패턴 마스터 제조 방법{Method for manufacturing Nano Pattern Master}
본 발명은 나노 패턴 마스터 제조 방법에 관한 것으로서, 보다 상세하게는 경사 증착 방법을 이용하여 포토레지스트 또는 PVA 패턴의 양 측면에 금속 물질을 코팅하고 그 상면에 다수의 금속 물질을 코팅한 후에 포토레지스트 또는 PVA 패턴을 제거함으로써 포토레지스트 또는 PVA 패턴 피치의 1/2 수준의 나노 패턴 마스터를 용이하게 제조할 수 있는 나노 패턴 마스터 제조 방법에 관한 것이다.
일반적으로, 소정의 파장 영역의 전자기파를 편광시키기 위하여 동일한 피치로 도전체의 격자가 형성되어 있는 와이어 그리드 편광판이 산업의 각 분야에 이미 사용되고 있고 점점 더 그 적용 분야가 확대되고 있지만 아직은 소형 크기로 생산되고 있으며 고가로 판매되고 있어서 대형화 저가격화가 절실한 상황이다.
한편, 음극선관의 단점인 무게와 부피를 줄일 수 있는 평판 디스플레이들이 개발되었고, 이러한 평판 디스플레이로는 액정 표시 장치(Liquid Crystal Display; LCD)를 들 수 있다.
최근, 상술한 와이어 그리드 편광판을 액정 표시 장치의 내부에 In Cell 구조로 적용할 경우, 기존의 PVA 편광판과 광효율 향상용 특수필름을 동시에 대체함은 물론, 시야각 제한이 전혀 없는 편광안경방식의 새로운 입체 영상 디스플레이를 양산할 수 있는 가능성이 높아지고 있다.
또한 무안경방식인 패럴랙스 배리어(parallax barrier) 방식의 입체 영상 표시 장치의 내부에 In Cell 구조로 와이어 그리드 편광판을 적용할 경우 고해상도의 소형 입체 영상 표시 장치를 얇게 제작할 수 있음은 물론, 입체 영상 표시 장치를 좀 더 용이하게 구현할 수 있다.
상술한 와이어 그리드 편광판을 대형화하면서도 저렴하게 생산하기 위해서는 나노 패턴 마스터가 필수적이나 종래에는 이빔 리소그라피(E-beam lithography) 공정을 이용하여 나노 패턴 마스터를 제조함으로써, 제조 시간이 길어지고, 제조 비용이 증가되는 문제점이 있었다.
본 발명의 배경기술은 대한민국 특허청에 공개특허공보 10-2011-0016981호가 2011. 02. 18. 자로 개시되어 있다.
따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 경사 증착 방법을 이용하여 포토레지스트 또는 PVA 패턴의 양 측면에 금속 물질을 코팅하고 그 상면에 다수의 금속 물질을 코팅한 후에 포토레지스트 또는 PVA 패턴을 제거함으로써 포토레지스트 또는 PVA 패턴의 피치의 1/2 수준의 나노 패턴 마스터를 용이하게 제조할 수 있는 나노 패턴 마스터 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 나노 패턴 마스터 제조 방법은 투명 기판 상에 포토레지스트를 이용하여 소정의 피치를 갖는 포토레지스트 패턴을 준비하는 제 1 단계, 상기 포토레지스트 패턴의 일 측면에 제 1 금속 물질을 코팅하는 제 2 단계, 상기 제 2 단계에서 상기 제 1 금속 물질이 코팅되지 않은 상기 포토레지스트 패턴의 다른 측면에 상기 제 1 금속 물질을 코팅하는 제 3 단계, 상기 포토레지스트 패턴의 양 측면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질을 코팅하는 제 4 단계, 상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 제 2 금속 물질을 코팅하는 제 5 단계, 상기 코팅된 제 2 금속 물질 위에 제 3 금속물질을 코팅하는 제 6 단계, 상기 제 6 단계를 수행한 결과물에서 상기 투명 기판을 제거하는 제 7 단계 및 상기 제 7 단계를 수행한 결과물에서 상기 포토레지스트 패턴을 제거하는 제 8 단계를 포함한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시 예에 따른 나노 패턴 마스터 제조 방법은 투명 기판 상에 PVA(PolyVinyl Alcohol)를 이용하여 소정의 피치를 갖는 PVA 패턴을 준비하는 제 1 단계, 상기 PVA 패턴의 일 측면에 제 1 금속 물질을 코팅하는 제 2 단계, 상기 제 2 단계에서 상기 제 1 금속 물질이 코팅되지 않은 상기 PVA 패턴의 다른 측면에 상기 제 1 금속 물질을 코팅하는 제 3 단계, 상기 PVA 패턴의 양 측면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 상기 PVA 패턴의 상면에 상기 제 1 금속 물질을 코팅하는 제 4 단계, 상기 PVA 패턴의 상면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 제 2 금속 물질을 코팅하는 제 5 단계, 상기 코팅된 제 2 금속 물질 위에 제 3 금속물질을 코팅하는 제 6 단계, 상기 제 6 단계를 수행한 결과물에서 상기 투명 기판을 제거하는 제 7 단계 및 상기 제 7 단계를 수행한 결과물에서 상기 PVA 패턴을 제거하는 제 8 단계를 포함한다.
본 발명의 실시 예들에 따른 나노 패턴 마스터 제조 방법은 경사 증착 방법을 이용하여 포토레지스트 또는 PVA 패턴의 양 측면에 금속 물질을 코팅하고 그 상면에 다수의 금속 물질을 코팅한 후에 포토레지스트 또는 PVA 패턴을 제거함으로써 포토레지스트 또는 PVA 패턴의 피치의 1/2 수준의 나노 패턴 마스터를 용이하게 제조할 수 있다.
도 1 내지 도 9는 본 발명의 실시 예들에 따른 나노 패턴 마스터 제조 방법의 세부 공정을 설명하기 위한 단면도.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다.
본 발명의 일 실시 예에 따른 나노 패턴 편광판 제조 방법은 제 1 단계에서, 도 1에 도시된 것처럼, 투명 기판(100) 상에 포토레지스트를 이용하여 소정의 피치(P)를 갖는 포토레지스트 패턴(110)을 준비한다. 포토레지스트 패턴(110)의 폭(W)은 대략 50nm이고, 높이(H)는 대략 150nm이며, 대략 피치(P)는 200nm이다.
다음으로 제 2 단계에서는, 도 2에 도시된 것처럼, 상기 포토레지스트 패턴(110)의 일 측면에 제 1 금속 물질(200)을 경사 증착 방법으로 코팅한다. 여기에서 제 1 금속 물질은 크롬, 니켈, 몰리브덴, 몰리텅스텐, 구리, 티타늄 등이 사용될 수 있다.
다음으로 제 3 단계에서는, 도 3에 도시된 것처럼, 상기 제 2 단계에서 상기 제 1 금속 물질(200)이 코팅되지 않은 상기 포토레지스트 패턴(110)의 다른 측면에 상기 제 1 금속 물질(300)을 경사 증착 방법으로 코팅한다.
다음으로 제 4 단계에서는, 도 4에 도시된 것처럼, 상기 포토레지스트 패턴(110)의 양 측면에 상기 제 1 금속 물질(200, 300)이 코팅되어 있는 상태에서 상기 포토레지스트 패턴(110)의 상면에 상기 제 1 금속 물질(400)을 증착 방법으로 코팅한다.
다음으로 제 5 단계에서, 도 5에 도시된 것처럼, 상기 포토레지스트 패턴(110)의 상면에 상기 제 1 금속 물질(400)이 코팅되어 있는 상태에서 제 2 금속 물질(500)을 증착 방법으로 코팅한다. 여기에서 제 2 금속 물질은 금, 구리, 니켈 등이 사용될 수 있다.
다음으로 제 6 단계에서, 도 6에 도시된 것처럼, 상기 코팅된 제 2 금속 물질(500) 위에 제 3 금속 물질(600)을 도금 방법으로 코팅한다. 여기에서 제 3 금속 물질은 니켈, 구리 등이 사용될 수 있다.
다음으로 제 7 단계에서, 도 7에 도시된 것처럼, 상기 제 6 단계를 수행한 결과물에서 상기 투명 기판(100)을 가열하면서 현상액이나 물 등을 침투시키거나, 필름 기판의 경우에는 수산화 칼륨 등을 사용하여 제거한다.
다음으로 제 8 단계에서, 도 8에 도시된 것처럼, 상기 제 7 단계를 수행한 결과물에서 상기 포토레지스트 패턴(110)을 현상액이나 물로 제거한다.
제 1 단계 내지 제 8 단계를 수행하면, 제 1 단계에서 준비한 포토레지스트 패턴(110)의 피치의 1/2 수준의 나노 패턴 마스터(200, 300, 400, 500, 600)을 용이하게 제조할 수 있으며, 제조된 나노 패턴 마스터(200, 300, 400, 500, 600)을 이용하여, 도 9에 도시된 것처럼, 복제품(1000)을 효과적으로 찍어낼 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 나노 패턴 마스터 제조 방법에 대해서 설명하며, 본 발명의 일 실시예에 따른 나노 패턴 마스터 제조 방법과 다른 점에 대해서만 설명한다.
본 발명의 다른 실시 예에 따른 나노 패턴 마스터 제조 방법은 제 1 단계에서, 도 1에 도시된 것처럼, 투명 기판(100) 상에 PVA(PolyVinyl Alcohol)를 이용하여 소정의 피치(P)를 갖는 PVA 패턴(110)을 준비한다. 여기에서, PVA 패턴(110)의 폭(W)은 대략 50nm이고, 높이(H)는 대략 150nm이며, 대략 피치(P)는 200nm이다. 이후에, 본 발명의 일 실시 예에 따른 나노 패턴 마스터 제조 방법의 제 2 단계 내지 제 8 단계를 수행한다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시 예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
100 : 투명 기판
110 : 포토레지스트 패턴
200, 300, 400 : 제 1 금속 물질
500 : 제 2 금속 물질(
600 : 제 3 금속 물질
200, 300, 400, 500, 600 : 나노 패턴 마스터
1000 : 복제품

Claims (2)

  1. 투명 기판 상에 포토레지스트를 이용하여 소정의 피치를 갖는 포토레지스트 또는 패턴을 준비하는 제 1 단계;
    상기 포토레지스트 패턴의 일 측면에 제 1 금속 물질을 코팅하는 제 2 단계;
    상기 제 2 단계에서 상기 제 1 금속 물질이 코팅되지 않은 상기 포토레지스트 패턴의 다른 측면에 상기 제 1 금속 물질을 코팅하는 제 3 단계;
    상기 포토레지스트 패턴의 양 측면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질을 코팅하는 제 4 단계;
    상기 포토레지스트 패턴의 상면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 제 2 금속 물질을 코팅하는 제 5 단계;
    상기 코팅된 제 2 금속 물질 위에 제 3 금속물질을 코팅하는 제 6 단계;
    상기 제 6 단계를 수행한 결과물에서 상기 투명 기판을 제거하는 제 7 단계; 및 상기 제 7 단계를 수행한 결과물에서 상기 포토레지스트 패턴을 제거하는 제 8 단계를 포함하는 나노 패턴 마스터 제조 방법.
  2. 투명 기판 상에 PVA(PolyVinyl Alcohol)를 이용하여 소정의 피치를 갖는 PVA 패턴을 준비하는 제 1 단계;
    상기 PVA 패턴의 일 측면에 제 1 금속 물질을 코팅하는 제 2 단계;
    상기 제 2 단계에서 상기 제 1 금속 물질이 코팅되지 않은 상기 PVA 패턴의 다른 측면에 상기 제 1 금속 물질을 코팅하는 제 3 단계;
    상기 PVA 패턴의 양 측면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 상기 PVA 패턴의 상면에 상기 제 1 금속 물질을 코팅하는 제 4 단계;
    상기 PVA 패턴의 상면에 상기 제 1 금속 물질이 코팅되어 있는 상태에서 제 2 금속 물질을 코팅하는 제 5 단계;
    상기 코팅된 제 2 금속 물질 위에 제 3 금속물질을 코팅하는 제 6 단계;
    상기 제 6 단계를 수행한 결과물에서 상기 투명 기판을 제거하는 제 7 단계; 및 상기 제 7 단계를 수행한 결과물에서 상기 PVA 패턴을 제거하는 제 8 단계를 포함하는 나노 패턴 마스터 제조 방법.
KR1020150140503A 2015-10-06 2015-10-06 나노 패턴 마스터 제조 방법 KR102397957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150140503A KR102397957B1 (ko) 2015-10-06 2015-10-06 나노 패턴 마스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150140503A KR102397957B1 (ko) 2015-10-06 2015-10-06 나노 패턴 마스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20170041049A true KR20170041049A (ko) 2017-04-14
KR102397957B1 KR102397957B1 (ko) 2022-05-16

Family

ID=58579665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150140503A KR102397957B1 (ko) 2015-10-06 2015-10-06 나노 패턴 마스터 제조 방법

Country Status (1)

Country Link
KR (1) KR102397957B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218616A (ja) * 2002-09-17 2009-09-24 Board Of Trustees Of Leland Stanford Jr Univ マイクロ構造及びナノ構造の複製及び転写
KR20110021051A (ko) * 2009-08-25 2011-03-04 호서대학교 산학협력단 기판 틸팅을 이용한 금형의 제작 방법
KR20140081202A (ko) * 2012-12-21 2014-07-01 (재)한국나노기술원 나노임프린트 리소그래피와 도금 공정을 이용한 나노패턴이 형성된 금속 필름 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218616A (ja) * 2002-09-17 2009-09-24 Board Of Trustees Of Leland Stanford Jr Univ マイクロ構造及びナノ構造の複製及び転写
KR20110021051A (ko) * 2009-08-25 2011-03-04 호서대학교 산학협력단 기판 틸팅을 이용한 금형의 제작 방법
KR20140081202A (ko) * 2012-12-21 2014-07-01 (재)한국나노기술원 나노임프린트 리소그래피와 도금 공정을 이용한 나노패턴이 형성된 금속 필름 제조방법

Also Published As

Publication number Publication date
KR102397957B1 (ko) 2022-05-16

Similar Documents

Publication Publication Date Title
TWI252376B (en) Server
JP6059695B2 (ja) 光学体の製造方法
US9880426B2 (en) Display panel and manufacturing method thereof, mask and manufacturing method thereof, and display device
JP2012033466A (ja) 導電層転写材料、及びタッチパネル
KR101809313B1 (ko) 그리드 편광 소자 및 그리드 편광 소자 제조 방법
US9551937B2 (en) Graphene sensor and method of fabricating the same and touch-sensitive display device
US9798053B2 (en) Mask plate, color filter substrate and method for fabricating the same, display panel and display device
JP4959631B2 (ja) グレースケールマスク
CN105572780A (zh) 线栅偏振器件及其制作方法、显示装置
US9442367B2 (en) Array substrate and mask plate
US9897735B2 (en) Wire grid polarizer and fabrication method thereof, and display device
EP2983043B1 (en) Mask for photolithography and method of manufacturing the same
CN104854487A (zh) 光栅
Kim et al. Fabrication of a uniform microlens array over a large area using self-aligned diffuser lithography (SADL)
US10678357B2 (en) Electrode structure, method of manufacturing the same, touch panel, and touch display device
US10345658B2 (en) Method for manufacturing slit electrode, slit electrode, and display panel
CN105097502B (zh) 一种薄膜图案的形成方法
TWI230393B (en) Photomask, method of manufacturing a photomask, and method of manufacturing an electronic product
Mao et al. Nanopatterning using a simple bi-layer lift-off process for the fabrication of a photonic crystal nanostructure
KR20170041049A (ko) 나노 패턴 마스터 제조 방법
US20180107311A1 (en) Touch substrate and method of manufacturing the same, touch panel and display device
Kato et al. Electron beam lithography with negative tone resist for highly integrated silicon quantum bits
CN105974644B (zh) 液晶显示器
CN102315167B (zh) 广视角液晶显示器阵列基板制作方法
CN104635419A (zh) 一种阵列基板及其显示面板的制备方法、掩膜板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant