KR20170035064A

KR20170035064A - 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법

Info

Publication number: KR20170035064A
Application number: KR1020150133654A
Authority: KR
Inventors: 허준영; 최호원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-09-22
Filing date: 2015-09-22
Publication date: 2017-03-30

Abstract

실시예는 격벽(WALL)을 발광영역(AA)의 애노드 전극(Ano)과 비발광영역(NA)의 보조전극(SubE) 사이의 영역 및 보조 전극(SubE)의 상부면 일부를 덮음에 따라 보조전극(SubE)의 폭(L)을 줄이면서도 상기 보조전극(SubE)과 캐소드 전극(Cat)의 컨택이 가능하도록 하여, 상기 캐소드 전극(Cat)의 전기저항을 낮추면서도 비발광영역(NA)의 폭의 축소, 즉 발광영역(AA)의 폭을 증가시킬 수 있는 유기발광다이오드 패널 및 이를 포함하는 표시장치를 제공할 수 있다.

Description

유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법{ORGANIC LIGHT EMITTING DIODE PANEL AND ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}

본 발명은 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법에 관한 발명이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display: 이하"LCD"라 한다), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.

PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 스위칭 소자로 박막 트랜지스터(Thin Film Transistor: 이하 "TFT" 라 함)가 적용된 TFT LCD는 가장 널리 사용되고 있는 평판표시소자이지만 발광소자이기 때문에 시야각이 좁고 응답속도가 낮은 문제점이 있다. 이에 비하여, 전계발광소자는 발광층의 재료에 따라 무기발광 다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 특히, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

유기발광다이오드 표시장치는 구동 트랜지스터의 게이트 단자와 소스 단자 사이의 전압을 제어하여 구동 트랜지스터의 드레인에서 소스로 흐르는 전류를 제어한다.

구동 트랜지스터의 드레인에서 소스로 흐르는 전류는 유기발광다이오드로 흐르면서 발광을 하게 되고, 전류의 양을 조절하여 발광 정도를 조절할 수 있다.

한편 최근 OLED 제품의 가격 하락을 주도하는 솔루블(Soluble) OLED가 주목 받고 있다.

솔루블(Soluble) OLED는 원장 기판을 자르지 않고 RGB 방식으로 제작할 수 있어 제조 비용을 줄일 수 있다. 이러한 솔루블(Soluble) OLED를 제조할 때 잉크젯 프린팅 방식을 이용할 수 있다.

도 1은 종래의 격벽 구조의 유기발광다이오드 표시패널의 단면도이다.

도 1을 참조하면, 상부 발광형 유기발광다이오드 표시패널(10)의 경우 애노드 전극(11)에서 캐소드 전극(12) 방향으로 광이 출사된다. 따라서 캐소드 전극(12)의 빛 투과율을 높이기 위하여 캐소드 전극(12)의 두께를 얇게 할 필요가 있다. 그러나 캐소드 전극(12)의 두께가 얇아짐에 따라 저항이 증가하는 문제가 있다. 이를 해결하기 위하여 보조전극(13)을 기판(14) 상에 더 형성하고, 캐소드 전극(12)과 보조전극(13)을 컨택하여 저항을 낮추도록 하였다. 이와 같이 보조전극(13)와 캐소드 전극(12)의 컨택을 위하여 화소 영역을 정의하는 뱅크층(17)을 형성한 이후 격벽(15)을 형성하여, 보조전극(13)의 상부면 중 일부 영역에 유기층(16)이 형성되지 않는 영역(A)이 존재하도록 함으로써, 보조전극(13)의 상부면 일부 영역에 캐소드 전극(12)과의 접촉 영역을 형성한다.

이와 같은 종래의 격벽 구조의 유기발광다이오드 표시패널(10)은 다음과 같은 문제점을 가진다.

(1) 뱅크층(17) 형성 이후 격벽(15)을 형성하기 위하여 화소 영역 사이에 격벽(15)을 형성하기 위한 영역이 필요하여 비발광영역(NA)이 증가하고 그에 따라 화소 영역의 발광 영역(AA)이 감소하는 문제가 있다.

(2) 또한 비발광영역(NA)을 감소시키기 위해 뱅크층(17)과 격벽(15)의 이격 거리를 감소시키는 경우, 상기 격벽(15)의 양쪽 점선 부분에서 캐소드 전극(12)과 보조전극(13)의 컨택 불량율이 증가하여 수율이 감소하는 문제가 있었다.

본 발명의 실시예는 뱅크층 형성 이후 격벽을 형성하기 위하여 화소 영역 사이에 격벽을 형성하기 위한 영역이 필요하고 그에 따라 화소 영역의 발광 영역이 감소하는 문제를 해결하기 위한 유기발광다디오드 패널 및 유기발광다이오드 표시장치와 그 제조방법을 제공할 수 있다.

또한 본 발명의 실시예는 뱅크층을 형성한 이후 격벽을 형성함에 따라 상기 격벽의 양쪽 점선 부분에서 캐소드 전극과 보조전극의 컨택 불량율이 증가하여 수율이 감소하는 문제를 해결하기 위한 유기발광다디오드 패널 및 유기발광다이오드 표시장치와 그 제조방법을 제공할 수 있다.

실시예는 박막트랜지스터를 포함하는 기판(SUB), 상기 박막트랜지스터 상의 오버코트 층(OC), 상기 오버코트층(OC) 상의 컨택홀(H)을 통해 상기 박막트랜지스터와 접속한 애노드 전극(Ano), 상기 오버코트 층(OC) 상에 보조전극(SubE), 상기 보조전극(SubE) 상에 격벽(WALL), 상기 애노드 전극(Ano)을 노출하는 개구부(OP)를 가지고 상기 격벽(WALL)의 상부면을 덮는 뱅크층(BANK), 상기 개구부(OP) 상에 유기발광(OLE)층 및 상기 애노드 전극(Ano)과 대향하고, 상기 보조전극(SubE)과 컨택하며 상기 뱅크층(BANK) 상에 캐소드 전극(Cat)을 포함하는 유기발광다이오드 패널(116)를 제공할 수 있다.

이와 같이 격벽(WALL)을 발광영역(AA)의 애노드 전극(Ano)과 비발광영역(NA)의 보조전극(SubE) 사이의 영역 및 보조 전극(SubE)의 상부면 일부를 덮음에 따라 보조전극(SubE)의 폭(L)을 줄이면서도 상기 보조전극(SubE)과 캐소드 전극(Cat)의 컨택이 가능하도록 하여, 상기 캐소드 전극(Cat)의 전기저항을 낮추면서도 비발광영역(NA)의 폭의 축소, 즉 발광영역(AA)의 폭을 증가시킬 수 있다.

또한 실시예의 상기 격벽(WALL)은 상기 애노드 전극(Ano)과 상기 보조전극(SubE) 사이의 상기 오버코트 층(OC) 상에 배치되는 유기발광다이오드 패널을 제공할 수 있다. 이처럼 격벽(WALL)의 상부면 일부와 일 측면을 뱅크층(BANK)이 덮음에 따라 제2 비발광영역(NA2)의 폭을 줄일 수 있어, 발광영역(AA)의 폭을 증가시킬 수 있고, 격벽(WALL)을 발광영역(AA)의 애노드 전극(Ano)과 제2 비발광영역(NA2)의 보조전극(SubE) 사이의 영역 및 보조 전극(SubE)의 상부면 일부를 덮음에 따라 보조전극(SubE)의 폭(L)을 줄이면서도 상기 보조전극(SubE)과 캐소드 전극(Cat)의 컨택이 가능하도록 하여, 상기 캐소드 전극(Cat)의 전기저항을 낮추면서도 제2 비발광영역(NA2)의 폭의 축소, 즉 발광영역(AA)의 폭을 증가 시킬 수 있다.

또한 실시예의 상기 오버코트 층(OC)은 제1 및 제2 오버코트 층(OC1, OC2)을 포함하고, 상기 보조전극(SubE)은 제1 및 제2 보조전극(SubE1, SubE2)을 포함하고, 상기 제1 보조전극(SubE1)은 상기 제1 오버코트 층(OC1)에 배치되고, 상기 제2 보조전극(SubE2)은 상기 제2 오버코트 층(OC2)에 배치되고, 상기 제1 오버코트 층(OC1)의 컨택홀(H3)을 통해 상기 제1 보조전극(SubE1)은 상기 제2 보조전극(SubE2)에 컨택한 유기발광다이오드 패널을 제공할 수도 있다. 이처럼 제1 보조전극(SubE1)외에 제2 보조전극(SubE2)을 추가로 구비하여 상기 제1 보조전극(SubE1)과 컨택한 캐소드 전극(Cat)의 전기저항의 감소 정도를 더 높일 수 있다. 또한 제2 보조전극(SubE2)을 애노드 전극이 배치되지 않은 제2 오버코트 층(OC2)에 배치함에 따라 상기 제2 보조전극(SubE2)의 면적을 키울 수 있어, 상기 캐소드 전극(Cat)의 전기저항을 크게 감소시킬 수 있다.

또한 실시예의 상기 뱅크층(BANK)은 상기 격벽(WALL)의 일측면에 접촉하고, 상기 격벽(WALL)의 타 측면은 상기 뱅크층(BANK)으로부터 노출된 유기발광다이오드 패널을 제공할 수도 있다.

또한 실시예의 상기 격벽(WALL)은 역테이퍼 형상을 가질 수 있고, 상기 캐소드 전극(Cat)은 상기 격벽(WALL)의 타 측면에 접촉하여 상기 보조전극(SubE)에 컨택할 수 있으며, 상기 캐소드 전극(Cat)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium ZincOxide, IZO) 및 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO) 중 적어도 하나를 포함하는 유기발광다이오드 패널을 제공할 수도 있다. 이처럼 뱅크층(BANK)을 단순히 보조전극(SubE)의 상부면 일부 영역까지 증착하는 것만으로는 상기 뱅크층(BANK)의 측면이 기판(SUB)으로부터 예각을 가지는 측면이 형성되지 않기 때문에, 유기발광층(OLE)을 형성할 때 상기 유기발광층(OLE)이 보조전극(SubE)에도 배치되어, 캐소드 전극(Cat)이 상기 유기발광층(OLE)에 의해 상기 보조전극(SubE)에 컨택하지 않는다. 그러나 실시예에 따르면, 역테이퍼 형상의 격벽(WALL)을 먼저 형성하고, 이후 뱅크층(BANK)을 형성함에 따라 격벽(WALL)의 적어도 일 측면이 상기 뱅크층(BANK)과 이격되도록 할 수 있어, 상기 뱅크층(BANK)과 이격된 상기 격벽(WALL)의 측면은 기판(SUB)으로부터 예각을 가지는 측면이 형성되므로, 격벽(WALL)과 뱅크층(BANK)의 이격된 영역 상에 노출된 보조전극(SubE)에 유기발광층(OLE)은 배치되지 않도록 하여, 캐소드 전극(Cat)이 보조전극(SubE)과 컨택할 수 있도록 할 수 있다. 그리하여 상기 캐소드 전극(Cat)의 전기 저항을 줄일 수 있는 역테이퍼 형상의 격벽(WALL)을 이용하면서도 제2 비발광영역(NA2)을 최소화할 수 있어. 발광영역(AA)을 증가시킬 수 있다.

본 발명의 실시예는 격벽과 일 측면에 뱅크층에 접촉하도록 함으로써, 격벽의 타 측면만이 뱅크층과 이격되도록 하여, 비발광영역을 감소시킬 수 있고, 그에 따라 발광영역을 증가시킬 수 있는 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법을 제공할 수 있다.

도 1은 종래의 격벽 구조의 유기발광다이오드 표시패널의 단면도이다.
도 2는 유기발광다이오드의 구조를 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시장치에 있어서 하나의 화소를 등가적으로 나타내는 회로도이다.
도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도이다.
도 5 및 도 6은 본 발명의 실시예에 따른 유기발광다이오드 패널의 단면도이다.
도 7은 실시예에 따른 OLED화소 구조를 나타낸 등가회로이고, 도 14는 도 7의 절취선 A-B로 자른 상부 발광 방식의 OLED화소 구조를 나타낸 도면이다. 또한 도 8 내지 도 13은 상부 발광 방식의 OLED화소 구조의 적층구조를 나타낸 도면으로써, 오버코트층 이후의 각 층의 구조를 나타낸 도면이다.
도 15는 제2 실시예에 따른 도 7의 절취선 A-B로 자른 OLED화소 구조를 나타낸 도면이다.
도 16은 제3 실시예에 따른 도 7의 절취선 A-B로 자른 OLED화소 구조를 나타낸 도면이다.

이하, 본 발명의 실시예에 의한 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법을 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

<유기발광다이오드의 구조>

도 2는 유기발광다이오드의 구조를 나타낸 도면이다.

유기발광다이오드 패널 및 유기발광다이오드 표시장치는 도 3과 같이 유기발광다이오드를 가질 수 있다.

유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비할 수 있다.

유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injectionlayer, EIL)을 포함할 수 있다.

애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

또한 유기발광다이오드는 표시하고자 하는 색에 따라서 상기 발광층(EML)의 도펀트(Dopant)의 종류 및 농도를 달리하여 레드(Red), 그린(Green) 또는블루(Blue) 그리고 이들을 적층시켜 화이트(White) 유기발광다이오드가 될 수 있다.

유기발광다이오드 표시장치는 이와 같은 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 스캔펄스에 의해 선택된 화소들의 밝기를 디지털 비디오 데이터의 계조에 따라 제어한다.

이와 같은 유기발광다이오드 표시장치는 수동 매트릭스(passive matrix) 방식과, 스위칭소자로써 TFT를 이용하는 액티브 매트릭스(active matrix) 방식으로 나뉘어진다.

이 중 액티브 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온시켜 화소를 선택하고 스토리지 커패시터(Storgage Capacitor)에 유지되는 전압으로 화소의 발광을 유지한다.

<액티브 매트릭스 방식의 화소의 등가 회로도>

도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시장치에 있어서 하나의 화소를 등가적으로 나타내는 회로도이다.

도 3을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 화소는 유기발광다이오드(OLED), 서로 교차하는 데이터라인(D) 및 게이트라인(G), 상기 게이트라인(G) 상의 스캔 펄스(SP)에 데이터를 화소에 순차적으로 전달하기 위한 스캔 스위치(SW), 게이트 및 소스 단자 사이의 전압에 의해 전류를 생성하는 구동 스위치(DR) 및데이터를 저장하여 일정 시간 동안 유지하기 위한 스토리지 커패시터(Cst)를 구비한다. 스캔 스위치(SW)와 구동 스위치(DR)는 N-타입 MOS-FET으로 이루어질 수 있다.

이와 같이 두 개의 트랜지스터(SW, DR)와 한 개의 커패시터(Cst)로 구성된 구조를 간단히 2T-1C 구조라고 할 수 있다.

스캔 스위치(SW)는 게이트라인(G)으로부터의 스캔펄스(SP)에 응답하여 턴-온됨으로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시킨다.

이 스캔 스위치(SW)의 온타임기간 동안 데이터라인(D)으로부터의 데이터전압은 스캔 스위치(SW)의 소스전극과 드레인전극을 경유하여 구동 스위치(DR)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다.

구동 스위치(DR)는 자신의 게이트전극과 소스전극 간의 차전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어한다.

스토리지 커패시터(Cst)는 자신의 일측 전극에 인가된 데이터전압을 저장함으로써 구동 스위치(DR)의 게이트전극에 공급되는 전압을 한 프레임 기간 동안 일정하게 유지시킨다.

도 2와 같은 구조로 구현되는 유기발광다이오드(OLED)는 구동 스위치(DR)의 소스전극과 저전위 구동전압원(VSS) 사이에 접속된다.

유기발광다이오드(OLED)에 흐르는 전류는 화소의 밝기에 비례하고, 이것은 구동 스위치(DR)의 게이트-소스 간 전압에 의해 결정된다.

도3과 같은 화소의 밝기는 아래의 수학식 1과 같이 유기발광다이오드(OLED)에 흐르는 전류에 비례한다.

수학식 1

여기서, 'Vgs'는 구동 스위치(DR)의 게이트전압(Vg)과 소스전압(Vs) 사이의 차전압, 'Vdata'는 데이터전압, 'Vinit'는 초기화 전압, 'Ioled'는 구동전류, 'Vth'는 구동 스위치(DR)의 문턱전압,

는 구동 스위치(DR)의 이동도 및 기생용량에 의해 결정되는 상수값을 각각 의미한다.

<유기발광다이오드 표시장치의 블록도>

도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도이다.

도4를 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 유기발광다이오드 패널인 표시패널(116), 과 상기 표시패널(116) 내의 박막트랜지스터를 구동하여 유기발광층을 사이에 둔 애노드 전극과 캐소드 전극에 구동 신호를 인가하는 구동부를 포함하고, 상기 구동부는 게이트 구동회로(118), 데이터 구동회로(120) 및 타이밍 콘트롤러(124)를 구비할 수 있다.

표시패널(116)은 서로 일대일로 대응되어 m개의 쌍을 이루는 m개의 데이터라인들(D1 내지 Dm),k 개의 센싱 라인(S1 내지 Sk)과, n개의 게이트라인들(G1 내지 Gn) 및 j개의 센싱 제어 라인(SC1 내지 SCj)의 교차 영역에 형성된

개의 화소들(122)을 구비할 수 있다.

이러한 표시패널(116)에는 각각의 화소들(122)에 제1 구동 전원(Vdd)을 공급하는 신호배선들, 제2 구동 전원(Vss)을 공급하는 신호배선들이 형성될 수 있다. 여기서, 제1 구동 전원(Vdd) 및 제2 구동 전원(Vss)은 각각 고전위 구동전압원(VDD) 및 저전위 구동전압원(VSS)로부터 발생될 수 있다.

게이트 구동회로(118)는 타이밍 콘트롤러(124)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스(SP)를 발생하여 게이트라인들(G1 내지 Gn)에 순차적으로 공급할 수 있다.

또한 게이트 구동회로(118)는 타이밍 콘트롤러(124)로부터의 제어되어 센싱 제어 신호(SCS)를 출력할 수 있고, 상기 센싱 제어 신호(SCS)에 의하여 각 화소 내의 센싱 스위치가 제어될 수 있다.

상기 게이트 구동회로(118)가 스캔펄스(SP)와 센싱 제어 신호(SCS)를 모두 출력하는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 타이밍 콘트롤러(124)에 의하여 제어되어 센싱 제어 신호(SCS)를 출력할 수 있는 별로의 센싱 스위치 제어 드라이버를 구비할 수도 있다.

데이터 구동회로(120)는 타이밍 콘트롤러(124)로부터 데이터 제어신호(DDC)에 의하여 제어될 수 있고, 데이터 라인(D1 내지 Dm)으로 데이터 전압과 센싱 라인(S1 내지 Sk)으로 센싱 전압을 출력할 수 있다.

각 데이터 라인(D1 내지 Dm)은 각 화소(122)에 각각 연결되어 화소(122) 각각에 데이터 전압을 인가할 수 있다.

각 센싱 라인(S1 내지 Sk)은 화소(122)에 연결되어 센싱 전압을 공급할 수 있고, 센싱 라인(S1 내지 Sk) 상의 센싱 전압을 측정할 수 있다. 구체적으로 하나의 센싱 라인(S1 내지 Sk)을 이용하여 초기화 전압을 공급함으로써 초기화 전압으로 충전과 플로팅(floating)을 이용한 센싱 전압을 검출을 할 수 있다.

상기 데이터 구동회로(120)가 데이터 전압과 센싱 전압을 출력 또는 검출할 수 있는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 센싱 전압을 출력하거나 검출할 수 있는 별도의 드라이버를 구비할 수도 있다.

<실시예에 따른 화소 구조의 등가 회로도>

도 5 및 도 6은 본 발명의 실시예에 따른 유기발광다이오드 패널의 단면도이다.

도 5 및 도 6을 참조하면, 실시예에 따른 유기발광다이오드 패널(116)은 복수의 화소 영역을 포함하고, 게이트 라인(G) 방향으로 배치된 복수의 화소 영역 중 n번째 화소 영역과 n+1번째 화소 영역 각각은 발광영역(AA)과 비 발광영역(NA)를 포함할 수 있다. 상기 비발광영역(NA)은 n번째 화소 영역의 발광영역과 n+1번째 화소영역의 발광영역의 사이 영역이 될 수 있다.

실시예에 따르면, 각 화소 영역 중 발광영역(AA) 상에는 애노도 전극(Ano)이 배치될 수 있다.

또한 실시예에 따르면, 기판(SUB) 상에는 보조전극(SubE)이 배치될 수 있다. 상기 보조전극(SubE)은 애노드 전극(Ano)과 동일 층에 배치될 수 있다. 상기 보조전극(SubE)은 애노드 전극(Ano)과 동일 물질로 동시에 형성될 수 있다. 상기 보조전극(SubE)은 애노드 전극(Ano)과 이격되어 배치될 수 있다.

또한 실시예에 따르면, 기판(SUB) 상에는 격벽(WALL)이 배치될 수 있다.

상기 격벽(WALL)은 보조전극(SubE)의 일부 영역을 노출하도록 상기 보조전극(SubE) 상에 배치될 수 있다. 상기 격벽(WALL)은 역 스텝퍼(Stepper) 방식으로 형성됨에 따라 역테이퍼(Inverted Taper) 형상이 될 수 있다. 상기 격벽(WALL)이 역테이퍼 형상이 됨에 따라 스텝 커버리지(step coverage) 낮은 유기발광층(OLE)이 격벽(WALL)과 뱅크층(BANK)의 이격된 공간 상의 보조전극(SubE)에 배치되지 않도록 할 수 있다.

또한 상기 격벽(WALL)의 배면 전체는 상기 보조전극(SubE)의 상부면과 접촉할 수 있다.

또한 도 6과 같이 상기 격벽(WALL)은 보조전극(SubE)의 상부면 일부와 측면을 덮으며 배치될 수 있다. 즉, 애노드 전극(Ano)과 인접한 보조전극(SubE)의 상부면 일부와 일 측면을 덮으며 배치될 수 있다.

또한 실시예에 따르면, 기판(SUB) 상에는 화소 영역의 발광영역(AA)에 대응하여 개구부(OP)를 가진 뱅크층(BANK)이 비발광영역(NA)에 배치될 수 있다. 상기 뱅크층(BANK)은 애노드 전극(Ano)의 일측과 상기 애노드 전극(Ano)과 보조전극(SubE)의 사이 영역 그리고 격벽(WALL)의 상부면 일부까지 배치될 수 있고, 아울러 보조전극(SubE)의 상부면 일부와 타 측면을 덮으며 배치될 수 있다.

또한 실시예에 따르면, 기판(SUB) 상에는 유기발광층(OLE)이 배치될 수 있다. 상기 유기발광층(OLE)은 유기물질로 이루어져 스텝 커버리지(step coverage) 낮아 격벽(WALL)과 뱅크층(BANK)의 이격된 공간 상의 보조전극(SubE)에 배치되지 않는다. 그리고 상기 유기발광층(OLE)은 뱅크층(BANK)의 상부면 및 격벽(WALL)의 상부면 그리고 및 비발광영역(NA)의 뱅크층(BANK) 상부면에도 배치될 수 있다.

또한 상기 기판(SUB) 상에는 캐소드 전극(Cat)이 형성될 수 있고, 상기 캐소드 전극(Cat)은 발광영역(AA)과 비발광영역(NA), 즉 화소 영역 전부를 커버(Cover)하며 배치될 수 있다. 상기 캐소드 전극(Cat)은 서로 이격된 격벽(WALL)과 뱅크층(BANK) 사이에 노출된 보조전극(SubE)의 상부면에 전기적으로 접촉할 수 있다. 즉, 상기 캐소드 전극(Cat)은 스텝 커버리지(step coverage)가 좋기 때문에 격벽(WALL)과 뱅크층(BANK)의 이격된 공간 상의 보조전극(SubE)에 배치될 수 있다. 이와 같이 상기 보조전극(SubE)은 상기 캐소드 전극(Cat)과 전기적으로 접속하여 상기 캐소드 전극(Cat)의 전기적 저항을 감소시킬 수 있다.

또한 종래 격벽 형성을 위하여 뱅크층 형성 시 상기 격벽의 배치 공간을 확보함에 따라 비발광영역의 폭이 늘어나는 문제가 있었으나, 실시예에 따르면 격벽(WALL)의 상부면 일부와 일 측면을 뱅크층(BANK)이 덮음에 따라 비발광영역(NA)의 폭을 줄일 수 있어, 발광영역(AA)의 폭을 증가시킬 수 있다.

또한 도 6과 같이 격벽(WALL)을 발광영역(AA)의 애노드 전극(Ano)과 비발광영역(NA)의 보조전극(SubE) 사이의 영역 및 보조 전극(SubE)의 상부면 일부를 덮음에 따라 보조전극(SubE)의 폭(L)을 줄이면서도 상기 보조전극(SubE)과 캐소드 전극(Cat)의 컨택이 가능하도록 하여, 상기 캐소드 전극(Cat)의 전기저항을 낮추면서도 비발광영역(NA)의 폭의 축소, 즉 발광영역(AA)의 폭을 증가시킬 수 있다.

<제1 실시예에 따른 유기발광다이오드 패널>

도 7은 실시예에 따른 OLED화소 구조를 나타낸 등가회로이고, 도 14는 도 7의 절취선 A-B로 자른 상부 발광 방식의 OLED화소 구조를 나타낸 도면이다. 또한 도 8 내지 도 13은 상부 발광 방식의 OLED화소 구조의 적층구조를 나타낸 도면으로써, 오버코트층 이후의 각 층의 구조를 나타낸 도면이다.

도 7 내지 도 14를 참조하면, 본 발명의 제1 실시예에 따른 유기발광다이오드 패널(116)은 하나의 게이트 라인(G)과 복수의 데이터 라인(D)에 의해 정의되는 n-1, n 및 n+1번째 화소 영역을 가지는 기판(SUB), 상기 기판(SUB) 상에 배치된 애노드 전극(Ano), 상기 애노드 전극(Ano)을 노출하는 개구부(OP)를 가진 뱅크층(BANK), 상기 개구부(OP)에 배치된 유기발광층(OLE)을 포함할 수 있다.

또한 본 발명의 실시예에 따른 유기발광다이오드 패널(116)의 상기 유기발광 층(OLE)은 백색광을 발광하는 유기물질을 포함하고, 상기 기판(SUB)과 대향하는 기판(미도시)상에 배치되고 상기 개구부(OP)와 마주하는 컬러 필터(CF)는 적색, 녹색 및 청색 중 어느 한 색상을 발광하는 유기물질을 포함할 수 있다.

실시예에 따른 유기발광다이오드 패널(116)의 기판(SUB)은 유리(glass), 금속(metal) 또는 플렉서블(flexible)한 물질로 형성될 수 있다. 플렉서블한 재료는 플라스틱일 수 있으며, 내열성 및 내구성이 우수한 물질로 형성될 수 있다. 예를 들어, 기판SUB)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르이미드(PEI,polyehterimide), 폴리에틸렌 나프탈레이트(PET, polyethylenenapthalate), 폴리에틸렌 테레프탈레이트(PET,polyehtyleneterepthalate) 등과 같은 물질로 형성될 수 있다.

상기 기판(SUB) 상의 화소 구조는 스캔 박막 트랜지스터(이하 박막 트랜지스터를 "스위치"라 함)(SW), 스캔 스위치(SW)와 연결된 구동 스위치(DR), 구동 스위치(DR)에 접속된 유기발광 다이오드(OLED)를 포함할 수 있다.

상기 스캔 및 구동 스위치(SW, DR)는 공급받은 데이터 신호에 의한 전원 전압을 애노드 전극(Ano)으로 전달할 수 있다.

스캔 스위치(SW)는 게이트 라인(G)과 데이터 라인(D)이 교차하는 부위에 형성되어 있다. 스캔 스위치(SW)는 화소를 선택하는 기능을 한다. 스캔 스위치(SW)는 게이트 라인(G)에서 분기하는 스캔용 게이트 전극(sGE)과, 스캔용 반도체층(sAL)과, 스캔용 소스 전극(sS)과, 스캔용 드레인 전극(sD)을 포함할 수 있다.

또한 구동 스위치(DR)는 스캔 스위치(SW)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 역할을 한다. 구동 스위치(DR)는 스캔 스위치(SW)의 스캔용 드레인 전극(sD)과 연결된 구동용 게이트 전극(dG)과, 구동용 반도체 층(dAL), 제1구동 전원을 공급하는 제1구동 전원 배선(VDD)에 연결된 구동용 소스 전극(dS)과, 구동용 드레인 전극(dD)을 포함할 수 있다. 구동 스위치(DR)의 구동용 드레인 전극(dD)은 유기발광 다이오드(OLED)의 애노드 전극(Ano)과 연결될 수 있다.

적층 구조를 살펴보면, 기판(SUB)은 게이트 및 데이터 라인(G, D)에 의해 정의된 복수의 화소 영역(n-1, n, n+1; n은 자연수)을 포함하고, 각각의 화소 영역은 제1 및 제2 비발광영역(NA1, NA2)과 발광영역(AA)를 포함할 수 있다. 그리고 상기 제1 비발광영역(NA1)은 데이터 라인(D)에 대응하는 영역이 될 수 있고, 상기 제2 비발광영역(NA2)은 제1구동 전원 배선(VDD)에 대응하는 영역이 될 수 있다. 그리고 상기 기판(SUB)은 하나의 게이트 라인(G)을 따라 n-1번째 화소 영역, n번째 화소 영역 그리고 n+1 번째 화소 영역이 순차적으로 구비될 수 있다.

상기 n번째 화소 영역의 제1비발광영역(NA1) 상에는 기판(SUB) 상에 스캔 스위치(SW) 및 구동 스위치(DR)의 게이트 전극(sGE, dGE)이 형성될 수 있다. 그리고 게이트전극들(sGE, dGE) 위에는 게이트 절연막(GI)이 덮고 있다. 게이트 전극들(sGE, dGE)과 중첩되는 게이트 절연막(GI)의 일부에 반도체 층들(sAL, dAL)이 형성될 수 있다. 반도체 층들(sAL, dAL) 위에는 일정 간격을 두고 소스 전극들(sS, dS)과 드레인 전극들(sD, dD)이 각각 마주보고 형성될 수 있다. 스캔 스위치(SW)의 드레인 전극(sD)은 게이트절연막(GI)에 형성된 콘택홀을 통해 구동 스위치(DR)의 구동용 게이트 전극(dGE)과 접촉할 수 있다. 그리고 스캔 스위치(SW) 및 구동 스위치(DR)을 덮는 보호층(PAS) 이 전면에 도포될 수 있다.

상기 반도체 층들(sAL, dAL)은 무기 반도체 또는 유기 반도체로부터 선택되어 형성될 수 있는 것으로 무기 반도체는 CdS, GaS, ZnS, CdSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다. 그리고, 상기 반도체 층들(sAL, dAL)을 형성하는 유기 반도체로는 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-테오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로델리틱 디이미드 및 이들의 유도체, 피릴렌테트라키르복시산 디안하이드라이드 또는 피릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.

보호층(PAS) 상부에 평탄화층인 오버코트 층(OC)이 배치될 수 있다. 그리고 오버코트 층(OC) 위에 유기발광 다이오드(OLED)의 애노드 전극(Ano)이 형성될 수 있다. 상기 애노드 전극(Ano)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수 있다.

여기서, 애노드 전극(Ano)은 오버코트 층(OC) 및 보호층(PAS)에 형성된 콘택홀(H)을 통해 구동 스위치(DR)의 드레인 전극(dD)과 연결될 수 있다.

또한 오버코트 층(OC) 상의 제2 비발광영역(NA2)에 보조전극(SubE)이 형성될 수 있다. 상기 보조전극(SubE)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수 있다. 또한 상기 보조전극(SubE)은 애노드 전극(Ano)과 이격되어 배치될 수 있다.

또한 오버코트 층(OC) 상의 제2 비발광영역(NA2)에 격벽(WALL)이 형성될 수 있다. 상기 격벽(WALL)은 캐소드 전극(Cat)과 보조전극(SubE)의 컨택을 위하여 역 스텝퍼(Stepper) 방식으로 형성될 수 있다. 또한 상기 격벽(WALL)은 발광영역(AA) 상의 애노드 전극(Ano)과 제2 비발광영역(NA2) 상의 보조전극(SubE) 사이에 노출된 오버코트층(OC) 및 상기 보조전극(SubE)의 일 측 영역과 오버랩되며 배치될 수 있다. 구체적으로 상기 격벽(WALL)은 상기 보조전극(SubE)의 상부면 가장자리 일 영역과 일 측면을 덮으며 배치될 수 있다.

또한 애노드 전극(Ano)이 형성된 기판(SUB) 위에, 화소 영역을 정의하기 위해 스캔 스위치(SW), 구동 스위치(DR) 그리고 각종 배선들(D, S, VDD)이 형성된 제1 비발광영역(NA1)과 유기발광 다이오드(OLED)가 형성되는 발광 영역(AA)을 구분하는 뱅크층(BANK)을 형성할 수 있다. 상기 뱅크층 (BANK)은 유기발광층(OLE)과 애노드 전극(Ano)이 연결되는 면적을 결정할 수 있다. 따라서, 상기 뱅크층(BANK)에 의해 발광 영역(AA)이 결정될 수 있다.

상기 뱅크층(BANK)은 벤조사이클로부텐(benzocyclobutene, BCB) 계열의 수지, 아크릴(acryl) 계열의 수지 및 폴리이미드(polyimide) 수지 중 어느 하나를 포함할 수 있으나 이에 한정되지 않는다.

상기 뱅크층(BANK)의 개구부(OP)에 의해 애노드 전극(Ano)이 노출될 수 있다. 그리고 상기 뱅크층(BANK)은 격벽(WALL)의 상부면 가장자리 일 영역과 일 측면을 덮으며 배치될 수 있다. 그리고 상기 뱅크층(BANK)과 애노드 전극(Ano) 위에 유기발광층(OLE)과 캐소드 전극층(Cat)이 순차적으로 적층될 수 있다. 이로써, 구동 스위치(DR)에 연결된 유기발광 다이오드(OLED)가 완성될 수 있다.

또한 상기 유기발광층(OLE)은 잉크젯(Ink-Jet) 또는 노즐 프린팅(Nozzle Printing) 등의 인쇄 기술을 이용하여 배치할 수 있다. 이와 같은 인쇄 기술을 이용하는 유기발광층(OLE) 패터닝 공정에서는 가용성(Soluble) 재료나 폴리머(Polymer) 계열의 액상 물질을 뱅크층(BANK)이 형성하는 뱅크층(BANK) 사이에 주입하고, 이를 건조(Dry)하여 유기발광층(OLE)을 형성할 수 있다. 그리고 상기 유기발광층(OLE)은 격벽(WALL)의 상부면과 제2 비발광영역(NA2) 상의 뱅크층(BANK) 상부면에도 배치될 수 있다.

또한 상기 캐소드 전극층(Cat)은 격벽(WALL)의 타측면을 덮으며 보조전극(SubE)의 상부면의 가장자리 일 영역과 컨택 할 수 있다.

한편 상기 캐소드 전극(Cat)은 제 1 및 제2 금속층의 이중금속층으로 이루어질 수 있다. 제1 금속층은 은(Ag), 마그네슘(Mg), 칼슘(Ca) 및 리튬(Li) 중 어느 하나를 포함할 수 있다. 이 때 각 금속의 저항 값과 빛 투과율 그리고 전자유입의 유리한 정도와 플라즈마 공정 과정에서의 유기발광층(OLE)의 손상 문제를 고려하여 제1 층의 금속 물질을 결정할 수 있다. 또한 제2 금속층은 스텝 커버리지(step coverage) 특성이 우수한 물질인 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium ZincOxide, IZO) 및 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO) 중 적어도 하나를 포함하여, 제1 비발광영역(NA2) 상의 격벽(WALL)과 뱅크층(BANK)의 이격된 공간 사이에 박막의 형태로 증착될 수 있고, 그에 따라 상기 캐소드 전극(Cat)은 보조전극(SubE)과 접촉할 수 있다.

이와 같이 격벽(WALL)의 상부면 일부와 일 측면을 뱅크층(BANK)이 덮음에 따라 제2 비발광영역(NA2)의 폭을 줄일 수 있어, 발광영역(AA)의 폭을 증가시킬 수 있고, 격벽(WALL)을 발광영역(AA)의 애노드 전극(Ano)과 제2 비발광영역(NA2)의 보조전극(SubE) 사이의 영역 및 보조 전극(SubE)의 상부면 일부를 덮음에 따라 보조전극(SubE)의 폭(L)을 줄이면서도 상기 보조전극(SubE)과 캐소드 전극(Cat)의 컨택이 가능하도록 하여, 상기 캐소드 전극(Cat)의 전기저항을 낮추면서도 제2 비발광영역(NA2)의 폭의 축소, 즉 발광영역(AA)의 폭을 증가 시킬 수 있다.

<제2 실시예에 따른 유기발광다이오드 패널>

도 15는 제2 실시예에 따른 도 7의 절취선 A-B로 자른 OLED화소 구조를 나타낸 도면이다.

도 15를 참조하면, 제2 실시예에 따른 유기발광다이오드 표시패널(116)은 제1 실시예의 차이점으로 격벽(WALL)의 위치가 보조전극(SubE)의 상부면에 배치되는 점이다. 제2 실시예도 제1 실시예와 마찬가지로 뱅크층(BANK)의 격벽(WALL)의 상부면의 일부 영역과 일 측면 그리고 보조전극(SubE)의 상부면 일 가장자리 및 일 측면을 덮도록 배치될 수 있어, 제2 비발광영역(NA2)의 폭을 줄일 수 있다.

<제3 실시예에 따른 유기발광다이오드 패널>

도 16은 제3 실시예에 따른 도 7의 절취선 A-B로 자른 OLED화소 구조를 나타낸 도면이다.

제3 실시예에 따른 유기발광다이오드 표시패널(116)의 오버코트 층(OC)은 제1 및 제2 오버코트 층(OC1, OC2)을 포함할 수 있다.

상기 제1 오버코트 층(OC1)은 보호층(PAS) 상부에 배치되고, 상기 제2 오버코트 층(OC2)은 상기 제1 오버코트 층(OC2) 상부에 배치될 수 있다.

보조전극(SubE)은 제1 및 제2 보조전극(SubE1, SubE2)을 포함할 수 있고, 상기 제2 보조전극(SubE2)은 상기 상기 제1 및 제2 오버코트 층(OC1, OC2) 사이에 배치될 수 있고, 상기 제1 보조전극(SubE1)은 상기 제1 오버코트 층(OC1) 상부에 배치될 수 있다.

또한 상기 제2 오버코트 층(OC2) 상에는 연결전극(ConE)이 배치될 수 있고, 상기 연결 전극은 제2 오버코트 층(OC2) 및 보호층(PAS) 상의 제1 컨택홀(H1)을 통해 구동 스위치(DR)의 드레인 전극(dD)과 연결될 수 있다.

또한 상기 제1 오버코트 층(OC1) 상에는 애노드 전극(Ano)이 배치되고, 상기 애노드 전극(Ano)은 상기 제1 오버코트 층(OC1) 상의 제2 컨택홀(H2)을 통해 연결전극(ConE)과 연결됨에 따라 상기 애노드 전극(Ano)은 구동 스위치(DR)의 드레인 전극(dD)과 연결될 수 있다.

또한 상기 제1 오버코트 층(OC1) 상의 제1 보조전극(SubE1)은 상기 제1 오버코트 층(OC1) 상의 제3 컨택홀(H3)을 통해 제2 오버코트 층(OC2) 상의 제2 보조전극(SubE2)과 컨택할 수 있다.

이와 같이 제1 보조전극(SubE1)외에 제2 보조전극(SubE2)을 추가로 구비하여 상기 제1 보조전극(SubE1)과 컨택한 캐소드 전극(Cat)의 전기저항의 감소 정도를 더 높일 수 있다.

또한 제2 보조전극(SubE2)을 애노드 전극이 배치되지 않은 제2 오버코트 층(OC2)에 배치함에 따라 상기 제2 보조전극(SubE2)의 면적을 키울 수 있어, 상기 캐소드 전극(Cat)의 전기저항을 크게 감소시킬 수 있다.

한편 실시예에 따른 유기발광다이오드 표시패널(100)의 격벽(WALL)은 일측면이 뱅크층(BANK)에 접촉하고, 타 측면은 뱅크층(BANK)으로부터 노출되도록 뱅크층(BANK)과 이격되도록 하여, 뱅크층(BANK)과 이격된 격벽(WALL)의 타 측면을 타고 캐소드 전극(Cat)이 증착되면서, 상기 캐소드 전극(Cat)이 격벽(WALL)과 뱅크층(BANK)의 이격된 영역에서 노출된 보조전극(SubE)에 컨택되도록 함으로써, 제2 비발광영역(NA2)의 폭을 줄일 수 있다. 즉, 격벽(WALL)의 양측이 뱅크층(BANK)과 이격되도록 하는 것이 아닌, 일 측면만 뱅크층(BANK)과 이격되도록 함으로써, 격벽(WALL)과 뱅크층(BANK)이 차지하는 전체 면적을 줄일 수 있고, 그에 따라 상대적으로 발광영역(AA)의 면적을 증가시킬 수 있다.

또한 뱅크층(BANK)을 단순히 보조전극(SubE)의 상부면 일부 영역까지 증착하는 것만으로는 상기 뱅크층(BANK)의 측면이 기판(SUB)으로부터 예각을 가지는 측면이 형성되지 않기 때문에, 유기발광층(OLE)을 형성할 때 상기 유기발광층(OLE)이 보조전극(SubE)에도 배치되어, 캐소드 전극(Cat)이 상기 유기발광층(OLE)에 의해 상기 보조전극(SubE)에 컨택하지 않는다. 그러나 실시예에 따르면, 역테이퍼 형상의 격벽(WALL)을 먼저 형성하고, 이후 뱅크층(BANK)을 형성함에 따라 격벽(WALL)의 적어도 일 측면이 상기 뱅크층(BANK)과 이격되도록 할 수 있어, 상기 뱅크층(BANK)과 이격된 상기 격벽(WALL)의 측면은 기판(SUB)으로부터 예각을 가지는 측면이 형성되므로, 격벽(WALL)과 뱅크층(BANK)의 이격된 영역 상에 노출된 보조전극(SubE)에 유기발광층(OLE)은 배치되지 않도록 하여, 캐소드 전극(Cat)이 보조전극(SubE)과 컨택할 수 있도록 할 수 있다. 그리하여 상기 캐소드 전극(Cat)의 전기 저항을 줄일 수 있는 역테이퍼 형상의 격벽(WALL)을 이용하면서도 제2 비발광영역(NA2)을 최소화할 수 있어. 발광영역(AA)을 증가시킬 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

11 애노드 전극
12 캐소드 전극
13 보조전극
14 기판
15 격벽
16 유기층
17 뱅크층
116 유기발광다이오드 패널
118 게이트 구동 회로
120 데이터 구동 회로
122 화소, 서브 화소
124 타이밍 콘트롤러
SUB 기판
NA 비발광영역
NA1 제1비발광영역
NA2 제2비발광영역
AA 발광영역
OLED 유기발광다이오드
Ano 애노드 전극
Cat 캐소드 전극층
OLE 유기발광 층
BANK 뱅크 층
OP 개구부
WALL 격벽
SubE 보조전극
SubE1 제1 보조전극
SubE2 제2 보조전극
SW 스캔 스위치
sS 스캔용 소스 전극
sD 스캔용 드레인 전극
sGE 스캔용 게이트 전극
sAL 스캔용 반도체층
DR 구동 스위치
dS 구동용 소스 전극
dD 구동용 드레인 전극
dGE 구동용 게이트 전극
dAL 구동용 반도체층
PAS 보호층
OC 오버코트 층
OC1 제1 오버코트 층
OC2 제2 오버코트 층

Claims

박막트랜지스터를 포함하는 기판;
상기 박막트랜지스터 상의 오버코트 층;
상기 오버코트층 상의 컨택홀을 통해 상기 박막트랜지스터와 접속한 애노드 전극;
상기 오버코트 층 상에 보조전극;
상기 보조전극 상에 격벽;
상기 애노드 전극을 노출하는 개구부를 가지고 상기 격벽의 상부면을 덮는 뱅크층;
상기 개구부 상에 유기발광층; 및
상기 애노드 전극과 대향하고, 상기 보조전극과 컨택하는 상기 뱅크층 상에 캐소드 전극;을 포함하는 유기발광다이오드 패널.
제1항에 있어서,
상기 격벽은 상기 애노드 전극과 상기 보조전극 사이의 상기 오버코트 층 상에 배치되는 유기발광다이오드 패널.
제2 항에 있어서,
상기 오버코트 층은 제1 및 제2 오버코트 층을 포함하고,
상기 보조전극은 제1 및 제2 보조전극을 포함하고,
상기 제1 보조전극은 상기 제1 오버코트 층에 배치되고,
상기 제2 보조전극은 상기 제2 오버코트 층에 배치되고,
상기 제1 오버코트 층의 컨택홀을 통해 상기 제1 보조전극은 상기 제2 보조전극에 컨택한 유기발광다이오드 패널.
제1 항에 있어서,
상기 뱅크층은 상기 격벽의 일측면에 접촉하고,
상기 격벽의 타 측면은 상기 뱅크층으로부터 노출된 유기발광다이오드 패널.
제4 항에 있어서,
상기 격벽은 역테이퍼(Inverted Taper) 형상을 가진 유기발광다이오드 패널.
제5 항에 있어서,
상기 캐소드 전극은 상기 격벽의 타 측면에 접촉하여 상기 보조전극에 컨택하는 유기발광다이오드 패널.
제6 항에 있어서,
상기 캐소드 전극은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium ZincOxide, IZO) 및 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO) 중 적어도 하나를 포함하는 유기발광다이오드 패널.
박막트랜지스터를 포함하는 기판, 상기 박막트랜지스터 상의 오버코트 층, 상기 오버코트층 상의 컨택홀을 통해 상기 박막트랜지스터와 접속한 애노드 전극, 상기 오버코트 층 상에 보조전극, 상기 보조전극 상에 격벽, 상기 애노드 전극을 노출하는 개구부를 가지고 상기 격벽의 상부면을 덮는 뱅크층, 상기 개구부 상에 유기발광층 및 상기 애노드 전극과 대향하고, 상기 보조전극과 컨택하며 상기 뱅크층 상에 캐소드 전극을 포함하는 유기발광다이오드 패널; 및
상기 박막트랜지스터를 구동하여 상기 애노드 전극과 상기 캐소드 전극에 구동 신호를 제공하는 구동부;를 포함하는 유기발광다이오드 표시장치.
제8 항에 있어서,
상기 격벽은 역테이퍼 형상을 가진 유기발광다이오드 표시장치.
제9 항에 있어서,
상기 캐소드 전극은 상기 격벽의 타 측면에 접촉하여 상기 보조전극에 컨택하는 유기발광다이오드 표시장치.
제8 항에 있어서,
상기 뱅크층은 상기 격벽의 일측면에 접촉하고,
상기 격벽의 타 측면은 상기 뱅크층과 이격된 유기발광다이오드 표시장치.