KR20170034306A - 고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법 - Google Patents

고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법 Download PDF

Info

Publication number
KR20170034306A
KR20170034306A KR1020160093587A KR20160093587A KR20170034306A KR 20170034306 A KR20170034306 A KR 20170034306A KR 1020160093587 A KR1020160093587 A KR 1020160093587A KR 20160093587 A KR20160093587 A KR 20160093587A KR 20170034306 A KR20170034306 A KR 20170034306A
Authority
KR
South Korea
Prior art keywords
capacitor
coupled
coupling
drain
variable
Prior art date
Application number
KR1020160093587A
Other languages
English (en)
Inventor
김성환
윙 파이 로케
시다스 세스
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170034306A publication Critical patent/KR20170034306A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G15/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H03B5/28—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator active element in amplifier being vacuum tube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

정치 및 방법이 제공된다. 상기 장치는 제1 단 및 제2 단을 포함하는 제1 커패시터, 상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 제2 커패시터, 상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 가변 커패시터, 상기 제1 커패시터의 상기 제1 단에 연결되는 제1 단 및 상기 가변 커패시터의 상기 제2 단엔 연결되는 제2 단을 포함하는 제3 커패시터, 및 상기 제3 커패시터의 상기 제2 단에 연결되는 제1 단 및 상기 제2 커패시터의 상기 제2 단에 연결되는 제2 단을 포함하는 제4 커패시터를 포함한다.

Description

고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법{APPARATUS FOR AND METHOD OF FINE CAPACITANCE TUNING FOR HIGH RESOLUTION DIGITALLY CONTROLLED OSCILLATOR}
본 발명은 미세 정전용량 튜닝 장치 및 방법에 관한 것으로, 좀 더 구체적으로, 고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법에 관한 것이다.
디지털 제어 발진기(Digitally Controlled Oscillator, DCO)의 주파수 출력은 인턱터-커패시터 탱크 회로(tank circuit)에 의해 결정된다. 가변적인 정전용량성의 요소들은 주파수를 제어하는데 사용된다. 주파수 튜닝은 전형적으로 대략 튜닝(coarse tuning) 커패시터들 및 미세 튜닝(fine tuning) 커패시터들을 포함하고, 대략 튜닝 커패시터들은 공정, 전압, 및 온도의 변화(PVT 변화)들을 완화시키는데 이용되며, 미세 튜닝 커패시터들은 정확한 주파수를 생성하는데 이용되고, 디더링(dithering)은 미세 튜닝에 이용될 수 있다.
모든 디지털 위상 고정 루프들(All Digital Phase Locked Loops, ADPLLs)에서, DCO에서의 주파수 이산에 의해 초래되는 양자화 노이즈는 밴드를 벗어나는 위상 노이즈(out-of-band phase noise) 측면에서 성능에 영향을 미칠 수 있다. 특히, 양자화 노이즈는 고유한 발진기 위상 노이즈보다 훨씬 더 작아야 한다.
매우 미세한 주파수 해상도는 양자화 노이즈를 줄이는 하나의 방법이다. 게다가, 무선 어플리케이션을 위한 목표 주파수 해상도는 버랙터(varactor) 기반 전압 제어 발진기(Voltage controlled Oscillator, VCO)를 DCO로 바꾸는 것이 도전적일 정도로 작다. 예를들어, 모바일 커뮤니케이션을 위한 글로벌 시스템(Global System for Mobile communication, GSM) 어플레케이션들에 사용되는 DCO의 설계에서, 캐리어 주변에 수백 메가헤르츠(Mhz)의 튜닝 범위(예를들어, 900/1800 MHz in GSM)에 대하여 몇 키로헤르츠(KHz)의 목표 주파수 해상도는 쉽게 집적되지 않을 수 있는 atto-패럿 정도의 정전용량성의 요소들을 야기한다. 따라서, 10KHz 범위에서 미세 주파수 단계들이 양자화 노이즈를 줄이기 위해 요구된다.
게다가, 스위치 기생적인 PVT 변화는 필요로하는 미세 주파수(예를 들어, 커패시턴스) 스텝들 보다 일반적으로 더 크다.
뿐만 아니라, DCO의 출력에서 기생적인 커패시턴스가 커패시턴스 스텝보다 크다면, DCO의 주파수 튜닝 범위가 줄어든다.
관련된 기술에서, 버랙터(varator)의 아날로그 제어에서 디지털 제어로의 변환은 부가적인 디지털 전기회로망을 수반한다.
메탈-절연체-메탈(Metal-Insulator-Metal, MIM) 커패시터 또는 가변 커패시터를 atto-패럿으로 구현하는 것은 제조공정에서 커패시터들에 대한 치수 한계들 때문에 불가능하거나 비현실적이다.
커패시턴스 스텝 사이즈를 줄이기 위해 커패시터를 직렬로 연결하는 것은 일반적으로 출력에서 큰 고정 커패시터를 수반한다.
정전용량성 네트워크는 스텝 사이즈를 바꾸기 위해 이용된다. 정전용량성 네트워크의 유효 커패시턴스는 정전용량성 네트워크 내의 커패시터의 정전용량의 변화에 의해 변화된다. 정전용량성 네트워크 내의 커패시터의 정전용량에서의 변화에 기인한 유효 커패시턴스 변화들의 양은 일반적으로 축소 요인(Shrink factor)으로 나타내어 진다. 축소 요인은 정전용량성 네트워크의 최소 스텝 사이즈를 결정한다. 이와 같이, 정전용량성 네트워크 내의 커패시터의 정전용량의 변화에 의해 달성될 수 있는 유효 정전용량의 변화가 작을수록, DCO의 주파수 해상도가 높아진다.
단지 직렬 및 병렬의 조합들의 커패스터들을 포함하는 정전용량성 네트워크는 정전용량성 네트워크 내의 커패시터들의 합들 및/또는 곱들의 항들을 포함하는 유효 커패시턴스를 포함하고, 이것은 유효 커패시턴스에서 가장 작은 가능성 있는 변화를 달성할 수 없고, 그리고 DCO의 가장 높은 주파수 해상도를 달성할 수 없다.
본 발명의 목적은 공정 변화에 의해 영향을 적게 받는 디지털 제어 발진기를 위한 장치 및 미세 정전용량 튜닝방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 장치는 제1 단 및 제2 단을 포함하는 제1 커패시터, 상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 제2 커패시터, 상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 가변 커패시터, 상기 제1 커패시터의 상기 제1 단에 연결되는 제1 단 및 상기 가변 커패시터의 상기 제2 단엔 연결되는 제2 단을 포함하는 제3 커패시터, 및 상기 제3 커패시터의 상기 제2 단에 연결되는 제1 단 및 상기 제2 커패시터의 상기 제2 단에 연결되는 제2 단을 포함하는 제4 커패시터를 포함한다.
본 발명의 일 실시예에서, 상기 제1 커패시터 및 상기 제4 커패시터는 비슷한 정전용량값들을 갖고, 상기 제2 커패시터 및 상기 제3 커패시터는 비슷한 정전용량값들을 가지며, 상기 제1 커패시터와 상기 제2 커패시터의 정전용량값의 차이는 주파수 조정 단계에 기초할 수 있다.
본 발명의 일 실시예에서, 상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 스위치의 제1 단에 연결된 제2 단을 포함하는 제5 커패시터로 구성되고, 상기 스위치의 제2 단은 상기 가변 커패시터의 상기 제2 단에 연결되고, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나일 수 있다.
본 발명의 일 실시예에서, 상기 가변 커패시터는 복수의 고정 커패시터들 및 복수의 스위치들로 구성되고, 상기 복수의 고정 커패시터들 각각은 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 상기 복수의 스위치들 중 어느 하나의 제1 단에 연결된 제2 단을 포함하고, 상기 복수의 스위치들 각각의 제2 단은 상기 가변 커패시터의 제2 단에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결된 제5 커패시터로 구성되고, 스위치는 상기 제5 커패시터와 병렬로 연결되며, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나일 수 있다.
본 발명의 일 실시예에서, 상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항으로 구성되고, 상기 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어될 수 있다.
본 발명의 일 실시예에서, 상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 제1 복수의 MOS 커패시터들, 직렬로 연결되고 제1 단들을 가지며 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 제2 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항을 포함하고, 상기 제1 복수의 MOS 커패시터들 및 상기 제2 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어될 수 있다.
본 발명의 일 실시예에서, 상기 장치는 전원 전압에 연결된 제1 단 및 상기 제1 커패시터의 상기 제1 단에 연결된 제2 단을 포함하는 제1 인덕터, 상기 제1 인덕터의 상기 제1 단에 연결된 제1 단 및 상기 제2 커패시터의 상기 제2 단에 연결된 제2 단을 포함하는 제2 인덕터, 상기 제1 커패시터의 상기 제1 단에 연결된 드레인, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 소스를 포함하는 제1 NMOS(n-채널 메탈 옥사이드 반도체) 트랜지스터, 상기 제2 커패시터의 상기 제2 단에 연결된 드레인, 상기 제1 커패시터의 제1 단에 연결된 게이트, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 소소를 포함하는 제2 NMOS 트랜지스터, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결되는 제1 단 및 접지 전위에 연결되는 제2 단을 포함하는 전류 소스를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 장치는 전원 전압에 연결된 제1 단 및 제2 단을 포함하는 전류 소스, 상기 전류 소스의 상기 제2 단에 연결된 소스, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 상기 제1 커패시터의 상기 제1 단에 연결된 드레인을 포함하는 제1 PMOS(p-채널 메탈 옥사이드 반도체) 트랜지스터, 상기 전류 소스의 상기 제2 단에 연결된 소스, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 게이트, 및 상기 제1 PMOS 트랜지스터의 상기 게이트에 연결된 드레인을 포함하는 제2 PMOS 트랜지스터, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함하는 제1 인덕터, 및 상기 제2 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 상기 접지 전위에 연결된 제2 단을 포함하는 제2 인덕터를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 장치는 전원 전압에 연결된 소스, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 상기 제1 커패시터의 상기 제1 단에 연결된 드레인을 포함하는 제1 PMOS(p-채널 메탈 옥사이드 반도체) 트랜지스터, 상기 전원 전압에 연결된 소스, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 게이트, 및 상기 제1 PMOS 트랜지스터의 상기 게이트에 연결된 드레인을 포함하는 제2 PMOS 트랜지스터, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 제2 단을 포함하는 제1 인덕터, 상기 제2 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 상기 제1 인덕터의 상기 제2 단에 연결된 제2 단을 포함하는 제2 인덕터, 상기 제1 커패시터의 상기 제1 단에 연결된 드레인, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 소스를 포함하는 제1 NMOS(n-채널 메탈 옥사이트 반도체) 트랜지스터, 상기 제2 커패시터의 상기 제2 단에 연결된 드레인, 상기 제1 커패시터의 상기 제1 단에 연결된 게이트, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 소스를 포함하는 제2 NMOS 트랜지스터, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함하는 전류 전원을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 미세 정전용량 조정방법은 제1 커패시터의 제1 단을 제2 커패시터의 제1 단에 연결하는 단계, 가변커패시터의 제1 단을 상기 제1 커패시터의 상기 제1 단에 연결하는 단계, 제3 커패시터의 제1 단을 상기 제1 커패시터의 제2 단에 연결하는 단계, 상기 제3 커패시터의 제2 단을 상기 가변 커패시터의 제2 단에 연결하는 단계, 제4 커패시터의 제1 단을 상기 가변 커패시터의 상기 제2 단에 연결하는 단계, 및 상기 제4 커패시터의 제2 단을 상기 제2 커패시터의 제2 단에 연결하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 정전용량의 축소 요인(Shrink factor) 및 유효 정전용량(Ceff)이 공정 변화에 의해 영향을 적게 받는 디지털 제어 발진기를 위한 장치 및 미세 정전용량 튜닝 방법을 제공할 수 있다.
도 1은 종래의 정전용량 디바이더의 블록 다이어그램을 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 정전용량 디바이더의 블록 다이어그램을 도시한 것이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 도 2의 정전용량 디바이더의 가변 커패시터의 블록 다이어그램들이다.
도 4a 내지 도 4d는 각각 본 발명의 일 실시예에 따른 도 3a 내지 도 3d의 가변 커패시터들의 블록 다이어그램이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른른 도 2의 정전용량 디바이더의 가변 커패시터의 블록 다이어그램들이다.
도 6a 내지 도 6d는 각각 본 발명의 일 실시예에 따른 도 5a 내지 도 5d의 가변 커패시터들의 블록 다이어그램이다.
도 7은 본 발명의 일 실시예에 따른 정전용량 디바이더를 포함하는 DCO의 계통도(schematic diagram)이다.
도 8은 발명의 일 실시예에 따른 정전용량 디바이더를 포함하는 DCO의 계통도이다.
도 9는 발명의 일 실시예에 따른 정전용량 디바이더를 포함하는 DCO의 계통도이다.
이하, 본 발명의 실시예를 첨부 된 도면을 참조하여 상세히 설명한다. 비록 다른 도면에 표시되더라도 동일한 구성 요소는 동일한 부호가 부여될 것이 주목되어야 한다. 이하의 설명에서는 구체적인 배열 및 구성과 같은 특정 세부 사항들이 단지 본 발명의 실시 예들의 전반적인 이해를 돕기 위해 제공된다. 따라서, 본 명세서에 기술 된 실시 예들의 다양한 변화 및 수정이 본 발명의 사상과 범위를 벗어나지 않고 이루어질 수 있다는 것은 당업자에게 명백 할 것이다. 또한, 공지의 기능 및 구성에 대한 설명은 명확성 및 간결성을 위해 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의 된 용어들이고, 사용자들, 사용자들의 의도들, 또는 관례에 따라 다를 수 있다. 따라서, 용어의 정의는 명세서의 내용에 기초하여 결정되어야 한다.
본 발명은 첨부 된 도면을 참조하여 이하 상세히 설명되는 실시예들에 중에서 다양한 수정들 및 다양한 실시예들을 가질 수 있다. 그러나, 본 발명의 실시 예에 한정되지 않고, 본 발명의 기술사상 및 범위 내에서 모든 변경, 균등물 및 대체물을 포함하는 것으로 이해되어야한다.
첫 번째, 두 번째 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들이 상기 용어에 한정되는 것은 아니다. 용어들은 단지 다른 구성 요소로부터 하나의 구성 요소를 구별하기 위해 사용된다. 예를 들어, 본 발명의 범위를 벗어나지 않고, 제1 구성 요소는 제2 구성 요소라고도 지칭될 수 있다. 마찬가지로, 제2 구성 요소도 제1 구성 요소로 지칭될 수 있다. 본원에서 사용 된 용어 "및/또는"는 하나 이상의 연관된 항목의 임의의 모든 조합을 포함한다.
본 명세서에서 사용되는 용어들은 단지 본 발명의 다양한 실시 예를 설명하기 위해 사용되지만, 본 발명을 한정하는 것은 아니다. 단수형은 문맥상 명백히 다르게 뜻하지 않는 한 복수형을 포함하는 것으로 의도된다. 본 명세서에서, "포함한다" 또는 "가진다"는 용어는 특징들, 개수, 단계들, 공정들, 구조적 요소들, 부품들 또는 이들의 조합의 존재를 지칭하는 것으로 이해되어야 하고, 하나 이상의 다른 특징들, 개수, 단계들, 공정들, 구조적 요소들, 부품들 또는 이들의 조합의 존재 또는 부가의 가능성을 배제하지 않는 것이다.
다르게 정의되지 않는 한, 본원에서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어있는 용어들은 관련 기술의 문맥 상 가지는 의미와 동일한 의미로 해석되어야하며, 명백하게 본원에서 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
단지 다양한 직렬 또는 병렬 연결의 조합들에 의한 커패시터들을 포함하는 정전용량성 네트워크에 의해 달성될 수 있는 것보다 작은 유효 정전용량의 변화를 제공하는 정전용량성 네트워크에 대한 필요성이 존재한다.
본 발명은 가변 정전용량성 구성요소의 유효 커패시턴스를 축소하여 고해상도 DCO(예를들어, 대략 KHz)의 미세 커패시턴스 튜닝을 위한 장치 및 방법에 관한 것이다.
도 1은 종래의 정전용량 디바이더(100)의 블록 다이어그램이다. 정전용량 디바이더(100)는 가변 커패시터(107)의 정전용량의 변화를 축소한다(예를들어, Cx 커패시터와 함께).
도 1을 참조하면, 정전용량 디바이더(100)는 제1 커패시터(101, 예를들어 커패시터 Cs와 함께), 제2 커패시터(103, 예를들어 커패시터 Cp/2와 함께), 제3 커패시터(105, 예를들어 커패시터 Cs와 함께), 및 가변 커패시터(107)를 포함한다.
정전용량 디바이더(100)는 제1 단 및 제2 단을 포함한다. 제1 커패시터(101)는 제1 단 및 제2 단을 포함한다. 제2 커패시터(103)는 제1 단 및 제2 단을 포함한다. 제3 커패시터(105)는 제1 단 및 제2 단을 포함한다. 가변 커패시터(107)는 제1 단 및 제2 단을 포함한다.
제1 커패시터(101)의 제1 단은 정전용량 디바이더(100)의 제1 단이고, 제1 커패시터(101)의 제2 단은 제2 커패시터(103)의 제1 단 및 가변 커패시터(107)의 제1 단과 연결된다. 제2 커패시터(103)의 제2 단은 가변 커패시터(107)의 제2 단 및 제3 커패시터(105)의 제1 단과 연결된다. 제3 커패시터(105)의 제2 단은 정전용량 디바이더(100)의 제2 단이다. 즉, 정전용량 디바이더(100)는 단지 커패시터들의 병렬적 조합(즉, 제2 커패시터(103) 및 가변 커패시터(107))과 함께 직렬 연결된 직렬 커패시터들(즉, 제1 커패시터(101) 내지 제3 커패시터(105))을 포함한다.
정전용량 디바이더(100)의 제1 단과 제2 단 사이에서 보았을 때, 정전용량 디바이더(100)의 유효 정전용량(Ceff)은 이하의 식(1)과 같다.
Figure pat00001
… 식(1)
Cx의 변화에 의해 야기되는 Ceff의 변화는 이하의 식(2)와 같다.
Figure pat00002
… 식(2)
식(2)는 정전용량값들의 합(예를들어, 2Cx+Cp+Cs)을 포함하나, 본 발명에서와 같은 커패시터들의 차이를 포함하지 않는다.
축소 요인(Shrink factor)을 감소시키며 정전용량성 드라이버(100)를 사용하는 DCO의 주파수 해상도를 증가시키기 위해서, Cp는 증가되며
Figure pat00003
는 감소하게 된다. 그러나, Cp의 증가는 DCO의 주파수 튜닝 대역폭을 감소시키는 최저의 Ceff(예를들어, Cx가 최소일 때)를 증가시킨다.
도 2는 본 발명의 일 실시예에 따른 정전용량 디바이더(200)의 블록 다이어그램이다.
도 2를 참조하면, 정전용량 디바이더(200)는 가변 커패시터(201), 제1 커패시터(205), 제2 커패시터(207), 제3 커패시터(209), 및 제4 커패시터(211)를 포함한다.
정전용량 디바이더(200)는 제어 입력(203), 제1 단, 및 제2 단을 포함한다. 제1 커패시터(205)는 제1 단 및 제2 단을 포함한다. 제2 커패시터(207)는 제1 단 및 제2 단을 포함한다. 제3 커패시터(209)는 제1 단 및 제2 단을 포함한다. 제4 커패시터(211)는 제1 단 및 제2 단을 포함한다.
가변 커패시터(201)의 제1 단은 제1 커패시터(205)의 제1 단 및 제2 커패시터(207)의 제1 단에 연결된다. 가변 커패시터(201)의 제2 단은 제3 커패시터(209)의 제1 단 및 제4 커패시터(211)의 제1 단에 연결된다. 제1 커패시터(205)의 제2 단은 제3 커패시터(209)의 제2 단에 연결된다. 그리고, 제1 커패시터(205)의 제2 단은 정전용량 디바이더(200)의 제1 단이다. 제2 커패시터(207)의 제2 단은 제4 커패시터(211)의 제2 단에 연결된다. 그리고, 제2 커패시터(207)의 제2 단은 정전용량 디바이더(200)의 제2 단이다.
본 발명의 일 실시예에서, 제1 커패시터(205), 제2 커패시터(207), 제3 커패시터(209), 및 제4 커패시터(211)는 고정된 값의 커패시터들로서, 제1 커패시터(205)와 제4 커패시터(211)가 같거나 비슷한 정전용량값(C1)을 가지고, 제2 커패시터(207)와 제3 커패시터(209)가 같거나 비슷한 정전용량값(C2)를 가진다.
정전용량 디바이더(200)의 차등 입력 임피던스(differential input impedance)는, 정전용량 디바이더(200)의 제1 단과 제2 단 사이에서 보았을 때, 이하의 식(3)과 같다.
Figure pat00004
… 식(3)
정전용량 디바이더(200)의 유효 정전용량(Ceff)은, 정전용량 디바이더(200)의 제1 단과 제2 사이에서 보았을 때, 이하의 식(4)와 같다.
Figure pat00005
… 식(4)
정전용량 디바이더(200)의 변화는 이하의 식(5)와 같다.
Figure pat00006
… 식(5)
상기 식(5)에서 나타난바와 같이, 미세 정전용량 튜닝에 이용되는 정전용량 디바이더(200)의 축소 비율(Cx vs Ceff)은 C1 및 C2의 조정에 의해 제어될 수 있다. 특히, 도 1의 정전용량 디바이더(100)의 축소 요인은 상기 식(2)에서 나타난바와 같이 정전용량들의 차이에 의해 제어될 수 없는데 반하여, 정전용량 디바이더(200)의 축소 요인은 C1 및 C2의 차이에 의해 제어될 수 있다.
식(2)의 분자에 있는 Cs는 제조공정에서 메탈-산화물-메탈(Metal-Oxide-Metal, MOM) 커패시터 또는 어떤 트랜지스터 커패시터(예를들어, 메탈 옥사이드 반도체(Metal Oxide Semiconductor(MOS)) 커패시터)의 물리적 구현에 의해 제한된다. 반대로, 상기 식(5)의 분자는, 오직 두 개의 물리적 커패시터들의 차이에 의해 결정되기 때문에, 제조공정에 의해 제한되지 않는다. 따라서, 본 발명에 따른 축소 요인 및 Ceff는 공정 변화들에 의해 영향을 적게 받는다.
축소 요인을 최소화하기 위해서, 상기 식(2)의 Cp는 커야한다. 더 큰 Cp는 집적회로(IC) 상의 Cx의 레이아웃을 어렵게 만드는데, 이는 기생 커패시터를 야기하는 긴 상호연결 배선들을 라우팅(routing)해야 하는 필요성 때문이다. 정전용량 디바이더(200)는 Cx를 긴 경로들 또는 상호연결 배선들, 및 관계된 기생 커패시턴스가 발생할 가능성이 적은 IC 레이아웃의 중앙에 놓이도록 하고, C1 및 C2와 같은 고정된 커패시터들(고정값을 갖는 커패시터들)을 Cx 주변에 있게 할 수 있다.
정전용량 디바이더(200) 내의 Cx는 가상 접지에 가까운 노드에 연결될 수 있는데, 이는 Cx를 가로지르는 전압 스윙이 차등 포트(differential port)에서 나타나는 전압 스윙보다 훨씬 작은 것을 나타낸다.(직발 참조) 이것은, 스위치들의 비선형적(비이상적) 동작을 상당히 줄여서, 스위치드 커패시터들(switched capacitors) 및 코아(core) 장치들의 이용을 가능하게 한다.
C1 및 C2가 이하의 식(6) 및 식(7)과 같을 때, 상기 식(5)에서 정전용량 디바이더(200) 상의 변화는 상기 식(2)에서의 변화보다 작다.
Figure pat00007
… 식(6)
Figure pat00008
… 식(7)
MOM 및 메탈 옥사이드 반도체(Metal Oxide Semiconductor, MOS) 커패시터들의 정전용량들은 공정 변화들에 대해 민감하다. 정전용량의 변화들은 DCO에서 주파수 모듈레이션(Frequency Modulation, FM) 노이즈를 야기한다. 정전용량 디바이더(200)는 공정 변화들에 덜 민감하기 때문에, 정전용량 디바이더(200)의 Ceff의 변화는 종래 기술에 비해 작다. 공정 변화들을 극복한 Ceff의 안정된 값은 적은 주파수 변동들을 가능하게 하고, 따라서 적은 노이즈를 가능하게 한다.
도 3a 내지 도 3d들은 본 발명의 일 실시예에 따른 도 2의 정전용량 디바이더(200)의 가변 커패시터(201)의 블록 다이어그램들이다.
도 3a를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 스위치(301), 및 고정 커패시터(303)를 포함한다.
스위치(301)는 가변 커패시터(201)의 제1 단 및 고정 커패시터(303)의 제1 단 사이에 연결된다. 즉, 스위치(301)는 고정 커패시터(303)와 직렬로 연결된다. 스위치(301)는 제어 입력(203)에 의해 제어된다. 예를들어, 스위치(301)는, 스위치(301)를 턴-온 하기 충분할 정도로 큰 전압이 제어 입력(203)을 통해 스위치(301)에 인가될 때, 온 된다(닫힌다). 그리고, 스위치(301)는, 제어 입력(203)을 통해 스위치(301)에 인가되는 전압이 0 볼트 일 때, 오프된다(열린다). 스위치(301)를 턴-온 하기에 충분히 큰 어떤 전압이든 이용될 수 있다.
고정 커패시터(303)의 제2 단은 가변 커패시터(201)의 제2 단에 연결된다.
정전용량 디바이더(200)의 유효 정전용량(Ceff)은 스위치(301)가 온 되었을 때(예를들어, Cx가 가변 커패시터(201)의 회로안에 있을 때)의 제1 유효 정전용량(Ceff_ON)에서 스위치(301)가 오프 되었을 때(예를들어, 스위치(301) 오프가 오픈 회로를 야기하기 때문에 Cx가 가변 커패시터(201)의 회로안에 있지 않을 때)의 제2 유효 정전용량(Ceff_off)으로 변한다.
스위치(301)가 오프 되었을 때, 정전용량 디바이더(200)의 제2 유효 정전용량(Ceff_off)은 아래의 식(8)과 같다.
Figure pat00009
… 식(8)
스위치(301)가 온 되었을 때, 정전용량 디바이더(200)의 제1 유효 정전용량(Ceff_ON)은 아래의 식(9)와 같다.
Figure pat00010
… 식(9)
스위치(301)가 오프와 온 사이를 변환할 때, 정전용량 디바이더(200)의 유효 정전용량(Ceff)에서의 변화(ΔCeff )는 아래의 식(10)과 같다.
Figure pat00011
… 식(10)
C1 과 C2 사이의 정전용량의 차이가 줄어듬에 의해, ΔCeff은 미세한 주파수 튜닝 스텝 사이즈를 달성하기 위해 작아질 수 있다.
도 3b를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 스위치(305), 및 서브 가변 커패시터(307)를 포함한다.
스위치(305)는 가변 커패시터(201)의 제1 단 및 서브 가변 커패시터(307)의 제1 단 사이에 배치된다. 즉, 스위치(305)는 서브 가변 커패시터(307)와 직렬로 연결된다. 스위치(305)는 앞에서 설명된 도 3a에서의 스위치(301)와 같은 방법으로 제어된다.
서브 가변 커패시터(307)의 제2 단은 가변 커패시터(201)의 제2 단과 연결된다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 앞의 도 3a에서 설명한 것과 같은 방법으로 달라진다.
도 3c를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 소정의 스위치들(309, 313), 및 소정의 고정 커패시터들(311, 315)을 포함하고, 이들은(참고: 앞의 모든 구성이 가변 커패시터를구현) 가변 커패시터를 구현한다. 소정의 고정 커패시터들(311, 315)의 값들은 서로 같거나, 서로 다르거나, 소정의 가중 방식으로 서로 다르거나, 기타 여러 가지 값일 수 있다.
소정의 스위치들(309, 313) 각각은 가변 커패시터(201)의 제1 단 및 소정의 고정 커패시터들(311, 315) 중 하나의 제1 단 사이에 각각 연결된다. 즉, 소정의 스위치들(309, 313) 각각은 소정의 고정 커패시터들(311, 315) 중 하나와 직렬로 각각 연결된다. 소정의 스위치들(309, 313)은 앞에 설명된 도 3a의 스위치(301)와 같은 방법으로 제어된다.
소정의 고정 커패시터들(311, 315)의 제2 단들은 가변 커패시터(201)의 제2 단에 연결된다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 도 3a에서 설명된 것과 같은 방법으로 달라진다.
도 3d를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 소정의 스위치들(317, 323), 소정의 제1 고정 커패시터들(319, 325), 및 소정의 제2 고정 커패시터들(321, 327)을 포함하고, 이들은 가변 커패시터를 구현한다. 소정의 제1 고정 커패시터들(319, 325)의 값들 및 소정의 제2 고정 커패시터들(321, 327)의 값들은 서로 같거나, 서로 다르거나, 소정의 가중 방식으로 서로 다르거나, 기타 여러 가지 값일 수 있다.
소정의 제1 고정 커패시터들(319, 325) 각각은 가변 커패시터(201)의 제1 단 및 소정의 스위치들(317, 323) 중 하나의 제1 단 사이에 각각 연결된다. 소정의 스위치들(317, 323) 각각은 소정의 제1 고정 커패시터들(319, 325) 중 하나의 제2 단 및 소정의 제2 고정 커패시터들(312, 327) 중 하나의 제1 단 사이에 각각 연결된다. 즉, 소정의 스위치들(317, 323) 각각은 소정의 제1 고정 커패시터들(319, 325) 중 하나 및 소정의 제2 고정 커패시터들(321, 327) 중 하나와 직렬로 각각 연결된다. 소정의 스위치들(317, 323)은 앞에서 설명된 도 3a의 스위치(301)와 같은 방법으로 제어된다.
소정의 제2 고정 커패시터들(321, 327)의 제2 단들은 가변 커패시터(201)의 제2 단에 연결된다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 도 3a에서 설명된 것과 같은 방법으로 달라진다.
도 4a 내지 도 4d들은 각각 본 발명의 일 실시예에 따른 도 3a 내지 도 3d의 가변 커패시터들의 블록 다이어그램이다.
MOS 트랜지스터가 도 3a 내지 도 3d의 스위치들 각각을 대신하는 것 외에, 도 4a 내지 도 4d의 가변 커패시터들(201)은 도 3a 내지 도 3d의 가변 커패시터들(201)과 각각 같은 방법으로 구성되고, 동작한다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 도 2의 정전용량 디바이더(200)의 가변 커패시터(201)의 블록 다이어그램들이다.
도 5a를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 스위치(501), 및 고정 커패시터(503)를 포함한다.
스위치(501) 및 고정 커패시터(503)는 각각 가변 커패시터(201)의 제1 단 및 제2 단 사이에 연결된다. 즉, 스위치(501)는 고정 커패시터(503)와 병렬로 연결된다. 스위치(501)는 제어 입력(203)에 의해 제어된다. 스위치(501)는 앞에서 설명된 도 3a의 스위치(301)와 같은 방법으로 제어된다.
정전용량 디바이더(200)의 정전용량은 스위치(501)가 오프 되었을 때의 정전용량 디바이더(200)의 Ceff(예를들어, Cx가 가변 커패시터(201)의 회로 내에 있을 때) 및 스위치(501)가 온 되었을 때의 가변 커패시터(201)로부터 Cx 제거된 정전용량 디바이더(200)의 Ceff(예를들어, 스위치(501)가 온 이어서 쇼트-회로이기 때문에, Cx가 가변 커패시터(201)의 회로 내에 없을 때) 사이에서 변한다.
스위치(501)가 오프 일 때, 정전용량 디바이더(200)의 Ceff(Ceff_OFF)는 이하의 식 (11)과 같다.
Figure pat00012
… 식(11)
스위치(501)가 온 일 때, 정전용량 디바이더(200)의 Ceff(Ceff_On)는 이하의 식 (12)와 같다.
Figure pat00013
… 식(12)
스위치(501)가 오프와 온 사이를 전환할 때, 정전용량 디바이더(200)의 Ceff의 변화(ΔCeff)는 이하의 식 (13)과 같다.
Figure pat00014
… 식(13)
도 5b를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 스위치(505), 및 서브 가변 커패시터(507)를 포함한다.
스위치(505)와 서브 가변 커패시터(507)는 각각 가변 커패시터(201)의 제1 단 및 제2 단 사이에 연결된다. 즉, 스위치(505)는 서브 가변 커패시터(507)와 병렬 연결된다. 스위치(505)는 앞에서 설명된 도 3a의 스위치(301)와 같은 방법으로 제어된다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 앞의 도 5a에서 설명된 것과 같은 방법으로 달라진다.
도 5c를 참조하면, 가변 커패시터(201)는 정전용량을 변화시키기 위한 제어 입력(203), 스위치(509), 제1 MOS 커패시터(511), 제2 MOS 커패시터(513), 제1 저항(517), 및 제2 저항(519)을 포함하고, 이들은 가변 커패시터를 구현한다.
스위치(509)는 가변 커패시터(201)의 제1 단 및 제2 단 사이에 연결된다. 제1 MOS 커패시터(511)는 가변 커패시터(201)의 제1 단에 연결된 게이트를 포함한다. 그리고, 제1 MOS 커패시터(511)의 드레인 및 소스(515)는 제2 MOS 커패시터(513)의 드레인 및 소스에 연결된다. 제2 MOS 커패시터(513)는 가변 커패시터(201)의 제2 단에 연결된 게이트를 포함한다. 제1 저항(517)은 가변 커패시터(201)의 제1 단 및 바이어스 전압(Vbias) 사이에 연결된다. 제2 저항(519)은 가변 커패시터(201)의 제2 단 및 바이어스 전압(Vbias) 사이에 연결된다. 스위치(509)는 제1 MOS 커패시터(511) 및 제2 MOS 커패시터(513)와 병렬로 연결된다. 스위치(509)는 앞에서 설명된 도 3a의 스위치(301)와 같은 방법으로 제어된다.
제1 MOS 커패시터(511) 및 제2 MOS 커패시터(513)의 정전용량 값들은 제1 MOS 커패시터(511) 및 제2 MOS 커패시터(513) 각각의 드레인 및 소스(515)에 인가되는 전압에 의존한다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 앞의 도 5a에서 설명된 것과 같은 방법으로 달라진다.
도 5d를 참조하면, 가변 커패시터(201)는 가변 커패시터(201)의 정전용량을 변화시키기 위한 제어 입력(203), 스위치(521), 제1 MOS 커패시터(523), 제2 MOS 커패시터(525), 제3 MOS 커패시터(529), 제4 MOS 커패시터(531), 제1 저항(535), 및 제2 저항(537)을 포함하고, 이들은 가변 커패시터를 실현한다. 가변 커패시터(201)는 소정의 추가적인 MOS 커패시터들의 쌍들을 포함할 수 있다.
스위치(521)는 가변 커패시터(201)의 제1 단 및 제2 단 사이에 연결된다. 제1 MOS 커패시터(523)는 가변 커패시터(201)의 제1 단에 연결된 게이트를 포함한다. 그리고, 제1 MOS 커패시터(523)의 드레인 및 소스(527)는 제2 MOS 커패시터(525)의 드레인 및 소스에 연결된다. 제2 MOS 커패시터(525)는 가변 커패시터(201)의 제2 단에 연결된 게이트를 포함한다. 제3 MOS 커패시터(529)는 가변 커패시터(201)의 제1 단에 연결된 게이트를 포함한다. 그리고, 제3 MOS 커패시터(529)의 드레인 및 소스(533)은 제4 MOS 커패시터(531)의 드레인 및 소스에 연결된다. 제4 MOS 커패시터(531)는 가변 커패시터(201)의 제2 단에 연결된 게이트를 포함한다. 제1 저항(535)은 가변 커패시터(201)의 제1 단 및 바이어스 전압(Vbias) 사이에 연결된다. 제2 저항(537)은 가변 커패시터(201)의 제2 단 및 바이어스 전압(Vbias) 사이에 연결된다. 스위치(521)는 제1 MOS 커패시터(523), 제2 MOS 커패시터(525), 제3 MOS 커패시터(529), 및 제4 MOS 커패시터(531)와 병렬 연결된다. 스위치(521)는 앞에서 설명된 도 3의 스위치(301)와 같은 방법으로 제어된다.
제1 MOS 커패시터(523) 및 제2 MOS 커패시터(525)의 정전용량 값들은 제1 MOS 커패시터(523) 및 제2 MOS 커패시터(525) 각각의 드레인 및 소스(527)에 인가되는 전압에 의존한다. 제3 MOS 커패시터(529) 및 제4 MOS 커패시터(531)의 정전용량 값들은 제3 MOS 커패시터(529) 및 제4 MOS 커패시터(531) 각각의 드레인 및 소스(533)에 인가되는 전압에 의존한다.
Cx의 값이 고정된 것 대신에 가변적인 것을 제외하고는, 가변 커패시터(201)의 정전용량은 앞의 도 5a에서 설명된 것과 같은 방법으로 달라진다.
도 6a 내지 도 6d는 각각 본 발명의 일 실시예에 따른 도 5a 내지 도 5d의 가변 커패시터들의 블록 다이어그램이다.
MOS 트랜지스터가 도 5a 내지 도 5d의 스위치들 각각을 대신하는 것 외에, 도 6a 내지 도 6d들의 가변 커패시터들(201)은 도 5a 내지 도 5d들의 가변 커패시터들(201)과 각각 같은 방법으로 구성되고, 동작한다. MOS 트랜지터는 p-채널 MOS 트랜지스터(PMOS) 또는 n-채널 MOS 트랜지스터(NMOS) 일 수 있다.
도 7은 본 발명의 일 실시예에 따른 정전용량 디바이더(200)를 포함하는 DCO(700)의 계통도(schematic diagram)이다.
도 7을 참조하면, DCO(700)는 제1 인덕터(701), 제2 인덕터(703), 정전용량 디바이더(200), 제1 NMOS 트랜지스터(707), 제2 NMOS 트랜지스터(709), 및 전류 소스(711)를 포함한다. 도 7은 NMOS 트랜지스터들을 포함한다. 그러나, 본 발명은 이에 제한되지 않는다. 도 7이 수정된다면(예를들어, 전원 공급 전압과 접지 전위가 바뀌는 경우), PMOS 트랜지스터들이 이용될 수 있다. 추가적으로, PMOS와 NMOS가 모두 이용될 수 있다.
제1 인덕터(701)는 전원 공급 전압 및 제2 인덕터(703)의 제1 단에 연결된 제1 단을 포함한다.
앞에서 설명된 것처럼, 정전용량 디바이더(200)는 제1 인덕터(701)의 제2 단에 연결된 제1 단을 포함한다. 정전용량 디바이더(200)의 제2 단은 제2 인덕터(703)의 제2 단에 연결된다.
제1 NMOS 트랜지스터(707)는 정전용량 디바이더(200)의 제1 단 및 제1 인덕터(701)의 제2 단에 연결된 드레인, 게이트, 및 소스를 포함한다.
제2 NMOS 트랜지스터(709)는 정전용량 디바이더(200)의 제2 단 및 제2 인덕터(703)의 제2 단에 연결된 드레인, 제1 NMOS 트랜지스터(707)의 드레인에 연결된 게이트, 및 제1 NMOS 트랜지스터(707)의 소스에 연결된 소스를 포함한다.
전류 소스(711)는 제1 NMOS 트랜지스터(707) 및 제2 NMOS 트랜지스터(709)의 소스들에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함한다.
DCO(700)는 주기적인 신호를 생성하고, 상기 신호의 주파수는 용량 디바이더(200)에 인가되는 제어입력에 의해 조정된다. 제1 NMOS 트랜지스터(707) 및 제2 NMOS 트랜지스터(709)는 교차결합방식(cross-coupled manner)으로 결합되어, 용량 디바이더(200)의 제1 단 및 제2 단 사이에 양성 되먹임 고리(positive feedback loop)를 형성한다. 제1 인덕터(701) 및 제2 인덕터(703)는 제1 NMOS 트랜지시터(707) 및 제2 NMOS 트랜지스터(709)에 부하를 제공한다.
도 8은 발명의 일 실시예에 따른 정전용량 디바이더(200)를 포함하는 DCO(800)의 계통도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 DCO(800)는 전류 소스(801), 제1 PMOS 트랜지스터(803), 제2 PMOS 트랜지스터(805), 용량 디바이더(200), 제1 인덕터(807), 및 제2 인덕터(809)를 포함한다.
전류 소스(801)는 전원 전압(power supply voltage)에 연결된 제1 단 및 제2 단을 포함한다.
제1 PMOS 트랜지스터(803)는 전류 소스(801)의 제2 단에 연결된 소스, 용량 디바이더(200)의 제2 커패시터(207)의 제2 단에 연결된 게이트, 및 용량 디바이더(200)의 제1 커패시터(205)의 제1 단에 연결된 드레인을 포함한다.
제2 PMOS 트랜지스터(805)는 전류 소스(801)의 제2 단에 연결된 소스, 용량 디바이더(200)의 제1 커패시터(205)의 제1 단에 연결된 게이트, 및 용량 디바이더(200)의 제2 커패시터(207)의 제2 단에 연결된 드레인을 포함한다.
제1 인덕터(807)는 제1 PMOS 트랜지스터(803)의 드레인에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함한다.
제2 인덕터(809)는 제2 PMOS 트랜지스터(805)의 드레인에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함한다.
DCO(800)는 주기적인 신호를 생성하고, 상기 신호의 주파수는 용량 디바이더(200)에 인가되는 제어입력에 의해 조정된다. 제1 PMOS 트랜지스터(803) 및 제2 PMOS 트랜지스터(805)는 교차결합방식(cross-coupled manner)으로 결합되어, 용량 디바이더(200)의 제1 단 및 제2 단 사이에 양성 되먹임 고리(positive feedback loop)를 형성한다. 제1 인덕터(807) 및 제2 인덕터(809)는 제1 PMOS 트랜지스터(803) 및 제2 PMOS 트랜지스터(805)에 부하를 제공한다.
도 9는 발명의 일 실시예에 따른 정전용량 디바이더(200)를 포함하는 DCO(900)의 계통도이다.
도 9를 참조하면, DCO(900)는 제1 PMOS 트랜지스터(901), 제2 PMOS 트랜지스터(903), 제1 인덕터(905), 제2 인덕터(907), 용량 디바이더(200), 제1 NMOS 트랜지스터(909), 제2 NMOS 트랜지스터(911), 및 전류 소스(913)을 포함한다.
제1 PMOS 트랜지스터(901)는 전원 전압에 연결된 소스, 용량 디바이더(200)의 제2 커패시터(207)의 제2 단에 연결된 게이트, 및 용량 디바이더(200)의 제1 커패시터(205)의 제1 단에 연결된 드레인을 포함한다.
제2 PMOS 트랜지스터(903)는 전원 전압에 연결된 소스, 용량 디바이더(200)의 제1 커패시터(205)의 제1 단에 연결된 게이트, 및 용량 디바이더(200)의 제2 커패시터(207)의 제2 단에 연결된 드레인을 포함한다.
제1 인덕터(905)는 제1 PMOS 트랜지스터(901)의 드레인에 연결된 제1 단 및 제2 단을 포함한다.
제2 인덕터(907)는 제2 PMOS 트랜지스터(903)의 드레인에 연결된 제1 단 및 제1 인덕터(905)의 제2 단에 연결된 제2 단을 포함한다.
제1 NMOS 트랜지스터(909)는 제1 PMOS 트랜지스터(901)의 드레인에 연결된 드레인, 제2 PMOS 트랜지스터(903)의 드레인에 연결된 게이트, 및 전류 소스(913)의 제1 단에 연결된 소스를 포함한다.
제2 NMOS 트랜지스터(911)는 제2 PMOS 트랜지스터(903)의 드레인에 연결된 드레인, 제1 PMOS 트랜지스터(901)의 드레인에 연결된 게이트, 및 전류 소스(913)의 제1 단에 연결된 소스를 포함한다.
전류 소스(913)는 제1 NMOS 트랜지스터(909) 및 제2 NMOS 트랜지스터(911)의 소스들에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함한다.
DCO(900)는 주기적인 신호를 생성하고, 상기 신호의 주파수는 용량 디바이더(200)에 인가되는 제어입력에 의해 조정된다. 제1 PMOS 트랜지스터(901) 및 제2 PMOS 트랜지스터(903)는 교차결합방식(cross-coupled manner)으로 결합되어, 용량 디바이더(200)의 제1 단 및 제2 단 사이에 양성 되먹임 고리(positive feedback loop)를 형성한다. 또한, 제1 NMOS 트랜지스터(909) 및 제2 NMOS 트랜지스터(911)는 교차결합방식(cross-coupled manner)으로 결합되어, 용량 디바이더(200)의 제1 단 및 제2 단 사이에 양성 되먹임 고리(positive feedback loop)를 형성한다. 제1 인덕터(905) 및 제2 인덕터(907)는 제1 PMOS 트랜지스터(901), 제2 PMOS 트랜지스터(903), 제1 NMOS 트랜지스터(909), 및 제2 NMOS 트랜지스터(911)에 부하를 제공한다.
본 발명의 특정 실시예들은 본 발명의 상세한 설명에서 설명되었지만, 본 발명은 본 발명의 범위를 벗어나지 않고 다양한 형태로 변형 될 수 있다. 따라서, 본 발명의 범위는 단지 설명 된 실시예에 기초하여 결정 될 수 없으며, 오히려 동반되는 청구범위 및 그 등가물에 의해 결정된다.

Claims (20)

  1. 제1 단 및 제2 단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 제2 커패시터;
    상기 제1 커패시터의 상기 제2 단에 연결되는 제1 단 및 제2 단을 포함하는 가변 커패시터;
    상기 제1 커패시터의 상기 제1 단에 연결되는 제1 단 및 상기 가변 커패시터의 상기 제2 단엔 연결되는 제2 단을 포함하는 제3 커패시터; 및
    상기 제3 커패시터의 상기 제2 단에 연결되는 제1 단 및 상기 제2 커패시터의 상기 제2 단에 연결되는 제2 단을 포함하는 제4 커패시터를 포함하는 장치.
  2. 제1 항에 있어서,
    상기 제1 커패시터 및 상기 제4 커패시터는 비슷한 정전용량값들을 갖고, 상기 제2 커패시터 및 상기 제3 커패시터는 비슷한 정전용량값들을 가지며, 상기 제1 커패시터와 상기 제2 커패시터의 정전용량값의 차이는 주파수 조정 단계에 기초하는 장치.
  3. 제1 항에 있어서,
    상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 스위치의 제1 단에 연결된 제2 단을 포함하는 제5 커패시터로 구성되고, 상기 스위치의 제2 단은 상기 가변 커패시터의 상기 제2 단에 연결되고, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나인 장치.
  4. 제1 항에 있어서,
    상기 가변 커패시터는 복수의 고정 커패시터들 및 복수의 스위치들로 구성되고, 상기 복수의 고정 커패시터들 각각은 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 상기 복수의 스위치들 중 어느 하나의 제1 단에 연결된 제2 단을 포함하고, 상기 복수의 스위치들 각각의 제2 단은 상기 가변 커패시터의 제2 단에 연결된 장치.
  5. 제1 항에 있어서,
    상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결된 제5 커패시터로 구성되고, 스위치는 상기 제5 커패시터와 병렬로 연결되며, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나인 장치.
  6. 제1 항에 있어서,
    상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항으로 구성되고, 상기 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어되는 장치.
  7. 제1 항에 있어서,
    상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 제1 복수의 MOS 커패시터들, 직렬로 연결되고 제1 단들을 가지며 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 제2 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항을 포함하고, 상기 제1 복수의 MOS 커패시터들 및 상기 제2 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어되는 장치.
  8. 제1 항에 있어서,
    전원 전압에 연결된 제1 단 및 상기 제1 커패시터의 상기 제1 단에 연결된 제2 단을 포함하는 제1 인덕터;
    상기 제1 인덕터의 상기 제1 단에 연결된 제1 단 및 상기 제2 커패시터의 상기 제2 단에 연결된 제2 단을 포함하는 제2 인덕터;
    상기 제1 커패시터의 상기 제1 단에 연결된 드레인, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 소스를 포함하는 제1 NMOS(n-채널 메탈 옥사이드 반도체) 트랜지스터;
    상기 제2 커패시터의 상기 제2 단에 연결된 드레인, 상기 제1 커패시터의 제1 단에 연결된 게이트, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 소소를 포함하는 제2 NMOS 트랜지스터; 및
    상기 제1 NMOS 트랜지스터의 상기 소스에 연결되는 제1 단 및 접지 전위에 연결되는 제2 단을 포함하는 전류 소스를 더 포함하는 장치.
  9. 제1 항에 있어서,
    전원 전압에 연결된 제1 단 및 제2 단을 포함하는 전류 소스;
    상기 전류 소스의 상기 제2 단에 연결된 소스, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 상기 제1 커패시터의 상기 제1 단에 연결된 드레인을 포함하는 제1 PMOS(p-채널 메탈 옥사이드 반도체) 트랜지스터;
    상기 전류 소스의 상기 제2 단에 연결된 소스, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 게이트, 및 상기 제1 PMOS 트랜지스터의 상기 게이트에 연결된 드레인을 포함하는 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함하는 제1 인덕터; 및
    상기 제2 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 상기 접지 전위에 연결된 제2 단을 포함하는 제2 인덕터를 더 포함하는 장치.
  10. 제1 항에 있어서,
    전원 전압에 연결된 소스, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 상기 제1 커패시터의 상기 제1 단에 연결된 드레인을 포함하는 제1 PMOS(p-채널 메탈 옥사이드 반도체) 트랜지스터;
    상기 전원 전압에 연결된 소스, 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 게이트, 및 상기 제1 PMOS 트랜지스터의 상기 게이트에 연결된 드레인을 포함하는 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 제2 단을 포함하는 제1 인덕터;
    상기 제2 PMOS 트랜지스터의 상기 드레인에 연결된 제1 단 및 상기 제1 인덕터의 상기 제2 단에 연결된 제2 단을 포함하는 제2 인덕터;
    상기 제1 커패시터의 상기 제1 단에 연결된 드레인, 상기 제2 커패시터의 상기 제2 단에 연결된 게이트, 및 소스를 포함하는 제1 NMOS(n-채널 메탈 옥사이트 반도체) 트랜지스터;
    상기 제2 커패시터의 상기 제2 단에 연결된 드레인, 상기 제1 커패시터의 상기 제1 단에 연결된 게이트, 및 상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 소스를 포함하는 제2 NMOS 트랜지스터; 및
    상기 제1 NMOS 트랜지스터의 상기 소스에 연결된 제1 단 및 접지 전위에 연결된 제2 단을 포함하는 전류 전원을 더 포함하는 장치.
  11. 제1 커패시터의 제1 단을 제2 커패시터의 제1 단에 연결하는 단계;
    가변커패시터의 제1 단을 상기 제1 커패시터의 상기 제1 단에 연결하는 단계;
    제3 커패시터의 제1 단을 상기 제1 커패시터의 제2 단에 연결하는 단계;
    상기 제3 커패시터의 제2 단을 상기 가변 커패시터의 제2 단에 연결하는 단계;
    제4 커패시터의 제1 단을 상기 가변 커패시터의 상기 제2 단에 연결하는 단계; 및
    상기 제4 커패시터의 제2 단을 상기 제2 커패시터의 제2 단에 연결하는 단계를 포함하는 미세 정전용량 조정방법.
  12. 제11 항에 있어서,
    상기 제1 커패시터 및 상기 제4 커패시터는 비슷한 정전용량값들을 갖고, 상기 제2 커패시터 및 상기 제3 커패시터는 비슷한 정전용량값들을 가지며, 상기 제1 커패시터와 상기 제2 커패시터의 정전용량값의 차이는 주파수 조정 단계에 기초하는 미세 정전용량 조정방법.
  13. 제11 항에 있어서,
    상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 스위치의 제1 단에 연결된 제2 단을 포함하는 제5 커패시터로 구성되고, 상기 스위치의 제2 단은 상기 가변 커패시터의 상기 제2 단에 연결되고, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나인 미세 정전용량 조정방법.
  14. 제11 항에 있어서,
    상기 가변 커패시터는 복수의 고정 커패시터들 및 복수의 스위치들로 구성되고, 상기 복수의 고정 커패시터들 각각은 상기 가변 커패시터의 상기 제1 단에 연결된 제1 단 및 상기 복수의 스위치들 중 어느 하나의 제1 단에 연결된 제2 단을 포함하고, 상기 복수의 스위치들 각각의 제2 단은 상기 가변 커패시터의 상기 제2 단에 연결된 미세 정전용량 조정방법.
  15. 제11 항에 있어서,
    상기 가변 커패시터는 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결된 제5 커패시터로 구성되고, 스위치는 상기 제5 커패시터와 병렬로 연결되며, 상기 제5 커패시터는 고정 커패시터 및 제2 가변 커패시터 중 하나인 미세 정전용량 조정방법.
  16. 제11 항에 있어서,
    상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항으로 구성되고, 상기 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어되는 미세 정전용량 조정방법.
  17. 제11 항에 있어서,
    상기 가변 커패시터는 직렬로 연결되고 제1 단들을 가지는 제1 복수의 MOS 커패시터들, 직렬로 연결되고 제1 단들을 가지며 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 제2 복수의 MOS 커패시터들, 상기 가변 커패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되고 상기 제1 복수의 MOS 커패시터들과 병렬로 연결된 스위치, 상기 스위치의 제1 단 및 바이어스 전압 사이에 연결된 제1 저항, 및 상기 스위치의 제2 단 및 상기 바이어스 전압 사이에 연결된 제2 저항을 포함하고, 상기 제1 복수의 MOS 커패시터들 및 상기 제2 복수의 MOS 커패시터들의 정전용량들은 소정의 입력 전압에 의해 제어되는 미세 정전용량 조정방법.
  18. 제11 항에 있어서,
    제1 인덕터의 제1 단을 전원 전압에 연결하는 단계;
    상기 제1 인덕터의 제2 단을 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    제2 인덕터의 제1 단을 상기 제1 인덕터의 상기 제1 단에 연결하는 단계;
    상기 제2 인덕터의 제2 단을 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    제1 NMOS(n-채널 메탈 옥사이트 반도체) 트랜지스터의 드레인을 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 NMOS 트랜지스터의 게이트를 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    제2 NMOS 트랜지스터의 드레인을 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제2 NMOS 트랜지스터의 게이트를 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 NMOS 트랜지스터의 소스를 상기 제2 NMOS 트랜지스터의 소스 및 전류 소스의 제1 단에 연결하는 단계; 및
    상기 전류 소스의 제2 단을 접지 전위에 연결하는 단계를 더 포함하는 미세 정전용량 조정방법.
  19. 제11 항에 있어서,
    전류 소스의 제1 단을 전원 전압에 연결하는 단계;
    제1 PMOS(p-채널 메탈 옥사이트 반도체) 트랜지스터의 소스를 상기 전류 소스의 제2 단에 연결하는 단계;
    상기 제1 PMOS 트랜지스터의 게이트를 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 PMOS 트랜지스터의 드레인을 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    제2 PMOS 트랜지스터의 소스를 상기 전류 소스의 상기 제2 단에 연결하는 단계;
    상기 제2 PMOS 트랜지스터의 게이트를 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제2 PMOS 트랜지스터의 드레인을 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    제1 인덕터의 제1 단을 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결하는 단계;
    상기 제1 인덕터의 제2 단을 접지 전위에 연결하는 단계;
    제2 인덕터의 제1 단을 상기 제2 PMOS 트랜지스터의 상기 드레인에 연결하는 단계; 및
    상기 제2 인덕터의 제2 단을 상기 제1 인덕터의 상기 제2 단에 연결하는 단계를 더 포함하는 미세 정전용량 조정방법.
  20. 제11 항에 있어서,
    제1 PMOS(p-채널 메탈 옥사이트 반도체) 트랜지스터의 소스를 전원 전압에 연결하는 단계;
    상기 제1 PMOS 트랜지스터의 게이트를 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 PMOS 트랜지스터의 드레인을 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    제2 PMOS 트랜지스터의 소스를 상기 전원 전압에 연결하는 단계;
    상기 제2 PMOS 트랜지스터의 게이트를 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제2 PMOS 트랜지스터의 드레인을 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    제1 인덕터의 제1 단을 상기 제1 PMOS 트랜지스터의 상기 드레인에 연결하는 단계;
    제2 인덕터의 제1 단을 상기 제2 PMOS 트랜지스터의 상기 드레인에 연결하는 단계;
    상기 제2 인덕터의 제2 단을 상기 제1 인덕터의 제2 단에 연결하는 단계;
    제1 NMOS(n-채널 메탈 옥사이트 반도체) 트랜지스터의 드레인을 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 NMOS 트랜지스터의 게이트를 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    제2 NMOS 트랜지스터의 드레인을 상기 제2 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제2 NMOS 트랜지스터의 게이트를 상기 제1 커패시터의 상기 제2 단에 연결하는 단계;
    상기 제1 NMOS 트랜지스터의 소스를 상기 제2 NMOS 트랜지스터의 소스 및 전류 소스의 제1 단에 연결하는 단계; 및
    상기 전류 소스의 제2 단을 접지 전위에 연결하는 단계를 더 포함하는 미세 정전용량 조정방법.
KR1020160093587A 2015-09-18 2016-07-22 고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법 KR20170034306A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562220477P 2015-09-18 2015-09-18
US62/220,477 2015-09-18
US14/964,243 US9520829B1 (en) 2015-09-18 2015-12-09 Apparatus and method of fine capacitance tuning for high resolution digitally controlled oscillator
US14/964,243 2015-12-09

Publications (1)

Publication Number Publication Date
KR20170034306A true KR20170034306A (ko) 2017-03-28

Family

ID=57484032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160093587A KR20170034306A (ko) 2015-09-18 2016-07-22 고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법

Country Status (2)

Country Link
US (1) US9520829B1 (ko)
KR (1) KR20170034306A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3826171A1 (en) * 2016-10-07 2021-05-26 Telefonaktiebolaget LM Ericsson (publ) Fine frequency digital oscillator tuning
JP7341933B2 (ja) * 2020-03-23 2023-09-11 株式会社東芝 半導体装置、デジタル制御発振器、周波数シンセサイザ、及び半導体装置の制御方法
US20230299489A1 (en) * 2022-03-16 2023-09-21 Innolux Corporation Electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658748B1 (en) 2000-03-02 2003-12-09 Texas Instruments Incorporated Digitally-controlled L-C oscillator
US7212073B2 (en) 2005-02-02 2007-05-01 Skyworks Solutions, Inc. Capacitive tuning network for low gain digitally controlled oscillator
US7474167B1 (en) 2006-08-31 2009-01-06 Altera Corporation Capacitance switch circuitry for digitally controlled oscillators
US8222962B2 (en) 2007-09-28 2012-07-17 Realtek Semiconductor Corp. High-resolution digitally controlled oscillator and method thereof
JP2009296375A (ja) 2008-06-05 2009-12-17 Toshiba Corp デジタル制御発振器及びこれを用いた位相同期回路
JP2010056856A (ja) 2008-08-28 2010-03-11 Renesas Technology Corp 半導体集積回路
US8198944B2 (en) 2008-10-28 2012-06-12 Qualcomm Incorporated Digitally controlled oscillator with improved digital frequency calibration
US20100134195A1 (en) 2008-12-03 2010-06-03 Electronics And Telecommunications Research Institute Capacitor having variable capacitance and digitally controlled oscillator including the same
US9059683B2 (en) 2013-01-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device with switched-capacitor tuning and related method
US9379721B2 (en) 2012-07-06 2016-06-28 Freescale Semiconductor, Inc. Capacitive arrangement for frequency synthesizers
US9070510B2 (en) 2012-12-14 2015-06-30 Intel IP Corporation Frequency tuning and step control of a digitally controlled oscillator
US8912854B2 (en) * 2013-01-04 2014-12-16 International Business Machines Corporation Structure for an inductor-capacitor voltage-controlled oscillator
US9490825B2 (en) 2013-05-23 2016-11-08 Intel IP Corporation Adjusting tuning segments in a digitally-controlled oscillator

Also Published As

Publication number Publication date
US9520829B1 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
KR101575775B1 (ko) 낮은 위상 잡음 ｖｃｏ에서의 온도 보상 및 대략 튜닝 뱅크 스위치들
US8222962B2 (en) High-resolution digitally controlled oscillator and method thereof
US8058938B2 (en) Voltage controlled oscillator
US6995626B2 (en) Tunable capacitive component, and LC oscillator with the component
US7564318B2 (en) Switch capacitance and varactor banks applied to voltage controlled oscillator having constant frequency tuning sensitivity
US7212073B2 (en) Capacitive tuning network for low gain digitally controlled oscillator
US20120286888A1 (en) Switched Capacitor Array for Voltage Controlled Oscillator
US6016082A (en) Low phase noise LC oscillator for microprocessor clock distribution
US9070510B2 (en) Frequency tuning and step control of a digitally controlled oscillator
US8212596B2 (en) PLL circuit
US7675374B2 (en) Voltage controlled oscillator with switching bias
US9490778B1 (en) High-resolution oscillator having wide frequency range
US8519801B2 (en) Digitally controlled oscillator
KR20170034306A (ko) 고해상도 디지털 제어 발진기를 위한 미세 정전용량 튜닝 장치 및 방법
US9071193B1 (en) System and method for augmenting frequency tuning resolution in L-C oscillation circuit
US7463107B2 (en) Resonant circuit and oscillator having a resonant circuit
US7230503B1 (en) Imbalanced differential circuit control
US20140049330A1 (en) Integrated circuit
US9281826B2 (en) Circuit, voltage control oscillator, and oscillation frequency control system
US7250824B2 (en) Voltage controlled oscillator with linear capacitance
CN108352810B (zh) 电压控制振荡电路以及pll电路
Saini et al. An inductor-less LC-VCO for Ka band using 90nm CMOS
US10374549B2 (en) Variable frequency oscillator having wide tuning range and low phase noise
US11637528B1 (en) Wide frequency range voltage controlled oscillators
Souliotis 0.8 V PLL-based automatic frequency tuning system for current-mode filters