KR20170032424A - 비휘발성 메모리 내의 복구 알고리즘 - Google Patents

비휘발성 메모리 내의 복구 알고리즘 Download PDF

Info

Publication number
KR20170032424A
KR20170032424A KR1020177004432A KR20177004432A KR20170032424A KR 20170032424 A KR20170032424 A KR 20170032424A KR 1020177004432 A KR1020177004432 A KR 1020177004432A KR 20177004432 A KR20177004432 A KR 20177004432A KR 20170032424 A KR20170032424 A KR 20170032424A
Authority
KR
South Korea
Prior art keywords
xor
memory device
data
logic
controller
Prior art date
Application number
KR1020177004432A
Other languages
English (en)
Other versions
KR102242872B1 (ko
Inventor
라비 에이치. 모트와니
키란 판갈
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170032424A publication Critical patent/KR20170032424A/ko
Application granted granted Critical
Publication of KR102242872B1 publication Critical patent/KR102242872B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

메모리 내의 복구 알고리즘을 위한 장치들, 시스템들, 및 방법들이 묘사된다. 일 실시예에서, 컨트롤러는, 호스트 디바이스로부터 메모리 디바이스에 데이터 라인을 판독하기 위한 판독 요청을 수신하고 - 여기서 데이터는 복수(N)의 다이에 걸쳐 분산되고 복수(N)의 다이에 걸쳐 분산된 에러 정정 코드(ECC)를 포함함 - 메모리 디바이스로부터 데이터 라인을 검색하고, 메모리 디바이스로부터 검색된 데이터 라인에 대해 에러 정정 코드(ECC) 검사를 수행하고, 메모리 디바이스로부터 검색된 데이터 라인에 대한 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출하는 로직을 포함한다. 다른 실시예들 또한 개시되고 청구된다.

Description

비휘발성 메모리 내의 복구 알고리즘{RECOVERY ALGORITHM IN NON-VOLATILE MEMORY}
본 개시 내용은 일반적으로 전자 공학 분야에 관한 것이다. 더 구체적으로는, 본 발명의 몇몇 실시예들은 일반적으로 전자 디바이스들을 위한 메모리 내의 복구 알고리즘에 관한 것이다.
많은 전자 디바이스들은 비휘발성 메모리로서, 예를 들어, 플래시 메모리 또는 이와 유사한 것들로서 흔히 구현되는 로컬(local)의 고속 액세스(fast-access) 메모리를 사용하여 구현될 수 있는 메모리 시스템들을 포함한다. 몇몇 예시들에서 에러 정정 코드(ECC)들은 원시 비트 에러(raw bit error; RBER)들로부터 데이터를 보호하기 위해 사용될 수 있다. RBER 다이버시티 이점(diversity advantage)을 얻기 위해, ECC 코드워드(codeword)가 다수의 다이(die)에 걸쳐 분산될 수 있다. ECC 코드워드들의 예시들은 BCH 코드들, 리드 솔로몬(Reed-Solomon) 코드들, LDPC(low-density parity check), 컨볼루션 코드(Convolutional Code)들, 해밍 코드(Hamming Code)들, 또는 이와 유사한 것들을 포함할 수 있다. 다이 오류(failure)들에 대한 복원력을 제공하기 위해, RAID 메커니즘들은 모든 다이들의 콘텐츠의 XOR을 저장하기 위해 사용될 수 있다.
따라서, 암호화된 메모리 내에서 RBER 성능을 향상시키는 기술들은, 예를 들어, 전자 디바이스들을 위한 메모리 시스템들에서 유용성을 찾을 수 있다.
상세한 설명은 첨부된 도면들을 참조하여 제공된다. 상이한 도면들에서 동일한 참조 번호들의 사용은 유사하거나 동일한 항목들을 나타낸다.
도 1은 본 명세서에서 논의되는 다양한 예시들에 따른, 비휘발성 메모리 내의 복구 알고리즘을 구현하기 위한 장치의 구성 요소들의 개략적인 블록 다이어그램이다.
도 2 내지 도 3은 본 명세서에서 논의되는 다양한 예시들에 따른, 비휘발성 메모리 내의 기입 동작(write operation)들에서 복구 알고리즘을 구현하기 위한 메모리 아키텍처(architecture)의 개략적인 블록 다이어그램이다.
도 4 내지 도 5는 본 명세서에서 논의되는 다양한 실시예들에 따른, 비휘발성 메모리 내의 판독 동작(read operation)들에서 복구 알고리즘을 구현하기 위한 방법에서의 동작들을 도시하는 흐름도들이다.
도 6 내지 도 10은 본 명세서에서 논의되는 다양한 실시예들에 따른, 메모리 복구 관리를 구현하도록 적응될 수 있는 전자 디바이스들의 개략적인 블록 다이어그램 도시들이다.
이하의 설명에서, 다양한 실시예들의 완전한 이해를 제공하기 위해 다수의 특정한 세부사항들이 제시된다. 그러나 본 발명의 다양한 실시예들은 특정한 세부사항들 없이 실시될 수 있다. 다른 예들에서, 공지된 방법들, 절차들, 구성 요소들, 및 회로들은 본 발명의 특정 실시예들을 모호하게 하지 않도록, 상세하게 묘사되지 않았다. 또한, 본 발명의 실시예들의 다양한 양태들은 집적 반도체 회로들("하드웨어"), 하나 이상의 프로그램으로 체계화된 컴퓨터 판독 가능 명령어들("소프트웨어"), 또는 하드웨어 및 소프트웨어의 몇몇 조합과 같은 다양한 수단들을 사용하여 수행될 수 있다. 본 개시 내용의 목적을 위해, "로직(logic)"에 대한 언급은 하드웨어, 소프트웨어, 또는 이들의 몇몇 조합을 의미할 것이다.
도 1은 본 명세서에서 논의되는 다양한 예시들에 따른, 메모리 내의 복구 알고리즘을 구현하기 위한 장치의 구성 요소들의 개략적인 블록 다이어그램 도시이다. 도 1을 참조하면, 몇몇 실시예들에서, CPU(central processing unit) 패키지(100)는 로컬 메모리(130), 및 제어 허브(control hub)(120)에 연결된 하나 이상의 프로세서(110)를 포함할 수 있다. 제어 허브(120)는 메모리 컨트롤러(memory controller)(122) 및 메모리 인터페이스(124)를 포함한다
메모리 인터페이스(124)는 통신 버스(communication bus)(160)에 의해 원격 메모리(remote memory)(140)에 연결된다. 몇몇 예시들에서, 통신 버스(160)는 인쇄 회로 기판상의 트레이스(trace)들, 구리선들을 갖는 케이블, 광섬유 케이블, 접속 소켓(connecting socket), 또는 상기의 조합으로서 구현될 수 있다. 메모리(140)는 컨트롤러(142) 및 하나 이상의 메모리 디바이스(들)(150)를 포함할 수 있다. 다양한 실시예들에서, 메모리 디바이스들(150) 중 적어도 몇몇은 예를 들어, SRAM(static random access memory), DRAM(dynamic random access memory)과 같은 휘발성 메모리를 사용하거나, 예를 들어, 상 변화 메모리(phase change memory), NAND(플래시) 메모리, FeRAM(ferroelectric random-access memory), 나노와이어 기반 비휘발성 메모리(nanowire-based non-volatile memory), 멤리스터(memristor) 기술을 포함한 메모리, 상 변화 메모리(PCM)와 같은 3D 크로스 포인트 메모리(three dimensional cross point memory), STT-RAM(spin-transfer torque memory), MRAM(magnetoresistive random access memory), 또는 NAND 플래시 메모리와 같은 비휘발성 메모리를 사용하여 구현될 수 있다. 메모리(140) 내의 메모리 디바이스(들)(150)의 특정한 구성은 중요하지 않다.
데이터가 메모리(140) 내 메모리 디바이스들(150) 내의 다수의 다이에 걸쳐 저장되는 몇몇 예시들에서, ECC 코드워드는 유사하게 다수의 다이에 걸쳐 저장될 수 있다. 도 2에 묘사된 예에서, 데이터는 메모리 내의 다수(N)의 다이들에 걸쳐 분할될 수 있으며, ECC 코드워드의 일부는 각 다이에 저장될 수 있다. N개의 다이들의 콘텐츠의 배타적 논리합(exclusive OR; XOR)을 저장하기 위해 N+1개의 다이가 사용될 수 있다.
메모리 내의 다이들의 특정 개수 N은 중요하지 않다. 메모리 구성에 따라서, 개수 N은 2와 30 사이에서 달라질 수 있다. 일 예시에서, 메모리는 데이터를 보유하기 위해 18개와 동일한 개수 N의 다이들로 구성될 수 있고, 288바이트 BCH 코드워드가 18개의 다이들에 걸쳐 분산되어, 다이 당 16바이트(B)의 버스트(burst)가 저장된다. 19번째 다이는 18개의 다이들의 콘텐츠의 XOR을 저장한다. XOR 다이에 저장된 16B 버스트는 단일 BCH 코드워드의 288바이트의 XOR을 얻음으로써 얻어진다.
도 4는 메모리 내 복구 알고리즘을 구현하기 위한 방법의 제1 양태에서의 동작들을 묘사한다. 몇몇 예시들에서, 도 4에 묘사된 동작들은 컨트롤러(142) 내의 로직만으로, 또는 CPU 패키지(100) 내 메모리 컨트롤러(122) 내의 로직과 조합하여 구현될 수 있다. 이제 도 4를 참조하면, 동작(410)에서, 컨트롤러(142)는 호스트 디바이스 예를 들어, 메모리 컨트롤러(122)로부터 판독 요청을 수신한다. 판독 요청은 메모리 디바이스(들)(150) 내에 저장되는 데이터 블록에 대한 논리적 어드레스(logical address)를 포함한다. 컨트롤러(142)는 판독 요청과 함께 수신된 논리적 어드레스를 메모리 디바이스(들)(150) 내의 물리적 어드레스로 변환할 수 있고, 동작(415)에서 메모리로부터 데이터를 검색(retrieve)할 수 있다.
만일 동작(420)에서, 검색 데이터에 대한 판독 에러가 없다면, 제어는 동작(425)으로 넘어가고 컨트롤러(142)는 메모리로부터 검색된 데이터를 반환한다. 대조적으로, 만일 동작(420)에서 판독 에러가 있다면, 제어는 동작(430)으로 넘어가고 컨트롤러(142)는 판독 에러의 정정을 시도하기 위해 ECC 루틴(routine)을 구현한다.
만일 동작(435)에서, ECC 루틴이 판독 에러를 정정하는 데 성공하면, 제어는 동작(440)으로 넘어가고 컨트롤러(142)는 메모리로부터 검색된 데이터를 반환한다. 대조적으로, 만일 동작(435)에서, ECC 루틴이 판독 에러를 정정하는 데 실패한다면, 제어는 동작(445)으로 넘어가고 컨트롤러(142)는 복구 알고리즘을 구현한다.
복구 알고리즘의 일 예시는 도 3 및 도 5를 참조하여 묘사될 것이다. 도 5를 참조하면, 동작(510)에서 제2 XOR이 계산된다. 일 예시에서, 문구 "제2 XOR"은 XOR 다이 및 메모리 디바이스(들)(150) 내의 N개의 다이들로부터의 16바이트 버스트들의 XOR을 계산하는 것을 지칭한다. 도 2 및 도 3을 참조하면, 데이터를 위한 N개의 다이들, 및 데이터의 XOR을 포함하는 추가 다이(N+1)를 포함하는 메모리 디바이스(150) 내에서, 제2 XOR은 도 3에서 310A, 310B 내지 310(N)으로 나타내어진 각 다이들로부터 판독된 데이터 버스트들, 및 310(N+1)로 나타내어진 XOR 다이로부터의 버스트의 XOR을 취함으로써 결정된다.
만일 동작(515)에서, 제2 XOR이 0이 되어 판독 에러가 없다는 것을 나타내면, 제어는 동작(520)으로 넘어가고 메모리 디바이스(들)(150)로부터 판독된 데이터는 요청을 개시했던 호스트 디바이스에 반환된다. 대조적으로, 만일 동작(515)에서, 제2 XOR이 데이터에 에러들이 있다는 것을 나타내는 임의의 1들을 포함하면, 제어는 동작(525)으로 넘어간다.
각 다이 내의 에러들이 별개의 위치들에 있으면, 제2 XOR은 해당 위치에 있는 1들을 포함할 것이다. 그러므로, 에러들을 정정하려고 시도하기 위해, 복구 알고리즘은 제2 XOR 내의 1들의 위치들에 해당하는 데이터 버스트들 내의 해당 위치들에서 비트들을 순차적으로 플립(flip)한 다음, 제2 XOR을 재계산하는 프로세스를 구현한다. 프로세스는 제2 XOR의 어느 한 쪽 끝에서 시작될 수 있고, 제2 XOR 내의 다음 1의 위치가 추적된다(located). 그 다음, 제어는 동작(530)으로 넘어가고, 버스트 데이터를 가로지르면서, 버스트 데이터 내의 해당 위치에서 비트들을 플립하는 루프(loop)가 개시된다(동작(535)). 동작(540)에서, 제2 XOR이 재계산된다.
만일 동작(545)에서, 제2 XOR이 0이 되어 판독 에러가 없다는 것을 나타내면, 제어는 동작(520)으로 넘어가고 메모리 디바이스(들)(150)로부터 판독된 데이터는 요청을 개시했던 호스트 디바이스에 반환된다. 대조적으로, 만일 동작(545)에서, 제2 XOR이 데이터에 에러들이 있다는 것을 나타내는 임의의 1들을 포함하면, 제어는 동작(550)으로 넘어가고 카운터의 값(i)은 증분된다.
만일 동작(555)에서, 카운터의 값(i)이 다이들의 개수(N)에 도달하지 않았다면, 제어는 다시 동작(535)으로 넘어간다. 대조적으로, 만일 동작(555)에서, 카운터의 값(i)이 다이들의 개수(N)에 도달하여 루프가 메모리 디바이스 내의 모든 다이들을 통해 순환했다는 것을 나타내면, 제어는 동작(560)으로 넘어간다.
만일 동작(560)에서, 제2 XOR 내에 더 많은 1들이 있다면, 제어는 다시 동작(525)으로 넘어가고 제2 XOR 내의 다음 1의 위치가 추적된다. 따라서, 동작들(525 내지 560)은 제2 XOR 내의 각각의 1들 중 어느 것이 추적되느냐에 따라 루프를 정의하고, 동작들(535 내지 555)에 의해 정의된 중첩된 루프(nested loop)는 제2 XOR 내의 1에 해당하는 위치들에서의 데이터 버스트들 내의 어느 비트들에 따라 루프를 정의하고, 제2 XOR은 재계산된다. 대조적으로, 만일 동작(560)에서, 제2 XOR에 더 이상의 1들이 없다면, 제어는 동작(565)으로 넘어가고 에러가 반환된다.
위에서 묘사한 바와 같이, 몇몇 실시예들에서, 전자 디바이스는 컴퓨터 시스템으로서 구현될 수 있다. 도 6은 본 발명의 일 실시예에 따른, 컴퓨팅 시스템(600)의 블록 다이어그램을 도시한다. 컴퓨팅 시스템(600)은 상호 접속 네트워크(interconnection network)(또는 버스)(604)를 통해 통신하는 하나 이상의 CPU(central processing unit)(들)(602) 또는 프로세서들을 포함할 수 있다. 프로세서들(602)은 범용 프로세서, (컴퓨터 네트워크(603)를 통해 통신되는 데이터를 처리하는) 네트워크 프로세서, 또는 (RISC(reduced instruction set computer) 프로세서 또는 CISC(complex instruction set computer)를 포함하는) 다른 유형의 프로세서를 포함할 수 있다. 더욱이, 프로세서들(602)은 단일 또는 다중 코어 설계를 가질 수 있다. 다중 코어 설계를 갖는 프로세서들(602)은 동일한 집적 회로(IC) 다이 상에서 상이한 유형들의 프로세서 코어들을 집적할 수 있다. 또한, 다중 코어 설계를 갖는 프로세서들(602)은 대칭 또는 비대칭 멀티프로세서들로서 구현될 수 있다. 일 실시예에서, 프로세서들(602) 중 하나 이상은 도 1의 프로세서들(102)과 동일하거나 유사할 수 있다. 예를 들어, 프로세서들(602) 중 하나 이상은 도 1 내지 도 3을 참조하여 논의된 제어 유닛(120)을 포함할 수 있다. 또한, 도 3 내지 도 5를 참조하여 논의된 동작들은 시스템(600)의 하나 이상의 구성 요소들에 의해 수행될 수 있다.
칩셋(606)은 또한 상호 접속 네트워크(604)와 통신할 수 있다. 칩셋(606)은 메모리 제어 허브(MCH)(608)를 포함할 수 있다. MCH(608)는 메모리(612)(도 1의 메모리(130)와 동일하거나 유사할 수 있음)와 통신하는 메모리 컨트롤러(610)를 포함할 수 있다. 메모리(412)는 CPU(602), 또는 컴퓨팅 시스템(600)에 포함되는 임의의 다른 디바이스에 의해 실행될 수 있는 명령어들의 시퀀스들을 포함하는 데이터를 저장할 수 있다. 본 발명의 일 실시예에서, 메모리(612)는 RAM(random access memory), DRAM(dynamic RAM), SDRAM(synchronous DRAM), SRAM(static RAM), 또는 다른 유형의 저장 디바이스들과 같은 하나 이상의 휘발성 저장(또는 메모리) 디바이스들을 포함할 수 있다. 하드디스크 또는 고체 상태 드라이브(SSD)와 같은 비휘발성 메모리도 활용될 수 있다. 다중 CPU 및/또는 다중 시스템 메모리와 같은 추가적인 디바이스들은 상호 접속 네트워크(604)를 통해 통신할 수 있다.
MCH(608)는 또한 디스플레이 디바이스(616)와 통신하는 그래픽 인터페이스(graphics interface)(614)를 포함할 수 있다. 본 발명의 일 실시예에서, 그래픽 인터페이스(614)는 AGP(accelerated graphics port)를 통해 디스플레이 디바이스(616)와 통신할 수 있다. 본 발명의 실시예에서, (평판 디스플레이와 같은) 디스플레이(616)는, 예를 들어, 비디오 메모리 또는 시스템 메모리와 같은 저장 디바이스에 저장되는 이미지의 디지털 표현을 디스플레이(616)에 의해 해석되고 디스플레이되는 디스플레이 신호들로 번역하는 신호 변환기를 통해, 그래픽 인터페이스(614)와 통신할 수 있다. 디스플레이 디바이스에 의해 산출되는 디스플레이 신호들은 디스플레이(616)에 의해 해석되고 후속하여 디스플레이상에 디스플레이되기 전에 다양한 제어 디바이스들을 거칠 수 있다.
허브 인터페이스(618)는 MCH(608) 및 입력/출력 제어 허브(ICH)(620)가 통신하도록 허용할 수 있다. ICH(620)는 컴퓨팅 시스템(600)과 통신하는 I/O 디바이스(들)에 인터페이스를 제공할 수 있다. ICH(620)는 PCI(peripheral component interconnect) 브리지, USB(universal serial bus) 컨트롤러, 또는 다른 유형들의 주변 장치 브리지들(peripheral bridges) 또는 컨트롤러들과 같은 주변 장치 브리지(또는 컨트롤러)(624)를 통해, 버스(622)와 통신할 수 있다. 브리지(624)는 CPU(602)와 주변 디바이스들 사이의 데이터 경로를 제공할 수 있다. 다른 유형의 토폴로지들(topologies)이 이용될 수 있다. 또한, 다수의 버스들이 예를 들어, 다수의 브리지들 또는 컨트롤러들을 통해 ICH(620)와 통신할 수 있다. 더욱이, 본 발명의 다양한 실시예들에서, ICH(620)와 통신하는 다른 주변 장치들은, IDE(integrated drive electronics) 또는 SCSI(small computer system interface) 하드 드라이브(들), USB 포트(들), 키보드, 마우스, 병렬 포트(들), 직렬 포트(들), 플로피 디스크 드라이브(들), 디지털 출력 지원(예를 들어, DVI(digital video interface)), 또는 다른 디바이스들을 포함할 수 있다.
버스(622)는 오디오 디바이스(626), 하나 이상의 디스크 드라이브(들)(628), 및 (컴퓨터 네트워크(603)와 통신 상태에 있는) 네트워크 인터페이스 드라이브(630)와 통신할 수 있다. 다른 디바이스들은 버스(622)를 통해 통신할 수 있다. 또한, 본 발명의 몇몇 실시예들에서, (네트워크 인터페이스 디바이스(630)와 같은) 다양한 구성 요소들은 MCH(608)와 통신할 수 있다. 게다가, 프로세서(602) 및 본 명세서에서 논의된 하나 이상의 다른 구성 요소들은 단일 칩을 형성하기 위해(예를 들어, SOC(System on Chip)를 제공하기 위해) 결합될 수 있다. 뿐만 아니라, 본 발명의 다른 실시예들에서, 그래픽 가속기(616)가 MCH(608) 내에 포함될 수 있다.
뿐만 아니라, 컴퓨팅 시스템(600)은 휘발성 및/또는 비휘발성 메모리(또는 저장소)를 포함할 수 있다. 예를 들어, 비휘발성 메모리는 하기 중 하나 이상을 포함할 수 있다: ROM(read-only memory), PROM(programmable ROM), EPROM(erasable PROM), EEPROM(electrically EPROM), 디스크 드라이브(예를 들어, 628), 플로피 디스크, CD-ROM(compact disk ROM), DVD(digital versatile disk), 플래시 메모리, 광자기 디스크, 또는 (예를 들어, 명령어들을 포함하는) 전자 데이터를 저장할 수 있는 다른 유형의 비휘발성 기계 판독 가능 매체.
도 7은 본 발명의 실시예에 따른, 컴퓨팅 시스템(700)의 블록 다이어그램을 도시한다. 시스템(700)은 (일반적으로 본 명세서에서 "프로세서들(702)" 또는 "프로세서(702)"로 지칭되는) 하나 이상의 프로세서들(702-1 내지 702-N)을 포함할 수 있다. 프로세서들(702)은 상호 접속 네트워크 또는 버스(704)를 통해 통신할 수 있다. 각각의 프로세서는 다양한 구성 요소들을 포함할 수 있는데, 그 중 몇몇만이 명료성을 위해 프로세서(702-1)를 참조하여 논의된다. 따라서, 나머지 프로세서들(702-2 내지 702-N) 각각은 프로세서(702-1)를 참조하여 논의되는 동일하거나 유사한 구성 요소들을 포함할 수 있다.
실시예에서, 프로세서(702-1)는 하나 이상의 프로세서 코어들(706-1 내지 706-M)(본 명세서에서 "코어들(706)" 또는 보다 일반적으로 "코어(706)"라고 지칭됨), 공유 캐시(shared cache)(708), 라우터(710), 및/또는 프로세서 제어 로직 또는 유닛(720)을 포함할 수 있다. 프로세서 코어들(706)은 단일 집적 회로(IC) 칩상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 전용 캐시들(예를 들어, 캐시(708)), 버스들 또는 상호 접속들(예를 들어, 버스 또는 상호 접속 네트워크(712)), 메모리 컨트롤러들, 또는 다른 구성 요소들을 포함할 수 있다.
일 실시예에서, 라우터(710)는 프로세서(702-1) 및/또는 시스템(700)의 다양한 구성 요소들 간에 통신하는 데 사용될 수 있다. 더욱이, 프로세서(702-1)는 하나보다 많은 라우터(710)를 포함할 수 있다. 뿐만 아니라, 복수의 라우터(710)는 프로세서(702-1) 내부 또는 외부의 다양한 구성 요소들 간의 데이터 라우팅(data routing)을 가능하게 하도록 통신할 수 있다.
공유 캐시(708)는, 예를 들어 코어들(706)과 같은 프로세서(702-1)의 하나 이상의 구성 요소들에 의해 이용되는 데이터(예를 들어, 명령어들을 포함함)를 저장할 수 있다. 예를 들어, 공유 캐시(708)는 프로세서(702)의 구성 요소들에 의한 보다 빠른 액세스를 위해 메모리(714)에 저장되는 데이터를 국지적으로(locally) 캐싱할(cache) 수 있다. 실시예에서, 캐시(708)는 중간 레벨 캐시(예를 들어, 캐시의 레벨 2(L2), 레벨 3(L3), 레벨 4(L4), 또는 다른 레벨들), LLC(last level cache), 및/또는 이들의 조합들을 포함할 수 있다. 더욱이, 프로세서(702-1)의 다양한 구성 요소들은 버스(예를 들어, 버스(712)), 및/또는 메모리 컨트롤러 또는 허브를 통해 공유 캐시(708)와 직접 통신할 수 있다. 도 7에 보여지는 바와 같이, 몇몇 실시예들에서, 코어들(706) 중 하나 이상은 레벨 1(L1) 캐시(716-1)(본 명세서에서 일반적으로 "L1 캐시(716)"로 지칭됨)를 포함할 수 있다. 일 실시예에서, 제어 유닛(720)은 도 2의 메모리 컨트롤러(122)를 참조하여 위에서 묘사된 동작들을 구현하기 위한 로직을 포함할 수 있다.
도 8은 본 발명의 실시예에 따른, 컴퓨팅 시스템의 프로세서 코어(706)의 일부들 및 다른 구성 요소들의 블록 다이어그램을 도시한다. 일 실시예에서, 도 8에 보여지는 화살표들은 코어(706)를 통한 명령어들의 흐름 방향을 도시한다. 하나 이상의 프로세서 코어들(예를 들어, 프로세서 코어(706))은 도 7을 참조하여 논의된 것과 같은 단일 집적 회로 칩(또는 다이)상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 전용 캐시들(예를 들어, 도 7의 캐시(708)), 상호 접속들(예를 들어, 도 7의 상호 접속들(704 및/또는 112)), 제어 유닛들, 메모리 컨트롤러들, 또는 다른 구성 요소들을 포함할 수 있다.
도 8에 도시된 바와 같이, 프로세서 코어(706)는 코어(706)에 의한 실행을 위해 명령어들(조건부 브랜치들(conditional branches)을 갖는 명령어들을 포함함)을 페치(fetch)하는 페치 유닛(802)을 포함할 수 있다. 명령어들은 메모리(714)와 같은 임의의 저장 디바이스들로부터 페치될 수 있다. 코어(706)는 또한 페치된 명령어를 디코딩하는 디코드 유닛(decode unit)(804)을 포함할 수 있다. 예를 들어, 디코드 유닛(804)은 페치된 명령어를 복수의 uop(마이크로 동작(micro-operation))들로 디코딩할 수 있다.
게다가, 코어(706)는 스케줄 유닛(schedule unit)(806)을 포함할 수 있다. 스케줄 유닛(806)은 명령어들이 디스패치(dispatch)될 준비가 될 때까지, 예를 들어, 디코딩된 명령어의 모든 소스 값들이 이용 가능하게 될 때까지, 디코딩된 명령어들(예를 들어, 디코드 유닛(804)으로부터 수신된 것)을 저장하는 것과 관련되는 다양한 동작들을 수행할 수 있다. 일 실시예에서, 스케줄 유닛(806)은 디코딩된 명령어들을 실행을 위해 스케줄링하고/스케줄링하거나 실행 유닛(808)에 발행(또는 디스패치)할 수 있다. 실행 유닛(808)은 명령어들이 (예를 들어, 디코드 유닛(804)에 의해) 디코딩되고 (예를 들어, 스케줄 유닛(806)에 의해) 디스패치된 후에, 디스패치된 명령어들을 실행할 수 있다. 실시예에서, 실행 유닛(808)은 하나보다 많은 실행 유닛을 포함할 수 있다. 실행 유닛(808)은 또한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 다양한 산술 동작들을 수행할 수 있고, 하나 이상의 산술 로직 유닛(arithmetic logic unit; ALU)들을 포함할 수 있다. 실시예에서, 보조 프로세서(도시되지 않음)는 실행 유닛(808)과 연계하여 다양한 산술 동작들을 수행할 수 있다.
더욱이, 실행 유닛(808)은 명령어들을 비순차적(out-of-order)으로 실행할 수 있다. 따라서, 프로세서 코어(706)는 일 실시예에서 비순차적 프로세서 코어일 수 있다. 코어(706)는 또한 리타이어먼트 유닛(retirement unit)(810)을 포함할 수 있다. 리타이어먼트 유닛(810)은 명령어들이 커밋된(committed) 후에, 실행된 명령어들을 리타이어(retire)할 수 있다. 실시예에서, 실행된 명령어들의 리타이어먼트는 프로세서 상태가 명령어들의 실행으로부터 커밋되는 것, 명령어들에 의해 사용된 물리적 레지스터들이 할당 해제되는(de-allocated) 것, 기타 등등을 야기할 수 있다.
코어(706)는 또한 하나 이상의 버스들(예를 들어, 버스들(804 및/또는 812))을 통해 프로세서 코어(706)의 구성 요소들과 다른 구성 요소들(예를 들면, 도 8을 참조하여 논의되는 구성 요소들) 사이의 통신을 가능하게 하는 버스 유닛(714)을 포함할 수 있다. 코어(706)는 또한 (전력 소비 상태 설정들과 관련된 값들과 같은) 코어(706)의 다양한 구성 요소들에 의해 액세스되는 데이터를 저장하기 위한 하나 이상의 레지스터들(816)을 포함할 수 있다
뿐만 아니라, 도 7은 제어 유닛(720)이 상호 접속(812)을 통해 코어(706)에 연결되는 것을 도시하고 있지만, 다양한 실시예들에서, 제어 유닛(720)은 코어(706)의 내부에 있거나, 버스(704)를 통해 코어에 연결되거나, 기타 등등과 같이 다른 곳에 위치될 수 있다.
몇몇 실시예들에서, 본 명세서에서 논의된 구성 요소들 중 하나 이상은 SOC(System On Chip) 디바이스로서 구현될 수 있다. 도 9는 실시예에 따른, SOC 패키지의 블록 다이어그램을 도시한다. 도 9에 도시된 바와 같이, SOC(902)는 하나 이상의 CPU(Central Processing Unit) 코어(920)들, 하나 이상의 GPU(Graphics Processor Unit) 코어(930)들, 입력/출력(I/O) 인터페이스(940), 및 메모리 컨트롤러(942)를 포함한다. SOC 패키지(902)의 다양한 구성 요소들은 다른 도면들을 참조하여 본 명세서에서 논의된 것과 같은 상호 접속 또는 버스에 연결될 수 있다. 또한, SOC 패키지(902)는 다른 도면들을 참조하여 본 명세서에서 논의된 것들과 같은 구성 요소들을 다소 포함할 수 있다. 더욱이, SOC 패키지(902)의 각각의 구성 요소는 예를 들어, 본 명세서의 다른 도면들을 참조하여 논의된 바와 같은 하나 이상의 다른 구성 요소들을 포함할 수 있다. 일 실시예에서, SOC 패키지(902) (및 그 구성 요소들)는 예를 들어, 단일 반도체 디바이스로 패키징되는(packaged) 하나 이상의 IC(Integrated Circuit) 다이상에 제공된다.
도 9에 도시된 바와 같이, SOC 패키지(902)는 메모리 컨트롤러(942)를 통해 메모리(960)(이는 다른 도면들을 참조하여 본 명세서에서 논의된 메모리와 유사하거나 동일한 것일 수 있음)에 연결된다. 실시예에서, 메모리(960)(또는 이것의 일부)는 SOC 패키지(902)상에 집적될(integrated) 수 있다.
I/O 인터페이스(940)는 예를 들어, 다른 도면들을 참조하여 본 명세서에서 논의된 것과 같은 상호 접속 및/또는 버스를 통해 하나 이상의 I/O 디바이스들(970)에 연결될 수 있다. I/O 디바이스(들)(970)는 키보드, 마우스, 터치패드, 디스플레이, 이미지/비디오 캡쳐 디바이스(예를 들면, 카메라 또는 캠코더/비디오 레코더), 터치스크린, 스피커, 또는 이와 유사한 것들 중 하나 이상을 포함할 수 있다.
도 10은 본 발명의 실시예에 따른, 포인트 투 포인트(point-to-point; PtP) 구성으로 배열되는 컴퓨팅 시스템(1000)을 도시한다. 특히, 도 10은 프로세서들, 메모리, 및 입력/출력 디바이스들이 다수의 포인트 투 포인트 인터페이스들에 의해 상호 접속되는 시스템을 보여 준다. 도 2를 참조하여 논의되는 동작들은 시스템(1000)의 하나 이상의 구성 요소들에 의해 수행될 수 있다.
도 10에 도시된 바와 같이, 시스템(1000)은 몇 개의 프로세서들을 포함할 수 있는데, 명료성을 위해 그 중에서 두 개의 프로세서(1002 및 1004)만이 보여 진다. 프로세서들(1002 및 1004)은 각각 메모리들(1010 및 1012)과의 통신을 가능하게 하기 위해 로컬 MCH(memory controller hub)(1006 및 1008)를 포함할 수 있다. 몇몇 실시예들에서, MCH(1006 및 1008)는 도 1의 메모리 컨트롤러(120) 및/또는 로직(125)을 포함할 수 있다.
실시예에서, 프로세서들(1002 및 1004)은 도 7을 참조하여 논의된 프로세서들(702) 중 하나일 수 있다. 프로세서들(1002 및 1004)은 제각기 PtP 인터페이스 회로들(1016 및 1018)을 사용하여 포인트 투 포인트(PtP) 인터페이스(1014)를 통해 데이터를 교환할 수 있다. 또한, 프로세서들(1002 및 1004)은 각각 포인트 투 포인트 인터페이스 회로들(1026, 1028, 1030, 및 1032)을 사용하여 개별 PtP 인터페이스들(1022 및 1024)을 통해 칩셋(1020)과 데이터를 교환할 수 있다. 칩셋(1020)은 예를 들어, PtP 인터페이스 회로(1037)를 사용하여 고성능 그래픽 인터페이스(1036)를 통해 고성능 그래픽 회로(1034)와 데이터를 더 교환할 수 있다.
도 10에 도시된 바와 같이, 도 1의 코어들(106) 및/또는 캐시(108) 중 하나 이상이 프로세서들(902 및 904) 내에 위치될 수 있다. 하지만, 본 발명의 다른 실시예들은 도 9의 시스템(900) 내의 다른 회로들, 로직 유닛들, 또는 디바이스들에 존재할 수 있다. 뿐만 아니라, 본 발명의 다른 실시예들은 도 9에 도시된 몇 개의 회로들, 로직 유닛들, 또는 디바이스들에 걸쳐서 분산될 수 있다.
칩셋(920)은 PtP 인터페이스 회로(941)를 사용하여 버스(940)와 통신할 수 있다. 버스(940)는 버스 브리지(942) 및 I/O 디바이스들(943)과 같은 그와 통신하는 하나 이상의 디바이스들을 가질 수 있다. 버스(944)를 통해서, 버스 브리지(943)는 키보드/마우스(945), 통신 디바이스들(946)(모뎀들, 네트워크 인터페이스 디바이스들, 또는 컴퓨터 네트워크(803)와 통신할 수 있는 다른 통신 디바이스들과 같은 것), 오디오 I/O 디바이스, 및/또는 데이터 저장 디바이스(948)와 같은 다른 디바이스들과 통신할 수 있다. (하드디스크 드라이브 또는 NAND 플래시 기반 고체 상태 드라이브일 수 있는) 데이터 저장 디바이스(948)는 프로세서들(902 및/또는 904)에 의해 실행될 수 있는 코드(949)를 저장할 수 있다.
이하의 예들은 추가적인 실시예들에 관련된다.
예 1은 메모리로서, 메모리 디바이스, 및 메모리 디바이스에 연결되고 로직을 포함하는 컨트롤러를 포함하고, 로직은, 호스트 디바이스로부터 메모리 디바이스 내에 저장된 데이터를 판독하기 위한 판독 요청을 수신하고 - 여기서 데이터의 일부는 복수(N)의 다이 각각에 저장되고 데이터와 관련되는 에러 정정 코드(ECC)의 일부는 복수(N)의 다이 각각에 저장됨 -, 판독 요청에 응답하여, 메모리 디바이스로부터 데이터를 검색하고, 메모리 디바이스로부터 검색된 데이터에 대해 에러 정정 코드(ECC) 검사(check)를 수행하고, 메모리 디바이스로부터 검색된 데이터에 대한 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출(invoke)하는, 메모리이다.
예 2에서, 예 1의 요지는 선택적으로, 데이터는 ECC 코드워드를 포함하고, ECC 검사는 데이터 및 ECC 코드에 대한 배타적 논리합(XOR) 동작 수행의 결과를 평가하는 것을 포함하는 배열을 포함할 수 있다.
예 3에서, 예 1 내지 예 2 중 임의의 하나의 요지는 선택적으로, 메모리 디바이스로부터 검색된 데이터, 및 메모리 디바이스로부터 검색된 데이터에 대한 XOR 동작 수행의 결과로부터 제2 XOR을 계산하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 4에서, 예 1 내지 예 3 중 임의의 하나의 요지는 선택적으로, 제2 XOR 동작 수행의 결과가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 5에서, 예 1 내지 예 4 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 6에서, 예 1 내지 예 5 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 7에서, 예 1 내지 예 6 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 8은 전자 디바이스로서, 프로세서, 메모리 디바이스, 및 메모리 디바이스에 연결되고 로직을 포함하는 컨트롤러를 포함하고, 로직은, 호스트 디바이스로부터 메모리 디바이스 내에 저장된 데이터를 판독하기 위한 판독 요청을 수신하고 - 여기서 데이터의 일부는 복수(N)의 다이 각각에 저장되고 데이터와 관련되는 에러 정정 코드(ECC)의 일부는 복수(N)의 다이 각각에 저장됨 -, 판독 요청에 응답하여, 메모리 디바이스로부터 데이터를 검색하고, 메모리 디바이스로부터 검색된 데이터에 대해 에러 정정 코드(ECC) 검사(check)를 수행하고, 메모리 디바이스로부터 검색된 데이터에 대한 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출하는, 전자 디바이스이다.
예 9에서, 예 8의 요지는 선택적으로, 데이터는 ECC 코드워드를 포함하고, ECC 검사는 데이터 및 ECC 코드에 대한 배타적 논리합(XOR) 동작 수행의 결과를 평가하는 것을 포함하는 배열을 포함할 수 있다.
예 10에서, 예 8 내지 예 9 중 임의의 하나의 요지는 선택적으로, 메모리 디바이스로부터 검색된 데이터, 및 메모리 디바이스로부터 검색된 데이터에 대한 XOR 동작 수행의 결과로부터 제2 XOR을 계산하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 11에서, 예 8 내지 예 10 중 임의의 하나의 요지는 선택적으로, 제2 XOR 동작 수행의 결과가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 12에서, 예 8 내지 예 11 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 13에서, 예 8 내지 예 12 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 14에서, 예 8 내지 예 13 중 임의의 하나의 요지는 선택적으로, 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 호스트 디바이스에 반환하는, 하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함할 수 있다.
예 15는 비일시적(nontransitory) 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 포함하는 컴퓨터 프로그램 제품으로서, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 메모리 디바이스에 데이터 라인을 판독하기 위한 판독 요청을 호스트 디바이스로부터 수신하고 - 여기서 데이터는 복수(N)의 다이에 걸쳐 분산되고 복수(N)의 다이에 걸쳐 분산된 에러 정정 코드(ECC)를 포함함 -, 메모리 디바이스로부터 데이터 라인을 검색하고, 메모리 디바이스로부터 검색된 데이터 라인에 대해 에러 정정 코드(ECC) 검사를 수행하고, 메모리 디바이스로부터 검색된 데이터 라인에 대한 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출하게 하는, 컴퓨터 프로그램 제품이다.
예 16에서, 예 15의 요지는 선택적으로, 데이터는 ECC 코드워드를 포함하고, ECC 검사는 데이터 및 ECC 코드에 대한 배타적 논리합(XOR) 동작 수행의 결과를 평가하는 것을 포함하는 배열을 포함할 수 있다.
예 17에서, 예 15 내지 예 16 중 임의의 하나의 요지는 선택적으로, 비일시적 컴퓨터 판독 가능 매체상에 저장되는 로직 명령어들을 포함할 수 있으며, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 메모리 디바이스로부터 검색된 데이터, 및 메모리 디바이스로부터 검색된 데이터에 대한 XOR 동작 수행의 결과로부터 제2 XOR을 계산하게 한다.
예 18에서, 예 15 내지 예 17 중 임의의 하나의 요지는 선택적으로, 비일시적 컴퓨터 판독 가능 매체상에 저장되는 로직 명령어들을 포함할 수 있으며, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 제2 XOR 동작 수행의 결과가 모두 0일 때, 데이터를 호스트 디바이스에 반환하게 한다.
예 19에서, 예 15 내지 예 18 중 임의의 하나의 요지는 선택적으로, 비일시적 컴퓨터 판독 가능 매체상에 저장되는 로직 명령어들을 포함할 수 있으며, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하게 한다.
예 20에서, 예 15 내지 예 19 중 임의의 하나의 요지는 선택적으로, 비일시적 컴퓨터 판독 가능 매체상에 저장되는 로직 명령어들을 포함할 수 있으며, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 제2 XOR의 콘텐츠가 모두 0일 때, 데이터를 호스트 디바이스에 반환하게 한다.
예 21에서, 예 15 내지 예 20 중 임의의 하나의 요지는 선택적으로, 비일시적 컴퓨터 판독 가능 매체상에 저장되는 로직 명령어들을 포함할 수 있으며, 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 컨트롤러로 하여금, 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 호스트 디바이스에 반환하게 한다.
본 발명의 다양한 실시예들에서, 예를 들어, 도 1 내지 도 10을 참조하여 본 명세서에서 논의된 동작들은 예를 들어 본 명세서에서 논의된 프로세스를 수행하도록 컴퓨터를 프로그래밍하는 데 사용되는 명령어들(또는 소프트웨어 절차들)을 저장한 유형의(tangible)(예를 들어, 비일시적인) 기계 판독 가능 또는 컴퓨터 판독 가능 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있는, 하드웨어(예를 들어, 회로), 소프트웨어, 펌웨어, 마이크로코드, 또는 이들의 조합들로서 구현될 수 있다. 또한, 용어 "로직"은 예를 들어, 소프트웨어, 하드웨어, 또는 소프트웨어와 하드웨어의 조합들을 포함할 수 있다. 기계 판독 가능 매체는 본 명세서에서 논의된 것들과 같은 저장 디바이스를 포함할 수 있다.
본 명세서에서 "일 실시예" 또는 "실시예"에 대한 언급은 그 실시예와 관련하여 묘사되는 특정 특징, 구조, 또는 특성이 적어도 일 구현에 포함될 수 있다는 것을 의미한다. 본 명세서의 다양한 곳들에서의 "일 실시예에서"라는 문구의 출현들은 모두가 동일 실시예를 지칭할 수도 있고 그렇지 않을 수도 있다.
또한, 설명 및 청구항들에서, 용어 "연결된" 및 "접속된"은 이들의 파생어들과 함께 사용될 수 있다. 본 발명의 몇몇 실시예들에서, "접속된"은 둘 이상의 요소가 서로 직접 물리적으로 또는 전기적으로 접촉하는 것을 나타내는 데 사용될 수 있다. "연결된"은 둘 이상의 요소가 직접 물리적으로 또는 전기적으로 접촉한다는 것을 의미할 수 있다. 그러나, "연결된"은 또한 둘 이상의 요소가 서로 직접 접촉하지 않을 수 있지만, 여전히 서로 협력하거나 상호 작용할 수 있다는 것을 의미할 수 있다.
따라서, 본 발명의 실시예들은 구조적 특징들 및/또는 방법적 단계들에 특정한 언어로 묘사되었지만, 청구 요지는 묘사된 특정 특징들 또는 단계들로 한정되지 않을 수 있다는 것을 이해해야 한다. 오히려, 특정 특징들 및 단계들은 청구 요지를 구현하는 샘플 형태들로서 개시된다.

Claims (21)

  1. 메모리로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 연결된 컨트롤러
    를 포함하고, 상기 컨트롤러는,
    호스트 디바이스(host device)로부터, 상기 메모리 디바이스 내에 저장된 데이터를 판독하기 위한 판독 요청을 수신하고 - 상기 데이터의 일부는 복수(N)의 다이(die) 각각에 저장되고, 상기 데이터와 관련되는 에러 정정 코드(ECC)의 일부는 상기 복수(N)의 다이 각각에 저장됨 -;
    상기 판독 요청에 응답하여, 상기 메모리 디바이스로부터 상기 데이터를 검색(retrieve)하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터에 대해 에러 정정 코드(ECC) 검사(check)를 수행하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터에 대한 상기 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출(invoke)하는,
    하드웨어 로직(logic)을 적어도 부분적으로 포함하는 로직을 포함하는, 메모리.
  2. 제1항에 있어서,
    상기 데이터는 ECC 코드워드(codeword)를 포함하고;
    상기 ECC 검사는 상기 데이터 및 상기 ECC 코드에 대한 배타적 논리합(Exclusive OR; XOR) 동작 수행의 결과를 평가하는 것을 포함하는, 메모리.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 메모리 디바이스로부터 검색된 상기 데이터, 및 상기 메모리 디바이스로부터 검색된 상기 데이터에 대한 XOR 동작 수행의 결과로부터 제2 XOR을 계산하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 메모리.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR 동작 수행의 상기 결과가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 메모리.
  5. 제3항에 있어서,
    상기 컨트롤러는, 순차적으로,
    상기 제2 XOR 내에서 1의 위치를 추적하고(locate);
    순차적으로, 상기 제2 XOR 내의 상기 1의 상기 위치에 해당하는 위치에서 다이 내의 비트를 플립하고; 제2 XOR을 재계산(recalculate)하는, 상기 다이들을 가로지르는 루프를 구현하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 메모리.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR의 콘텐츠(contents)가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 메모리.
  7. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 메모리.
  8. 전자 디바이스로서,
    프로세서; 및
    메모리를 포함하고, 상기 메모리는,
    메모리 디바이스; 및
    상기 메모리 디바이스에 연결된 컨트롤러
    를 포함하고, 상기 컨트롤러는
    호스트 디바이스로부터, 상기 메모리 디바이스에 데이터 라인을 판독하기 위한 판독 요청을 수신하고 - 상기 데이터는 복수(N)의 다이에 걸쳐 분산되고 상기 복수(N)의 다이에 걸쳐 분산된 에러 정정 코드(ECC)를 포함함 -;
    상기 메모리 디바이스로부터 상기 데이터 라인을 검색하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인에 대해 에러 정정 코드(ECC) 검사를 수행하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인에 대한 상기 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 포함하는, 전자 디바이스.
  9. 제8항에 있어서,
    상기 데이터 라인은 ECC 코드워드를 포함하고;
    상기 ECC 검사는 상기 데이터 라인 및 상기 ECC 코드에 대한 XOR을 평가하는 것을 포함하는, 전자 디바이스.
  10. 제9항에 있어서,
    상기 컨트롤러는,
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인, 및 상기 메모리 디바이스로부터 검색된 상기 데이터 라인의 상기 XOR로부터 제2 XOR을 계산하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 디바이스.
  11. 제10항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR의 콘텐츠가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 디바이스.
  12. 제3항에 있어서,
    상기 컨트롤러는, 순차적으로,
    상기 제2 XOR 내에서 1의 위치를 추적하고;
    순차적으로, 상기 제2 XOR 내의 상기 1의 상기 위치에 해당하는 위치에서 다이 내의 비트를 플립하고; 제2 XOR을 재계산하는, 상기 다이들을 가로지르는 루프를 구현하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 디바이스.
  13. 제12항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR의 콘텐츠가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 디바이스.
  14. 제12항에 있어서,
    상기 컨트롤러는,
    상기 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 상기 호스트 디바이스에 반환하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 디바이스.
  15. 비일시적(nontransitory) 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 포함하는 컴퓨터 프로그램 제품으로서, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를,
    호스트 디바이스로부터, 상기 메모리 디바이스에 데이터 라인을 판독하기 위한 판독 요청을 수신하고 - 상기 데이터는 복수(N)의 다이에 걸쳐 분산되고 상기 복수(N)의 다이에 걸쳐 분산된 에러 정정 코드(ECC)를 포함함 -;
    상기 메모리 디바이스로부터 상기 데이터 라인을 검색하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인에 대해 에러 정정 코드(ECC) 검사를 수행하고;
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인에 대한 상기 ECC 검사에서의 에러에 응답하여 복구 알고리즘을 호출하도록 구성하는, 컴퓨터 프로그램 제품.
  16. 제15항에 있어서,
    상기 데이터 라인은 ECC 코드워드를 포함하고;
    상기 ECC 검사는 상기 데이터 라인 및 상기 ECC 코드에 대한 XOR을 평가하는 것을 포함하는, 컴퓨터 프로그램 제품.
  17. 제16항에 있어서,
    상기 컨트롤러는 비일시적 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 더 포함하며, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를,
    상기 메모리 디바이스로부터 검색된 상기 데이터 라인, 및 상기 메모리 디바이스로부터 검색된 상기 데이터 라인의 상기 XOR로부터 제2 XOR을 계산하도록 구성하는, 컴퓨터 프로그램 제품.
  18. 제17항에 있어서,
    상기 컨트롤러는, 비일시적 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 더 포함하며, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를,
    상기 제2 XOR의 콘텐츠가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하도록 구성하는, 컴퓨터 프로그램 제품.
  19. 제17항에 있어서,
    상기 컨트롤러는, 비일시적 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 더 포함하며, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를, 순차적으로,
    상기 제2 XOR 내에서 1의 위치를 추적하고;
    순차적으로, 상기 제2 XOR 내의 상기 1의 상기 위치에 해당하는 위치에서 다이 내의 비트를 플립하고; 제2 XOR을 재계산하는, 상기 다이들을 가로지르는 루프를 구현하도록 구성하는, 컴퓨터 프로그램 제품.
  20. 제19항에 있어서,
    비일시적 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 더 포함하며, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를,
    상기 제2 XOR의 콘텐츠가 모두 0일 때, 상기 데이터를 상기 호스트 디바이스에 반환하도록 구성하는, 컴퓨터 프로그램 제품.
  21. 제19항에 있어서,
    비일시적 컴퓨터 판독 가능 매체상에 저장된 로직 명령어들을 더 포함하며, 상기 명령어들은 메모리 디바이스에 연결된 컨트롤러에 의해 실행될 시에, 상기 컨트롤러를,
    상기 제2 XOR의 콘텐츠가 1을 포함할 때, 판독 에러를 상기 호스트 디바이스에 반환하도록 구성하는, 컴퓨터 프로그램 제품.
KR1020177004432A 2014-09-23 2015-08-20 비휘발성 메모리 내의 복구 알고리즘 KR102242872B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/493,956 US9652321B2 (en) 2014-09-23 2014-09-23 Recovery algorithm in non-volatile memory
US14/493,956 2014-09-23
PCT/US2015/046024 WO2016048495A1 (en) 2014-09-23 2015-08-20 Recovery algorithm in non-volatile memory

Publications (2)

Publication Number Publication Date
KR20170032424A true KR20170032424A (ko) 2017-03-22
KR102242872B1 KR102242872B1 (ko) 2021-04-21

Family

ID=55525837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004432A KR102242872B1 (ko) 2014-09-23 2015-08-20 비휘발성 메모리 내의 복구 알고리즘

Country Status (5)

Country Link
US (1) US9652321B2 (ko)
KR (1) KR102242872B1 (ko)
CN (1) CN106663472B (ko)
TW (1) TWI587308B (ko)
WO (1) WO2016048495A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021011414A1 (en) * 2019-07-12 2021-01-21 Micron Technology, Inc. Recovery management of retired super management units

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115446B1 (en) 2015-04-21 2018-10-30 Spin Transfer Technologies, Inc. Spin transfer torque MRAM device with error buffer
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
CN110309012B (zh) * 2018-03-27 2021-01-26 杭州海康威视数字技术股份有限公司 一种数据处理方法及其装置
US10824504B2 (en) * 2018-04-16 2020-11-03 International Business Machines Corporation Common high and low random bit error correction logic
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10725862B2 (en) * 2018-07-06 2020-07-28 Macronix International Co., Ltd. Data recovery method to error correction code in memory
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10824502B2 (en) * 2018-08-08 2020-11-03 Micron Technology, Inc. Enhanced codeword for media persistence and diagnostics
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US10936415B2 (en) * 2019-06-28 2021-03-02 Western Digital Technologies, Inc. Error correction scheme in flash memory
CN113050874A (zh) * 2019-12-26 2021-06-29 华为技术有限公司 一种内存设置方法以及装置
KR20210141156A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
US11593197B2 (en) * 2020-12-23 2023-02-28 Samsung Electronics Co., Ltd. Storage device with data quality metric and selectable data recovery scheme
US11722151B2 (en) * 2021-08-09 2023-08-08 Micron Technology, Inc. Bit flipping decoder based on soft information
US11777522B1 (en) 2022-03-28 2023-10-03 Micron Technology, Inc. Bit flipping decoder with dynamic bit flipping criteria

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060039196A1 (en) * 2003-10-03 2006-02-23 Gorobets Sergey A Corrected data storage and handling methods
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
KR20110127730A (ko) * 2009-03-31 2011-11-25 인텔 코포레이션 온다이 시스템 패브릭 블록의 제어 장치, 방법 및 시스템
KR20130084682A (ko) * 2010-11-02 2013-07-25 마이크론 테크놀로지, 인크. 카피백 동작
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028213B2 (en) * 2001-09-28 2006-04-11 Hewlett-Packard Development Company, L.P. Error indication in a raid memory system
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7490263B2 (en) * 2006-01-17 2009-02-10 Allen King Apparatus, system, and method for a storage device's enforcing write recovery of erroneous data
US20070268905A1 (en) * 2006-05-18 2007-11-22 Sigmatel, Inc. Non-volatile memory error correction system and method
CN102272730B (zh) * 2008-10-09 2017-05-24 美光科技公司 经虚拟化错误校正码nand
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US8595411B2 (en) * 2009-12-30 2013-11-26 Sandisk Technologies Inc. Method and controller for performing a sequence of commands
KR101778782B1 (ko) * 2011-04-08 2017-09-27 삼성전자주식회사 데이터 저장 장치 및 그것의 동작 방법
US8589761B2 (en) * 2011-05-31 2013-11-19 Micron Technology, Inc. Apparatus and methods for providing data integrity
US9086983B2 (en) * 2011-05-31 2015-07-21 Micron Technology, Inc. Apparatus and methods for providing data integrity
US20130304970A1 (en) * 2012-04-20 2013-11-14 Stec, Inc. Systems and methods for providing high performance redundant array of independent disks in a solid-state device
KR20130130484A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 읽기 카운터 로직을 포함하는 플래시 메모리 시스템
US8959407B2 (en) * 2012-11-28 2015-02-17 Intel Corporation Scaling factors for hard decision reads of codewords distributed across die
US9021339B2 (en) * 2012-11-29 2015-04-28 Western Digital Technologies, Inc. Data reliability schemes for data storage systems
US9110829B2 (en) 2012-11-30 2015-08-18 Taiwan Semiconductor Manufacturing Co. Ltd. MRAM smart bit write algorithm with error correction parity bits
JP2015018451A (ja) * 2013-07-11 2015-01-29 株式会社東芝 メモリコントローラ、記憶装置およびメモリ制御方法
US10073731B2 (en) * 2013-11-27 2018-09-11 Intel Corporation Error correction in memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060039196A1 (en) * 2003-10-03 2006-02-23 Gorobets Sergey A Corrected data storage and handling methods
KR20110127730A (ko) * 2009-03-31 2011-11-25 인텔 코포레이션 온다이 시스템 패브릭 블록의 제어 장치, 방법 및 시스템
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
KR20130084682A (ko) * 2010-11-02 2013-07-25 마이크론 테크놀로지, 인크. 카피백 동작
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021011414A1 (en) * 2019-07-12 2021-01-21 Micron Technology, Inc. Recovery management of retired super management units
US11183267B2 (en) 2019-07-12 2021-11-23 Micron Technology, Inc. Recovery management of retired super management units
US11929138B2 (en) 2019-07-12 2024-03-12 Micron Technology, Inc. Recovery management of retired super management units

Also Published As

Publication number Publication date
TW201618119A (zh) 2016-05-16
TWI587308B (zh) 2017-06-11
WO2016048495A1 (en) 2016-03-31
US9652321B2 (en) 2017-05-16
US20160085621A1 (en) 2016-03-24
CN106663472B (zh) 2021-08-27
KR102242872B1 (ko) 2021-04-21
CN106663472A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
KR102242872B1 (ko) 비휘발성 메모리 내의 복구 알고리즘
KR101767018B1 (ko) 비휘발성 메모리에서의 오류 정정
KR101730306B1 (ko) 메모리에서의 오류 정정
CN106575346B (zh) 存储器中的加密完整性校验
JP7276742B2 (ja) メモリエラーを訂正するための共有パリティチェック
US9411683B2 (en) Error correction in memory
KR102190683B1 (ko) 메모리 데이터 에러 정정 방법
US10572339B2 (en) Memory latency management
KR101720676B1 (ko) 대용량 저장소 디바이스들을 관리하기 위한 장치 및 방법
US20160378594A1 (en) Method and apparatus to decode low density parity codes
US20160179611A1 (en) Low overhead error checking and correction apparatus and method
US8964495B2 (en) Memory operation upon failure of one of two paired memory devices
US10579470B1 (en) Address failure detection for memory devices having inline storage configurations
JP2010140132A (ja) メモリシステム及びメモリコントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant