KR20170019557A - 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법 Download PDF

Info

Publication number
KR20170019557A
KR20170019557A KR1020150113397A KR20150113397A KR20170019557A KR 20170019557 A KR20170019557 A KR 20170019557A KR 1020150113397 A KR1020150113397 A KR 1020150113397A KR 20150113397 A KR20150113397 A KR 20150113397A KR 20170019557 A KR20170019557 A KR 20170019557A
Authority
KR
South Korea
Prior art keywords
storage
instance
storage device
application instance
application
Prior art date
Application number
KR1020150113397A
Other languages
English (en)
Other versions
KR102396435B1 (ko
Inventor
구본철
배덕호
윤종현
이진영
조인순
권문상
윤성호
조상연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150113397A priority Critical patent/KR102396435B1/ko
Priority to US15/156,855 priority patent/US10810016B2/en
Publication of KR20170019557A publication Critical patent/KR20170019557A/ko
Application granted granted Critical
Publication of KR102396435B1 publication Critical patent/KR102396435B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/547—Remote procedure calls [RPC]; Web services
    • G06F9/548—Object oriented; Remote method invocation [RMI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4428—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법에 관한 것이다. 본 발명의 동작 방법은, 스토리지 장치 내에 생성되는 스토리지 인스턴스에 기반하여 상기 스토리지 장치에 어플리케이션 인스턴스를 생성하는 단계, 그리고 스토리지 장치를 이용하여 상기 어플리케이션 인스턴스를 실행하는 단계를 포함한다.

Description

불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법{OPERATING METHOD OF COMPUTING DEVICE COMPRISING STORAGE DEVICE INCLUDING NONVOLATILE MEMORY DEVICE, BUFFER MEMORY AND CONTROLLER}
본 발명은 반도체 회로에 관한 것으로, 더 상세하게는 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법에 관한 것이다.
스토리지 장치는 외부의 호스트 장치로부터 전달되는 데이터를 저장하도록 구성된다. 통상적으로, 스토리지 장치는 호스트 장치의 슬레이브로 동작하며, 스토리지 장치를 제어하기 위한 동작들 외에 별도의 동작을 수행하지 않는다.
데이터 센터는 어플리케이션 서버, 데이터베이스 서버 및 캐시 서버를 포함한다. 어플리케이션 서버는 외부의 클라이언트 장치들로부터 수신되는 요청들에 응답하여 데이터베이스 서버 및 캐시 서버를 액세스하도록 구성된다. 데이터베이스 서버 및 캐시 서버는 다양한 형태의 데이터를 저장하도록 구성된다. 데이터베이스 서버 또는 캐시 서버는 복수의 스토리지 장치들을 포함한다.
네트워크 기반의 통신이 확대되면서, 데이터 센터의 처리 속도 및 처리량이 증대될 것이 요구되고 있다. 그러나, 어플리케이션 서버, 데이터베이스 서버 및 캐시 서버를 증설하는 것은 매우 높은 비용을 필요로 한다. 따라서, 매우 높은 비용을 필요로 하는 서버의 증설을 회피하면서, 데이터 센터의 처리 속도 및 처리량을 향상시킬 수 있는 장치 또는 방법이 요구되고 있다.
본 발명의 목적은 향상된 처리 속도 및 처리량을 갖는 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법을 제공하는 데에 있다.
불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 본 발명의 실시 예에 따른 컴퓨팅 장치의 동작 방법은, 스토리지 장치 내에 생성되는 스토리지 인스턴스에 기반하여 상기 스토리지 장치 내에 어플리케이션 인스턴스를 생성하는 단계, 그리고 스토리지 장치를 이용하여 상기 어플리케이션 인스턴스를 실행하는 단계를 포함한다.
불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 본 발명의 실시 예에 따른 컴퓨팅 장치의 동작 방법은, 스토리지 장치 내에 생성되는 객체 인스턴스에 기반하여 상기 스토리지 장치 내에 어플리케이션 인스턴스를 생성하는 단계, 스토리지 장치를 이용하여 어플리케이션 인스턴스를 실행하는 단계, 액세스 허용된 논리 어드레스들의 범위를 스토리지 장치의 어플리케이션 인스턴스에 전송하는 단계, 그리고 스토리지 장치의 어플리케이션 인스턴스가 액세스 허용된 논리 어드레스들의 범위에 기반하여 불휘발성 메모리 장치를 액세스하는 단계를 포함한다.
본 발명의 실시 예들에 따르면, 스토리지 장치에서 스토리지 인스턴스를 포함하는 객체 어플리케이션이 구동된다. 따라서, 호스트 장치의 작업 부하(task load)가 스토리지 장치에 분산될 수 있으며, 향상된 처리 속도 및 처리량을 갖는 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 컴퓨팅 장치의 동작 방법을 보여주는 순서도이다.
도 5 및 도 6은 스토리지 장치가 초기화된 후에, 스토리지 장치에서 어플리케이션 인스턴스를 생성하는 방법 및 실행하는 방법을 보여주는 순서도들이다.
도 7 내지 도 9는 도 5 및 도 6의 방법에 따라 스토리지 장치에서 어플리케이션 인스턴스가 생성되는 과정을 보여준다.
도 10은 호스트 어플리케이션 인스턴스 및 어플리케이션 인스턴스가 통신하는 예를 보여준다.
도 11 및 도 12는 스토리지 인스턴스들의 사이에 포트 큐가 배치되는 예들을 보여주는 블록도들이다.
도 13은 파일을 생성하고 액세스하는 방법을 보여주는 블록도이다.
도 14는 어플리케이션 인스턴스가 불휘발성 메모리 장치 또는 버퍼 메모리를 액세스하기 위한 조건을 보여주는 블록도이다.
도 15는 호스트 장치가 어플리케이션 클래스의 프로그래밍을 지원하는 예를 보여준다.
도 16은 도 1의 컴퓨팅 장치의 응용 예를 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 컨트롤러를 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 블록을 보여주는 회로도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명의 간결한 설명을 위하여 몇몇 용어들의 의미가 정의된다. 클래스(class)는 서로 다른 특성들을 갖는 인스턴스들(instances)을 생성하는데에 사용되는 프로그램-코드-템플릿(program-code template)을 의미한다. 클래스는 통상적으로 객체(object)와 연관된 것으로 해석될 수 있다. 어플리케이션 클래스(application class)는 통상적으로 어플리케이션과 연관된 것으로 해석될 수 있다. 그러나, 상황에 따라 클래스는 어플리케이션 또는 객체와 연관된 것으로 해석될 수 있으며, 어플리케이션 클래스는 어플리케이션 또는 객체와 연관된 것으로 해석될 수 있다. 어플리케이션을 하나 또는 그 이상의 객체들이 조직화되어 형성될 수 있다.
스토리지 클래스(storage class) 또는 스토리지 어플리케이션 클래스는 스토리지 장치에 적합하도록 설계되었으며, 스토리지 장치에서 구동되는 프로그램-코드-템플릿을 의미한다. 호스트 클래스 또는 호스트 어플리케이션 클래스는 스토리지 장치를 액세스하는 호스트 장치에 적합하도록 설계되었으며, 호스트 장치에서 구동되는 프로그램-코드-템플릿을 의미한다.
인스턴스(instance)는 클래스로부터 생성된다. 하나의 클래스로부터 복수의 인스턴스들이 생성될 수 있다. 하나의 클래스로부터 생성되는 인스턴스들은 특성, 변수, 기능 등의 측면에서 서로 다를 수 있다. 인스턴스는 실시간으로 동작하며, 클래스로부터 상속된 특질들(features)에 따라, 또는 아규먼트(argument)를 통해 입력되는 특질들(features)에 따라 기능할 수 있다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치(10)를 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 장치(10)는 스토리지 장치(100) 및 호스트 장치(200)를 포함한다.
스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 데이터를 저장할 수 있다. 예를 들어, 스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 쓰기, 읽기 및 소거를 수행할 수 있다. 또한, 스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 어플리케이션을 구동할 수 있다. 예를 들어, 스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 적어도 하나의 스토리지 인스턴스를 포함하는 적어도 하나의 스토리지 어플리케이션 인스턴스를 구동할 수 있다. 스토리지 장치(100)는 스토리지 어플리케이션 인스턴스에 기반하여, 호스트 장치(200)로부터 요청되는 작업을 수행할 수 있다. 즉, 스토리지 장치(100)는 호스트 장치(200)의 작업 부하(task load)를 분담하여 처리할 수 있다.
호스트 장치(200)는 스토리지 장치(100)를 액세스할 수 있다. 호스트 장치(200)는 스토리지 어플리케이션 인스턴스를 생성하도록 스토리지 장치(100)를 제어할 수 있다. 예를 들어, 호스트 장치(200)는 스토리지 장치(100)와 연관된 호스트 어플리케이션 인스턴스를 구동할 수 있다. 호스트 어플리케이션 인스턴스는 스토리지 어플리케이션 인스턴스와 연계하여 동작할 수 있다. 호스트 어플리케이션 인스턴스는 스토리지 어플리케이션 인스턴스에 작업(task)을 할당하고, 스토리지 어플리케이션 인스턴스로부터 작업(task)의 결과를 수신할 수 있다. 즉, 호스트 장치(200)는 호스트 어플리케이션 인스턴스 및 스토리지 어플리케이션 인스턴스를 통해 작업 부하를 스토리지 장치(100)와 분담할 수 있다. 이하에서, 호스트 장치(200)는 호스트 장치(200) 자체 또는 호스트 장치(200)에서 실행되는 호스트 어플리케이션 인스턴스를 가리키는 것으로 해석된다.
스토리지 장치(100)는 불휘발성 메모리 장치(110), 컨트롤러(120) 그리고 버퍼 메모리(130)를 포함한다. 불휘발성 메모리 장치(110)는 스토리지 런타임(RT), 펌웨어(FW), 그리고 모듈(MOD)을 저장할 수 있다.
스토리지 런타임(RT)은 컨트롤러(120)에 의해 로드되어 스토리지 장치(100)를 관리할 수 있다. 예를 들어, 스토리지 런타임(RT)은 컨트롤러(120)에 의해 버퍼 메모리(130) 또는 컨트롤러(120)의 내부 메모리에 로드될 수 있다. 로드된 스토리지 런타임(RT)은 컨트롤러(120)에 의해 실행될 수 있다. 스토리지 런타임(RT)은 스토리지 장치(100)의 리소스(resource)를 관리하며, 쓰레드(thread)를 관리할 수 있다.
펌웨어(FW)는 메모리 컨트롤러(120)에 의해 로드되어 불휘발성 메모리 장치(110)에 대한 액세스를 관리할 수 있다. 예를 들어, 펌웨어(FW)는 컨트롤러(120)에 의해 버퍼 메모리(130) 또는 컨트롤러(120)의 내부 메모리에 로드될 수 있다. 로드된 펌웨어(FW)는 컨트롤러(120)에 의해 실행될 수 있다. 펌웨어(FW)는 불휘발성 메모리 장치(110)에 대한 쓰기, 읽기 및 소거를 제어할 수 있다. 펌웨어(FW)는 불휘발성 메모리 장치(110)에 대한 쓰기 정책, 읽기 정책 및 소거 정책을 관리할 수 있다. 펌웨어(FW)는 가비지 컬렉션(garbage collection), 웨어 레벨링(wear leveling) 등과 같은 불휘발성 메모리 장치(110)를 관리하기 위한 배경 동작들을 제어할 수 있다.
모듈(MOD)은 메모리 컨트롤러(120)에 의해 로드되어 클래스를 제공할 수 있다. 예를 들어, 모듈(MOD)은 스토리지 클래스 또는 스토리지 어플리케이션 클래스를 포함하는 바이너리 모듈을 포함할 수 있다. 예시적으로, 불휘발성 메모리 장치(110)에 둘 이상의 모듈들이 제공될 수 있다.
불휘발성 메모리 장치(110)는 컨트롤러(120)의 제어에 따라 쓰기, 읽기 및 소거를 수행할 수 있다. 불휘발성 메모리 장치(110)는 입출력 채널을 통해 컨트롤러(120)로부터 커맨드 및 어드레스를 수신할 수 있다. 불휘발성 메모리 장치(110)는 입출력 채널을 통해 컨트롤러(120)와 데이터를 교환할 수 있다.
불휘발성 메모리 장치(110)는 제어 채널을 통해 컨트롤러(120)와 제어 신호를 교환할 수 있다. 예를 들어, 불휘발성 메모리 장치(110)는 불휘발성 메모리 장치(110)의 복수의 불휘발성 메모리 칩들 중 적어도 하나의 불휘발성 메모리 칩을 선택하는 칩 인에이블 신호(/CE), 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 신호가 커맨드임을 가리키는 커맨드 래치 인에이블 신호(CLE), 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 신호가 어드레스임을 가리키는 어드레스 래치 인에이블 신호(ALE), 읽기 시에 컨트롤러(120)에 의해 생성되며 주기적으로 토글되어 타이밍을 맞추는 데에 사용되는 읽기 인에이블 신호(/RE), 커맨드 또는 어드레스가 전송될 때에 컨트롤러(120)에 의해 활성화되는 쓰기 인에이블 신호(/WE), 전원이 변화할 때에 의도하지 않은 쓰기 또는 소거를 방지하기 위해 컨트롤러(120)에 의해 활성화되는 쓰기 방지 신호(/WP), 쓰기 시에 컨트롤러(120)에 의해 생성되며 주기적으로 토글되어 입출력 채널을 통해 전달되는 데이터의 싱크를 맞추는 데에 사용되는 데이터 스트로브 신호(DQS)를 컨트롤러(120)로부터 수신할 수 있다. 예를 들어, 불휘발성 메모리 장치(110)는 불휘발성 메모리 장치(110)가 프로그램, 소거 또는 읽기 동작을 수행중인지를 가리키는 레디 및 비지 신호(R/nB), 불휘발성 메모리 장치(110)에 의해 읽기 인에이블 신호(/RE)로부터 생성되며 주기적으로 토글되어 데이터의 출력 싱크를 맞추는 데에 사용되는 데이터 스트로브 신호(DQS)를 컨트롤러(120)로 출력할 수 있다.
불휘발성 메모리 장치(110)는 플래시 메모리를 포함할 수 있다. 그러나, 불휘발성 메모리 장치(110)는 플래시 메모리를 포함하는 것으로 한정되지 않는다. 불휘발성 메모리 장치(110)는 PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FeRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리 장치들 중 적어도 하나를 포함할 수 있다.
컨트롤러(120)는 불휘발성 메모리 장치(110)를 제어하도록 구성된다. 예를 들어, 컨트롤러(120)는 불휘발성 메모리 장치(110)가 쓰기, 읽기 또는 소거를 수행하도록 입출력 채널 및 제어 채널을 통해 불휘발성 메모리 장치(110)를 제어할 수 있다.
컨트롤러(120)는 외부의 호스트 장치(미도시)의 제어에 따라 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 컨트롤러(120)는 불휘발성 메모리 장치(110)와 통신하는 포맷과 다른 포맷에 따라 외부의 호스트 장치와 통신할 수 있다. 컨트롤러(120)가 불휘발성 메모리 장치(110)와 통신하는 데이터의 단위는 외부의 호스트 장치와 통신하는 데이터의 단위와 다를 수 있다.
버퍼 메모리(130)는 DRAM (Dynamic RAM), SRAM (Static RAM), SDRAM (Synchronous DRAM), PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FeRAM (Ferroelectric RAM) 등과 같은 다양한 랜덤 액세스 메모리 장치들 중 적어도 하나를 포함할 수 있다.
불휘발성 메모리 장치(110)는 복수의 불휘발성 메모리 칩들을 포함할 수 있다. 예시적으로, 컨트롤러(120) 및 불휘발성 메모리 칩들은 채널 및 웨이(way)에 기반하여 서로 연결될 수 있다. 하나의 채널은 하나의 데이터 채널 및 하나의 제어 채널을 포함할 수 있다. 하나의 데이터 채널은 8개의 데이터 라인들을 포함할 수 있다. 하나의 제어 채널은 상술된 칩 인에이블 신호(/CE), 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 읽기 인에이블 신호(/RE), 쓰기 인에이블 신호(/WE), 쓰기 방지 신호(/WP), 그리고 레디 및 비지 신호(R/nB)를 전송하는 제어 라인들을 포함할 수 있다.
하나의 채널에 연결된 불휘발성 메모리 칩들은 웨이를 형성할 수 있다. 하나의 채널에 n개의 불휘발성 메모리 칩들이 연결되면, n-웨이(n-way)를 형성할 수 있다. 하나의 웨이에 속한 불휘발성 메모리 칩들은 데이터 라인들, 그리고 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 읽기 인에이블 신호(/RE), 쓰기 인에이블 신호(/WE), 그리고 쓰기 방지 신호(/WP)를 전송하는 제어 라인들을 공유할 수 있다. 하나의 웨이에 속한 불휘발성 메모리 칩들 각각은 칩 인에이블 신호(/CE), 그리고 레디 및 비지 신호(R/nB)를 전송하는 전용의 제어 라인들을 통해 컨트롤러(120)와 통신할 수 있다.
컨트롤러(120)는 하나의 채널에 연결된 n-웨이의 불휘발성 메모리 칩들을 교대로 액세스할 수 있다. 컨트롤러(120)는 서로 다른 채널들에 연결된 불휘발성 메모리 칩들을 독립적으로 액세스할 수 있다. 컨트롤러(120)는 서로 다른 채널에 연결된 불휘발성 메모리 칩들을 교대로 또는 동시에 액세스할 수 있다.
예시적으로, 불휘발성 메모리 칩들은 와이드IO (Wide IO) 형태로 컨트롤러(120)와 연결될 수 있다. 예를 들어, 서로 다른 채널들에 연결된 불휘발성 메모리 칩들이 하나의 칩 인에이블 신호(/CE)의 제어 라인을 공유할 수 있다. 하나의 칩 인에이블 신호(/CE)의 제어 라인을 공유하는 불휘발성 메모리 칩들은 동시에 액세스될 수 있다. 서로 다른 채널들의 데이터 라인들이 동시에 사용되므로, 넓은 입출력 대역폭이 달성될 수 있다.
스토리지 장치(100)는 솔리드 스테이트 드라이브(SSD, Solid State Drive) 또는 하드 디스크 드라이브(HDD, Hard Disk Drive)를 포함할 수 있다. 스토리지 장치(100)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), USB (Universal Serial Bus) 메모리 카드, 유니버설 플래시 스토리지(UFS) 등과 같은 메모리 카드들을 포함할 수 있다. 스토리지 장치(100)는 eMMC (embedded MultiMedia Card), UFS, PPN (Perfect Page NAND) 등과 같은 실장형 메모리를 포함할 수 있다.
호스트 장치(200)는 프로세서(210) 및 메인 메모리(220)를 포함한다. 프로세서(210)는 컴퓨팅 장치(10)의 리소스를 관리하고, 컴퓨팅 장치(10)의 제반 동작을 제어할 수 있다. 프로세서(210)는 호스트 장치(200)의 운영 체제 및 다양한 호스트 어플리케이션 인스턴스들을 실행할 수 있다. 프로세서(210)는 메인 메모리(220)를 다양한 기능들을 수행하기 위한 동작 메모리로 사용할 수 있다.
컴퓨팅 장치(10)는 어플리케이션 서버, 데이터베이스 서버, 또는 캐시 서버에 실장되는 서버 랙(server rack), 서버 보드(server board), 서버 박스(server box) 등을 형성할 수 있다.
도 2는 본 발명의 실시 예에 따른 컴퓨팅 장치(10)의 동작 방법을 보여주는 순서도이다. 도 1 및 도 2를 참조하면, S110 단계에서, 스토리지 장치(100) 내에서 생성되는 스토리지 인스턴스들에 기반하여 어플리케이션 인스턴스(또는 스토리지 어플리케이션 인스턴스)가 생성된다.
S120 단계에서, 스토리지 장치(100)를 이용하여 어플리케이션 인스턴스(또는 스토리지 어플리케이션 인스턴스)가 실행된다.
스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 스토리지 인스턴스들을 조직화하여 어플리케이션 인스턴스(또는 스토리지 어플리케이션 인스턴스)를 구동할 수 있다. 즉, 스토리지 장치(100)는 호스트 장치(200)의 작업 부하(task load)를 어플리케이션 인스턴스(또는 스토리지 어플리케이션 인스턴스)를 통해 분담할 수 있다.
도 3은 스토리지 장치(100)가 초기화되는 예를 보여주는 순서도이다. 도 1 및 도 3을 참조하면, S210 단계에서, 스토리지 장치(100)에서 파워-온 초기화가 수행된다. 예를 들어, 스토리지 장치(100) 내의 다양한 레지스터들이 초기값들로 설정될 수 있다. 예를 들어, 스토리지 장치(100) 내의 다양한 구성 요소들이 테스트 또는 체크될 수 있다.
S220 단계에서, 복수의 파이버들(fibers)을 지원하는 스토리지 런타임(RT)이 로드된다. 예를 들어, 컨트롤러(120)는 스토리지 런타임(RT)을 불휘발성 메모리 장치(110)로부터 로드하고 실행할 수 있다. 스토리지 런타임(RT)은 복수의 파이버들을 지원할 수 있다. 파이버(fiber)는 쓰레드(thread)의 일종으로, 문맥 교환(context switching)의 위치가 고정된 단순화된(simplified) 형태를 가질 수 있다. 예를 들어, 파이버는 병렬적으로(또는 동시에) 처리 가능한 작업(task)의 단위일 수 있다. 그러나, 본 발명의 실시 예에 따른 스토리지 런타임(RT)은 파이버(fiber)를 지원하는 것으로 한정되지 않는다. 스토리지 런타임(RT)은 실시간 문맥 교환을 지원하는 쓰레드를 지원할 수 있다.
S230 단계에서, 스토리지 장치(100)에서 구동되는 스토리지 런타임(RT)의 파이버에 펌웨어(FW)가 로드된다. 컨트롤러(120)는 불휘발성 메모리 장치(120)로부터 펌웨어(FW)를 읽어 스토리지 런타임(RT)의 복수의 파이버들 중 하나에 로드할 수 있다. S240 단계에서, 로드된 펌웨어(FW)는 스토리지 런타임(RT)의 제어에 따라 실행될 수 있다. 이하에서, 스토리지 장치(100)는 스토리지 장치(100) 자체 또는 스토리지 장치(100)에서 실행되는 스토리지 런타임(RT)일 가리키는 것으로 해석된다.
도 4는 도 3의 초기화가 수행된 때에 스토리지 장치(100)의 논리 영역들을 보여주는 블록도이다. 도 4를 참조하면, 스토리지 장치(100)에 대응하는 스토리지 런타임(RT)의 영역 및 호스트 장치(200)에 대응하는 운영 체제(OS)의 영역이 도시되어 있다.
스토리지 런타임(RT)의 영역에서, 제1 파이버(FB1)에 펌웨어(FW)가 로드된다. 펌웨어(FW)는 스토리지 런타임(RT)의 제어에 따라, 불휘발성 메모리 장치(110)에 대한 액세스 정책 및 관리 정책을 제어할 수 있다.
도 5 및 도 6은 스토리지 장치(100)가 초기화된 후에, 스토리지 장치(100)에서 어플리케이션 인스턴스를 생성하는 방법(S110 단계) 및 실행하는 방법(S120 단계)을 보여주는 순서도들이다. 우선 도 4 및 도 5를 참조하면, S310 단계에서, 호스트 장치(200)는 스토리지 장치(100)의 핸들(Handle)을 획득할 수 있다. S310 단계는 S311 단계 및 S313 단계를 포함한다. S313 단계에서, 호스트 장치(200)는 핸들의 획득을 요청하는 제1 요청 및 시그니처(SIG)를 스토리지 장치(100)로 전송한다. 스토리지 장치(100)는 시그니처(SIG)가 미리 정해진 값 또는 패턴에 대응할 때에 또는 시그니처(SIG)를 이용한 인증이 성공한 때에, S313 단계에서 핸들을 허용하는 응답(ACK)을 호스트 장치(200)로 전송할 수 있다.
S320 단계에서, 스토리지 장치(100)는 호스트 장치(200)의 제어에 따라 모듈(MOD)을 로드한다. 예를 들어, 스토리지 장치(100)는 생성될 스토리지 인스턴스에 대응하는 스토리지 클래스를 포함하는 모듈을 로드할 수 있다. S320 단계는 S321 단계 내지 S328 단계를 포함할 수 있다.
S321 단계에서, 호스트 장치(200)는 불휘발성 메모리 장치(110)에 저장된 모듈들(MOD)의 리스트를 요청하는 제2 요청(REQ2)을 스토리지 장치(100)로 전송할 수 있다. S322 단계에서, 스토리지 장치(100)는 응답(ACK) 및/또는 불휘발성 메모리 장치(110)에 저장된 모듈들(MOD)의 모듈 식별자들(MID)을 호스트 장치(200)로 전송한다. S323 단계에서, 호스트 장치(200)는 모듈(MOD)에 대한 정보를 요청하는 제3 요청(REQ3)을 선택된 모듈 식별자(MID)와 함께 스토리지 장치(100)로 전송할 수 있다. S324 단계에서, 스토리지 장치(100)는 응답(ACK), 선택된 모듈 식별자(MID)에 대응하는 모듈 타입(MTYP), 그리고/또는 선택된 모듈 식별자(MID)에 대응하는 모듈(MOD)에 포함된 클래스들의 클래스 이름들(CN)을 호스트 장치(200)로 전송한다. 예를 들어, S323 단계 및 S324 단계는 호스트 장치(200)가 필요로하는 모듈 또는 클래스들이 검출될 때까지 모듈 식별자들(MID)을 순차적으로 선택하며 반복될 수 있다.
호스트 장치(200)가 필요로하는 모듈 또는 필요로하는 클래스들을 포함하는 모듈이 불휘발성 메모리 장치(110)에 저장된 경우, S325 단계 및 S326 단계가 수행된다. S325 단계에서, 호스트 장치(200)는 모듈(MOD)의 로드를 요청하는 제4 요청(REQ4), 모듈(MOD)이 저장된 경로(예를 들어, 폴더)를 가리키는 모듈 경로(MPTH), 그리고/또는 모듈(MOD)이 저장된 논리 어드레스 범위(LBAe)를 스토리지 장치(100)로 전송한다. S326 단계에서, 스토리지 장치(100)는 모듈(MOD)을 로드하고, 응답(ACK) 및 로드된 모듈의 모듈 식별자(MID)를 호스트 장치(200)로 전송할 수 있다.
호스트 장치(200)가 필요로하는 모듈 또는 필요로하는 클래스들을 포함하는 모듈이 불휘발성 메모리 장치(110)에 저장되지 않은 경우, S327 단계 및 S328 단계가 수행된다. S327 단계에서, 호스트 장치(200)는 모듈의 로드를 요청하는 제5 요청(REQ5) 및 로드될 모듈의 모듈 바이너리 데이터(MBIN)를 스토리지 장치(100)로 전송한다. S328 단계에서, 스토리지 장치(100)는 모듈 바이너리 데이터(MBIN)를 새로운 모듈로 로드하고, 로드된 모듈의 모듈 식별자(MID)를 호스트 장치(200)로 전송할 수 있다.
도 4 및 도 6을 참조하면, S330 단계에서, 스토리지 장치(100)에서 어플리케이션 인스턴스(또는 스토리지 어플리케이션 인스턴스)가 생성된다. S330 단계는 S331 단계 및 S333 단계를 포함한다. S331 단계에서, 호스트 장치(200)는 어플리케이션 인스턴스의 생성을 요청하는 제6 요청(REQ6)을 스토리지 장치(100)로 전송한다. S333 단계에서, 스토리지 장치(100)는 어플리케이션 클래스에 기반하여 어플리케이션 인스턴스를 생성하고, 어플리케이션 인스턴스의 어플리케이션 식별자(AID)를 응답(ACK)과 함께 호스트 장치(200)로 전송한다.
스토리지 장치(100)에서 어플리케이션 인스턴스가 생성되는 예가 도 7에 도시되어 있다. 도 7을 참조하면, 호스트 장치(200)의 운영 체제(OS)의 영역에서 실행되는 호스트 어플리케이션 인스턴스(HA)의 요청에 따라, 스토리지 장치(100)의 스토리지 런타임(RT)의 영역에 어플리케이션 인스턴스(SA)가 생성된다. 예시적으로, 생성된 어플리케이션 인스턴스(SA)는 빈(empty) 상태일 수 있다.
도 6 및 도 7을 참조하면, S340 단계에서, 스토리지 장치(100)에서 스토리지 인스턴스가 생성된다. S340 단계는 S341 단계 및 S343 단계를 포함한다. S341 단계에서, 호스트 장치(200)는 스토리지 인스턴스의 생성을 요청하는 제7 요청(REQ7), 스토리지 인스턴스가 속할 어플리케이션 인스턴스의 어플리케이션 식별자(AID), 스토리지 인스턴스에 대응하는 스토리지 클래스가 포함된 모듈의 모듈 식별자(MID), 그리고 스토리지 인스턴스에 대응하는 스토리지 클래스의 클래스 이름(CN)을 스토리지 장치(100)로 전송할 수 있다. 예시적으로, 호스트 장치(200)는 스토리지 인스턴스에 할당될 힙(heap) 또는 스택(stack)의 사이즈에 대한 정보를 스토리지 장치(100)로 더 전송할 수 있다. 호스트 장치(200)는 스토리지 인스턴스의 특성을 조절하는 아규먼트(argument)를 스토리지 장치(100)로 더 전송할 수 있다. 스토리지 장치(100)는 스토리지 인스턴스를 생성하고, 응답(ACK) 및 스토리지 인스턴스의 인스턴스 식별자(ID)를 호스트 장치(200)로 전송할 수 있다. 스토리지 장치(100)는 기본 생성자(default constructor), 이동 생성자(move constructor), 이동 할당 연산자(move-assignment operator)와 같은 이동 시맨틱(move semantic)을 지원할 수 있다. 예시적으로, 둘 이상의 스토리지 인스턴스들이 생성되는 경우, S340 단계가 두 번 이상 반복될 수 있다.
스토리지 장치(100)에서 스토리지 인스턴스가 생성된 예가 도 8에 도시되어 있다. 도 8을 참조하면, 제1 스토리지 인스턴스(SI1)가 생성되어 스토리지 런타임(RT)의 제2 파이버(FB2)에 등록될 수 있다. 제2 스토리지 인스턴스(SI2)가 생성되어 스토리지 런타임(RT)의 제3 파이버(FB3)에 등록될 수 있다. 제3 스토리지 인스턴스(SI3)가 생성되어 스토리지 런타임(RT)의 제4 파이버(FB4)에 등록될 수 있다.
도 6 및 도 8을 참조하면, S350 단계에서, 생성된 스토리지 인스턴스가 검증(probing)될 수 있다. S350 단계는 S351 단계 및 S353 단계를 포함한다. S351 단계에서, 호스트 장치(200)는 검증을 요청하는 제8 요청(REQ8), 검증 대상인 어플리케이션 인스턴스의 어플리케이션 식별자(AID), 그리고 검증 대상인 스토리지 인스턴스의 인스턴스 식별자(ID)를 스토리지 장치(100)로 전송할 수 있다. 스토리지 장치(100)는 검증을 수행하고, 응답(ACK) 및 검증된 스토리지 인스턴스의 상태 정보(STS)를 호스트 장치(200)로 전송할 수 있다. 예시적으로, 호스트 어플리케이션 인스턴스(HA)는 'C++'의 예외 처리(exception handling) 또는 그와 유사한 스킴을 지원할 수 있다. 이때, 생성된 스토리지 인스턴스의 유효성은 트라이-캐치 에러 처리(try-catch error handling) 또는 그와 유사한 알고리즘에 의해 자동으로 검증될 수 있다.
S360 단계에서, 스토리지 장치(100)에서 스토리지 인스턴스들이 연결된다. S360 단계는 S361 단계 내지 S366 단계를 포함한다.
S361 및 S362 단계는 스토리지 인스턴스들이 서로 연결되는 예를 보여준다. S361 단계에서, 호스트 장치(200)는 스토리지 인스턴스들의 연결을 요청하는 제9 요청(REQ9), 출력 포트를 통해 데이터를 출력하는 생성자 인스턴스 식별자(ID_P), 입력 포트를 통해 데이터를 수신하는 소비자 인스턴스 식별자(ID_C), 생성자 인스턴스의 출력 포트 식별자(PID_P), 그리고 소비자 인스턴스의 입력 포트 식별자(PID_C)를 스토리지 장치(100)로 전송할 수 있다. S362 단계에서, 스토리지 장치(100)는 호스트 장치(200)로 응답(ACK)을 전송할 수 있다. 스토리지 장치(100)는 생성자 인스턴스 식별자(ID_P) 및 출력 포트 식별자(PID_P)에 대응하는 출력 포트를 소비자 인스턴스 식별자(ID_C) 및 입력 포트 식별자(PID_C)에 대응하는 입력 포트와 연결할 수 있다. 서로 연결되는 입력 포트 및 출력 포트는 동일한 데이터 타입을 가질 수 있다. 예시적으로, M 개의 생산자 인스턴스들이 N 개의 소비자 인스턴스들과 연결될 수 있다. M 개의 출력 포트들이 N 개의 입력 포트들과 연결될 수 있다. M은 0보다 큰 정수이며, N은 0보다 큰 정수이다.
예시적으로, 각 출력 포트는 선출 방식 또는 분배 방식을 가질 수 있다. 선출 방식에 따르면, 하나의 입력 포트가 하나의 출력 포트에 홀드된 데이터를 페치할 때에, 해당 출력 포트는 다음 데이터를 홀드할 수 있다. 분배 방식에 따르면, 하나의 출력 포트에 홀드된 데이터가 모든 입력 포트들에서 페치될 때가지, 홀드된 데이터가 유지될 수 있다. 출력 포트 및 입력 포트 사이의 데이터 전달 방식은 다양하게 변경 및 응용 가능하며, 상술된 설명에 한정되지 않는다.
S363 단계 및 S364 단계는 스토리지 인스턴스와 호스트 어플리케이션 인스턴스가 연결되는 예를 보여준다. S363 단계에서, 호스트 장치(200)는 호스트 장치(200)와의 연결을 요청하는 제10 요청(REQ10), 호스트 장치(200)와 연결될 스토리지 인스턴스의 인스턴스 식별자(ID), 그리고 스토리지 인스턴스의 포트 식별자(PID)를 스토리지 장치(100)로 전송할 수 있다. S364 단계에서, 스토리지 장치(100)는 호스트 장치와 연결된 스토리지 인스턴스의 포트에 채널 식별자(CID)를 부여하고, 응답(ACK) 및 채널 식별자(CID)를 호스트 장치(200)로 전송할 수 있다. 상술된 바와 같이, 스토리지 인스턴스들 및 호스트 어플리케이션 인스턴스는 M:N 관계로 연결될 수 있다.
S365 단계 및 S366 단계는 어플리케이션 인스턴스들(또는 스토리지 어플리케이션 인스턴스들)이 복수 개 존재할 때에, 어플리케이션 인스턴스들을 서로 연결하는 예를 보여준다. S365 단계에서, 호스트 장치(200)는 어플리케이션 인스턴스들 사이의 연결을 요청하는 제11 요청(REQ11), 데이터를 출력하는 생산자 어플리케이션의 어플리케이션 식별자(AID_P), 데이터를 수신하는 소비자 어플리케이션 인스턴스의 어플리케이션 식별자(AID_C), 데이터를 출력하는 생산자 어플리케이션 인스턴스의 생산자 인스턴스의 인스턴스 식별자(ID_P), 데이터를 수신하는 소비자 어플리케이션 인스턴스의 소비자 인스턴스의 인스턴스 식별자(ID_C), 생산자 인스턴스의 출력 포트 식별자(PID_P), 그리고 소비자 인스턴스의 입력 포트 식별자(PID_C)를 스토리지 장치(100)로 전송할 수 있다. 스토리지 장치(100)는 어플리케이션 인스턴스들 사이에 채널을 형성하고, 채널 식별자(CID)를 부여할 수 있다. S366 단계에서, 스토리지 장치(100)는 응답(ACK) 및 채널 식별자(CID)를 호스트 장치(200)로 전송할 수 있다. 상술된 바와 같이, 어플리케이션 인스턴스들은 M:N 관계로 연결될 수 있다.
스토리지 인스턴스들이 연결된 예가 도 9에 도시되어 있다. 도 9를 참조하면, 제1 스토리지 인스턴스(SI1)의 출력 포트는 제3 스토리지 인스턴스(SI3)의 입력 포트와 연결된다. 제3 스토리지 인스턴스(SI3)의 출력 포트는 제2 스토리지 인스턴스(SI2)의 입력 포트와 연결된다. 제2 스토리지 인스턴스(SI2)의 출력 포트는 호스트 어플리케이션 인스턴스(HA)와 연결된다. 예시적으로, 제1 스토리지 인스턴스(SI1)의 입력 포트는 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)로부터 데이터를 읽는 파일 관리 인스턴스(미도시)와 연결될 수 있다. 즉, 제1 스토리지 인스턴스(SI1)는 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)로부터 읽히는 데이터를 입력으로 수신할 수 있다.
도 6 및 도 9를 참조하면, S370 단계에서, 생성된 어플리케이션 인스턴스가 실행된다. S370 단계는 도 2의 S120 단계에 대응할 수 있다. S370 단계는 S371 단계 및 S373 단계를 포함한다. S371 단계에서, 호스트 장치(200)는 어플리케이션 인스턴스의 실행을 요청하는 제12 요청(REQ12) 및 어플리케이션 식별자(AID)를 스토리지 장치(100)로 전송할 수 있다. 스토리지 장치(100)는 호스트 장치(200)로 응답(ACK)을 전송하고, 어플리케이션 인스턴스를 실행할 수 있다.
예시적으로, 제1 스토리지 인스턴스(SI1)는 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)에 저장된 텍스트 데이터를 라인 단위로 읽고, 각 라인에 속한 워드들을 분해하고 각 워드에 '1'의 토큰(token)을 삽입하고, 워드와 토큰의 페어들을 출력하는 매퍼(mapper)일 수 있다. 제3 스토리지 인스턴스(SI3)는 워드와 토큰의 페어들 중에서 동일한 워드를 갖는 페어들을 그룹화하고 그룹들을 출력하는 셔플러(shuffler)일 수 있다. 각 그룹은 하나의 워드 및 해당 워드로 그룹화된 페어들의 토큰들을 포함할 수 있다. 제2 스토리지 인스턴스(SI2)는 각 그룹에 속한 토큰들의 합을 계산하고, 워드 및 계산된 합의 페어들을 출력하는 리듀서(reducer)일 수 있다. 즉, 어플리케이션 인스턴스(SA)는 호스트 어플리케이션 인스턴스(HA)에 의해 지정된 파일 또는 지정된 어드레스 범위에서, 각 워드들이 사용된 횟수를 카운트하는 워드 카운터로 동작할 수 있다.
상술된 예와 같이, 스토리지 장치(100)에서 스토리지 런타임(RT) 및 스토리지 인스턴스들(SI1~SI3)이 구동되면, 스토리지 장치(100)가 어플리케이션 인스턴스에 의해 조직화된 작업을 수행하므로, 스토리지 장치(100)가 작업 부하(task load)를 분담할 수 있다.
예시적으로, 어플리케이션 인스턴스가 작업을 수행하는 동안, 어플리케이션 인스턴스에 대한 액세스는 거부(block)될 수 있다. 예를 들어, 호스트 장치(200)가 어플리케이션 식별자 및 요청을 스토리지 장치(100)에 전송하면, 스토리지 장치(100)는 해당 어플리케이션 인스턴스가 작업을 수행중임을 가리키는 코드 및 응답(ACK)을 호스트 장치(200)로 전송할 수 있다.
예시적으로, 호스트 장치(200)가 어플리케이션 인스턴스의 파괴자(destructor)를 호출하는 경우, 어플리케이션 인스턴스는 작업을 수행중인 지에 관계없이 종료될 수 있다.
예시적으로, 호스트 장치(200)는 스토리지 인스턴스의 언로드(unload) 요청 및 인스턴스 식별자를 전송함으로써, 각 스토리지 인스턴스를 어플리케이션 인스턴스(SA)로부터 언로드할 수 있다.
간결한 설명을 위하여, 호스트 장치(200)에 의해 스토리지 장치(100)에 하나의 어플리케이션 인스턴스가 생성되는 예가 설명되었다. 그러나, 스토리지 장치(100)에 생성되는 어플리케이션 인스턴스의 수는 한정되지 않는다. 예를 들어, 호스트 장치(200)에 의해 스토리지 장치(100)에 복수의 어플리케이션 인스턴스들이 생성되고, 복수의 어플리케이션 인스턴스들이 복수의 파이버들에 로드될 수 있다. 복수의 어플리케이션 인스턴스들은 멀티-쓰레딩에 기반하여 병렬적으로 또는 동시에 처리될 수 있다.
다른 예로서, 둘 이상의 호스트 장치들에 의해 스토리지 장치(100)에 복수의 어플리케이션 인스턴스들이 생성될 수 있다. 즉, 스토리지 장치(100)는 다중 사용자들(multi-users) 또는 다중 호스트 장치들에 요청에 따라 다중 어플리케이션 인스턴스들을 생성하는 기능을 지원할 수 있다.
도 10은 호스트 어플리케이션 인스턴스(SA) 및 어플리케이션 인스턴스(SA)가 통신하는 예를 보여준다. 도 9 및 도 10을 참조하면, 호스트 어플리케이션 인스턴스(HA) 및 어플리케이션 인스턴스(SA)는 각각 통신을 지원하는 채널 관리자들(HCM, RCM)을 포함한다. 채널 관리자들(HCM, RCM)은 직렬화된(serialized) 패킷(SP)을 이용하여 통신할 수 있다.
예를 들어, 제2 스토리지 인스턴스(SI2)가 호스트 어플리케이션 인스턴스(HA)로 데이터를 전송할 때, 제2 스토리지 인스턴스(SI2)는 직렬화(serialization) 함수를 호출하여 직렬화를 수행하고, 직렬화된 정보를 포함하는 직렬화된 패킷(SP)을 채널 관리자들(RCM, HCM)을 통해 호스트 어플리케이션 인스턴스(HA)로 전송할 수 있다. 다른 예로서, 제2 스토리지 인스턴스(SI2)는 직렬화 태그 및 데이터를 채널 관리자(RCM)로 전달할 수 있다. 채널 관리자(RCM)는 직렬화 태그에 응답하여 직렬화를 수행하고, 직렬화된 패킷(SP)을 생성할 수 있다.
예시적으로, 'char', 'int', 'double' 'STL container'와 같은 원시(primitive) 데이터 타입들은 채널 관리자들(HCM, RCM)에서 자동으로 직렬화 및 역-직렬화(de-serialization) 될 수 있다. 따라서, 원시 데이터 타입들을 제외한 사용자 정의 데이터 타입들에 대해 별도로 직렬화'/역-직렬화 함수가 오버라이드(override)될 수 있다.
채널 관리자들(HCM, RCM) 각각은 수신되는 패킷을 저장하는 인커밍 큐(ICQ), 전송될 패킷을 저장하는 아웃고잉 큐(OGQ), 그리고 전송중인 패킷을 저장하는 아웃펜딩 큐(OPQ)를 포함할 수 있다. 예시적으로, 인커밍 큐(ICQ)의 깊이는 아웃고잉 큐(OGQ)의 깊이 및 아웃펜딩 큐(OPQ)의 깊이의 합과 같거나 그보다 클 수 있다.
호스트 어플리케이션 인스턴스(HA)는 채널 관리자(HCM)의 아웃고잉 큐(OGQ)에 직렬화된 패킷(SP)을 인큐(enqueue)하고, 인커밍 큐(ICQ)로부터 직렬화된 패킷(SP)을 디큐(dequeue)할 수 있다. 어플리케이션 인스턴스(SA)는 채널 관리자(RCM)의 아웃고잉 큐(OGQ)이 직렬화된 패킷(SP)을 인큐하고, 인커밍 큐(ICQ)로부터 직렬화된 패킷(SP)을 디큐할 수 있다.
예시적으로 채널 관리자(HCM)는 운영 체제(OS)에 의해 지원될 수 있다. 채널 관리자(RCM)는 스토리지 런타임(RT)에 의해 지원될 수 있다.
도 11 및 도 12는 스토리지 인스턴스들의 사이에 포트 큐(PQ)가 배치되는 예들을 보여주는 블록도들이다. 도 11을 참조하면, 제1 내지 제n 생산자 스토리지 인스턴스들(SI_P1~SI_Pn) 및 하나의 소비자 스토리지 인스턴스(SI_C)가 도시되어 있다. 제1 내지 제n 생산자 스토리지 인스턴스들(SI_P1~SI_Pn) 및 소비자 스토리지 인스턴스(SI_C)의 사이에 포트 큐(PQ)가 제공될 수 있다. 제1 내지 제n 생산자 스토리지 인스턴스들(SI_P1~SI_Pn)은 출력되는 데이터를 포트 큐(PQ)에 인큐할 수 있다. 소비자 스토리지 인스턴스(SI_C)는 포트 큐(PQ)에 등록된 데이터를 디큐할 수 있다.
도 12를 참조하면, 하나의 생산자 스토리지 인스턴스(SI_P) 및 제1 내지 제m 소비자 스토리지 인스턴스들(SI_C1~SI_Cm) 사이에 포트 큐(PQ)가 배치된다. 생산자 스토리지 인스턴스(SI_P)는 출력 데이터를 포트 큐(PQ)에 인큐할 수 있다. 제1 내지 제m 소비자 스토리지 인스턴스들(SI_C1~SI_Cm)은 포트 큐(PQ)에 등록된 데이터를 디큐할 수 있다.
예시적으로, 포트 큐(PQ)에 연결되는 생산자 스토리지 인스턴스들의 수 및 소비자 스토리지 인스턴스들의 수는 한정되지 않는다. 또한, 포트 큐(PQ)의 깊이는 한정되지 않는다.
예시적으로, 포트 큐(PQ)의 위치 및 깊이는 스토리지 인스턴스들을 연결할 때에 호스트 장치(200)에 의해 설정될 수 있다.
도 13은 파일을 생성하고 액세스하는 방법을 보여주는 블록도이다. 도 13을 참조하면, 호스트 어플리케이션 인스턴스(HA)는 파일 클래스에 기반한 파일 인스턴스(HFI)를 호출하여 파일 생성(GEN)을 수행할 수 있다. 어플리케이션 인스턴스(SA)는 파일 클래스에 기반한 파일 인스턴스(RFI)를 호출하여 파일에 대한 읽기(RD), 비동기 읽기(ASRD), 그리고 쓰기(WR)를 수행할 수 있다.
즉, 스토리지 런타임(RT)을 이용하여 파일을 액세스할 때에, 파일의 생성(GEN)은 호스트 어플리케이션 인스턴스(HA), 즉 호스트 장치(200)에서 허용되며, 어플리케이션 인스턴스(SA), 즉 스토리지 장치(100)에서 허용되지 않는다. 반면, 생성된 파일 또는 기존에 존재하는 파일에 대한 읽기(RD), 비동기 읽기(ASRD) 및 쓰기(WR)는 어플리케이션 인스턴스(SA), 즉 스토리지 장치(100)에서 허용되며, 호스트 어플리케이션 인스턴스(HA), 즉 호스트 장치(200)에서 허용되지 않는다.
도 14는 어플리케이션 인스턴스(SA)가 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)를 액세스하기 위한 조건을 보여주는 블록도이다. 도 14를 참조하면, 어플리케이션 인스턴스(SA)는 어드레스, 예를 들어 논리 어드레스를 자체적으로 생성하여 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)를 액세스하는 것이 금지된다. 어플리케이션 인스턴스(SA)는 호스트 어플리케이션 인스턴스(HA)로부터 아규먼트(argument)의 형태로 또는 포트를 통해 수신되는 논리 어드레스 범위(LBA_EXT) 내에서 논리 어드레스를 선택하여 불휘발성 메모리 장치(110) 또는 버퍼 메모리(130)를 액세스하도록 설정된다.
예를 들어, 어플리케이션 인스턴스(SA)가 선택한 논리 어드레스의 데이터가 버퍼 메모리(130)에 저장된 경우, 어플리케이션 인스턴스(SA)는 파일 인스턴스(RFI)를 통해 버퍼 메모리(130)를 액세스할 수 있다. 어플리케이션 인스턴스(SA)가 선택한 논리 어드레스의 데이터가 불휘발성 메모리 장치(110)에 저장된 경우, 어플리케이션 인스턴스(SA)는 파일 인스턴스(RFI)를 통해 불휘발성 메모리 장치(110)를 액세스할 수 있다.
호스트 어플리케이션 인스턴스(HA)는 파일 시스템으로부터 액세스 대상인 논리 어드레스들의 범위(LBA_EXT)를 추출할 수 있다. 호스트 어플리케이션 인스턴스(HA)는 추출된 논리 어드레스들의 범위(LBA_EXT)를 어플리케이션 인스턴스(SA)로 전송할 수 있다.
예시적으로, 파일 인스턴스(HFI)는 운영 체제(OS)에 의해 지원될 수 있다. 예시적으로, 파일 인스턴스(RFI)는 스토리지 런타임(RT)에 의해 지원될 수 있다.
도 15는 호스트 장치(200)가 어플리케이션 클래스(또는 스토리지 어플리케이션 클래스)의 프로그래밍을 지원하는 예를 보여준다. 도 15를 참조하면, 운영 체제(OS)에 의해 에뮬레이션 어플리케이션 인스턴스(EA)가 실행될 수 있다. 에뮬레이션 어플리케이션 인스턴스(EA)는 에뮬레이션된 스토리지 런타임(ERT)을 제공할 수 있다. 에뮬레이션된 스토리지 런타임(ERT)은 제1 내지 제k 파이버들(FB1~~FBk)을 포함할 수 있다. 사용자는 에뮬레이션된 스토리지 런타임(ERT)에서 스토리지 런타임(RT)의 라이브러리를 이용하여 어플리케이션 클래스를 프로그래밍할 수 있다. 프로그래밍된 어플리케이션 클래스는 에뮬레이션된 스토리지 런타임(RT)에서 어플리케이션 인스턴스로 실행되고, 테스트될 수 있다. 프로그래밍된 각 어플리케이션 클래스는 클래스 이름(CN)을 가질 수 있다. 프로그래밍된 어플리케이션 클래스는 바이너리 코드로 변환될 수 있다. 어플리케이션 클래스들의 바이너리 코드들의 집합이 모듈(MOD)을 형성할 수 있다.
도 16은 도 1의 컴퓨팅 장치(10)의 응용 예를 보여주는 블록도이다. 도 16을 참조하면, 컴퓨팅 장치(10')는 스토리지 장치(100') 및 호스트 장치(200)를 포함한다. 도 1의 컴퓨팅 장치(10)와 비교하면, 도 16의 컴퓨팅 장치(10')의 스토리지 장치(100')의 컨트롤러(120')에 하드웨어 가속 회로(ACC)가 제공된다.
하드웨어 가속 회로(ACC)는 특정한 어플리케이션 인스턴스의 기능을 지원하도록 구성될 수 있다. 예를 들어, 하드웨어 가속 회로(ACC)는 워드 카운팅을 지원하도록 구성될 수 있다. 하드웨어 가속 회로(ACC)가 특정한 어플리케이션 인스턴스의 기능을 지원하면, 해당 어플리케이션 인스턴스의 수행 속도가 획기적으로 향상될 수 있다.
도 17은 본 발명의 실시 예에 따른 컨트롤러(120')를 보여주는 블록도이다. 도 16 및 도 17을 참조하면, 컨트롤러(120)는 버스(121), 프로세서(122), RAM (123), 에러 정정 블록(124), 호스트 인터페이스(125), 버퍼 컨트롤 회로(126), 그리고 메모리 인터페이스(127)를 포함한다.
버스(121)는 컨트롤러(120)의 구성 요소들 사이에 채널을 제공하도록 구성된다.
프로세서(122)는 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(122)는 호스트 인터페이스(125)를 통해 외부의 호스트 장치와 통신하고, 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)와 통신하고, 그리고 버퍼 제어 회로(126)를 통해 RAM (130)과 통신할 수 있다. 프로세서(122)는 RAM (123)을 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용하여 스토리지 장치(100)를 제어할 수 있다.
프로세서(122)는 스토리지 런타임(RT)을 구동하도록 구성된다. 프로세서(122)는 스토리지 런타임(RT)을 기반으로, 스토리지 인스턴스들 및 어플리케이션 인스턴스들을 관리할 수 있다. 또한, 프로세서(122)는 스토리지 런타임(RT)을 기반으로 펌웨어를 구동할 수 있다.
RAM (123)은 프로세서(122)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. RAM (123)은 프로세서(122)가 실행하는 코드들 및 명령들을 저장할 수 있다. RAM (123)은 프로세서(122)에 의해 처리되는 데이터를 저장할 수 있다. RAM (123)은 SRAM (Static RAM)을 포함할 수 있다.
에러 정정 블록(124)은 에러 정정을 수행할 수 있다. 에러 정정 블록(124)은 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)에 기입될 데이터에 기반하여 에러 정정 인코딩을 수행할 수 있다. 에러 정정 인코딩된 데이터는 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)로 전달될 수 있다. 에러 정정 블록(124)은 불휘발성 메모리 장치(110)로부터 메모리 인터페이스(127)를 통해 수신되는 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. 예시적으로, 에러 정정 블록(124)은 메모리 인터페이스(127)의 구성 요소로서 메모리 인터페이스(127)에 포함될 수 있다.
호스트 인터페이스(125)는 프로세서(122)의 제어에 따라, 외부의 호스트 장치와 통신하도록 구성된다. 호스트 인터페이스(125)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어 회로(126)는 프로세서(122)의 제어에 따라, 버퍼 메모리(130)를 제어하도록 구성된다. 버퍼 제어 회로(126)는 제1 하드웨어 가속 회로(ACC1)를 포함할 수 있다. 제1 하드웨어 가속 회로(ACC1)는 스토리지 런타임(RT)에 의해 구송되는 특정한 어플리케이션 인스턴스 또는 스토리지 인스턴스를 지원하도록 구성된다. 예를 들어, 제1 하드웨어 가속 회로(ACC1)는 호스트 장치(200)에 의해 지정되어 버퍼 메모리(130)로부터 읽히는 텍스트 데이터에서 라인 단위로 각 워드의 수를 카운트라는 워드 카운팅을 지원할 수 있다.
메모리 인터페이스(127)는 프로세서(122)의 제어에 따라, 불휘발성 메모리 장치(110)와 통신하도록 구성된다. 도 1을 참조하여 설명된 바와 같이, 메모리 인터페이스(127)는 입출력 채널을 통해 커맨드, 어드레스 및 데이터를 불휘발성 메모리 장치(110)와 통신할 수 있다. 메모리 인터페이스(127)는 제어 채널을 통해 제어 신호를 불휘발성 메모리 장치(110)와 통신할 수 있다.
메모리 인터페이스(127)는 제2 하드웨어 가속 회로(ACC2)를 포함할 수 있다. 제2 하드웨어 가속 회로(ACC2)는 스토리지 런타임(RT)에 의해 구송되는 특정한 어플리케이션 인스턴스 또는 스토리지 인스턴스를 지원하도록 구성된다. 예를 들어, 제2 하드웨어 가속 회로(ACC2)는 호스트 장치(200)에 의해 지정되어 불휘발성 메모리 장치(110)로부터 읽히는 텍스트 데이터에서 라인 단위로 각 워드의 수를 카운트라는 워드 카운팅을 지원할 수 있다.
예시적으로, 제1 하드웨어 가속 회로(ACC1)는 버퍼 제어 회로(126)의 내부에 위치하고, 그리고 제2 하드웨어 가속 회로(ACC2)는 메모리 인터페이스(127)의 내부에 위치하는 것으로 설명되었다. 그러나, 하드웨어 가속 회로의 위치는 한정되지 않는다. 예를 들어, 하드웨어 가속 회로는 버스(121)와 통신하는 독립적인 개체로 제공될 수 있다.
예시적으로, 컨트롤러(120)의 버스(121)는 제어 버스 및 데이터 버스로 구분될 수 있다. 데이터 버스는 컨트롤러(120) 내에서 데이터를 전송하고, 제어 버스는 컨트롤러(120) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(125), 버퍼 제어 회로(126), 에러 정정 블록(124) 및 메모리 인터페이스(127)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(125), 프로세서(122), 버퍼 제어 회로(126), RAM (123) 및 메모리 인터페이스(127)에 연결될 수 있다.
예시적으로, 제1 하드웨어 가속 회로(ACC1)와 제2 하드웨어 가속 회로(ACC2)를 제외하면, 도 1의 메모리 컨트롤러(120)는 도 17의 메모리 컨트롤러(120')와 동일한 구조를 갖는다. 따라서, 도 1의 메모리 컨트롤러(120)에 대한 상세한 설명은 생략된다.
상술된 실시 예들에서, 스토리지 런타임(RT), 모듈(MOD) 및 펌웨어(FW)는 불휘발성 메모리 장치(110)에 저장되며, 불휘발성 메모리 장치(110)로부터 로드되는 것으로 설명되었다. 그러나, 본 발명의 기술적 사상은 한정되지 않는다. 예를 들어, 스토리지 런타임(RT), 모듈(MOD) 및 펌웨어(FW) 중 하나 또는 둘 이상의 조합은 컨트롤러(120)의 내부 또는 외부에 제공되는 마스크롬(mask ROM) 또는 EEPROM에 저장되며, 마스크롬 또는 EEPROM으로부터 로드될 수 있다.
도 18은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(110)를 보여주는 블록도이다. 도 1 및 도 18을 참조하면, 불휘발성 메모리 장치(110)는 메모리 셀 어레이(111), 행 디코더 회로(113), 페이지 버퍼 회로(115), 데이터 입출력 회로(117), 그리고 제어 로직 회로(119)를 포함한다.
메모리 셀 어레이(111)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 복수의 메모리 셀들을 포함한다. 각 메모리 블록은 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인들(WL), 그리고 적어도 하나의 스트링 선택 라인(SSL)을 통해 행 디코더 회로(113)에 연결될 수 있다. 각 메모리 블록은 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(115)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 복수의 비트 라인들(BL)에 공통으로 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)의 메모리 셀들은 동일한 구조들을 가질 수 있다.
예시적으로, 복수의 메모리 블록들(BLK1~BLKz) 각각은 소거 동작의 단위일 수 있다. 메모리 셀 어레이(111)의 메모리 셀들은 하나의 메모리 블록의 단위로 소거될 수 있다. 하나의 메모리 블록에 속한 메모리 셀들은 동시에 소거될 수 있다. 다른 예로서, 각 메모리 블록은 복수의 서브 블록들로 분할될 수 있다. 복수의 서브 블록들 각각은 소거 동작의 단위일 수 있다.
예시적으로, 복수의 메모리 블록들(BLK1~BLKz) 각각은 블록 어드레스에 의해 식별되는 물리적 저장 공간을 포함할 수 있다. 복수의 워드 라인들(WL) 각각은 행 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다. 복수의 비트 라인들(BL) 각각은 열 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다.
행 디코더 회로(113)는 복수의 접지 선택 라인들(GSL), 복수의 워드 라인들(WL), 그리고 복수의 스트링 선택 라인들(SSL)을 통해 메모리 셀 어레이(111)에 연결된다. 행 디코더 회로(113)는 제어 로직 회로(119)의 제어에 따라 동작한다. 행 디코더 회로(113)는 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 어드레스를 디코딩하고, 디코딩된 어드레스에 따라 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인들(GSL)에 인가되는 전압들을 제어할 수 있다.
예를 들어, 프로그램 시에, 행 디코더 회로(113)는, 어드레스에 의해 선택된 메모리 블록의 선택된 워드 라인에 프로그램 전압(VGPM)을 인가하고, 선택된 메모리 블록의 비선택된 워드 라인들에 패스 전압(VPASS)을 인가할 수 있다. 읽기 시에, 행 디코더 회로(113)는 어드레스에 의해 선택된 메모리 블록의 선택된 워드 라인에 선택 읽기 전압(VRD)을 인가하고, 선택된 메모리 블록의 비선택된 워드 라인들에 비선택 읽기 전압(VREAD)을 인가할 수 있다. 소거 시에, 행 디코더 회로(113)는 어드레스에 의해 선택된 메모리 블록의 워드 라인들에 소거 전압들(예를 들어, 접지 전압 또는 접지 전압과 유사한 레벨들을 갖는 저전압들)을 인가할 수 있다.
페이지 버퍼 회로(115)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(111)에 연결된다. 페이지 버퍼 회로(115)는 복수의 데이터 라인들(DL)을 통해 데이터 입출력 회로(117)와 연결된다. 페이지 버퍼 회로(115)는 제어 로직 회로(119)의 제어에 따라 동작한다.
프로그램 시에, 페이지 버퍼 회로(115)는 메모리 셀들에 프로그램될 데이터를 저장할 수 있다. 저장된 데이터에 기반하여, 페이지 버퍼 회로(115)는 복수의 비트 라인들(BL)에 전압들을 인가할 수 있다. 예를 들어, 페이지 버퍼 회로(115)는 쓰기 드라이버로 기능할 수 있다. 읽기 시에, 페이지 버퍼 회로(115)는 비트 라인들(BL)의 전압들을 센싱하고, 센싱 결과를 저장할 수 있다. 예를 들어, 페이지 버퍼 회로(115)는 감지 증폭기로 기능할 수 있다.
데이터 입출력 회로(117)는 복수의 데이터 라인들(DL)을 통해 페이지 버퍼 회로(115)와 연결된다. 데이터 입출력 회로(117)는 페이지 버퍼 회로(115)에 의해 읽힌 데이터를 입출력 채널을 통해 컨트롤러(120)로 출력하고, 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 데이터를 페이지 버퍼 회로(115)로 전달할 수 있다.
제어 로직 회로(119)는 컨트롤러(120)로부터 입출력 채널을 통해 커맨드를 수신하고, 제어 채널을 통해 제어 신호를 수신할 수 있다. 제어 로직 회로(119)는 제어 신호에 응답하여 입출력 채널을 통해 수신되는 커맨드를 수신하고, 입출력 채널을 통해 수신되는 어드레스를 행 디코더 회로(113)로 라우팅하고, 그리고 입출력 채널을 통해 수신되는 데이터를 데이터 입출력 회로(117)로 라우팅할 수 있다. 제어 로직 회로(119)는 수신된 커맨드를 디코딩하고, 디코딩된 커맨드에 따라 불휘발성 메모리 장치(110)를 제어할 수 있다.
예시적으로, 읽기 시에, 제어 로직 회로(119)는 컨트롤러(120)로부터 제어 채널을 통해 수신되는 읽기 인에이블 신호(/RE)로부터 데이터 스트로브 신호(DQS)를 생성할 수 있다. 생성된 데이터 스트로브 신호(DQS)는 제어 채널을 통해 컨트롤러(120)로 출력될 수 있다. 쓰기 시에, 제어 로직 회로(119)는 컨트롤러(120)로부터 제어 채널을 통해 데이터 스트로브 신호(DQS)를 수신할 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 블록(BLKa)을 보여주는 회로도이다. 도 19를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS21, CS12~CS22)을 포함한다. 복수의 셀 스트링들(CS11~CS21, CS12~CS22)은 행 방향(row direction) 및 열 방향(column direction)을 따라 배열되어, 행들 및 열들을 형성할 수 있다.
예를 들어, 행 방향(row direction)을 따라 배열된 셀 스트링들(CS11, CS12)은 제1 행을 형성하고, 행 방향(row direction)을 따라 배열된 셀 스트링들(CS21, CS22)은 제2 행을 형성할 수 있다. 열 방향(column direction)을 따라 배열된 셀 스트링들(CS11, CS21)은 제1 열을 형성하고, 열 방향(column direction)을 따라 배열된 셀 스트링들(CS12, CS22)은 제2 열을 형성할 수 있다.
각 셀 스트링은 복수의 셀 트랜지스터들을 포함할 수 있다. 복수의 셀 트랜지스터들은 접지 선택 트랜지스터들(GST), 메모리 셀들(MC1~MC6), 그리고 스트링 선택 트랜지스터들(SSTa, SSTb)을 포함한다. 각 셀 스트링의 접지 선택 트랜지스터들(GST), 메모리 셀들(MC1~MC6), 그리고 스트링 선택 트랜지스터들(SSTa, SSTb)은 셀 스트링들(CS11~CS21, CS12~CS22)이 행들 및 열들을 따라 배열되는 평면(예를 들어, 메모리 블록(BLKa)의 기판 상의 평면)과 수직한 높이 방향으로 적층될 수 있다.
복수의 셀 트랜지스터들은 절연막에 포획된 전하량에 따라 가변하는 문턱 전압들을 갖는 전하 포획형(charge trap type) 트랜지스터들일 수 있다.
최하단의 접지 선택 트랜지스터들(GST)의 소스들은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
복수의 셀 스트링들(CS11~CS21, CS12~CS22)의 접지 선택 트랜지스터들(GST)의 제어 게이트들은 접지 선택 라인들(GSL1, GSL2)에 각각 연결될 수 있다. 예시적으로, 동일한 행의 접지 선택 트랜지스터들은 동일한 접지 선택 라인에 연결되고, 서로 다른 행의 접지 선택 트랜지스터들은 서로 다른 접지 선택 라인들에 연결될 수 있다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 접지 선택 트랜지스터들(GST)은 제1 접지 선택 라인(GSL1)에 연결되고, 제2 행의 셀 스트링들(CS21, CS22)의 접지 선택 트랜지스터들(GST)은 제2 접지 선택 라인(GSL2)에 연결될 수 있다.
기판(또는 접지 선택 트랜지스터들(GST))으로부터 동일한 높이(또는 순서)에 위치한 메모리 셀들의 제어 게이트들은 하나의 워드 라인에 공통으로 연결되고, 서로 다른 높이(또는 순서)에 위치한 메모리 셀들의 제어 게이트들은 서로 다른 워드 라인들(WL1~WL6)에 각각 연결될 수 있다. 예를 들어, 메모리 셀들(MC1)은 워드 라인(WL1)에 공통으로 연결된다. 메모리 셀들(MC2)은 워드 라인(WL2)에 공통으로 연결된다. 메모리 셀들(MC3)은 워드 라인(WL3)에 공통으로 연결된다. 메모리 셀들(MC4)은 워드 라인(WL4)에 공통으로 연결된다. 메모리 셀들(MC5)은 워드 라인(WL5)에 공통으로 연결된다. 메모리 셀들(MC6)은 워드 라인(WL6)에 공통으로 연결된다.
복수의 셀 스트링들(CS11~CS21, CS12~CS22)의 동일한 높이(또는 순서)의 제1 스트링 선택 트랜지스터들(SSTa)에서, 서로 다른 행의 제1 스트링 선택 트랜지스터들(SSTa)의 제어 게이트들은 서로 다른 스트링 선택 라인들(SSL1a~SSL2a)에 각각 연결된다. 예를 들어, 셀 스트링들(CS11, CS12)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)에 공통으로 연결된다. 셀 스트링들(CS21, CS22)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL2a)에 공통으로 연결된다.
복수의 셀 스트링들(CS11~CS21, CS12~CS22)의 동일한 높이(또는 순서)의 제2 스트링 선택 트랜지스터들(SSTb)에서, 서로 다른 행의 제2 스트링 선택 트랜지스터들(SSTb)의 제어 게이트들은 서로 다른 스트링 선택 라인들(SSL1b~SSL2b)에 각각 연결된다. 예를 들어, 셀 스트링들(CS11, CS12)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)에 공통으로 연결된다. 셀 스트링들(CS21, CS22)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL2b)에 공통으로 연결된다.
즉, 서로 다른 행의 셀 스트링들은 서로 다른 스트링 선택 라인들에 연결된다. 동일한 행의 셀 스트링들의 동일한 높이(또는 순서)의 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인에 연결된다. 동일한 행의 셀 스트링들의 서로 다른 높이(또는 순서)의 스트링 선택 트랜지스터들은 서로 다른 스트링 선택 라인들에 연결된다.
예시적으로, 동일한 행의 셀 스트링들의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 스트링 선택 트랜지스터들(SSTa, SSTb)은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다. 제2 행의 샐 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SSTa, SSTb)은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다.
복수의 셀 스트링들(CS11~CS21, CS12~CS22)의 열들은 서로 다른 비트 라인들(BL1, BL2)에 각각 연결된다. 예를 들어, 제1 열의 셀 스트링들(CS11~CS21)의 스트링 선택 트랜지스터들(SSTb)은 비트 라인(BL1)에 공통으로 연결된다. 제2 열의 셀 스트링들(CS12~CS22)의 스트링 선택 트랜지스터들(SST)은 비트 라인(BL2)에 공통으로 연결된다.
셀 스트링들(CS11, CS12)은 제1 플레인을 형성할 수 있다. 셀 스트링들(CS21, CS22)은 제2 플레인을 형성할 수 있다.
메모리 블록(BLKa)에서, 각 플레인의 각 높이의 메모리 셀들은 물리 페이지를 형성할 수 있다. 물리 페이지는 메모리 셀들(MC1~MC6)의 쓰기 및 읽기의 단위일 수 있다. 예를 들어, 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b)에 의해 메모리 블록(BLKa)의 하나의 플레인이 선택될 수 있다. 스트링 선택 라인들(SSL1a, SSL1b)이 턴-온 전압이 공급되고 스트링 선택 라인들(SSL2a, SSL2b)에 턴-오프 전압이 공급될 때, 제1 플레인의 셀 스트링들(CS11, CS12)이 비트 라인들(BL1, BL2)에 연결된다. 즉, 제1 플레인이 선택된다. 스트링 선택 라인들(SSL2a, SSL2b)에 턴-온 전압이 공급되고 스트링 선택 라인들(SSL1a, SSL1B)에 턴-오프 전압이 공급될 때, 제2 플레인의 셀 스트링들(CS21, CS22)이 비트 라인들(BL1, BL2)에 연결된다. 즉, 제2 플레인이 선택된다. 선택된 플레인에서, 워드 라인들(WL1~WL6)에 의해 메모리 셀들(MC)의 하나의 행이 선택될 수 있다. 선택된 행에서, 제2 워드 라인(WL2)에 선택 전압이 인가되고, 나머지 워드 라인들(WL1, WL3~WL6)에 비선택 전압이 인가될 수 있다. 즉, 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b) 및 워드 라인들(WL1~WL6)의 전압들을 조절함으로써, 제2 플레인의 제2 워드 라인(WL2)에 대응하는 물리 페이지가 선택될 수 있다. 선택된 물리 페이지의 메모리 셀들(MC2)에서, 쓰기 또는 읽기가 수행될 수 있다.
메모리 블록(BLKa)에서, 메모리 셀들(MC1~MC6)의 소거는 메모리 블록 단위 또는 서브 블록의 단위로 수행될 수 있다. 메모리 블록 단위로 소거가 수행될 때, 메모리 블록(BLKa)의 모든 메모리 셀들(MC)이 하나의 소거 요청(예를 들어, 외부의 메모리 컨트롤러로부터의 소거 요청)에 따라 동시에 소거될 수 있다. 서브 블록의 단위로 수행될 때, 메모리 블록(BLKa)의 메모리 셀들(MC1~MC6) 중 일부는 하나의 소거 요청(예를 들어, 외부의 메모리 컨트롤러로부터의 소거 요청)에 따라 동시에 소거되고, 나머지 일부는 소거 금지될 수 있다. 소거되는 메모리 셀들(MC)에 연결된 워드 라인에 저전압(예를 들어, 접지 전압 또는 접지 전압과 유사한 레벨을 갖는 저전압)이 공급되고, 소거 금지된 메모리 셀들(MC)에 연결된 워드 라인은 플로팅될 수 있다.
예시적으로, 메모리 블록(BLKa)은 블록 어드레스에 의해 식별되는 물리적 저장 공간을 포함할 수 있다. 워드 라인들(WL1~WL6) 각각은 행 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다. 비트 라인들(BL1, BL2) 각각은 열 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다. 서로 다른 행의 스트링 선택 라인들(SSL1a 및 SSL2a, 또는 SSL1b 및 SSL2b) 각각은 또는 서로 다른 행의 접지 선택 라인들(GSL1 및 GSL2)은 플레인 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다.
도 19에 도시된 메모리 블록(BLKa)은 예시적인 것이다. 본 발명의 기술적 사상은 도 19에 도시된 메모리 블록(BLKa)에 한정되지 않는다. 예를 들어, 셀 스트링들의 행들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 행들의 수가 변경됨에 따라, 셀 스트링들의 행들에 연결되는 스트링 선택 라인들 또는 접지 선택 라인의 수, 그리고 하나의 비트 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 열들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 열들의 수가 변경됨에 따라, 셀 스트링들의 열들에 연결되는 비트 라인들의 수, 그리고 하나의 스트링 선택 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 높이는 증가 또는 감소될 수 있다. 예를 들어, 셀 스트링들 각각에 적층되는 접지 선택 트랜지스터들, 메모리 셀들 또는 스트링 선택 트랜지스터들의 수는 증가 또는 감소될 수 있다.
예시적으로, 하나의 물리 페이지에 속한 메모리 셀들(MC)은 적어도 세 개의 논리 페이지들에 대응할 수 있다. 예를 들어, 하나의 메모리 셀(MC)에 k 개(k는 2보다 큰 양의 정수)의 비트들이 프로그램될 수 있다. 하나의 물리 페이지에 속한 메모리 셀들(MC)에서, 각 메모리 셀(MC)에 프로그램되는 k 개의 비트들은 각각 k 개의 논리 페이지들을 형성할 수 있다.
예를 들어, 하나의 물리 페이지는 블록 어드레스, 행 어드레스, 열 어드레스 및 플레인 어드레스에 의해 식별되는 물리적 저장 공간을 포함한다. 하나의 물리 페이지는 둘 이상의 논리 페이지들을 포함할 수 있다. 논리 페이지들 각각은 물리 페이지의 어드레스에 더하여 논리 페이지들을 식별하는 추가 어드레스(또는 오프셋)에 의해 식별되는 논리적 저장 공간을 포함할 수 있다.
본 발명의 기술적 사상에 따른 일 예로서, 3차원 메모리 어레이가 제공된다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 획일적으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 획일적으로 형성되는 것은, 3차원 어레이의 각 레벨의 레이어들이 3차원 어레이의 하위 레벨의 레이어들 위에 직접 증착됨을 의미한다.
본 발명의 기술적 사상에 따른 일 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들을 포함한다. 적어도 하나의 메모리 셀은 전하 포획 레이어를 포함한다. 각 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 더 포함한다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 획일적으로 형성된다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에서 워드 라인들 또는 비트 라인들이 공유되는 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10; 컴퓨팅 장치 100; 스토리지 장치
110; 불휘발성 메모리 장치 120; 컨트롤러
130; 버퍼 메모리 200; 호스트 장치
210; 프로세서 220; 메인 메모리
RT: 런타임 FW: 펌웨어
MOD: 모듈 FB: 파이버
SI; 스토리지 인스턴스 HA; 호스트 어플리케이션 인스턴스
SA; 스토리지 어플리케이션 인스턴스 HCM, RCM; 채널 관리자
ICQ; 인커밍 큐 OGQ; 아웃고잉 큐
OPQ; 아웃펜딩 큐 PQ; 포트 큐

Claims (10)

  1. 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법에 있어서:
    상기 스토리지 장치 내에 생성되는 스토리지 인스턴스(storage instance)에 기반하여 상기 스토리지 장치 내에 어플리케이션 인스턴스(application instance)를 생성하는 단계; 그리고
    상기 스토리지 장치를 이용하여 상기 어플리케이션 인스턴스를 실행하는 단계를 포함하는 동작 방법.
  2. 제1 항에 있어서,
    상기 어플리케이션 인스턴스를 생성하는 단계는,
    상기 스토리지 인스턴스와 연관된 객체 클래스를 포함하는 바이너리 모듈을 상기 스토리지 장치에 로드하고 모듈 식별자를 할당하는 단계를 포함하는 동작 방법.
  3. 제2 항에 있어서,
    상기 어플리케이션 인스턴스를 생성하는 단계는,
    상기 스토리지 장치에서 빈(empty) 어플리케이션 인스턴스를 생성하고 어플리케이션 식별자를 할당하는 단계를 더 포함하는 동작 방법.
  4. 제3 항에 있어서,
    상기 어플리케이션 인스턴스를 생성하는 단계는,
    상기 스토리지 장치에서 상기 바이너리 모듈로부터 상기 스토리지 인스턴스를 생성하고, 상기 생성된 스토리지 인스턴스 및 객체 식별자를 상기 생성된 어플리케이션 인스턴스에 등록하는 단계를 더 포함하는 동작 방법.
  5. 제1 항에 있어서,
    상기 어플리케이션 인스턴스를 생성하는 단계는,
    상기 스토리지 장치 내에 생성된 둘 이상의 스토리지 인스턴스들을 서로 연결하는 단계를 더 포함하는 동작 방법.
  6. 제5 항에 있어서,
    상기 둘 이상의 스토리지 인스턴스들을 서로 연결하는 단계는,
    적어도 하나의 스토리지 인스턴스의 출력 포트를 적어도 다른 하나의 스토리지 인스턴스의 입력 포트와 연결하는 단계를 포함하는 동작 방법.
  7. 제6 항에 있어서,
    상기 적어도 하나의 스토리지 인스턴스의 입력 포트와 상기 적어도 다른 하나의 스토리지 인스턴스의 출력 포트 사이에 둘 이상의 깊이를 갖는 큐(queue)가 생성되는 동작 방법.
  8. 제5 항에 있어서,
    상기 컴퓨팅 장치는 상기 스토리지 장치를 제어하는 호스트 장치를 더 포함하고,
    상기 어플리케이션 인스턴스를 생성하는 단계는,
    적어도 하나의 스토리지 인스턴스와 상기 호스트 장치를 연결하는 단계를 더 포함하고,
    상기 적어도 하나의 스토리지 인스턴스 및 상기 호스트 장치 사이의 통신은 직렬화된(serialized) 패킷에 기반하여 수행되는 동작 방법.
  9. 제1 항에 있어서,
    상기 컴퓨팅 장치는 상기 스토리지 장치를 제어하는 호스트 장치를 더 포함하고,
    상기 어플리케이션 인스턴스를 실행하는 단계는,
    상기 호스트 장치가 상기 불휘발성 메모리 장치에 저장되는 파일을 생성하는 단계; 그리고
    상기 어플리케이션 인스턴스가 상기 생성된 파일을 액세스하는 단계를 포함하는 동작 방법.
  10. 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법에 있어서:
    상기 스토리지 장치 내에 생성되는 스토리지 인스턴스(storage instance)에 기반하여 상기 스토리지 장치 내에 어플리케이션 인스턴스(application instance)를 생성하는 단계;
    상기 스토리지 장치를 이용하여 상기 어플리케이션 인스턴스를 실행하는 단계;
    액세스 허용된 논리 어드레스들의 범위를 상기 스토리지 장치의 상기 어플리케이션 인스턴스에 전송하는 단계; 그리고
    상기 스토리지 장치의 상기 어플리케이션 인스턴스가 상기 액세스 허용된 논리 어드레스들의 범위에 기반하여 상기 불휘발성 메모리 장치를 액세스하는 단계를 포함하는 동작 방법.
KR1020150113397A 2015-08-11 2015-08-11 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법 KR102396435B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150113397A KR102396435B1 (ko) 2015-08-11 2015-08-11 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법
US15/156,855 US10810016B2 (en) 2015-08-11 2016-05-17 Operating methods of computing devices comprising storage devices including nonvolatile memory devices, buffer memories and controllers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150113397A KR102396435B1 (ko) 2015-08-11 2015-08-11 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170019557A true KR20170019557A (ko) 2017-02-22
KR102396435B1 KR102396435B1 (ko) 2022-05-11

Family

ID=57995766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113397A KR102396435B1 (ko) 2015-08-11 2015-08-11 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법

Country Status (2)

Country Link
US (1) US10810016B2 (ko)
KR (1) KR102396435B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019118251A1 (en) * 2017-12-13 2019-06-20 Micron Technology, Inc. Performance level adjustments in memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658421B1 (en) * 1999-02-22 2003-12-02 International Business Machines Corporation System and method for detecting release-to-release binary compatibility in compiled object code
KR20130019567A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
KR20130084846A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법
KR20150014702A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
KR20150090369A (ko) * 2014-01-28 2015-08-06 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05257664A (ja) * 1991-12-12 1993-10-08 Internatl Business Mach Corp <Ibm> バージョン独立のオブジェクト指向アプリケーション・プログラムを生成するシステム及び方法
US7921240B2 (en) 2004-03-10 2011-04-05 Broadcom Corporation Method and system for supporting hardware acceleration for iSCSI read and write operations and iSCSI chimney
EP1798934A1 (en) 2005-12-13 2007-06-20 Deutsche Thomson-Brandt Gmbh Method and apparatus for organizing nodes in a network
US7600081B2 (en) 2006-01-18 2009-10-06 Marvell World Trade Ltd. Processor architecture having multi-ported memory
US20070234342A1 (en) * 2006-01-25 2007-10-04 Flynn John T Jr System and method for relocating running applications to topologically remotely located computing systems
US7779041B2 (en) * 2007-05-02 2010-08-17 Sap Ag Anonymizing infocube data
US8458129B2 (en) 2008-06-23 2013-06-04 Teradata Us, Inc. Methods and systems for real-time continuous updates
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8452927B2 (en) 2008-01-02 2013-05-28 Sandisk Technologies Inc. Distributed storage service systems and architecture
KR101231054B1 (ko) 2008-12-19 2013-02-07 한국전자통신연구원 전용 하드웨어 엔진이 구비된 하드웨어 가속장치 및 그 방법
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
CN101986305B (zh) 2010-11-01 2013-04-17 华为技术有限公司 一种文件系统的操作方法及一种通信装置
KR101725223B1 (ko) 2011-03-25 2017-04-11 삼성전자 주식회사 저장 장치에서의 데이터 압축 방법
US8838577B2 (en) 2012-07-24 2014-09-16 International Business Machines Corporation Accelerated row decompression
KR101453663B1 (ko) 2013-04-03 2014-10-23 한양대학교 산학협력단 인텔리전트 ssd를 위한 효율적인 외부 정렬 방법 및 저장 장치
US9619167B2 (en) 2013-11-27 2017-04-11 Intel Corporation System and method for computing message digests
US20150242160A1 (en) * 2014-02-26 2015-08-27 Kabushiki Kaisha Toshiba Memory system, control method of memory system, and controller
US9459857B2 (en) * 2015-01-21 2016-10-04 HGST Netherlands B.V. Managing wear of system areas of storage devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658421B1 (en) * 1999-02-22 2003-12-02 International Business Machines Corporation System and method for detecting release-to-release binary compatibility in compiled object code
KR20130019567A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
KR20130084846A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법
KR20150014702A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
KR20150090369A (ko) * 2014-01-28 2015-08-06 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019118251A1 (en) * 2017-12-13 2019-06-20 Micron Technology, Inc. Performance level adjustments in memory devices

Also Published As

Publication number Publication date
US20170046170A1 (en) 2017-02-16
KR102396435B1 (ko) 2022-05-11
US10810016B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US11086518B2 (en) Memory system and operating method thereof
US11287992B2 (en) Controller and storage device including controller and nonvolatile memory devices
US11126602B2 (en) Key-value storage device and operating method thereof
US11573742B2 (en) Dynamic data placement for collision avoidance among concurrent write streams
US10534709B2 (en) Flush command consolidation
US10965751B2 (en) Just a bunch of flash (JBOF) appliance with physical access application program interface (API)
US9799402B2 (en) Nonvolatile memory device and program method thereof
US20200053154A1 (en) Hyper-converged flash array system
CN109471593A (zh) 存储装置及其数据训练方法
US11354057B2 (en) Storage devices, data storage systems and methods of operating storage devices
CN105528299B (zh) 读取命令排程方法以及使用该方法的装置
KR20200145199A (ko) 저장 장치 및 그 동작 방법
US10162568B2 (en) Method for searching matching key of storage device and server system including the same
CN115699180A (zh) 多平面存储器装置中的独立并行平面存取
KR102569177B1 (ko) 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102396435B1 (ko) 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법
KR20220037638A (ko) 맵 캐시를 포함하는 컨트롤러 및 이를 포함하는 메모리 시스템
US12001413B2 (en) Key-value storage device and operating method thereof
US20240184482A1 (en) Storage device, storage controller and operating method of storage controller
US20240193105A1 (en) Computational storage device and method of operating the same
EP4383083A1 (en) Storage device, storage controller and operating method of storage controller
CN110688324B (zh) 固态驱动器及其存储器分配方法
US20220236915A1 (en) Storage devices and methods for operating the devices
KR20160144546A (ko) 스토리지 장치
KR20220092215A (ko) 메모리 컨트롤러를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant