KR20170014926A - Multi level inverter - Google Patents

Multi level inverter Download PDF

Info

Publication number
KR20170014926A
KR20170014926A KR1020150108982A KR20150108982A KR20170014926A KR 20170014926 A KR20170014926 A KR 20170014926A KR 1020150108982 A KR1020150108982 A KR 1020150108982A KR 20150108982 A KR20150108982 A KR 20150108982A KR 20170014926 A KR20170014926 A KR 20170014926A
Authority
KR
South Korea
Prior art keywords
inverter
unit
pwm control
phase
carrier signal
Prior art date
Application number
KR1020150108982A
Other languages
Korean (ko)
Other versions
KR102349359B1 (en
Inventor
오승훈
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020150108982A priority Critical patent/KR102349359B1/en
Publication of KR20170014926A publication Critical patent/KR20170014926A/en
Application granted granted Critical
Publication of KR102349359B1 publication Critical patent/KR102349359B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output

Abstract

The present invention relates to a multilevel inverter. According to an embodiment of the present invention, the multilevel inverter comprises: an inverter unit which has two or more cell units which are serially connected for each phase; a PWM control unit which generates a reference signal and a carrier signal in accordance with a predetermined PWM control method, compares the carrier signal to the reference signal, and outputs a gate signal for controlling the inverter unit; and a total harmonic distortion (THD) measurement unit which measures a THD of the gate signal output in accordance with each PWM control method. The PWM control unit selects a PWM control method with the lowest THD measured by the THD measurement unit. When the multilevel inverter of the present invention is used, THD can be decreased and efficiency of power transmission can be increased by increasing a switching speed.

Description

멀티 레벨 인버터{MULTI LEVEL INVERTER}Multi-level inverter {MULTI LEVEL INVERTER}

본 발명은 멀티 레벨 인버터에 관한 것이다.
The present invention relates to a multi-level inverter.

최근 산업설비의 대용량화 추세와 고압화에 따라 고압 대용량 인버터 시스템에 대한 수요가 증가하고 있으며, 전력용 반도체 소자의 제한된 정격을 극복할 수 있는 대용량 인버터에 대한 연구가 지속적으로 이루어져 왔다. 일반적으로 사용되는 대용량 인버터로는 H-브릿지(H-Bridge) 토폴로지(topology)를 이용한 2-레벨 인버터가 있는데, 2-레벨 인버터는 전력 효율이 낮고 전고조파 왜율(Total Harmonic Distortion, THD)이 좋지 않으며 부품에 대한 스트레스가 증가하여 전체 시스템의 수명을 단축시키는 단점이 있다.In recent years, demand for high-capacity large-capacity inverter systems has been increasing due to the increase in capacity of industrial facilities and the increase in pressure, and researches on large-capacity inverters that can overcome the limited rating of power semiconductor devices have been continuously conducted. There are 2-level inverters that use H-bridge topology as general high-capacity inverters. 2-level inverters have low power efficiency and good total harmonic distortion (THD). And there is a disadvantage in that the stress on the parts increases, shortening the life time of the entire system.

멀티 레벨 인버터는 기존의 2-레벨 인버터에 비해 직렬 연결된 소자를 사용할 때 발생하는 스위치 소자의 차단 전압 불균형 문제가 발생하지 않으며, 동일한 스위칭 주파수에서 출력 전압 파향을 정현파에 가깝게 만들어 THD를 상당히 감소시킬 수 있고, 전압 변화율을 감소시켜 전자파 간섭현상을 줄일 수 있는 장점이 있다. 멀티 레벨 인버터의 예로는 다이오드 클램프(Diode clamped) 방식, 플라잉 캐패시터(Flying Capacitor) 방식, 캐스케이드 H-브릿지(Cascade H-Bridge) 방식 등을 들 수 있다.Multi-level inverters do not have the problem of cut-off voltage imbalance of the switching element when using a series-connected device compared to conventional 2-level inverters, and can reduce the THD significantly by making the output voltage ripple close to sinusoidal wave at the same switching frequency There is an advantage that the phenomenon of electromagnetic wave interference can be reduced by reducing the voltage change rate. Examples of the multi-level inverter include a diode clamped type, a flying capacitor type, and a cascade H-bridge type.

그러나 종래 방식에 따른 멀티 레벨 인버터를 대용량 PCS(Power Conditioning System)와 같은 대용량 설비에 사용하게 될 경우, 낮은 스위칭 속도로 인하여 THD가 높게 나타난다. 이에 따라 멀티 레벨 인버터에 연결되는 각 계통에 대한 송전 효율이 떨어지며, 전동기와의 동기가 이루어지지 않음으로써 탈조, 진동, 과열 등의 문제가 발생할 수 있다.
However, when the multilevel inverter according to the conventional method is used in a large capacity facility such as a large capacity PCS (Power Conditioning System), THD is high due to a low switching speed. As a result, transmission efficiency of each system connected to the multi-level inverter is low, and synchronization with the motor is not performed, which can cause problems such as out-of-phase, vibration, and overheating.

본 발명은 스위칭 속도를 높여 THD를 줄이고 송전 효율을 높일 수 있는 멀티 레벨 인버터를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a multilevel inverter capable of reducing the THD and increasing the transmission efficiency by increasing the switching speed.

또한 본 발명은 스위칭 속도를 높여 대용량 시스템에서 사용되는 전동기와의 동기를 이룸으로써 탈조, 진동, 과열 등의 문제를 해결할 수 있는 멀티 레벨 인버터를 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a multi-level inverter capable of solving the problems of step-out, vibration, overheating, etc. by synchronizing with a motor used in a large-capacity system by increasing the switching speed.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description and more clearly understood by the embodiments of the present invention. It will also be readily apparent that the objects and advantages of the invention may be realized and attained by means of the instrumentalities and combinations particularly pointed out in the appended claims.

이러한 목적을 달성하기 위한 본 발명은 멀티 레벨 인버터에 있어서, 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결되는 인버터부, 미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 상기 기준 신호와 상기 캐리어 신호를 비교하여 상기 인버터부를 제어하기 위한 게이트 신호를 출력하는 PWM 제어부 및 각각의 PWM 제어 방식에 따라 출력되는 게이트 신호의 전고조파 왜율(Total Harmonic Distortion, THD)을 측정하는 THD 측정부를 포함하고, 상기 PWM 제어부는 상기 THD 측정부에 의해 측정된 전고조파 왜율이 가장 낮은 PWM 제어 방식을 선택하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a multi-level inverter including: an inverter unit having two or more unit cells connected in series for each phase; a reference signal generating unit generating a reference signal and a carrier signal according to a predetermined PWM control method, And a THD measuring unit for measuring a total harmonic distortion (THD) of the gate signal output according to each PWM control method, and a PWM control unit for comparing the carrier signal with the carrier signal to output a gate signal for controlling the inverter unit And the PWM control unit selects a PWM control method having the lowest total harmonic distortion measured by the THD measuring unit.

본 발명에 의한 멀티 레벨 인버터를 사용할 경우, 스위칭 속도를 높여 THD를 줄이고 송전 효율을 높일 수 있는 장점이 있다.When the multilevel inverter according to the present invention is used, it is possible to reduce the THD by increasing the switching speed and to increase the transmission efficiency.

또한 본 발명에 의한 멀티 레벨 인버터를 사용할 경우, 스위칭 속도를 높여 대용량 시스템에서 사용되는 전동기와의 동기를 이룸으로써 탈조, 진동, 과열 등의 문제를 해결할 수 있는 장점이 있다.
In addition, when the multilevel inverter according to the present invention is used, the switching speed is increased to synchronize with a motor used in a large-capacity system, thereby solving the problem of out-of-phase, vibration, and overheating.

도 1은 종래 기술에 따른 3상 인버터의 구조를 나타낸다.
도 2는 종래 기술에 따른 다이오드 클램프(Diode clamped) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 3은 종래 기술에 따른 플라잉 캐패시터(Flying Capacitor) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 4는 종래 기술에 따른 캐스케이드 H-브릿지(Cascade H-Bridge) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 5는 종래 기술에 따른 3상 인버터를 제어하기 위한 PWM 신호의 생성에 이용되는 공간 벡터의 개념을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 멀티 레벨 인버터에 포함되는 단위 셀의 세부 구성도이다.
도 8은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
도 13은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.1 shows a structure of a three-phase inverter according to the prior art.
2 shows a structure of a diode clamped multi-level inverter according to the prior art.
3 shows a structure of a multi-level inverter of a flying capacitor type according to the related art.
4 shows a structure of a multi-level inverter of a cascade H-bridge type according to the prior art.
5 is a graph showing a concept of a space vector used for generating a PWM signal for controlling a three-phase inverter according to the prior art.
6 is a configuration diagram of a multi-level inverter according to an embodiment of the present invention.
7 is a detailed configuration diagram of a unit cell included in a multi-level inverter according to an embodiment of the present invention.
FIG. 8 shows a reference signal and a carrier signal of a phase disposition PWM method among PWM control methods of a multi-level inverter according to an embodiment of the present invention.
FIG. 9 shows a reference signal and a carrier signal of the phase opposition disposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.
FIG. 10 shows the reference signal and the carrier signal of the Alternative Phase Opposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.
11 is a graph illustrating THD measurement results when an inverter is driven by a phase disposition PWM method among PWM control methods of a multi-level inverter according to an embodiment of the present invention.
FIG. 12 is a graph showing the THD measurement result when the inverter is driven by the phase opposition disposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.
FIG. 13 is a graph illustrating the THD measurement result when the inverter is driven by the Alternative Phase Opposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above and other objects, features, and advantages of the present invention will become more apparent by describing in detail exemplary embodiments thereof with reference to the attached drawings, which are not intended to limit the scope of the present invention. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to denote the same or similar elements.

도 1은 종래 기술에 따른 3상 인버터의 구조를 나타낸다.1 shows a structure of a three-phase inverter according to the prior art.

도 1을 참조하면, 종래 기술에 따른 3상 인버터는 외부로부터 입력되어 정류된 직류 전원을 직류 링크부의 캐패시터(Vdc)를 통해 충전하고, 캐패시터(Vdc)에 충전된 전압을 다수의 스위칭 소자(Q1 내지 Q6)를 통해 3상의 전류로 변환한다. 이 때 스위칭 소자(Q1 내지 Q6)는 외부로부터 입력되는 PWM 신호에 따라서 턴 온(turn on) 및 턴 오프(turn off)를 미리 정해진 패턴대로 반복적으로 수행한다. 이와 같은 스위칭 소자(Q1 내지 Q6)의 스위칭 동작에 따라 멀티 레벨의 출력 전압이 생성되고, 생성된 출력 전압이 저항(Ras, Rbs, Rcs) 및 인덕턴스(Las, Lbs, Lcs)를 거쳐 3상의 교류 전류가 생성된다. 이와 같은 종래 기술에 따른 3상 인버터는 다양한 분야에서 전동기와 같은 부하의 구동을 위해 사용되나, 대용량 PCS와 같은 대용량 설비에는 적합하지 않다.Referring to FIG. 1, the conventional three-phase inverter charges a rectified DC power input from the outside through a capacitor (V dc ) of a DC link unit, and supplies a voltage charged in the capacitor (V dc ) (Q1 to Q6). At this time, the switching elements Q1 to Q6 repeatedly turn on and turn off according to a predetermined pattern in accordance with a PWM signal inputted from the outside. The multilevel output voltage is generated in response to the switching operation of the switching elements Q1 to Q6 and the generated output voltage is applied to the resistors R as , R bs , and R cs and the inductances L as , L bs , and L cs The three-phase alternating current is generated. The three-phase inverter according to the related art is used for driving a load such as an electric motor in various fields, but it is not suitable for large-capacity equipment such as a large capacity PCS.

이에 따라 도 2 내지 도 4와 같은 새로운 구조의 멀티 레벨 인버터 토폴로지가 제안된 바 있다. 도 2는 종래 기술에 따른 다이오드 클램프(Diode clamped) 방식의 멀티 레벨 인버터의 구조를 나타내고, 도 3은 종래 기술에 따른 플라잉 캐패시터(Flying Capacitor) 방식의 멀티 레벨 인버터의 구조를 나타내며, 도 4는 종래 기술에 따른 캐스케이드 H-브릿지(Cascade H-Bridge) 방식의 멀티 레벨 인버터의 구조를 나타낸다.Accordingly, a multi-level inverter topology of a new structure as shown in Figs. 2 to 4 has been proposed. FIG. 2 shows a structure of a multi-level inverter of a diode clamp type according to the related art, FIG. 3 shows a structure of a multi-level inverter of a flying capacitor type according to the related art, Level inverter of a cascade H-bridge type according to the related art.

도 2의 다이오드 클램프 방식의 멀티 레벨 인버터에서는 인버터 출력 전압을 증가시키기 위하여 한 상당 복수의 스위칭 소자(SW1 내지 SW8) 및 클램핑(Clamping) 다이오드(D1 내지 D6)가 구비되며, 직류 링크부에도 복수의 캐패시터(C1 내지 C4)가 구비되어 전압 분배가 이루어진다. 이러한 다이오드 클램프 방식의 멀티 레벨 인버터는 클램핑 다이오드(D1 내지 D6)에 걸리는 전압 스트레스가 일정하지 않고 직류 링크부의 캐패시터(C1 내지 C4) 간 전압 분배가 균일하게 이루어지지 않는 단점이 있다.In the diode-clamped multi-level inverter of FIG. 2, a plurality of switching elements SW1 to SW8 and clamping diodes D1 to D6 are provided to increase the inverter output voltage, and a plurality of Capacitors C1 to C4 are provided to perform voltage distribution. In such a diode-clamped multi-level inverter, the voltage stress applied to the clamping diodes D1 to D6 is not constant and voltage distribution between the capacitors C1 to C4 in the DC link portion is not uniform.

도 2의 다이오드 클램프 방식의 멀티 레벨 인버터의 단점을 보완하기 위한 인버터가 도 3의 플라잉 캐패시터 방식의 멀티 레벨 인버터이다. 플라잉 캐패시터 방식의 멀티 레벨 인버터는 도 3과 같이 복수의 캐패시터(C1 내지 C5)에 의해 각각의 스위칭 소자(SW1 내지 SW8)에 대한 전압 분배 문제를 어느 정도 해결할 수 있다.The inverter for compensating the disadvantage of the diode clamp type multi-level inverter of FIG. 2 is a flying capacitor type multi-level inverter of FIG. The multilevel inverter of the flying capacitor type can solve the voltage distribution problem for each of the switching elements SW1 to SW8 to some extent by a plurality of capacitors C1 to C5 as shown in Fig.

또 다른 멀티 레벨 인버터로서 도 4와 같은 캐스케이드 H-브릿지 방식의 멀티 레벨 인버터가 있다. 캐스케이드 H-브릿지 방식의 멀티 레벨 인버터에서는 각각의 스위칭 소자(SW1 내지 SW8)를 직렬 연결하는 대신에 단상의 H-브릿지로 구성된 단위 셀들을 직렬로 연결한다. 이 경우 각 단위 셀은 독립된 캐패시터(C1, C2)를 가지므로 별도의 클램핑 회로가 없어도 스위칭 소자(SW1 내지 SW8)에 일정 전압이 걸리게 된다.Another multi-level inverter is a cascade H-bridge multilevel inverter as shown in FIG. In the cascade H-bridge type multi-level inverter, unit cells composed of single-phase H-bridges are connected in series instead of connecting the respective switching elements SW1 to SW8 in series. In this case, since each unit cell has independent capacitors C1 and C2, a certain voltage is applied to the switching elements SW1 to SW8 even if there is no separate clamping circuit.

그러나 도 2 내지 도 4와 같은 멀티 레벨 인버터를 대용량 PCS와 같은 대용량 설비에 사용하게 될 경우, 낮은 스위칭 속도로 인하여 THD가 높게 나타난다는 문제가 있다. 또한 도 2 내지 도 4와 같은 멀티 레벨 인버터에 연결되는 각 계통에 대한 송전 효율이 떨어지며, 전동기와의 동기가 이루어지지 않음으로써 탈조, 진동, 과열 등의 문제가 발생할 수 있다.However, when the multi-level inverter as shown in FIGS. 2 to 4 is used in a large-capacity facility such as a large capacity PCS, there is a problem that the THD is high due to a low switching speed. In addition, transmission efficiency of each system connected to the multi-level inverter as shown in FIGS. 2 to 4 is low, and synchronization with the motor is not performed, which may cause problems such as out-of-phase, vibration and overheating.

도 5는 종래 기술에 따른 3상 인버터를 제어하기 위한 PWM 신호의 생성에 이용되는 공간 벡터의 개념을 나타내는 그래프이다.5 is a graph showing a concept of a space vector used for generating a PWM signal for controlling a three-phase inverter according to the prior art.

도 5에 도시된 (a)는 도 1에 도시된 바와 같은 3상(a상, b상, c상) 인버터를 제어하기 위한 PWM 신호의 생성을 위한 입력 신호의 패턴이다. a상의 스위칭 소자를 Ta, Ta', b상의 스위칭 소자를 Tb, Tb', c상의 스위칭 소자를 Tc, Tc'라고 할 때 각 상의 스위칭 소자는 서로 상보적으로 스위칭 동작을 수행한다. 예컨대 a상의 경우 Ta가 턴 온되면 Ta'는 턴 오프될 수 있다. 이와 같은 스위칭 동작에 의해 3상 인버터의 출력 벡터는 다음과 같이 8가지로 나타난다.
5A is a pattern of an input signal for generating a PWM signal for controlling three-phase (a-phase, b-phase, c-phase) inverters as shown in FIG. Let Tb and Tb be switching elements on a, Ta, and Tb ', respectively, and Tc and Tc be switching elements on c, respectively. Switching elements of each phase complementarily perform switching operations. For example, when Ta is turned on, Ta 'can be turned off. By this switching operation, the output vector of the three-phase inverter is expressed as follows.

Figure pat00001
Figure pat00001

[표 1]과 같이 나타나는 출력만을 이용할 경우 고정된 전압만을 얻게 되므로 선형적인 전압 출력을 생성하는 것이 어렵다. 따라서 도 5의 (b)와 같은 공간 벡터를 생성하는 것이 바람직한데, 이를 위해 [표 1]의 0 벡터, 즉 벡터 0 및 벡터 7을 이용하여 PWM 신호를 생성할 수 있다. 즉, 도 5의 (b)에 도시된 바와 같이 인접하는 두 벡터와 0 벡터를 이용하여 벡터(V*)를 생성할 수 있다. 이 때 생성된 벡터는 도 5의 (b)에 도시된 육각형 형상을 벗어나지 않는다.If only the output shown in [Table 1] is used, it is difficult to generate a linear voltage output since only a fixed voltage is obtained. Therefore, it is preferable to generate the space vector as shown in FIG. 5 (b). For this purpose, the PWM signal can be generated by using the 0 vector of Table 1, that is, the vector 0 and the vector 7. That is, as shown in FIG. 5B, the vector V * can be generated by using two adjacent vectors and a zero vector. The vector generated at this time does not deviate from the hexagonal shape shown in Fig. 5 (b).

이와 같은 벡터를 일반화시키기 위해 도 5의 (b)에 도시된 육각형에 내접하는 원이 존재한다고 가정하며, 원의 반지름은 1이라 가정한다. 이 때 입력 제한은 cos 30°가 되며, 합성 벡터를 생성하기 위한 인접 벡터 및 0 벡터의 스위칭 시간은 아래와 같이 정리될 수 있다.
In order to generalize such a vector, it is assumed that a circle in the hexagon shown in FIG. 5 (b) exists, and the radius of the circle is assumed to be 1. In this case, the input limit is cos 30 °, and the switching time of the adjacent vector and the 0 vector for generating the composite vector can be summarized as follows.

Figure pat00002
Figure pat00002

이 때 스위칭 주기가 매우 짧다고 가정하면 스위칭 주기 내에서 V(k) 및 V(k+1)이 각각 일정하다고 가정할 수 있으며, V(0)은 0벡터이므로 합성 벡터(V*ts)는 다음과 같이 표현될 수 있다.
At this time, and the switching period is much shorter V (k) and V (k + 1) in the switching cycle, assuming this to assume that each constant, V (0) is zero vector, so synthetic vector (V * ts) is then Can be expressed as:

Figure pat00003
Figure pat00003

이 때 t1 및 t2는 샘플링 주기에서 V(k) 및 v(k+1)를 인가하는 시간이며, 남은 시간(t0)에는 0벡터를 인가한다. t1, t2, t0는 각각 다음과 같이 표현될 수 있다.
In this case, t1 and t2 are the time to apply V (k) and v (k + 1) in the sampling period, and 0 vector is applied to the remaining time t0. t1, t2, and t0 can be expressed as follows, respectively.

Figure pat00004
Figure pat00004

이와 같이 얻어진 t1, t2, t0를 이용하여 V(k), V(k+1), V(0) 벡터로 PWM 신호를 합성하게 되면 도 5의 (b)와 같이 원하는 벡터(V*)를 생성하여 인버터에 제공할 수 있다.If the PWM signals are synthesized with the vectors V (k), V (k + 1) and V (0) using the obtained t1, t2 and t0, the desired vector V * And provide it to the inverter.

그러나 전술한 바와 같은 PWM 방식은 복잡한 구조에 의해 구현이 어려울 뿐만 아니라 이하에서 설명할 새로운 멀티 레벨 인버터의 제어에는 적합하지 않다. However, the PWM method described above is difficult to implement due to the complicated structure, and is not suitable for controlling a new multi-level inverter to be described below.

이에 따라 본 발명에서는 도 1 내지 도 4와 같은 종래의 인버터와는 다른, 대용량 설비에 적합한 새로운 멀티 레벨 인버터의 구조 및 이러한 새로운 멀티 레벨 인버터의 제어를 위한 새로운 PWM 제어 방식을 제공한다.Accordingly, the present invention provides a structure of a new multi-level inverter suitable for a large capacity facility, which is different from the conventional inverter shown in FIGS. 1 to 4, and a new PWM control method for controlling the new multi-level inverter.

도 6은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 구성도이다.6 is a configuration diagram of a multi-level inverter according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 인버터는 인버터부(604) 및 PWM 제어부(606)를 포함한다. 또한 인버터부(604)에는 복수의 단위 셀(61 내지 66)이 포함된다. Referring to FIG. 6, a multi-level inverter according to an embodiment of the present invention includes an inverter unit 604 and a PWM control unit 606. The inverter unit 604 also includes a plurality of unit cells 61 to 66.

본 발명의 실시예에 따르면, 인버터부(604)에서는 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결될 수 있다. 도 6의 실시예에서는 직렬로 연결되는 2개의 단위 셀이 하나의 상과 대응된다. 예컨대 직렬로 연결되는 단위 셀(61, 62)가 a상, 직렬로 연결되는 단위 셀(63, 64)가 b상, 직렬로 연결되는 단위 셀(65, 66)이 c상과 각각 대응될 수 있다. 도 6의 실시예에서는 인버터부(604)에 6개의 단위 셀(61 내지 66)이 포함되는 것으로 도시되었으나, 본 발명의 다른 실시예에서는 각각의 상의 대응되는 단위 셀의 개수가 달라질 수도 있고, 상의 개수가 달라질 수도 있다.According to the embodiment of the present invention, two or more unit cells may be connected in series in each inverter in the inverter unit 604. In the embodiment of FIG. 6, two unit cells connected in series correspond to one phase. For example, the unit cells 63 and 64 connected in series and the unit cells 61 and 62 connected in series may be connected in series, and the unit cells 65 and 66 connected in series in the b phase may correspond to the c- have. 6, six unit cells 61 to 66 are included in the inverter unit 604. However, in another embodiment of the present invention, the number of corresponding unit cells of each phase may be different, The number may vary.

PWM 제어부(606)는 미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 생성된 기준 신호와 캐리어 신호를 비교하여 인버터부(604)를 제어하기 위한 게이트 신호를 출력한다. 인버터부(604)에 포함된 복수의 단위 셀(61 내지 66)에는 복수의 스위칭 소자가 포함되며, 이 스위칭 소자들은 PWM 제어부(606)에 의해 생성된 게이트 신호에 의해 스위칭 동작을 수행하여 3상의 교류 전류를 생성한다. 이와 같이 생성되는 3상의 교류 전류는 멀티 레벨 인버터와 연결된 부하(602), 예컨대 전동기의 구동에 사용된다.The PWM control unit 606 generates a reference signal and a carrier signal according to a predetermined PWM control method, compares the generated reference signal and the carrier signal, and outputs a gate signal for controlling the inverter unit 604. A plurality of switching elements are included in the plurality of unit cells 61 to 66 included in the inverter unit 604. The switching elements perform a switching operation by the gate signal generated by the PWM control unit 606, Thereby generating an alternating current. The three-phase alternating current thus generated is used to drive a load 602 connected to the multilevel inverter, for example, an electric motor.

THD 측정부(608)는 PWM 제어부(606)에 의해 선택된 PWM 제어 방식에 따라서 출력되는 게이트 신호의 전고조파 왜율(THD)을 측정한다. THD 측정부(608)에 의해 측정된 각 PWM 제어 방식에 의한 게이트 신호의 전고조파 왜율은 PWM 제어부(606)로 전달될 수 있다. PWM 제어부(606)는 THD 측정부(608)에 의해 전달된 각각의 PWM 제어 방식 별 전고조파 왜율을 비교하고, 전고조파 왜율이 가장 작은 PWM 제어 방식을 멀티 레벨 인버터의 PWM 제어 방식으로 선택할 수 있다.The THD measuring unit 608 measures the total harmonic distortion THD of the gate signal output in accordance with the PWM control scheme selected by the PWM control unit 606. [ The total harmonic distortion of the gate signal according to each PWM control method measured by the THD measuring unit 608 can be transmitted to the PWM control unit 606. [ The PWM control unit 606 compares the total harmonic distortion of each PWM control scheme transmitted by the THD measurement unit 608 and selects the PWM control scheme having the smallest total harmonic distortion ratio as the PWM control scheme of the multilevel inverter .

도 7은 도 6에 도시된 멀티 레벨 인버터에 포함되는 단위 셀의 세부 구성도이다.7 is a detailed configuration diagram of a unit cell included in the multilevel inverter shown in FIG.

본 발명의 일 실시예에서, 도 6에 도시된 멀티 레벨 인버터의 인버터부(604)에 포함된 단위 셀(61 내지 66)은 각각 도 7과 같은 NPC(Neutral Point Clamped) 방식의 멀티 레벨 인버터로 구성될 수 있다. NPC 방식의 멀티 레벨 인버터에서는 도 7과 같이 4개의 스위칭 소자(TA11+, TA12+, TA11-, TA12-)가 서로 직렬로 연결되고, 다른 4개의 스위칭 소자(TA21+, TA22+, TA21-, TA22-)가 서로 직렬로 연결된다. 또한 NPC 방식의 멀티 레벨 인버터는 직렬로 연결되는 2개의 캐패시터(C1, C2)가 스위칭 소자들과 병렬로 연결된다.In an embodiment of the present invention, the unit cells 61 to 66 included in the inverter unit 604 of the multi-level inverter shown in FIG. 6 are each a multi-level inverter of an NPC (Neutral Point Clamped) Lt; / RTI > In the NPC type multi-level inverter, four switching elements TA11 +, TA12 +, TA11- and TA12- are connected in series and four other switching elements TA21 +, TA22 +, TA21- and TA22- And are connected in series with each other. Also, in the NPC type multi-level inverter, two capacitors C1 and C2 connected in series are connected in parallel with the switching elements.

이하에서는 도 7과 같은 NPC 멀티 레벨 인버터로 구성되는 복수의 단위 셀들을 포함하는 멀티 레벨 인버터를 제어하기 위해서, 도 6의 PWM 제어부(606)에 의해 결정되는 PWM 제어 방식에 대해 설명한다.Hereinafter, a PWM control method determined by the PWM control unit 606 of FIG. 6 will be described in order to control a multi-level inverter including a plurality of unit cells constituted by the NPC multi-level inverter shown in FIG.

도 8은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.FIG. 8 shows a reference signal and a carrier signal of a phase disposition PWM method among PWM control methods of a multi-level inverter according to an embodiment of the present invention.

PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Phase Disposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 8과 같은 정현파 형태의 기준 신호(802) 및 삼각파 형태의 단위 캐리어 신호(81 내지 88)를 생성한다. 이 때 생성되는 단위 캐리어 신호들(81 내지 88)은 도 8에 나타난 바와 같이 모두 동일한 위상을 갖는다.When the PWM control unit 606 selects the phase disposition PWM method as the control method of the inverter unit 604, the PWM control unit 606 outputs the reference signal 802 in the form of a sinusoidal wave and the unit carrier signal 81 To 88). The unit carrier signals 81 to 88 generated at this time all have the same phase as shown in Fig.

도 9는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.FIG. 9 shows a reference signal and a carrier signal of the phase opposition disposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.

PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Phase Opposition Disposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 9와 같은 정현파 형태의 기준 신호(902) 및 삼각파 형태의 단위 캐리어 신호(91 내지 98)을 생성한다. 이 때 제1 그룹 캐리어 신호(904), 즉 단위 캐리어 신호(91 내지 94)의 위상은 제2 그룹 캐리어 신호(906), 즉 단위 캐리어 신호(95 내지 98)의 위상과 서로 반대이다.When the PWM control unit 606 selects the phase opposition disposition PWM method as the control method of the inverter unit 604, the PWM control unit 606 outputs the reference signal 902 in the form of a sinusoidal wave and the unit carrier signal 91 to 98). At this time, the phases of the first group carrier signal 904, that is, the unit carrier signals 91 to 94, are opposite to those of the second group carrier signal 906, that is, the unit carrier signals 95 to 98.

도 10은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.FIG. 10 shows the reference signal and the carrier signal of the Alternative Phase Opposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention.

PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Alternative Phase Opposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 10과 같은 정현파 형태의 기준 신호(1002) 및 삼각파 형태의 단위 캐리어 신호(101 내지 108)을 생성한다. 이 때 인접하는 단위 캐리어 신호들(101 내지 108)은 서로 반대이다. 예를 들어 단위 캐리어 신호(102)의 위상과, 단위 캐리어 신호(102)와 인접하는 단위 캐리어 신호(101) 또는 단위 캐리어 신호(103)의 위상은 서로 반대이다.When the PWM control unit 606 selects the Alternative Phase Opposition PWM method as the control method of the inverter unit 604, the PWM control unit 606 outputs the reference signal 1002 in the form of a sinusoidal wave and the unit carrier signal 101 to 108). At this time, the adjacent unit carrier signals 101 to 108 are opposite to each other. For example, the phase of the unit carrier signal 102 and the phase of the unit carrier signal 101 or the unit carrier signal 103 adjacent to the unit carrier signal 102 are opposite to each other.

본 발명의 일 실시예에서 PWM 제어부(606)는 결정된 PWM 제어 방식에 따라 도 8, 도 9 또는 도 10과 같이 생성된 기준 신호 및 캐리어 신호를 비교하여 인버터부(604)를 제어하기 위한 게이트 신호를 생성한다. 예를 들어 도 7에 도시된 단위 셀을 구성하는 각각의 스위칭 소자(TA11+, TA12+, TA11-, TA12-, TA21+, TA22+, TA21-, TA22-)는 출력 전압에 따라 다음과 같은 스위칭 상태를 가질 수 있다.
The PWM control unit 606 compares the reference signal and the carrier signal generated as shown in FIG. 8, FIG. 9, or FIG. 10 according to the determined PWM control method to output a gate signal for controlling the inverter unit 604 . For example, each of the switching elements TA11 +, TA12 +, TA11-, TA12-, TA21 +, TA22 +, TA21- and TA22- constituting the unit cell shown in FIG. 7 has the following switching states .

Figure pat00005
Figure pat00005

도 11은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이고, 도 12는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이며, 도 13은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.FIG. 11 is a graph illustrating the THD measurement result when the inverter is driven by the phase disposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention. FIG. FIG. 13 is a graph showing the results of THD measurement when the inverter is driven by the Phase Opposition Disposition PWM method among the PWM control methods of the multi-level inverter according to the embodiment of the present invention. FIG. 5 is a graph showing the results of THD measurement during driving. FIG.

본 발명의 일 실시예에 따른 멀티 레벨 인버터의 제어에 사용되는 PWM 제어 방식들, 즉 Phase Disposition PWM 방식, Phase Opposition Disposition PWM 방식, PWM 제어 방식 중 Alternative Phase Opposition PWM 방식을 각각 사용하여 인버터부(604)를 제어할 경우, 도 11 내지 도 13에 도시된 바와 같이 THD가 매우 작게 나타난다. 본 발명에 따른 멀티 레벨 인버터 및 제어 방식에 따르면 이와 같은 낮은 THD로 인해 각 계통에 대한 전력 송전 효율이 높아지는 장점이 있다. 또한 본 발명에 따른 멀티 레벨 인버터를 사용할 경우 종래 멀티 레벨 인버터에 비해 스위칭 소자의 스위칭 속도가 향상되므로 전동기와의 동기가 불안정해지는 상황을 방지할 수 있으며, 동기 불안정에 따른 탈조, 진동, 과열 등을 방지할 수 있는 효과도 있다.The inverter unit 604 uses the PWM control schemes used for controlling the multi-level inverter according to the embodiment of the present invention, i.e., the phase disposition PWM scheme, the phase opposition disposition PWM scheme, and the alternative phase op- ), The THD is very small as shown in Figs. 11 to 13. According to the multi-level inverter and the control method according to the present invention, power transmission efficiency for each system is increased due to such low THD. In addition, when the multilevel inverter according to the present invention is used, the switching speed of the switching device is improved as compared with the conventional multilevel inverter. Therefore, it is possible to prevent a situation where the synchronization with the motor is unstable, There is also an effect that can be prevented.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, But the present invention is not limited thereto.

Claims (6)

각각의 상 별로 2 이상의 단위 셀이 직렬로 연결되는 인버터부;
미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 상기 기준 신호와 상기 캐리어 신호를 비교하여 상기 인버터부를 제어하기 위한 게이트 신호를 출력하는 PWM 제어부; 및
각각의 PWM 제어 방식에 따라 출력되는 게이트 신호의 전고조파 왜율(Total Harmonic Distortion, THD)을 측정하는 THD 측정부를 포함하고,
상기 PWM 제어부는 상기 THD 측정부에 의해 측정된 전고조파 왜율이 가장 낮은 PWM 제어 방식을 선택하는
멀티 레벨 인버터.
An inverter unit in which two or more unit cells are connected in series for each phase;
A PWM control unit for generating a reference signal and a carrier signal according to a predetermined PWM control method and for comparing the reference signal and the carrier signal to output a gate signal for controlling the inverter unit; And
And a THD measuring section for measuring a total harmonic distortion (THD) of the gate signal output according to each PWM control method,
The PWM control unit selects a PWM control method having the lowest total harmonic distortion measured by the THD measuring unit
Multi-level inverter.
제1항에 있어서,
상기 인버터부에 포함되는 각각의 단위 셀은 NPC(Neutral Point Clamped) 방식의 인버터로 구성되는
멀티 레벨 인버터.
The method according to claim 1,
Each unit cell included in the inverter unit includes an inverter of a NPC (Neutral Point Clamped) scheme
Multi-level inverter.
제1항에 있어서,
상기 PWM 제어 방식이 Phase Disposition PWM 방식인 경우
상기 캐리어 신호는
위상이 동일한 복수의 단위 캐리어 신호를 포함하는
멀티 레벨 인버터.
The method according to claim 1,
When the PWM control method is a phase disposition PWM method
The carrier signal
And a plurality of unit carrier signals having the same phase
Multi-level inverter.
제1항에 있어서,
상기 PWM 제어 방식이 Phase Opposition Disposition PWM 방식인 경우
상기 캐리어 신호는
제1 그룹 캐리어 신호 및 상기 제1 그룹 캐리어 신호와 위상이 서로 반대인 제2 그룹 캐리어 신호를 포함하는
멀티 레벨 인버터.
The method according to claim 1,
When the PWM control method is the Phase Opposition Disposition PWM method
The carrier signal
Comprising a first group carrier signal and a second group carrier signal which are opposite in phase to the first group carrier signal
Multi-level inverter.
제1항에 있어서,
상기 PWM 제어 방식이 Alternative Phase Opposition PWM 방식인 경우
상기 캐리어 신호는
인접하는 단위 캐리어 신호와 위상이 서로 반대인 복수의 단위 캐리어 신호를 포함하는
멀티 레벨 인버터.
The method according to claim 1,
When the PWM control method is an Alternative Phase Opposition PWM method
The carrier signal
Comprising a plurality of unit carrier signals whose phases are opposite to each other in phase with an adjacent unit carrier signal
Multi-level inverter.
제1항에 있어서,
상기 PWM 제어부는
상기 인버터의 전압 레벨이 n일 경우 (n-1)개의 캐리어 신호를 생성하는
멀티 레벨 인버터.The method according to claim 1,
The PWM control unit
(N-1) carrier signals when the voltage level of the inverter is n
Multi-level inverter.
KR1020150108982A 2015-07-31 2015-07-31 Multi level inverter KR102349359B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150108982A KR102349359B1 (en) 2015-07-31 2015-07-31 Multi level inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150108982A KR102349359B1 (en) 2015-07-31 2015-07-31 Multi level inverter

Publications (2)

Publication Number Publication Date
KR20170014926A true KR20170014926A (en) 2017-02-08
KR102349359B1 KR102349359B1 (en) 2022-01-11

Family

ID=58155879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108982A KR102349359B1 (en) 2015-07-31 2015-07-31 Multi level inverter

Country Status (1)

Country Link
KR (1) KR102349359B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120113145A (en) * 2011-04-04 2012-10-12 엘에스산전 주식회사 Apparatus for driving a multi-level inverter and method thereof
KR20140122383A (en) * 2013-04-10 2014-10-20 엘에스산전 주식회사 Multi-level inverter system
KR20150004026A (en) * 2013-07-02 2015-01-12 엘에스산전 주식회사 Multi-level medium voltage inverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120113145A (en) * 2011-04-04 2012-10-12 엘에스산전 주식회사 Apparatus for driving a multi-level inverter and method thereof
KR20140122383A (en) * 2013-04-10 2014-10-20 엘에스산전 주식회사 Multi-level inverter system
KR20150004026A (en) * 2013-07-02 2015-01-12 엘에스산전 주식회사 Multi-level medium voltage inverter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The single phase 5 level inverter (2010 autumn science contest superiority recommendation paper" 2011.03. 30.) *

Also Published As

Publication number Publication date
KR102349359B1 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
EP2491644B1 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
EP2415147B1 (en) Device and method for converting direct current into alternate current
KR101980691B1 (en) Synthetic test circuit for valve test of hvdc
US20180309384A1 (en) Single-Phase Four-Level Inverter Circuit Topology and Three-Phase Four-Level Inverter Circuit Topology
WO2016065087A1 (en) Systems and methods for controlling multi-level diode-clamped inverters using space vector pulse width modulation (svpwm)
Sambath et al. Performance evaluation of multi carrier based PWM techniques for single phase five level H-bridge type FCMLI
KR20160013176A (en) Converter assembly having multi-step converters connected in parallel and method for controlling said multi-step converters
Udakhe et al. Comparison of different types of SPWM techniques for three phase seven level cascaded H-Bridge inverter
Bede et al. Optimal interleaving angle determination in multi paralleled converters considering the DC current ripple and grid Current THD
Uddin et al. Implementation of cascaded multilevel inverter with reduced number of components
JP2012010532A (en) Power converter
Kumar et al. Asymmetric hybrid multilevel inverter with reduced harmonic using hybrid modulation technique
Ibrahim et al. A five level cascaded H-bridge inverter based on space vector pulse width modulation technique
Yue et al. Research on DC capacitor voltage self-balancing space vector modulation strategy of five-level NPC converter
US20200228028A1 (en) Inverter system
Sharna Diode clamped multilevel inverter switching topology
Boussada et al. Modeling of diode clamped inverter using SPWM technique
Taleb et al. A comparative analysis of multicarrier SPWM strategies for five-level flying capacitor inverter
Deshmukh et al. A novel family of three phase transistor clamped H-bridge multilevel inverter with improved energy efficiency
Yadav et al. A hybrid seven level inverter topology formed by cascading t-type and active neutral point clamped inverter for induction motor drives
Onizuka et al. Control of a 7-levels PUC based three phase inverter through vector current control and hybrid modulation
Ramani et al. High performance of sinusoidal pulse width modulation based flying capacitor multilevel inverter fed induction motor drive
KR102349359B1 (en) Multi level inverter
Debatal et al. A Novel Structure of Switched Capacitor Multilevel Inverter with Reduced Device Count
Urmila et al. Performance evaluation of multilevel inverter based on total harmonic distortion (THD)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant