KR20160148453A - 전력 증폭 장치 - Google Patents
전력 증폭 장치 Download PDFInfo
- Publication number
- KR20160148453A KR20160148453A KR1020160069353A KR20160069353A KR20160148453A KR 20160148453 A KR20160148453 A KR 20160148453A KR 1020160069353 A KR1020160069353 A KR 1020160069353A KR 20160069353 A KR20160069353 A KR 20160069353A KR 20160148453 A KR20160148453 A KR 20160148453A
- Authority
- KR
- South Korea
- Prior art keywords
- envelope
- power amplifier
- forming unit
- signal
- modified
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 24
- 238000013507 mapping Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 230000010363 phase shift Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000007493 shaping process Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/025—Stepped control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/546—A tunable capacitance being present in an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
전력 증폭 장치는 무선 주파수(RF; radio frequency) 전력 증폭기, 공급 변조 유닛, 위상 시프팅 유닛, 및 포락선 형성 유닛을 포함한다. RF 전력 증폭기는 입력 RF 신호를 수신하고, 증폭된 RF 신호를 출력한다. 공급 변조 유닛은 상기 입력 RF 신호의 오리지널 포락선(envelope)에 따라 변하는 공급 전압을 상기 RF 전력 증폭기에 제공한다. 위상 시프팅 유닛은 제어 신호를 수신하고, 상기 제어 신호에 따라 변하는 시프트(shift) 양만큼 상기 RF 전력 증폭기에 입력될 상기 입력 RF 신호의 위상을 시프트한다. 포락선 형성 유닛은 상기 오리지널 포락선을 수신하고, 상기 오리지널 포락선에 따라 변하는 상기 제어 신호를 상기 위상 시프팅 유닛에 제공한다.
Description
포락선 트래킹(ET; envelope tracking) 또는 포락선 제거 및 복원(EER; envelope elimination and restoration)과 같은 동적 바이어스 제어 기술들이 그 효율성을 강화시키기 위해 무선 주파수(RF; radio frequency) 전력 증폭기의 설계에 적용된다. 이러한 경우에, RF 전력 증폭기의 선형성을 보장하는 것은 또 하나의 설계 고려사항이 될 수 있다. 예를 들어, 동적 바이어스 제어된 전력 증폭기는 출력 RF 신호에서의 이득 왜곡으로 손상될 수 있고, 이러한 이득 왜곡은 요구되는 선형성을 보장하기 위해 억제될 필요가 있다. 또한, 이득 왜곡이 특정 디바이스 또는 방법에 의해 해결될 수 있을지라도, 출력 RF 신호에서의 위상 왜곡이 제거되거나 특정 범위 내로 제한되지 않으면 요구되는 선형성은 보장되지 않는다.
따라서, 상술한 바와 같이 적어도 알려진 RF 전력 증폭기의 단점들을 극복하는 장치가 필요하다.
본 명세서의 예시적인 실시예들은 첨부된 도면들을 참조할 때 아래의 상세한 설명으로부터 최적으로 이해될 수 있다. 다양한 구성들은 축척 비율이 반드시 정확하게 그려진 것이 아님을 유의해야 한다. 실제로, 치수는 때로 논의의 명확성을 위해 임의로 증가되거나 감소된다. 응용 가능하고 실현 가능한 경우마다, 유사한 참조 부호들은 유사한 구성요소들을 지칭한다.
도 1은 일 실시예에 따른 전력 증폭 장치를 도시한다.
도 2는 출력 RF 신호의 전력과 RF 전력 증폭기의 이득 사이의 관계, 및 포락선 형성이 있는 공급 변조된 전력 증폭기의 이득 궤적과 포락선 형성이 없는 공급 변조된 전력 증폭기의 이득 궤적들을 나타내는 그래프이다.
도 3은 일 실시예에 따른 제 1 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수, 및 포락선 형성 함수에 기초하여 획득되는 제 1 수정된 포락선과 오리지널 포락선 사이의 관계를 도시하는 그래프를 제공한다.
도 4a는 제 2 포락선 형성 유닛이 동작하지 않을 때, 일 실시예에 따른 전력 증폭 장치의 위상 궤적과 이득 궤적 사이의 관계를 나타내는 그래프를 표현한다.
도 4b는 제 2 포락선 형성 유닛이 동작할 때, 일 실시예에 따른 전력 증폭 장치의 위상 궤적과 이득 궤적 사이의 관계를 나타내는 그래프를 제공한다.
도 5는 일 실시예에 따른 제 2 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수, 및 포락선 형성 함수에 기초하여 획득되는 제 2 수정된 포락선과 오리지널 포락선 사이의 관계를 도시하는 그래프를 제공한다.
도 6은 다른 일 실시예에 따른 전력 증폭 장치 및 프리프로세서 모듈을 도시한다.
도 1은 일 실시예에 따른 전력 증폭 장치를 도시한다.
도 2는 출력 RF 신호의 전력과 RF 전력 증폭기의 이득 사이의 관계, 및 포락선 형성이 있는 공급 변조된 전력 증폭기의 이득 궤적과 포락선 형성이 없는 공급 변조된 전력 증폭기의 이득 궤적들을 나타내는 그래프이다.
도 3은 일 실시예에 따른 제 1 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수, 및 포락선 형성 함수에 기초하여 획득되는 제 1 수정된 포락선과 오리지널 포락선 사이의 관계를 도시하는 그래프를 제공한다.
도 4a는 제 2 포락선 형성 유닛이 동작하지 않을 때, 일 실시예에 따른 전력 증폭 장치의 위상 궤적과 이득 궤적 사이의 관계를 나타내는 그래프를 표현한다.
도 4b는 제 2 포락선 형성 유닛이 동작할 때, 일 실시예에 따른 전력 증폭 장치의 위상 궤적과 이득 궤적 사이의 관계를 나타내는 그래프를 제공한다.
도 5는 일 실시예에 따른 제 2 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수, 및 포락선 형성 함수에 기초하여 획득되는 제 2 수정된 포락선과 오리지널 포락선 사이의 관계를 도시하는 그래프를 제공한다.
도 6은 다른 일 실시예에 따른 전력 증폭 장치 및 프리프로세서 모듈을 도시한다.
아래의 상세한 설명에서는, 제한이 아닌 설명을 위해, 세부사항들을 개시하는 대표적인 실시예들이 본 개시 내용의 철저한 이해를 제공하기 위해 개진된다. 하지만, 본 명세서에 개시되는 세부사항들에서 벗어나는 개시 내용에 따른 다른 실시예들도 첨부된 청구항의 범위에 속한다는 것은 본 명세서를 읽은 본 발명이 속하는 기술분야의 통상의 기술자에게 자명할 것이다. 게다가, 잘 알려진 장치들 및 방법들의 설명들은 대표적인 실시예들의 설명을 모호하게 하지 않기 위해 생략될 수 있다. 이러한 방법들 및 장치들은 명백히 본 개시 내용의 범위 내에 있다.
본 명세서에 사용된 전문 용어는 오로지 특정 실시예들을 설명하기 위한 것이며, 제한하는 것으로 의도되는 것이 아님이 이해될 것이다. 본 개시 내용의 기술 분야에서 일반적으로 이해되고 용인되는 정의된 용어들의 기술적인 그리고 과학적인 의미들에 더하여 임의의 정의된 용어들이 부가된다.
본 명세서 및 첨부된 청구항에서 사용된, "소정(a)", "소정의(an)" 및 "그(the)"와 같은 용어들은 문맥상 명백히 다르게 씌여있지 않으면, 단수 및 복수의 지시 대상을 모두 포함한다. 따라서, 예를 들어, "소정 디바이스(a device)"는 하나의 디바이스 및 복수의 디바이스들을 포함한다.
"제 1", "제 2" 등의 용어들이 본 명세서에서 다양한 구성요소들을 설명하기 위해 사용되더라도, 이러한 구성요소들은 이러한 용어들에 의해 제한되어서는 안된다. 이러한 용어들은 구성요소를 서로 구별하기 위해 사용된다. 예를 들어, 본 개시 내용의 범위에서 벗어나지 않고, 제 1 구성요소는 제 2 구성요소로 일컬어질 수 있고, 유사하게, 제 2 구성요소는 제 1 구성요소로 일컬어질 수 있다.
구성요소가 다른 구성요소에 "연결되는" 또는 "결합되는" 것으로 지칭될 때, 다른 구성요소에 직접적으로 연결되거나 또는 결합될 수 있고, 또는 그 사이에 개입하는 구성요소들이 존재할 수 있는 것으로 이해될 것이다. 반면에, 구성요소가 다른 구성요소에 "직접적으로 연결되는" 또는 "직접적으로 결합되는" 것으로 지칭될 때, 개입하는 구성요소들은 존재하지 않는다. 구성요소들 사이의 관계를 설명하기 위해 사용되는 다른 단어들은 동일한 방식으로 해석되어야 한다(예컨대, "사이에" 대(vs) "사이에 직접적으로", "인접한" 대 "직접적으로 인접한" 등).
이하, 본 개시에 따라 본 명세서에 사용된 전력 증폭 장치들 및 프리프로세서 모듈들은 대응하는 도면들을 참조하여 설명된다.
본 개시에 따른 프리프로세서 모듈들은 그의 코어 전력 증폭기를 제외하고 본 개시에 따른 전력 증폭 장치들 중 적어도 일부를 포함할 수 있다. 이러한 일부는 입력 RF 신호의 포락선을 형성하기 위한 하나 이상의 구성요소들을 포함할 수 있다. 편의상, 프리프로세서 모듈들의 구성요소들의 설명은, 그들 또한 본 개시에 따른 전력 증폭 장치들의 구성요소들인 한 생략될 것이다.
편의상, ET 전력 증폭기들 및 EER 증폭기들과 같은 동적 바이어스 제어된 전력 증폭기들에 기초하여 실시예들이 설명된다. 하지만, 본 개시는 동적 제어된 공급 전압을 갖거나 갖지 않는 RF 전력 증폭기들에 일반적으로 적용될 수 있는 기술들에 관한 것임이 이해될 것이다.
도 1은 일 실시예에 따른 전력 증폭 장치를 도시한다.
도 1에 도시된 바와 같이, 전력 증폭 장치(100)는 무선 주파수(RF) 전력 증폭기(110), 공급 변조 유닛(120), 위상 시프팅 유닛(130), 및 포락선 형성 유닛(14)을 포함할 수 있다.
RF 전력 증폭기(110)는 전력 증폭 장치(100)의 코어 역할을 한다. RF 전력 증폭기(110)의 제 1 입력 포트(110a)는 위상 시프팅 유닛(130)에 전기적으로 연결된다. RF 전력 증폭기(110)의 제 2 입력 포트(110b)는 공급 변조 유닛(120)에 전기적으로 연결된다. RF 전력 증폭기(110)는 제 1 입력 포트(110a)를 통해 입력 RF 신호(RFin)를 수신하고, 그 출력 포트(110b)를 통해 증폭된 RF 신호를 출력 RF 신호(RFout)로 출력하도록 구성된다. RF 전력 증폭기(110)는 스위칭 소자로서 전계효과 트랜지스터(FET; field effect transistor), 바이폴라 접합 트랜지스터(BJT; bipolar junction transistor) 등과 같은 트랜지스터를 사용함으로써 구현될 수 있다. 특정 실시예들에서, RF 전력 증폭기(110)는 알려진 구조를 가질 수 있다. 하지만, 본 개시 내용은 이것으로 제한되지 않는다.
공급 변조 유닛(120)은 입력 RF 신호(RFin)의 오리지널 포락선(E0in)을 수신하도록 구성될 수 있다. 공급 변조 유닛(120)은 공급 전압(Vsm)을 RF 전력 증폭기(110)에 제공하도록 구성된다. 일 실시예에 따라, 공급 변조 유닛(120)은, 공급 변조 유닛(120)으로부터의 공급 전압(Vsm)이 입력 RF 신호(RFin)의 오리지널 포락선(E0in)에 따라 변할 수 있도록 구성된다. 공급 변조 유닛(120)은 전력 증폭 장치(100)로 하여금 동적 바이어스 제어된 전력 증폭기, 예컨대, 포락선 트래킹(ET) 전력 증폭기로서 동작하게 한다.
공급 변조 유닛(120)은 포락선 형성 유닛(121) 및 공급 변조기(122)를 포함할 수 있다. (이하, 포락선 형성 유닛들(121 및 140)을 용이하게 구분하기 위해, 포락선 형성 유닛들(121 및 140)은 또한 제 1 포락선 형성 유닛(121) 및 제 2 포락선 형성 유닛(140)으로 각각 지칭될 수도 있다.)
제 1 포락선 형성 유닛(121)은 입력 포트(121a)를 갖고, 상기 입력 포트(121a)를 통해 오리지널 포락선(E0in)이 수신된다. 제 1 포락선 형성 유닛(121)의 출력 포트(121b)가 공급 변조기(122)의 입력 포트(122a)에 전기적으로 연결된다. 제 1 포락선 형성 유닛(121)은 오리지널 포락선(E0in)을 수정하고, 제 1 포락선 형성 유닛(121)의 출력 포트(121b)를 통해 수정된 포락선(E1in)을 출력하도록 구성된다. 제 1 포락선 형성 유닛(121)에 의해 수행되는 동작은 전체의 전력 증폭 장치(100)의 이득 궤적에 관한 것일 수 있다. 이러한 점에서, 상기 동작은 이득 형성으로 지칭될 수 있다. 일 실시예에 따라, 이득 형성을 위한 포락선 형성 함수가 제 1 포락선 형성 유닛(121)에 의해 정의되고 수행될 수 있다. 제 1 포락선 형성 유닛(121)의 상세한 동작이 이하 설명될 것이다.
특정 실시예들에서, 제 1 포락선 형성 유닛(121)은 복수의 포락선 값들에 각각 대응하는 복수의 수정된 포락선 값들을 저장하는 맵핑 테이블일 수 있다. 특정 실시예들에서, 제 1 포락선 형성 유닛(121)은 오리지널 포락선(E0in) 및 미리 설정된 공식에 기초하여 수정된 포락선(E1in)을 생성하도록 구성되는 계산기일 수 있다. 특정 실시예들에서, 제 1 포락선 형성 유닛(121)은 신호 생성기일 수 있다. 기본적으로, 임의의 알려진 신호 생성기는 제 1 포락선 형성 유닛(121)을 위한 신호 생성기일 수 있다. 하지만, 본 개시 내용은 이것으로 제한되지 않는다. 이러한 신호 생성기는 맵핑 테이블 및/또는 계산기 역할을 할 수 있다. 프로세서, 메모리, 저장 디바이스, 및/또는 프로그램이 맵핑 테이블, 계산기, 및/또는 신호 생성기의 구현을 위해 사용될 수 있다.
공급 변조기(122)는 그 입력 포트(122a)를 통해 수정된 포락선(E1in)을 수신하고, 드레인 바이어스(또는 콜렉터 바이어스)로서 공급 전압(Vsm)을 RF 전력 증폭기(110)에 대해 출력하도록 구성된다. 공급 변조기(122)의 출력 포트(122b) 및 RF 전력 증폭기(110)의 제 2 입력 포트(110b)를 통해 공급 전압(Vsm)이 전송된다. 공급 변조기(122)는 공급 전압(Vsm)을 변화시키고, 그럼으로써 동적 바이어스 제어 기술을 구현하기 위한 구성요소 역할을 한다. 특정 실시예들에서, 공급 변조기(122)는 알려진 구조를 가질 수 있다. 하지만, 본 개시 내용은 이것으로 제한되지 않는다.
위상 시프팅 유닛(130)은 제어 신호를 수신하고, RF 전력 증폭기에 입력될 입력 RF 신호(RFin)의 위상을 시프트 양만큼 시프트(예컨대, 지연)시키도록 구성된다. 위상이 지연될 수 있는 입력 RF 신호(RFin)는 위상 시프팅 유닛(130)으로부터 출력되어, RF 전력 증폭기(110)의 제 1 입력 포트(110a)로 전송된다. 일 실시예에 따라, 시프트 양은 제어 신호에 따라 변할 수 있다. 제어 신호는 수정된 포락선(E2in)일 수 있고, 이는 이하 설명될 것이다. (수정된 포락선들(E1in 및 E2in)을 구별하기 위해, 수정된 포락선들(E1in 및 E2in)은 또한 제 1 수정된 포락선(E1in) 및 제 2 수정된 포락선(E2in)으로 각각 지칭될 수도 있다.)
위상 시프팅 유닛(130)은 가변 위상 지연기(131)를 포함할 수 있다. 특정 실시예들에서, 위상 시프팅 유닛(130)은 연산 트랜스컨덕턴스 증폭기(OTA; operational transconductance amplifier)(132)를 더 포함할 수 있다.
가변 위상 지연기(131)는 입력 RF 신호(RFin)의 위상을 지연시키도록 구성된다. 일 실시예에 따라, 가변 위상 지연기(131)는 제 1 노드(N1), 제 2 노드(N2), 버랙터(varactor)(Cv), 및 RF 바이패스 커패시터(Cs)를 포함할 수 있다.
제 1 노드(N1)는 입력 RF 신호(RFin)가 전송되는 전기적 경로 상에서 정의되고, 제 2 노드(N2)는 OTA(132)로부터의 제어 전압(Vcon)이 전송되는 전기적 경로 상에서 정의된다. 버랙터(Cv)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결된다. 버랙터(Cv)는 제어 전압(Vcon)에 따라 변할 수 있는 커패시턴스를 갖는다. RF 바이패스 커패시터(Cs)는 제 2 노드(N2)와 접지(GND) 사이에 연결된다. 즉, 버랙터(Cv) 및 RF 바이패스 커패시터(Cs)는 제 1 노드(N1)와 접지(GND) 사이에 직렬로 연결되고, 제 2 노드(N2)는 버랙터(Cv)와 RF 바이패스 커패시터(Cs) 사이의 전기적 경로 상에서 정의된다.
상술한 구성에서, 가변 위상 지연기(131)의 동등한 커패시턴스가 OTA(132)의 제어 전압(Vcon)에 의해 제어되어, 제어 신호(즉, 제 2 수정된 포락선(E2in))를 참조하는 동안 적응형 위상 지연을 줄 수 있다. OTA(132)의 출력 포트(132c)와 제 2 노드(N2) 사이의 전기적 경로 상에서 RF 전력 스윙을 막기 위해 RF 바이패스 커패시터(Cs)가 제공된다. 제 2 노드(N2)는 입력 RF 신호(RFin)의 시프트 양을 변화시키기 위한 제어 전압(Vcon)을 가변 위상 지연기(131)에 전송시키는 역할을 하고, 제 1 노드(N1)는 시프트된(또는 예컨대, 지연된) 위상을 갖는 입력 RF 신호(RFin)를 RF 전력 증폭기(110)에 전송시키는 역할을 한다.
OTA(132)는 입력 포트(132a) 및 출력 포트(132c)를 포함할 수 있다. OTA(132)는 제 2 포락선 형성 유닛(140)으로부터 입력 포트(132a)를 통해 제어 신호를 수신하고, 제어 전압(Vcon)을 가변 위상 지연기(131)에 제공하도록 구성된다. 일 실시예에 따라, OTA(132)는 OTA(132)의 출력 포트(132c)에 전기적으로 연결된 추가의 입력 포트(132b)를 더 포함할 수 있다.
한편, 제 2 포락선 형성 유닛(140)은 그 입력 포트(140a)를 통해 오리지널 포락선(E0in)을 수신하고, 제 2 수정된 포락선(E2in)을 위상 시프팅 유닛(130)에 제공하도록 구성된다. 제 2 수정된 포락선(E2in)은 위상 시프팅 유닛(130)에 대한 제어 신호로서 제 2 포락선 형성 유닛(140)의 출력 포트(140b)를 통해 전송된다. 일 실시예에 따라, 제 2 수정된 포락선(E2in)(즉, 제어 신호)이 오리지널 포락선(E0in)에 따라 변할 수 있도록 제 2 포락선 형성 유닛(140)이 구성된다.
제 2 포락선 형성 유닛(140)에 의해 수행되는 동작은 전체의 전력 증폭 장치(100)의 위상 궤적에 관한 것일 수 있다. 이러한 점에서, 상기 동작은 위상 형성으로 지칭될 수 있다. 일 실시예에 따라, 위상 형성을 위한 포락선 함수가 제 2 포락선 형성 유닛(140)에 의해 정의되고 수행될 수 있다. 제 2 포락선 형성 유닛(140)의 상세한 동작은 이하 설명될 것이다.
본 개시에 따른 전력 증폭 장치 및 프리프로세서 모듈은, 위상 형성으로 하여금 이득 형성 및/또는 코어 RF 전력 증폭기의 동작과 독립적으로 수행되게 하는 구조를 가질 수 있다. 예를 들어, 도 1에 도시된 제 2 포락선 형성 유닛(140)은, 전력 증폭 장치(100)가 기능하는 동안 증폭된 RF 신호(RFout), 공급 전압(Vsm), 및/또는 제 1 수정된 포락선(E1in)과 독립적으로 제어 신호를 생성하도록 구성된다.
제 1 포락선 형성 유닛(121)과 유사하게, 제 2 포락선 형성 유닛(140)은, 복수의 포락선 값들에 각각 대응하는 복수의 제어 신호 값들을 저장하는 맵핑 테이블일 수 있다. 특정 실시예들에서, 제 2 포락선 형성 유닛(140)은 오리지널 포락선(E0in) 및 미리 설정된 공식에 기초하여 제어 신호를 생성하도록 구성되는 계산기일 수 있다. 특정 실시예들에서, 제 2 포락선 형성 유닛(140)은 신호 생성기일 수 있다. 기본적으로, 임의의 알려진 신호 생성기는 제 2 포락선 형성 유닛(140)에 대한 신호 생성기일 수 있다. 하지만, 본 개시 내용은 이것으로 제한되지 않는다. 이러한 신호 생성기는 맵핑 테이블 및/또는 계산기 역할을 할 수 있다. 프로세서, 메모리, 저장 디바이스, 및/또는 프로그램은 맵핑 테이블, 계산기, 및/또는 신호 생성기의 구현을 위해 사용될 수 있다. 특정 실시예에서, 제 1 포락선 형성 유닛(121) 및 제 2 포락선 형성 유닛(140)은 동일한 디바이스 또는 동일한 구조들을 갖는 복수의 디바이스들을 사용함으로써 구현될 수 있다.
위에서 설명된 구성요소들 중에서, 하나 이상의 구성요소들은 일 실시예에 따라 프리프로세서 모듈을 구성할 수 있다. 예를 들어, (RF 전력 증폭기(110) 및 공급 변조기(122)를 포함할 수 있는) ET 전력 증폭기에 대한 프리프로세서 모듈(200)은 제 1 포락선 형성 유닛(121), 위상 시프팅 유닛(130), 및 제 2 포락선 형성 유닛(140)을 포함할 수 있다. 프로프로세서 모듈 내의 이러한 구성요소들의 구성들 및 동작들은 위에서 설명한 것과 기본적으로 동일하다.
게다가, 본 개시에 따른 전력 증폭 장치 및 프리프로세서 모듈은 하나 이상의 추가 구성요소들을 더 포함할 수 있다.
예를 들어, 도 1에 도시된 바와 같이, 입력 RF 신호(RFin)로부터 오리지널 포락선(E0in)을 제공하기 위한 포락선 출력 유닛(150)은 제 1 포락선 형성 유닛(121)의 입력 포트(121a) 및/또는 제 2 포락선 형성 유닛(140)의 입력 포트(140a)에 연결될 수 있다. 포락선 출력 유닛(150)은 입력 RF 신호(RFin)를 수신하기 위한 입력 포트(150a) 및 오리지널 포락선(E0in)을 출력하기 위한 출력 포트(150b)를 가질 수 있다. 포락선 출력 유닛(150)은 알려진 포락선 검출기 또는 알려진 신호 생성기일 수 있다. 하지만, 본 개시 내용은 이것들로 제한되지 않는다.
또한, 도 1에 도시된 바와 같이, 전력 증폭 장치(100) 또는 프리프로세서 모듈(200)은, 위상 시프팅 유닛(130)과 구별될 수 있는 임피던스 매칭 네트워크(160)를 더 포함할 수 있다. 임피던스 매칭 네트워크(160)는 도 1에 도시된 위상 시프팅 유닛(130)의 입력부에 제공될 수 있다. 하지만, 특정 실시예들에서, 임피던스 매칭 네트워크는 위상 시프팅 유닛의 출력부와 RF 전력 증폭기의 제 1 입력 포트 사이에 제공될 수 있다.
이하, 일 실시예에 따른 포락선 형성 유닛들의 동작들이 도 2 내지 5를 참조하여 설명된다.
도 2는 출력 RF 신호의 전력과 RF 전력 증폭기의 이득 사이의 관계, 및 포락선 형성이 있는 공급 변조된 전력 증폭기의 이득 궤적과 포락선 형성이 없는 공급 변조된 전력 증폭기의 이득 궤적들을 나타내는 예시적인 그래프이다. 도 2에서, 곡선들은 RF 전력 증폭기에 대한 드레인 바이어스(또는 콜렉터 바이어스)가 1 볼트, 2 볼트, 3 볼트, 4 볼트, 및 5 볼트로 각각 설정되는 경우들에 대응하고, 점선들(10, 11)은 이득 궤적들을 나타낸다.
도 2를 참조하면, 곡선들의 비교들은, RF 전력 증폭기의 구현에 사용되는 트랜지스터의 낮은 트랜스컨덕턴스 때문에 더 낮은 드레인 바이어스(또는 콜렉터 바이어스) 영역에서 RF 전력 증폭기의 이득이 상대적으로 낮을 수 있음을 나타낸다. 따라서, 점선(10)에 의해 도시된 바와 같이, 포락선 형성이 없는 전체의 공급 변조된 전력 증폭기의 이득 궤적은 기울어질 수 있고, 감소된 선형성을 야기하는 이득 왜곡(예컨대, 이득 확장)을 보일 수 있다. 예를 들어, CMOS FET이 RF 전력 증폭기의 코어로 사용될 때, CMOS FET은 비선형 커패시턴스가 급격히 변하는 비교적 큰 무릎 전압(knee voltage)을 갖는 경향이 있으므로, 전체 시스템의 선형성이 상당히 감소될 수 있다. 더욱이, 이러한 문제는 CMOS RF 전력 증폭기를 설계하는데 일반적으로 사용되는 캐소드 또는 다중 FET 적층 구조에서 더욱 드러날 수 있다.
또한, 도 2에서 각각의 곡선들은 또한, 드레인 바이어스(또는 콜렉터 바이어스)가 감소할 때 감소하는 경향이 있는 이득 붕괴가 특정 임계 출력 전력에서 발생하는 것도 도시한다. 즉, 이득 붕괴는 더 낮은 드레인 바이어스(또는 콜렉터 바이어스) 영역에서 보다 쉽게 발생할 수 있다.
또한, 특정 실시예들에서, 공급 변조기에 의해 수신된 입력 신호(예컨대, 포락선)의 크기가 특정 값 이하가 될 때(예컨대, 크기가 0이 될 때), 공급 변조기는 드레인 바이어스(또는 콜렉터 바이어스)로서 매우 약한 전압 또는 0 볼트를 출력할 수 있고, 이는 RF 전력 증폭기에서 스위칭 소자(예컨대, 트랜지스터)의 턴-오프를 야기한다.
상술한 현상들을 해결하기 위해, 도 1에 도시된 제 1 포락선 형성 유닛(121)은 RF 전력 증폭기(110)의 효율성, 선형성, 및/또는 정상 동작을 위한 포락선 형성 함수를 수행할 수 있다. 상술한 바에 따라, 드레인 바이어스(또는 콜렉터 바이어스)의 값은 RF 전력 증폭기의 이득을 결정할 수 있다. 한편, 일 실시예에 따라, 공급 전압의 값은 공급 변조기에 의해 수신된 입력의 크기를 달리함으로써 제어될 수 있다. 따라서, 오리지널 포락선의 특정 값에 관하여 수정된 값을 셋팅함으로써, 원하는 이득을 획득할 수 있다. 또한, 오리지널 포락선의 특정 범위에 관하여 복수의 수정된 값들에 기초하여, 수정된 포락선을 획득하기 위한 포락선 형성 함수(f1 : E0in(t) → E1in(t))는 적절한 방식으로, 예컨대 실험에 의해 정의될 수 있다.
도 3은 일 실시예에 따른 제 1 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수, 및 포락선 형성 함수에 기초하여 획득되는 제 1 수정된 포락선과 오리지널 포락선 사이의 관계를 도시하는 예시적인 그래프를 나타낸다.
도 3을 참조하면, 제 1 포락선 형성 유닛에서 사용되는 포락선 형성 함수(f1)는 예컨대, 오리지널 포락선을 디트로우핑(detroughing)함으로써 수정된 포락선의 파형(E1in(t))을 획득할 수 있다. 구체적으로, 제 1 포락선 형성 유닛은 오리지널 포락선의 파형(E0in(t))을 모니터링할 수 있고, 오리지널 포락선의 적어도 일부, 예컨대 크기가 0이 되는 t1에서의 부분의 크기를 포락선 형성 함수(f1)에 기초하여 미리 설정된 오프셋(d1)만큼 증가시킴으로써 수정된 포락선을 생성할 수 있다. 특정 실시예들에서, 포락선 형성 함수(f1)는 디트로우핑에 일반적으로 사용되는 간단한 오프셋 함수일 수 있다. 하지만, 본 개시 내용은 이것으로 제한되지 않는다. 게다가, 포락선 형성 함수(f1)는 경우에 따라 특정 공식, 테이블 등을 사용함으로써 정의될 수 있다.
포락선 형성 함수(f1)에 따라 오리지널 포락선의 적어도 일부의 크기를 증가시킴으로써, 이득 왜곡을 보상할 수 있고, 도 2의 점선(11)과 같은 원하는(예컨대, 편평한) 이득 궤적을 획득할 수 있다. 또한, 수정된 포락선의 크기가 특정 값들보다 더 낮게 되지 않도록 포락선 형성 함수(f1)를 적용하는 것은 RF 전력 증폭기에서 스위칭 소자의 턴-오프 및/또는 이득 붕괴를 방지하는 역할을 할 수 있다. 따라서, RF 전력 증폭기(110)의 선형성 및/또는 정상 동작이 강화될 수 있다.
한편, 일 실시예에 따른 제 2 포락선 형성 유닛은 위상 왜곡을 보상하고, 그럼으로써 전력 증폭 장치의 원하는 위상 궤적을 획득하기 위해 포락선 형성 함수(f2 : E0in(t) → E2in(t))를 수행할 수 있고, 이는 이하에서 설명될 것이다.
도 4a는 제 2 포락선 형성 유닛이 동작하지 않을 때, 일 실시예에 따른 전력 증폭 장치의 위상 궤적과 이득 궤적 사이의 관계를 나타내는 예시적인 그래프를 도시한다.
도 4a에 도시된 바와 같이, 전력 증폭 장치의 이득 궤적이 예컨대, 일 실시예에 따라 제 1 포락선 형성 유닛에 의해 편평해지더라도, 원하는 위상 궤적을 보장하지 않고, 이득 보상을 위한 공급된 전압의 셋팅들 하에서, 점선(12)에 도시된 바와 같이 상응하는 위상 궤적이 기울어질 수 있고, 위상 왜곡을 보일 수 있다. 이는 RF 전력 증폭기에서 스위칭 소자(예컨대, 트랜지스터)의 비-선형 접합 커패시턴스에 기인할 수 있다.
하지만, 점선(12)에 의해 나타난 이러한 위상 궤적은 또한, 위상 왜곡을 보상하고, 그럼으로써 원하는 위상 궤적을 획득하기 위해 필요한 위상의 시프트 양에 대한 정보를 제공한다. 이득 궤적(11)이 오리지널 포락선(E0in)에 적용되는 함수(예컨대, 포락선 형성 함수(f1))에 의해 획득되었으므로, 공급 전압 뿐만 아니라 그에 따른 위상 지연 및 위상 왜곡을 보상하기 위한 필요한 시프트 양이 오리지널 포락선(E0in)의 각각의 크기 값들에 대해 정의될 수 있음이 이해될 수 있다.
따라서, 일 실시예에 따라, 오리지널 포락선(E0in)의 특정 크기 값을 위해 원하는 시프트 양을 획득하기 위한 제어 신호(즉, 제 2 수정된 포락선(E2in))의 값들을 결정하는 포락선 형성 함수(f1)가 적절한 방식으로, 예컨대 실험에 의해 정의될 수 있다.
도 5는 일 실시예에 따른 제 2 포락선 형성 유닛에 의해 수행되는 포락선 형성 함수(f2), 및 포락선 형성 함수(f2)에 기초하여 획득되는 제 2 수정된 포락선(E2in)과 오리지널 포락선(E0in) 사이의 관계를 도시하는 예시적인 그래프이다. 포락선 형성 함수(f2)는 경우에 따라 특정 공식 및/또는 테이블을 사용함으로써 정의될 수 있다.
포락선 형성 함수(f2)를 적용함으로써, 증폭된 RF 신호의 전력 Pout과 위상 사이의 관계를 나타내는 도 4a에서의 곡선들은 도 4b에 도시된 바와 같이 시프트되고, 원하는(예컨대, 편평한) 위상 궤적(13)을 획득할 수 있다. 따라서, 일 실시예에 따라, 이득 궤적과 위상 궤적들 중 하나가 다른 하나를 희생시키지 않고 둘 다 동시에 달성될 수 있다.
도 1을 참조하여 설명된 바와 같이, 제 2 포락선 형성 유닛(140)은 단지 오리지널 포락선을 참조할 수 있는 포락선 형성 함수(f2)에 따라 제어 신호(즉, 제 2 수정된 포락선)를 생성한다는 것을 유의해야 한다. 다른 요소를 참조하는 동안 포락선 형성 함수(f2)가 정의될 수 있다고 가정하더라도, 이러한 요소는 제 2 포락선 형성 유닛에 의해 수신되지 않는다. 따라서, 전력 증폭 장치가 기능하는 동안 다른 값, 예컨대 증폭된 RF 신호(RFout), 공급 전압(Vsm), 및/또는 제 1 수정된 포락선(E1in)을 수신하거나 참조하지 않고 제 2 포락선 형성 유닛은 오리지널 포락선(E0in)으로부터 제어 신호의 값을 결정할 수 있다. 이는 위상 보상 및 제어 신호의 생성에서의 신속성을 강화시킨다. 따라서, 디지털 선-왜곡(DPD; digital pre-distortion), 포락선 주입, 및 동적 피드백과 같은 종래의 선형화 방법과 달리, 본 개시 내용은 더욱 넓은 대역폭(예컨대, 30 MHz 또는 40 MHz) 롱-텀 에볼루션(LTE; long-term evolution) 신호를 커버할 가능성을 갖는다.
게다가, 공급 변조된 전력 증폭기의 이득이 입력 매칭 네트워크와 독립적인 3 dB 또는 5 dB 압축 영역을 따를 수 있으므로, 위상 시프팅 유닛을 사용함으로써 임피던스 매칭 네트워크의 입력 매칭을 변화시키는 것은 전력 증폭 장치의 이득 프로파일(profile)의 상당한 변화를 주지 못할 수도 있음을 유의해야 한다.
한편, 다른 일 실시예에 따른 전력 증폭 장치 및 프리프로세서 모듈이 도 6을 참조하여 이하 설명된다.
도 6은 다른 일 실시예에 따른 전력 증폭 장치 및 프리프로세서 모듈을 도시한다.
전력 증폭 장치(100)는 ET 전력 증폭기로서 동작하기 위한 구조를 갖는 한편, 전력 증폭 장치(100')는 포락선 제거 및 복원(EER) 증폭기로서 동작하기 위한 구조를 갖는 점에서, 전력 증폭 장치들(100 및 100')은 서로 상이하다. 유사하게, 프리프로세서 모듈(200)은 EER 증폭기를 위한 구조를 갖는 한편, 프리프로세서 모듈(200')은 ET 전력 증폭기를 위한 구조를 갖는 점에서, 프리프로세서 모듈들(200 및 200')은 서로 상이하다.
도 6에 도시된 바와 같이, 전력 증폭 장치(100')는 무선 주파수(RF) 전력 증폭기(110'), 공급 변조기(122'), 위상 시프팅 유닛(130'), 포락선 형성 유닛(140'), 및 리미터(limiter)(170)를 포함할 수 있다. 전력 증폭 장치(100')는 포락선 출력 유닛(150') 및/또는 임피던스 매칭 네트워크(160')를 더 포함할 수 있다.
도 6에 도시된 RF 전력 증폭기(110'), 공급 변조기(122'), 위상 시프팅 유닛(130'), 포락선 형성 유닛(140'), 포락선 출력 유닛(150'), 및 임피던스 매칭 네트워크(160')는 도 1에 도시된 RF 전력 증폭기(110), 공급 변조기(122), 위상 시프팅 유닛(130), 제 2 포락선 형성 유닛(140), 포락선 출력 유닛(150), 및 임피던스 매칭 네트워크(160)와 각각 대응한다. 도 6의 이러한 구성요소들의 구성들 및 동작들은 위에서 설명한 도 1에 도시된 구성요소들의 구성들 및 동작들과 기본적으로 동일하다.
리미터(170)는 입력 포트(170a)를 갖고, 상기 입력 포트(170a)를 통해 입력 RF 신호(RFin)가 수신된다. 리미터(170)의 출력 포트(170b)는 위상 시프팅 유닛(130')의 입력 포트에 전기적으로 연결된다. 리미터(170)는 입력 RF 신호(RFin)로부터 진폭 요소를 제거하고, 입력 RF 신호(RFin)의 주파수 요소 및 위상 요소를 포함하는 포락선 제거된 신호(Xin)를 제공하도록 구성된다.
도 6을 참조하여 위에서 설명한 구성요소들 중에서, 하나 이상의 구성요소들은 일 실시예에 따라 프리프로세서 모듈을 구성할 수 있다. 예를 들어, RF 전력 증폭기(110'), 공급 변조기(120'), 및 리미터(170)를 포함할 수 있는 EER 증폭기를 위한 프리프로세서 모듈(200')은 위상 시프팅 유닛(130') 및 포락선 형성 유닛(140')을 포함할 수 있다. 프리프로세서 모듈 내의 이러한 구성요소들의 구성들 및 동작들은 위에서 설명한 것과 기본적으로 동일하다.
일 실시예에 따라 전력 증폭 장치(100') 및 프리프로세서 모듈(200')은 도 1의 제 1 포락선 형성 유닛(121)과 같은 이득 형성을 위한 포락선 형성 유닛을 포함하지 않을 수도 있음을 유의해야 한다. 하지만, 이 경우에라도, 전체의 전력 증폭 장치(100')의 위상 궤적은 여전히 위상 왜곡을 포함할 수 있다. 또한, 오리지널 포락선은 전력 증폭 장치(100')의 이득을 결정하고, 따라서 이득 궤적을 결정하는 것이 여전히 사실이다. 따라서, 포락선 형성 유닛(140')은 오리지널 포락선(E0in)에 따라 포락선 제거된 신호(Xin)의 위상 지연을 조절할 수 있고, 그럼으로써 전력 증폭 장치(100')의 원하는(예컨대, 편평한) 위상 궤적을 획득할 수 있다. 위상 형성 유닛(130')에 의해 위상이 시프트될 수 있는 포락선 제거된 신호(Xin)는 RF 전력 증폭기(110')의 제 1 입력 포트(110'a)에 전송된다.
본 발명의 개시에 있어, 다양한 증폭기 모듈들이 다양한 구성요소들 및 여러가지 구조들로 구현될 수 있음을 유의해야 한다. 또한, 다양한 구성요소들, 구조들 및 파라미터들은 오로지 예시적인 것으로서 포함되고, 어떠한 제한하는 의미로도 해석되지 않는다. 본 발명의 개시에 있어, 본 발명이 속하는 기술분야의 통상의 기술자는 자신의 응용들 및 이러한 응용들을 구현하는데 필요한 구성요소 및 장비를 결정하는데 본 개시 내용을 구현할 수 있으나, 이 역시 첨부된 청구항의 범위에 속한다.
Claims (20)
- 입력 무선 주파수(RF; radio frequency) 신호를 수신하고, 증폭된 RF 신호를 출력하도록 구성되는 RF 전력 증폭기;
상기 입력 RF 신호의 오리지널 포락선(envelope)에 따라 변하는 공급 전압을 상기 RF 전력 증폭기에 제공하도록 구성되는 공급 변조 유닛;
제어 신호를 수신하고, 상기 제어 신호에 따라 변하는 시프트(shift) 양만큼 상기 RF 전력 증폭기에 입력될 상기 입력 RF 신호의 위상을 시프트하도록 구성되는 위상 시프팅 유닛; 및
상기 오리지널 포락선을 수신하고, 상기 오리지널 포락선에 따라 변하는 상기 제어 신호를 상기 위상 시프팅 유닛에 제공하도록 구성되는 포락선 형성 유닛을 포함하는
전력 증폭 장치.
- 제 1 항에 있어서,
상기 포락선 형성 유닛은 상기 증폭된 RF 신호 및 상기 공급 전압과 독립적으로 상기 제어 신호를 생성하도록 구성되는
전력 증폭 장치.
- 제 1 항에 있어서,
상기 포락선 형성 유닛은 복수의 포락선 값들에 각각 대응하는 복수의 제어 신호 값들을 저장하는 맵핑 테이블을 포함하는
전력 증폭 장치.
- 제 1 항에 있어서,
상기 포락선 형성 유닛은 상기 오리지널 포락선 및 미리 설정된 공식에 기초하여 상기 제어 신호를 생성하도록 구성되는 계산기를 포함하는
전력 증폭 장치.
- 제 1 항에 있어서,
상기 포락선 형성 유닛은 신호 생성기인
전력 증폭 장치.
- 제 1 항에 있어서,
상기 공급 변조 유닛은
상기 오리지널 포락선을 수정하고, 수정된 포락선을 출력하도록 구성되는 추가의 포락선 형성 유닛; 및
상기 수정된 포락선을 수신하고, 상기 공급 전압을 출력하도록 구성되는 공급 변조기를 포함하는
전력 증폭 장치.
- 제 6 항에 있어서,
상기 추가의 포락선 형성 유닛은 상기 오리지널 포락선을 디트로우핑(detroughing)함으로써 상기 수정된 포락선을 획득하도록 구성되는
전력 증폭 장치.
- 제 6 항에 있어서,
상기 추가의 포락선 형성 유닛은 신호 생성기인
전력 증폭 장치.
- 제 6 항에 있어서,
상기 포락선 형성 유닛은 상기 추가의 포락선 형성 유닛에 의해 생성되는 상기 수정된 포락선과 독립적으로 상기 제어 신호를 생성하도록 구성되는
전력 증폭 장치.
- 제 1 항에 있어서,
상기 위상 시프팅 유닛은
상기 입력 RF 신호의 위상을 지연시키도록 구성되는 가변 위상 지연기; 및
입력 포트 및 출력 포트를 포함하는 연산 트랜스컨덕턴스 증폭기(OTA; operational transconductance amplifier)를 포함하되,
상기 OTA는 상기 포락선 형성 유닛으로부터 상기 입력 포트를 통해 상기 제어 신호를 수신하고, 제어 전압을 상기 가변 위상 지연기에 제공하도록 구성되는
전력 증폭 장치.
- 제 10 항에 있어서,
상기 OTA는 상기 OTA의 상기 출력 포트에 전기적으로 연결되는 추가의 입력 포트를 더 포함하는
전력 증폭 장치.
- 제 10 항에 있어서,
상기 가변 위상 지연기는
제 1 노드 ― 상기 제 1 노드를 통해 상기 입력 RF 신호가 전송됨 ―;
제 2 노드 ― 상기 제 2 노드를 통해 상기 제어 전압이 전송됨 ―;
상기 제 1 노드와 상기 제 2 노드 사이에 연결되고, 상기 제어 전압에 따라 변하는 커패시턴스를 갖는 버랙터(varactor); 및
상기 제 2 노드와 접지 사이에 연결되는 RF 바이패스 커패시터를 포함하는
전력 증폭 장치.
- 무선 주파수(RF; radio frequency) 전력 증폭기 및 공급 변조기를 포함하는 포락선 트래킹(ET; envelope tracking) 전력 증폭기를 위한 프리프로세서 모듈로서,
상기 RF 전력 증폭기에 입력될 입력 RF 신호의 오리지널 포락선으로부터 제 1 수정된 포락선을 생성하고, 상기 제 1 수정된 포락선을 상기 공급 변조기에 제공하기 위한 제 1 포락선 형성 유닛 ― 상기 제 1 수정된 포락선은 상기 ET 전력 증폭기가 미리 설정된 이득 궤적(gain trajectory)을 갖도록 생성됨 ―;
시프트 양만큼 상기 입력 RF 신호를 시프트하기 위한 위상 시프팅 유닛; 및
상기 오리지널 포락선으로부터 제 2 수정된 포락선을 생성하고, 상기 제 2 수정된 포락선을 상기 위상 시프팅 유닛에 제공하기 위한 제 2 포락선 형성 유닛을 포함하되,
상기 시프트 양은 상기 제 2 수정된 포락선에 따라 변하고,
상기 제 2 수정된 포락선은 상기 ET 전력 증폭기가 미리 설정된 위상 궤적을 갖도록 생성되며,
상기 제 2 포락선 형성 유닛은 상기 제 1 수정된 포락선과 독립적으로 상기 제 2 수정된 포락선을 생성하도록 구성되는
프리프로세서 모듈.
- 제 13 항에 있어서,
상기 제 2 포락선 형성 유닛은 상기 RF 전력 증폭기로부터 출력되는 증폭된 RF 신호와 독립적으로 상기 제 2 수정된 포락선을 생성하도록 구성되는
프리프로세서 모듈.
- 제 13 항에 있어서,
상기 제 2 포락선 형성 유닛은 복수의 오리지널 포락선 값들에 각각 대응하는 복수의 수정된 포락선 값들을 저장하는 맵핑 테이블을 포함하는
프리프로세서 모듈.
- 제 13 항에 있어서,
상기 제 2 포락선 형성 유닛은 상기 오리지널 포락선 및 미리 설정된 공식에 기초하여 상기 제 2 수정된 포락선을 생성하도록 구성되는 계산기를 포함하는
프리프로세서 모듈.
- 제 13 항에 있어서,
상기 제 2 포락선 형성 유닛은 신호 생성기인
프리프로세서 모듈.
- 무선 주파수(RF; radio frequency) 전력 증폭기 및 공급 변조기를 포함하는 포락선 제거 및 복원(EER; envelope elimination and restoration) 증폭기를 위한 프리프로세서 모듈로서,
시프트 양만큼 상기 RF 전력 증폭기에 입력될 입력 RF 신호를 시프트하기 위한 위상 시프팅 유닛; 및
상기 입력 RF 신호의 오리지널 포락선으로부터 수정된 포락선을 생성하고, 상기 수정된 포락선을 상기 위상 시프팅 유닛에 제공하기 위한 포락선 형성 유닛을 포함하되,
상기 시프트 양은 상기 수정된 포락선에 따라 변하고,
상기 수정된 포락선은 상기 EER 증폭기가 미리 설정된 위상 궤적을 갖도록 생성되며,
상기 포락선 형성 유닛은 상기 RF 전력 증폭기로부터 출력되는 증폭된 RF 신호와 독립적으로 상기 수정된 포락선을 생성하도록 구성되는
프리프로세서 모듈.
- 제 18 항에 있어서,
상기 포락선 형성 유닛은 복수의 오리지널 포락선 값들에 각각 대응하는 복수의 수정된 포락선 값들을 저장하는 맵핑 테이블을 포함하는
프리프로세서 모듈.
- 제 18 항에 있어서,
상기 포락선 형성 유닛은 상기 오리지널 포락선 및 미리 설정된 공식에 기초하여 상기 수정된 포락선을 생성하도록 구성되는 계산기를 포함하는
프리프로세서 모듈.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/741,371 US9748901B2 (en) | 2015-06-16 | 2015-06-16 | Power amplifying apparatus |
| US14/741,371 | 2015-06-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160148453A true KR20160148453A (ko) | 2016-12-26 |
Family
ID=57588554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160069353A KR20160148453A (ko) | 2015-06-16 | 2016-06-03 | 전력 증폭 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9748901B2 (ko) |
| KR (1) | KR20160148453A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9979421B2 (en) * | 2015-03-02 | 2018-05-22 | Eta Devices, Inc. | Digital pre-distortion (DPD) training and calibration system and related techniques |
| CN111064478B (zh) * | 2019-12-16 | 2021-04-27 | 紫光展讯通信(惠州)有限公司 | 时延校准方法、无线射频设备及计算机可读存储介质 |
| CN112543005B (zh) * | 2021-02-18 | 2021-06-04 | 广州慧智微电子有限公司 | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091777B2 (en) * | 2002-09-30 | 2006-08-15 | Lucent Technologies Inc. | Controller for an RF power amplifier |
| US7518445B2 (en) | 2006-06-04 | 2009-04-14 | Samsung Electro-Mechanics Company, Ltd. | Systems, methods, and apparatuses for linear envelope elimination and restoration transmitters |
| JP5119961B2 (ja) | 2008-02-08 | 2013-01-16 | 住友電気工業株式会社 | 包絡線追跡電源回路及びそれを含む高周波増幅器 |
| US8159296B2 (en) | 2009-12-30 | 2012-04-17 | Motorola Mobility, Inc. | Method and apparatus for a power supply modulator linearizer |
| US8174313B2 (en) | 2010-05-17 | 2012-05-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Apparatus and method for controlling power amplifier |
| US8471644B2 (en) | 2011-01-19 | 2013-06-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Digital automatic gain control circuits and methods for controlling the amplitude of a time-varying signal |
| US8692620B2 (en) | 2012-07-03 | 2014-04-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power amplifier |
| US8779860B2 (en) | 2012-08-15 | 2014-07-15 | Avago Technologies General Ip (Singapore) Ptd. Ltd. | Power amplifier |
| US9450552B2 (en) | 2012-10-09 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power amplifier having an integrated microcontroller |
| US8853743B2 (en) | 2012-11-16 | 2014-10-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer |
| US9093960B2 (en) * | 2013-07-24 | 2015-07-28 | Crestcom, Inc. | Transmitter and method with RF power amplifier having predistorted bias |
| US9112463B2 (en) | 2013-09-30 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pulsed dynamic load modulation power amplifier circuit |
| US9350300B2 (en) | 2014-01-28 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power amplifier |
-
2015
- 2015-06-16 US US14/741,371 patent/US9748901B2/en active Active
-
2016
- 2016-06-03 KR KR1020160069353A patent/KR20160148453A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US9748901B2 (en) | 2017-08-29 |
| US20160373067A1 (en) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6611300B2 (ja) | 信号調整を有する電力増幅器 | |
| US9571056B2 (en) | Power amplifier with self aligned peaking stage | |
| US9385665B2 (en) | PPA linearization | |
| KR20060054194A (ko) | 스위칭 모드 전력 증폭기의 출력 전력 제어 | |
| KR20040079597A (ko) | 적응 바이어스 제어 기술을 이용한 초고주파 도허티증폭장치 | |
| US10547279B2 (en) | Switched amplifier | |
| KR102178526B1 (ko) | 전력 증폭기 | |
| KR20160144368A (ko) | 전력 증폭기를 바이어싱하기 위한 회로들 및 방법들 | |
| US20170033748A1 (en) | Bias circuit for low quiescent current amplifier | |
| KR20160148453A (ko) | 전력 증폭 장치 | |
| US8587378B2 (en) | Analog pre-distortion linearizer | |
| US10979001B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| US10171039B2 (en) | Devices and methods that facilitate power amplifier off state performance | |
| US9479123B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| US9974038B2 (en) | Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices | |
| Tajima et al. | Improved efficiency in outphasing power amplifier by mixing outphasing and amplitude modulation | |
| KR101890579B1 (ko) | 위상변조 왜곡의 감소가 가능한 전력 증폭기 | |
| JP2011182191A (ja) | 半導体集積回路装置及び送受信システム | |
| US11356063B2 (en) | Amplification apparatus and method | |
| US9871491B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| Piazzon et al. | Design of an X-Band GaAs MMIC Doherty amplifier accounting for device R ON resistance | |
| US9843296B2 (en) | Linearizer and radio frequency power amplifier using same | |
| Beltran et al. | VHF Doherty amplifier with GaN FETs and independent drive-signal control | |
| US20150236657A1 (en) | Amplifier circuit | |
| JP2011193353A (ja) | 直交信号生成回路 |