KR20160141362A - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- KR20160141362A KR20160141362A KR1020160015233A KR20160015233A KR20160141362A KR 20160141362 A KR20160141362 A KR 20160141362A KR 1020160015233 A KR1020160015233 A KR 1020160015233A KR 20160015233 A KR20160015233 A KR 20160015233A KR 20160141362 A KR20160141362 A KR 20160141362A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- light emitting
- semiconductor layer
- type semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 422
- 239000000758 substrate Substances 0.000 claims abstract description 239
- 239000000463 material Substances 0.000 claims description 101
- 238000000034 method Methods 0.000 claims description 77
- 238000006243 chemical reaction Methods 0.000 claims description 64
- 230000003287 optical effect Effects 0.000 claims description 37
- 238000009826 distribution Methods 0.000 claims description 30
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000004952 Polyamide Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920000058 polyacrylate Polymers 0.000 claims description 8
- 229920002647 polyamide Polymers 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 853
- 150000004767 nitrides Chemical class 0.000 description 134
- 238000004891 communication Methods 0.000 description 92
- 238000005286 illumination Methods 0.000 description 61
- 230000008569 process Effects 0.000 description 55
- 230000012010 growth Effects 0.000 description 53
- 239000010408 film Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000000605 extraction Methods 0.000 description 18
- 239000013078 crystal Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 238000003860 storage Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 230000006911 nucleation Effects 0.000 description 12
- 238000010899 nucleation Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 239000002096 quantum dot Substances 0.000 description 12
- 238000011049 filling Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 229910052791 calcium Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 229910052712 strontium Inorganic materials 0.000 description 7
- 229910003564 SiAlON Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 101100396546 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) tif-6 gene Proteins 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 229910052788 barium Inorganic materials 0.000 description 5
- 238000004581 coalescence Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 102100032047 Alsin Human genes 0.000 description 4
- 101710187109 Alsin Proteins 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- -1 Si 3 N 4 Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000004205 dimethyl polysiloxane Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000005457 Black-body radiation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052771 Terbium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 229910010093 LiAlO Inorganic materials 0.000 description 2
- 229910020068 MgAl Inorganic materials 0.000 description 2
- 229910004283 SiO 4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000036651 mood Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000003442 weekly effect Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical group 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008635 plant growth Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 반도체 발광소자에 관한 것이다. The present invention relates to a semiconductor light emitting device.
일반적으로, 반도체 발광 다이오드(Light Emitting Diode, LED)는 낮은 소비전력, 고휘도 등의 여러 장점 때문에 광원으로서 널리 사용된다. 특히, 최근 반도체 발광소자는 다양한 형태의 조명장치는 물론 대형 액정디스플레이(Liquid Crystal Display, LCD)와 같은 디스플레이를 위한 백라이트(Backlight)로 채용되고 있다. In general, a semiconductor light emitting diode (LED) is widely used as a light source because of various advantages such as low power consumption and high brightness. In particular, recent semiconductor light emitting devices have been employed as backlights for displays such as large liquid crystal displays (LCDs) as well as various types of lighting devices.
반도체 발광소자를 위한 에피택셜 성장에 사용된 기판(이하, '성장용 기판'이라 함)은 전기적 연결 또는 광학적 손실 문제로 인해 제거될 수 있다. 이 경우에, 에피택셜 박막을 지지하기 위해서 다른 수단이 요구될 수 있다.
A substrate used for epitaxial growth for a semiconductor light emitting device (hereinafter referred to as a growth substrate) can be removed due to an electrical connection or an optical loss problem. In this case, other means may be required to support the epitaxial thin film.
본 발명의 해결하고자 하는 과제 중 하나는, 플립칩 구조를 유지하면서 광추출효율이 개선된 반도체 발광소자를 제공하는데 있다.
One of the problems to be solved by the present invention is to provide a semiconductor light emitting device in which the light extraction efficiency is improved while maintaining the flip chip structure.
본 발명의 기술적 사상의 일 실시예는, 서로 반대에 위치한 제1 및 제2 면을 가지며, 각각 상기 제1 및 제2 면을 제공하는 제1 및 제2 도전형 반도체층과 그 사이에 배치된 활성층을 포함하며, 상기 제2 면을 향해 상기 제1 도전형 반도체층의 일 영역이 개방되며 상기 제1 면 상에 형성된 요철을 갖는 발광 구조물과, 상기 제1 도전형 반도체층의 상기 일 영역과 상기 제2 도전형 반도체층의 일 영역에 각각 배치된 제1 및 제2 전극과, 상기 발광 구조물의 제1 면에 배치된 투광성 지지 기판과, 상기 발광 구조물의 제1 면과 상기 투광성 지지 기판 사이에 배치되며, 상기 제1 도전형 반도체층의 굴절률과 상기 투광성 지지 기판의 굴절률 사이의 굴절률을 갖는 투광성 접합층을 포함하는 반도체 발광소자를 제공한다.
One embodiment of the technical concept of the present invention is a semiconductor device comprising first and second conductivity type semiconductor layers having first and second surfaces opposite to each other and providing the first and second surfaces, A light emitting structure including an active layer, the light emitting structure having one side of the first conductivity type semiconductor layer opened toward the second side and having concavities and convexity formed on the first side; A first electrode and a second electrode respectively disposed on one region of the second conductivity type semiconductor layer; a light-transmissive support substrate disposed on a first surface of the light-emitting structure; and a light- And a translucent bonding layer having a refractive index between the refractive index of the first conductivity type semiconductor layer and the refractive index of the light-transmitting support substrate.
일 예에서, 상기 투광성 접합층은 상기 활성층으로부터 생성된 광의 파장을 다른 파장으로 변환시키는 파장변환물질을 포함할 수 있다. In one example, the translucent bonding layer may include a wavelength conversion material that converts the wavelength of light generated from the active layer to another wavelength.
일 예에서, 상기 투광성 접합층은, 폴리아크릴레이트(polyacrylate), 폴리이미드(polyimide), 폴리 아마이드(polyamide) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. In one example, the translucent bonding layer may comprise at least one material selected from the group consisting of polyacrylate, polyimide, polyamide and benzocyclobutene (BCB) have.
일 예에서, 상기 투광성 지지 기판은 글래스 기판일 수 있다. In one example, the light-transmitting supporting substrate may be a glass substrate.
일 예에서, 상기 발광 구조물의 상기 제1 면의 면적에서 상기 요철이 형성된 면적은 80% 이상일 수 있다.
In one example, the surface area of the first surface of the light emitting structure may be 80% or more.
본 발명의 기술적 사상의 일 실시예는 서로 반대에 위치한 제1 및 제2 면을 가지며, 각각 상기 제1 및 제2 면을 제공하는 제1 및 제2 도전형 반도체층과 그 사이에 배치된 활성층을 포함하며, 상기 제2 면을 향해 개방된 상기 제1 도전형 반도체층의 일 영역을 갖는 발광 구조물과, 상기 제1 도전형 반도체층의 상기 일 영역과 상기 제2 도전형 반도체층의 일 영역에 각각 배치된 제1 및 제2 전극과, 상기 발광 구조물의 제1 면에 배치된 투광성 지지 기판과, 상기 발광 구조물의 제1 면과 상기 투광성 지지 기판 사이에 배치되며, 상기 활성층으로부터 생성된 제1 파장의 광의 적어도 일부를 제2 파장의 광으로 변환시키는 파장변환물질을 함유하는 투광성 접합층을 포함하는 반도체 발광소자를 제공한다. One embodiment of the technical idea of the present invention is a semiconductor light emitting device having first and second conductive semiconductor layers having first and second surfaces opposed to each other and providing the first and second surfaces, A light emitting structure having one region of the first conductivity type semiconductor layer opened toward the second surface, and a second region of the first conductivity type semiconductor layer and one region of the second conductivity type semiconductor layer, A light-transmitting support substrate disposed on the first surface of the light-emitting structure, and a second light-shielding substrate disposed between the first surface of the light-emitting structure and the light-transmitting support substrate, And a translucent bonding layer containing a wavelength conversion material for converting at least a part of light of one wavelength into light of a second wavelength.
일 예에서, 상기 투광성 지지 기판의 일 면에 배치되며 상기 제1 파장의 광을 차단하고 상기 제2 파장의 광을 투과시키는 광 필터층을 더 포함할 수 있다. In one example, the light-transmitting support substrate may further include an optical filter layer disposed on one surface of the light-transmissive support substrate and intercepting light of the first wavelength and transmitting light of the second wavelength.
일 에에서, 상기 광 필터층 상에 배치되며, 상기 제2 파장 중 일부 대역의 광을 선택적으로 투과시키는 컬러 필터층을 더 포함할 수 있다.And a color filter layer disposed on the optical filter layer and selectively transmitting light in a part of the second wavelength.
일 예에서, 상기 컬러 필터층 상에 배치되며, 방출되는 광을 확산시키기 위한 광확산층을 더 포함할 수 있다.
In one example, it may further comprise a light-diffusing layer disposed on the color filter layer for diffusing the emitted light.
본 발명의 기술적 사상의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 그 내부에 제1 관통 개구부가 형성된 발광 구조물과, 상기 발광 구조물을 구성하는 상기 제2 도전형 반도체층의 상면에 형성되고 상기 제1 관통 개구부와 연통한 제2 관통 개구부를 포함하는 식각 저지층과, 상기 발광 구조물을 구성하는 상기 제2 도전형 반도체층, 제2 관통 개구부 및 식각 저지층의 상면에 형성된 전류 분배층과, 상기 제1 도전형 반도체층의 하면에 형성되고, 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극 구조물과, 상기 제1 도전형 반도체층의 하면에 형성되고, 상기 제1 관통 개구부 및 제2 관통 개구부를 통하여 상기 전류 분배층과 전기적으로 연결된 제2 전극 구조물과, 상기 전류 분배층 상에 형성된 투광성 접합층과, 상기 투광성 접합층 상에 접착된 투광성 지지 기판을 포함하는 반도체 발광소자를 제공한다. One embodiment of the technical idea of the present invention is a light emitting device including a light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer and having a first penetrating opening formed therein, And a second penetrating opening formed in the upper surface of the second conductive semiconductor layer and communicating with the first penetrating opening; and a second conductive semiconductor layer formed in the second conductive semiconductor layer, the second penetrating opening, A first electrode structure formed on a lower surface of the first conductivity type semiconductor layer and electrically connected to the first conductivity type semiconductor layer; a second electrode structure formed on the first conductivity type semiconductor layer; A second electrode structure formed on the bottom surface of the current distribution layer and electrically connected to the current distribution layer through the first through openings and the second through openings; And a light-transmitting supporting substrate bonded on the light-transmitting bonding layer.
일 에에서, 상기 제1 도전형 반도체층은 n형 반도체층이고, 상기 제2 도전형 반도체층은 p형 반도체층일 수 있다. The first conductivity type semiconductor layer may be an n-type semiconductor layer, and the second conductivity type semiconductor layer may be a p-type semiconductor layer.
일 예에서, 상기 전류 분배층과 상기 투광성 접합층 사이에 배치된 그레이디드 굴절률층(graded index layer)을 더 포함할 수 있다. In one example, the light emitting device may further include a graded index layer disposed between the current distribution layer and the transparent bonding layer.
일 예에서, 상기 제1 관통 개구부 및 제2 관통 개구부의 내벽, 및 상기 제1 도전형 반도체층의 하면에 배치된 반사층을 더 포함할 수 있다.
In one example, the light emitting device may further include a reflective layer disposed on an inner wall of the first through-hole and the second through-hole, and a lower surface of the first conductive semiconductor layer.
본 실시예에 따르면, 글래스와 같은 투광성 지지 기판을 구비한 플립칩 반도체 발광소자를 제공할 수 있다. 상기 투광성 지지 기판과 상기 발광 구조물 사이에 투광성 접합층을 도입하여, 상기 투광성 지지 기판의 요철이 형성된 표면에 상기 투광성 지지 기판을 제공할 수 있다. 상기 투광성 기판은 굴절률 매칭층으로 작용하도록 구성될 수 있으며, 그 결과 광추출효율을 향상시킬 수 있다. 상기 투광성 접합층은 형광체와 같은 파장변환물질을 혼합하여 파장변환구조를 단순화할 수 있다.
According to this embodiment, it is possible to provide a flip chip semiconductor light emitting device having a light-transmitting supporting substrate such as glass. The translucent support substrate may be provided on the surface of the translucent support substrate where the projections and depressions are formed by introducing a translucent bonding layer between the translucent support substrate and the light emitting structure. The translucent substrate may be configured to function as a refractive index matching layer, and as a result, the light extraction efficiency can be improved. The translucent bonding layer can simplify the wavelength conversion structure by mixing a wavelength conversion material such as a phosphor.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 나타내는 측단면도이다.
도2는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다.
도3은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 나타내는 측단면도이다.
도4a 내지 도4f는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 제조방법의 일부를 설명하기 위한 주요 공정별 단면도이다.
도5a 내지 도5f는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 제조방법의 다른 일부를 설명하기 위한 주요 공정별 단면도이다.
도6은 본 발명의 기술적 사상의 일 실시예에 채용가능한 복합 버퍼층의 형성과정을 설명하기 위한 공정 순서도이다.
도7a 내지 도7d는 각각 본 발명의 기술적 사상의 일 실시예에 채용가능한 복합 버퍼층의 다양한 예를 나타내는 측단면도이다.
도8 및 도9는 각각 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 구비한 패키지를 나타내는 측단면도이다.
도10 내지 도13은 본 발명의 기술적 사상의 다양한 실시예에 따른 반도체 발광소자를 나타내는 측단면도이다.
도14는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 또는 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도15a 및 도15b는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다.
도15c는 도15a에 도시한 반도체 발광 소자의 배면도이다.
도16a 내지 도28a, 및 도 16b 내지 도 28b는 본 발명의 기술적 사상의 일 실시에 따른 반도체 발광소자의 제조 방법을 설명하기 위한 주요 공정별 단면도이다.
도29 내지 도33은 본 발명의 기술적 사상의 다양한 실시예에 의한 반도체 발광소자를 나타내는 측단면도이다.
도34 및 도35는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 포함하는 백색 광원 모듈의 개략적인 단면도이다.
도36은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 백라이트 유닛의 개략적인 사시도이다.
도37은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 직하형 백라이트 유닛의 일 예를 나타내는 도면이다.
도38 및 도39는 각각 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 에지형 백라이트 유닛의 일 예를 나타내는 도면이다.
도40은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 디스플레이 장치의 개략적인 분해 사시도이다.
도41은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 평판 조명 장치를 나타내는 개략적인 사시도이다.
도42는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 조명 장치를 나타내는 개략적인 분해 사시도이다.
도43은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 바(bar) 타입의 조명 장치를 나타내는 개략적인 분해 사시도이다.
도44는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 조명 장치를 나타내는 개략적인 분해 사시도이다.
도45는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
도46은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 네트워크 시스템을 설명하기 위한 개략도이다.
도47은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 조명 기구의 스마트 엔진과 모바일 기기의 통신 동작을 설명하기 위한 블록도이다.
도48은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 스마트 조명 시스템을 모식적으로 나타낸 개념도이다.1 is a side sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
3 is a side cross-sectional view illustrating a semiconductor light emitting device according to an embodiment of the present invention.
FIGS. 4A to 4F are cross-sectional views of main processes for explaining a part of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
5A to 5F are cross-sectional views of major processes for explaining another part of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 6 is a flowchart illustrating a process for forming a composite buffer layer according to an embodiment of the present invention. Referring to FIG.
7A to 7D are side cross-sectional views showing various examples of composite buffer layers that can be employed in one embodiment of the technical concept of the present invention, respectively.
8 and 9 are side cross-sectional views illustrating a package having a semiconductor light emitting device according to an embodiment of the present invention.
10 to 13 are side cross-sectional views showing semiconductor light emitting devices according to various embodiments of the technical idea of the present invention.
FIG. 14 is a CIE coordinate system for explaining a wavelength conversion material applicable to a semiconductor light emitting device or a package according to an embodiment of the present invention.
FIGS. 15A and 15B are cross-sectional views showing a principal part of a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
Fig. 15C is a rear view of the semiconductor light emitting element shown in Fig. 15A.
16A to FIG. 28A and FIG. 16B to FIG. 28B are cross-sectional views of major processes for explaining a method for manufacturing a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
29 to 33 are side sectional views showing semiconductor light emitting devices according to various embodiments of the technical idea of the present invention.
34 and 35 are schematic cross-sectional views of a white light source module including a semiconductor light emitting device according to an embodiment of the present invention.
36 is a schematic perspective view of a backlight unit including a semiconductor light emitting device according to an embodiment of the present invention.
37 is a diagram showing an example of a direct-type backlight unit including a semiconductor light emitting device according to an embodiment of the technical idea of the present invention.
38 and 39 are views showing an example of an edge type backlight unit including a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
40 is a schematic exploded perspective view of a display device including a semiconductor light emitting device according to an embodiment of the present invention.
41 is a cross-sectional view of a semiconductor light emitting device according to an embodiment of the present invention; 1 is a schematic perspective view showing a flat panel illumination device.
FIG. 42 is a schematic exploded perspective view showing a lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 43 is a schematic exploded perspective view showing a bar-type lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 44 is a schematic exploded perspective view showing a lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
45 is a schematic view for explaining an indoor lighting control network system including a semiconductor light emitting device according to an embodiment of the present invention.
46 is a schematic view for explaining a network system including a semiconductor light emitting device according to an embodiment of the present invention.
47 is a block diagram for explaining a communication operation between a smart engine and a mobile device of a lighting device having a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 48 is a conceptual diagram schematically showing a smart lighting system having a semiconductor light emitting device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments are provided so that those skilled in the art can more fully understand the present invention. For example, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements. Also, in this specification, terms such as "upper", "upper surface", "lower", "lower surface", "side surface" and the like are based on the drawings and may actually vary depending on the direction in which the devices are arranged.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
The term " one example " used in this specification does not mean the same embodiment, but is provided to emphasize and describe different unique features. However, the embodiments presented in the following description do not exclude that they are implemented in combination with the features of other embodiments. For example, although the matters described in the specific embodiments are not described in the other embodiments, they may be understood as descriptions related to other embodiments unless otherwise described or contradicted by those in other embodiments.
도1은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 측단면도이다. 1 is a side sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
본 실시예에 따른 반도체 발광소자(50)는 제1 도전형 반도체층(32) 및 제2 도전형 반도체층(37)과, 그 사이에 위치하는 활성층(35)을 갖는 발광 구조물(30)와 상기 발광 구조물(30)를 지지하기 위한 투광성 지지 기판(71)을 포함한다. The semiconductor
상기 제1 도전형 반도체층(32)은 n형 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(32)은 n형 GaN일 수 있다. 상기 제2 도전형 반도체층(37)은 p형 AlxInyGa1 -x- yN을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(37)은 p형 AlGaN/GaN일 수 있다. 상기 활성층(35)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체를 사용할 경우, 상기 활성층(35)은 GaN/InGaN MQW 구조일 수 있다. The first conductivity
상기 발광 구조물(30)는 상기 제1 및 제2 도전형 반도체층(32,37)에 의해 각각 제공되는 제1 및 제2 면을 갖는다. 상기 제1 및 제2 면은 서로 반대에 위치할 수 있다. The
상기 발광 구조물(30)의 제2 면에는 상기 제1 및 제2 도전형 반도체층(32,37)에 각각 접속된 제1 및 제2 전극(58,59)이 배치된다. 상기 제2 도전형 반도체층(37)과 상기 제2 전극(59) 사이에는 오믹 콘택층(54)을 더 포함할 수 있다. First and
상기 발광 구조물(30)는 그 제1 면에 형성된 요철(P)을 포함할 수 있다. 상기 요철(P)은 제1 도전형 반도체층(32)의 적어도 일부를 가공하여 형성될 수 있다. 상기 요철(P)은 본 실시예와 같이 반구형상의 돌기부일 수 있으나 이에 한정되지 않고 다른 다양한 형상의 비평탄한 구조일 수 있다. 상기 발광 구조물(30)의 제1 면의 면적에서 상기 요철(P)이 형성된 면적은 80% 이상일 수 있다. 나아가, 광추출효율을 더욱 향상되도록 상기 요철(P)이 형성된 면적은 90% 이상일 수 있다.The
상기 발광 구조물(30)의 제1 면에 배치된 투광성 지지 기판(71)은 상기 활성층(35)으로부터 생성되는 광이 방출되는 주된 경로로 제공될 수 있다. 상기 투광성 지지 기판(71)은 상기 발광 구조물(30)를 성장하는데 사용되는 성장용 기판을 대체하는 지지 기판으로서 투광성 소재로 이루어질 수 있다. 예를 들어, 상기 투광성 지지 기판(71)은 글래스(glass) 기판일 수 있다.The light-
특정 실시예에서, 상기 투광성 지지 기판(71)은 형광체 또는 양자점과 같은 파장변환물질이 함유된 지지체일 수 있다. 예를 들어, 상기 투광성 지지 기판(71)은 파장변환물질이 혼합된 실리콘 수지, 에폭시 수지와 같은 투광성 액상 수지로 제조될 수 있다. In a specific embodiment, the light
다른 예로서, 상기 투광성 지지 기판(71)이 글래스 기판인 경우에, 글래스 조성에 형광체와 같은 파장변환물질을 혼합하고 이 혼합물을 저온 소성함으로써 파장변환물질이 함유된 지지체를 제조할 수 있다.As another example, when the
상기 투광성 지지 기판(71)은 상기 발광 구조물(30)의 제1 면에 투광성 접합층(75)을 이용하여 접합될 수 있다. 예를 들어, 상기 투광성 접합층(75)은, 폴리아크릴레이트(polyacrylate), 폴리이미드(polyimide), 폴리 아마이드(polyamide) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로부터 선택된 물질을 포함할 수 있다. 상기 투광성 접합층(75)은 상기 투광성 지지 기판(71)과 상기 발광 구조물(30) 사이의 굴절률을 매칭하기 위한 층일 수 있다. 상기 투광성 접합층(75)의 굴절률은 상기 투광성 지지 기판(71)의 굴절률보다 클 수 있다. 예를 들어, 상기 투광성 지지 기판(71)이 약 1.5인 굴절률을 갖는 글래스인 경우에, 상기 투광성 접합층(75)은 1.5보다 크는 굴절률을 가질 수 있다. The light-transmitting
또한, 상기 투광성 접합층(75)의 굴절률은 상기 제1 도전형 반도체층(32)의 굴절률보다 작을 수 있다. 예를 들어, 상기 제1 도전형 반도체층(32)이 n형 GaN(굴절률: 약 2.3)인 경우에, 상기 투광성 접합층(75)의 굴절률은 2.3 이하일 수 있다.The refractive index of the light-transmitting
상기 투광성 접합층(75)은 굴절률 매칭층 외에도 활성층(35)으로부터 생성된 광의 파장을 변환하기 위한 파장 변환층으로 작용하도록 구성될 수 있다. 예를 들어, 상기 투광성 접합층(75)은 형광체와 같은 파장변환물질을 포함할 수 있다(도3 참조).
The
도2는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다. 상기 제조방법은 도1에 도시된 반도체 발광소자의 제조방법으로 이해할 수 있다. 2 is a flowchart illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. The above manufacturing method can be understood as a manufacturing method of the semiconductor light emitting device shown in FIG.
단계(S21)에서, 성장용 기판 상에 발광소자를 위한 발광 구조물를 형성할 수 있다. In step S21, the light emitting structure for the light emitting element may be formed on the substrate for growth.
상기 발광 구조물는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 앞서 설명된 질화물 반도체일 수 있다. 상기 MOCVD, MBE, HVPE과 같은 공정을 이용하여 상기 성장용 기판 상에 성장될 수 있다. 상기 성장용 기판은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 성장용 기판은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
The light emitting structure includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and may be the nitride semiconductor described above. And may be grown on the growth substrate using a process such as MOCVD, MBE, and HVPE. The growth substrate may be an insulating, conductive or semiconductor substrate. For example, the growth substrate may be sapphire, SiC, Si, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN.
단계(S22)에서, 상기 발광 구조물에 제1 도전형 반도체층의 일부 영역을 노출시킬 수 있다.In step S22, a part of the first conductivity type semiconductor layer may be exposed to the light emitting structure.
본 공정은 상기 제2 도전형 반도체층과 상기 활성층을 부분적으로 제거하는 에칭공정에 의해 구현될 수 있다. 상기 제1 도전형 반도체층의 노출된 영역은 제1 전극을 위한 영역으로 제공될 수 있다.
This process can be realized by an etching process for partially removing the second conductive type semiconductor layer and the active layer. The exposed region of the first conductive semiconductor layer may be provided as an area for the first electrode.
단계(S23)에서, 상기 제1 도전형 반도체층의 노출된 영역과 상기 제2 도전형 반도체층의 일 영역에 제1 및 제2 전극을 형성할 수 있다.In step S23, first and second electrodes may be formed on the exposed region of the first conductivity type semiconductor layer and one region of the second conductivity type semiconductor layer.
예를 들어, 상기 제1 및 제2 전극은 각각 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 이에 한정되지 않으나, 상기 제1 및 제2 전극은 단일한 전극형성공정으로 형성될 수 있으며, 이 경우에 동일한 전극물질이 사용될 수 있다.
For example, the first and second electrodes may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, As shown in FIG. Although not limited thereto, the first and second electrodes may be formed by a single electrode forming process, and the same electrode material may be used in this case.
단계(S24)에서, 상기 발광 구조물 중 전극이 형성된 면에 임시 기판(또는 임시 지지체)을 제공할 수 있다. In step S24, a temporary substrate (or a temporary support) may be provided on the surface of the light emitting structure on which the electrodes are formed.
상기 임시 기판은 후속 공정에서 발광 구조물를 일시적으로 지지하는 임시 지지 구조물이므로, 투광성이 요구되지 않으며 다양한 물질의 지지체가 사용될 수 있다. 상기 임시 기판은 자외선 경화성 수지와 같은 다양한 에너지 경화성 접합 물질을 접착제로 이용하여 접합될 수 있다. 또한, 임시 기판은 후속 공정에서 다시 제거되므로, 제거와 세정이 용이한 임시 기판 및 접합물질을 선택하여 사용할 수 있다. Since the temporary substrate is a temporary supporting structure for temporarily supporting the light emitting structure in a subsequent process, a light transmitting property is not required, and a support of various materials can be used. The temporary substrate may be bonded by using various energy-curable bonding materials such as an ultraviolet curable resin as an adhesive. In addition, since the temporary substrate is removed again in the subsequent process, a temporary substrate and a bonding material which are easy to remove and clean can be selected and used.
단계(S25)에서, 상기 발광 구조물로부터 상기 성장용 기판을 제거한다. In step S25, the growth substrate is removed from the light emitting structure.
상기 성장용 기판의 제거는 레이저 리프트 오프, 기계적 연마 또는 기계적 화학적 연마, 화학적 에칭과 같은 다양한 공정에 의해 수행될 수 있다. 예를 들어, 상기 성장용 기판이 사파이어 기판인 경우에는 레이저 리프트 오프공정이 사용될 수 있으며, 상기 성장용 기판이 실리콘 기판인 경우에 기계적 또는 기계적 화학적 연마 공정이 사용될 수 있다.
The removal of the substrate for growth may be performed by various processes such as laser lift-off, mechanical polishing or mechanical-chemical polishing, chemical etching. For example, when the growth substrate is a sapphire substrate, a laser lift-off process may be used. In the case where the growth substrate is a silicon substrate, a mechanical or mechanical chemical polishing process may be used.
단계(S26)에서, 상기 발광 구조물의 제거된 면에 요철을 형성한다In step S26, irregularities are formed on the removed surface of the light emitting structure
상기 성장용 기판이 제거된 면에 광추출 향상을 위한 요철을 형성할 수 있다. 요철 형성공정은 포토 레지스트 패턴을 이용한 드라이 에칭을 통해 얻어질 수 있다. 상기 요철은 다양한 형상을 가질 수 있다. 예를 들어, 요철의 충진율(즉, 해당 표면의 전체 면적 중 요철이 점유하는 면적)을 충분히 확보할 수 있으며, 광추출효율을 크게 개선할 수 있다. 예를 들어, 상기 발광 구조물(30)의 제1 면의 면적에서 상기 요철(P)이 형성된 면적은 80% 이상일 수 있다. 나아가, 광추출효율을 더욱 향상되도록 상기 요철(P)이 형성된 면적은 90% 이상일 수 있다.Irregularities for light extraction enhancement can be formed on the surface from which the growth substrate is removed. The step of forming irregularities can be obtained by dry etching using a photoresist pattern. The concavities and convexities may have various shapes. For example, it is possible to sufficiently secure the filling rate of the concavo-convex (that is, the area occupied by the concavo-convex among the entire area of the surface), and the light extraction efficiency can be greatly improved. For example, the area of the first surface of the
단계(S27)에서, 상기 발광 구조물의 요철이 형성된 면에 투광성 접합층을 이용하여 투광성 지지 기판을 접합시킨다. In step S27, the light-transmitting supporting substrate is bonded to the surface of the light-emitting structure on which the concavo-convex is formed using the light-transmitting bonding layer.
상기 투광성 지지 기판은 상기 성장용 기판 및 상기 임시 기판을 대체하는 지지 기판일 수 있다. 상기 투광성 지지 기판은 광이 방출되는 주된 경로로 제공되므로, 투광성 소재로 이루어질 수 있다. 예를 들어, 상기 투광성 지지 기판은 글래스 기판일 수 있다. 필요한 경우에, 추가적인 연마 공정을 이용하여 글래스 기판의 두께를 조절할 수 있다. The light transmissive supporting substrate may be a supporting substrate replacing the growth substrate and the temporary substrate. Since the light-transmitting supporting substrate is provided as a main path through which light is emitted, it may be made of a light-transmitting material. For example, the light-transmitting supporting substrate may be a glass substrate. If necessary, the thickness of the glass substrate can be adjusted using an additional polishing process.
상기 투광성 지지 기판과 상기 발광 구조물 사이에 제공되는 투광성 접합층은, 폴리아크릴레이트, 폴리이미드, 폴리 아마이드 및 벤조사이클로부텐(BCB)으로부터 선택된 물질을 포함할 수 있다. 앞서 설명한 바와 같이, 상기 투광성 접합층은 광추출효율을 향상시키기 위한 굴절률 매칭층으로 사용되도록 상기 투광성 지지 기판과 상기 발광 구조물 사이의 굴절률을 가질 수 있다. 또한, 상기 투광성 접합층은 방출광의 파장을 변환하기 위한 파장 변환층으로 작용하도록 구성될 수 있다.
The light-transmitting bonding layer provided between the light-transmitting support substrate and the light-emitting structure may include a material selected from polyacrylate, polyimide, polyamide, and benzocyclobutene (BCB). As described above, the translucent bonding layer may have a refractive index between the translucent support substrate and the light emitting structure so as to be used as a refractive index matching layer for improving light extraction efficiency. Further, the translucent bonding layer may be configured to act as a wavelength conversion layer for converting the wavelength of the emitted light.
단계(S28)에서, 상기 발광 구조물로부터 상기 임시 기판을 제거한다. In step S28, the temporary substrate is removed from the light emitting structure.
투광성 지지 기판을 접합시킨 후에 임시 기판을 제거할 수 있다. 본 제거공정은 화학적, 기계적, 물리적(예, 열충격) 제거공정과 같은 다양한 공정이 사용될 수 있다. 임시 기판의 접합에 경화성 수지층이 사용된 경우에는 이를 제거하고 전극의 표면이 세정하기 위한 세정공정이 추가될 수 있다.
The temporary substrate can be removed after bonding the light-transmitting supporting substrate. This removal process may be performed using various processes such as chemical, mechanical, and physical (e.g., thermal shock) removal processes. When a curable resin layer is used for bonding the temporary substrate, a cleaning process for cleaning the surface of the electrode may be added.
본 실시예는 다양한 형태의 반도체 발광소자의 제조 공정에도 응용될 수 있다. 예를 들어, 실리콘 기판을 이용하는 질화물 반도체 발광소자 제조공정에도 유익하게 적용될 수 있다.
The present embodiment can also be applied to a manufacturing process of various types of semiconductor light emitting devices. For example, the present invention can be advantageously applied to a nitride semiconductor light emitting device manufacturing process using a silicon substrate.
도3은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 측단면도이다. 3 is a side sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
본 실시예에 따른 반도체 발광소자(100)는 제1 도전형 반도체층(132) 및 제2 도전형 반도체층(137)과, 그 사이에 위치하는 활성층(135)을 갖는 발광 구조물(130)와 상기 발광 구조물(130)를 지지하기 위한 투광성 지지 기판(171)을 포함한다. The semiconductor
상기 제1 및 상기 제2 도전형 반도체층(132,137)과 상기 활성층(135)은 도1에서 설명된 질화물 반도체일 수 있다. 상기 발광 구조물(130)는 상기 제1 및 제2 도전형 반도체층(132,137)에 의해 각각 제공되는 제1 및 제2 면을 갖는다. The first and second conductive semiconductor layers 132 and 137 and the
상기 발광 구조물(130)의 제2 면에 상기 제1 도전형 반도체층(132)의 일 영역에 이르도록 상기 제2 도전형 반도체층(137)과 상기 활성층(135)을 관통하는 홀이 형성된다. 상기 홀은 평면에서 볼 때에 원형이나 육각형상일 수 있으나, 필요에 따라 길게 연장된 스트라이프 형상일 수 있다. 상기 제1 도전형 반도체층(132)에 접속되도록 상기 홀에 상기 제1 전극(E1)이 배치된다. A hole penetrating the second conductive
상기 제2 전극(E2)은 상기 제2 도전형 반도체층(137) 상면에 배치될 수 있다. 상기 제2 전극(E2)은 오믹 콘택층(154)과 제2 도전층(156b)을 더 포함할 수 있다. 상기 제2 도전층(156b)은 상기 제1 전극(E1)을 구성하는 제1 도전층(156a)과 동일한 물질일 수 있다. 예를 들어, 두 두전층(156a,156b)은 각각 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 이에 한정되지 않으나, 제1 및 제2 도전층(156a,156b)은 단일한 전극형성공정으로 형성될 수 있으며, 이 경우에 동일한 전극물질이 사용될 수 있다. 이러한 공정의 일 예는 도4c 내지 도4f를 참조하여 이해될 수 있다. The second electrode E2 may be disposed on the upper surface of the second conductive
상기 발광 구조물(130)의 제2 면에는 전극 형성을 위한 제1 및 제2 콘택 영역(C1,C2)을 특정하는 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 제1 및 제2 절연층(141,143)을 포함할 수 있다. 상기 제1 절연층(141)은 상기 제1 및 제2 콘택 영역(C1,C2)을 개방하도록 형성되며, 상기 제2 절연층(143)은 상기 제1 콘택 영역(C1)을 개방하고 제2 콘택 영역(C2)을 덮도록 형성될 수 있다. An insulating
상기 제1 전극(E1)의 일부는 상기 절연층(140) 상면으로 연장될 수 있으며, 상기 절연층(140)을 사이에 두고 상기 제2 전극(E2)과 중첩된 부분을 가질 수 있다. 상기 제1 전극(E1)의 상기 중첩된 부분과 상기 제2 전극(E2)의 노출된 부분에는 각각 제1 및 제2 솔더 패드(158,159)이 형성될 수 있다. 상기 제1 및 제2 솔더 패드(158,159)는 언더 범프 메탈(Under Bump Metallurgy: UBM)을 포함할 수 있다.A part of the first electrode E1 may extend to the upper surface of the insulating
상기 발광 구조물(130)는 그 제1 면에 형성된 요철(P)을 포함할 수 있다. 본 실시예에서, 상기 요철(P)은 단면이 삼각형상인 돌출부(예, 육각뿔)일 수 있으나, 필요에 따라 다른 다양한 형상을 가질 수 있다. 상기 요철(P)은 제1 도전형 반도체층(132)의 표면을 가공하여 형성될 수 있다. 본 실시예와 달리, 상기 발광 구조물(130)를 성장할 때에 사용되는 버퍼층(도4a의 110)이 상기 요철(P)의 적어도 일부가 구성할 수 있다. 상기 발광 구조물(130)의 제1 면의 면적에서 상기 요철(P)이 형성된 면적은 80% 이상일 수 있다. 나아가, 소자의 광추출효율을 더욱 향상되도록 상기 요철(P)이 형성된 면적은 90% 이상일 수 있다.The
상기 발광 구조물(130)의 제1 면에 배치된 투광성 지지 기판(171)은 상기 활성층(135)으로부터 생성되는 광이 방출되는 주된 경로로 제공될 수 있다. 상기 투광성 지지 기판(171)은 상기 발광 구조물(130)를 성장하는데 사용되는 성장용 기판을 대체하는 지지 기판으로서, 예를 들어 글래스 기판일 수 있다.The light-transmitting
상기 투광성 지지 기판(171)은 상기 발광 구조물(130)의 제1 면에 투광성 접합층(175)을 이용하여 접합될 수 있다. 예를 들어, 상기 투광성 접합층(175)은, 폴리아크릴레이트, 폴리이미드, 폴리 아마이드 및 벤조사이클로부텐(BCB)으로부터 선택된 물질을 포함할 수 있다. 상기 투광성 접합층(175)은 상기 투광성 지지 기판(171)과 상기 발광 구조물(130) 사이의 굴절률을 매칭시키기 위한 층일 수 있다. 상기 투광성 접합층(175)의 굴절률은 상기 투광성 지지 기판(171)의 굴절률과 상기 제1 도전형 반도체층(132)의 굴절률 사이일 수 있다. 예를 들어, 상기 투광성 지지 기판(171)이 약 1.5인 굴절률을 갖는 글래스인 경우에, 상기 투광성 접합층(175)은 1.5보다 크고 2.3보다 작은 굴절률을 갖는 물질(예, BCB: 1.58)일 수 있다.The light-transmitting
본 실시예에 채용된 투광성 접합층(175)은 형광체와 같은 파장변환물질(174)을 포함할 수 있다. 예를 들어, 상기 투광성 접합층(175)은 적색 및 녹색 형광체가 분산된 BCB 물질로 이루어질 수 있다. 이러한 구조에서는, 파장변환부를 형성하기 위한 공정을 생략하거나 간소화시킬 수 있다. The
이와 같이, 투광성 접합층(175)을 이용함으로써 요철이 형성된 면에 투광성 지지 기판(171)을 용이하게 부착하는 동시에, 투광성 접합층(175)의 굴절률을 이용한 굴절률 매칭을 통해서 소자(100)의 광추출효율을 향상시킬 수 있다. 추가적으로, 투광성 접합층(175)에 파장변환물질(174)을 함유하도록 형성함으로써 추가적인 파장변환부 형성공정을 간소화시킬 수 있다.
As described above, by using the
도4 및 도5는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다. 상기 제조방법은 크게 소자 제조공정(도4a 내지 도4f)과 기판 대체공정(도5a 내지 도5f)으로 구분될 수 있다.
FIGS. 4 and 5 are cross-sectional views of main processes for explaining a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. The manufacturing method can be roughly classified into a device manufacturing process (FIGS. 4A to 4F) and a substrate replacement process (FIGS. 5A to 5F).
도4a를 참조하면, 성장용 기판(101) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 발광소자를 위한 발광 구조물(130)를 형성할 수 있다. 상기 발광 구조물(130)는 제1 도전형 반도체층(132), 활성층(135) 및 제2 도전형 반도체층(137)을 포함할 수 있다. Referring to FIG. 4A, a
상기 버퍼층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 상기 버퍼층(110)는 AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다. 상기 성장용 기판이 실리콘 기판이며 발광 구조물로서 질화물 반도체층을 성장시키는 경우에, 버퍼층은 다양한 형태의 복합 버퍼구조를 가질 수 있다. 이에 대해서 도6 및 도7을 참조하여 설명하기로 한다. The
상기 발광 구조물(130)의 각 층은 앞선 실시예에서 설명된 질화물 반도체일 수 있다. 상기 MOCVD, MBE, HVPE과 같은 공정을 이용하여 상기 성장용 기판(110) 상에 성장될 수 있다.
Each layer of the
이어, 도4b에 도시된 바와 같이, 상기 발광 구조물(130)에 제1 도전형 반도체층(132)의 일부 영역을 노출시키는 홀(H)을 형성할 수 있다.4B, a hole H may be formed in the
본 공정은 상기 제2 도전형 반도체층(137)과 상기 활성층(135)의 일부 영역을 제거하는 에칭공정에 의해 구현될 수 있다. 상기 홀(H)에 의해 노출된 제1 도전형 반도체층(132)의 영역은 제1 전극을 위한 영역으로 제공될 수 있다.
The present process can be implemented by an etching process for removing the second conductive
다음으로, 상기 제1 도전형 반도체층(132)의 일 영역과 상기 제2 도전형 반도체층(137)의 일 영역에 각각 접속된 제1 및 제2 전극(E1,E2)을 형성할 수 있다.Next, first and second electrodes E1 and E2 connected to one region of the first conductivity
본 실시예에서는, 전극 형성 공정은 도4c 내지 도4f의 공정으로 구현될 수 있다. In this embodiment, the electrode forming process can be realized by the processes of Figs. 4C to 4F.
우선, 도4c에 도시된 바와 같이, 제2 도전형 반도체층(137) 상면에 오믹 콘택층(154)을 형성할 수 있다. First, as shown in FIG. 4C, the
본 공정은 발광 구조물(130)의 전체 상면에 제1 절연층(141)을 형성한 후에, 오믹 콘택층(154)이 형성될 영역을 마스크를 이용하여 개방하고, 그 개방된 영역에 오믹 콘택층(154)을 증착함으로써 구현될 수 있다. In this process, after the first insulating
상기 제1 절연층(141)은 SiO2, Si3N4, HfO2, SiON, TiO2, Ta2O3 또는 SnO2일 수 있다. 앞서 설명한 바와 같이, 상기 절연층(141)은 서로 다른 굴절률을 갖는 유전체막을 교대로 적층된 DBR 다층막일 수 있다. The first insulating
상기 오믹 콘택층(154)은 상기 제2 도전형 반도체층(137)과 오믹콘택을 형성하면서 높은 반사율을 갖는 고반사성 오믹 콘택 물질을 포함할 수 있다. 예를 들어, 상기 오믹콘택층(154)은 Ag 또는 Ag/Ni을 포함할 수 있다. 상기 오믹콘택층(154)은 배리어층을 더 포함할 수 있다. 예를 들어, 배리어층은 Ti 또는 Ni/Ti일 수 있다. 상기 배리어층은 후속 공정에서 형성된 솔더 범프의 일부 성분이 확산되는 것을 방지할 수 있으며, 이로써, 상기 오믹 콘택층(154)의 오믹특성은 유지될 수 있다.
The
이어, 도4d에 도시된 바와 같이, 상기 발광 구조물(130)의 상면에 제1 및 제2 개구(O1,O2)를 갖는 제2 절연층(143)을 형성할 수 있다. 4D, a second insulating
상기 제1 및 제2 개구(O1,O2)는 상기 제1 도전형 반도체층(132)의 노출된 영역과 상기 제2 전극(154)의 일 영역을 각각 개방하도록 형성될 수 있다. 본 개구 형성은 전체 상면에 절연물질을 형성한 후에, 제1 및 제2 개구(O1,O2)를 형성하기 위한 마스크를 이용하여 상기 제1 절연막(143)을 형성할 수 있다. 제1 및 제2 개구(O1,O2)는 제1 및 제2 전극을 위한 콘택 영역을 정의할 수 있다. 상기 제2 절연층(143)은 일부 메사영역("A"로 표시됨) 상에 위치한 오믹콘택층(154)을 덮도록 형성될 수 있다. 상기 제2 절연층(143)은 상기 제1 절연층(141)과 페시베이션을 위한 하나의 절연층(140)으로 이해될 수 있다. 상기 제2 절연층(143)은 상기 제1 절연층(141)과 동일한 물질일 수 있다.
The first and second openings O1 and O2 may be formed to open the exposed region of the first
다음으로, 도4e에 도시된 바와 같이, 상기 제1 및 제2 개구(O1,O2)의 개방 영역에 각각 접속된 제1 및 제2 도전층(156a,156b)을 형성할 수 있다. Next, as shown in FIG. 4E, first and second
상기 제1 도전층(156a)은 제1 전극(E1)으로서 제공되며, 상기 제2 도전층(156b)은 오믹콘택층(154)과 제2 전극(E2)으로 제공될 수 있다. 본 공정은 상기 제1 및 제2 개구(O1,O2)의 개방 영역들을 덮도록 상기 절연층(140) 상에 도전층을 형성하고, 상기 도전층이 상기 제1 및 제2 개구(O1,O2)의 개방 영역에 각각 접속된 제1 및 제2 영역으로 구분되도록 특정 영역(S)에서 상기 도전층을 분할함으로써 수행될 수 있다. 여기서, 상기 도전층의 제1 및 제2 영역은 각각 제1 및 제2 도전층(156a,156b)일 수 있다. 예를 들어, 상기 제1 및 제2 도전층(156a,156b)은 각각 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 제2 절연층(143)에 의해 오믹 콘택이 덮인 메사 영역(A)에서, 상기 제1 전극(E1)의 일부는 상기 절연층(140) 상면으로 연장될 수 있으며, 상기 절연층(140)을 사이에 두고 상기 제2 전극(E2)과 중첩된 부분을 가질 수 있다.
The first
추가적으로, 도4f에 도시된 바와 같이, 상기 제1 전극(E1)의 일부 영역과 상기 제2 전극(E2)의 일부 영역에 각각 제1 및 제2 솔더 패드(158,159)을 형성할 수 있다. In addition, as shown in FIG. 4F, first and
상기 제1 솔더 범프(158)는 메사 영역(A) 상에 위치한 제1 전극(E1)의 일부 영역에 배치될 수 있다. 상기 메사 영역(A)에서는, 상기 제2 절연층(143)에 의해 오믹 콘택층(154)가 덮여 있으며, 상기 제1 전극(E1)의 일부가 그 영역까지 연장될 수 있다. 도시된 바와 같이, The
상기 제1 및 제2 솔더 패드(158,159)는 언더 범프 메탈(UBM)층을 포함할 수 있다. 예를 들어, 상기 제1 및 제2 솔더 패드(158,159)는 Ti막과 상기 Ti막 상에 배치된 Ni 막의 다층막일 수 있다. 필요에 따라, Ni막 대신에 Cu막이 사용될 수 있다. 다른 예에서, Cr/Ni 막 또는 Cr/Cu의 다층막일 수 있다.
The first and
도5a 내지 도5f는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법의 다른 일부를 설명하기 위한 주요 공정별 단면도이다. 본 공정들에서, 앞서 얻어진 반도체 발광소자의 성장용 기판은 투광성 지지 기판으로 대체될 수 있다.
FIGS. 5A to 5F are cross-sectional views of major processes for explaining another part of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. In these processes, the substrate for growing the semiconductor light emitting element obtained above may be replaced with a light-transmitting supporting substrate.
도5a를 참조하면, 상기 발광 구조물(130)의 제2 면, 즉 제1 및 제2 전극(E1,E2)이 형성된 면에 임시 지지체(160)을 제공할 수 있다. Referring to FIG. 5A, the
상기 임시 지지체(160)는 임시 기판(161)과 상기 임시 기판을 접합시키기 위한 임시 접합층을 포함할 수 있다. 예를 들어, 상기 임시 기판(165)은 쿼츠 기판일 수 있다. 상기 임시 기판(161)은 자외선 경화성 수지와 같은 다양한 에너지 경화성 수지와 같은 임시 접합층(165)을 이용하여 접합될 수 있다. 또한, 임시 기판(161)과 임시 접합층(165)은 후속 공정에서 쉽게 제거가능하고 세정될 수 있는 물질을 사용할 수 있다.
The
이어, 도5b에 도시된 바와 같이, 상기 발광 구조물(130)로부터 상기 성장용 기판(101)을 제거할 수 있다. Next, as shown in FIG. 5B, the
상기 성장용 기판(101)의 제거는 레이저 리프트 오프, 기계적 연마 또는 기계적 화학적 연마, 화학적 에칭과 같은 다양한 공정에 의해 수행될 수 있다. 실리콘 기판을 사용하는 경우에는 기계적 강도가 비교적 낮으므로, 기계적 또는 기계적 화학적 연마 공정을 이용하여 제거될 수 있다. The removal of the
본 실시예에서는 버퍼층(110)이 잔류된 형태를 예시하였으나, 이에 한정되지 않고, 필요에 따라 버퍼층(110)의 적어도 일부가 함께 제거될 수 있다.
Although the
다음으로, 도5c에 도시된 바와 같이, 상기 발광 구조물(130)의 제1 면, 즉 성장용 기판(101)이 제거된 면에 요철(P)을 형성할 수 있다Next, as shown in FIG. 5C, irregularities P may be formed on the first surface of the
상기 발광 구조물의 표면(특히, 제1 도전형 반도체층의 표면)에 직접 광추출 향상을 위한 요철(P)을 형성할 수 있다. 요철 형성공정은 포토 레지스트 패턴을 이용한 드라이 에칭을 통해 얻어질 수 있다. 요철(P)을 형성하는 과정에서 제2 도전형 반도체층(132)과 버퍼층(110)에 해당하는 두께(t1)는 원하는 두께(t2)로 감소시킬 수 있다. 다른 예에서는, 에칭 깊이를 낮게 하여 요철(P)의 적어도 일부를 버퍼층(110)으로 형성할 수도 있다. Irregularities P for improving light extraction can be formed directly on the surface of the light emitting structure (particularly, the surface of the first conductivity type semiconductor layer). The step of forming irregularities can be obtained by dry etching using a photoresist pattern. The thickness t1 corresponding to the second conductivity
앞서 설명한 바와 같이, 본 공정에서는 요철(P) 사이의 평면이 존재하지 않아도 무방하므로, 요철(P)의 충진율(즉, 해당 표면의 전체 면적 중 요철이 점유하는 면적)을 충분히 확보할 수 있으며, 그 결과 소자의 광추출효율을 크게 개선할 수 있다. 예를 들어, 상기 발광 구조물(130)의 제1 면의 면적에서 상기 요철(P)이 형성된 면적은 80% 이상, 나아가 90% 이상일 수 있다.As described above, in the present step, there is no need for the plane between the irregularities P, and therefore, the filling rate of the irregularities P (that is, the area occupied by the irregularities in the entire area of the surface) As a result, the light extraction efficiency of the device can be greatly improved. For example, the area of the first surface of the
이어, 도5d에 도시된 바와 같이, 상기 발광 구조물(130)의 제1 면, 즉 요철(P)이 형성된 면에 투광성 접합층(175)을 이용하여 투광성 지지 기판(171)을 접합시킬 수 있다.5D, the light-transmitting supporting
상기 투광성 지지 기판(171)은 상기 성장용 기판 및 상기 임시 기판을 대체하는 영구 지지 기판일 수 있다. 상기 투광성 지지 기판(171)은 광이 방출되는 주된 경로로 제공되므로, 투광성 소재로 이루어질 수 있다. 예를 들어, 상기 투광성 지지 기판(171)은 글래스 기판일 수 있다. 상기 투광성 접합층(175)은, 투광성을 갖는 접합성 물질을 포함할 수 있다. 앞서 설명한 바와 같이, 상기 투광성 접합층(175)은 광추출효율을 향상시키기 위한 굴절률 매칭층으로 사용되도록 상기 투광성 지지 기판(171)과 상기 발광 구조물(130) 사이의 굴절률을 가질 수 있다. 또한, 상기 투광성 접합층(175)은 방출광의 파장을 변환하기 위한 파장변환물질(174)을 함유하여 파장 변환부로 기능할 수 있다.
The light-transmitting supporting
필요에 따라, 도5e에 도시된 바와 같이, 상기 투광성 지지 기판(175)의 두께(ta)를 원하는 두께(tb)로 감소되도록 상기 투광성 지지 기판(175)을 연마할 수 있다. 본 공정을 통해서 최종 소자의 원하는 두께를 결정할 수 있다.
The
이어, 도5f에 도시된 바와 같이, 상기 발광 구조물(130)로부터 상기 임시 지지체(160)을 제거할 수 있다. 본 공정은 임시 기판(161)을 제거한 후에 임시 접합층(165)을 세정공정을 이용하여 제거하는 방식으로 수행될 수 있다.
Next, as shown in FIG. 5F, the
본 실시예에 따르면, 상기 투광성 지지 기판과 상기 발광 구조물 사이에 투광성 접합층을 도입하여 상기 투광성 지지 기판의 요철이 형성된 표면에 상기 투광성 지지 기판을 제공할 수 있다. 상기 투광성 기판은 굴절률 매칭층 뿐만 아니라 파장변환구조로 활용할 수도 있다.
According to the present embodiment, a light-transmitting bonding layer is introduced between the light-transmitting supporting substrate and the light-emitting structure to provide the light-transmitting supporting substrate on the surface of the light-transmitting supporting substrate on which the unevenness is formed. The translucent substrate may be utilized not only as a refractive index matching layer but also as a wavelength conversion structure.
<요철의 <Uneven 충진율Filling rate 평가> Evaluation>
도3에 도시된 구조와 유사하게 반도체 발광소자를 제조하되 파장변환물질을 함유하지 않는 조건으로 제조하였다(실시예1). 이와 비교하기 위해서, 표면에 요철이 형성된 성장용 기판을 이용하여 도3과 유사한 구조의 반도체 발광소자를 제조하였다(비교예1). The semiconductor light emitting device was manufactured similarly to the structure shown in FIG. 3 except that the wavelength conversion material was not included (Example 1). For comparison, a semiconductor light emitting device having a structure similar to that of FIG. 3 was fabricated using a substrate for growth on which unevenness was formed on the surface (Comparative Example 1).
실시예1과 비교예1은 모두 공통적으로 발광 구조물와 기판의 계면에 요철 구조를 포함한다. 그러나, 비교예1에 따른 반도체 발광소자는 성장용 기판에 요철을 형성하므로, 결정성장을 위해서 요철의 충진율을 높이는데 한계가 있다. 그 결과, 본 비교예1에 채용된 요철 충진율을 58%였다. 반면에 실시예1에 따른 반도체 발광소자는 성장용 기판을 제거한 후에 발광 구조물(특히, 제1 도전형 반도체층 표면)에 형성되므로, 요철 충진율을 91%까지 높일 수 있었다.Both Example 1 and Comparative Example 1 commonly include a concave-convex structure at the interface between the light emitting structure and the substrate. However, since the semiconductor light emitting device according to Comparative Example 1 forms irregularities on the substrate for growth, there is a limit to increase the filling rate of irregularities for crystal growth. As a result, the unevenness filling ratio employed in Comparative Example 1 was 58%. On the other hand, since the semiconductor light emitting device according to Example 1 is formed on the light emitting structure (particularly, the surface of the first conductivity type semiconductor layer) after removing the substrate for growth, the filling ratio of the concave and the convex can be increased up to 91%.
이러한 요철 충진율의 차이에 의한 효과를 확인하기 위해서, 실시예 1 및 비교예1의 소자의 광출력과 동일한 구조의 패키지에서 광출력을 측정하여 표1에 나타내었다.In order to confirm the effect of the difference in the unevenness filling rate, the light output was measured in a package having the same structure as the light output of the device of Example 1 and Comparative Example 1, and is shown in Table 1.
상기 표1에 나타난 바와 같이, 요철 충진율이 높일 수 있는 본 실시예1의 경우에 비교예1에 비해, 소자의 경우 2.7%, 패키지의 경우에 5%까지 광출력이 향상된 것을 확인할 수 있었다. 대체로 요철 충진율이 80% 이상일 때, 광추출효율이 크게 개선될 수 있었다.
As shown in Table 1, it was confirmed that the light output was improved to 2.7% in the case of the device and to 5% in the case of the package in the case of the
이하, 앞선 실시예와 같이, 실리콘 기판 상에 질화물 반도체로 발광 구조물를 성장시킬 때에 사용되는 버퍼층에 대해서 설명하기로 한다. Hereinafter, a buffer layer used for growing a light emitting structure with a nitride semiconductor on a silicon substrate will be described as in the previous embodiment.
도6에 도시된 바와 같이, 실리콘 기판 상에 버퍼층을 형성하는 단계는, 핵성장층을 형성하는 과정(S181)과, 상기 핵성장층 상에 배치된 격자 버퍼층을 형성하는 과정(S183)을 포함할 수 있다. As shown in FIG. 6, the step of forming the buffer layer on the silicon substrate includes a step of forming a nucleus growth layer (S181) and a step of forming a lattice buffer layer (S183) disposed on the nucleus growth layer can do.
본 실시예에 따른 버퍼층을 형성하는 단계는 실리콘 기판 상에 핵성장층을 형성하는 단계(S181)로 시작될 수 있다. The step of forming the buffer layer according to this embodiment may start with forming a nucleated layer on the silicon substrate (S181).
상기 핵성장층은 실리콘 기판의 (111)면에 형성될 수 있다. 상기 핵성장층은 젖음성(wettability)이 개선된 성장면을 제공할 수 있다. 예를 들어, 상기 핵성장층은 AlN일 수 있다. 예를 들어, 상기 핵성장층은 수십 내지 수백 ㎚의 크기를 가질 수 있다. The nucleation layer may be formed on the (111) plane of the silicon substrate. The nucleation layer may provide a growth surface with improved wettability. For example, the nucleation layer may be AlN. For example, the nucleation layer may have a size of tens to hundreds of nanometers.
이어, 단계(S183)에서, 상기 핵성장층 상에 격자 완충층을 형성할 수 있다. 상기 격자 완충층은 후속 성장될 질화물 결정과의 계면에서 변위루프(dislocation loop)가 형성되어 결함밀도(dislocation density)가 감소될 수 있다. 또한, 상기 격자 완충층은 후속 성장될 질화물 단결정과의 격자 부정합 및 열팽창계수 부정합을 완화시킴으로써 결정 성장시 압축응력(compressive stress)을 효과적으로 발생시킬 수 있으며, 냉각시에 발생되는 인장응력(tensile stress)을 감소시킬 수 있다. 상기 격자 완충층은 Al을 함유한 질화물 결정으로 이루어질 수 있으며, 단일층 또는 복수층일 수 있다. 예를 들어, 격자 완충층은 AlGaN, Al과 같은 일부 성분함량이 선형적으로 또는 스텝으로 증가하거나 감소하는 그레이드(graded) AlxInyGa1 -x-yN (0≤x,y≤1,x+y≤1) 또는 Alx1Iny1Ga1 -x1- y1N / Alx2Iny2Ga1 -x2-y2N(0≤x1,x2,y1,y2≤1, x1≠x2 또는 y1≠y2, x1+y1≤1,x2+y2≤1) 초격자층일 수도 있다. 특정 예에서, 격자 완충층은 AlGaN과 AlN이 교대로 적층된 구조일 수 있다. 예를 들어, 격자 완충층은 AlGaN/AlN/AlGaN의 3층 구조일 수 있다.
Then, in step S183, a lattice buffer layer may be formed on the nucleation layer. The lattice buffer layer may be formed with a dislocation loop at the interface with the nitride crystal to be subsequently grown to reduce the dislocation density. In addition, the lattice buffer layer relaxes the lattice mismatch and the thermal expansion coefficient mismatch with the subsequently grown nitride single crystal, so that compressive stress can be effectively generated during crystal growth, and the tensile stress generated during cooling can be reduced . The lattice buffer layer may be made of a nitride crystal containing Al, and may be a single layer or a plurality of layers. For example, the lattice buffer layer may be a graded Al x In y Ga 1 -xy N (0? X, y? 1, x + 1 ) where some component content, such as AlGaN, Al, y≤1) or Al x1 In y1 Ga 1 -x1- y1 N / Al x2 In y2 Ga 1 -x2-y2 N (0≤x1, x2, y1, y2≤1, x1 ≠ x2 or y1 ≠ y2, x1 + y1? 1, x2 + y2? 1) superlattice layer. In a specific example, the lattice buffer layer may be a structure in which AlGaN and AlN are alternately stacked. For example, the lattice buffer layer may be a three-layer structure of AlGaN / AlN / AlGaN.
이어, 상기 질화물 단결정을 형성하는 과정은 상기 격자 완충층 상에 제1 질화물 반도체층, 중간층 및 제2 질화물 반도체층을 순차적으로 형성하는 과정(S184,S186,S188)을 포함할 수 있다. The process of forming the nitride single crystal may include sequentially forming the first nitride semiconductor layer, the intermediate layer, and the second nitride semiconductor layer on the lattice buffer layer (S184, S186, and S188).
상기 질화물 단결정을 형성하는 과정은 상기 격자 완충층 상에 상기 제1 질화물 반도체층을 형성하는 과정(S184)으로 시작될 수 있다. The process of forming the nitride single crystal may start with the step of forming the first nitride semiconductor layer on the lattice buffer layer (S184).
상기 제1 질화물 반도체층은 상기 격자 완충층보다 격자상수가 큰 질화물 결정일 수 있다. 상기 제1 질화물 반도체층은 AlxInyGa1 -x- yN (0≤x,y≤1, x+y<1)을 포함할 수 있다. 예를 들어, 상기 제1 질화물 반도체층은 GaN일 수 있다. The first nitride semiconductor layer may be a nitride crystal having a larger lattice constant than the lattice buffer layer. The first nitride semiconductor layer may include Al x In y Ga 1 -x- y N (0? X, y? 1, x + y <1). For example, the first nitride semiconductor layer may be GaN.
상기 제1 질화물 반도체층은 상기 격자 완충층과의 계면에서 압축응력을 받을 수 있으며, 성장공정 완료 후 상온으로 냉각시킬 때, 기판과 제1 질화물 반도체층의 열팽창 계수의 차이로 인해 인장 응력을 발생할 수 있다. 이러한 응력을 보상하기 위해서 단계(S186)에서는 중간층을 상기 제1 질화물 반도체층 상에 형성할 수 있다. 상기 중간층은 제1 질화물 반도체층보다 격자상수가 작은 질화물 결정일 수 있다. 예를 들어, 상기 중간층은 AlxGa1 -xN(0.4<x<1)일 수 있다. The first nitride semiconductor layer may receive compressive stress at the interface with the lattice buffer layer. When the first nitride semiconductor layer is cooled to room temperature after completion of the growth process, tensile stress may be generated due to a difference in thermal expansion coefficient between the substrate and the first nitride semiconductor layer. have. In order to compensate for such stress, an intermediate layer may be formed on the first nitride semiconductor layer in step S186. The intermediate layer may be a nitride crystal having a smaller lattice constant than the first nitride semiconductor layer. For example, the intermediate layer may be Al x Ga 1 -x N (0.4 <x <1).
이어, 단계(S188)에서, 상기 중간층 상에 제2 질화물 반도체층을 형성할 수 있다. 상기 제2 질화물 반도체층은 높은 압축응력을 가질 수 있다. 상기 제2 질화물 반도체층의 압축응력으로 제1 질화물 반도체층이 받는 상대적으로 약한 압축응력 내지는 인장응력을 보상함으로써 크랙을 감소시킬 수 있다. 상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층과 유사하게 AlxInyGa1 -x- yN (0≤x,y≤1, x+y<1)을 포함할 수 있다. 예를 들어, 상기 제2 질화물 반도체층은 GaN일 수 있다. 상기 제1 및 제2 질화물 반도체층으로 사용되는 GaN은 언도프 GaN일 수 있다. Subsequently, in step S188, a second nitride semiconductor layer may be formed on the intermediate layer. The second nitride semiconductor layer may have a high compressive stress. The compressive stress of the second nitride semiconductor layer compensates for the relatively weak compressive stress or tensile stress of the first nitride semiconductor layer, thereby reducing the crack. The second nitride semiconductor layer may include Al x In y Ga 1 -x- y N (0? X, y? 1, x + y <1) similarly to the first nitride semiconductor layer. For example, the second nitride semiconductor layer may be GaN. The GaN used as the first and second nitride semiconductor layers may be undoped GaN.
특정 실시예에서는, 추가적으로 상기 제2 질화물 반도체층 상에 적어도 하나의 질화물 반도체층을 갖는 질화물 적층체를 형성할 수 있다. 이러한 질화물 반도체층은 AlxInyGa1 -x- yN(0≤x,y≤1, x+y≤1)로 형성될 수 있으며, 언도프된 층이거나 n형 및/또는 p형 불순물로 도프된 층일 수 있다. 예를 들어, 상기 질화물 반도체층은 특정 기능을 수행하기 위한 소자로서 제공되는 복수의 반도체층일 수 있다.
In a specific embodiment, a nitride stack having at least one nitride semiconductor layer on the second nitride semiconductor layer may be additionally formed. The nitride semiconductor layer may be formed of Al x In y Ga 1 -x- y N (0? X, y? 1, x + y? 1), and may be an undoped layer or an n-type and / Lt; / RTI > For example, the nitride semiconductor layer may be a plurality of semiconductor layers provided as elements for performing a specific function.
도7a 내지 도7d은 본 발명의 실시예에 채용될 수 있는 버퍼층 및 응력 보상층의 구조의 다양한 예를 나타내는 단면도이다. 도3 및 도4a에 도시된 실시예에서도, 버퍼층(110) 외에 추가적인 응력 보상층 구조가 도입될 수 있다.
7A to 7D are cross-sectional views showing various examples of structures of a buffer layer and a stress compensation layer which can be employed in an embodiment of the present invention. In the embodiment shown in Figs. 3 and 4A, an additional stress compensation layer structure other than the
도7a에 도시된 바와 같이, 실리콘 기판(201) 상에는 버퍼층(210), 응력 보상층(220) 및 질화물 적층체(230)가 순차적으로 배치될 수 있다. The
상기 실리콘 기판(201)은 실리콘 물질로만 이루어진 기판뿐만 아니라, 부분적으로 실리콘 물질을 포함한 기판을 포함할 수 있다. 예를 들어, 실리콘 온 절연체(SOI) 기판도 사용될 수 있다. 상기 실리콘 기판(201)의 상면은 (111)면일 수 있다. 상기 버퍼층(210)은 상기 실리콘 기판(201) 상에 배치된 핵성장층(212)과 상기 핵성장층(212) 상에 배치된 격자 완충층(214)을 포함할 수 있다. The
상기 핵성장층(212)은 AlN일 수 있다. 상기 격자 완충층(214)은 관통 전위을 벤딩(bending)시켜 결함을 감소시킬 수 있다. 상기 격자 완충층(214)의 두께가 클수록 후속 성장될 제1 질화물 반도체층(221)에서의 압축응력 완화(compressive stree relaxation)가 감소되고 결함도 감소될 수 있다. 상기 격자 완충층(214)의 두께는 수백 ㎚ 내지 수 ㎛ 두께를 가질 수 있다. The
상기 격자 완충층(214)은 단일 조성을 가질 수도 있으나, 도4에 도시된 바와 같이, 격자 완충층(214)은 AlxInyGa1 -x- yN (0≤x,y≤1,x+y≤1)인 그레이드층일 수 있다. 본 실시예에 채용된 그레이드 구조는 복수의 층(214-1,214-2,...214-n)을 포함하며, 상기 복수의 층(214-1,214-2,...214-n)은 Al 조성이 순차적으로 감소된 스텝 그레이드(step-graded) 구조를 가질 수 있다. 구체적인 예에서, 그레이드 구조인 격자 완충층(214)은 Al 조성을 조절하는 3성분계 AlGaN로 구현될 수 있다. 다른 예에서, 상기 격자 완충층은 스텝 그레이드 구조가 아니라 선형적으로 그레이드된 구조를 취할 수 있다. The
이러한 격자 완충층(214)은 상기 AlN 핵성장층(212)과 제1 질화물 반도체층(221) 사이의 격자 부정합을 단계적으로 줄일 수 있다. 특히, 상기 격자 완충층(214)은 결정성장시 압축응력을 효과적으로 발생시킬 수 있으므로 냉각시 발생되는 인장응력을 감소시킬 수 있다. This
상기 응력 보상층(220)은 상기 격자 완충층(214) 상에 순차적으로 배치된 제1 질화물 반도체층(221), 중간층(222) 및 제2 질화물 반도체층(223)을 포함할 수 있다. The
상기 제1 질화물 반도체층(221)은 상기 격자 완충층(223)보다 격자상수가 큰 질화물 결정일 수 있다. 상기 제1 질화물 반도체층(221)은 AlxInyGa1 -x- yN (0≤x,y≤1, x+y<1)을 포함할 수 있으며, 예를 들어, GaN일 수 있다. 상기 제1 질화물 반도체층(221)은 상기 격자 완충층(214)과의 계면에서 압축응력을 받을 수 있다. The first
이러한 압축응력은 제1 질화물 반도체층(221)의 두께가 클수록 완화될 수 있다. 상기 제1 질화물 반도체층(221)의 두께(약 2㎛ 이상)가 커지면, 성장공정 완료 후 상온으로 냉각시킬 때, 상기 기판(201)과 제1 질화물 반도체층(221)의 열팽창 계수의 차이로 인해 발생하는 인장 응력을 제어하기 어려우며, 심지어 크랙이 발생될 수 있다.This compressive stress can be alleviated as the thickness of the first
상기 중간층(222)은 냉각시 발생하는 인장 응력을 보상하기 위해서 상기 제1 질화물 반도체층(221) 상에 배치될 수 있다. 상기 중간층(222)은 제1 질화물 반도체층(221)보다 격자상수가 작은 질화물 결정일 수 있다. 예를 들어, 상기 중간층(222)은 AlxGa1 -xN(0.4<x<1)일 수 있다. The
제2 질화물 반도체층(223)은 상기 중간층(222) 상에 배치될 수 있다. 상기 제2 질화물 반도체층(223)은 압축응력을 가질 수 있다. 상기 제2 질화물 반도체층(223)의 압축응력은 제1 질화물 반도체층(221)이 받는 상대적으로 약한 압축응력 내지는 인장응력을 보상함으로써 크랙 발생을 억제할 수 있다. 상기 제2 질화물 반도체층(223)은 상기 제1 질화물 반도체층(221)과 유사하게 AlxInyGa1 -x- yN (0≤x,y≤1, x+y<1)을 포함할 수 있다. 예를 들어, 상기 제2 질화물 반도체층(223)은 GaN일 수 있다. 상기 제1 및 제2 질화물 반도체층(221,223) 중 적어도 하나는 이에 한정되지는 않으나, 언도프된 질화물층일 수 있다. The second
질화물 적층체(230)는 상술된 실시예에서 발광 구조물(30,130)에 해당될 수 있다.
The nitride layered
도7b를 참조하면, 도7a와 유사하게 실리콘 기판(201) 상에 순차적으로 배치된 버퍼층(210), 응력 보상층(220) 및 질화물 적층체(230)가 도시되어 있다. Referring to FIG. 7B, a
도7a와 동일한 번호로 지시된 구성요소는 특별히 다른 설명이 없는 한 도7a의 설명이 참조되어 본 실시예의 설명에 결합될 수 있다.The components indicated by the same reference numerals as those in FIG. 7A can be combined with the description of this embodiment with reference to the description of FIG. 7A unless otherwise specified.
상기 버퍼층(210)은 도7a에 도시된 버퍼층(210)과 유사하게, AlN 핵성장층(212)과 격자 완충층(214')을 포함하되, 본 실시예에 채용된 격자 완충층(214')은 도4에 도시된 격자 완충충(214)과 다른 구조를 취하고 있다.The
상기 격자 완충층(214')은 2개 이상의 서로 다른 조성을 갖는 층(214a,214b)을 교대로 적층한 초격자 구조를 가질 수 있다. 예를 들어,상기 격자 완충층(214')은 Alx1Iny1Ga1 -x1- y1N/Alx2Iny2Ga1 -x2-y2N(0≤x1,x2,y1,y2≤1, x1≠x2 또는 y1≠y2, x1+y1≤1, x2+y2≤1) 초격자층일 수 있다. 본 실시예와 같이, 초격자 구조를 채택한 격자 완충층(214')도 역시 상기 실리콘 기판(201)과 상기 제1 질화물 반도체층(221) 사이의 응력을 효과적으로 완화시킬 수 있다. The lattice buffer layer 214 'may have a superlattice structure in which two or
본 실시예에 채용된 응력 보상층(220)은 도4에서 설명된 제1 및 제2 질화물 반도체층(221,223)과, 그 사이에 배치된 제1 중간층(222) 외에, 추가적으로 제2 중간층(224) 및 제3 질화물 반도체층(225)을 포함할 수 있다. The
상기 제2 중간층(224)과 상기 제3 질화물 반도체층(225)은 상기 제1 중간층(222)과 상기 제2 질화물 반도체층(223)과 유사한 기능을 수행하는 것으로 이해할 수 있다. 즉, 상기 제2 중간층(224)은 냉각시 발생하는 인장 응력을 보상하기 위해서 상기 제2 질화물 반도체층(223) 상에 배치될 수 있다. 상기 제2 중간층(224)은 제2 질화물 반도체층(224)보다 격자상수가 작은 질화물 결정일 수 있다. 예를 들어, 상기 제2 중간층(224)은 상기 제1 중간층(222)과 유사하게 AlxGa1 -xN(0.4<x<1)일 수 있다. It is understood that the second
상기 제3 질화물 반도체층(225)은 상기 제2 중간층(224) 상에 배치될 수 있다. 상기 제3 질화물 반도체층(225)은 압축응력을 가지며, 이러한 제3 질화물 반도체층(225)의 압축응력은 하부에 위치한 제1 및 제2 질화물 반도체층(221,223, 특히 223)이 받는 상대적으로 약한 압축응력 내지는 인장응력을 보상함으로써 크랙 발생을 억제할 수 있다. The third
상기 제3 질화물 반도체층(225)은 상기 제2 질화물 반도체층(223)과 유사하게 AlxInyGa1 -x- yN (0≤x,y≤1, x+y<1)을 포함할 수 있다. 예를 들어, 상기 제3 질화물 반도체층(225)은 GaN일 수 있다.
The third
도7c를 참조하면, 도7a와 유사하게 실리콘 기판(201) 상에 순차적으로 배치된 버퍼층(210), 응력 보상층(220) 및 질화물 적층체(230)가 도시되어 있다. 다만, 도7a에 도시된 예와 달리, 마스크층(226)과 상기 마스크층(226)에 형성된 합체(coalescenced) 질화물층(227)을 포함한다. Referring to FIG. 7C, a
상기 마스크층(226)은 상기 제1 질화물 반도체층(221) 상에 배치될 수 있다.The
상기 제1 질화물 반도체층(221)으로부터의 관통전위(threading dislocation)대부분은 상기 마스크층(226)에 의해 차단되고, 나머지 일부의 관통전위도 후속 성장되는 합체 질화물층(227)에 의해 벤딩(bending)될 수 있다. 그 결과, 후속 성장되는 질화물 결정의 결함밀도를 크게 개선할 수 있다. 상기 합체 질화물층(227)의 두께 및 결함 밀도는 성장조건, 예를 들어 온도, 압력, Ⅴ/Ⅲ 소스의 몰 조성비와 같은 변수에 의해 달라질 수 있다. Most of the threading dislocations from the first
상기 마스크층(226)은 실리콘 질화물(SiNx) 또는 티타늄질화물(TiN)로 형성될 수 있다. 예를 들어, 실란(SiH4)과 암모니아 가스를 이용하여 SiNx 마스크층(226)을 형성할 수 있다. 상기 마스크층(226)은 상기 제1 질화물 반도체층(221)의 표면을 완전히 덮는 형태가 아닐 수 있다. 따라서, 상기 마스크층(226)은 상기 제1 질화물 반도체층(221)을 덮는 정도에 따라 상기 제1 질화물 반도체층(221)의 노출영역이 결정되고, 그 위에서 성장되는 질화물 결정의 초기 아일랜드 성장 형태가 달라질 수 있다. 예를 들어, SiNx의 마스크 영역을 증가시켜 노출되는 상기 질화물 반도체층의 면적을 감소시킬 경우, 상기 마스크층(226) 상에 성장될 질화물층(227)의 초기 아일랜드의 밀도는 감소하는 반면에, 상대적으로 합체되는 아일랜드의 크기는 커질 수 있다. 따라서, 합체(coalescenced) 질화물층(227)의 두께 또한 증가될 수 있다. The
상기 마스크층(226)이 추가되는 경우에, 상기 마스크층에 의해 질화물 반도체층 사이의 응력이 디커플(decouple) 되어 합체 질화물층(227)에 전달되는 압축 응력이 부분적으로 차단될 수 있다. 또한, 상기 합체 질화물층(227)은 성장되는 아일랜드들이 합체(coalescence)되는 과정에서 상대적인 인장응력이 발생될 수 있다. 그 결과, 상기 제1 질화물 반도체층(221)이 버퍼층(210)에 의해 강한 압축응력을 받는 반면에, 상기 마스크층(226) 상의 합체 질화물층(227)은 응력 디커플과 아일랜드 합체(coalescence)에 의해 보다 약한 압축응력 내지는 인장응력을 받을 수 있다. 이러한 상대적으로 적은 압축응력을 가지는 층의 두께가 임계점을 넘어서게 되면 냉각시 박막에 크랙이 발생하게 되므로 상기 합체 질화물층(227)의 두께는 크랙이 발생되지 않으면서 결함밀도도 감소시킬 수 있는 조건에서 선택될 수 있다.
When the
도7d를 참조하면, 실리콘 기판(201) 상에 순차적으로 배치된 버퍼층(210), 응력 보상층(220) 및 질화물 적층체(230)가 도시되어 있다. Referring to FIG. 7D, a
본 실시예에 채용된 응력 보상층(220)은, 서로 다른 성장조건으로 형성되는 제1 및 제2 질화물 반도체층(220a.220b)을 포함할 수 있다. 상기 제1 질화물 반도체층(220a)은 표면조도의 증가율이 제어되도록 2차원 모드로 성장됨으로써 상기 제2 질화물 반도체층(220b)과의 계면에서 트위스트 그레인 바운더리(twist grain boundary)의 발생을 감소시킬 수 있다The
상기 제1 질화물 반도체층(220a)은 상기 버퍼층(210)의 표면 조도에 대한 조도 비율이 3 이하인 표면 조도를 갖도록 제1 성장조건으로 형성되며, 상기 제2 질화물 반도체층(220b)은 상기 제1 질화물 반도체층(220a) 상에 제2 성장조건으로 형성될 수 있다. 여기서, 상기 제2 성장 조건은 상기 제1 성장 조건보다 3차원 성장모드가 증가되도록 온도, 압력 및 Ⅴ/Ⅲ족 몰비 중 적어도 하나가 상기 제1 성장 조건과 상이할 수 있다. 상기 제1 질화물 반도체층(220a)은 2~1000nm 범위의 두께를 가질 수 있다. 상기 제1 질화물 반도체층(220a)의 두께를 크게 할수록 제1 질화물 반도체층(220a)과 제2 질화물 반도체층(220b)과의 계면에서 트위스트 그레인 바운더리의 발생이 감소될 수 있다. 하지만, 제1 질화물 반도체층(220a)의 두께를 크게 하면 전체 박막의 결정성이 나빠질 수 있는데 이는 제1 질화물 반도체층이 질화물층에 비해 상대적으로 낮은 온도에서 성장되기 때문에 오히려 결함이 증가할 수 있기 때문이다. 그러므로, 제1 질화물 반도체층(220a)의 두께를 얇게 하면서 트위스트 그레인 바운더리 발생이 감소되도록 하는 것이 좋다. The first
트위스트 그레인 바운더리가 감소되면 제1 질화물 반도체층(220a) 위에 적층되는 제2 질화물 반도체층(220b)의 결함이 감소될 수 있다. 즉, 상기 제1 질화물 반도체층(120)은 2~1000㎚ 범위의 두께를 가지면서 버퍼층의 조도 대비 비율로서 3 이하 범위의 조도를 가짐으로써 그 위에 적층되는 제2 질화물 반도체층(220b)의 결함을 감소시킬 수 있다. 따라서, 동등한 결정성을 낮은 두께에서 얻을 수 있어 전체구조의 박막화가 가능하며, 예를 들어, 마스크층을 사용하지 않더라도 버퍼층(210) 및 응력 보상층(220)의 전체 두께를 6㎛ 이하로 제조할 수 있다. 따라서, 결정 성장 단계의 공정 시간과 원가를 감소시킬 수 있다.When the twist grain boundary is decreased, defects of the second
상기 제2 질화물 반도체층(220b)는 AlxInyGa1 -x-yN(0≤x,y≤1, x+y<1)로 형성될 수 있다. 상기 제2 질화물 반도체층(220b)은 상기 제1 질화물 반도체층(220a) 상에 다른 조성의 층 추가 성장 없이 연속적으로 성장될 수 있다. 상기 제2 질화물 반도체층(220b)은 상기 제1 질화물 반도체층(220a)과 동일한 조성일 수 있다. 예를 들어, 상기 제1 및 제2 질화물 반도체층(220a,220b)은 GaN일 수 있다. 특정 예에서, 상기 제1 질화물 반도체층(220a)은 언도프 GaN이며, 상기 제2 질화물 반도체층(220b)은 n형 GaN일 수 있다.
The second
도3에 도시된 반도체 발광소자는 반도체 발광소자 패키지(도8 및 도9)에 사용될 수 있다. 이 경우에 다양한 형태의 파장변환부를 추가적으로 구비할 수 있다.
The semiconductor light emitting device shown in Fig. 3 can be used in the semiconductor light emitting device package (Figs. 8 and 9). In this case, various types of wavelength conversion units may be additionally provided.
도8은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 나타내는 측단면도이다.8 is a side sectional view showing a semiconductor light emitting device package according to an embodiment of the present invention.
도8을 참조하면, 본 실시예에 따른 반도체 발광소자 패키지(340)는, 실장면을 갖는 패키지 기판(310)과, 상기 패키지 기판(310)의 실장면 상에 탑재된 반도체 발광소자(50)를 포함한다. 8, the semiconductor light emitting
상기 패키지 기판(310)은 상기 실장면 상에 배치된 제1 및 제2 배선 전극(312a,312b)을 포함할 수 있다. 상기 제1 및 제2 배선 전극(312a,312b)은 상기 패키지 기판(310)의 하면 또는 측면으로 연장될 수 있다. 상기 패키지 기판(310)은 절연성 수지, 세라믹 기판 및 을 포함할 수 있다. 상기 제1 및 제2 배선 전극(312a,312b)은 Au, Cu, Ag, Al와 같은 금속을 포함할 수 있다. 예를 들어, 상기 패키지 기판(310)은 PCB(Printed Circuit Board), MCPCB(Metal Core PCB), MPCB(Metal PCB), FPCB(Flexible PCB)등의 기판일 수 있다. The
상기 반도체 발광소자(100)은 제1 및 제2 전극(E1,E2)이 배치된 면이 상기 실장면과 마주하도록 실장되고, 상기 제1 및 제2 전극(E1,E2)은 솔더범프(315a,315b)에 의해 상기 제1 및 제2 배선 전극(312a,312b) 각각에 연결될 수 있다. The first and second electrodes E1 and E2 are mounted on the semiconductor
상기 패키지 기판(310)에 탑재된 반도체 발광소자(100)의 상면, 즉 투광성 지지 기판 상에는 파장변환부로서 파장변환필름(344)이 배치될 수 있다. 상기 파장변환필름(344)은 상기 반도체 발광소자(50)로부터 방출된 광의 일부를 다른 파장을 변환하는 파장변환물질을 포함한다. 상기 파장변환필름(344)은 상기 파장변환물질이 분산된 수지층 또는 세라믹 형광체의 소결체로 이루어진 세라믹 필름일 수 있다. 상기 반도체 발광소자(50)은 청색광을 방출할 경우에, 상기 파장변환필름(344)은 상기 청색광의 일부를 황색 및/또는 적색 및 녹색으로 변환하여, 백색 광을 방출하는 반도체 발광소자 패키지(340)를 제공할 수 있다. 도3에 도시된 반도체 발광소자(100)와 같이, 상기 투광성 접합층(175)의 파장변환물질(174)은 제1 파장의 광으로 변환하는 제1 파장변환물질을 포함하며, 상기 파장변환필름(344)의 파장변환물질은 제1 파장보다 짧은 제2 파장의 광으로 변환하는 제2 파장변환물질을 포함할 수 있다. 본 실시예에서 사용가능한 파장변환물질은 후술하기로 한다(아래의 표2 참조).
A
도9는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 나타내는 측단면도이다. 9 is a side sectional view showing a semiconductor light emitting device package according to an embodiment of the present invention.
도9에 도시된 반도체 발광소자 패키지(360)는, 앞선 실시예와 유사하게, 실장면을 갖는 패키지 기판(350)과, 상기 패키지 기판(350)의 실장면 상에 플립칩 본딩된 반도체 발광다이오드 칩(360)을 포함한다.The semiconductor light emitting
상기 패키지 기판(350)은 리드 프레임인 제1 및 제2 배선전극(352a,352b)이 절연성 수지부(351)에 의해 결속된 구조일 수 있다. 상기 패키지 기판(350)은 실장면 상에 배치되며 상기 반도체 발광소자(100)을 둘러싸도록 반사구조물(356)을 더 포함할 수 있다. 상기 반사구조물(356)은 내부면이 경사진 컵 형상을 가질 수 있다. 본 실시예에서 채용된 파장 변환부(364)는 파장변환물질(364a)과 이를 함유한 수지 포장부(364b)를 포함할 수 있다. 상기 파장변환부(364)는 상기 반사 구조물(356) 내에서 상기 반도체 발광소자(100)을 덮도록 형성될 수 있다.
The
이와 달리, 도3에서 설명된 바와 같이, 파장 변환물질을 반도체 발광소자의 다른 구성요소에 함유시키는 방식으로 구현될 수 있다. 이러한 다양한 실시예는 도10 내지 도13에 예시되어 있다. Alternatively, as described in FIG. 3, the wavelength conversion material may be embodied in a manner that the wavelength conversion material is contained in other components of the semiconductor light emitting device. These various embodiments are illustrated in Figures 10-13.
도10에 도시된 반도체 발광소자(50a)는 파장변환물질(74)이 투광성 접합층(75)에 함유되는 점과 광 필터층(76)이 추가되는 점을 제외하고 도1에 도시된 반도체 발광소자(50)와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소는 특별히 반대되는 설명이 없는 한, 도1에 도시된 반도체 발광소자(50)의 동일하거나 유사한 구성요소에 대한 설명을 참조하여 이해될 수 있다. The semiconductor
본 실시예에서, 상기 투광성 접합층(75)은 파장변환요소로 작용할 수 있다. 상기 활성층(35)으로부터 생성된 제1 파장의 광의 적어도 일부를 제2 파장의 광으로 변환시키는 파장변환물질(74)을 함유할 수 있다. 상기 투광성 접합층(75)은, 실리콘(silicone), 에폭시, 폴리아크릴레이트, 폴리이미드, 폴리 아마이드 및 벤조사이클로부텐으로 구성된 그룹으로부터 선택된 적어도 하나의 접합 물질을 포함할 수 있다. 상기 파장변환물질(74)은 경화 전 상기 접합물질에 혼합되어 상기 투광성 접합층(75)을 파장변환요소로 제공할 수 있다.In this embodiment, the
상기 반도체 발광소자(50a)는 투광성 지지 기판(71)의 상면(즉, 광이 방출되는 면)에 배치된 광 필터층(76)을 더 포함할 수 있다. 상기 광 필터층(76)은 원하는 파장 대역의 광을 선택적으로 투과하는 반면에, 원하지 않는 파장 대역의 광을 선택적으로 차단하도록 구성될 수 있다. 예를 들어, 상기 광 필터층(76)은 무지향성 반사막(ODR) 또는 브래그 반사막(DBR)일 수 있다. 이 경우에, 상기 광 필터층(76)은, 서로 다른 굴절률을 갖는 2 종의 유전체층이 교대로 형성되어 이루어질 수 있다. 이와 달리, 상기 광 필터층(76)은 염료(dye)와 같은 물질을 포함할 수 있다. The semiconductor
상기 광 필터층(76)은 최종 방출되는 광에서 투광성 접합층(75)에 함유된 파장변환물질(74)에 의해 변환된 제2 파장의 광(예, 녹색 또는 적색)의 비율을 높이기 위해서 변환되지 않는 제1 파장의 광(예, 청색광)이 차단하는 역할을 할 수 있다.The
본 실시예에서, 상기 광 필터층(76)은 상기 투광성 지지 기판(71) 상면에 배치된 것으로 예시되어 있으나, 필요에 따라 다른 위치에 배열될 수 있다. 예를 들어, 상기 투광성 지지 기판(71)과 상기 투광성 접합층(75) 사이에 배치될 수 있다(도13 참조).In this embodiment, the
또한, 투광성 접합층(75)이 적용되는 면도 달라질 수 있다. 본 실시예와 같이, 제1 도전형 반도체층(32')은 접합면에 요철이 형성되지 않을 수 있다. 다른 예에서는, 성장용 기판이나 버퍼층이 완전히 제거되지 않은 채 잔류한 면이 접합면으로 사용될 수도 있다.
Also, the surface to which the
도11에 도시된 반도체 발광소자(50b)는 파장변환물질(74)이 투광성 지지 기판(71)에 함유되는 점과 컬러 필터층(77)이 추가되는 점을 제외하고 도10에 도시된 반도체 발광소자(50a)와 유사한 것으로 이해할 수 있다. The semiconductor
상기 투광성 지지 기판(71)은 형광체 또는 양자점과 같은 파장변환물질이 함유된 지지체일 수 있다. 예를 들어, 상기 투광성 지지 기판(71)은 파장변환물질이 혼합된 실리콘 수지, 에폭시 수지와 같은 투광성 액상 수지로 제조될 수 있다. 다른 예로서, 상기 투광성 지지 기판(71)이 글래스 기판인 경우에, 글래스 조성에 형광체와 같은 파장변환물질을 혼합하고 이 혼합물을 저온 소성함으로써 파장변환물질이 함유된 지지체를 제조할 수 있다.The light-transmitting
컬러 필터층(77)은 상기 광 필터층(76) 상에 배치될 수 있다. 상기 컬러 필터층은 상기 변환된 파장 중 원하는 일부 대역의 광을 선택적으로 투과시킬 수 있다. 최종 방출광의 발광 스펙트럼에서, 컬러 필터층(77)은 좁은 반치폭을 형성할 수 있다.
A
도12에 도시된 반도체 발광소자(50c)는 컬러 필터층(77) 및 광 확산층(78)이 추가되는 점을 제외하고 도10에 도시된 반도체 발광소자(50a)와 유사한 것으로 이해할 수 있다. The semiconductor
상기 반도체 발광소자(50c)는 도11에서 설명된 컬러 필터층(77)과 함께, 광확산층(78)을 포함할 수 있다. 이와 같이, 추가적인 광학 요소를 포함하여 최종 방출광의 특성을 변경할 수 있다. 상기 광 필터층(76) 상에 배치될 수 있다. 상기 컬러 필터층은 상기 변환된 파장 중 원하는 일부 대역의 광을 선택적으로 투과시킬 수 있다. 최종 방출광의 발광 스펙트럼에서, 컬러 필터층(77)은 좁은 반치폭을 형성할 수 있다.
The semiconductor
도13에 도시된 반도체 발광소자(50d)는, 광 필터층(76), 컬러 필터층(77) 및 광 확산층(78)이 투광성 지지 기판(71)과 투광성 접합층(75) 사이에 배치되는 점을 제외하고 도12에 도시된 반도체 발광소자(50c)와 유사한 것으로 이해할 수 있다. The semiconductor
본 실시예와 같이, 광 필터층(76), 컬러 필터층(77) 및 광 확산층(78)은 투광성 지지 기판(71)과 투광성 접합층(75) 사이에 배치될 수 있다. 필요에 따라 광 필터층(76), 컬러 필터층(77) 및 광 확산층(78)은 하나의 적층체로 상기 투광성 지지 기판(71)의 일면에 발광 구조물(30)과 접합되기 전에 제공될 수 있다.
The
상술된 실시예에서 파장변환물질로는 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다. 예를 들어, 상술된 반도체 발광소자는 서로 다른 파장 광으로 변환하는 적어도 하나의 파장변환요소를 포함하여 백색 발광 장치로 제공될 수 있다. 예를 들어, 황색 형광체 또는 녹색 및 적색 형광체의 조합을 포함할 수 있다.
In the above-described embodiments, various materials such as phosphors and / or quantum dots may be used as the wavelength converting material. For example, the above-described semiconductor light emitting device may be provided with a white light emitting device including at least one wavelength converting element that converts light into different wavelength light. For example, a yellow phosphor or a combination of green and red phosphors.
도14는 본 발명의 일 실시예에 따른 반도체 발광소자 또는 반도체 발광소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 1931 좌표계이다.FIG. 14 is a CIE 1931 coordinate system for explaining a wavelength conversion material applicable to a semiconductor light emitting device or a semiconductor light emitting device package according to an embodiment of the present invention.
단일 발광소자 패키지에서는 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라 원하는 색의 광을 결정할 수 있다. 백색광 발광소자 패키지의 경우, 이에 의해 색온도와 연색성을 조절할 수 있다. In a single light emitting device package, light of a desired color can be determined according to the wavelength of the LED chip, which is a light emitting element, and the type and blending ratio of the phosphor. In the case of the white light emitting device package, the color temperature and the color rendering property can be controlled.
예를 들어, 앞선 실시예들에 따른 반도체 발광소자는, 황색, 녹색, 적색, 청색 형광체로부터 적절한 형광체들과 조합되어 백색광을 구현할 수 있으며, 선택된 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광할 수 있다. For example, the semiconductor light emitting device according to the above embodiments can emit white light in combination with appropriate phosphors from yellow, green, red, and blue phosphors, and can emit white light with various color temperatures depending on the blending ratio of the selected phosphors. have.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 색온도를 1500 K에서 20000 K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라, 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 조명 장치는 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.In this case, the illuminating device can adjust the color rendering property from sodium (Na) to sunlight level, and can generate various white light with a color temperature ranging from 1500 K to 20000 K. If necessary, the color of purple, blue, green, Orange visible light or infrared light can be generated to adjust the illumination color according to the ambient atmosphere or mood. The illumination device may also generate light of a particular wavelength that can promote plant growth.
반도체 발광소자에 황색, 녹색, 적색, 청색 형광체 및/또는 녹색, 적색 발광소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 14에 도시된 바와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, (x, y) 좌표가 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500 K 내지 20000 K의 범위에 해당한다. 도14에서 상기 흑체 복사 스펙트럼 하부에 있는 점 E(0.3333, 0.3333) 부근의 백색광은 상대적으로 황색계열 성분의 광이 약해진 상태로 사람이 육안으로 느끼기에는 보다 선명한 느낌 또는 신선한 느낌을 가질 수 있는 영역의 조명 광원으로 사용될 수 있다. 따라서 상기 흑체 복사 스펙트럼(즉, 플랑키안 퀘적) 하부에 있는 점 E(0.3333, 0.3333) 부근의 백색광을 이용한 조명 제품은 식료품, 의류 등을 판매하는 상가용 조명으로 효과가 좋다.
White light made of a combination of yellow, green, red, blue phosphors and / or green and red light emitting elements in the semiconductor light emitting device has two or more peak wavelengths and has a peak wavelength of (x, y coordinates can be located in the segment region connecting (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333). Alternatively, the (x, y) coordinate may be located in an area surrounded by the line segment and the blackbody radiation spectrum. The color temperature of the white light corresponds to the range of 1500 K to 20000 K. In FIG. 14, the white light in the vicinity of the point E (0.3333, 0.3333) below the black body radiation spectrum is in a state in which the light of the yellowish component is relatively weak, It can be used as an illumination light source. Therefore, the lighting product using the white light near the point E (0.3333, 0.3333) at the lower part of the blackbody radiation spectrum (that is, the plankiness square) is effective as a commercial lighting for selling foodstuffs, clothing and the like.
채용가능한 형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.The adoptable phosphor may have the following composition formula and color.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:CeOxide system: yellow and green Y 3 Al 5 O 12 : Ce, Tb 3 Al 5 O 12 : Ce, Lu 3 Al 5 O 12 : Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce(Ba, Sr) 2 SiO 4 : Eu, yellow and orange (Ba, Sr) 3 SiO 5 : Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1) The nitride-based: the green β-SiAlON: Eu, yellow La 3 Si 6 N 11: Ce , orange-colored α-SiAlON: Eu, red CaAlSiN 3: Eu, Sr 2 Si 5 N 8: Eu, SrSiAl 4 N 7: Eu, SrLiAl 3 N 4: Eu, Ln 4 -x (Eu z M 1 -z) x Si 12- y Al y O 3 + x + y N 18 -xy (0.5≤x≤3, 0 <z <0.3, 0 <y ≪ / RTI >< RTI ID = 0.0 >
단, 식 (1) 중, Ln은 Ⅲa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.In the formula (1), Ln is at least one kind of element selected from the group consisting of a Group IIIa element and a rare earth element, and M is at least one element selected from the group consisting of Ca, Ba, Sr and Mg .
불화물(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4+, K3SiF7:Mn4 +
Fluoride (fluoride) type: KSF-based Red K 2 SiF 6: Mn 4 + ,
형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(Ⅱ)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다. The phosphor composition should basically conform to the stoichiometry, and each element can be replaced with another element in each group on the periodic table. For example, Sr can be substituted with Ba, Ca, Mg and the like of the alkaline earth (II) group, and Y can be substituted with lanthanide series Tb, Lu, Sc, Gd and the like. In addition, Eu, which is an activator, can be substituted with Ce, Tb, Pr, Er, Yb or the like according to a desired energy level.
아래 표2는 UV LED 칩(200∼430nm)을 사용한 백색 발광소자의 응용분야별 형광체 종류이다.Table 2 below shows the types of phosphors for application fields of white light emitting devices using UV LED chips (200 to 430 nm).
(Mobile, Note PC)Side View
(Mobile, Note PC)
(Head Lamp, etc.)Battlefield
(Head Lamp, etc.)
또한, 파장 변환 물질로서, 형광체를 대체하거나 형광체와 혼합하여 양자점(quantum dot, QD)이 사용될 수 있다. 상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35 nm)을 구현할 수 있다.As a wavelength converting material, a quantum dot (QD) may be used instead of a phosphor or mixed with a phosphor. The quantum dot can realize various colors depending on the size, and in particular, when used as a substitute for a phosphor, it can be used as a red or green phosphor. When a quantum dot is used, a narrow bandwidth (for example, about 35 nm) can be realized.
상기 파장 변환 물질은 봉지재에 함유된 형태로 구현될 수 있으나, 이와 달리, 필름 형상으로 미리 제조되어 반도체 발광소자 또는 도광판과 같은 광학 구조의 표면에 부착해서 사용할 수도 있으며, 이 경우에, 상기 파장 변환 물질은 균일한 두께의 구조로 원하는 영역에 용이하게 적용할 수 있다. 백라이트 유닛이나 디스플레이 장치 또는 조명장치와 같은 다양한 광원 장치에 유익하게 사용될 수 있다(도36 내지 도44 참조).
The wavelength converting material may be contained in the encapsulating material. Alternatively, the wavelength converting material may be previously prepared in the form of a film and attached to the surface of an optical structure such as a semiconductor light emitting device or a light guide plate. In this case, The conversion material can be easily applied to a desired area with a uniform thickness structure. And can be advantageously used for various light source devices such as a backlight unit or a display device or a lighting device (see Figs. 36 to 44).
도15a 및 도15b는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 측단면도이고, 도15c는 도15a에 도시한 반도체 발광소자의 배면도이다.FIGS. 15A and 15B are side cross-sectional views of a semiconductor light emitting device according to an embodiment of the present invention; and FIG. 15C is a rear view of the semiconductor light emitting device shown in FIG. 15A.
구체적으로, 도15b는 도15a에 도시한 반도체 발광소자(500)에서 전극 구조물을 생략하여 도시한 단면도이다. 본 발명의 일 실시예에 의한 반도체 발광소자(500)는 칩 스케일 패키지(Chip Scale Package, CSP)나 웨이퍼 레벨 패키지(Wafer Level Package, WLP)일 수 있다. 앞서 설명한 바와 같이 본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있다. 본 명세서에서의 도면들은 필요한 구성 요소만을 도시한 것이다. Specifically, FIG. 15B is a cross-sectional view of the semiconductor
반도체 발광소자(500)는 제1 도전형 반도체층(509p), 활성층(511p) 및 제2 도전형 반도체층(513p)을 구비하는 발광 구조물(515p)을 포함할 수 있다. 제1 도전형 반도체층(509p)은 n형 반도체층일 수 있다. 제2 도전형 반도체층(513p)은 p형 반도체층일 수 있다. The semiconductor
제1 도전형 반도체층(509p) 및 제2 도전형 반도체층(513p)은 질화물 반도체, 예컨대, GaN/InGaN 물질로 이루어질 수 있다. 제1 도전형 반도체층(509p) 및 제2 도전형 반도체층(513p)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있다. 제1 도전형 반도체층(509p) 및 제2 도전형 반도체층(513p)은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 제1 도전형 반도체층(509p) 및 제2 도전형 반도체층(513p)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있다. The first
제1 도전형 반도체층(509p)과 제2 도전형 반도체층(513p)의 사이에 배치된 활성층(511p)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(MQW)구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 활성층(511p)은 질화물 반도체를 이용한 단일 양자우물(SQW) 구조가 사용될 수도 있다.The
발광 구조물(515p)은 그 내부에 제1 관통 개구부(527)가 형성될 수 있다. 제1 관통 개구부(527)는 용어적으로 제1 관통 비아홀이나 제1 비아홀이라고 칭할 수 도 있다. 제1 관통 개구부(527)는 도15b에 도시한 바와 같이 제1 도전형 반도체층(509p), 활성층(511p) 및 제2 도전형 반도체층(513p)을 관통할 수 있다. The light-emitting
발광 구조물(515p)을 구성하는 제2 도전형 반도체층(513p)의 상면에 제1 관통 개구부(527)와 연통한 제2 관통 개구부(529)를 포함하는 식각 저지층(517p, etch stopping layer)이 형성될 수 있다. 제2 관통 개구부(529)는 용어적으로 제2 관통 비아홀이나 제2 비아홀이라고 칭할 수 도 있다. 식각 저지층(517p)은 후술하는 바와 같이 제1 관통 개구부(527)를 형성할 때 식각을 저지하는 역할을 수행할 수 있다. 제2 관통 개구부(529)는 식각 저지층(517p) 내에 형성될 수 있다. 식각 저지층(517p)은 실리콘 산화층(SiO2)으로 구성될 수 있다. An
발광 구조물(515p)을 구성하는 상기 제2 도전형 반도체층(513p), 제2 관통 개구부(529) 및 식각 저지층(517p)의 상면에 전류 분배층(519, current spreading layer)이 형성될 수 있다. 전류 분배층(519)은 인듐 틴 산화층(indium Tin oxide(ITO) layer)으로 형성될 수 있다. 전류 분배층(519)은 발광 구조물(515p)을 구성하는 제2 도전형 반도체층(513p)의 상면, 제2 관통 개구부(529)의 상면, 및 식각 저지층(517p)의 상면 및 측면에 형성될 수 있다. 전류 분배층(519)은 제2 도전형 반도체층(513p)에 전압을 인가하기 위하여 제공될 수 있다. A current spreading
반도체 발광소자(500)는 제1 관통 개구부(527) 및 제2 관통 개구부(529)의 내벽, 제1 도전형 반도체층(509)의 하면에 반사층(533p)이 형성될 수 있다. 반사층(533p)은 발광 구조물(515p)에서 발생하는 광을 반사시키는 역할을 수행할 수 있다. 반사층(533p)은 필요에 따라 형성할 수 있다. 반사층(533p)은 은(Ag) 또는 구리(Cu)로 형성할 수 있다. 반사층(533p)은 분산 브래그 반사층(distributed Bragg reflector)이 이용될 수 있다. 분산 브래그 반사층은 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 다층 반사층일 수 있다. The semiconductor
반도체 발광소자(500)는 제1 도전형 반도체층(509p)의 하면에 전극 구조물(531_1, 537_1, 539_1, 531_2, 537_2, 539_2)이 형성될 수 있다. 전극 구조물(531_1, 537_1, 539_1, 531_2, 537_2, 539_2)은 도전성 물질층, 예컨대 금속층으로 형성될 수있다. 전극 구조물(531_1, 537_2, 539_1, 531_2, 537_2, 539_2)은 제1 전극 구조물(531_1, 537_1, 539_1) 및 제2 전극 구조물(531_2, 537_2, 539_2)을 포함할 수 있다. In the semiconductor
제1 전극 구조물(531_1, 537_1, 539_1)은 제1 도전형 반도체층(509p)의 하면에 형성된 제1 콘택층(531_1)과, 제1 콘택층(531_1)과 전기적으로 연결된 제1 전극층(537_1, 539_1)을 포함할 수 있다. 제1 전극층(537_1, 539_1)은 용어적으로 제1 비아 전극층일 수 있다. 제1 전극 구조물(531_1, 537_1, 539_1)은 제1 도전형 반도체층(509p)의 하면에서 제1 도전형 반도체층(509p)과 전기적으로 연결될 수 있다. 제1 콘택층(531_1)은 n형 콘택층일 수 있다.The first electrode structures 531_1, 537_1 and 539_1 include a first contact layer 531_1 formed on the lower surface of the first conductivity
제2 전극 구조물(531_2, 537_2, 539_2)은 제2 관통 개구부(529) 내의 전류 분배층(519)의 하면에 형성된 제2 콘택층(531_2)과, 제2 콘택층(531_2)과 전기적으로 연결된 제2 전극층(537_2, 539_2)을 포함할 수 있다. 제2 전극층(537_2, 539_2)은 용어적으로 제2 비아 전극층일 수 있다. 제2 전극 구조물(531_2, 537_2, 539_2)은 제1 도전형 반도체층(509p)의 하면에 제1 관통 개구부(527) 및 제2 관통 개구부(529)를 통하여 전류 분배층(519)과 전기적으로 연결될 수 있다. 제2 전극 구조물(531_2, 537_2, 539_2)은 제2 도전형 반도체층(513p)과 전기적으로 연결될 수 있다. 제2 콘택층(531_2)은 p형 콘택층일 수 있다. The second electrode structures 531_2, 537_2 and 539_2 are electrically connected to the second contact layer 531_2 formed on the lower surface of the
제1 콘택층(531_1) 및 제2 콘택층(531_2)은 도전성 물질층, 예컨대 Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn, Ti 또는 이들을 포함하는 합금 물질 중 하나 이상으로 이루어질 수 있다. 제1 전극층(537_1, 539_1) 및 제2 전극층(537_2, 539_2)은 제1 및 제2 배리어 금속층(537_1, 537_2)과 제1 및 제2 패드 범프 금속층(539_1. 539_2)의 다중층으로 구성될 수 있다. The first contact layer 531_1 and the second contact layer 531_2 may be formed of a conductive material layer such as Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, , Ti, or an alloy material containing any of these. The first electrode layers 537_1 and 539_1 and the second electrode layers 537_2 and 539_2 are formed of multiple layers of the first and second barrier metal layers 537_1 and 537_2 and the first and second pad bump metal layers 539_1 and 539_2 .
본 실시예에서 제1 전극층(537_1, 539_1) 및 제2 전극층(537_2, 539_2)은 이중층으로 구성하였으나 단일층으로 구성할 수도 있다. 제1 전극층(537_1, 539_1) 및 제2 전극층(537_2, 539_2)은 제1 콘택층(531_1) 및 제2 콘택층(531_2)과 동일한 물질로 구성할 수 있다. In the present embodiment, the first electrode layers 537_1 and 539_1 and the second electrode layers 537_2 and 539_2 are formed as a double layer, but they may be formed as a single layer. The first electrode layers 537_1 and 539_1 and the second electrode layers 537_2 and 539_2 may be formed of the same material as the first contact layer 531_1 and the second contact layer 531_2.
제1 전극층(537_1, 539_1)은 제1 도전형 반도체층(509p)의 하면에서 제1 콘택층(531_1)과 전기적으로 연결될 수 있다. 제1 전극층(537_1, 539_1)을 구성하는 배리어 금속층(537_1)은 제1 도전형 반도체층(509p)의 하면에 형성되어 제1 콘택층(531_1)과 전기적으로 연결될 수 있다. 도15c에서 참조번호 130_1은 제1 도전형 반도체층(509p)과 콘택되는 부분일 수 있다. The first electrode layers 537_1 and 539_1 may be electrically connected to the first contact layer 531_1 on the lower surface of the first conductive
제2 전극층(537_2, 539_2)은 제1 도전형 반도체층(509p)의 하면에 형성됨과 아울러 제1 관통 개구부(527) 및 제2 관통 개구부(529)를 통하여 제2 콘택층(531_2)과 전기적으로 연결될 수 있다. 제2 전극층(537_2, 539_2)은 제2 콘택층을 통하여 제2 도전형 반도체층(513p)과 전기적으로 연결될 수 있다. 도15c에서 참조번호 130_2는 제2 도전형 반도체층(513p)과 콘택되는 부분일 수 있다The second electrode layers 537_2 and 539_2 are formed on the lower surface of the first conductivity
반도체 발광소자(500)에서 반사층(533p)이 형성될 경우, 반사층(533p)은 상기 제1 콘택층 및 제2 콘택층의 하면 및 측벽에도 형성될 수 있다. 반도체 발광소자(500)에서 반사층(533p)이 형성될 경우, 제1 전극층(537_1, 539_1) 및 제2 전극층(537_2, 539_2)은 반사층(533p)의 하면에 형성될 수 있다. When the
반도체 발광소자(500)는 전류 분배층(519) 상에 상기 그레이디드 굴절률층(521, graded index layer)이 형성될 수 있다. 그레이디드 굴절률층(521)은 광 추출 효율을 향상시키기 위한 물질층일 수 있다. 그레이디드 굴절률층(521)은 활성층, 예컨대 GaN층의 굴절률, 약 2.47에서 공기층의 굴절률, 즉 1로 광이 이동할 때 굴절률을 줄여줄 수 있는 물질층일 수 있다. 이렇게 반도체 발광소자(500)에서 그레이디드 굴절률층(521, graded index layer)을 도입하여 굴절률을 줄일 경우, 광 추출 효율을 향상시킬 수 있다. In the semiconductor
그레이디드 굴절률층(521)은 예컨대 티타늄 산화층(TiO2) 및 실리콘 산화층(SiO2)의 다중층으로 구성될 수 있다. 그레이디드 굴절률층(521)은 티타늄 산화층(TiO2) 및 실리콘 산화층(SiO2)의 다중층으로 구성할 경우, 굴절률을 약 1.83 내지 2.26으로 조절할 수 있다. The graded
그레이디드 굴절률층(521)은 예컨대 전류 분배층(519) 상면에서 경사 증착된(oblique deposited) 인듐 틴 산화층으로 구성될 수 있다. 즉, 그레이디드 굴절률층(521)은 전류 분배층의 상면(표면)에 수직한 방향에 대하여 일정 각도로 경사지게 인듐 틴 산화물 소스를 증착함으로써 경사 증착된 인듐 틴 산화층을 형성할 수 있다. 이렇게 그레이디드 굴절률층(521)은 경사 증착된(oblique deposited) 인듐 틴 산화층으로 구성할 경우, 굴절률을 약 1.5 내지 2.1로 조절할 수 있다. The graded
그레이디드 굴절률층(521) 상에 투광성 접합층(523) 및 투광성 지지 기판(525)이 형성될 수 있다. 투광성 접합층(523)은 투광성 지지 기판(525)과 그레이디드 굴절률층(521)을 접착하는 역할을 수행할 수 있다. 그레이디드 굴절률층(521)을 형성하지 않을 경우, 투광성 접합층(523)은 전류 분배층(519)과 투광성 지지 기판(525)을 접착할 수 있다. The light-transmitting
상기 투광성 접합층(523)은, 폴리아크릴레이트(polyacrylate), 폴리이미드(polyimide), 폴리 아마이드(polyamide) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로부터 선택된 물질을 포함할 수 있다. 상기 투광성 접합층(75)은 상기 투광성 지지 기판(525)(또는 그레이디드 굴절률층(521))과 상기 발광 구조물(515p) 사이의 굴절률을 매칭하기 위한 층일 수 있다.The
투광성 지지 기판(525)은 투명 물질이면 어느 것이나 채용 가능할 수 있다. 투광성 지지 기판(525)은 글래스를 이용할 수 있다. 투광성 지지 기판(525)은 글래스뿐만 아니라 실리콘(silicone), 에폭시, 글래스, 플라스틱 등 광 투과성이 우수한 재료를 사용할 수 있다. 투광성 접합층(523)은 광학적으로 투명하고 고온에서 안정하고 화학적 및 기계적 안성이 높은 물질로 구성할 수 있다. 투광성 접합층(523)은 BCB(benzocyclobutene-based polymer), PDMS(polydimethylsiloxane), UV 경화제 및 열 경화제를 포함할 수 있다. 상기 투광성 지지 기판(525)은 형광체 또는 양자점과 같은 파장변환물질이 함유된 지지체일 수 있다. 예를 들어, 상기 투광성 지지 기판(525)은 파장변환물질이 혼합된 실리콘 수지, 에폭시 수지와 같은 투광성 액상 수지로 제조될 수 있다. The
다른 예로서, 상기 투광성 지지 기판(525)이 글래스 기판인 경우에, 글래스 조성에 형광체와 같은 파장변환물질을 혼합하고 이 혼합물을 저온 소성함으로써 파장변환물질이 함유된 지지체를 제조할 수 있다.As another example, when the light-transmitting supporting
투광성 지지 기판(525)을 이용할 경우, 임시 접합(temporally bonding) 공정이나 공유 접합(eutectic bonding) 공정을 이용하지 않고 투광성 접합층(523)을 이용하여 단순하게 그레이디드 굴절률층(521)과 투광성 지지 기판(525)을 접착할 수 있다. When the light-transmitting supporting
이상과 같은 본 발명의 기술적 사상의 반도체 발광소자(500)는 발광 구조물(515p)의 하부에 마련된 제1 전극층(537_1, 539_1) 및 제2 전극층(537_2, 539_2)이 전극 패드로 기능하여 외부 장치나 외부 기판에 플립칩 구조로 바로 실장 될 수 있다. The semiconductor
본 발명의 기술적 사상에 의한 반도체 발광소자(500)는 발광 구조물(515p)의 상부에 그레이디드 굴절률층(521)을 형성하거나, 발광 구조물(515p)을 구성하는 제1 도전형 반도체층(509p)의 표면과 발광 구조물(515p)에 형성된 관통 개구부(527,529) 내에 반사층(533p)을 형성하여 광 추출 효율을 향상시킬 수 있다. The semiconductor
도16a 내지 도28a, 및 도16b 내지 도28b는 본 발명의 기술적 사상의 일 실시에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도16b 내지 도21b는 각각 도16a 내지 도21a의 상면도를 나타내고, 도22b 내지 도28b는 각각 도22a 내지 도28a의 배면도를 나타낸다. FIGS. 16A to FIG. 28A and FIGS. 16B to 28B are schematic views showing major steps of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. Figs. 16B to 21B respectively show a top view of Figs. 16A to 21A, and Figs. 22B to 28B show rear views of Figs. 22A to 28A, respectively.
도16a 및 도16b를 참조하면, 성장용 기판(501) 상에 발광 구조물(515)을 형성한다. 성장용 기판(501)은 반도체 웨이퍼 일 수 있다. 성장용 기판(501)은 실리콘계 기판일 수 있다. 실리콘계 기판은 실리콘(Si) 기판 또는 실리콘 카바이드 기판(SiC)일 수 있다. 성장용 기판(501)으로 실리콘계 기판을 이용할 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 패키지 생산성이 향상될 수 있다.16A and 16B, a
성장용 기판(501)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어는, 전기 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자 상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 가질 수 있다. 이 경우, C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 사용될 수 있다. The substrate for
성장용 기판(501) 상에는 버퍼층(503,505, 507)이 형성될 수 있다. 성장용 기판(501)으로 실리콘계 기판을 이용할 경우 버퍼층(503, 505, 507)이 더욱 필요할 수 있다. 버퍼층(503, 505, 507)은 크랙, 전위 등이 적은 양호한 품질의 질화물 적층체를 성장시키기 위한 층일 수 있다.On the substrate for
버퍼층(503, 505, 507)은 핵성장층(503), 제1 버퍼층(505) 및 제2 버퍼층(507)을 포함할 수 있다. 핵성장층(503)은 AlN으로 이루어질 수 있다. 제1 버퍼층(505) 및 제2 버퍼층(507)은 결함 감소 기능을 가지며 AlxInyGa1 -x- yN (0=x<1, 0=y<1, 0=x+y<1)로 형성될 수 있다.The buffer layers 503, 505, and 507 may include a
구체적으로, 상기 버퍼층(503, 505, 507)은 도7a 내지 도7d에 설명된 구조들 중 어느 하나로 구현될 수 있다.Specifically, the buffer layers 503, 505, and 507 may be implemented with any one of the structures described in FIGS. 7A to 7D.
기판(501) 또는 버퍼층(503, 505, 507) 상에 제1 도전형 반도체층(509), 활성층(511) 및 제2 도전형 반도체층(513)을 순차적으로 성장시켜 발광 구조물(515)을 형성할 수 있다. 발광 구조물(515)은, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 성장될 수 있다.The first conductivity
도17a 및 도17b를 참조하면, 발광 구조물(515)을 구성하는 제2 도전형 반도체층(513)의 상면에 식각 저지층(517)을 형성한다. 식각 저지층(517)은 후공정에서 제1 관통 개구부를 형성할 때 식각을 저지하는 역할을 수행한다. 식각 저지층(517)은 실리콘 산화층(SiO2)으로 형성할 수 있다. 17A and 17B, an
식각 저지층(517)은 도17b에 도시한 바와 같이 평면(상면) 상에서 볼 때 서로 떨어져 있는 복수개의 패턴들로 구성될 수 있다. 또한, 식각 저지층(517)은 원형 패턴(517_1) 및 막대기형 패턴(517_2)을 포함할 수 있다. 식각 저지층(517)은 원형 패턴(517_1) 및 막대기형 패턴(517_2)이 서로 연결되어 구성될 수 있다. The
도18a 및 도18b를 참조하면, 제2 도전형 반도체층(513) 및 식각 저지층(517)의 상면에 전류 분배층(519)을 형성한다. 전류 분배층(519)은 인듐 틴 산화층(indium Tin oxide(ITO) layer)으로 형성한다. 전류 분배층(519)은 제2 도전형 반도체층(513)의 상면 및 식각 저지층(517)의 상면 및 측면에 형성한다. 18A and 18B, a
전류 분배층(519)은 제2 도전형 반도체층(513)에 전압을 인가하기 위하여 형성한다. 전류 분배층(519)은 도18b에 도시한 바와 같이 식각 저지층(517)의 상면 전체에 형성한다. 전류 분배층(519)은 도17b에서 설명한 원형 패턴(517_1) 및 막대기형 패턴(517_2)을 포함하는 식각 저지층(517)의 상면 전체에 형성한다. The
도19a 및 도19b를 참조하면, 전류 분배층(519) 상에 상기 그레이디드 굴절률층(521, graded index layer)을 형성한다. 그레이디드 굴절률층(521)은 앞서 설명한 바와 같이 광 추출 효율을 향상시키기 위한 물질층일 수 있다. 그레이디드 굴절률층(521)은 예컨대 티타늄 산화층(TiO2) 및 실리콘 산화층(SiO2)의 다중층으로 형성할 수 있다. 그레이디드 굴절률층(521)을 티타늄 산화층(TiO2) 및 실리콘 산화층(SiO2)의 다중층으로 구성할 경우, 굴절률을 약 1.83 내지 2.26으로 조절할 수 있다. Referring to FIGS. 19A and 19B, the graded
그레이디드 굴절률층(521)은 예컨대 전류 분배층(519) 상면에서 경사 증착된(oblique deposited) 인듐 틴 산화층으로 구성될 수 있다. 즉, 그레이디드 굴절률층(521)은 전류 분배층의 상면(표면)에 수직한 방향에 대하여 일정 각도로 경사지게 인듐 틴 산화물 소스를 증착함으로써 경사 증착된 인듐 틴 산화층을 형성할 수 있다. 이렇게 그레이디드 굴절률층(521)은 경사 증착된(oblique deposited) 인듐 틴 산화층으로 구성할 경우, 굴절률을 약 1.5 내지 2.1로 조절할 수 있다. 그레이디드 굴절률층(521)은 도17b에서 설명한 원형 패턴(517_1) 및 막대기형 패턴(517_2)을 포함하는 식각 저지층(517)의 상부 전체에 형성한다. The graded
도20a 및 도20b를 참조하면, 그레이디드 굴절률층(521) 상에 투광성 접합층(523)을 형성한다. 투광성 접합층(523)은 후에 형성되는 투광성 지지 기판을 접착하는 역할을 수행한다. 투광성 접합층(523)은 앞서 설명한 바와 같이 광학적으로 투명하고 고온에서 안정하고 화학적 및 기계적 안성이 높은 물질로 구성할 수 있다. 투광성 접합층(523)은 BCB(benzocyclobutene-based polymer), PDMS(polydimethylsiloxane), UV 경화제 및 열 경화제를 포함할 수 있다.20A and 20B, a
도21a 및 도21b를 참조하면, 투광성 접합층(523) 상에 투광성 지지 기판(525)을 부착한다. 그레이디드 굴절률층(521)과 투광성 지지 기판(525)을 투광성 접합층(523)을 이용하여 접착한다. 투광성 지지 기판(525)은 투명 물질이면 어느 것이나 채용 가능할 수 있다. 투광성 지지 기판(525)을 이용할 경우, 임시 접합(temporally bonding) 공정이나 공유 접합(eutectic bonding) 공정을 이용하지 않고 투광성 접합층(523)을 이용하여 단순하게 그레이디드 굴절률층(521)과 투광성 지지 기판(525)을 접착할 수 있다. 21A and 21B, a
도22a 및 도22b를 참조하면, 투광성 지지 기판(525)을 이용하여 성장용 기판(101)을 제거한다. 성장용 기판(101)의 제거는 습식, 건식 식각 또는 레이저 리프트 오프(laser lift-off, LLO) 공정을 이용할 수 있다. 또한, 실시 형태에 따라 기계적 연마법이 이용될 수 도 있다. 투광성 지지 기판(525)이 발광 구조물(515)의 제2 도전형 반도체층(513)쪽에 부착되어 있기 때문에, 발광 구조물(110)의 제1 도전형 반도체층(509)쪽으로부터 기판(101)을 용이하게 제거할 수 있다. Referring to FIGS. 22A and 22B, the
도22b는 앞서 설명한 바와 같이 도22a의 배면도로서 식각 저지층(517)이 표시되어 있다. 식각 저지층(517)은 도17b에서 설명한 원형 패턴(517_1) 및 막대기형 패턴(517_2)을 포함할 수 있다. 22B shows the
도23a 및 도23b를 참조하면, 식각 저지층(517)을 식각 저지막으로 하여 제1 도전형 반도체층(509), 활성층(511) 및 제2 도전형 반도체층(513)을 관통하는 제1 관통 개구부(527)를 형성한다. 제1 관통 개구부(527)는 식각 저지층(517)의 하면을 노출하도록 형성한다. 23A and 23B, the first
제1 관통 개구부(527)는 제1 도전형 반도체층(509) 상에 마스크층(미도시)을 형성한 후, 습식 또는 건식 식각 공정을 이용하여 제1 도전형 반도체층(509), 활성층(511) 및 제2 도전형 반도체층(513)을 식각하여 형성할 수 있다. The first penetrating
도23a 및 도23b의 이하 도면에서 제1 관통 개구부(527)가 형성된 발광 구조물(515)의 참조번호는 515p로 표시한다. 제1 도전형 반도체층(509), 활성층(511) 및 제2 도전형 반도체층(513)의 참조번호는 각각 509p, 511p, 513p로 명명한다. 23A and 23B, the reference numeral of the
도23b는 앞서 설명한 바와 같이 도23a의 배면도로서 식각 저지층(517)이 표시되어 있다. 식각 저지층(517)은 도17b에서 설명한 원형 패턴(517_1) 및 막대기형 패턴(517_2)를 포함할 수 있다. 또한, 제1 관통 개구부(527)는 식각 저지층(517)에 대응하여 원형 패턴(527_1) 및 막대기형 패턴(527_2)을 포함할 수 있다. 23B shows the
도24a 및 도24b를 참조하면, 제1 관통 개구부(527)에 의해 노출된 식각 저지층(517)을 식각하여 제1 관통 개구부(527)와 연통한 제2 관통 개구부(529)를 형성한다. 제2 관통 개구부(529)는 전류 분배층(519)의 하면을 노출하도록 형성한다. 제2 관통 개구부(529)는 식각 저지층(517) 내에 형성될 수 있다. 제2 관통 개구부(529)는 제1 관통 개구부(527)에 의해 노출된 식각 저지층(517)을 습식 또는 건식 식각 공정을 이용하여 식각하여 형성할 수 있다. Referring to FIGS. 24A and 24B, the
도24a 및 도24b의 이하 도면에서 제2 관통 개구부(529)가 형성된 식각 저지층(517)의 참조번호는 517p로 표시한다. 도24b는 앞서 설명한 바와 같이 도24a의 배면도로서 전류 분배층(519)이 표시되어 있다. 또한, 제2 관통 개구부(529)는 원형 패턴(529_1) 및 막대기형 패턴(529_2)을 포함할 수 있다. 24A and 24B, the reference numeral of the
도25a 및 도25b를 참조하면, 제1 도전형 반도체층(509p)의 하면 및 제2 관통 개구부(529)의 하면에 각각 제1 콘택층(531_1) 및 제2 콘택층(531_2)을 형성한다. 제1 콘택층(531_1)은 제1 전극 구조물을 구성하며, 제1 도전형 반도체층(509p)과 전기적으로 연결될 수 있다. 제1 콘택층(531_1)은 n형 콘택층일 수 있다. 25A and 25B, a first contact layer 531_1 and a second contact layer 531_2 are formed on the lower surface of the first conductive
제2 콘택층(531_2)은 제2 전극 구조물을 구성하며, 제2 도전형 반도체층(513p)과 전류 분배층(519)을 통하여 전기적으로 연결될 수 있다. 제2 콘택층(531_2)은 p형 콘택층일 수 있다.The second contact layer 531_2 may form a second electrode structure and may be electrically connected to the second conductivity
도25b는 앞서 설명한 바와 같이 도25a의 배면도로서 원형 패턴(529_1) 및 막대기형 패턴(529_2)을 포함하는 제2 관통 개구부(529) 내에 제1 콘택층(531_1) 및 제2 콘택층(531_2)이 형성된다. 제1 콘택층(531_1) 및 제2 콘택층(531_2)은 원형 패턴 및 막대기형 패턴을 포함할 수 있다. 25B is a rear view of FIG. 25A showing the first contact layer 531_1 and the second contact layer 531_2 in the second through-
도26a 및 도26b를 참조하면, 제1 관통 개구부(527) 및 제2 관통 개구부(529)의 내벽, 제1 콘택층(531_1) 및 제2 콘택층(531_2)의 하면, 제1 도전형 반도체층(509)의 하면에 반사층(533)을 형성한다. 반사층(533)은 발광 구조물(515p)의 하부 전체에 형성한다. 26A and 26B, the lower surfaces of the inner walls of the first through-
반사층(533)은 발광 구조물(515p)에서 발생하는 광을 반사시키는 역할을 수행할 수 있다. 반사층(533p)은 은 또는 구리층으로 형성한다. 반사층(533p)은 분산 브래그 반사층(distributed Bragg reflector)으로 형성할 수도 있다. The
도26b는 앞서 설명한 바와 같이 도26a의 배면도이다. 도26b에 도시한 바와 같이 원형 패턴(529_1) 및 막대기형 패턴(529_2)을 포함하는 제2 관통 개구부(529) 내의 제1 콘택층(531_1) 및 제2 콘택층(531_2)의 하면과, 제1 도전형 반도체층(509)의 하면에 반사층(533)을 형성한다. Fig. 26B is a rear view of Fig. 26A as described above. The lower surface of the first contact layer 531_1 and the second contact layer 531_2 in the second through-
도27a 및 도27b를 참조하면, 반사층(533)을 식각하여 제1 콘택층(531_1) 및 제2 콘택층(531_2)의 하면을 노출한다. 반사층(533) 상에 마스크층(미도시)을 형성한 후, 마스크층을 식각 마스크로 반사층(533)을 습식 또는 건식 식각 공정을 이용하여 식각하여 제1 콘택층(531_1) 및 제2 콘택층(531_2)의 하면을 노출한다. 도27a 및 도27b의 이하 도면에서 식각된 반사층(533)의 참조번호는 533p로 표시한다.27A and 27B, the
도27b는 앞서 설명한 바와 같이 도26b의 배면도이다. 도27b에 도시한 바와 같이 원형 패턴(529_1) 및 막대기형 패턴(529_2)를 포함하는 제2 관통 개구부(529) 내의 제1 콘택층(531_1) 및 제2 콘택층(531_2)의 하면이 노출되며, 제1 도전형 반도체층(509p)의 하면에 반사층(533p)을 형성한다. Fig. 27B is a rear view of Fig. 26B as described above. The bottom surfaces of the first contact layer 531_1 and the second contact layer 531_2 in the second through-
도28a 및 도28b를 참조하면, 제1 도전형 반도체층(509p)의 하면에서 제1 콘택층(531_1)과 제2 콘택층(531_2)과 전기적으로 연결되는 배리어 금속층(537_1, 537_2)을 형성한다. 배리어 금속층(537_1)은 제1 전극층을 구성할 수 있고, 배리어 금속층(537_2)은 제2 전극층을 구성할 수 있다. 28A and 28B, barrier metal layers 537_1 and 537_2, which are electrically connected to the first contact layer 531_1 and the second contact layer 531_2, are formed on the lower surface of the first conductivity
배리어 금속층(537_1)은 제1 도전형 반도체층(509p)의 하면에 형성되어 제1 콘택층(531_1)과 전기적으로 연결될 수 있다. 배리어 금속층(537_2)은 제1 도전형 반도체층(509p)의 하면에 형성됨과 아울러 제1 관통 개구부(527) 및 제2 관통 개구부(529)를 통하여 제2 콘택층(531_2)과 전기적으로 연결될 수 있다. The barrier metal layer 537_1 may be formed on the lower surface of the first conductive
도28b는 앞서 설명한 바와 같이 도28a의 배면도이다. 도28b에 도시한 바와 같이 반사층(533p)상에서 제1 도전형 반도체층(509p) 및 제2 도전형 반도체층(513p)과 전기적으로 연결되는 배리어 금속층(537_1, 537_2)을 형성한다. 도28b에서, 참조번호 130_1은 제1 도전형 반도체층(509p)과 콘택되는 부분일 수 있다. 참조번호 130_2는 제2 도전형 반도체층(513p)와 콘택되는 부분일 수 있다Fig. 28B is a rear view of Fig. 28A as described above. The barrier metal layers 537_1 and 537_2 are formed on the
도29는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다. FIG. 29 is a cross-sectional view of the main part of a semiconductor light emitting device according to one embodiment of the technical idea of the present invention. FIG.
구체적으로, 도29의 반도체 발광소자(500a)는 도15a의 반도체 발광소자(500)와 비교하여 투광성 지지 기판(525)의 상면에 요철 구조(P)가 형성된 것과 투광성 접합층에 파장변환물질이 함유된 것을 제외하고는 동일할 수 있다. 실시 형태에 따라서는 도29에는 도시하지 않지만 제2 도전형 반도체층(513p)의 상면에도 요철 구조가 형성될 수 있다. Specifically, the semiconductor
요철 구조(P)로 인해 활성층(511p)으로부터 발생한 광이 외부 공기층으로 입사할 때 투과되거나 다중 반사되어 상부로 유도될 수 있다. 따라서, 반도체 발광소자(500a)의 광 추출 효율이 증가할 수 있다. 요철 구조(P)는 투광성 지지 기판(525)의 상부를 식각하여 형성할 수 있다. When light generated from the
상기 투광성 접합층(523')은 상기 활성층(511p)으로부터 생성된 제1 파장의 광의 적어도 일부를 제2 파장의 광으로 변환시키는 파장변환물질(524)을 함유할 수 있다. 상기 투광성 접합층(523')은, 실리콘(silicone), 에폭시, 폴리아크릴레이트, 폴리이미드, 폴리 아마이드 및 벤조사이클로부텐으로 구성된 그룹으로부터 선택된 적어도 하나의 접합 물질을 포함할 수 있다. 상기 파장변환물질(524)은 경화 전 상기 접합물질에 혼합되어 상기 투광성 접합층(523')을 파장변환요소로 제공할 수 있다.The translucent bonding layer 523 'may contain a
도30은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다.30 is a cross-sectional view showing the main part of a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
구체적으로, 도30의 반도체 발광소자(500b)는 도15a의 반도체 발광소자(500)와 비교하여 투광성 접합층(523)과 투광성 지지 기판(525) 사이에 파장 변환층(124)이 형성된 것을 제외하고는 동일할 수 있다. More specifically, the semiconductor
도30의 반도체 발광소자(500b)는 투광성 지지 기판(525)의 하면에 파장 변환층(524)이 형성될 수 있다. 파장 변환층(524)은 발광 구조물(515p)로부터 방출된 빛에 의해 여기되어 다른 파장의 빛을 내는 형광체를 포함할 수 있다. 형광체를 통하여 광이 방출될 경우 백색광 등 원하는 출력광을 얻을 수 있다. 도30에서는 도시하지 않지만 파장 변환층(524)이 별도로 구비되지 않고, 투광성 지지 기판(525) 내에 형광체 물질들이 분산된 구조를 가질 수도 있다.30, the
파장 변환층(524)은 투광성 지지 기판(525)을 접착하기 전에 그레이디드 굴절률층(521)에 접착하기 전에 투광성 지지 기판(525)의 하면에 스프레이 코팅 또는 스핀 코팅과 같은 단순한 공정에 의해 파장 변환물질을 도포하여 형성할 수 있다. 파장 변환층(524)은 투광성 지지 기판(525)의 하면에 형광체 필름 또는 세라믹 형광체 등의 시트를 어태치(attach)하는 방식을 사용하여 형성할 수 있다. The
도31은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다.FIG. 31 is a cross-sectional view showing the main part of a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
구체적으로, 도31의 반도체 발광소자(500c)는 도15a의 반도체 발광소자(500)와 비교하여 투광성 지지 기판(525)을 반구형 투광성 지지 기판(525a)으로 변경한 것을 제외하고는 동일할 수 있다. Specifically, the semiconductor light emitting device 500c of FIG. 31 may be the same as the semiconductor
반도체 발광소자(500c)는 발광 구조물(515p)에서 방출되는 광 경로 상에 위치하는 투광성 기지 기판(525a)의 상면을 반구형으로 구성할 수 있다. 즉, 투광성 지지 기판(525a)에서 광이 방출되는 상부면을 반구형으로 구성할 수 있다. The semiconductor light emitting device 500c may have a semi-spherical top surface of the light transmitting base substrate 525a positioned on the light path emitted from the
따라서, 투광성 지지 기판(525a)은 렌즈의 역할을 수행할 수 있다. 투광성 지지 기판(525a)의 반구형 형상은 앞선 실시예들의 투광성 지지 기판(525)의 상부를 식각하여 형성할 수 있다.Therefore, the light-transmitting supporting substrate 525a can serve as a lens. The semi-spherical shape of the light-transmissive support substrate 525a may be formed by etching the upper portion of the light-
도32은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다.32 is a cross-sectional view showing the main part of the semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
구체적으로, 도32의 반도체 발광소자(500d)는 도29의 반도체 발광소자(500a)와 비교하여 투광성 지지 기판(525) 상에 렌즈층(543)이 더 형성된 것과 광필터층(526)을 추가하는 것을 제외하고는 동일할 수 있다. More specifically, the semiconductor
반도체 발광소자(500d)의 렌즈층(543)은 예를 들어, 실리콘(silicone), 에폭시, 글래스, 플라스틱 등 광 투과성 및 내열성이 우수한 재료를 사용할 수 있다. 렌즈층(543)은 볼록 또는 오목한 형상의 렌즈 구조에 의해 상면을 통해 방출되는 광의 지향각을 조절하는 것이 가능하다. 렌즈층(543)은 발광 구조물(515p)에서 발생한 광을 최소한의 손실로 통과시킬 수 있는 높은 투명도의 수지로 선택될 수 있으며, 예를 들어, 탄성 수지, 실리콘, 에폭시 수지 또는 플라스틱을 사용할 수도 있다.As the
렌즈층(543)은 도32에 도시된 바와 같이 상면이 볼록한 돔 형상의 구조로 형성될 수 있지만, 본 발명은 이에 한정되지는 않는다. 또는, 렌즈층(543)은 비구면 및/또는 비대칭 형상을 가지거나, 상면에 요철이 형성될 수도 있다. 렌즈층(543)은 투광성 지지 기판(525) 상에, 예컨대, 스프레이 코팅에 의해 형성될 수 있다. The
상기 반도체 발광소자(500d)는 투광성 지지 기판(525)과 렌즈층(543) 사이에 광 필터층(526)을 추가할 수 있다. 상기 광 필터층(526)은 원하는 파장 대역의 광을 선택적으로 투과하는 반면에, 원하지 않는 파장 대역의 광을 선택적으로 차단하도록 구성될 수 있다. 예를 들어, 상기 광 필터층(526)은 무지향성 반사막(ODR) 또는 브래그 반사막(DBR)일 수 있다. 이 경우에, 상기 광 필터층(526)은, 서로 다른 굴절률을 갖는 2 종의 유전체층이 교대로 형성되어 이루어질 수 있다. 이와 달리, 상기 광 필터층(526)은 염료(dye)와 같은 물질을 포함할 수 있다. The semiconductor
본 실시예에서, 상기 광 필터층(526)은 최종 방출되는 광에서 투광성 접합층(523')에 함유된 파장변환물질(524)에 의해 변환된 제2 파장의 광(예, 녹색 또는 적색)의 비율을 높이기 위해서 변환되지 않는 제1 파장의 광(예, 청색광)이 차단하는 역할을 할 수 있다.In this embodiment, the
본 실시예에서, 상기 광 필터층(526)은 상기 투광성 지지 기판(525) 상면에 배치된 것으로 예시되어 있으나, 필요에 따라 다른 위치에 배열될 수 있다. 예를 들어, 상기 투광성 지지 기판(125)과 상기 투광성 접합층(523') 사이에 배치될 수 있다.In the present embodiment, the
도33은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자의 요부 단면도이다.FIG. 33 is a cross-sectional view of the main part of a semiconductor light emitting device according to one embodiment of the technical idea of the present invention. FIG.
구체적으로, 도33의 반도체 발광소자(500e)는 도15a의 반도체 발광소자(500)와 비교하여 제1 관통 개구부(527) 내에는 지지층(545)이 매립되어 있고, 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)의 모양이 다르고 하면에는 외부 연결 단자(547_1, 547_2)가 더 형성된 것을 제외하고는 동일할 수 있다. Specifically, the semiconductor
반도체 발광소자(500e)는 제1 관통 개구부(527)의 내부를 매립하면서 반사층(533p)의 하면 상에 지지층(545)이 형성될 수 있다. 지지층(545)의 하부면은 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)의 하부면과 동일면을 가질 수 있다. 지지층(545)은 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)의 측면에도 위치할 수 있다. 지지층(545)에 의해 반사층(533p), 및 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)이 보호될 수 있으며, 반도체 발광소자(500e)의 핸들링이 용이해질 수 있다.The supporting
반도체 발광소자(500e)는 제1 전극층(537a_1, 539a_1)을 구성하는 제1 배리어 금속층(537a_1)이 반사층(533p)의 하면보다 돌출되어 있지 않게 구성되어 있고, 제2 전극층(537a_2, 539a_2)을 구성하는 제2 패드 범프 금속층(539a_2)이 제2 배리어 금속층(537a_2)의 일부 하면에만 형성되어 있다. 이와 같이 반도체 발광소자(500e)는 다양한 형태로 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)을 구성할 수 있다. The semiconductor
제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)의 하면에는 각각 외부 연결 단자(547_1, 547_2)가 형성될 수 있다. 외부 연결 단자(547_1, 547_2)는 외부 장치와의 접합을 위한 것일 수 있다. 외부 연결 단자(547_1, 547_2)는 제1 전극층(537a_1, 539a_1) 및 제2 전극층(537a_2, 539a_2)으로부터 돌출되어 외부로 노출되는 구조를 가질 수 있다. 외부 연결 단자(547_1, 547_2)의 형상은 도시된 것에 한정되지 않으며, 예를 들어 사각 기둥 또는 원기둥과 같은 기둥 형상을 가질 수도 있다.External connection terminals 547_1 and 547_2 may be formed on the lower surfaces of the first electrode layers 537a_1 and 539a_1 and the second electrode layers 537a_2 and 539a_2, respectively. The external connection terminals 547_1 and 547_2 may be for bonding with external devices. The external connection terminals 547_1 and 547_2 may have a structure that protrudes from the first electrode layers 537a_1 and 539a_1 and the second electrode layers 537a_2 and 539a_2 and is exposed to the outside. The shapes of the external connection terminals 547_1 and 547_2 are not limited to those shown in the drawings, and may have a columnar shape such as a square column or a cylindrical column.
외부 연결 단자(547_1, 547_2)는 솔더 범프일 수 있다. 외부 연결 단자(547_1, 547_2)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Tin), 금(Au) 중 적어도 하나를 포함할 수도 있다. The external connection terminals 547_1 and 547_2 may be solder bumps. The external connection terminals 547_1 and 547_2 may include at least one of copper (Cu), aluminum (Al), silver (Ag), tin (Tin), and gold (Au).
도34 및 도35은 본 발명의 일 실시예에 따른 반도체 발광소자를 포함하는 백색 광원 모듈의 개략적인 단면도이다.34 and 35 are schematic cross-sectional views of a white light source module including a semiconductor light emitting device according to an embodiment of the present invention.
도34을 참조하면, LCD 백라이트용 광원 모듈(1100)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광 장치들(1100a)의 배열을 포함할 수 있다. 회로 기판(1110) 상면에는 백색광 발광장치(1100a)와 접속되는 도전 패턴이 형성될 수 있다. 34, the
각각의 백색광 발광 장치(1100a)는, 청색광을 방출하는 발광 소자(1130)가 회로 기판(1110)에 COB(Chip On Board) 방식으로 직접 실장되는 구조를 가질 수 있다. 발광 소자(1130)는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나 일 수 있다. 각각의 백색광 발광 장치(1100a)는 파장 변환부(1150a, 파장 변환층)가 렌즈 기능을 갖는 반구형상으로 구비되어 넓은 지향각을 나타낼 수 있다. 이러한 넓은 지향각은, LCD 디스플레이의 두께 또는 폭을 감소시키는데 기여할 수 있다. Each of the white
도35를 참조하면, LCD 백라이트용 광원 모듈(1200)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광장치들(1100b)의 배열을 포함할 수 있다. 각각의 백색광 발광장치(1100b)는 패키지 본체(1125)의 반사컵 내에 실장된 청색광을 방출하는 발광소자(1130) 및 이를 봉지하는 파장 변환부(1150b)를 구비할 수 있다. 발광 소자(1130)는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나 일 수 있다.35, the
파장 변환부(1150a, 1150b)에는 필요에 따라 형광체 및/또는 양자점과 같은 파장 변환 물질(1152, 1154, 1156)이 함유될 수 있다. 파장 변환 물질에 대한 상세한 설명은 도14 및 그 설명을 참조할 수 있다.The
또한, 반도체 발광소자(50, 50a, 50b, 50c, 50d, 100, 500a, 500b, 500d)와 같이, 자체적으로 파장변환요소를 갖는 경우에 상기 반도체 발광소자의 파장변환요소는 상기 파장변환부(1150a, 1150b)와는 다른 색 또는 다른 종류의 파장변환물질을 가질 수 있다. The wavelength conversion element of the semiconductor light emitting device may have a wavelength conversion element (not shown) such as a semiconductor
도36은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 백라이트 유닛의 개략적인 사시도이다.36 is a schematic perspective view of a backlight unit including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다. 실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다. 광원(2005)은 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나 일 수 있다.
Specifically, the
도37 내지 도 39는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 백라이트 유닛을 설명하기 위한 도면이다. 37 to 39 are views for explaining a backlight unit including a semiconductor light emitting device according to one embodiment of the technical idea of the present invention.
구체적으로, 백라이트 유닛들(2500, 2600, 2700)은 파장변환부(2550, 2650, 2750)가 광원(2505, 2605, 2705)에 배치되지 않고, 광원(2505, 2605, 2705)의 외부에서 백라이트 유닛들(2500, 2600, 2700) 내에 배치되어 광을 변환시킬 수 있다. 광원(2505, 2605, 2705)은 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나 일 수 있다. 반도체 발광소자(50, 50a, 50b, 50c, 50d, 100, 500a, 500b, 500d)는 자체적으로 파장변환요소를 가지며, 이 경우에 상기 반도체 발광소자의 파장변환요소는 상기 파장변환부(2550, 2650, 2750)와는 다른 색 또는 다른 종류의 파장변환물질을 가질 수 있다. 예를 들어, 파장변환요소는 내습성이 약한 불화물과 간은 적색 형광체를 포함하고, 광원(2505, 2605, 2705)으로부터 이격된 파장변환부(2550, 2650, 2750)에는 양자점과 같은 다른 파장변환물질(예, 녹색 양자점)을 포함할 수 있다.More specifically, the
도37의 백라이트 유닛(2500)은 직하형 백라이트 유닛으로, 파장변환부(2550), 상기 파장변환부(2550)의 하부에 배열된 광원모듈(2510) 및 상기 광원모듈(2510)을 수용하는 바텀케이스(2560)를 포함할 수 있다. 또한, 광원모듈(2510)은 인쇄회로기판(2501) 및 상기 인쇄회로기판(2501) 상면에 실장된 복수의 광원(2505)을 포함할 수 있다. The
백라이트 유닛(2500)에서는, 바텀 케이스(2560) 상부에 파장 변환부(2550)가 배치될 수 있다. 따라서, 광원모듈(2510)로부터 방출되는 광의 적어도 일부가 파장 변환부(2550)에 의해 파장 변환될 수 있다. 상기 파장 변환부(2550)는 별도의 필름으로 제조되어 적용될 수 있으나, 도시되지 않은 광확산판과 일체로 결합된 형태로 제공될 수 있다. In the
도38 및 도39의 백라이트 유닛(2600, 2700)은 에지형 백라이트 유닛으로, 파장 변환부(2650, 2750), 도광판(2640, 2740), 상기 도광판(2640, 2740)의 일 측에 배치되는 반사부(2620, 2720) 및 광원(2605, 2705)을 포함할 수 있다. 광원(2605, 2705)에서 방출되는 광은 상기 반사부(2620, 2720)에 의해 상기 도광판(2640, 2740)의 내부로 안내될 수 있다. 도38의 백라이트 유닛(2600)에서, 파장 변환부(2650)는 도광판(2640)과 광원(2605)의 사이에 배치될 수 있다. 도39의 백라이트 유닛(2700)에서, 파장 변환부(2750)는 도광판(2740)의 광 방출면 상에 배치될 수 있다.The
파장 변환부(2550, 2650, 2750)에는 통상적인 형광체가 포함될 수 있다. 특히, 광원으로부터의 열 또는 수분에 취약한 양자점의 특성을 보완하기 위하여 양자점 형광체를 사용할 수 있다. The
도40은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 디스플레이 장치의 개략적인 분해 사시도이다. 40 is a schematic exploded perspective view of a display device including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 디스플레이 장치(3000)는, 백라이트 유닛(3100), 광학시트(3200) 및 액정 패널과 같은 화상 표시 패널(3300)을 포함할 수 있다. 백라이트 유닛(3100)은 바텀 케이스(3110), 반사판(3120), 도광판(3140) 및 도광판(3140)의 적어도 일 측면에 제공되는 광원 모듈(3130)을 포함할 수 있다. 광원모듈(3130)은 인쇄회로기판(3131) 및 광원(3132)을 포함할 수 있다. Specifically, the
특히, 광원(3132)은 광방출면에 인접한 측면으로 실장된 사이드뷰 타입 발광소자일 수 있다. 광원(3132)은 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나 일 수 있다. 광학시트(3200)는 도광판(3140)과 화상 표시 패널(3300)의 사이에 배치될 수 있으며, 확산시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다. In particular, the
화상 표시 패널(3300)은 광학시트(3200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(3300)은 어레이 기판(3320), 액정층(3330) 및 컬러 필터 기판(3340)을 포함할 수 있다. 어레이 기판(3320)은 매트릭스 형태로 배치된 화소 전극들, 상기 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 상기 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다. The
컬러 필터 기판(3340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 상기 컬러 필터는 백라이트 유닛(3100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(3330)은 상기 화소 전극 및 상기 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(3340)의 상기 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(3300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다. The
본 실시예의 디스플레이 장치(3000)에 따르면, 상대적으로 작은 반치폭을 가지는 청색광, 녹색광 및 적색광을 방출하는 광원(3132)을 사용하므로, 방출된 광이 컬러 필터 기판(3340)을 통과한 후 높은 색순도의 청색, 녹색 및 적색을 구현할 수 있다. According to the
도41은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 평판 조명 장치를 간략하게 나타내는 사시도이다.41 is a cross-sectional view of a semiconductor light emitting device according to an embodiment of the present invention; 1 is a perspective view schematically showing a flat panel illumination device.
구체적으로, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4030)을 포함할 수 있다. 본 발명의 일 실시예에 따라, 광원 모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있다. 광원 모듈(4110)은 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나를 광원으로써 포함할 수 있다. 전원 공급 장치(4120)는 발광소자 구동부를 포함할 수 있다.Specifically, the flat
광원 모듈(4110)은 발광 소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 본 발명의 일 실시예에 따라, 발광 소자 어레이는 발광 소자 및 발광 소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다.The
전원 공급 장치(4120)는 광원 모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원 모듈(4110) 및 전원 공급 장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일 측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원 모듈(4110)은 하우징(4130)의 개방된 일 측면으로 빛을 발광하도록 배치될 수 있다.The
도42는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 조명 장치를 간략하게 나타내는 분해 사시도이다.42 is an exploded perspective view schematically showing a lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원 모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 실시예에 따라, 광원 모듈(4240)은 발광 소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.Specifically, the
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.The
광원 모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원 모듈(4240)은 하나 이상의 반도체 발광소자(4241), 회로 기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다. 반도체 발광소자(4241)는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나를 포함할 수 있다.The
도43은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 포함하는 바(bar) 타입의 조명 장치를 개략적으로 나타내는 분해 사시도이다. FIG. 43 is an exploded perspective view schematically showing a bar-type lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 조명 장치(4400)는 방열 부재(4401), 커버(4427), 광원 모듈(4421), 제1 소켓(4405) 및 제2 소켓(4423)을 포함한다. 방열 부재(4401)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4500, 4409)이 요철 형태로 형성될 수 있으며, 방열 핀(4500, 4409)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4401)의 내측에는 돌출 형태의 지지대(4413)가 형성되어 있다. 지지대(4413)에는 광원 모듈(4421)이 고정될 수 있다. 방열 부재(4401)의 양 끝단에는 걸림 턱(4411)이 형성될 수 있다. Specifically, the
커버(4427)에는 걸림 홈(4429)이 형성되어 있으며, 걸림 홈(4429)에는 방열 부재(4401)의 걸림 턱(4411)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4429)과 걸림 턱(4411)이 형성되는 위치는 서로 바뀔 수도 있다.The
광원 모듈(4421)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4421)은 인쇄회로기판(4419), 광원(4417) 및 컨트롤러(4415)를 포함할 수 있다. 컨트롤러(4415)는 광원(4417)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4419)에는 광원(4417)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4417)을 동작시키기 위한 구성 요소들이 포함될 수도 있다. 광원(4417)은 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나를 포함할 수 있다.The
제1, 2 소켓(4405, 4423)은 한 쌍의 소켓으로서 방열 부재(4401) 및 커버(4427)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4405)은 전극 단자(4403) 및 전원 장치(4407)를 포함할 수 있고, 제2 소켓(4423)에는 더미 단자(4425)가 배치될 수 있다. 또한, 제1 소켓(4405) 또는 제2 소켓(4423) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4425)가 배치된 제2 소켓(4423)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4403)가 배치된 제1 소켓(4405)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.The first and
도44는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 조명 장치를 개략적으로 나타내는 분해 사시도이다.44 is an exploded perspective view schematically showing a lighting device including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 본 실시예에 따른 조명 장치(4500)에서 도42에서 개시하는 조명 장치(4200)와의 차이점은 광원 모듈(4240)의 상부에 반사판(4310) 및 통신 모듈(4320)이 포함되어 있다. 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.42 differs from the
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 상기 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다. 상기 반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다. A
도45는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.45 is a schematic view for explaining an indoor lighting control network system including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 네트워크 시스템(5000)은 LED 등의 발광 소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다. Specifically, the
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. The
네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다. LED 램프(5200)는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나를 포함할 수 있다. 예를 들어, LED 램프(5200)는 도41 내지 도 44에 도시된 조명장치(4100,4200,4400,4500) 중 적어도 하나일 수 있다.The
네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300~5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트 웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다.The
네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트 웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)는 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.The
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300~5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300~5800)을 컨트롤 할 수도 있다.In the
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트 웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트 웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.First, the
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12000K 이하의 색 온도, 예를 들면 5000K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다. For example, when the program value of a TV program is a human drama, the lighting is lowered to a color temperature of 12000K or less, for example, 5000K according to a predetermined setting value, and the color is adjusted to produce a cozy atmosphere . In contrast, when the program value is a gag program, the
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다. In addition, when a certain period of time has elapsed after the
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다. The operation of the
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다. Meanwhile, by combining the
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정, 오피스 또는 건물 등과 같이 폐쇄적인 공간은 물론, 거리나 공원 등의 개방적인 공간에도 적용될 수 있다. 물리적 한계가 없는 개방적인 공간에 네트워크 시스템(5000)을 적용하고자 하는 경우, 무선 통신의 거리 한계 및 각종 장애물에 따른 통신 간섭 등에 따라 네트워크 시스템(5000)을 구현하기가 상대적으로 어려울 수 있다. 각 조명 기구에 센서와 통신 모듈 등을 장착하고, 각 조명 기구를 정보 수집 수단 및 통신 중개 수단으로 사용함으로써, 상기와 같은 개방적인 환경에서 네트워크 시스템(5000)을 좀 더 효율적으로 구현할 수 있다. As described above, the
도46은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 네트워크 시스템을 설명하기 위한 개략도이다.46 is a schematic view for explaining a network system including a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 도46은 개방적인 공간에 적용된 네트워크 시스템(6000)의 일 실시예를 나타낸 것이다. 네트워크 시스템(6000)은 통신 연결 장치(6100), 소정의 간격마다 설치되어 통신 연결 장치(6100)와 통신 가능하도록 연결되는 복수의 조명 기구(6120, 6150), 서버(6160), 서버(6160)를 관리하기 위한 컴퓨터(6170), 통신 기지국(6180), 통신 가능한 장비들을 연결하는 통신망(6190), 및 모바일 기기(6200) 등을 포함할 수 있다.Specifically, FIG. 46 shows an embodiment of a
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(6120, 6150) 각각은 스마트 엔진(6130, 6140)을 포함할 수 있다. 스마트 엔진(6130, 6140)은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 스마트 엔진에 포함된 발광 소자는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나일 수 있다.Each of a plurality of
상기 통신 모듈에 의해 스마트 엔진(6130, 6140)은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.The communication modules enable the
일례로, 하나의 스마트 엔진(6130)은 다른 스마트 엔진(6140)과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(6130, 6140) 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(6130)은 통신망(6190)에 연결되는 통신 연결 장치(6100)와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(6130, 6140)을 하나의 그룹으로 묶어 하나의 통신 연결 장치(6100)와 연결할 수 있다.In one example, one
통신 연결 장치(6100)는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(6190)과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(6100)는 유/무선 방식 중 적어도 하나에 의해 통신망(6190)과 연결될 수 있으며, 일례로 조명 기구(6120, 6150) 중 어느 하나의 내부에 기구적으로 수납될 수 있다. The
통신 연결 장치(6100)는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(6200)와 연결될 수 있다. 모바일 기기(6200)의 사용자는 인접한 주변의 조명 기구(6120)의 스마트 엔진(6130)과 연결된 통신 연결 장치(6100)를 통해, 복수의 스마트 엔진(6130, 6140)이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(6200)는 통신 기지국(6180)을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(6190)에 연결될 수도 있다.The
한편, 통신망(6190)에 연결되는 서버(6160)는, 각 조명 기구(6120, 6150)에 장착된 스마트 엔진(6130, 6140)이 수집하는 정보를 수신함과 동시에, 각 조명 기구(6120,6150)의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(6120, 6150)의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(6120, 6150)를 관리하기 위해, 서버(6160)는 관리 시스템을 제공하는 컴퓨터(6170)와 연결될 수 있다. 컴퓨터(6160)는 각 조명 기구(6120, 6150), 특히 스마트 엔진(6130, 6140)의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.On the other hand, the
도47은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 조명 기구의 스마트 엔진과 모바일 기기의 통신 동작을 설명하기 위한 블록도이다.47 is a block diagram for explaining a communication operation between a smart engine and a mobile device of a lighting device having a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 도47은 가시광 무선통신에 의한 조명 기구(도46의 6120)의 스마트 엔진(6130)과 모바일 기기(6200)의 통신 동작을 설명하기 위한 블록도이다. 스마트 엔진(6130)이 수집한 정보를 사용자의 모바일 기기(6200)로 전달하기 위해 다양한 통신 방식이 적용될 수 있다. 47 is a block diagram for explaining the communication operation between the
스마트 엔진(6130)과 연결된 통신 연결 장치(도 40의 6100)를 통해, 스마트 엔진(6130)이 수집한 정보가 모바일 기기(6200)로 전송되거나, 또는 스마트 엔진(6130)과 모바일 기기(6200)가 직접 통신 가능하도록 연결될 수 있다. 스마트 엔진(6130)과 모바일 기기(6200)는 가시광 무선통신(LiFi)에 의해 서로 직접 통신할 수 있다. Information collected by the
스마트 엔진(6130)은 신호 처리부(6510), 제어부(6520), LED 드라이버(6530), 광원부(6540), 센서(6550) 등을 포함할 수 있다. 스마트 엔진(6130)과 가시광 무선통신에 의해 연결되는 모바일 기기(6200)는, 제어부(6410), 수광부(6420), 신호 처리부(6430), 메모리(6440), 입출력부(6450) 등을 포함할 수 있다. The
가시광 무선통신(LiFi) 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상술한 실시예에서 설명한 발광소자 또는 조명장치로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.The visible light wireless communication (LiFi) technology is a wireless communication technology that wirelessly transmits information by using visible light wavelength band visible to the human eye. Such a visible light wireless communication technology is distinguished from existing wired optical communication technology and infrared wireless communication in terms of utilizing light in a visible light wavelength band, that is, a specific visible light frequency from a light emitting device or a lighting device described in the above embodiments, In terms of wireless, it is distinguished from wired optical communication technology. In addition, unlike RF wireless communication, visible light wireless communication technology has the advantage that it can be freely used without being regulated or licensed in terms of frequency utilization, has excellent physical security, and has a difference in that a user can visually confirm a communication link. And has the characteristic of being a convergence technology that can obtain the intrinsic purpose of the light source and the communication function at the same time.
스마트 엔진(6130)의 신호 처리부(6510)는, 가시광 무선통신에 의해 송수신하고자 하는 데이터를 처리할 수 있다. 일 실시예로, 신호 처리부(6510)는 센서(6550)에 의해 수집된 정보를 데이터로 가공하여 제어부(6520)에 전송할 수 있다. 제어부(6520)는 신호 처리부(6510)와 LED 드라이버(6530) 등의 동작을 제어할 수 있으며, 특히 신호 처리부(6510)가 전송하는 데이터에 기초하여 LED 드라이버(6530)의 동작을 제어할 수 있다. LED 드라이버(6530)는 제어부(6520)가 전달하는 제어 신호에 따라 광원부(6540)를 발광시킴으로써, 데이터를 모바일 기기(6200)로 전달할 수 있다.The
모바일 기기(6200)는 제어부(6410), 데이터를 저장하는 메모리(6440), 디스플레이와 터치스크린, 오디오 출력부 등을 포함하는 입출력부(6450), 신호 처리부(6430) 외에 데이터가 포함된 가시광을 인식하기 위한 수광부(6420)를 포함할 수 있다. 수광부(6420)는 가시광을 감지하여 이를 전기 신호로 변환할 수 있으며, 신호 처리부(6430)는 수광부에 의해 변환된 전기 신호에 포함된 데이터를 디코딩할 수 있다. 제어부(6410)는 신호 처리부(6430)가 디코딩한 데이터를 메모리(6440)에 저장하거나 입출력부(6450) 등을 통해 사용자가 인식할 수 있도록 출력할 수 있다.The
도48은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광소자를 구비하는 스마트 조명 시스템을 모식적으로 나타낸 개념도이다.FIG. 48 is a conceptual diagram schematically showing a smart lighting system having a semiconductor light emitting device according to an embodiment of the present invention.
구체적으로, 스마트 조명 시스템(7000)은, 조명부(7100), 센서부(7200), 서버(7300), 무선통신부(7400), 제어부(7500) 및 정보 저장부(7600)를 포함할 수 있다. 조명부(7100)는 건조물 내 하나 또는 복수의 조명장치를 포함하며, 조명장치의 종류에는 제한이 없다. 예를 들면, 거실, 방, 발코니, 주방, 욕실, 계단, 현관 등의 기본 조명, 무드 조명, 스탠드 조명, 장식 조명 등을 포함할 수 있다. 조명 장치는 앞서 설명한 본 발명의 일 실시예들에 따른 반도체 발광소자들(50, 50a, 50b, 50c, 50d, 100, 500, 500a, 500b, 500c, 500d, 500e)의 적어도 어느 하나를 포함할 수 있다. 예를 들어, 조명 장치는 도41 내지 도 44에 도시된 조명장치(4100,4200,4400,4500) 중 적어도 하나일 수 있다.Specifically, the
센서부(7200)는 각 조명장치의 점등, 소등, 조명의 세기 등과 관련된 조명상태를 감지하여 이에 따른 신호를 출력하고 이를 서버(7300)에 전달하는 부분이다. 센서부(7200)는 조명장치가 설치된 건조물 내에 마련될 수 있으며, 스마트 조명 시스템의 제어를 받는 모든 조명장치의 조명상태를 감지할 수 있는 위치에 하나 또는 복수로 배치될 수 있고, 각 조명장치마다 함께 마련될 수 있다.The
상기 조명상태에 대한 정보는 실시간으로 서버(7300)에 전송하거나, 분 단위, 시 단위 등 소정의 시간단위로 구분하여 시간 차를 두고 전송하는 방식으로 할 수 있다. 서버(7300)는 상기 건조물 내부 및/또는 외부에 설치될 수 있으며, 센서부(7200)로부터 신호를 수신하여 건조물 내 조명부(7100)의 점등 및 소등에 대한 조명상태에 대한 정보를 수집하고, 수집된 정보를 그룹화하고, 이를 토대로 조명패턴을 정의하여 정의된 패턴에 대한 정보를 무선통신부(7400)에 제공한다. 또한, 무선통신부(7400)로부터 수신한 명령을 제어부(7500)로 전송하는 매개체 역할을 수행할 수 있다.The information on the illumination state may be transmitted to the
상세하게는, 서버(7300)는 센서부(7200)가 건조물 내 조명상태를 감지하여 전송한 신호를 수신하여 조명상태에 대한 정보를 수집하여 이를 분석할 수 있다. 예를 들면, 서버(7300)는 수집된 정보를 시간별, 일별, 요일 별, 주중 및 주말, 설정된 특정일, 일주일, 한달 등 다양한 기간별 그룹으로 나눌 수 있다. 이후, 서버(7300)는 여러 개로 그룹화된 정보를 토대로 평균적인 일 단위, 주 단위, 주중 단위, 주말 단위 및 월 단위의 조명패턴으로 정의한 '정의된 조명패턴'을 프로그래밍한다. 상기 '정의된 조명패턴'은 무선통신부(7400)로 주기적으로 제공하거나 사용자가 조명패턴에 대한 정보를 요청할 때 정보제공을 요청하여 서버(7300)로부터 제공받을 수도 있다.In detail, the
또한, 서버(7300)는 센서부(7200)로부터 제공받은 조명상태에 대한 정보로부터 조명패턴을 정의하는 것과는 별개로, 가정에서 이루어지는 일반적인 조명상태 등을 반영하여 미리 프로그래밍된 '일반 조명패턴'을 무선통신부(7400)에 제공할 수도 있다. '일반 조명패턴'의 제공방법도 상기 '정의된 조명패턴'의 경우와 동일하게 서버(7300)로부터 주기적으로 제공하거나, 사용자의 요청이 있을 때 제공하는 방식으로 할 수 있다. 도48에서는 서버(7300)가 하나인 것으로 도시되었지만 필요에 따라 둘 이상의 서버가 제공될 수 있다. 선택적으로(Optionally), 상기 '일반 조명패턴' 및/또는 상기 '정의된 조명패턴'은 정보 저장부(7600)에 저장될 수 있다. 정보 저장부(7600)는 소위 클라우드(Cloud)라고 불리는, 네트워크를 통하여 접근 가능한 저장 장치일 수 있다.In addition to defining the illumination pattern from the information about the illumination state provided from the
무선통신부(7400)는 서버(7300) 및/또는 정보 저장부(7600)로부터 제공받은 복수의 조명패턴 중 어느 하나를 선택하고 서버(7300)에 '자동조명모드' 실행 및 중지 명령신호를 전송하는 부분으로, 스마트 조명 시스템을 사용하는 사용자가 휴대할 수 있는 스마트폰, 태블릿 PC, PDA, 노트북, 넷북 등 휴대 가능한 다양한 무선통신 기기를 적용할 수 있다.The
상세하게는, 무선통신부(7400)는 정의된 다양한 조명패턴을 서버(7300) 및/또는 정보 저장부(7600)로부터 제공받고, 이들 조명패턴들 중 필요한 패턴을 선택하여 선택된 조명패턴대로 조명부(7100)를 작동되도록 하는 '자동조명모드'가 실행되도록 서버(7300)에 명령신호를 전송할 수 있다. 상기 명령신호는 실행시간을 정하여 전송하거나, 중지 시간을 정하지 않고 명령신호를 전송한 후, 필요할 때 중지신호를 전송하여 '자동조명모드'의 실행을 중지하도록 할 수도 있다.Specifically, the
또한, 무선통신부(7400)는 사용자에 의해 서버(7300) 및/또는 정보저장부(7600)로부터 제공받은 조명패턴에 부분적인 수정을 가하거나, 경우에 따라 새로운 조명패턴을 조작하는 기능을 더 구비할 수 있다. 이와 같이 수정되거나 새롭게 조작된 '사용자 설정 조명패턴'은 무선통신부(7400)에 저장되었다가 서버(7300) 및/또는 정보 저장부(7600)로 자동으로 전송되거나, 사용자의 필요에 따라 전송되도록 구성할 수 있다. 또한, 무선통신부(7400)는 서버(7300)에 의해 설정된 '정의된 조명패턴' 및 '일반 조명패턴'을 서버(7300) 및/또는 정보 저장부(7600)로부터 자동으로 제공받거나, 제공 요청신호를 서버(7300)에 전송함으로써 제공받을 수도 있다.The
이와 같이 무선통신부(7400)는 서버(7300) 및/또는 정보 저장부(7600)와 필요한 명령이나 정보 신호를 주고 받고, 서버(7300)는 무선통신부(7400)와 센서부(7200), 제어부(7500)간의 매개체 역할을 수행함으로써 본 발명의 스마트 조명 시스템을 가동할 수 있다.In this way, the
여기서, 무선통신부(7400)와 서버(7300)간의 연계는 예를 들어 스마트폰의 응용프로그램인 어플리케이션을 이용하여 수행될 수 있다. 즉, 사용자는 스마트폰에 다운로드 받은 어플리케이션을 통하여 서버에 '자동조명모드' 실행 명령하거나, 사용자가 조작이나 수정을 가한 '사용자 설정 조명패턴'에 대한 정보를 제공할 수 있다.Here, the connection between the
정보 제공의 방법은 '사용자 설정 조명패턴'의 저장에 의해 자동으로 서버(7300) 및/또는 정보 저장부(7600)로 전송되거나 전송을 위한 조작을 수행함으로써 이루어질 수도 있다. 이는 어플리케이션의 기본설정으로 정해지거나, 옵션에 따라 사용자가 선택할 수 있도록 할 수 있다.The method of providing information may be automatically performed by the storage of the " user set illumination pattern " to the
제어부(7500)는 서버(7300)로부터 '자동조명모드'의 실행 및 중지 명령신호를 전송받아 이를 조명부(7100)에 실행시켜, 하나 또는 복수의 조명장치의 제어에 관여하는 부분이다. 즉, 제어부(7500)는 서버(7300)의 명령에 따라 조명부(7100)에 포함되는 각각의 조명장치를 점등, 소등, 기타 제어할 수 있다. The
또한, 상기 스마트 조명 시스템(7000)은 건조물 내에 경보장치(7700)를 더 배치할 수 있다. 상기 경보장치(7700)는 건조물 내 침입자가 있는 경우 이를 경고하기 위한 것이다.In addition, the
상세하게는, 사용자의 부재 시 건조물 내 '자동조명모드'가 실행되고 있는 경우, 건조물 내 침입자가 발생해 설정된 조명패턴에서 벗어나는 이상징후가 발생하였을 때, 센서부(7200)가 이를 감지하여 경고신호를 서버(7300)에 전송하고, 서버(7300)는 이를 무선통신부(7400)에 이를 알리는 동시에, 제어부(7500)에 신호를 전송하여 건조물 내 경보장치(7700)를 작동하도록 할 수 있다.Specifically, when an 'automatic lighting mode' is being executed in the absence of a user, when an intruder in the building is generated and an abnormality occurs that deviates from the set illumination pattern, the
또한, 상기 경고신호가 서버(7300)에 전송되었을 때 서버(7300)가 보안업체에 위급상황을 상기 무선통신부(7400)를 통하여 또는 TCP/IP 네트워크를 통하여 직접 알리도록 하는 시스템을 더 포함할 수도 있다.
In addition, when the warning signal is transmitted to the
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or essential characteristics thereof. .
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but are intended to illustrate and not limit the scope of the technical spirit of the present invention. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas which are within the scope of the same should be interpreted as being included in the scope of the present invention.
50, 100, 500: 반도체 발광소자,
30, 130, 515, 515p: 발광 구조물,
32, 132, 509, 509p: 제1 도전형 반도체층,
35, 135, 511, 511p: 활성층,
37, 137, 513, 513p: 제2 도전형 반도체층,
517, 517p: 식각 저지층,
527, 529: 관통 개구부,
519: 전류 분배층,
521: 그레이디드 굴절률층,
75, 175, 523: 투광성 접합층,
71, 171, 525: 투광성 지지 기판, 50, 100, 500: semiconductor light emitting element,
30, 130, 515, 515p: light emitting structure,
32, 132, 509, 509p: a first conductivity type semiconductor layer,
35, 135, 511, 511p: active layer,
37, 137, 513, 513p: a second conductivity type semiconductor layer,
517, 517p: etch stop layer,
527, 529: through openings,
519: current distribution layer,
521: Graded refractive index layer,
75, 175, 523: translucent bonding layer,
71, 171, 525: a light-transmitting supporting substrate,
Claims (20)
상기 제1 도전형 반도체층의 상기 일 영역과 상기 제2 도전형 반도체층의 일 영역에 각각 배치된 제1 및 제2 전극;
상기 발광 구조물의 제1 면에 배치된 투광성 지지 기판; 및
상기 발광 구조물의 제1 면과 상기 투광성 지지 기판 사이에 배치되며, 상기 제1 도전형 반도체층의 굴절률과 상기 투광성 지지 기판의 굴절률 사이의 굴절률을 갖는 투광성 접합층;을 포함하는 반도체 발광소자.
A semiconductor light emitting device comprising: first and second conductive semiconductor layers having first and second surfaces opposite to each other and providing the first and second surfaces, respectively, and an active layer disposed therebetween; A light emitting structure having one side of the first conductive semiconductor layer opened and having irregularities formed on the first side;
First and second electrodes arranged in the one region of the first conductivity type semiconductor layer and one region of the second conductivity type semiconductor layer, respectively;
A translucent support substrate disposed on a first surface of the light emitting structure; And
And a translucent bonding layer disposed between the first surface of the light emitting structure and the translucent support substrate and having a refractive index between a refractive index of the first conductivity type semiconductor layer and a refractive index of the translucent support substrate.
상기 투광성 접합층은 상기 활성층으로부터 생성된 광의 파장을 다른 파장으로 변환시키는 파장변환물질을 포함하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein the light-transmitting bonding layer includes a wavelength converting material for converting a wavelength of light generated from the active layer to another wavelength.
상기 투광성 접합층은, 폴리아크릴레이트(polyacrylate), 폴리이미드(polyimide), 폴리 아마이드(polyamide) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Characterized in that the translucent bonding layer comprises at least one material selected from the group consisting of polyacrylate, polyimide, polyamide and benzocyclobutene (BCB). Light emitting element.
상기 투광성 지지 기판은 글래스 기판인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein the light-transmitting supporting substrate is a glass substrate.
상기 투광성 지지 기판의 일 면에 배치되며, 상기 활성층으로부터 생성된 광의 파장을 다른 파장으로 변환시키는 파장변환물질을 함유한 파장 변환층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Further comprising a wavelength conversion layer disposed on one surface of the light transmissive support substrate and containing a wavelength conversion material for converting a wavelength of light generated from the active layer to another wavelength.
상기 발광 구조물의 상기 제1 면의 면적에서 상기 요철이 형성된 면적은 80% 이상인 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein the area of the first surface of the light emitting structure is greater than or equal to 80%.
상기 제1 도전형 반도체층의 상기 일 영역은 상기 제2 도전형 반도체층과 상기 활성층을 관통하는 홀에 의해 개방되며,
상기 제1 도전형 반도체층의 상기 일 영역과 상기 제2 도전형 반도체층의 상기 일 영역을 각각 개방하는 제1 및 제2 개구를 가지며, 상기 제2 전극이 상기 제2 개구에 배치된 제1 절연층과, 상기 제2 전극의 일 영역을 개방하고 상기 제2 전극의 다른 영역을 덮는 제2 절연층을 더 포함하고,
상기 제1 전극은 상기 제1 개구에 배치되어 상기 제2 절연층의 상면까지 연장된 부분을 갖는 반도체 발광소자.
The method according to claim 1,
The one region of the first conductivity type semiconductor layer is opened by a hole penetrating the second conductivity type semiconductor layer and the active layer,
Wherein the first electrode has first and second openings for respectively opening the one region of the first conductivity type semiconductor layer and the one region of the second conductivity type semiconductor layer, And a second insulating layer that opens one region of the second electrode and covers another region of the second electrode,
Wherein the first electrode is disposed in the first opening and has a portion extending to an upper surface of the second insulating layer.
상기 제1 전극의 연장된 부분은 상기 제2 절연층을 사이에 두고 상기 제2 전극과 중첩되도록 배치된 것을 특징으로 하는 반도체 발광소자.
8. The method of claim 7,
And an extended portion of the first electrode is disposed to overlap the second electrode with the second insulating layer interposed therebetween.
상기 제1 도전형 반도체층의 상기 일 영역과 상기 제2 도전형 반도체층의 일 영역에 각각 배치된 제1 및 제2 전극;
상기 발광 구조물의 제1 면에 배치된 투광성 지지 기판; 및
상기 발광 구조물의 제1 면과 상기 투광성 지지 기판 사이에 배치되며, 상기 활성층으로부터 생성된 제1 파장의 광의 적어도 일부를 제2 파장의 광으로 변환시키는 파장변환물질을 함유하는 투광성 접합층;을 포함하는 반도체 발광소자.
A semiconductor light emitting device comprising: first and second conductive semiconductor layers having first and second surfaces opposite to each other and providing the first and second surfaces, respectively, and an active layer disposed therebetween; A light emitting structure having one region of the first conductivity type semiconductor layer opened;
First and second electrodes arranged in the one region of the first conductivity type semiconductor layer and one region of the second conductivity type semiconductor layer, respectively;
A translucent support substrate disposed on a first surface of the light emitting structure; And
And a translucent bonding layer disposed between the first surface of the light emitting structure and the translucent support substrate and containing a wavelength conversion material for converting at least a part of the light of the first wavelength generated from the active layer into light of the second wavelength .
상기 투광성 지지 기판의 일 면에 배치되며 상기 제1 파장의 광을 차단하고 상기 제2 파장의 광을 투과시키는 광 필터층을 더 포함하는 반도체 발광소자.
10. The method of claim 9,
And a light filter layer disposed on one surface of the light transmissive support substrate and intercepting light of the first wavelength and transmitting light of the second wavelength.
상기 광 필터층 상에 배치되며, 상기 제2 파장 중 일부 대역의 광을 선택적으로 투과시키는 컬러 필터층을 더 포함하는 반도체 발광소자.
11. The method of claim 10,
And a color filter layer disposed on the optical filter layer and selectively transmitting light of a part of the second wavelength.
상기 컬러 필터층 상에 배치되며, 방출되는 광을 확산시키기 위한 광확산층을 더 포함하는 반도체 발광소자.
12. The method of claim 11,
And a light diffusion layer disposed on the color filter layer for diffusing the emitted light.
상기 발광 구조물을 구성하는 상기 제2 도전형 반도체층의 상면에 형성되고 상기 제1 관통 개구부와 연통한 제2 관통 개구부를 포함하는 식각 저지층;
상기 발광 구조물을 구성하는 상기 제2 도전형 반도체층, 제2 관통 개구부 및 식각 저지층의 상면에 형성된 전류 분배층;
상기 제1 도전형 반도체층의 하면에 형성되고, 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극 구조물;
상기 제1 도전형 반도체층의 하면에 형성되고, 상기 제1 관통 개구부 및 제2 관통 개구부를 통하여 상기 전류 분배층과 전기적으로 연결된 제2 전극 구조물;
상기 전류 분배층 상에 형성된 투광성 접합층; 및
상기 투광성 접합층 상에 접착된 투광성 지지 기판을 포함하는 반도체 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and having a first penetrating opening formed therein;
An etch stop layer formed on the upper surface of the second conductive type semiconductor layer constituting the light emitting structure and including a second through opening communicating with the first through hole;
A current distribution layer formed on an upper surface of the second conductivity type semiconductor layer, the second penetrating opening, and the etching stopper layer which constitute the light emitting structure;
A first electrode structure formed on a lower surface of the first conductive semiconductor layer and electrically connected to the first conductive semiconductor layer;
A second electrode structure formed on a lower surface of the first conductive semiconductor layer and electrically connected to the current distribution layer through the first through-hole and the second through-hole;
A light-transmitting bonding layer formed on the current distribution layer; And
And a translucent support substrate bonded on the translucent bonding layer.
상기 제1 도전형 반도체층은 n형 반도체층이고, 상기 제2 도전형 반도체층은 p형 반도체층인 것을 특징으로 하는 반도체 발광소자.
14. The method of claim 13,
Wherein the first conductivity type semiconductor layer is an n-type semiconductor layer, and the second conductivity type semiconductor layer is a p-type semiconductor layer.
상기 전류 분배층과 상기 투광성 접합층 사이에 배치된 그레이디드 굴절률층(graded index layer)을 더 포함하는 반도체 발광소자.
14. The method of claim 13,
And a graded index layer disposed between the current distribution layer and the light-transmitting junction layer.
상기 그레이디드 굴절률층(graded index layer)은 티타늄 산화물(TiO2)층 및 실리콘 산화물(SiO2)층의 다중층을 포함하는 것을 특징으로 하는 반도체 발광소자.
16. The method of claim 15,
Wherein the graded index layer comprises multiple layers of a titanium oxide (TiO 2 ) layer and a silicon oxide (SiO 2 ) layer.
상기 그레이디드 굴절률층은 상기 전류 분배층 상면에서 경사 증착된(oblique deposited) 인듐 틴 산화층을 포함하는 것을 특징으로 하는 반도체 발광소자.
16. The method of claim 15,
Wherein the graded refractive index layer comprises an oblique deposited indium tin oxide layer on the top surface of the current distribution layer.
상기 투광성 접합층은 상기 제1 도전형 반도체층의 굴절률과 상기 투광성 지지 기판의 굴절률 사이의 굴절률을 갖는 것을 특징으로 하는 반도체 발광소자.
18. The method of claim 17,
Wherein the light-transmitting bonding layer has a refractive index between a refractive index of the first conductivity type semiconductor layer and a refractive index of the light-transmitting support substrate.
상기 투광성 접합층은 상기 활성층으로부터 생성된 광의 파장을 다른 파장으로 변환시키는 파장변환물질을 포함하는 것을 특징으로 하는 반도체 발광소자.
18. The method of claim 17,
Wherein the light-transmitting bonding layer includes a wavelength converting material for converting a wavelength of light generated from the active layer to another wavelength.
상기 제1 관통 개구부 및 제2 관통 개구부의 내벽, 및 상기 제1 도전형 반도체층의 하면에 배치된 반사층을 더 포함하는 반도체 발광소자.
18. The method of claim 17,
An inner wall of the first through-hole and the second through-hole, and a reflective layer disposed on a lower surface of the first conductive-type semiconductor layer.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/163,204 US10217914B2 (en) | 2015-05-27 | 2016-05-24 | Semiconductor light emitting device |
DE102016109616.4A DE102016109616B4 (en) | 2015-05-27 | 2016-05-25 | Semiconductor light emitting device |
CN201610357748.6A CN106206862B (en) | 2015-05-27 | 2016-05-26 | Light emitting semiconductor device |
US15/973,977 US20180261738A1 (en) | 2015-05-27 | 2018-05-08 | Semiconductor light emitting device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20150073930 | 2015-05-27 | ||
KR1020150073930 | 2015-05-27 | ||
KR1020150138683 | 2015-10-01 | ||
KR20150138683 | 2015-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160141362A true KR20160141362A (en) | 2016-12-08 |
KR101881066B1 KR101881066B1 (en) | 2018-07-25 |
Family
ID=57577064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160015233A KR101881066B1 (en) | 2015-05-27 | 2016-02-05 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101881066B1 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180130725A (en) * | 2017-05-30 | 2018-12-10 | 삼성전자주식회사 | Semiconductor light emitting device and led module using the same |
KR20180137741A (en) * | 2017-06-19 | 2018-12-28 | 동우 화인켐 주식회사 | Method for Manufacturing Flexible Display Device Comprising Touch Sensor |
CN109962060A (en) * | 2017-12-14 | 2019-07-02 | 三星电子株式会社 | Light emitting device package and the display equipment for using light emitting device package |
US10862004B2 (en) | 2017-12-13 | 2020-12-08 | Samsung Electronics Co., Ltd. | Ultraviolet semiconductor light emitting devices |
WO2021251717A1 (en) * | 2020-06-08 | 2021-12-16 | 서울바이오시스주식회사 | Unit pixel having light-emitting devices, and display device |
WO2022065865A1 (en) * | 2020-09-24 | 2022-03-31 | 서울바이오시스주식회사 | High-efficiency light emitting element, unit pixel having same, and display device having same |
US20240154067A1 (en) * | 2020-02-11 | 2024-05-09 | Seoul Viosys Co., Ltd. | Unit pixel having light emitting device and displaying apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102631253B1 (en) | 2018-11-05 | 2024-01-31 | 삼성디스플레이 주식회사 | flexible display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205468A (en) * | 2007-02-20 | 2008-09-04 | Cree Inc | Group iii nitride diode on low refractive index carrier substrate |
JP2011060966A (en) * | 2009-09-09 | 2011-03-24 | Panasonic Electric Works Co Ltd | Light-emitting device |
-
2016
- 2016-02-05 KR KR1020160015233A patent/KR101881066B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205468A (en) * | 2007-02-20 | 2008-09-04 | Cree Inc | Group iii nitride diode on low refractive index carrier substrate |
JP2011060966A (en) * | 2009-09-09 | 2011-03-24 | Panasonic Electric Works Co Ltd | Light-emitting device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180130725A (en) * | 2017-05-30 | 2018-12-10 | 삼성전자주식회사 | Semiconductor light emitting device and led module using the same |
KR20180137741A (en) * | 2017-06-19 | 2018-12-28 | 동우 화인켐 주식회사 | Method for Manufacturing Flexible Display Device Comprising Touch Sensor |
US10862004B2 (en) | 2017-12-13 | 2020-12-08 | Samsung Electronics Co., Ltd. | Ultraviolet semiconductor light emitting devices |
CN109962060A (en) * | 2017-12-14 | 2019-07-02 | 三星电子株式会社 | Light emitting device package and the display equipment for using light emitting device package |
CN109962060B (en) * | 2017-12-14 | 2024-07-05 | 三星电子株式会社 | Light emitting device package and display apparatus using the same |
US20240154067A1 (en) * | 2020-02-11 | 2024-05-09 | Seoul Viosys Co., Ltd. | Unit pixel having light emitting device and displaying apparatus |
WO2021251717A1 (en) * | 2020-06-08 | 2021-12-16 | 서울바이오시스주식회사 | Unit pixel having light-emitting devices, and display device |
EP4141972A4 (en) * | 2020-06-08 | 2024-05-01 | Seoul Viosys Co., Ltd | Unit pixel having light-emitting devices, and display device |
WO2022065865A1 (en) * | 2020-09-24 | 2022-03-31 | 서울바이오시스주식회사 | High-efficiency light emitting element, unit pixel having same, and display device having same |
Also Published As
Publication number | Publication date |
---|---|
KR101881066B1 (en) | 2018-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217914B2 (en) | Semiconductor light emitting device | |
US9905543B2 (en) | Light-emitting diode (LED) device | |
KR102443694B1 (en) | Light emitting diode(LED) device for improving current spread characteristics and light extraction efficiency | |
US9549442B1 (en) | Light emitting device (LED) driving apparatus and lighting device including the same | |
US9887332B2 (en) | Semiconductor light-emitting device package | |
KR20160141362A (en) | Semiconductor light emitting device | |
KR102422246B1 (en) | Light emitting diode(LED) package | |
KR20180068588A (en) | Light emitting diode(LED) device for implementing multi-colors | |
US20160351755A1 (en) | Light emitting device package and method of manufacturing the same | |
US10566502B2 (en) | Semiconductor light-emitting device | |
US20160149086A1 (en) | Semiconductor light emitting device and semiconductor light emitting apparatus having the same | |
KR20170116296A (en) | Lighting emitting diode module and display panel | |
KR20170075897A (en) | Light emitting diode package | |
KR102306671B1 (en) | Light emitting diode package | |
KR20170033493A (en) | Semiconductor light emitting device | |
US9978907B2 (en) | Semiconductor ultraviolet light emitting device having improved light extraction efficiency | |
US9666754B2 (en) | Method of manufacturing semiconductor substrate and substrate for semiconductor growth | |
KR20170054054A (en) | Light emitting package, semiconductor light emitting device, light emitting module, and fabrication method of light emitting package | |
KR102409965B1 (en) | Light emitting device package, wavelength conversion film and manufacturing method of the same | |
KR20160130919A (en) | Light emitting diode package | |
KR20170000045A (en) | Semiconductor Light Emitting Device | |
KR20170052738A (en) | Semiconductor light emitting device | |
KR102432859B1 (en) | Light emitting device and Light emitting module including the same | |
US20170062675A1 (en) | Method of manufacturing light emitting diode | |
KR20170029678A (en) | Methods of manufacturing semiconductor substrates and semiconductor light emitting device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |