KR20160115902A - Light emitting device and method of manufacturing the same - Google Patents

Light emitting device and method of manufacturing the same Download PDF

Info

Publication number
KR20160115902A
KR20160115902A KR1020160124899A KR20160124899A KR20160115902A KR 20160115902 A KR20160115902 A KR 20160115902A KR 1020160124899 A KR1020160124899 A KR 1020160124899A KR 20160124899 A KR20160124899 A KR 20160124899A KR 20160115902 A KR20160115902 A KR 20160115902A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
nitride semiconductor
type nitride
light emitting
magnesium
Prior art date
Application number
KR1020160124899A
Other languages
Korean (ko)
Other versions
KR101761310B1 (en
Inventor
이문상
박성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160124899A priority Critical patent/KR101761310B1/en
Publication of KR20160115902A publication Critical patent/KR20160115902A/en
Application granted granted Critical
Publication of KR101761310B1 publication Critical patent/KR101761310B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A light emitting device and a manufacturing method thereof are disclosed. The light emitting device comprises: an n-type nitride semiconductor layer; a p-type nitride semiconductor layer; and active layer installed between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. An inversion domain boundary is installed in the p-type nitride semiconductor layer to increase light extraction efficiency.

Description

발광 소자 및 그 제조 방법{Light emitting device and method of manufacturing the same}TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

광 추출 효율이 향상된 발광 소자 및 그 제조 방법에 관한 것이다.To a light emitting device having improved light extraction efficiency and a manufacturing method thereof.

반도체 발광 소자는 반도체의 p-n 접합 구조를 이용하여 캐리어를 만들어 내고, 이들의 재결합에 의해 발광된다. 반도체 발광 소자는 크게 발광 다이오드와 레이저 다이오드로 나뉠 수 있으며, 발광 다이오드는 전력 소모가 상대적으로 적으면서도 밝기가 밝아 고효율, 친환경적인 광원으로서 디스플레이, 광통신, 자동차, 일반 조명 등 다양한 분야에 사용된다.Semiconductor light-emitting devices use a p-n junction structure of semiconductors to produce carriers, and are recombined to emit light. Semiconductor light emitting devices can be roughly divided into light emitting diodes and laser diodes. Light emitting diodes are used in various fields such as displays, optical communication, automobiles, and general lighting as a light source of high efficiency and environment friendly with brightness relatively low while consuming less power.

발광 소자는 발광 성능이 좋아야 하며, 발광 소자의 발광 성능을 판정하는 기준 요소 중 하나로 발광효율이 있다. 발광효율은 내부 양자 효율(internal quantum efficiency), 추출 효율(extraction efficiency), 동작 전압(operation voltage)의 세 가지 요소에 의해 주로 결정된다. 내부 양자 효율은 발광 소자를 통과하는 전자들에 대해 얼마나 많은 광자가 만들어지는가에 대한 특성 값으로, 이는 반도체 물질의 품질과 활성 영역에 대한 설계에 의해 결정될 수 있다. 추출 효율은 이렇게 생성된 광자가 반도체 칩 밖으로 빠져 나오는 양에 대한 비율을 나타낸다. 반도체와 주변 물질 사이의 높은 굴절률 차이로 인해 생성된 광자들이 내부적으로 여러 번 반사를 하면서 다시 칩 내부로 흡수되기도 한다. 따라서, 추출 효율은 반도체 칩 내부에서의 다중 반사나 흡수 과정에서 잃게 되는 광자에 의해 제한을 받는다. 동작 전압은 활성 영역의 에너지 밴드 갭과 발광 소자의 전기적인 저항에 의해 결정된다. The light emitting device must have high light emitting performance and is one of the reference elements for determining the light emitting performance of the light emitting device. The luminous efficiency is mainly determined by three factors: internal quantum efficiency, extraction efficiency, and operation voltage. Internal quantum efficiency is a property value of how much photons are produced for electrons passing through the light emitting device, which can be determined by the quality of the semiconductor material and the design for the active region. The extraction efficiency represents the ratio of the generated photons to the amount of out of the semiconductor chip. Due to the high refractive index difference between the semiconductor and the surrounding material, the photons generated internally multiply and are absorbed back into the chip. Thus, the extraction efficiency is limited by the photons that are lost during multiple reflections or absorptions in the semiconductor chip. The operating voltage is determined by the energy band gap of the active region and the electrical resistance of the light emitting device.

유기 금속 화학 증착법에 의한 갈륨나이트라이드 박막의 성장에는 주로 사파이어 기판이 사용되고 있는데, 갈륨나이트라이드 박막과 기판 사이에 격자 상수(lattice parameter)와 열팽창 계수(thermal expansion coefficient)의 차이가 크기 때문에 고성능 갈륨나이트라이드 박막을 얻기 어렵다. 그리고, Mg이 도핑된 p형 갈륨나이트라이드 박막의 경우 반응기 내의 여러 수소원(hydrogen source)에 기인하여 박막 내에 Mg-H 복합체(complex)를 형성하여 반(反)절연체적인 특성이 있으므로 고성능 p형 갈륨나이트라이드 박막을 얻기 어렵다. A sapphire substrate is mainly used for the growth of a gallium nitride thin film by an organic metal chemical vapor deposition (CVD) method. Since a lattice parameter and a thermal expansion coefficient are different between a gallium nitride thin film and a substrate, It is difficult to obtain a rid thin film. In the case of Mg-doped p-type gallium nitride thin films, Mg-H complex is formed in the thin film due to various hydrogen sources in the reactor, It is difficult to obtain a gallium nitride thin film.

본 발명의 실시예들은 광 추출 효율이 향상된 발광 소자를 제공한다.Embodiments of the present invention provide a light emitting device with improved light extraction efficiency.

본 발명의 실시예들은 광 추출 효율이 향상된 발광 소자의 제조 방법을 제공한다. Embodiments of the present invention provide a method of manufacturing a light emitting device having improved light extraction efficiency.

본 발명의 일 실시예에 따른 발광소자는,According to an embodiment of the present invention,

기판;Board;

상기 기판 위에 구비된 n형 질화물 반도체층;An n-type nitride semiconductor layer provided on the substrate;

상기 n형 질화물 반도체층의 전체 또는 일부 위에 구비된 활성층;An active layer provided on all or a part of the n-type nitride semiconductor layer;

상기 활성층 위에 구비된 것으로, 마그네슘의 과도핑에 의해 형성된 인버전 도메인 바운더리를 가지는 p형 질화물 반도체층;을 포함할 수 있다.And a p-type nitride semiconductor layer provided on the active layer and having an inversion domain boundary formed by over-doping of magnesium.

본 발명의 일 측면에 따르면, 상기 마그네슘 과도핑에 의한 p형 캐리어 농도(concentration)가 1017-1021/cm3 범위를 가질 수 있다. According to an aspect of the present invention, the p-type carrier concentration by the magnesium over-doping may have a range of 10 17 -10 21 / cm 3 .

본 발명의 일 측면에 따르면, 상기 마그네슘 과도핑은 이온 주입에 의해 이루어질 수 있다. According to an aspect of the present invention, the magnesium overdoping may be performed by ion implantation.

본 발명의 일 측면에 따르면, 상기 기판은 사파이어 또는 실리콘을 포함할 수 있다. According to an aspect of the invention, the substrate may comprise sapphire or silicon.

본 발명의 일 측면에 따르면, 상기 발광 소자는 n형 질화물 반도체층의 상면 일부에 구비된 제1전극과, 상기 p형 질화물 반도체층의 상면 일부에 구비된 제2전극을 포함할 수 있다. According to an aspect of the present invention, the light emitting device may include a first electrode provided on a part of an upper surface of the n-type nitride semiconductor layer, and a second electrode provided on a part of the upper surface of the p-type nitride semiconductor layer.

본 발명의 일 측면에 따르면, 상기 발광 소자는 상기 기판의 하부에 구비된 제1전극과, 상기 p형 질화물 반도체층의 상부에 구비된 제2전극을 포함할 수 있다.According to an aspect of the present invention, the light emitting device may include a first electrode provided below the substrate, and a second electrode provided on the p-type nitride semiconductor layer.

본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, A method of manufacturing a light emitting device according to an embodiment of the present invention includes:

기판 상에 n형 질화물 반도체층을 증착하는 단계;Depositing an n-type nitride semiconductor layer on the substrate;

상기 n형 질화물 반도체층 상에 활성층을 증착하는 단계;Depositing an active layer on the n-type nitride semiconductor layer;

상기 활성층 상에 p형 질화물 반도체층을 증착하는 단계;Depositing a p-type nitride semiconductor layer on the active layer;

상기 p형 질화물 반도체층에 마스크를 이용하여 인버전 도메인을 패터닝하는 단계;Patterning the inversion domain by using a mask in the p-type nitride semiconductor layer;

상기 인버전 도메인 영역에 마그네슘으로 과도핑을 하는 단계;를 포함할 수 있다.And subjecting the inversion domain region to overdoping with magnesium.

본 발명의 실시예에 따른 발광 소자는 p형 질화물 반도체층에 인버전 도메인 바운더리를 구비하여 정공 캐리어 농도가 증가되고, 그럼으로써 전자와 정공의 재결합률이 높아짐으로써 광 추출 효율이 증가될 수 있다. 본 발명의 실시예에 따른 발광 소자의 제조 방법은 마그네슘의 과도핑에 의해 용이하게 인버전 도메인 바운더리를 형성할 수 있다.The light emitting device according to an embodiment of the present invention includes an Inversion domain boundary in the p-type nitride semiconductor layer to increase the hole carrier concentration, thereby increasing the recombination rate of electrons and holes, thereby increasing the light extraction efficiency. The method of manufacturing a light emitting device according to an embodiment of the present invention can easily form an inversion domain boundary by over-pouring magnesium.

도 1은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 것이다.
도 2는 도 1에 도시된 발광 소자에 구비된 인버전 도메인 바운더리의 결정 구조를 도시한 것이다.
도 3은 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 것이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 도시한 것이다.
1 schematically shows a light emitting device according to an embodiment of the present invention.
FIG. 2 illustrates a crystal structure of an inversion domain boundary provided in the light emitting device shown in FIG. 1. Referring to FIG.
3 schematically shows a light emitting device according to another embodiment of the present invention.
4A to 4F illustrate a method of manufacturing a light emitting device according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시예에 따른 발광 소자 및 그 제조 방법에 대해 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a light emitting device and a method of manufacturing the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광 소자의 단면도를 도시한 것이다. 도 1에 도시된 발광 소자는 n형 질화물 반도체층(13)과, p형 질화물 반도체층(20)과, 상기 n형 질화물 반도체층(13)과 p형 질화물 반도체층(20) 사이에 구비된 활성층(15)을 포함할 수 있다. 상기 n형 질화물 반도체층(13)은 기판(10) 상에 구비되며, 상기 기판(10)은 사파이어 또는 실리콘을 포함할 수 있다. 상기 n형 질화물 반도체층은 Ⅲ-Ⅴ족 질화물 반도체 물질을 포함할 수 있으며, 예를 들어, n형 갈륨나이트라이드(GaN)를 포함할 수 있다. 1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention. The light emitting device shown in Fig. 1 includes an n-type nitride semiconductor layer 13, a p-type nitride semiconductor layer 20, and a p-type nitride semiconductor layer 20 provided between the n-type nitride semiconductor layer 13 and the p- And may include an active layer 15. The n-type nitride semiconductor layer 13 is provided on the substrate 10, and the substrate 10 may include sapphire or silicon. The n-type nitride semiconductor layer may include a group III-V nitride semiconductor material, and may include, for example, n-type gallium nitride (GaN).

상기 활성층(15)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, 예를 들어, InGaN 기반의 질화물 반도체층으로 이루어지며, 밴드갭 에너지를 제어함으로써 그 발광 파장 대역이 조절된다. 예를 들어, InGaN층에서의 In 몰분율을 조절하여 발광 파장을 조절할 수 있다. 활성층(15)은 양자우물층과 장벽층을 포함하며, 예를 들어 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN로 이루어진 양자우물층과 장벽층을 포함할 수 있다. 양자우물층은 단일양자우물층(single quantum well) 또는 다중양자우물층(multi quantum well)을 포함할 수 있다.The active layer 15 is a layer that emits light by electron-hole recombination, for example, an InGaN-based nitride semiconductor layer, and its emission wavelength band is controlled by controlling the band gap energy. For example, the emission wavelength can be controlled by controlling the mole fraction of In in the InGaN layer. The active layer 15 includes a quantum well layer and a barrier layer, and may include a quantum well layer and a barrier layer made of, for example, InGaN / GaN, InGaN / InGaN, InGaN / InGaN, or InGaN / InAlGaN. The quantum well layer may comprise a single quantum well or a multi quantum well.

p형 질화물 반도체층은 Ⅲ-Ⅴ족 질화물 반도체 물질을 포함할 수 있으며, 예를 들어, p형 갈륨나이트라이드를 포함할 수 있다. p형 질화물 반도체층은 p형으로 도핑될 수 있다. p형 도펀트(dopant)로는 마그네슘(Mg)이 사용될 수 있다. 상기 p형 질화물 반도체층(20)은 마그네슘이 과도핑(over dopping)되어 형성된 인버전 도메인 바운더리(inversion domain boundary)(23)를 포함한다. p형 질화물 반도체층(20), 예를 들어 갈륨나이트라이드에 마그네슘을 과도핑하면, 과도핑된 영역에서는 도 2에 도시된 바와 같이 갈륨 면(Ga face)과 나이트라이드 면(N face) 사이에 인버전 도메인 바운더리(23)가 생성될 수 있다. 상기 인버전 도메인 바운더리(23) 내에서는 w-GaN(wurzite-GaN)와 zincblend-GaN(cubic-GaN)가 혼재하고, 이로 인해 w-GaN와 zincblend-GaN의 원자가 밴드갭 혼합(valence bandgab admixture)으로 인해 정공 주입이 용이해진다. The p-type nitride semiconductor layer may include a group III-V nitride semiconductor material, and may include, for example, p-type gallium nitride. The p-type nitride semiconductor layer can be doped to the p-type. As the p-type dopant, magnesium (Mg) may be used. The p-type nitride semiconductor layer 20 includes an inversion domain boundary 23 formed by over-doping magnesium. When magnesium is over-doped in the p-type nitride semiconductor layer 20, for example, gallium nitride, in the over-doped region, as shown in Fig. 2, a gap between the Ga face and the nitride face In version domain boundary 23 can be generated. In the inversion domain boundary layer 23, w-GaN and zincblend-GaN are mixed and thereby valence bandgab admixture of w-GaN and zincblend-GaN is performed. The hole injection is facilitated.

예를 들어, w-GaN의 원자가 밴드갭은 Eg=3.47eV이고, zincblend-GaN의 원자가 밴드갭은 Eg=3.28eV이며, 이들의 원자가 밴드갭 혼합 효과로 원자가 밴드갭 장벽이 하락됨으로써 정공의 주입 효율이 증가되고, 이에 따라 광 추출 효율이 증가될 수 있다. 도 2에서는 인버전 도메인 바운더리(23)에 의해 생긴 w-GaN의 결정 구조와 원자가대 혼합에 의한 에너지 스테이트(energy state)를 보여준다.For example, the valence band gap of w-GaN is Eg = 3.47 eV and the valence band gap of zincblend-GaN is Eg = 3.28 eV. Due to the valence band gap mixing effect of these, the valence band gap barrier is lowered, The efficiency is increased, and thus the light extraction efficiency can be increased. FIG. 2 shows the crystal structure of w-GaN formed by the inversion domain boundary 23 and the energy state due to the valence-versus-mix.

상기 p형 질화물 반도체층(20)에 마그네슘을 도핑시 이온 주입(ion implantation)을 통해 도핑할 수 있다. 웨이퍼와 도핑을 하고자 하는 불순물을 포함한 소스를 노(furnace) 안에 두고 열처리를 통해 마그네슘을 도핑하는 것도 가능하나, 이렇게 도핑된 마그네슘은 모두 활성화되지 않을 뿐만 아니라 n형 질화물 반도체층에서 다중양자우물에 주입되는 전자의 양이 p형 질화물 반도체층에서 주입되는 정공의 양보다 많아 전자와 정공의 재결합률(recombination rate)이 제한될 수 있다. 하지만, 본 발명의 실시예에 따른 p형 마그네슘 도핑에 의한 캐리어 농도(carrier concentration)는 1017-1021/cm3 범위를 가질 수 있으며, 전자와 정공의 재결합률을 증가시킬 수 있다. The p-type nitride semiconductor layer 20 may be doped with magnesium by ion implantation. It is also possible to place the wafer containing the dopant to be doped in a furnace and to heat the magnesium through the heat treatment. However, not only the doped magnesium is activated but also the n-type nitride semiconductor layer is injected into the multi quantum well The amount of electrons to be injected is greater than the amount of holes injected from the p-type nitride semiconductor layer, so that the recombination rate of electrons and holes can be limited. However, the carrier concentration by the p-type magnesium doping according to the embodiment of the present invention may have a range of 10 17 -10 21 / cm 3 , and the recombination rate of electrons and holes can be increased.

도 1에 도시된 발광 소자에서는 상기 n형 질화물 반도체층(13)의 상부 일부 면에 활성층(15)이 구비되고, n형 질화물 반도체층(13)의 상부 일부 면에 제1전극(17)이 구비될 수 있다. 상기 제1전극(17)은 n형 전극일 수 있다. 그리고, 상기 p형 질화물 반도체층(20) 상부에 제2전극(25)이 구비될 수 있다. 상기 제2전극(25)은 p형 전극일 수 있다. 상기 제1전극(17)과 제2전극(25)은 Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo로 이루어진 그룹으로부터 선택된 적어도 하나의 물질을 포함하거나 ITO, ZrB, ZnO, InO, SnO 중 어느 하나를 포함할 수 있다. 상기 제1전극(17)과 제2전극(25)은 활성층에 전자 및 정공을 주입하기 위해 외부 전원 공급부와 연결된다.1, an active layer 15 is formed on a part of the upper surface of the n-type nitride semiconductor layer 13, and a first electrode 17 is formed on a part of the upper surface of the n-type nitride semiconductor layer 13 . The first electrode 17 may be an n-type electrode. The second electrode 25 may be formed on the p-type nitride semiconductor layer 20. The second electrode 25 may be a p-type electrode. The first electrode 17 and the second electrode 25 may include at least one material selected from the group consisting of Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Or may include any one of ITO, ZrB, ZnO, InO, and SnO. The first electrode 17 and the second electrode 25 are connected to an external power supply for injecting electrons and holes into the active layer.

한편, 도 3은 본 발명의 다른 실시예에 따른 발광 소자를 도시한 것으로, 기판(50)의 상부에 n형 질화물 반도체층(52)이 구비되고, 상기 n형 질화물 반도체층(52)의 상부에 활성층(55)이 구비되고, 상기 활성층(55)의 상부에 p형 질화물 반도체층(57)이 구비될 수 있다. 상기 p형 질화물 반도체층(57)은 마그네슘의 과도핑에 의한 인버전 도메인 바운더리(58)를 포함하며, 이에 대해서는 도 1에 도시된 발광 소자에 대해 설명한 바와 같으므로 여기서는 상세한 설명을 생략하기로 한다. 3, a light emitting device according to another embodiment of the present invention includes an n-type nitride semiconductor layer 52 formed on a substrate 50, and an upper surface of the n-type nitride semiconductor layer 52 And a p-type nitride semiconductor layer 57 may be formed on the active layer 55. The p-type nitride semiconductor layer 57 may be formed on the active layer 55, The p-type nitride semiconductor layer 57 includes an inversion domain boundary 58 due to over-pumping of magnesium, which has been described with respect to the light emitting device shown in FIG. 1, and thus a detailed description thereof will be omitted .

도 3에 도시된 발광 소자는 상기 기판(50)의 하부에 제1전극(48)이 구비되고, 상기 p형 질화물 반도체층(57) 위에 제2전극(60)이 구비될 수 있다. 상기 제2전극(60)이 기판(50)의 하부에 구비되는 경우, 상기 기판(10)은 실리콘으로 형성될 수 있다. 또는, 상기 기판(50)이 사파이어 기판으로 형성되는 경우 기판이 제거된 후 n형 질화물 반도체층(52)의 하부에 제2전극(60)이 구비되는 것도 가능하다. 3 may include a first electrode 48 under the substrate 50 and a second electrode 60 over the p-type nitride semiconductor layer 57. When the second electrode 60 is provided under the substrate 50, the substrate 10 may be formed of silicon. Alternatively, when the substrate 50 is formed of a sapphire substrate, the second electrode 60 may be provided under the n-type nitride semiconductor layer 52 after the substrate is removed.

다음, 본 발명의 일 실시예에 따른 발광 소자의 제조 방법에 대해 설명한다. 도 4a에 도시된 바와 같이 기판(100) 상에 n형 질화물 반도체층(103)을 증착한다. 상기 기판(100)은 사파이어 또는 실리콘 기판일 수 있다. 그리고, 도 4b에 도시된 바와 같이 n형 질화물 반도체층(103) 상부에 활성층(105)을 증착한다. 도 4c을 참조하면, 상기 활성층(105) 위에 p형 질화물 반도체층(107)을 증착한다. 상기 n형 질화물 반도체층(103)과 p형 질화물 반도체층(107)은 갈륨나이트라이드를 포함할 수 있다. 상기 층들의 증착 방법으로는 잘 알려진 다양한 방법을 사용할 수 있다. 예를 들어, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), HCVD 법(halide chemical vapor deposition) 등이 사용될 수 있다. Next, a method of manufacturing a light emitting device according to an embodiment of the present invention will be described. The n-type nitride semiconductor layer 103 is deposited on the substrate 100 as shown in FIG. 4A. The substrate 100 may be a sapphire or silicon substrate. Then, as shown in FIG. 4B, the active layer 105 is deposited on the n-type nitride semiconductor layer 103. Referring to FIG. 4C, a p-type nitride semiconductor layer 107 is deposited on the active layer 105. The n-type nitride semiconductor layer 103 and the p-type nitride semiconductor layer 107 may include gallium nitride. Various well-known methods can be used for the deposition of the layers. For example, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), halide chemical vapor deposition) may be used.

상기 p형 질화물 반도체층(107)의 상부에 마스크를 이용하여 인버전 도메인을 형성할 영역을 패터닝한 후 이온 주입을 통해 마그네슘을 도핑한다. 이때, 마그네슘에 의한 캐리어 농도가 1017-1019/cm3일 수 있다. 이어서, 추가적인 마그네슘 도핑을 하여 마그네슘 과도핑을 함으로써 인버전 도메인 바운더리(108)를 형성한다. 추가적인 마그네슘 도핑에 의한 p형 캐리어 농도가 1017-1021/cm3 범위를 가질 수 있다. A region for forming an inversion domain is patterned on the p-type nitride semiconductor layer 107 using a mask, and then magnesium is doped through ion implantation. At this time, the carrier concentration due to magnesium may be 10 17 -10 19 / cm 3 . Then, additional magnesium doping is performed to effect magnesium overdoping to form inversion domain boundaries 108. The p-type carrier concentration by the additional magnesium doping may have a range of 10 17 -10 21 / cm 3 .

도 4e에 도시된 바와 같이 사진 식각 공정을 통해 활성층(105)과 p형 질화물 반도체층(107)을 패터닝하여 상기 n형 질화물 반도체층(103)을 노출시킨다. 상기 p형 질화물 반도체층(108)의 상부에 제1전극(110)을 형성하고, 도 4f에 도시된 바와 같이 상기 노출된 반도체층(103)의 상부면 일부에 제2전극(112)을 형성한다. 상기 제1전극(110)은 p형 전극일 수 있고, 상기 제2전극(112)은 n형 전극일 수 있다. The active layer 105 and the p-type nitride semiconductor layer 107 are patterned through a photolithography process to expose the n-type nitride semiconductor layer 103 as shown in FIG. 4E. A first electrode 110 is formed on the p-type nitride semiconductor layer 108 and a second electrode 112 is formed on a part of the upper surface of the exposed semiconductor layer 103 as shown in FIG. do. The first electrode 110 may be a p-type electrode, and the second electrode 112 may be an n-type electrode.

이와 같이 p형 질화물 반도체층에 마그네슘 과도핑을 통해 인버전 도메인 바운더리를 형성함으로써 정공의 주입 효율을 증가시켜 전자와 정공의 재결합률을 높여 광추출 효율을 증가시킬 수 있다. By forming the Inversion domain boundary through the magnesium over-doping in the p-type nitride semiconductor layer, the injection efficiency of holes can be increased, and the recombination ratio of electrons and holes can be increased to increase the light extraction efficiency.

본 발명의 실시예에 따른 발광 소자와 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다. Although the light emitting device and the method of manufacturing the same according to the embodiment of the present invention have been described with reference to the embodiments shown in the drawings for the sake of understanding, it should be understood that those skilled in the art can make various modifications And other equivalent embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.

10,50...기판, 13,52...n형 질화물 반도체층
15,55...활성층, 20,57...p형 질화물 반도체층
10, 50 ... substrate, 13, 52 ... n-type nitride semiconductor layer
15,55 ... active layer, 20,57 ... p-type nitride semiconductor layer

Claims (10)

기판;
상기 기판 위에 구비된 n형 질화물 반도체층;
상기 n형 질화물 반도체층의 전체 또는 일부 위에 구비된 활성층;
상기 활성층 위에 구비된 것으로, 갈륨 면과, 마그네슘 과도핑에 의해 징크블렌드가 형성된 나이트라이드 면이 교대로 배열되고, 상기 갈륨 면과 상기 나이트라이드 면 사이에 wurzite-GaN과 zincblend-GaN이 혼재된 인버전 도메인 바운더리를 가지는 p형 질화물 반도체층;을 포함하는 발광 소자.
Board;
An n-type nitride semiconductor layer provided on the substrate;
An active layer provided on all or a part of the n-type nitride semiconductor layer;
A gallium surface and a nitride surface on which a zinc blend is formed by magnesium overdoping are alternately arranged and a wurzite-GaN and a zincblend-GaN mixed surface are interposed between the gallium surface and the nitride surface, And a p-type nitride semiconductor layer having a version domain boundary.
제1항에 있어서,
상기 마그네슘 과도핑에 의한 p형 캐리어 농도(concentration)가 1017-1021/cm3 범위를 가지는 발광 소자.
The method according to claim 1,
Wherein the p-type carrier concentration by the magnesium over-doping is in the range of 10 17 -10 21 / cm 3 .
제1항 또는 제2항에 있어서,
상기 마그네슘 과도핑은 이온 주입에 의해 이루어지는 발광 소자.
3. The method according to claim 1 or 2,
Wherein the magnesium overdiffing is performed by ion implantation.
제1항 또는 제2항에 있어서,
상기 기판은 사파이어 또는 실리콘을 포함하는 발광 소자.
3. The method according to claim 1 or 2,
Wherein the substrate comprises sapphire or silicon.
제1항 또는 제2항에 있어서,
상기 발광 소자는 n형 질화물 반도체층의 상면 일부에 구비된 제1전극과, 상기 p형 질화물 반도체층의 상면 일부에 구비된 제2전극을 포함하는 발광 소자.
3. The method according to claim 1 or 2,
The light emitting device includes a first electrode provided on a part of an upper surface of an n-type nitride semiconductor layer, and a second electrode provided on a part of an upper surface of the p-type nitride semiconductor layer.
제1항 또는 제2항에 있어서,
상기 발광 소자는 상기 기판의 하부에 구비된 제1전극과, 상기 p형 질화물 반도체층의 상부에 구비된 제2전극을 포함하는 발광 소자.
3. The method according to claim 1 or 2,
The light emitting device includes a first electrode provided on a lower portion of the substrate, and a second electrode provided on the p-type nitride semiconductor layer.
기판 상에 n형 질화물 반도체층을 증착하는 단계;
상기 n형 질화물 반도체층 상에 활성층을 증착하는 단계;
상기 활성층 상에 p형 질화물 반도체층을 증착하는 단계;
상기 p형 질화물 반도체층에 마스크를 이용하여 인버전 도메인이 형성될 영역을 패터닝하는 단계;
상기 인버전 도메인이 형성될 영역에 마그네슘으로 과도핑을 하는 단계;를 포함하는 발광 소자의 제조 방법.
Depositing an n-type nitride semiconductor layer on the substrate;
Depositing an active layer on the n-type nitride semiconductor layer;
Depositing a p-type nitride semiconductor layer on the active layer;
Patterning a region of the p-type nitride semiconductor layer in which an inversion domain is to be formed using a mask;
And performing an overdoping with magnesium on the region in which the inversion domain is to be formed.
제 7항에 있어서,
상기 마그네슘 과도핑에 의한 p형 캐리어 농도(concentration)가 1017-1021/cm3 범위를 가지는 발광 소자의 제조 방법.
8. The method of claim 7,
Wherein a p-type carrier concentration by the magnesium over-doping is in the range of 10 17 -10 21 / cm 3 .
제 7항 또는 제 8항에 있어서,
상기 과도핑 단계는 이온 주입을 통해 마그네슘을 도핑하는 발광 소자의 제조 방법.
9. The method according to claim 7 or 8,
Wherein the over-doping step dopes magnesium through ion implantation.
제7항 또는 제8항에 있어서,
상기 기판은 사파이어 또는 실리콘을 포함하는 발광 소자의 제조 방법.
9. The method according to claim 7 or 8,
Wherein the substrate comprises sapphire or silicon.
KR1020160124899A 2016-09-28 2016-09-28 Light emitting device and method of manufacturing the same KR101761310B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160124899A KR101761310B1 (en) 2016-09-28 2016-09-28 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124899A KR101761310B1 (en) 2016-09-28 2016-09-28 Light emitting device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001909A Division KR20110081650A (en) 2010-01-08 2010-01-08 Light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160115902A true KR20160115902A (en) 2016-10-06
KR101761310B1 KR101761310B1 (en) 2017-07-25

Family

ID=57164983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124899A KR101761310B1 (en) 2016-09-28 2016-09-28 Light emitting device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101761310B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910805A (en) * 2017-03-31 2017-06-30 西安电子科技大学 Based on m faces LiAlO2The light emitting diode of the group-III nitride of m faces III of substrate
CN107146831A (en) * 2017-03-31 2017-09-08 西安电子科技大学 Based on r faces Al2O3The light emitting diode of the group-III nitride of a faces III of substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049395A (en) 2007-07-24 2009-03-05 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910805A (en) * 2017-03-31 2017-06-30 西安电子科技大学 Based on m faces LiAlO2The light emitting diode of the group-III nitride of m faces III of substrate
CN107146831A (en) * 2017-03-31 2017-09-08 西安电子科技大学 Based on r faces Al2O3The light emitting diode of the group-III nitride of a faces III of substrate
CN106910805B (en) * 2017-03-31 2019-05-03 西安电子科技大学 Based on the face m LiAlO2The light emitting diode of III group-III nitride of the face m of substrate
CN107146831B (en) * 2017-03-31 2019-05-07 西安电子科技大学 Based on the face r Al2O3The light emitting diode of III group-III nitride of the face a of substrate

Also Published As

Publication number Publication date
KR101761310B1 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
US10833223B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
US20080315243A1 (en) Group iii nitride semiconductor light-emitting device
US20100038674A1 (en) Light-Emitting Diode With Current-Spreading Region
KR20130042784A (en) Nitride semiconductor light emitting device
JP5568009B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20130102210A (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR101761310B1 (en) Light emitting device and method of manufacturing the same
Lee et al. Planar GaN-based blue light-emitting diodes with surface pn junction formed by selective-area Si–ion implantation
KR101067474B1 (en) Semi-conductor light emitting device
KR101622097B1 (en) Nitride semiconductor light emitting diode and fabrication method thereof
KR20110081650A (en) Light emitting device and method of manufacturing the same
KR20060112064A (en) Light emitting device
US20090272975A1 (en) Poly-Crystalline Layer Structure for Light-Emitting Diodes
KR101876576B1 (en) Nitride semiconductor light emitting device and method for fabricating the same
KR20120116257A (en) Method for enhancing luminance of light-emitting diode and light-emitting diode by the same
KR102281223B1 (en) Methods for growing light emitting devices under ultraviolet irradiation
KR101196961B1 (en) Hlight emitting diode and method for manufacturing the same
KR20140035045A (en) Algainp light emitting diode with n-type gan window layer and preparation thereof
KR101903360B1 (en) Light Emitting Device
JP2021197531A (en) Light-emitting element and manufacturing method thereof
KR101045057B1 (en) Light emitting diode and method for manufacturing the same
KR101372846B1 (en) Method for manufacturing nitride semiconductor light emitting device
KR101414654B1 (en) Nitride semiconductor light emitting device
KR20120103817A (en) Method of manufacturing light emitting diode

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant