KR20160107762A - Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same - Google Patents

Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same Download PDF

Info

Publication number
KR20160107762A
KR20160107762A KR1020150030990A KR20150030990A KR20160107762A KR 20160107762 A KR20160107762 A KR 20160107762A KR 1020150030990 A KR1020150030990 A KR 1020150030990A KR 20150030990 A KR20150030990 A KR 20150030990A KR 20160107762 A KR20160107762 A KR 20160107762A
Authority
KR
South Korea
Prior art keywords
etching
copper
forming
metal layer
thin film
Prior art date
Application number
KR1020150030990A
Other languages
Korean (ko)
Inventor
김태완
안기훈
이석준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020150030990A priority Critical patent/KR20160107762A/en
Publication of KR20160107762A publication Critical patent/KR20160107762A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

The present invention relates to an etching solution composition, a method for forming metal patterns using the same, and a method for producing a thin film transistor display plate. The etching solution composition involves the use of ethylenediaminetetraacetic acid (EDTA), enabling wiring formation for forming micropatterns via little S/E during the same etching period. Also, adjustment of an amount of copper residues is possible as well. To this end, the etching solution composition is composed of phosphoric acid, nitric acid, acetic acid, EDTA, and residual water.

Description

식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조방법 {ETCHANT COMPOSITION, METHOD FOR FORMING METAL PATTERNS AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL USING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etchant composition, a method of forming a metal pattern using the same, and a method of manufacturing a thin film transistor panel,

본 발명은 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조방법에 관한 것이다.The present invention relates to an etching liquid composition, a method of forming a metal pattern using the same, and a method of manufacturing a thin film transistor panel.

일반적으로 반도체 장치 및 평판표시장치에서 기판 상에 금속배선을 형성하는 과정은 통상적으로 스퍼터링에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정 및 식각 공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정공정 등을 포함한다.Generally, the process of forming a metal wiring on a substrate in a semiconductor device and a flat panel display device is usually performed by a metal film forming process by sputtering, a photoresist coating process, a photoresist forming process in an optional region by exposure and development, And includes a cleaning process before and after the individual unit process, and the like.

이러한 식각 공정은 포토레지스트 마스크를 사용하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식 식각 또는 식각액을 사용하는 습식 식각이 사용된다.This etching process refers to a process of leaving a metal film in a selective region by using a photoresist mask. Dry etching using plasma or wet etching using an etching solution is usually used.

최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 저항은 RC 신호지연을 유발하는 주요한 인자이므로, 특히 TFT-LCD(thin film transistor - liquid crystal display)의 경우 패널크기 증가와 고해상도 실현에 관건이 되고 있기 때문이다. Recently, the resistance of metal wiring has become a major concern. Since resistance is a major factor that causes RC signal delay, especially TFT-LCD (thin film transistor - liquid crystal display), it is important to increase panel size and realize high resolution.

따라서, TFT-LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질개발이 필수적이며 종래에 주로 사용되었던 크롬(Cr 비저항: 12.7 ×10-8Ωm), 몰리브덴(Mo 비저항: 5×10-8Ωm), 알루미늄(Al 비저항: 2.65 ×10-8Ωm) 및 이들의 합금은 대형 TFT-LCD 에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어려운 실정이다.Therefore, in order to realize a reduction in the RC delay signal which is indispensable for the enlargement of the TFT-LCD, and is essentially a low resistance materials developed primarily chromium was (Cr resistivity: 12.7 × 10 -8 Ωm) in the art, molybdenum ( (Resistivity: 5 × 10 -8 Ωm), aluminum (Al resistivity: 2.65 × 10 -8 Ωm), and alloys thereof are difficult to use for gate and data wiring used in a large TFT-LCD.

이와 같은 배경하에서, 새로운 저저항 금속막 중 하나인 구리막 또는 구리합금막에 대한 관심이 높다. 왜냐하면, 구리막은 알루미늄막이나 크롬막 보다 저항이 현저하게 낮고 환경적으로도 큰 문제가 없는 장점이 있는 것으로 알려지고 있기 때문이다. Under such circumstances, interest in copper films or copper alloy films as one of the new low resistance metal films is high. This is because the copper film has a remarkably lower resistance than the aluminum film or the chrome film and is known to have no environmental problem.

한편, 대한민국 공개특허 2010-0051321호에서 구리막 또는 구리 합금막에 대해 배선의 식각 특성을 양호하게 유지할 수 있는 식각액으로 인산 40 내지 65 중량%, 질산 2 내지 5 중량%, 초산 2 내지 20 중량%, 인산염을 포함하는 화합물 0.1 내지 2 중량%, 아미노기와 카르복실기를 동시에 함유하는 화합물 0.1 내지 2 중량% 및 잔량의 물을 포함하는 조성물을 기재하고 있다. 그러나, 상기 식각용액으로는 미세패턴용 배선 형성이 어려우며 구리 잔사가 발생하는 문제가 있다.On the other hand, Korean Patent Publication No. 2010-0051321 discloses an etching solution capable of satisfactorily maintaining etching characteristics of a wiring with respect to a copper film or a copper alloy film, wherein 40 to 65 wt% of phosphoric acid, 2 to 5 wt% of nitric acid, 2 to 20 wt% 0.1 to 2% by weight of a phosphate-containing compound, 0.1 to 2% by weight of a compound containing an amino group and a carboxyl group at the same time, and a residual amount of water. However, as the etching solution, it is difficult to form wiring for a fine pattern and a copper residue is generated.

대한민국 공개특허 2010-0051321호Korea Patent Publication No. 2010-0051321

본 발명은 상기 종래 기술의 문제점을 해결하고자 한 것으로, 미세패턴용 배선 형성 및 구리 잔사 제어가 가능한 식각액 조성물을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide an etchant composition capable of wiring formation and copper residue control for fine patterns.

본 발명은 인산 50 내지 70 중량%, 질산 3 내지 6 중량%, 아세트산 1 내지 20 중량%, EDTA(Ethylenediaminetetraaceticacid) 0.1 내지 3 중량% 및 잔량의 물을 포함하는 식각액 조성물을 제공한다.The present invention provides an etchant composition comprising 50 to 70 wt% phosphoric acid, 3 to 6 wt% nitric acid, 1 to 20 wt% acetic acid, 0.1 to 3 wt% ethylenediaminetetraacetic acid (EDTA), and balance water.

일 구현예는 식각액 조성물이 구리 또는 구리 합금으로 이루어진 단일막 및 상기 구리 또는 구리 합금을 포함하는 이중막 이상의 다중막을 식각하는 것일 수 있다.In one embodiment, the etchant composition may be a single film of copper or a copper alloy and a multiple film etch of more than a double film comprising the copper or copper alloy.

다른 일 구현예는 식각액 조성물이 식각 조절제, 계면 활성제, 금속 이온 봉쇄제, 부식 방지제 및 pH 조절제 중 적어도 하나를 더 포함하는 것일 수 있다.
Another embodiment may be that the etchant composition further comprises at least one of an etch control agent, a surfactant, a sequestering agent, a corrosion inhibitor, and a pH adjuster.

또한, 본 발명은 구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계, 상기 금속층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 하여 상기 금속층을 식각하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하고, 상기 금속층을 식각하는 단계에서는 상기 식각액 조성물을 사용하는 것을 특징으로 하는 금속 패턴 형성 방법을 제공한다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: laminating a metal layer containing copper or a copper alloy; forming a photoresist pattern on the metal layer; etching the metal layer using the photoresist pattern as a mask; And etching the metal layer, wherein the etching composition is used in the step of etching the metal layer.

또한, 본 발명은 절연 기판 상에 게이트선을 형성하는 단계, 상기 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극의 주변에 반도체층을 형성하는 단계, 및 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고, 상기 게이트선을 형성하는 단계 및 상기 데이터선을 형성하는 단계 중 적어도 하나는 상기 절연 기판 상에 구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계, 및 상기 식각액 조성물을 사용하여 식각하는 단계를 포함하는 것인, 박막 트랜지스터 표시판의 제조방법을 제공한다.Forming a gate line on the insulating substrate; forming a data line crossing the gate line and including a source electrode and a drain electrode facing the source electrode; And forming a pixel electrode in contact with the drain electrode, wherein at least one of a step of forming the gate line and a step of forming the data line is performed on the insulating substrate Laminating a metal layer comprising copper or a copper alloy on the substrate, and etching the substrate using the etchant composition.

본 발명의 식각액 조성물은 EDTA를 사용하여 동일한 식각시간 동안 적은 S/E를 통하여 미세패턴용 배선형성 및 구리 잔사 제어가 가능한 것이 특징이다.The etchant composition of the present invention is characterized in that it can perform wiring formation and copper residue control for fine patterns through S / E using EDTA for the same etching time.

도 1은 실험예에 따른 편측식각거리 측정 이미지(실시예 1)를 나타낸 것이다.
도 2는 실험예에 따른 구리 잔사 발생 이미지(비교예 1)를 나타낸 것이다.
도 3은 실험예에 따른 구리 잔사 미발생 이미지(실시예 1)를 나타낸 것이다.
Fig. 1 shows an unilateral etching distance measurement image (Example 1) according to an experimental example.
2 shows the copper residue image (Comparative Example 1) according to the experimental example.
3 shows an image of copper residue-free image (Example 1) according to an experimental example.

본 발명은 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조방법에 관한 것이다. 본 발명의 식각액 조성물은 EDTA를 사용하여 동일한 식각시간 동안 적은 S/E를 통하여 미세패턴용 배선형성 및 구리 잔사 제어가 가능한 것이 특징이다.
The present invention relates to an etching liquid composition, a method of forming a metal pattern using the same, and a method of manufacturing a thin film transistor panel. The etchant composition of the present invention is characterized in that it can perform wiring formation and copper residue control for fine patterns through S / E using EDTA for the same etching time.

이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명은 인산 50 내지 70 중량%, 질산 3 내지 6 중량%, 아세트산 1 내지 20 중량%, EDTA 0.1 내지 3 중량% 및 잔량의 물을 포함하는 식각액 조성물을 제공한다.The present invention provides an etchant composition comprising 50 to 70 wt% phosphoric acid, 3 to 6 wt% nitric acid, 1 to 20 wt% acetic acid, 0.1 to 3 wt% EDTA, and balance water.

상기 인산은 주요 산화제로 구리 및 구리 합금을 식각할 수 있다. 인산은 식각액 조성물의 총 함량에 대하여 50 내지 70 중량%로 함유된다. 인산이 50 중량% 미만으로 함유되는 경우에는 구리의 식각 속도가 저하되거나 불균일한 식각이 되어 원하는 식각 특성을 얻을 수 없으며, 70 중량%를 초과하는 경우에는 인산의 높은 점성으로 의하여 감광막에 화학적 젖음성(wettability)이 강해지고 이에 따라 감광막의 끝부분이 위로 들뜰 수 있다(lifting). 이와 같이 감광막의 끝부분이 들뜨는 경우 감광막의 끝부분과 감광막에 접하고 있는 구리 및 구리합금 사이에 틈(gap)이 생기고 그 틈으로 식각액이 과량 유입되어 부분적으로 과식각(overetching)될 수 있다. 이 경우 과식각된 부분과 과식각되지 않은 부분 사이에 편측 CD(critical dimension)가 커질 수 있고 종횡비(aspect ratio), 식각 깊이(etch depth) 및 식각 시간(etch time)이 달라질 수 있고, 또한 구리 및 구리 합금막 패턴의 선폭이 좁아져서 원하는 저항 특성 값을 얻을 수 없게 된다.The phosphoric acid can be used as a main oxidizing agent to etch copper and copper alloys. Phosphoric acid is contained in an amount of 50 to 70% by weight based on the total amount of the etching solution composition. If the content of phosphoric acid is less than 50% by weight, the etching rate of copper is lowered or non-uniformly etched, and the desired etching characteristics can not be obtained. If the phosphoric acid content is more than 70% by weight, chemical wettability wettability of the photoresist can be strengthened and thus the end of the photoresist layer can be lifted. When the end portion of the photoresist layer is lifted, a gap is formed between the end portion of the photoresist layer and the copper and copper alloy that is in contact with the photoresist layer, and the etchant may be excessively introduced into the gap to partially overetch. In this case, a critical dimension (CD) can be increased between the over-angulated portion and the over-angulated portion, and the aspect ratio, etch depth and etch time can be changed, And the line width of the copper alloy film pattern becomes narrow, so that a desired resistance characteristic value can not be obtained.

상기 질산은 산화제로 작용하며, 인산과 더불어 식각 속도, 식각 깊이 및 종횡비를 조절하는 역할을 한다. 질산은 식각액 조성물의 총 함량에 대하여 3 내지 6 중량%로 함유된다. 여기서, 질산이 3 중량% 미만으로 함유되는 경우에는 구리의 식각 속도가 저하되거나 불균일한 식각 현상으로 인하여 얼룩이 발생하며, 6 중량%를 초과하는 경우에는 감광막이 벗겨질 수 있다(peeling). 이와 같이 감광막이 벗겨지는 경우 하부 금속막이 과도하게 식각되어 배선이 단락되거나 전극으로써의 역할을 수행하기 어렵다.The nitric acid acts as an oxidizing agent and plays a role in controlling etching rate, etch depth and aspect ratio in addition to phosphoric acid. The nitric acid is contained in an amount of 3 to 6% by weight based on the total amount of the etching solution composition. When nitric acid is contained in an amount of less than 3% by weight, the etching rate of copper is lowered or unevenness occurs due to uneven etching. When the concentration exceeds 6% by weight, the photoresist film may be peeled off. When the photoresist layer is peeled off, the lower metal layer is excessively etched to prevent the wiring from being short-circuited or to serve as an electrode.

상기 아세트산(초산)은 산화제로 작용하며, 식각액 조성물의 총 함량에 대하여 1 내지 20 중량%로 함유된다. 아세트산이 1중량% 미만으로 함유되는 경우에는 구리의 원활한 식각이 이루어지지 않아 기판 내에 부분적으로 구리 잔사가 생길 수 있으며, 20 중량%를 초과하는 경우에는 구리가 과식각되어 균일한 식각 특성을 얻을 수 없다.The acetic acid (acetic acid) acts as an oxidizing agent and is contained in an amount of 1 to 20% by weight based on the total amount of the etching solution composition. If acetic acid is contained in an amount of less than 1% by weight, copper may not be etched smoothly and copper residue may partially be formed in the substrate. When the amount exceeds 20% by weight, copper may over- none.

상기 EDTA는 유기화합물의 일종으로서 화학식은 C10H16N2O8이다. 여섯 자리 리간드로 작용할 수 있으며 금속 이온과 결합하여 카이랄성을 가진 킬레이트 화합물을 만듬으로써 과식각을 막아 적은 S/E의 배선을 형성할 수 있는 미세패턴용 배선 형성 식각 조성물에 첨가제로 사용 할 수 있다. 구리의 식각 속도를 조절하는 성분으로써 식각액 조성물 총 중량에 대하여 0.1 내지 3 중량%로 함유된다. EDTA가 0.1 중량% 미만으로 함유되는 경우에는 구리의 식각 속도 조절제로써의 역할을 제대로 수행하지 못하여 미세패턴용 배선형성 시 과식각이 일어날 수 있으며, 3 중량%를 초과하는 경우에는 구리의 식각 속도가 느려져 구리 잔사가 남을 수 있으며 불균일한 식각 특성을 보일 수 있다. 또한 공정상에서 식각 시간이 길어져 생산성에 문제가 될 수 있는 점을 방지하여, 공정 시간감소 및 원재료 절감을 통한 생산성 향상을 기대할 수 있다.The EDTA is the formula is a kind of organic compound is C 10 H 16 N 2 O 8 . It can act as a six-site ligand. It can be used as an additive to a wiring forming etching composition for fine patterns which can form a S / E wiring by blocking an excessive angle by forming a chelate compound having a chiral property by bonding with a metal ion have. And is contained in an amount of 0.1 to 3% by weight based on the total weight of the etching composition. When EDTA is contained in an amount of less than 0.1 wt%, it does not function properly as an etching rate adjusting agent of copper, so that an excessive angle may occur in forming a wiring pattern for fine patterns. When the etching rate is more than 3 wt% Copper residues may remain and may exhibit non-uniform etching characteristics. In addition, it is possible to prevent an increase in etching time and a problem in productivity, and it is expected to improve the productivity by reducing the process time and reducing the raw materials.

본 발명의 식각액 조성물은 식각 조절제, 계면활성제, 금속 이온 봉쇄제, 부식 방지제 및 pH 조절제 중 적어도 하나를 더 포함할 수 있다.The etchant composition of the present invention may further include at least one of an etch control agent, a surfactant, a sequestering agent, a corrosion inhibitor, and a pH adjuster.

본 발명에서 사용되는 물은 탈이온수(deionized water)를 사용하는 것이 바람직하며, 반도체 공정용으로 사용될 수 있는 비저항 값이 18㏁/㎝ 이상인 탈이온수를 사용하는 것이 더욱 바람직하다.The water used in the present invention is preferably deionized water, and it is more preferable to use deionized water having a resistivity value of 18 M? / Cm or more which can be used for semiconductor processing.

본 발명의 식각액 조성물은 디스플레이(OLED, LCD 등) TFT 어레이 기판, TSP trace 배선 형성용으로 많이 사용되는 구리 또는 구리합금으로 이루어진 단일막 및 상기 구리 또는 구리합금을 포함하는 이중막 이상의 다중막을 식각하는 식각액으로 사용될 수 있다. 또한, 앞서 전술한 디스플레이, TSP 외에도 반도체 등의 상기 금속막질을 이용한 전자 부품 소재에도 이용될 수 있다. The etchant composition of the present invention can be used for etching a multi-layer film including a display (OLED, LCD, etc.) TFT array substrate, a single film made of copper or a copper alloy widely used for forming a TSP trace wiring and a double film including the copper or copper alloy It can be used as an etching solution. In addition to the above-described display, TSP, semiconductor materials such as semiconductors can also be used for electronic component materials using the metal film.

본 발명에 있어서, 구리 합금은 특별히 제한되지 않지만 바람직하게는 구리-타이타늄 합금일 수 있다.
In the present invention, the copper alloy is not particularly limited, but may preferably be a copper-titanium alloy.

따라서, 본 발명은 구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계, 상기 금속층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 하여 상기 금속층을 식각하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하고, 상기 금속층을 식각하는 단계에서는 상기 식각액 조성물을 사용하는 것을 특징으로 하는 금속 패턴 형성 방법 또한 제공한다.Accordingly, the present invention provides a method of manufacturing a semiconductor device, comprising: laminating a metal layer comprising copper or a copper alloy; forming a photoresist pattern on the metal layer; etching the metal layer using the photoresist pattern as a mask; And etching the metal layer, wherein the etching composition is used in the step of etching the metal layer.

또한, 본 발명은 절연 기판 상에 게이트선을 형성하는 단계, 상기 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극의 주변에 반도체층을 형성하는 단계, 및 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고, 상기 게이트선을 형성하는 단계 및 상기 데이터선을 형성하는 단계 중 적어도 하나는 상기 절연 기판 상에 구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계, 및 상기 식각액 조성물을 사용하여 식각하는 단계를 포함하는 것인, 박막 트랜지스터 표시판의 제조방법을 제공한다.
Forming a gate line on the insulating substrate; forming a data line crossing the gate line and including a source electrode and a drain electrode facing the source electrode; And forming a pixel electrode in contact with the drain electrode, wherein at least one of a step of forming the gate line and a step of forming the data line is performed on the insulating substrate Laminating a metal layer comprising copper or a copper alloy on the substrate, and etching the substrate using the etchant composition.

이하, 본 발명을 실시예, 비교예 및 실험예를 이용하여 더욱 상세하게 설명한다. 그러나 하기 실시예, 비교예 및 실험예는 본 발명을 예시하기 위한 것으로서, 본 발명은 하기 실시예, 비교예 및 실험예에 의해 한정되지 않고 다양하게 수정 및 변경될 수 있다.
Hereinafter, the present invention will be described in more detail with reference to Examples, Comparative Examples and Experimental Examples. However, the following examples, comparative examples and experimental examples are for illustrating the present invention, and the present invention is not limited by the following examples, comparative examples and experimental examples, and can be variously modified and changed.

실시예Example 1 및  1 and 비교예Comparative Example 1~7.  1-7. 식각액Etchant 조성물의 제조 Preparation of composition

하기 표 1의 성분 및 함량(단위: 중량%)에 따라 식각액 조성물을 제조하였다.The etchant composition was prepared according to the components and contents (unit: wt%) in Table 1 below.

구분division 인산Phosphoric acid 질산nitric acid 아세트산Acetic acid EDTAEDTA 인산칼륨Potassium phosphate 글루탐산Glutamic acid 탈이온수Deionized water 실시예 1Example 1 6060 55 1010 1.51.5 -- -- 잔량Balance 비교예 1Comparative Example 1 6060 55 1010 -- -- -- 잔량Balance 비교예 2Comparative Example 2 6060 55 1010 -- 1.51.5 -- 잔량Balance 비교예 3Comparative Example 3 6060 55 1010 -- -- 1.51.5 잔량Balance 비교예 4Comparative Example 4 7272 55 1010 1.51.5 -- -- 잔량Balance 비교예 5Comparative Example 5 6060 77 1010 1.51.5 -- -- 잔량Balance 비교예 6Comparative Example 6 6060 55 2525 1.51.5 -- -- 잔량Balance 비교예 7Comparative Example 7 6060 55 1010 55 -- -- 잔량Balance

실험예Experimental Example . . 식각Etching 특성 평가 Character rating

크기가 300ⅹ300mm인 유리 소재의 기판을 준비하고, 기판 상에 게이트선 및 데이터선으로 구리 또는 구리 합금을 포함하는 금속층을 증착하고, 금속층 상에 포토레지스트 패턴을 형성하였다. 실시예 1 및 비교예 1~7의 식각액을 분사 식각 방식의 실험 장비(SEMES사 제조, 모델명: ETCHER)에 넣고 식각 공정을 수행하였으며, 기판을 넣고 분사를 시작하여 게이트선 및 데이터선의 식각이 완료되면 꺼내어 탈이온수로 세정하였다. 전자 주사 현미경(scanning electronic microscope, SEM, HITACHI사 제조, 모델명: S-4700)으로 편측식각거리를 관찰하였으며, 식각 후 잔사의 존재 여부를 평가하였고, 그 결과를 표 2, 도 1, 도 2 및 도 3에 나타내었다.A glass substrate having a size of 300 x 300 mm was prepared, and a metal layer including copper or a copper alloy was deposited on the substrate by gate lines and data lines to form a photoresist pattern on the metal layer. The etchant of Example 1 and Comparative Examples 1 to 7 was placed in an experimental apparatus (manufactured by SEMES, model name: ETCHER) of the spray etching system, and the etching process was carried out. After the substrate was inserted and etching was started, the gate lines and data lines were etched And then it was taken out and washed with deionized water. The unilateral etching distance was observed with a scanning electron microscope (SEM, model: S-4700, manufactured by HITACHI Corporation), and the presence or absence of the residue after etching was evaluated. The results are shown in Table 2, 3.

<편측식각거리 평가기준><Evaluation Criteria of Unilateral Etching Distance>

◎: 우수 - 1.0 ㎛ 미만⊚: Excellent - Less than 1.0 탆

○: 양호 - 1.0 ~ 1.2 ㎛ 미만Good: Good - Less than 1.0 to 1.2 탆

X: 불량 - 1.2 ㎛ 이상
X: defective - 1.2 탆 or more

구분division 편측식각거리One side etching distance 잔사 발생 여부Residual occurrence 실시예 1Example 1 radish 비교예 1Comparative Example 1 XX U 비교예 2Comparative Example 2 XX U 비교예 3Comparative Example 3 XX U 비교예 4Comparative Example 4 XX radish 비교예 5Comparative Example 5 XX radish 비교예 6Comparative Example 6 radish 비교예 7Comparative Example 7 U

표 2, 도 1, 도 2 및 도 3에 나타난 바와 같이, 일정 함량의 인산, 질산, 아세트산 및 EDTA가 포함된 실시예 1의 식각액 조성물은 비교예 1 내지 7과 비교하여 잔사 발생이 없었으며 편측식각거리 평가 시 우수한 결과를 나타내었다.As shown in Table 2, Fig. 1, Fig. 2 and Fig. 3, the etchant composition of Example 1 containing a certain amount of phosphoric acid, nitric acid, acetic acid and EDTA had no residue as compared with Comparative Examples 1 to 7, Excellent results were obtained when evaluating etch distance.

Claims (5)

인산 50 내지 70 중량%, 질산 3 내지 6 중량%, 아세트산 1 내지 20 중량%, EDTA(Ethylenediaminetetraaceticacid) 0.1 내지 3 중량% 및 잔량의 물을 포함하는, 식각액 조성물.50 to 70% by weight phosphoric acid, 3 to 6% by weight of nitric acid, 1 to 20% by weight of acetic acid, 0.1 to 3% by weight of ethylenediaminetetraacetic acid (EDTA) and the balance water. 청구항 1에 있어서,
상기 식각액 조성물은 구리 또는 구리 합금으로 이루어진 단일막 및 상기 구리 또는 구리 합금을 포함하는 이중막 이상의 다중막을 식각하는 것을 특징으로 하는, 식각액 조성물.
The method according to claim 1,
Wherein the etchant composition comprises a single film of copper or a copper alloy, and a multi-layered film of at least a double film comprising the copper or copper alloy.
청구항 1에 있어서,
상기 식각액 조성물은 식각 조절제, 계면 활성제, 금속 이온 봉쇄제, 부식 방지제 및 pH 조절제 중 적어도 하나를 더 포함하는 것인, 식각액 조성물.
The method according to claim 1,
Wherein the etchant composition further comprises at least one of an etch control agent, a surfactant, a sequestering agent, a corrosion inhibitor, and a pH adjuster.
구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계,
상기 금속층 위에 포토레지스트 패턴을 형성하는 단계,
상기 포토레지스트 패턴을 마스크로 하여 상기 금속층을 식각하는 단계, 및
상기 포토레지스트 패턴을 제거하는 단계를 포함하고,
상기 금속층을 식각하는 단계에서는 청구항 1의 식각액 조성물을 사용하는 것을 특징으로 하는, 금속 패턴 형성 방법.
Laminating a metal layer comprising copper or a copper alloy,
Forming a photoresist pattern on the metal layer,
Etching the metal layer using the photoresist pattern as a mask, and
And removing the photoresist pattern,
Wherein the etching solution composition of claim 1 is used in the step of etching the metal layer.
절연 기판 상에 게이트선을 형성하는 단계,
상기 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,
상기 소스 전극 및 상기 드레인 전극의 주변에 반도체층을 형성하는 단계, 및
상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고,
상기 게이트선을 형성하는 단계 및 상기 데이터선을 형성하는 단계 중 적어도 하나는 상기 절연 기판 상에 구리 또는 구리 합금을 포함하는 금속층을 적층하는 단계, 및 청구항 1의 식각액 조성물을 사용하여 식각하는 단계를 포함하는 것인, 박막 트랜지스터 표시판의 제조방법.
Forming a gate line on the insulating substrate,
Forming a data line crossing the gate line and including a source electrode and a drain electrode facing the source electrode,
Forming a semiconductor layer around the source electrode and the drain electrode, and
And forming a pixel electrode in contact with the drain electrode,
Wherein at least one of forming the gate line and the data line includes laminating a metal layer containing copper or a copper alloy on the insulating substrate and etching using the etching composition of claim 1 Wherein the thin film transistor substrate is a thin film transistor.
KR1020150030990A 2015-03-05 2015-03-05 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same KR20160107762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150030990A KR20160107762A (en) 2015-03-05 2015-03-05 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030990A KR20160107762A (en) 2015-03-05 2015-03-05 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same

Publications (1)

Publication Number Publication Date
KR20160107762A true KR20160107762A (en) 2016-09-19

Family

ID=57103296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030990A KR20160107762A (en) 2015-03-05 2015-03-05 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same

Country Status (1)

Country Link
KR (1) KR20160107762A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100051321A (en) 2008-11-07 2010-05-17 삼성전자주식회사 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100051321A (en) 2008-11-07 2010-05-17 삼성전자주식회사 Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same

Similar Documents

Publication Publication Date Title
KR20160108944A (en) Etching solution composition for silver-containing layer and manufacturing method of an array substrate for display device using the same
KR101586500B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR101348474B1 (en) Etchant composition for Ag thin layer and method for fabricating metal pattern using the same
KR102293675B1 (en) Etching solution composition for copper-based metal layer and method for etching copper-based metal layer using the same
KR101292449B1 (en) Etching composition for etching copper-based/molybdenum based multilayer film or indium oxide film and method for etching metal layer using the same
KR20200098108A (en) Etchant composition for copper or copper-containing metal films
KR101586865B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR102344034B1 (en) Wet etching method for a single layer or multiple layer comprising Ag or Ag alloy, and etchant composition for a single layer or multiple layer comprising Ag or Ag alloy, and method for manufacturing a thin film transistor and a thin film transistor
KR102323941B1 (en) Etching solution composition for copper-based metal layer and method for etching copper-based metal layer using the same
KR101560000B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20090061756A (en) Etchant composition and method for fabricating metal pattern
KR101941289B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR20160107762A (en) Etchant composition, method for forming metal patterns and method for manufacturing thin film transistor array panel using the same
KR101777415B1 (en) Etching solution composition for metal layer comprising copper and titanium
KR20110053562A (en) An etching solution composition for molybdenum
KR101602499B1 (en) Etching solution composition for formation of metal line
KR101461180B1 (en) Copper Echant without Hydrogen Peroxide
KR101456930B1 (en) Etching solution composition
KR102400569B1 (en) Etching solution composition for indium oxide layer and manufacturing method of an array substrate for liquid crystal display using the same
KR101608088B1 (en) Method for fabricating array substrate for a liquid crystal display device
KR102513168B1 (en) Etching solution composition for silver-containing layer and an display substrate using the same
KR20070056340A (en) Etching solution of indium oxide film and etching method thereof
KR102323849B1 (en) Etching solution composition for multilayers and manufacturing method of an array substrate for Liquid crystal display using the same
KR101877987B1 (en) Manufacturing method of an array substrate for liquid crystal display
KR101608089B1 (en) Method for fabricating array substrate for a liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination