KR20160103241A - Display panel assembly - Google Patents

Display panel assembly Download PDF

Info

Publication number
KR20160103241A
KR20160103241A KR1020150025357A KR20150025357A KR20160103241A KR 20160103241 A KR20160103241 A KR 20160103241A KR 1020150025357 A KR1020150025357 A KR 1020150025357A KR 20150025357 A KR20150025357 A KR 20150025357A KR 20160103241 A KR20160103241 A KR 20160103241A
Authority
KR
South Korea
Prior art keywords
display panel
display area
circuit board
data
circuit boards
Prior art date
Application number
KR1020150025357A
Other languages
Korean (ko)
Other versions
KR102353801B1 (en
Inventor
정강섭
박준형
손정호
이경희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150025357A priority Critical patent/KR102353801B1/en
Publication of KR20160103241A publication Critical patent/KR20160103241A/en
Application granted granted Critical
Publication of KR102353801B1 publication Critical patent/KR102353801B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

A display panel assembly comprises: a display panel having a flat plate shape; first and second circuit boards connected to one side of the display panel; and a connection member arranged between the first and second circuit boards and configured to electrically connect the first and second circuit boards. When a shape of the display panel is curved by an external force, the connection member is disconnected or separated from the first and second circuit boards. Therefore, the display panel assembly can prevent misuse of the display panel having the flat plate shape.

Description

표시 패널 어셈블리 {DISPLAY PANEL ASSEMBLY}Display panel assembly {DISPLAY PANEL ASSEMBLY}

본 발명은 표시 패널 어셈블리에 관한 것으로, 보다 표시 패널의 오용을 방지 하기 위한 표시 패널 어셈블리에 관한 것이다.The present invention relates to a display panel assembly, and more particularly, to a display panel assembly for preventing misuse of a display panel.

최근 기존의 평판 표시 장치와 다르게 곡면을 갖는 곡면 표시 장치가 개발되고 있다. 곡면 표시 장치는 사용자에게 좀 더 높은 몰입도와 사용의 편의성을 제공한다. Recently, a curved surface display device having a curved surface different from a conventional flat panel display device has been developed. The surface display device provides the user with a higher degree of immersion and ease of use.

곡면을 갖는 표시 장치에 적용되는 곡면형 표시 패널은 평판을 갖는 표시 장치에 적용되는 평판형 표시 패널과 상이한 특징을 갖는다. 곡면형 표시 패널의 제조 비용이 평판형 표시 패널의 제조 비용보다 높을 수 있다.A curved display panel applied to a display device having a curved surface has a feature different from that of a flat panel display panel applied to a display device having a flat display. The manufacturing cost of the curved display panel may be higher than the manufacturing cost of the flat panel display panel.

낮은 제조 비용으로 곡면형 표시 패널을 제조하기 위하여, 일부 제조사들은 낮은 값으로 구입한 평판형 표시 패널을 곡면 표시 장치에 적용하여 재 판매할 수 있다. 이 경우, 곡면 표시 장치의 표시 품질이 저하될 수 있다.In order to manufacture a curved display panel at a low manufacturing cost, some manufacturers can apply the flat panel display panel purchased at a low value to a curved display device for resale. In this case, the display quality of the curved display device may be deteriorated.

또한, 일부 제조사들이 평판형 표시 패널을 오용함으로써, 평판형 표시 패널 및 곡면형 표시 패널을 각각 독립적으로 제조하는 다른 제조사들에게 비용적 손실을 발생시킬 수 있다.In addition, some manufacturers may misuse the flat panel display panel, thereby causing a cost loss to other manufacturers that independently manufacture the flat panel display panel and the curved display panel.

본 발명의 목적은 평판형 표시 패널의 오용을 방지하는 표시 패널 어셈블리를 제공하는 데 있다.An object of the present invention is to provide a display panel assembly that prevents misuse of a flat panel display panel.

본 발명의 실시 예에 따른 표시 패널 어셈블리는 평판 형상을 갖는 표시 패널, 상기 표시 패널의 일 변과 연결되는 제1 및 제2 회로 기판들 및 상기 제1 및 제2 회로 기판들 사이에 배치되고, 상기 제1 및 제2 회로 기판들을 전기적으로 연결하는 연결 부재를 포함하고, 외력에 의하여 상기 표시 패널의 형상이 곡면으로 변경될 시, 상기 연결 부재는 끊어지거나 상기 제1 및 제2 회로 기판들로부터 분리된다.A display panel assembly according to an embodiment of the present invention includes a display panel having a flat plate shape, first and second circuit boards connected to one side of the display panel, and a second circuit board disposed between the first and second circuit boards, And a connecting member for electrically connecting the first and second circuit boards. When the shape of the display panel is changed to a curved surface due to an external force, the connecting member may be broken or may be separated from the first and second circuit boards Separated.

상기 표시 패널은 제1 방향으로 장변을 갖고, 상기 제1 방향과 교차되는 제2 방향으로 단변을 갖는다.The display panel has a long side in the first direction and a short side in the second direction that intersects the first direction.

상기 표시 패널의 평면상의 영역은 영상을 표시하는 표시 영역 및 상기 표시 영역을 둘러싸도록 배치되어 영상을 표시하지 않는 비표시 영역을 포함하고, 상기 제1 및 제2 회로 기판들은 상기 제2 방향에서 상기 표시 패널의 일측에 배치된 상기 비표시 영역에 연결된다.Wherein the area on the plane of the display panel includes a display area for displaying an image and a non-display area arranged to surround the display area and not displaying an image, wherein the first and second circuit boards are arranged in the second direction, And is connected to the non-display area disposed on one side of the display panel.

상기 표시 영역은 상기 제1 방향으로 배열된 제1 표시 영역 및 제2 표시 영역을 포함한다.The display area includes a first display area and a second display area arranged in the first direction.

상기 제1 회로 기판과 상기 제2 방향에서 상기 제1 표시 영역의 일측에 인접한 상기 비표시 영역에 연결되는 제1 데이터 구동부 및 상기 제2 회로 기판과 상기 제2 방향에서 상기 제2 표시 영역의 일측에 인접한 상기 비표시 영역에 연결되는 제2 데이터 구동부를 더 포함한다.A first data driver connected to the first circuit board and the non-display area adjacent to one side of the first display area in the second direction, and a second data driver connected to the second circuit board and one side of the second display area in the second direction And a second data driver connected to the non-display area adjacent to the second data driver.

상기 표시 패널은 게이트 라인들 및 제1 및 제2 데이터 라인들에 연결된 복수의 화소들을 포함하고, 상기 화소들 중 상기 제1 표시 영역에 배치된 상기 화소들은 상기 제1 데이터 라인들을 통해 상기 제1 데이터 구동부에 연결되고, 상기 화소들 중 상기 제2 표시 영역에 배치된 상기 화소들은 상기 제2 데이터 라인들을 통해 상기 제2 데이터 구동부에 연결된다.Wherein the display panel includes a plurality of pixels connected to gate lines and first and second data lines, and the pixels among the pixels arranged in the first display area are connected to the first data lines through the first data lines, And the pixels arranged in the second display region among the pixels are connected to the second data driver through the second data lines.

상기 제1 및 제2 데이터 구동부들은 각각 복수의 연성 회로 기판들에 실장된 복수의 데이터 구동칩들을 포함하고, 상기 데이터 구동칩들은 상기 연성 회로 기판들에 의해 상기 제1 및 제2 회로 기판들과 상기 제2 방향에서 상기 표시 영역의 일측에 인접한 상기 비표시 영역에 연결된다.Wherein the first and second data drivers each include a plurality of data driving chips mounted on a plurality of flexible circuit boards and the data driving chips are connected to the first and second circuit boards by the flexible circuit boards, And is connected to the non-display area adjacent to one side of the display area in the second direction.

상기 제1 회로 기판은 상기 표시 패널을 구동하기 위한 영상 신호들 및 제어 신호들을 출력하는 타이밍 컨트롤러를 포함한다.The first circuit board includes a timing controller that outputs video signals and control signals for driving the display panel.

상기 영상 신호들 및 제어 신호는 상기 제1 회로 기판을 통해 상기 표시 패널에 제공되고, 상기 연결 부재와 상기 제2 회로 기판을 경유하여 상기 표시 패널에 제공된다.The video signals and the control signal are provided to the display panel through the first circuit board and provided to the display panel via the connecting member and the second circuit board.

상기 제1 회로 기판에 실장되는 전압 생성부를 더 포함한다.And a voltage generating unit mounted on the first circuit board.

상기 연결 부재는 상기 표시 패널보다 약한 탄성력 및 약한 강성을 갖는다.The connection member has a weaker elastic force and a weaker rigidity than the display panel.

본 발명의 다른 실시 예에 따른 표시 패널 어셈블리는 상기 제1 회로 기판 상에 실장되고, 상기 제1 데이터 구동부들에 영상 신호들 및 데이터 제어 신호를 출력하는 제1 타이밍 컨트롤러, 상기 제2 회로 기판 상에 실장되고, 상기 제1 데이터 구동부들에 영상 신호들 및 데이터 제어 신호를 출력하는 제2 타이밍 컨트롤러 및 상기 제1 및 제2 회로 기판들 중 어느 하나에 실장되는 전압 생성부를 포함한다.A display panel assembly according to another exemplary embodiment of the present invention includes a first timing controller mounted on the first circuit board and outputting video signals and a data control signal to the first data drivers, A second timing controller mounted on the first data driver and outputting video signals and a data control signal to the first data drivers, and a voltage generator mounted on the first and second circuit boards.

본 발명의 실시 예에 따른 표시 패널 어셈블리는 평판형 표시 패널의 오용을 방지할 수 있다.The display panel assembly according to the embodiment of the present invention can prevent misuse of the flat panel display panel.

도 1은 본 발명의 실시 예에 따른 표시 패널 어셈블리의 평면도이다.
도 2a 내지 도 2c는 도 1에 도시된 I-I'선의 단면도이다.
도 3a 내지 도 3c는 도 2a 내지 도 2c에 도시된 제1 및 제2 회로 기판에 외력이 작용하는 경우, I-I'선의 단면도이다.1 is a plan view of a display panel assembly according to an embodiment of the present invention.
2A to 2C are cross-sectional views taken along the line I-I 'shown in FIG.
3A to 3C are cross-sectional views taken along the line I-I 'when an external force acts on the first and second circuit boards shown in FIGS. 2A to 2C.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. To fully disclose the scope of the invention to a person skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between. "And / or" include each and every combination of one or more of the mentioned items.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. Like reference numerals refer to like elements throughout the specification.

비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements, components and / or sections, it is needless to say that these elements, components and / or sections are not limited by these terms. These terms are only used to distinguish one element, element or section from another element, element or section. Therefore, it goes without saying that the first element, the first element or the first section mentioned below may be the second element, the second element or the second section within the technical spirit of the present invention.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are generated according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 표시 패널 어셈블리의 평면도이다.1 is a plan view of a display panel assembly according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 표시 패널 어셈블리(100)는 표시 패널(110), 제1 및 제2 회로 기판들(120a, 120b), 연결 부재(CNT), 제1 및 제2 데이터 구동부들(130a, 130b) 및 게이트 구동부(140) 를 포함한다.Referring to FIG. 1, a display panel assembly 100 according to an embodiment of the present invention includes a display panel 110, first and second circuit boards 120a and 120b, a connecting member CNT, 2 data drivers 130a and 130b, and a gate driver 140. [

표시 패널(110)은 평판 형상을 갖는 평판형 표시 패널일 수 있다. 표시 패널(110)은 제1 방향(D1)으로 장변을 갖고, 제2 방향(D2)으로 단변을 갖는다. 제2 방향(D2)은 제1 방향(D1)과 교차되는 방향이다.The display panel 110 may be a flat display panel having a flat plate shape. The display panel 110 has a long side in the first direction D1 and a short side in the second direction D2. The second direction D2 is a direction intersecting the first direction D1.

표시 패널(110)의 평면상의 영역은 영상을 표시하는 복수의 화소들(PX1, PX2)이 배치된 표시 영역(DA1, DA2) 및 표시 영역을 둘러싸도록 배치되어 영상을 표시하지 않는 비표시 영역(NDA)을 포함할 수 있다.The area on the plane of the display panel 110 is divided into display areas DA1 and DA2 in which a plurality of pixels PX1 and PX2 for displaying an image are arranged and a non-display area NDA).

표시 영역(DA1, DA2)은 제1 방향(D1)으로 배열된 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함한다. 제2 표시 영역(DA2)은 제1 표시 영역(DA1)과 제1 방향(D1)에서 인접하게 배치된다.The display areas DA1 and DA2 include a first display area DA1 and a second display area DA2 arranged in a first direction D1. The second display area DA2 is disposed adjacent to the first display area DA1 in the first direction D1.

표시 패널(110)은 복수의 게이트 라인들(GL1~GLn), 게이트 라인들(GL1~GLn)과 절연되어 교차하는 복수의 제1 및 제2 데이터 라인들(DL1~DLm, DL1'~DLm') 및 복수의 제1 및 제2 화소들(PX1, PX2)을 포함한다. 이 때, n, m 및 m'은 0보다 큰 정수이다.The display panel 110 includes a plurality of first and second data lines DL1 to DLm and DL1 'to DLm' that are insulated from and intersect the plurality of gate lines GL1 to GLn and the gate lines GL1 to GLn, And a plurality of first and second pixels PX1 and PX2. In this case, n, m and m 'are integers larger than zero.

게이트 라인들(GL1~GLn) 및 제1 및 제2 데이터 라인들(DL1~DLm, DL1'~DLm')은 표시 패널(110)의 제1 및 제2 표시 영역들(DA1, DA2)에 배치된다. 구체적으로, 게이트 라인들(GL1~GLn)은 제1 방향(D1)으로 연장되고, 제2 방향(D2)으로 나열된다. 제1 및 제2 데이터 라인들(DL1~DLm, DL1'~DLm')은 제2 방향(D2)으로 연장되고, 제1 방향(D1)으로 나열된다. 제1 데이터 라인들(DL1~DLm)은 제1 표시 영역(DA1)에 배치되고, 제2 데이터 라인들(DL1'~DLm')은 제2 표시 영역(DA2)에 배치된다.The gate lines GL1 to GLn and the first and second data lines DL1 to DLm and DL1 'to DLm' are arranged in the first and second display areas DA1 and DA2 of the display panel 110 do. Specifically, the gate lines GL1 to GLn extend in the first direction D1 and are arranged in the second direction D2. The first and second data lines DL1 to DLm and DL1 'to DLm' extend in the second direction D2 and are arranged in the first direction D1. The first data lines DL1 to DLm are arranged in the first display area DA1 and the second data lines DL1 'to DLm' are arranged in the second display area DA2.

제1 및 제2 데이터 라인들(DL1~DLm, DL1'~DLm')은 제1 및 제2 데이터 구동부들(130a, 130b)에 연결되어 아날로그 형태의 데이터 전압들을 수신할 수 있다. 게이트 라인들(GL1~GLn)은 게이트 구동부(140)에 연결되어 순차적인 게이트 신호들을 수신할 수 있다.The first and second data lines DL1 to DLm and DL1 'to DLm' may be connected to the first and second data drivers 130a and 130b to receive analog data voltages. The gate lines GL1 to GLn may be connected to the gate driver 140 to receive sequential gate signals.

제1 및 제2 화소들(PX1, PX2)은 매트릭스 형태로 배열되어 제1 및 제2 표시 영역들(DA1, DA2)에 배치된다. The first and second pixels PX1 and PX2 are arranged in a matrix form and disposed in the first and second display areas DA1 and DA2.

구체적으로, 제1 화소들(PX1)은 제1 표시 영역(DA1) 상에서 서로 교차하는 게이트 라인들(GL1~GLn) 및 제1 데이터 라인들(DL1~DLm)에 의해 구획된 영역들에 배치된다. 따라서, 제1 화소들(PX1)은 n개의 행들 및 m개의 열들로 배열될 수 있다.Specifically, the first pixels PX1 are arranged in the regions partitioned by the gate lines GL1 to GLn and the first data lines DL1 to DLm intersecting with each other on the first display area DA1 . Thus, the first pixels PX1 may be arranged into n rows and m columns.

제2 화소들(PX2)은 제2 표시 영역(DA2) 상에서 서로 교차하는 게이트 라인들(GL1~GLn)이 제2 데이터 라인들(DL1'~DLm')에 의해 구획된 영역들에 배치된다. 따라서, 제2 화소들(PX2)은 n개의 행들 및 m'개의 열들로 배열될 수 있다.The second pixels PX2 are arranged in the regions partitioned by the second data lines DL1 'to DLm' in the gate lines GL1 to GLn crossing each other on the second display area DA2. Thus, the second pixels PX2 may be arranged into n rows and m 'columns.

제1 및 제2 회로 기판들(120a, 120b)은 제1 방향(D1)으로 장변으로 갖고, 제2 방향(D2)으로 단변을 갖는다. 제1 및 제2 회로 기판들(120a, 120b)은 제1 방향(D1)으로 연장된다. 제1 및 제2 회로 기판들(120a, 120b)은 서로 인접하게 배치된다. 구체적으로, 제1 및 제2 회로 기판들(120a, 120b)은 제1 및 제2 회로 기판들(120a, 120b)의 일 단변들이 서로 마주보도록 인접하게 배치될 수 있다.The first and second circuit boards 120a and 120b have long sides in the first direction D1 and short sides in the second direction D2. The first and second circuit boards 120a and 120b extend in a first direction D1. The first and second circuit boards 120a and 120b are disposed adjacent to each other. Specifically, the first and second circuit boards 120a and 120b may be disposed adjacent to each other such that the first and second circuit boards 120a and 120b have opposite ends facing each other.

제1 및 제2 회로 기판들(120a, 120b)은 표시 패널(110)의 어느 일 장변과 인접하게 배치된다. 제1 및 제2 회로 기판들(120a, 120b)의 장변들은 각각 표시 패널(110)의 장변보다 짧을 수 있다. The first and second circuit boards 120a and 120b are disposed adjacent to one long side of the display panel 110. [ The long sides of the first and second circuit boards 120a and 120b may be shorter than the long side of the display panel 110, respectively.

제1 회로 기판(120a)은 제1 표시 영역(DA1)과 대응되도록 배치되고, 제2 회로 기판(120b)은 제2 표시 영역(DA2)과 대응되도록 배치된다. 즉, 제1 회로 기판(120a)은 제1 방향(D1)에서 표시 패널(110)의 장변의 일측과 인접하게 배치되고, 제2 회로 기판(120b)은 제1 방향(D1)에서 표시 패널(110)의 장변의 타측과 인접하게 배치될 수 있다. The first circuit board 120a is arranged to correspond to the first display area DA1 and the second circuit board 120b is arranged to correspond to the second display area DA2. That is, the first circuit board 120a is disposed adjacent to one side of the long side of the display panel 110 in the first direction D1, and the second circuit board 120b is disposed adjacent to one side of the display panel 110 in the first direction D1. 110 adjacent to the other side of the long side.

제1 및 제2 회로 기판들(120a, 120b) 중 어느 하나는 타이밍 컨트롤러(121a) 및 전압 생성부(미도시)를 포함할 수 있다. 타이밍 컨트롤러(121a)는 집적 회로 칩의 형태로 제1 및 제2 회로 기판들(120a, 120b) 중 어느 하나에 실장될 수 있다. 도 1에서는 제1 회로 기판(120a) 상에 실장된 타이밍 컨트롤러(121a)가 도시되었다.Any one of the first and second circuit boards 120a and 120b may include a timing controller 121a and a voltage generator (not shown). The timing controller 121a may be mounted on one of the first and second circuit boards 120a and 120b in the form of an integrated circuit chip. In Fig. 1, a timing controller 121a mounted on the first circuit board 120a is shown.

제1 및 제2 데이터 구동부들(130a, 130b)은 각각 복수의 제1 데이터 구동칩들(131a) 및 복수의 제2 데이터 구동칩들(131b)을 포함한다. 구체적으로, 제1 데이터 구동부(130a)는 제1 데이터 구동칩들(131a)을 포함하고, 제2 데이터 구동부(130b)는 제2 데이터 구동칩들(131b)을 포함한다. The first and second data drivers 130a and 130b include a plurality of first data driving chips 131a and a plurality of second data driving chips 131b, respectively. Specifically, the first data driver 130a includes first data driving chips 131a, and the second data driver 130b includes second data driving chips 131b.

표시 패널 어셈블리(100)는 복수의 제1 연성회로 기판들(FPCB1) 및 복수의 제2 연성회로 기판들(FPCB2)을 더 포함한다. 제1 및 제2 연성회로 기판들(FPCB1, FPCB2)은 가요성을 갖는다.The display panel assembly 100 further includes a plurality of first flexible circuit boards (FPCB1) and a plurality of second flexible printed circuit boards (FPCB2). The first and second flexible printed circuit boards FPCB1 and FPCB2 are flexible.

제1 및 제2 데이터 구동칩들(131a, 131b)은 각각 제1 및 제2 연성회로 기판들(FPCB1, FPCB2) 상에 실장되어 제1 및 제2 회로 기판들(120a, 120b) 및 표시 패널(110)과 연결된다. The first and second data driving chips 131a and 131b are mounted on the first and second FPCBs FPCB1 and FPCB2 to form the first and second circuit boards 120a and 120b, (110).

구체적으로, 제1 데이터 구동칩들(131a)은 제1 연성회로 기판들(FPCB1) 상에 실장되어 제1 회로 기판(120a)과 제1 표시 영역(DA1)의 상측에 인접한 비표시 영역(NDA)의 표시 패널(110)에 연결된다.Specifically, the first data driving chips 131a are mounted on the first flexible printed circuit boards FPCB1 to form the first circuit board 120a and the non-display area NDA adjacent to the upper side of the first display area DA1 Of the display panel 110 of the display device.

제2 데이터 구동칩들(131b)은 제2 연성회로 기판들(FPCB2) 상에 실장되어 제2 회로 기판(120b)과 제2 표시 영역(DA2)의 상측에 인접한 비표시 영역(NDA)의 표시 패널(110)에 연결된다.The second data driving chips 131b are mounted on the second flexible printed circuit boards FPCB2 to display the non-display area NDA adjacent to the upper side of the second circuit board 120b and the second display area DA2 Lt; / RTI >

제1 및 제2 데이터 구동부들(130a, 130b)은 타이밍 컨트롤러(121a)로부터 영상 신호들 및 데이터 제어 신호를 제공받는다. 제1 및 제2 데이터 구동부들(130a, 130b)은 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성한다. The first and second data drivers 130a and 130b are supplied with video signals and a data control signal from the timing controller 121a. The first and second data drivers 130a and 130b generate analog data voltages corresponding to the video signals in response to the data control signal.

제1 및 제2 데이터 구동부들(130a, 130b)은 제1 및 제2 데이터 라인들(DL1~DLm, DL1'~DLm')을 통해 데이터 전압들을 제1 및 제2 화소들(PX1, PX2)에 제공한다. 구체적으로, 제1 데이터 구동부(130a)는 제1 데이터 라인들(DL1~DLm)을 통해 데이터 전압들을 제1 화소들(PX1)에 제공한다. 제2 데이터 구동부(130b)는 제2 데이터 라인들(DL1'~DLm')을 통해 데이터 전압들을 제2 화소들(PX2)에 제공한다.The first and second data drivers 130a and 130b supply the data voltages to the first and second pixels PX1 and PX2 through the first and second data lines DL1 to DLm and DL1 'to DLm' . Specifically, the first data driver 130a provides the data voltages to the first pixels PX1 through the first data lines DL1 to DLm. The second data driver 130b provides the data voltages to the second pixels PX2 through the second data lines DL1 'to DLm'.

게이트 구동부(140)는 타이밍 컨트롤러(121a)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성할 수 있다. The gate driver 140 may generate gate signals in response to the gate control signal provided from the timing controller 121a.

게이트 구동부(140)는 제1 방향(D1)에서 표시 패널(110)의 일측에 배치된 비표시 영역(NDA)에 배치된다. 게이트 구동부(140)는 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Silicon TFT Gate driver circuit) 형태로 표시 패널(110)에 실장될 수 있다. The gate driver 140 is disposed in the non-display area NDA disposed on one side of the display panel 110 in the first direction D1. The gate driver 140 may be mounted on the display panel 110 in the form of an amorphous silicon TFT gate driver circuit (ASG) or an oxide silicon TFT gate driver circuit (OSG).

그러나, 이에 한정되지 않고, 게이트 구동부(140)는 복수의 구동 칩들로 형성되고 가요성 인쇄 회로 기판상에 실장되어 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 표시 패널(110)에 연결될 수 있다.However, the present invention is not limited thereto, and the gate driver 140 may be formed of a plurality of driving chips, mounted on a flexible printed circuit board, and connected to the display panel 110 in a tape carrier package (TCP) .

연결 부재(CNT)는 제1 회로 기판(120a)과 제2 회로 기판(120b)을 연결한다. 구체적으로, 연결 부재(CNT)는 제1 방향(D1)에서 서로 인접하게 배치된 제1 회로 기판(120a)의 일측과 제2 회로 기판(120b)의 일측을 연결한다. 연결 부재(CNT)는 도전성 부재 및 금속 배선들을 포함할 수 있다. 연결 부재(CNT)에 의하여 제1 및 제2 회로 기판들(120a, 120b)이 전기적으로 도통될 수 있다. The connecting member CNT connects the first circuit board 120a and the second circuit board 120b. Specifically, the connecting members CNT connect one side of the first circuit board 120a and the other side of the second circuit board 120b, which are disposed adjacent to each other in the first direction D1. The connecting member (CNT) may include a conductive member and metal wires. The first and second circuit boards 120a and 120b can be electrically conducted by the connecting member CNT.

즉, 타이밍 컨트롤러(121a)에서 생성된 영상 신호들 및 데이터 제어 신호들 및 전압 생성부(미도시)에서 생성된 각종 전압들은 연결 부재(CNT)의 도전성 부재 또는 금속 배선들을 통하여 제2 회로 기판(120b)에 전달된다. 전달된 제어 신호, 영상 신호 및 각종 전압들은 제2 회로 기판(120b)를 경유하여 제2 데이터 구동부(130b)에 제공될 수 있다.That is, the video signals and data control signals generated by the timing controller 121a and various voltages generated by the voltage generator (not shown) are electrically connected to the second circuit board (not shown) through conductive members or metal wires of the connection member 120b. The transferred control signals, video signals, and various voltages may be provided to the second data driver 130b via the second circuit board 120b.

연결 부재(CNT)는 표시 패널(110)보다 약한 탄성력 및 약한 강성을 갖는다. 따라서, 평판 표시 패널(110)이 제1 방향(D1)에서 소정의 곡률을 갖도록 평판 표시 패널(110)에 소정의 외력이 가해질 경우, 연결 부재(CNT)는 표시 패널(110)과 같이 휘어지지 않고 끊어지거나 제1 및 제2 회로 기판들(120a, 120b)로부터 분리될 수 있다. 이하 도 3a 내지 도 3c에서 연결 부재(CNT)의 파손에 관하여 보다 상세히 설명된다.The connection member CNT has a weaker elastic force and a weaker rigidity than the display panel 110. [ When a predetermined external force is applied to the flat panel display panel 110 such that the flat panel display panel 110 has a predetermined curvature in the first direction D1, the connection member CNT is bent like the display panel 110 And can be disconnected or separated from the first and second circuit boards 120a and 120b. Hereinafter, breakage of the connecting member (CNT) in Figs. 3A to 3C will be described in more detail.

도 2a 내지 도 2c는 도 1에 도시된 I-I'선의 단면도이다.2A to 2C are cross-sectional views taken along the line I-I 'shown in FIG.

도 2a 내지 도 2c를 참조하면, 연결 부재(CNT)는 서로 이격되도록 배치된 제1 및 제2 회로 기판들(120a, 120b)을 연결한다. 구체적으로, 연결 부재(CNT)는 제1 방향(D1)에서 서로 인접하게 배치된 제1 회로 기판(120a)의 일측과 제2 회로 기판(120b)의 일측을 연결한다.Referring to FIGS. 2A to 2C, the connecting members CNT connect the first and second circuit boards 120a and 120b to be spaced apart from each other. Specifically, the connecting members CNT connect one side of the first circuit board 120a and the other side of the second circuit board 120b, which are disposed adjacent to each other in the first direction D1.

연결 부재(CNT)는 여러 가지 형태로 제1 회로 기판(120a) 및 제2 회로 기판(120b)를 연결할 수 있다. The connecting member CNT may connect the first circuit board 120a and the second circuit board 120b in various forms.

예시적으로 도 2a에 도시된 바와 같이, 연결 부재(CNT)는 제1 방향(D1)에서 제1 회로 기판(120a)의 일측의 상면과 접촉되고, 제1 회로 기판(120a)의 일측과 마주보는 제2 회로 기판(120b)의 일측의 상면과 접촉될 수 있다.2A, the connecting member CNT is in contact with the upper surface of one side of the first circuit board 120a in the first direction D1, May be in contact with the upper surface of one side of the second circuit board 120b.

도 2b에 도시된 바와 같이, 연결 부재(CNT)는 제1 방향(D1)에서 제1 회로 기판(120a)의 일측의 하면과 접촉되고, 제1 회로 기판(120a)의 일측과 마주보는 제2 회로 기판(120b)의 일측의 상면과 접촉될 수 있다. 그러나, 이에 한정되지 않고, 연결 부재(CNT)는 제1 회로 기판(120a)의 일측의 상면과 접촉되고, 제1 회로 기판(120a)의 일측과 마주보는 제2 회로 기판(120b)의 일측의 하면과 접촉될 수 있다.2B, the connecting member CNT is in contact with the lower surface of one side of the first circuit board 120a in the first direction D1, and contacts the second side of the first circuit board 120a facing the one side of the first circuit board 120a. And may be in contact with the upper surface of one side of the circuit board 120b. However, the present invention is not limited thereto, and the connecting member CNT may contact the upper surface of one side of the first circuit board 120a, and may be provided on one side of the second circuit board 120b facing one side of the first circuit board 120a Can be brought into contact with the lower surface.

도 2c에 도시된 바와 같이, 연결 부재(CNT)는 제1 방향(D1)에서 제1 회로 기판(120a)의 일측의 하면과 접촉되고, 제1 회로 기판(120a)의 일측과 마주보는 제2 회로 기판(120b)의 일측 하면과 접촉될 수 있다.2C, the connecting member CNT is in contact with a lower surface of one side of the first circuit board 120a in the first direction D1, and a second side of the second circuit board 120a facing the other side of the first circuit board 120a. And can be brought into contact with a lower surface of the circuit board 120b.

도 3a 내지 도 3c는 도 2a 내지 도 2c에 도시된 제1 및 제2 회로 기판에 외력이 작용하는 경우, I-I'선의 단면도이다.3A to 3C are cross-sectional views taken along the line I-I 'when an external force acts on the first and second circuit boards shown in FIGS. 2A to 2C.

도 3a 내지 도 3c를 참조하면, 평판 표시 패널(110)이 제1 방향(D1)으로 소정의 곡률을 갖도록 연결 부재(CNT)에 벤딩되는 외력이 가해질 경우, 제1 회로 기판(120a) 및 제2 회로 기판(120b)의 연결이 끊어질 수 있다. 즉, 연결 부재(CNT)가 휘어지지 않고 파손되어 끊어지거나 제1 및 제2 회로 기판(120a, 120b)로부터 분리될 수 있다.3A to 3C, when an external force is applied to the connection member CNT so that the flat panel display panel 110 has a predetermined curvature in the first direction D1, the first circuit board 120a and the second circuit board 120b 2 circuit board 120b may be disconnected. That is, the connecting member CNT can be broken without being bent and broken or separated from the first and second circuit boards 120a and 120b.

예시적으로 도 3a에 도시된 바와 같이, 연결 부재(CNT)에 벤딩되는 외력이 가해질 경우, 연결 부재(CNT)의 가운데 부분이 끊어질 수 있다. 그러나 이에 한정되지 않고, 연결 부재(CNT)의 다양한 부분들이 끊어질 수 있다. 연결 부재(CNT)가 끊어지는 경우, 제1 회로 기판(120a) 및 제2 회로 기판(120b)이 서로 전기적으로 단선될 수 있다.3A, when an external force is applied to the connecting member CNT, the middle portion of the connecting member CNT may be broken. However, the present invention is not limited to this, and various parts of the connecting member CNT may be broken. When the connecting member CNT is broken, the first circuit board 120a and the second circuit board 120b may be electrically disconnected from each other.

또한, 연결 부재(CNT)에 벤딩되는 외력이 가해질 경우, 연결 부재(CNT)가 제1 회로 기판(120a) 또는 제2 회로 기판(120b)으로부터 분리될 수 있다. 연결 부재(CNT)가 제1 회로 기판(120a) 또는 제2 회로 기판(120b)으로부터 분리되는 경우, 제1 회로 기판(120a) 및 제2 회로 기판(120b)이 서로 단선될 수 있다.In addition, when an external force to bend the connecting member CNT is applied, the connecting member CNT can be separated from the first circuit board 120a or the second circuit board 120b. When the connecting member CNT is separated from the first circuit board 120a or the second circuit board 120b, the first circuit board 120a and the second circuit board 120b may be disconnected from each other.

예시적으로, 도 3b에 도시된 바와 같이, 제1 회로 기판(120a)의 하면의 일측 및 제2 회로 기판(120b) 상면의 일측에 접촉되어있던 연결 부재(CNT)가 제1 회로 기판(120a)으로부터 분리될 수 있다.3B, a connecting member CNT, which is in contact with one side of the lower surface of the first circuit board 120a and one side of the upper surface of the second circuit board 120b, is connected to the first circuit board 120a ). ≪ / RTI >

도 3c에 도시된 바와 같이, 제1 회로 기판(120a)의 하면의 일측 및 제2 회로 기판(120b) 하면의 일측에 접촉되어있던 연결 부재(CNT)가 제2 회로 기판(120b)으로부터 분리될 수 있다.The connection member CNT which is in contact with one side of the lower surface of the first circuit board 120a and one side of the lower surface of the second circuit board 120b is separated from the second circuit board 120b as shown in FIG. .

제1 회로 기판(120a) 및 제2 회로 기판(120b)이 서로 단선되는 경우, 제1 회로 기판(120a)에 배치된 타이밍 컨트롤러(121a)로부터 제2 회로 기판(120b)에 영상 신호들, 데이터 제어 신호들 및 각종 전압들이 제공되지 않는다. 따라서, 제2 표시 영역(DA2)에 영상이 표시되지 않을 수 있다.When the first circuit board 120a and the second circuit board 120b are disconnected from each other, the timing signals from the timing controller 121a disposed on the first circuit board 120a to the second circuit board 120b, Control signals and various voltages are not provided. Therefore, the image may not be displayed in the second display area DA2.

본 발명의 실시 예에서, 제1 및 제2 회로 기판들(120a, 120b)은 표시 패널(110)보다 약한 탄성력 및 강성을 갖는 연결 부재(CNT)로 연결된다. 따라서, 표시 패널(110)을 휘기 위하여 표시 패널(110)에 외력이 인가될 경우, 연결 부재(CNT)가 파손되어 끊어지거나, 제1 및 제2 회로 기판들(120a, 120b)로부터 분리될 수 있다.In the embodiment of the present invention, the first and second circuit boards 120a and 120b are connected to each other by a connection member (CNT) having a weaker elastic force and rigidity than the display panel 110. Therefore, when an external force is applied to the display panel 110 to bend the display panel 110, the connecting member CNT may be broken and broken or may be separated from the first and second circuit boards 120a and 120b have.

이러한 경우, 제1 회로 기판(120a)과 제2 회로 기판(120b)이 전기적으로 단선되어 표시 패널이 정상적으로 구동되지 않는다. 즉, 평판 표시 패널(110)이 곡면 표시 패널로 사용될 경우, 표시 패널 어셈블리(100)가 동작하지 않는다. 그 결과, 평판형 표시 패널 어셈블리(100)가 곡면형 표시 장치에 사용되는 것을 방지할 수 있다.In this case, the first circuit board 120a and the second circuit board 120b are electrically disconnected and the display panel is not normally driven. That is, when the flat panel display panel 110 is used as a curved display panel, the display panel assembly 100 does not operate. As a result, it is possible to prevent the flat display panel assembly 100 from being used in the curved display device.

결과적으로, 본 발명의 실시 예에 따른 표시 패널 어셈블리(100)는 평판형 표시 패널(110)의 오용을 방지할 수 있다.As a result, the display panel assembly 100 according to the embodiment of the present invention can prevent misuse of the flat panel display panel 110.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. It will be possible. In addition, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, and all technical ideas which fall within the scope of the following claims and equivalents thereof should be interpreted as being included in the scope of the present invention .

100: 표시 패널 어셈블리 110: 표시 패널
120a: 제1 회로 기판 120b: 제2 회로 기판
121: 제1 타이밍 컨트롤러 130a: 제1 데이터 구동부
130b: 제2 데이터 구동부 131a: 제1 데이터 구동칩
131b: 제2 데이터 구동칩 FPCB1: 제1 연성회로 기판
FPCB2: 제2 연성회로 기판 D1: 제1 방향
D2: 제2 방향 CNT: 연결 부재100: display panel assembly 110: display panel
120a: first circuit board 120b: second circuit board
121: first timing controller 130a: first data driver
130b: second data driver 131a: first data driver chip
131b: second data driving chip FPCB1: first flexible circuit board
FPCB2: second flexible printed circuit board D1: first direction
D2: second direction CNT: connecting member

Claims (12)

평판 형상을 갖는 표시 패널;
상기 표시 패널의 일 변과 연결되는 제1 및 제2 회로 기판들; 및
상기 제1 및 제2 회로 기판들 사이에 배치되고, 상기 제1 및 제2 회로 기판들을 전기적으로 연결하는 연결 부재를 포함하고,
외력에 의하여 상기 표시 패널의 형상이 곡면으로 변경될 시, 상기 연결 부재는 끊어지거나 상기 제1 및 제2 회로 기판들로부터 분리되는 표시 패널 어셈블리.A display panel having a flat plate shape;
First and second circuit boards connected to one side of the display panel; And
And a connecting member disposed between the first and second circuit boards and electrically connecting the first and second circuit boards,
Wherein when the shape of the display panel is changed to a curved surface by an external force, the connecting member is broken or separated from the first and second circuit boards. 제 1 항에 있어서,
상기 표시 패널은 제1 방향으로 장변을 갖고, 상기 제1 방향과 교차되는 제2 방향으로 단변을 갖는 표시 패널 어셈블리.The method according to claim 1,
Wherein the display panel has a long side in a first direction and a short side in a second direction that intersects with the first direction. 제 2 항에 있어서,
상기 표시 패널의 평면상의 영역은,
영상을 표시하는 표시 영역; 및
상기 표시 영역을 둘러싸도록 배치되어 영상을 표시하지 않는 비표시 영역을 포함하고,
상기 제1 및 제2 회로 기판들은 상기 제2 방향에서 상기 표시 패널의 일측에 배치된 상기 비표시 영역에 연결되는 표시 패널 어셈블리.3. The method of claim 2,
Wherein the area on the plane of the display panel
A display area for displaying an image; And
And a non-display area arranged to surround the display area and not displaying an image,
Wherein the first and second circuit boards are connected to the non-display area disposed on one side of the display panel in the second direction. 제 3 항에 있어서,
상기 표시 영역은
상기 제1 방향으로 배열된 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널 어셈블리.The method of claim 3,
The display area
A first display area and a second display area arranged in the first direction. 제 4 항에 있어서,
상기 제1 회로 기판과 상기 제2 방향에서 상기 제1 표시 영역의 일측에 인접한 상기 비표시 영역에 연결되는 제1 데이터 구동부; 및
상기 제2 회로 기판과 상기 제2 방향에서 상기 제2 표시 영역의 일측에 인접한 상기 비표시 영역에 연결되는 제2 데이터 구동부를 더 포함하는 표시 패널 어셈블리.5. The method of claim 4,
A first data driver connected to the first circuit board and the non-display area adjacent to one side of the first display area in the second direction; And
And a second data driver connected to the second circuit board and the non-display area adjacent to one side of the second display area in the second direction. 제 5 항에 있어서,
상기 표시 패널은 게이트 라인들 및 제1 및 제2 데이터 라인들에 연결된 복수의 화소들을 포함하고,
상기 화소들 중 상기 제1 표시 영역에 배치된 상기 화소들은 상기 제1 데이터 라인들을 통해 상기 제1 데이터 구동부에 연결되고, 상기 화소들 중 상기 제2 표시 영역에 배치된 상기 화소들은 상기 제2 데이터 라인들을 통해 상기 제2 데이터 구동부에 연결되는 표시 패널 어셈블리.6. The method of claim 5,
Wherein the display panel includes a plurality of pixels connected to the gate lines and the first and second data lines,
The pixels arranged in the first display area are connected to the first data driver through the first data lines and the pixels arranged in the second display area among the pixels are connected to the second data Wherein the second data driver is connected to the second data driver via lines. 제 6 항에 있어서,
상기 제1 및 제2 데이터 구동부들은 각각 복수의 연성 회로 기판들에 실장된 복수의 데이터 구동칩들을 포함하고,
상기 데이터 구동칩들은 상기 연성 회로 기판들에 의해 상기 제1 및 제2 회로 기판들과 상기 제2 방향에서 상기 표시 영역의 일측에 인접한 상기 비표시 영역에 연결되는 표시 장치.The method according to claim 6,
Wherein the first and second data drivers include a plurality of data driving chips mounted on a plurality of flexible circuit boards, respectively,
And the data driving chips are connected to the non-display area adjacent to one side of the display area in the second direction with the first and second circuit boards by the flexible circuit boards. 제 1 항에 있어서,
상기 제1 회로 기판은 상기 표시 패널을 구동하기 위한 영상 신호들 및 제어 신호들을 출력하는 타이밍 컨트롤러를 포함하는 표시 패널 어셈블리.The method according to claim 1,
Wherein the first circuit substrate includes a timing controller for outputting image signals and control signals for driving the display panel. 제 8 항에 있어서,
상기 영상 신호들 및 제어 신호는 상기 제1 회로 기판을 통해 상기 표시 패널에 제공되고, 상기 연결 부재와 상기 제2 회로 기판을 경유하여 상기 표시 패널에 제공되는 표시 패널 어셈블리.9. The method of claim 8,
Wherein the video signals and the control signal are provided to the display panel through the first circuit board and are provided to the display panel via the connection member and the second circuit board. 제 8 항에 있어서,
상기 제1 회로 기판에 실장되는 전압 생성부를 더 포함하는 표시 패널 어셈블리.9. The method of claim 8,
And a voltage generation unit mounted on the first circuit board. 제 8 항에 있어서,
상기 연결 부재는 상기 표시 패널보다 약한 탄성력 및 약한 강성을 갖는 표시 패널 어셈블리.9. The method of claim 8,
Wherein the connection member has a weaker elastic force and a weaker rigidity than the display panel. 제 1 항에 있어서,
상기 제1 회로 기판 상에 실장되고, 상기 제1 데이터 구동부들에 영상 신호들 및 데이터 제어 신호를 출력하는 제1 타이밍 컨트롤러;
상기 제2 회로 기판 상에 실장되고, 상기 제1 데이터 구동부들에 영상 신호들 및 데이터 제어 신호를 출력하는 제2 타이밍 컨트롤러; 및
상기 제1 및 제2 회로 기판들 중 어느 하나에 실장되는 전압 생성부를 포함하는 표시 패널 어셈블리.The method according to claim 1,
A first timing controller mounted on the first circuit board and outputting video signals and a data control signal to the first data drivers;
A second timing controller mounted on the second circuit board and outputting video signals and a data control signal to the first data drivers; And
And a voltage generator mounted on one of the first and second circuit boards.
KR1020150025357A 2015-02-23 2015-02-23 Display panel assembly KR102353801B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150025357A KR102353801B1 (en) 2015-02-23 2015-02-23 Display panel assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025357A KR102353801B1 (en) 2015-02-23 2015-02-23 Display panel assembly

Publications (2)

Publication Number Publication Date
KR20160103241A true KR20160103241A (en) 2016-09-01
KR102353801B1 KR102353801B1 (en) 2022-01-21

Family

ID=56942445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025357A KR102353801B1 (en) 2015-02-23 2015-02-23 Display panel assembly

Country Status (1)

Country Link
KR (1) KR102353801B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073351A (en) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 Foldable display device
CN109192077A (en) * 2018-11-07 2019-01-11 深圳秋田微电子股份有限公司 The production method of flexible liquid crystal device
US10595408B2 (en) 2016-11-25 2020-03-17 Samsung Display Co., Ltd. Display device coupled to circuit board with coupling film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010313A (en) * 2000-07-29 2002-02-04 윤종용 Liquid crystal display
JP2003315820A (en) * 2002-04-26 2003-11-06 Optrex Corp Liquid crystal display device
KR20100040063A (en) * 2008-10-09 2010-04-19 엘지디스플레이 주식회사 Flexible printed circuit board and organic light emitting display using the same
KR20120060310A (en) * 2010-12-02 2012-06-12 삼성전자주식회사 Display panel and display apparatus having the same
KR20140063141A (en) * 2012-11-16 2014-05-27 엘지디스플레이 주식회사 Display device including log line

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010313A (en) * 2000-07-29 2002-02-04 윤종용 Liquid crystal display
JP2003315820A (en) * 2002-04-26 2003-11-06 Optrex Corp Liquid crystal display device
KR20100040063A (en) * 2008-10-09 2010-04-19 엘지디스플레이 주식회사 Flexible printed circuit board and organic light emitting display using the same
KR20120060310A (en) * 2010-12-02 2012-06-12 삼성전자주식회사 Display panel and display apparatus having the same
KR20140063141A (en) * 2012-11-16 2014-05-27 엘지디스플레이 주식회사 Display device including log line

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10595408B2 (en) 2016-11-25 2020-03-17 Samsung Display Co., Ltd. Display device coupled to circuit board with coupling film
US10917969B2 (en) 2016-11-25 2021-02-09 Samsung Display Co., Ltd. Display device coupled to circuit board with coupling film
US11533808B2 (en) 2016-11-25 2022-12-20 Samsung Display Co., Ltd. Display device coupled to circuit board with coupling film
US11924969B2 (en) 2016-11-25 2024-03-05 Samsung Display Co., Ltd. Display device coupled to circuit board with coupling film
KR20180073351A (en) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 Foldable display device
CN109192077A (en) * 2018-11-07 2019-01-11 深圳秋田微电子股份有限公司 The production method of flexible liquid crystal device
CN109192077B (en) * 2018-11-07 2019-09-03 深圳秋田微电子股份有限公司 The production method of flexible liquid crystal device

Also Published As

Publication number Publication date
KR102353801B1 (en) 2022-01-21

Similar Documents

Publication Publication Date Title
US10510280B2 (en) Display panel and display apparatus having the same
US10424228B2 (en) Array substrate having different display areas, electronic paper display panel and driving method thereof
CN113342201B (en) Testing method of embedded touch display device
CN110221462B (en) Display panel, driver and flexible circuit board
KR102414074B1 (en) Curved display apparatus and method of manufacturing the same
US20150138474A1 (en) Liquid crystal display with ultra-narrow frame and cof packaging structure of driving circuit thereof
KR102458382B1 (en) Display apparatus and method of manufacturing the same
US9423660B2 (en) Display panel
US20180166037A1 (en) Display apparatus having a small bezel
KR20160096739A (en) Display device
KR20160052922A (en) Display device
CN111142295A (en) Display device
KR102608434B1 (en) Display device
KR20160103241A (en) Display panel assembly
CN109085948B (en) Array substrate, display panel and display device
US10049611B2 (en) Display apparatus
KR20220087190A (en) Display apparatus
JP2009180904A (en) Display, and driver ic used therefor
KR102081129B1 (en) Liquid Crystal Display Device
KR20100070270A (en) Display device
KR20170080282A (en) Display device
CN210428006U (en) Display panel, driver and flexible circuit board
KR20210027615A (en) Display device and manufacturing method thereof
US20150109236A1 (en) Touch display panel
US20240162214A1 (en) Active matrix device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant