KR20160097561A - Plasma etching apparatus including a direct-current blocking circuit - Google Patents

Plasma etching apparatus including a direct-current blocking circuit Download PDF

Info

Publication number
KR20160097561A
KR20160097561A KR1020150019372A KR20150019372A KR20160097561A KR 20160097561 A KR20160097561 A KR 20160097561A KR 1020150019372 A KR1020150019372 A KR 1020150019372A KR 20150019372 A KR20150019372 A KR 20150019372A KR 20160097561 A KR20160097561 A KR 20160097561A
Authority
KR
South Korea
Prior art keywords
power
heater
blocking
power source
capacitor
Prior art date
Application number
KR1020150019372A
Other languages
Korean (ko)
Other versions
KR101686627B1 (en
Inventor
이인규
Original Assignee
이인규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이인규 filed Critical 이인규
Priority to KR1020150019372A priority Critical patent/KR101686627B1/en
Publication of KR20160097561A publication Critical patent/KR20160097561A/en
Application granted granted Critical
Publication of KR101686627B1 publication Critical patent/KR101686627B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

The present invention is to provide a plasma etching apparatus which etches a thin film of a substrate using plasma. The plasma etching apparatus comprises: an upper electrode positioned on an upper side of a chamber and receiving source power for plasma generation; a lower electrode positioned on a lower side of the chamber and receiving bias power including a square wave; a heater positioned on the lower electrode, converting electrical energy supplied from a power source into heat energy, and supplying the heat energy to the substrate; and a direct current blocking circuit positioned on a power path between the power source and the heater, and blocking a part of all of direct current components of electric power induced to the heater by the bias power.

Description

직류차단회로를 포함하는 플라즈마 식각장치{PLASMA ETCHING APPARATUS INCLUDING A DIRECT-CURRENT BLOCKING CIRCUIT}TECHNICAL FIELD [0001] The present invention relates to a plasma etching apparatus including a DC cut-

본 발명은 플라즈마 식각장치에 관한 것이다.The present invention relates to a plasma etching apparatus.

반도체 집적회로 공정에서는 패턴을 형성하기 위한 식각(etching) 공정이 적용되는데, 이러한 식각 공정으로는 가스나 플라즈마, 이온 빔 등을 이용하는 건식각 방법이 있고, 화학약품을 사용하는 습식각 방법이 있다. 습식각 방법은 미세 공정에서의 일정한 한계를 가지고 있기 때문에 최근에는 건식각 방법이 주로 사용되고 있다.In the semiconductor integrated circuit process, an etching process for forming a pattern is applied. The etching process includes a dry etching process using a gas, a plasma, and an ion beam, and a wet etching process using a chemical. Since the wet etching method has a certain limit in the microfabrication process, the dry etching process is mainly used.

도 1은 플라즈마를 이용하는 건식각 장치의 구성도이다.1 is a configuration diagram of a dry etching apparatus using plasma.

도 1을 참조하면, 건식각 장치(10)는 식각공정이 진행되는 공간을 제공하는 챔버(11)를 포함하고 있고, 챔버(11) 내에는 상부전극(14), 하부전극(16), 가스주입구(28) 및 가스배출구(29)가 위치한다.Referring to FIG. 1, the dry etching apparatus 10 includes a chamber 11 for providing a space in which an etching process is performed. In the chamber 11, an upper electrode 14, a lower electrode 16, An inlet 28 and a gas outlet 29 are located.

가스주입구(28)를 통해 공급된 가스는 상부전극(14)과 하부전극(16)에 형성되는 RF(radio frequency) 전력에 의해 플라즈마 상태로 여기되는데, 이러한 플라즈마를 이용하여 웨이퍼(W)-기판-을 식각처리하는 것이 일반적인 플라즈마 식각공정이다.The gas supplied through the gas injection port 28 is excited into a plasma state by radio frequency (RF) power formed in the upper electrode 14 and the lower electrode 16, - is a general plasma etching process.

건식각 장치(10)는 상부전극(14)과 하부전극(16)에 RF 전력을 형성하기 위해 상부전극(14)으로 소스파워를 공급하고 하부전극(16)으로 바이어스파워를 공급한다. 이를 위해, 건식각 장치(10)는 상부전극(14)으로 소스파워를 공급하는 제1RF공급기(18) 및 하부전극(16)으로 바이어스파워를 공급하는 제2RF공급기(24)를 포함한다. 또한, 건식각 장치(10)는 최대전력으로 소스파워 및 바이어스파워를 상부전극(14)과 하부전극(16)으로 전달하기 위한 제1RF정합기(20), 제1RF전달기(22), 제2RF정합기(26) 등을 포함할 수 있다.The gun etch apparatus 10 supplies the source power to the upper electrode 14 and the bias power to the lower electrode 16 to form RF power on the upper electrode 14 and the lower electrode 16. The gun etcher 10 includes a first RF feeder 18 for supplying source power to the upper electrode 14 and a second RF feeder 24 for supplying bias power to the lower electrode 16. [ The gun etcher 10 includes a first RF matcher 20 for transmitting source power and bias power to the upper electrode 14 and the lower electrode 16 at maximum power, a first RF transmitter 22, 2 RF matching unit 26, and the like.

계속해서 도 1을 참조하면, 건식각 장치(10)는 하부전극(16)과 웨이퍼(W) 사이에 히터(30)를 더 포함하고 있다. 히터(30)는 열선을 포함하고 있으면서 케이블(32)을 통해 전력원(12)으로부터 공급되는 전기에너지를 열에너지로 변환하여 웨이퍼(W)로 공급한다.1, the dry etching apparatus 10 further includes a heater 30 between the lower electrode 16 and the wafer W. As shown in FIG. The heater 30 converts electric energy supplied from the power source 12 through the cable 32 into heat energy while supplying heat to the wafer W while it includes a heat ray.

한편, 히터(30)는 접촉을 통해 웨이퍼(W)로 열을 전달하기 때문에 하부전극(16)과 웨이퍼(W) 사이에 위치하게 되는데, 이에 따라 하부전극(16)의 RF전력 중 일부가 히터(30)로 유기되는 문제가 발생한다.The heater 30 is positioned between the lower electrode 16 and the wafer W because heat is transmitted to the wafer W through the contact so that part of the RF power of the lower electrode 16 is heated by the heater (30).

RF전력 중 일부가 히터(30)로 유기되면 식각효율이 떨어질 뿐만 아니라 전력원(12) 쪽으로 전자파 노이즈를 전달하는 문제가 발생한다.If a part of the RF power is induced to the heater 30, the etching efficiency is lowered and the electromagnetic noise is transmitted to the power source 12.

이러한 배경에서, 본 발명의 목적은, 일 측면에서, 플라즈마 식각공정에서 RF전력이 히터로 유실되는 것을 방지하는 기술을 제공하는 것이다.In view of the foregoing, an object of the present invention is, in one aspect, to provide a technique for preventing RF power from being lost to a heater in a plasma etching process.

본 발명의 목적은, 다른 측면에서, 플라즈마 식각공정에서 바이어스용으로 사용될 수 있는 직류성분이 포함된 펄스형 전압원의 전력이 히터로 유실되는 것을 방지하는 기술을 제공하는 것이다.An object of the present invention is, in another aspect, to provide a technique for preventing power of a pulsed voltage source including a DC component that can be used for bias in a plasma etching process from being lost to a heater.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 플라즈마를 이용하여 기판의 박막을 식각하는 플라즈마 식각장치에 있어서, 챔버의 상측에 위치하며 상기 플라즈마 생성을 위한 소스파워가 전달되는 상부전극; 상기 챔버의 하측에 위치하며 구형파를 포함하는 바이어스파워가 전달되는 하부전극; 상기 하부전극 상에 위치하며 전력원으로부터 공급되는 전기에너지를 열에너지로 변환하여 상기 기판으로 공급하는 히터; 및 상기 전력원과 상기 히터 사이의 전력경로에 위치하고 상기 바이어스파워에 의해 상기 히터로 유기되는 전력의 직류성분 중 일부 혹은 전부를 차단하는 직류차단회로를 포함하는 플라즈마 식각장치를 제공한다. In order to accomplish the above object, in one aspect, the present invention provides a plasma etching apparatus for etching a thin film of a substrate using plasma, the plasma etching apparatus comprising: an upper electrode disposed on the upper side of the chamber, ; A lower electrode positioned below the chamber and transmitting a bias power including a square wave; A heater positioned on the lower electrode and converting electric energy supplied from a power source into heat energy and supplying the heat energy to the substrate; And a DC blocking circuit which is located in a power path between the power source and the heater and blocks some or all of DC components of power induced by the heater by the bias power.

다른 측면에서, 본 발명은, 하부전극으로 전달되는 구형파 바이어스파워와 상부전극으로 전달되는 소스파워에 의해 생성되는 플라즈마를 이용하여 상기 하부전극 상에 위치하는 기판의 박막을 식각하는 플라즈마 식각장치에서 상기 하부전극과 상기 기판 사이에 위치하는 히터로 전력을 공급하는 전력경로에 위치하고 상기 바이어스파워에 의해 상기 히터로 유기되는 전력의 직류성분 중 일부 혹은 전부가 전력원으로 흐르는 것을 차단하는 직류차단회로; 및 상기 전력경로에 직렬로 연결되는 EMI(Electro Magnetic Interference)인덕터 및 상기 전력경로에 병렬로 연결되는 EMI캐패시터 중 적어도 하나 이상을 포함하면서 상기 히터로부터 상기 전력원으로 전달되는 노이즈의 크기를 감쇄시키는 전자파필터를 포함하는 전력필터를 제공한다. According to another aspect of the present invention, there is provided a plasma etching apparatus for etching a thin film of a substrate positioned on a lower electrode using plasma generated by a square wave bias power transmitted to a lower electrode and a source power transmitted to an upper electrode, A DC blocking circuit located in a power path for supplying power to a heater positioned between a lower electrode and the substrate and blocking part or all of a DC component of power induced by the heater by the bias power from flowing to a power source; And an EMI (Electro Magnetic Interference) inductor connected in series to the power path, and an EMI capacitor connected in parallel to the power path, wherein the electromagnetic wave attenuates the magnitude of noise transmitted from the heater to the power source A power filter comprising a filter is provided.

이상에서 설명한 바와 같이 본 발명에 의하면, 플라즈마 식각공정에서 RF전력이 히터로 유실되는 것을 방지하는 효과가 있다. 또한, 본 발명에 의하면, 플라즈마 식각공정에서 바이어스용으로 사용될 수 있는 직류 성분이 포함된 펄스형 전압원의 전력이 히터로 유실되는 것을 방지하는 효과가 있다.As described above, according to the present invention, RF power is prevented from being lost to the heater in the plasma etching process. In addition, according to the present invention, there is an effect of preventing the power of the pulse-type voltage source including the DC component that can be used for bias in the plasma etching process from being lost to the heater.

도 1은 플라즈마를 이용하는 건식각 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 식각장치의 구성도이다.
도 3은 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제1예시 도면이다.
도 4는 직류차단회로의 예시 회로도들이다.
도 5는 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제2예시 도면이다.
도 6은 도 5의 예시에 따른 히터입력전압의 파형을 설명하기 위한 도면이다.
도 7은 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제3예시 도면이다.
도 8은 도 7의 예시에 따른 히터입력전압 및 필터입력전압의 파형을 도시한 도면이다.
도 9는 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제4예시 도면이다.
도 10은 도 9의 예시에 따른 히터입력전압 및 필터입력전압의 파형을 도시한 도면이다.1 is a configuration diagram of a dry etching apparatus using plasma.
2 is a configuration diagram of a plasma etching apparatus according to an embodiment of the present invention.
3 is a first exemplary diagram of configurations located in a power path between a power source and a heater.
4 is an exemplary circuit diagram of a DC blocking circuit.
5 is a second exemplary diagram of configurations located in a power path between a power source and a heater.
6 is a view for explaining a waveform of a heater input voltage according to the example of FIG.
7 is a third exemplary diagram of configurations located in a power path between a power source and a heater.
FIG. 8 is a diagram showing waveforms of a heater input voltage and a filter input voltage according to the example of FIG.
9 is a fourth exemplary view of configurations located in the power path between the power source and the heater.
FIG. 10 is a diagram showing waveforms of a heater input voltage and a filter input voltage according to the example of FIG. 9. FIG.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference numerals whenever possible, even if they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected to or connected to the other component, It should be understood that an element may be "connected," "coupled," or "connected."

도 2는 본 발명의 일 실시예에 따른 플라즈마 식각장치의 구성도이다.2 is a configuration diagram of a plasma etching apparatus according to an embodiment of the present invention.

도 2를 참조하면, 플라즈마 식각장치(100)는 챔버(11), 상부전극(14), 하부전극(16), 소스RF공급기(118), 소스RF정합기(120), 소스RF전달기(122), 바이어스RF공급기(124), 바이어스RF정합기(126), 가스주입구(28), 가스배출구(29), 히터(30), 전력필터(110), 케이블(32) 및 전력원(12) 등을 포함할 수 있다.2, the plasma etching apparatus 100 includes a chamber 11, an upper electrode 14, a lower electrode 16, a source RF supplier 118, a source RF matcher 120, a source RF transmitter 122, a bias RF feeder 124, a bias RF matcher 126, a gas inlet 28, a gas outlet 29, a heater 30, a power filter 110, a cable 32 and a power source 12 ), And the like.

챔버(11)는 가스주입구(28)를 통해 유입되는 공정 가스로부터 플라즈마가 생성되는 공간을 제공한다. 챔버(11)는 원통형 형상을 가질 수 있다. 또한, 챔버(11)의 상부는 평탄한 구조나 반구 형상을 가질 수 있다.The chamber 11 provides a space in which plasma is generated from the process gas introduced through the gas inlet 28. The chamber 11 may have a cylindrical shape. The upper portion of the chamber 11 may have a flat structure or hemispherical shape.

플라즈마 생성을 위한 소스파워가 전달되는 상부전극(14)은 챔버(11)의 상측에 위치하며 평판 형상의 도체일 수 있다.The upper electrode 14 to which the source power for plasma generation is transmitted is located on the upper side of the chamber 11 and may be a plate-shaped conductor.

바이어스파워가 전달되는 하부전극(16)은 상부전극(14)에 평행하게 배치되면서 챔버(11)의 하부에 위치할 수 있으며 평판 형상의 도체일 수 있다.The lower electrode 16 to which the bias power is transmitted may be disposed at a lower portion of the chamber 11 while being disposed in parallel with the upper electrode 14, and may be a plate-shaped conductor.

소스RF공급기(118)는 상부전극(14)에 연결되어 상부전극(14)으로 소스파워를 전달하고, 바이어스RF공급기(124)는 하부전극(16)에 연결되어 하부전극(16)으로 바이어스파워를 전달한다.The source RF feeder 118 is connected to the upper electrode 14 to transmit the source power to the upper electrode 14 and the bias RF feeder 124 is connected to the lower electrode 16 to supply bias power .

소스파워와 바이어스파워는 RF(무선주파수)전력일 수 있는데, 이때, RF전력의 주파수는 각각 가변적으로 제어될 수 있다. 예를 들어, 소스파워의 RF전력 주파수는 13.56MHz 내지 100MHz 내에서 제어될 수 있고, 바이어스파워의 RF전력 주파수는 2MHz 내지 13.56MHz로 제어될 수 있다.The source power and the bias power can be RF (radio frequency) power, wherein the frequency of the RF power can be variably controlled. For example, the RF power frequency of the source power can be controlled from 13.56 MHz to 100 MHz, and the RF power frequency of the bias power can be controlled from 2 MHz to 13.56 MHz.

바이어스파워는 구형파를 포함할 수 있다. 예를 들어, 바이어스파워는 듀티 싸이클(duty cycle)이 20% 내지 90%이며, 주파수는 10KHz 내지 500KHz인 구형파일 수 있다. 바이어스파워로 구형파를 사용하면 플라즈마의 이온을 반도체 웨이퍼(W) 쪽으로 가속하는 성능이 개선되어 이온 에너지 대역을 좁힐 수 있다.The bias power may include a square wave. For example, the bias power may be a spherical file having a duty cycle of 20% to 90% and a frequency of 10KHz to 500KHz. Using a square wave with bias power improves the performance of accelerating plasma ions toward the semiconductor wafer W, thereby narrowing the ion energy band.

바이어스파워는 직류성분을 포함하는 구형파일 수도 있고 이러한 구형파에 톱니파가 중첩된 파형일 수도 있다. 바이어스RF공급기(124)가 이러한 직류성분을 포함하는 구형파를 공급하기 때문에 펄스전원공급기로 명명될 수 있으나 본 발명이 이러한 명칭으로 제한되는 것은 아니다.The bias power may be a spherical file containing a direct current component and may be a waveform in which a sawtooth wave is superimposed on such a square wave. Although the bias RF feeder 124 may be termed a pulsed power supply because it supplies a square wave containing such a direct current component, the present invention is not limited to this name.

소스파워 또한 구형파를 포함할 수 있는데, 바이어스파워와 소스파워가 모두 구형파인 경우, 플라즈마 식각장치(100)는 바이어스파워와 소스파워의 위상을 동기화시키는 동기화장치(미도시)를 더 포함할 수 있다. 또한, 이때, 소스파워의 RF전력 주파수는 바이어스파워의 RF전력 주파수와 유사하게 10KHz 내지 500KHz로 제어될 수 있다.The source power may also include a square wave. If the bias power and the source power are both rectangular waves, the plasma etching apparatus 100 may further include a synchronizer (not shown) for synchronizing the phase of the bias power and the source power . Also, at this time, the RF power frequency of the source power can be controlled from 10 KHz to 500 KHz, similar to the RF power frequency of the bias power.

소스RF정합기(120) 및 바이어스RF정합기(126)는 각각 상부전극(14)과 하부전극(16)으로 최대전력을 전달하기 위해 임피던스를 정합하는 장치이고, 소스RF전달기(122)는 소스RF정합기(120)에서 정합된 소스파워를 상부전극(14)으로 전달하는 장치이다. 여기서, 소스RF정합기(120) 혹은 바이어스RF정합기(126)가 직류성분을 포함한 구형파 형태의 전력만 공급하는 경우, 소스RF정합기(120) 혹은 바이어스RF정합기(126)는 생략될 수 있다.Source RF matcher 120 and bias RF matcher 126 are devices that match the impedances to deliver maximum power to upper electrode 14 and lower electrode 16 respectively and source RF transducer 122 And a source RF matching device 120 for transmitting the matched source power to the upper electrode 14. [ Here, when the source RF matching device 120 or the bias RF matching device 126 supplies only square wave type power including a DC component, the source RF matching device 120 or the bias RF matching device 126 may be omitted have.

하부전극(16) 상에는 히터(30)가 위치할 수 있다. 히터(30)는 전력원(12)(예를 들어, AC전원)으로부터 전력을 공급받아 반도체 웨이퍼(W)를 가열함으로써 식각이 더욱 용이해지도록 한다.The heater 30 may be positioned on the lower electrode 16. [ The heater 30 receives power from the power source 12 (for example, an AC power source) and heats the semiconductor wafer W so that the etching becomes easier.

히터(30)가 하부전극(16) 상에 위치하기 때문에 하부전극(16)으로 공급되는 바이어스파워 중 일부가 히터(30)로 유기될 수 있다.Some of the bias power supplied to the lower electrode 16 may be induced in the heater 30 because the heater 30 is positioned on the lower electrode 16. [

본 발명의 일 실시예에 따른 플라즈마 식각장치(100)는 히터(30)로 유기되는 RF전력이 전력원(12)으로 흘러가는 것을 차단하는 전력필터(110)를 포함하고 있다.The plasma etching apparatus 100 according to an embodiment of the present invention includes a power filter 110 that blocks the RF power induced in the heater 30 from flowing to the power source 12.

특히, 플라즈마 식각장치(100)가 직류성분을 포함하는 구형파를 바이어스파워로 사용하는 경우, 히터(30)에 직류성분이 유기될 수 있는데, 전력필터(110)는 이러한 직류성분이 전력원(12)으로 흘러가는 것을 차단함으로써 플라즈마 식각장치(100)의 식각효율을 개선시킬 수 있다.In particular, when the plasma etching apparatus 100 uses a square wave including a direct current component as a bias power, a direct current component may be induced in the heater 30, The etching efficiency of the plasma etching apparatus 100 can be improved.

전력필터(110)는 전력원(12)과 히터(30) 사이의 전력경로에 위치할 수 있다.The power filter 110 may be located in the power path between the power source 12 and the heater 30.

도 3은 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제1예시 도면이다.3 is a first exemplary diagram of configurations located in a power path between a power source and a heater.

도 3을 참조하면, 전력필터(110)는 직류차단회로(312) 및 전자파필터(314)를 포함할 수 있다.Referring to FIG. 3, the power filter 110 may include a DC blocking circuit 312 and an electromagnetic filter 314.

직류차단회로(312)는 구형파를 포함하는 바이어스파워에 의해 히터(30)로 유기되는 전력의 직류성분이 전력원(12)으로 흘러가는 것을 차단한다.The DC blocking circuit 312 blocks the direct current component of the power induced in the heater 30 from flowing to the power source 12 by the bias power including the square wave.

직류차단회로(312)의 내부 구성에 대한 예시는 도 4a 내지 도 4f를 참조하여 후술한다.An example of the internal configuration of the DC blocking circuit 312 will be described later with reference to Figs. 4A to 4F.

전자파필터(314)는 히터(30)에서 발생하는 전자파 노이즈(EMI, Electro Magnetic Interference)를 감쇄시킨다.The electromagnetic wave filter 314 attenuates EMI (Electro Magnetic Interference) generated in the heater 30.

전자파필터(314)는 주로 전도성 노이즈를 감쇄시키기 위한 것으로, 케이블(32)의 두 라인에 직렬로 연결되는 EMI인덕터, 케이블(32)의 두 라인 사이에 병렬로 연결되는 EMI캐패시터 등을 포함할 수 있다.Electromagnetic wave filter 314 is mainly for attenuating conductive noise and may include an EMI inductor connected in series to two lines of cable 32, an EMI capacitor connected in parallel between two lines of cable 32, have.

도 4는 직류차단회로의 예시 회로도들이다.4 is an exemplary circuit diagram of a DC blocking circuit.

도 4의 (a) 내지 (f)를 참조하면, 직류차단회로(312)는 전력원(12)과 히터(30) 사이의 전력경로에 직렬로 연결되는 적어도 하나의 DC차단캐패시터(402)를 포함할 수 있다.4A to 4F, the DC blocking circuit 312 includes at least one DC blocking capacitor 402 connected in series to the power path between the power source 12 and the heater 30 .

직류차단회로(312)는 이러한 DC차단캐패시터(402)를 이용하여 바이어스파워에 의해 히터(30)로 유기되는 전력의 직류성분이 전력원(12)으로 흘러가는 것을 차단할 수 있다.The DC blocking circuit 312 can block the DC component of the power induced in the heater 30 by the bias power from flowing to the power source 12 using this DC blocking capacitor 402.

DC차단캐패시터(402)는 케이블(32)의 두 라인 중 하나의 라인에만 위치할 수 있고, 또는 두 라인 모두에 위치할 수 있다.The DC blocking capacitor 402 may be located on only one of the two lines of the cable 32, or both.

DC차단캐패시터(402)가 케이블(32)의 하나의 라인에만 위치하는 경우, 직류차단회로(312)는 히터(30)에 유기되는 전력의 차동성분을 차단할 수 있다. 또한, DC차단캐패시터(402)가 케이블(32)의 두 라인에 모두 위치하는 경우, 직류차단회로(312)는 히터(30)에 유기되는 전력의 공통성분 및 차동성분을 차단할 수 있다.When the DC blocking capacitor 402 is located on only one line of the cable 32, the DC blocking circuit 312 can block the differential component of the power induced in the heater 30. [ In addition, when the DC blocking capacitor 402 is located on both lines of the cable 32, the DC blocking circuit 312 can block the common component and the differential component of the power induced in the heater 30. [

도 4의 (b)를 참조하면, 직류차단회로(312)는 DC차단캐패시터(402) 및 이러한 DC차단캐패시터(402)와 직렬로 연결되는 위상보상 인덕터(412)를 포함할 수 있다.Referring to FIG. 4B, the DC blocking circuit 312 may include a DC blocking capacitor 402 and a phase compensation inductor 412 connected in series with the DC blocking capacitor 402.

DC차단캐패시터(402)는 전력원(12)으로부터 히터(30)로 전달되는 전력에 위상지연을 만들 수 있는데, 이러한 위상지연에 따라 무효전력이 커질 수 있다. 직류차단회로(312)는 DC차단캐패시터(402)와 직렬로 연결되는 위상보상 인덕터(412)를 이용하여 이러한 위상지연을 보상할 수 있다.The DC blocking capacitor 402 can create a phase delay on the power delivered from the power source 12 to the heater 30, which can increase the reactive power. The DC blocking circuit 312 can compensate for this phase delay using a phase compensation inductor 412 connected in series with the DC blocking capacitor 402.

특히, 전력원(12)이 교류전원인 경우, DC차단캐패시터(402)의 위상지연이 문제될 수 있는데, 이때, 직류차단회로(312)는 위상보상 인덕터(412)를 이용하여 이러한 문제에 대응할 수 있다.In particular, the phase delay of the DC blocking capacitor 402 may be a problem when the power source 12 causes an AC current, at which time the DC blocking circuit 312 may use a phase compensation inductor 412 to address this problem. have.

한편, DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수는 전력원(12)의 전원주파수로부터 일정 범위 이내에 해당될 수 있다. 예를 들어, 전력원(12)의 전원주파수가 60Hz일 때, DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수도 60Hz일 수 있다. 이렇게 DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수가 전력원(12)의 전원주파수와 같을 경우, 전력원(12)으로부터 히터(30)로 전달되는 전력은 위상지연이나 손실없이 그대로 전달될 수 있게 된다. 반면, 히터(30)로 유기되는 직류성분은 DC차단캐패시터(402)에 의해 차단되어 전력원(12)으로 전달되지 못하게 된다.The resonance frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 may be within a certain range from the power source frequency of the power source 12. For example, when the power source frequency of the power source 12 is 60 Hz, the resonant frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 may be 60 Hz. Thus, when the resonant frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 is equal to the power source frequency of the power source 12, the power transmitted from the power source 12 to the heater 30 is reduced without phase delay or loss It can be delivered as it is. On the other hand, the DC component induced by the heater 30 is blocked by the DC blocking capacitor 402 and is not transmitted to the power source 12.

도 4의 (b)에서는 케이블(32)의 두 라인에 모두 DC차단캐패시터(402)와 위상보상 인덕터(412)가 위치하는 것으로 도시되어 있는데, 차동성부만을 고려한다면 두 라인 중 하나의 라인에만 DC차단캐패시터(402)와 위상보상 인덕터(412)가 위치할 수 있다.4B, DC blocking capacitor 402 and phase compensation inductor 412 are shown as being located on both lines of cable 32. If only the differential portion is taken into account, only DC A blocking capacitor 402 and a phase compensation inductor 412 may be located.

도 4의 (c) 및 (d)를 참조하면, 직류차단회로(312)는 변압기(422)를 더 포함할 수 있다. 도 4의 (c)는 변압기(422)의 1차 및 2차측 케이블(32)의 한 라인에만 DC차단캐패시터(402)가 연결되어 있고, 도 4의 (b)는 변압기(422)의 1차 및 2차측 케이블(32)의 두 라인에 DC차단캐패시터(402)가 연결되어 있다.Referring to FIGS. 4C and 4D, the DC blocking circuit 312 may further include a transformer 422. 4C shows a DC blocking capacitor 402 connected to only one line of the primary and secondary cables 32 of the transformer 422 and FIGURE 4B shows the transformer 422, And a DC blocking capacitor 402 are connected to the two lines of the secondary side cable 32.

변압기(422)는 히터(30)와 전력원(12)을 절연시키기 때문에 안전성이 개선되는 효과가 있다. 또한, 변압기(422)의 특성상 1차측과 2차측 사이에 직류성분이 전달되는 것을 막아주기 때문에 히터(30)로 유기된 직류성분이 전력원(12)으로 전달되는 것을 차단하는 효과도 있다.Since the transformer 422 insulates the heater 30 from the power source 12, the safety is improved. In addition, since the DC component is prevented from being transmitted between the primary side and the secondary side due to the characteristics of the transformer 422, the DC component induced by the heater 30 is prevented from being transmitted to the power source 12.

도 4의 (e)를 참조하면, 직류차단회로(312)는 DC차단캐패시터(402)의 일측과 접지 사이에 연결된 RLC소자(432)를 더 포함할 수 있다. 여기서, RLC소자(432)는 저항(R), 인덕터(L) 및 캐패시터(C) 중 적어도 하나 이상의 소자를 포함하는 RLC회로를 의미한다. 본 발명의 실시자는 직류성분이외에 특정 주파수 대역의 노이즈를 필터링하거나 다른 특정 주파수 대역의 성분을 통과시키려고 할 때, 필터설계법에 따라 RLC소자(432)를 구성할 수 있다.Referring to FIG. 4E, the DC blocking circuit 312 may further include an RLC element 432 connected between one side of the DC blocking capacitor 402 and the ground. Here, the RLC element 432 means an RLC circuit including at least one of a resistor R, an inductor L and a capacitor C. The implementer of the present invention can configure the RLC element 432 according to the filter design method when it is desired to filter the noise of a specific frequency band or to pass the component of another specific frequency band in addition to the direct current component.

도 4의 (f)를 참조하면, 직류차단회로(312)는 DC차단캐패시터(402)와 병렬로 연렬되는 저항(442)을 더 포함할 수 있다. DC차단캐패시터(402)와 병렬로 저항(442)이 연결되면 DC차단캐패시터(402)에 누적되는 전하를 리셋시키는 효과가 있으며 필터링 주파수도 변경시키는 효과가 있다.Referring to FIG. 4 (f), the DC blocking circuit 312 may further include a resistor 442 tied in parallel with the DC blocking capacitor 402. When the resistor 442 is connected in parallel with the DC blocking capacitor 402, there is an effect of resetting the charge accumulated in the DC blocking capacitor 402 and also has the effect of changing the filtering frequency.

도 4의 (a) 내지 (f)에서 직류차단회로(312)에 적용될 수 있는 회로들을 설명하였는데, 각각의 회로들은 서로 결합되어 사용될 수 있다. 예를 들어, 도 4의 (b) 및 (d)가 결합되어, 직류차단회로(312)에 DC차단캐패시터(402), 위상보상 인덕터(412) 및 변압기(422)가 모두 사용될 수도 있다. 본 발명의 기술적 사상을 이용하여 실시예들을 만들고자 하는 경우, 전술한 각 소자들의 특성을 고려하여 각각의 소자들을 취사선택함으로써 직류차단회로(312)를 구성할 수 있을 것이다.Circuits which can be applied to the DC blocking circuit 312 in Figs. 4A to 4F have been described, and the respective circuits can be used in combination with each other. For example, FIG. 4B and FIG. 4D may be combined so that DC blocking capacitor 402, phase compensation inductor 412, and transformer 422 may both be used in DC blocking circuit 312. In the case of making embodiments using the technical idea of the present invention, the DC blocking circuit 312 can be constituted by selecting each of the elements in consideration of the characteristics of the above-described elements.

플라즈마 식각장치(100)는 전력원(12)으로부터 공급되는 전력의 양을 조절하여 히터(30)에서 발생되는 열에너지 양을 제어할 수 있다. 이때, 전력원(12)으로부터 공급되는 전력량을 조절하는 장치로 SCR(Silicon Controlled Rectifier)전력변환회로가 사용될 수 있다.The plasma etching apparatus 100 can control the amount of heat energy generated in the heater 30 by adjusting the amount of power supplied from the power source 12. At this time, an SCR (Silicon Controlled Rectifier) power conversion circuit may be used as an apparatus for regulating the amount of power supplied from the power source 12.

도 5는 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제2예시 도면이다.5 is a second exemplary diagram of configurations located in a power path between a power source and a heater.

도 5를 참조하면, 전력경로에는 DC차단캐패시터(402), 전자파필터(314) 및 SCR회로(520)가 순차적으로 연결되어 있다.Referring to FIG. 5, a DC blocking capacitor 402, an electromagnetic filter 314, and an SCR circuit 520 are sequentially connected to the power path.

도 6은 도 5의 예시에 따른 히터입력전압의 파형을 설명하기 위한 도면이다.6 is a view for explaining a waveform of a heater input voltage according to the example of FIG.

도 6의 (a)는 전력경로에 DC차단캐패시터(402)가 없을 때의 히터입력전압(VH)이고 도 6의 (b)는 전력경로에 DC차단캐패시터(402)가 있을 때의 히터입력전압(VH)이다.6A shows the heater input voltage V H when the DC blocking capacitor 402 is not present in the power path and FIG. 6B shows the heater input when the DC blocking capacitor 402 is present in the power path. Voltage (V H ).

도 6의 (b)를 참조하면, DC차단캐패시터(402)가 전력경로에 직렬로 위치하면 DC차단캐패시터(402)에 충전된 전압으로 인해 오프셋 성분을 갖는 과도상태가 발생한다. 이 경우, 히터(30)로는 정현파가 아닌 정현파가 재단된 형태의 펄스파가 인가되는 문제가 발생한다.Referring to FIG. 6 (b), when the DC blocking capacitor 402 is placed in series in the power path, a voltage state in the DC blocking capacitor 402 causes a transient state having an offset component. In this case, a problem arises in that the heater 30 is applied with a pulsed wave in which a sinusoidal wave is cut, not a sinusoidal wave.

이러한 SCR전력변환회로(520)와 DC차단캐패시터(402)의 결합에서 발생하는 문제를 해결하기 위해 인버터(720)가 SCR전력변환회로(520)의 대체로서 적용될 수 있다.An inverter 720 may be applied as an alternative to the SCR power conversion circuit 520 to solve the problem arising from the combination of the SCR power conversion circuit 520 and the DC blocking capacitor 402.

도 7은 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제3예시 도면이다.7 is a third exemplary diagram of configurations located in a power path between a power source and a heater.

도 7을 참조하면, 전력경로에 DC차단캐패시터(402), 전자파필터(314) 및 인버터(720)가 순차적으로 연결되어 있다.Referring to FIG. 7, a DC blocking capacitor 402, an electromagnetic filter 314, and an inverter 720 are sequentially connected to a power path.

SCR전력변환회로(520)에 사용되는 SCR소자는 온제어만 가능하기 때문에 순수한 형태의 정현파를 생성하기 어렵다. 이러한 한계로 인해 도 5 내지 도 6을 참조하여 설명한 것과 같은 오프셋 문제가 발생하게 된다.Since the SCR element used in the SCR power conversion circuit 520 can only be turned on, it is difficult to generate a sine wave of a pure form. Due to this limitation, an offset problem as described with reference to Figs. 5 to 6 occurs.

이에 반해, 인버터(720)는 온오프제어가 가능한 적어도 하나 이상의 파워스위치를 사용하여 제어한다. 예를 들어, 인버터(720)는 온오프제어가 가능한 IGBT(Insulated Gate Bipolar mode Transistor) 혹은 MOSFET(Metal Oxide Silicon Field Effect Transistor) 등의 파워스위치를 이용하여 전력을 챠핑(chopping)하고 다시 저주파통과필터(Low Pass Filter)로 필터링함으로써 순수한 형태의 정현파를 생성할 수 있다. 인버터(720)를 이용하여 정현파를 출력하게 되면, DC차단캐패시터(402)에 오프셋 성분이 충전되지 않기 때문에 전술한 문제가 발생하지 않게 된다.On the other hand, the inverter 720 controls at least one power switch capable of on / off control. For example, the inverter 720 chops the power using a power switch such as an insulated gate bipolar transistor (IGBT) or a metal oxide silicon field effect transistor (MOSFET) capable of ON / OFF control, (Low Pass Filter) to generate pure sine waves. When the sinusoidal wave is outputted by using the inverter 720, the offset component is not charged in the DC cut-off capacitor 402, so that the above-mentioned problem does not occur.

도 8은 도 7의 예시에 따른 히터입력전압 및 필터입력전압의 파형을 도시한 도면이다.FIG. 8 is a diagram showing waveforms of a heater input voltage and a filter input voltage according to the example of FIG.

도 8을 참조하면, 인버터(720)의 출력 전압이며 전력필터(110)에 대한 입력전압인 필터입력전압(VF)이 정현파 형태를 가지는 것을 알 수 있다. 이에 따라, 히터입력전압(VH) 또한 정현파 형태를 가지게 된다. 다만, 이때, 전력경로에 직렬로 DC차단캐패시터(402)가 연결되어 있기 때문에 필터입력전압(VF)과 히터입력전압(VH) 사이에 일정한 위상지연이 발생할 수 있다.Referring to FIG. 8, it can be seen that the filter input voltage V F , which is the output voltage of the inverter 720 and the input voltage to the power filter 110, has a sinusoidal waveform. Accordingly, the heater input voltage V H also has a sinusoidal waveform. At this time, since the DC blocking capacitor 402 is connected in series to the power path, a constant phase delay may occur between the filter input voltage V F and the heater input voltage V H.

도 4를 참조하여 설명한 것과 같이 이러한 위상지연을 보상하기 위해 DC차단캐패시터(402)와 직렬로 위상보상 인덕터(412)가 더 연결될 수 있다.A phase compensation inductor 412 may be further connected in series with the DC blocking capacitor 402 to compensate for this phase delay, as described with reference to FIG.

도 9는 전력원과 히터 사이의 전력경로에 위치하는 구성들에 대한 제4예시 도면이다.9 is a fourth exemplary view of configurations located in the power path between the power source and the heater.

도 9를 참조하면, 전력경로에 DC차단캐패시터(402), 위상보상 인덕터(412), 전자파필터(314) 및 인버터(720)가 순차적으로 연결되어 있다.9, a DC blocking capacitor 402, a phase compensation inductor 412, an electromagnetic filter 314, and an inverter 720 are sequentially connected to the power path.

도 10은 도 9의 예시에 따른 히터입력전압 및 필터입력전압의 파형을 도시한 도면이다.FIG. 10 is a diagram showing waveforms of a heater input voltage and a filter input voltage according to the example of FIG. 9. FIG.

도 10을 참조하면, 인버터(720)의 출력 전압이며 전력필터(110)에 대한 입력전압인 필터입력전압(VF)이 정현파 형태를 가지는 것을 알 수 있다. 이에 따라, 히터입력전압(VH) 또한 정현파 형태를 가지게 된다. 또한, 위상보상 인덕터(412)로 인해 위상이 보상되어 필터입력전압(VF)과 히터입력전압(VH)의 위상이 실질적으로 일치하는 것을 알 수 있다.Referring to FIG. 10, it can be seen that the filter input voltage V F , which is the output voltage of the inverter 720 and the input voltage to the power filter 110, has a sinusoidal waveform. Accordingly, the heater input voltage V H also has a sinusoidal waveform. In addition, it can be seen that the phase is compensated by the phase compensation inductor 412 so that the phases of the filter input voltage V F and the heater input voltage V H substantially coincide.

한편, 인버터(720)의 출력주파수는 DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수로부터 일정 범위 이내에 해당될 수 있다. 예를 들어, DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수가 240Hz일 때, 인버터(720)의 출력주파수도 240Hz 또는 그 근방일 수 있다. 인버터(720)는 제어변수의 변경에 따라 출력주파수를 다양하게 변경시킬 수 있기 때문에 인버터(720)의 출력주파수를 DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수로 손쉽게 변경시킬 수 있다.The output frequency of the inverter 720 may be within a certain range from the resonance frequency of the DC blocking capacitor 402 and the phase compensation inductor 412. For example, when the resonant frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 is 240 Hz, the output frequency of the inverter 720 may be 240 Hz or nearby. The inverter 720 can easily change the output frequency of the inverter 720 to the resonant frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 because the output frequency can be changed variously according to the change of the control variable have.

이렇게 인버터(720)의 출력주파수가 DC차단캐패시터(402)와 위상보상 인덕터(412)의 공진주파수와 같을 경우(또는 공진주파수 근방인 경우), 전력원(12)으로부터 히터(30)로 전달되는 전력은 위상지연없이(또는 위상지연을 저감하여) 전달될 수 있게 된다. 반면, 히터(30)로 유기되는 직류성분은 DC차단캐패시터(402)에 의해 차단되어 전력원(12)으로 전달되지 못하게 된다.When the output frequency of the inverter 720 is equal to the resonance frequency of the DC blocking capacitor 402 and the phase compensation inductor 412 (or in the vicinity of the resonance frequency), the voltage is transmitted from the power source 12 to the heater 30 The power can be delivered without phase delay (or with reduced phase delay). On the other hand, the DC component induced by the heater 30 is blocked by the DC blocking capacitor 402 and is not transmitted to the power source 12.

또한, SCR전력변환회로(520)를 이용할 경우, 초기 기동시 급격한 전압 첨두치 인가로 인한 SCR소자의 전압 스트레스와 챔버내의 전계변화를 초래할 수 있는데, 인버터(720)가 사용되는 경우 부드러운 정현파의 적용으로 이러한 문제를 해소할 수도 있다.In addition, when the SCR power conversion circuit 520 is used, voltage stress of the SCR element due to abrupt voltage peak value at the time of initial startup and electric field change in the chamber may be caused. If the inverter 720 is used, This problem may also be solved.

이상에서 도면을 참조하여 본 발명이 적용될 수 있는 실시예들을 설명하였다. 본 발명의 실시예들에 따르면, 플라즈마 식각공정에서 RF전력이 히터로 유실되는 것을 방지할 수 있다. 특히, 플라즈마 식각공정에서 바이어스파워로 직류성분을 포함하는 구동파를 사용하는 경우, 히터를 통해 직류성분이 유실될 수 있는데, 이를 방지하기 위해 본 발명의 실시예에서는 직류차단회로 및 전자파필터를 사용하고 있으며, 직류차단회로 내부에는 DC차단캐패시터가 사용되고 있다. 이러한 실시예들이 적용되는 경우, DC차단캐패시터를 통해 직류성분을 차단할 수 있기 때문에 RF전력이 히터로 유실되는 것을 방지할 수 있게 된다.The embodiments of the present invention have been described with reference to the drawings. According to embodiments of the present invention, RF power can be prevented from being lost to the heater in the plasma etching process. In particular, in the plasma etching process, when a driving wave including a direct current component is used with a bias power, a DC component may be lost through a heater. To prevent this, a DC blocking circuit and an electromagnetic wave filter And a DC blocking capacitor is used in the DC blocking circuit. When these embodiments are applied, it is possible to block the DC component through the DC blocking capacitor, thereby preventing the RF power from being lost to the heater.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.It is to be understood that the terms "comprises", "comprising", or "having" as used in the foregoing description mean that the constituent element can be implanted unless specifically stated to the contrary, But should be construed as further including other elements. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used terms, such as predefined terms, should be interpreted to be consistent with the contextual meanings of the related art, and are not to be construed as ideal or overly formal, unless expressly defined to the contrary.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The foregoing description is merely illustrative of the technical idea of the present invention and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (16)

플라즈마를 이용하여 기판의 박막을 식각하는 플라즈마 식각장치에 있어서,
챔버의 상측에 위치하며 상기 플라즈마 생성을 위한 소스파워가 전달되는 상부전극;
상기 챔버의 하측에 위치하며 구형파를 포함하는 바이어스파워가 전달되는 하부전극;
상기 하부전극 상에 위치하며 전력원으로부터 공급되는 전기에너지를 열에너지로 변환하여 상기 기판으로 공급하는 히터; 및
상기 전력원과 상기 히터 사이의 전력경로에 위치하고 상기 바이어스파워에 의해 상기 히터로 유기되는 전력의 직류성분 중 일부 혹은 전부를 차단하는 직류차단회로
를 포함하는 플라즈마 식각장치.1. A plasma etching apparatus for etching a thin film of a substrate by using plasma,
An upper electrode positioned on the upper side of the chamber and transmitting a source power for generating the plasma;
A lower electrode positioned below the chamber and transmitting a bias power including a square wave;
A heater positioned on the lower electrode and converting electric energy supplied from a power source into heat energy and supplying the heat energy to the substrate; And
And a DC blocking circuit which is located in a power path between the power source and the heater and blocks a part or all of DC components of power induced by the heater by the bias power,
And a plasma etching apparatus. 제1항에 있어서,
상기 직류차단회로는 상기 전력경로의 적어도 한 라인에 위치하는 DC차단캐패시터를 포함하는 것을 특징으로 하는 플라즈마 식각장치.The method according to claim 1,
Wherein the DC blocking circuit comprises a DC blocking capacitor located in at least one line of the power path. 제2항에 있어서,
상기 직류차단회로는 상기 DC차단캐패시터와 직렬로 연결되는 위상보상 인덕터를 더 포함하면서 상기 DC차단캐패시터에 의한 위상지연을 보상하는 것을 특징으로 하는 플라즈마 식각장치.3. The method of claim 2,
Wherein the DC blocking circuit further comprises a phase compensation inductor coupled in series with the DC blocking capacitor to compensate for phase delay by the DC blocking capacitor. 제3항에 있어서,
상기 DC차단캐패시터와 상기 위상보상 인덕터의 공진주파수는 상기 전력원의 전원주파수로부터 일정 범위 이내에 해당되는 것을 특징으로 하는 플라즈마 식각장치.The method of claim 3,
Wherein the resonance frequency of the DC blocking capacitor and the phase compensation inductor is within a certain range from the power source frequency of the power source. 제2항에 있어서,
상기 직류차단회로는,
상기 DC차단캐패시터의 일측과 접지 사이에 연결되고 저항(R), 인덕터(L) 및 캐패시터(C) 중 적어도 하나 이상의 소자를 포함하는 RLC회로를 더 포함하는 것을 특징으로 하는 플라즈마 식각장치.3. The method of claim 2,
The direct current cut-
Further comprising an RLC circuit coupled between one side of the DC blocking capacitor and ground and including at least one of a resistor (R), an inductor (L), and a capacitor (C). 제1항에 있어서,
상기 전력경로는 두 라인들로 구성되고,
상기 직류차단회로는 상기 두 라인들 각각에 위치하는 DC차단캐패시터들을 포함하는 것을 특징으로 하는 플라즈마 식각장치.The method according to claim 1,
The power path is comprised of two lines,
Wherein the DC blocking circuit comprises DC blocking capacitors located in each of the two lines. 제2항에 있어서,
상기 직류차단회로는 상기 DC차단캐패시터들 각각에 병렬로 연결되는 저항들을 더 포함하는 것을 특징으로 하는 플라즈마 식각장치.3. The method of claim 2,
Wherein the DC blocking circuit further comprises resistors connected in parallel to each of the DC blocking capacitors. 제1항에 있어서,
상기 직류차단회로는 변압기를 더 포함하면서 상기 히터와 상기 전력원을 절연시키는 것을 특징으로 하는 플라즈마 식각장치.The method according to claim 1,
Wherein the DC blocking circuit further comprises a transformer to isolate the heater from the power source. 제1항에 있어서,
상기 전력경로에 직렬로 연결되는 EMI(Electro Magnetic Interference)인덕터 및 상기 전력경로에 병렬로 연결되는 EMI캐패시터 중 적어도 하나 이상을 포함하면서 상기 히터로부터 상기 전력원으로 전달되는 노이즈의 크기를 감쇄시키는 전자파필터를 더 포함하는 것을 특징으로 하는 플라즈마 식각장치.The method according to claim 1,
An EMI (Electro Magnetic Interference) inductor connected in series to the power path, and an EMI capacitor connected in parallel to the power path, the electromagnetic filter reducing attenuation of noise transmitted from the heater to the power source, The plasma etching apparatus further comprising: 제1항에 있어서,
온오프 제어가 가능한 적어도 하나의 파워스위치를 이용하여 정현파의 전력을 출력하는 인버터를 더 포함하며,
상기 인버터는 상기 전력원으로부터 공급되는 전력을 변환하여 상기 히터로 전달하는 것을 특징으로 하는 플라즈마 식각장치.The method according to claim 1,
Further comprising an inverter for outputting power of a sinusoidal wave using at least one power switch capable of ON / OFF control,
Wherein the inverter converts power supplied from the power source and transfers the converted power to the heater. 하부전극으로 전달되는 구형파 바이어스파워와 상부전극으로 전달되는 소스파워에 의해 생성되는 플라즈마를 이용하여 상기 하부전극 상에 위치하는 기판의 박막을 식각하는 플라즈마 식각장치에서 상기 하부전극과 상기 기판 사이에 위치하는 히터로 전력을 공급하는 전력경로에 위치하고 상기 바이어스파워에 의해 상기 히터로 유기되는 전력의 직류성분 중 일부 혹은 전부가 전력원으로 흐르는 것을 차단하는 직류차단회로; 및
상기 전력경로에 직렬로 연결되는 EMI(Electro Magnetic Interference)인덕터 및 상기 전력경로에 병렬로 연결되는 EMI캐패시터 중 적어도 하나 이상을 포함하면서 상기 히터로부터 상기 전력원으로 전달되는 노이즈의 크기를 감쇄시키는 전자파필터
를 포함하는 전력필터.A plasma etching apparatus for etching a thin film of a substrate positioned on a lower electrode by using a plasma generated by a square wave bias power transmitted to a lower electrode and a source power transmitted to an upper electrode, A DC blocking circuit which is located in a power path for supplying electric power to the heater, and blocks part or all of DC components of power induced by the heater by the bias power from flowing to the power source; And
An EMI (Electro Magnetic Interference) inductor connected in series to the power path, and an EMI capacitor connected in parallel to the power path, the electromagnetic filter reducing attenuation of noise transmitted from the heater to the power source,
/ RTI > 제11항에 있어서,
상기 직류차단회로는 상기 전력경로의 적어도 한 라인에 위치하는 DC차단캐패시터를
포함하는 것을 특징으로 하는 전력필터.12. The method of claim 11,
The DC blocking circuit includes a DC blocking capacitor located in at least one line of the power path
Wherein the power filter comprises a power filter. 제12항에 있어서,
상기 직류차단회로는 상기 DC차단캐패시터와 직렬로 연결되는 위상보상 인덕터를 더 포함하면서 상기 DC차단캐패시터에 의한 위상지연을 보상하는 것을 특징으로 하는 전력필터.13. The method of claim 12,
Wherein the DC blocking circuit further comprises a phase compensation inductor coupled in series with the DC blocking capacitor to compensate for the phase delay by the DC blocking capacitor. 제13항에 있어서,
상기 DC차단캐패시터와 상기 위상보상 인덕터의 공진주파수는 상기 전력원의 전원주파수로부터 일정 범위 이내에 해당되는 것을 특징으로 하는 전력필터.14. The method of claim 13,
Wherein the resonance frequency of the DC blocking capacitor and the phase compensation inductor is within a certain range from a power source frequency of the power source. 제12항에 있어서,
상기 직류차단회로는,
상기 DC차단캐패시터의 일측과 접지 사이에 연결되고 저항(R), 인덕터(L) 및 캐패시터(C) 중 적어도 하나 이상의 소자를 포함하는 RLC회로를 더 포함하는 것을 특징으로 하는 전력필터.13. The method of claim 12,
The direct current cut-
Further comprising an RLC circuit coupled between one side of the DC blocking capacitor and ground and including at least one of a resistor (R), an inductor (L), and a capacitor (C). 제1항에 있어서,
상기 직류차단회로는 변압기를 더 포함하면서 상기 히터와 상기 전력원을 절연시키는
것을 특징으로 하는 전력필터.
The method according to claim 1,
The direct current cut-off circuit further includes a transformer and insulates the heater from the power source
Wherein the power filter comprises:
KR1020150019372A 2015-02-09 2015-02-09 Plasma etching apparatus including a direct-current blocking circuit KR101686627B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150019372A KR101686627B1 (en) 2015-02-09 2015-02-09 Plasma etching apparatus including a direct-current blocking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150019372A KR101686627B1 (en) 2015-02-09 2015-02-09 Plasma etching apparatus including a direct-current blocking circuit

Publications (2)

Publication Number Publication Date
KR20160097561A true KR20160097561A (en) 2016-08-18
KR101686627B1 KR101686627B1 (en) 2016-12-13

Family

ID=56874088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150019372A KR101686627B1 (en) 2015-02-09 2015-02-09 Plasma etching apparatus including a direct-current blocking circuit

Country Status (1)

Country Link
KR (1) KR101686627B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045291A (en) * 1996-03-01 2005-02-17 Hitachi Ltd Apparatus for plasma-etching treatment
KR20090050007A (en) * 2007-11-14 2009-05-19 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045291A (en) * 1996-03-01 2005-02-17 Hitachi Ltd Apparatus for plasma-etching treatment
KR20090050007A (en) * 2007-11-14 2009-05-19 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus

Also Published As

Publication number Publication date
KR101686627B1 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
TWI778449B (en) High voltage pulsing circuit
US20200168437A1 (en) Precise plasma control system
KR20170101779A (en) Direct current pulsing plasma systems
TW202131379A (en) Nanosecond pulser rf isolation for plasma systems
CN110462798A (en) Nearly substrate is generated with low bias in inductively coupled plasma process chamber and supplements plasma density
KR20230041816A (en) Plasma Processing Using Pulsed Voltage and Radio Frequency Power
KR20140060502A (en) Ion energy control system for advanced plasma energy processing systems
CN110999075A (en) High gain resonant amplifier for resistive output impedance
CN109804452A (en) System for providing the circuit arrangement of high-frequency energy and for generating electric discharge
JP2018037281A (en) Plasma processing device
KR20230025486A (en) Pulsed Voltage Source for Plasma Processing Applications
JP2023544472A (en) Time domain multiplexing of voltage pulses
KR20240096677A (en) Apparatus and method for transferring multiple waveform signals during plasma processing
KR20240043808A (en) Distortion Current Mitigation in Radio Frequency Plasma Processing Chambers
KR101686627B1 (en) Plasma etching apparatus including a direct-current blocking circuit
TWI747149B (en) Precise plasma control system and method thereof
KR102143178B1 (en) Plasma power apparatus with rapid response to load variations and its control method
Mamun et al. Novel high-frequency energy-efficient pulsed-dc generator for capacitively coupled plasma discharge
JP2023528912A (en) RF power supply with improved galvanic isolation
TW201338635A (en) Radio frequency matching network and plasma processing chamber using the same
KR20160124601A (en) Power supply device for plasma generator with resonant converter
JP5731715B1 (en) Plasma processing equipment
US11972924B2 (en) Pulsed voltage source for plasma processing applications
KR20230071354A (en) Radio frequency pulse power apparatus and its operating mehtod
WO2024004256A1 (en) Plasma treatment device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191007

Year of fee payment: 4