KR20160086059A - Data storage device - Google Patents

Data storage device Download PDF

Info

Publication number
KR20160086059A
KR20160086059A KR1020150003240A KR20150003240A KR20160086059A KR 20160086059 A KR20160086059 A KR 20160086059A KR 1020150003240 A KR1020150003240 A KR 1020150003240A KR 20150003240 A KR20150003240 A KR 20150003240A KR 20160086059 A KR20160086059 A KR 20160086059A
Authority
KR
South Korea
Prior art keywords
memory device
signal
nonvolatile memory
operation completion
completion signal
Prior art date
Application number
KR1020150003240A
Other languages
Korean (ko)
Other versions
KR102355436B1 (en
Inventor
신범주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150003240A priority Critical patent/KR102355436B1/en
Publication of KR20160086059A publication Critical patent/KR20160086059A/en
Application granted granted Critical
Publication of KR102355436B1 publication Critical patent/KR102355436B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Abstract

The present invention relates to a data storage device which uses a nonvolatile memory device as a data storage medium. The data storage device includes a nonvolatile memory device which activates an operation completion signal when an operation state is changed into a standby state; and a controller which provides a state checking command to the nonvolatile memory device in response to the operation completion signal. So, the state information of the nonvolatile memory device can be effectively checked.

Description

데이터 저장 장치{DATA STORAGE DEVICE}DATA STORAGE DEVICE

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.The present invention relates to a data storage device, and more particularly, to a data storage device using a nonvolatile memory device as a storage medium.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.Recently, a paradigm for a computer environment has been transformed into ubiquitous computing, which enables a computer system to be used whenever and wherever. As a result, the use of portable electronic devices such as mobile phones, digital cameras, and notebook computers is rapidly increasing. Such portable electronic devices typically use a data storage device that utilizes a memory device. The data storage device is used as a main storage device or an auxiliary storage device of a portable electronic device.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 그리고 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.The data storage device using the memory device has advantages of stability and durability because there is no mechanical driving part, and the information access speed is very fast and power consumption is low. A data storage device having such advantages includes a USB (Universal Serial Bus) memory device, a memory card having various interfaces, and a solid state drive (SSD).

본 발명의 실시 예는 불휘발성 메모리 장치의 상태 정보를 효율적으로 확인할 수 있는 데이터 저장 장치를 제공하는 데 있다.An embodiment of the present invention is to provide a data storage device capable of efficiently checking status information of a nonvolatile memory device.

본 발명의 실시 예에 따른 데이터 저장 장치는, 동작 상태에서 대기 상태로 전환되면 동작 완료 신호를 활성화하는 불휘발성 메모리 장치; 그리고 상기 동작 완료 신호에 응답하여 상태 확인 명령을 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함한다.A data storage device according to an embodiment of the present invention includes: a nonvolatile memory device for activating an operation completion signal when an operation state is changed to a standby state; And a controller for providing a status check command to the nonvolatile memory device in response to the operation completion signal.

본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 불휘발성 메모리 장치; 상기 제1 불휘발성 메모리 장치와 제1 동작 완료 신호 라인을 공유하는 제2 불휘발성 메모리 장치; 그리고 상기 제1 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제1 인터럽트 처리 블럭을 포함하는 컨트롤러를 포함한다.A data storage device according to an embodiment of the present invention includes a first nonvolatile memory device; A second nonvolatile memory device sharing a first operation completion signal line with the first nonvolatile memory device; And a first interrupt processing block for sequentially providing a status check command to the first nonvolatile memory device and the second nonvolatile memory device in response to an operation completion signal provided through the first operation completion signal line, .

본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 상태 정보를 효율적으로 확인할 수 있다.According to the embodiment of the present invention, status information of the nonvolatile memory device can be efficiently checked.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 보여주는 블럭도이다.
도 2 그리고 도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 흐름을 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 5는 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭을 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 인터럽트 처리 블럭들을 포함하는 메모리 인터페이스 유닛의 동작을 설명하기 위한 도면이다.1 is a block diagram schematically illustrating a data storage device according to an embodiment of the present invention.
FIG. 2 and FIG. 3 are diagrams illustrating an operational flow of a data storage apparatus according to an embodiment of the present invention.
4 is a block diagram illustrating an exemplary non-volatile memory device according to an embodiment of the present invention.
5 is a block diagram illustrating an operation completion signal generation block according to an embodiment of the present invention.
6 is a timing chart for explaining the operation of the operation completion signal generation block according to the embodiment of the present invention.
7 is a block diagram illustrating an exemplary data storage device in accordance with an embodiment of the present invention.
8 is a diagram for explaining the operation of the memory interface unit including the interrupt processing blocks according to the embodiment of the present invention.

본 발명의 이점, 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages, features, and ways of accomplishing the same will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. The embodiments are provided so that those skilled in the art can easily carry out the technical idea of the present invention to those skilled in the art.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.In the drawings, embodiments of the present invention are not limited to the specific forms shown and are exaggerated for clarity. Although specific terms are used herein, It is to be understood that the same is by way of illustration and example only and is not to be taken by way of limitation of the scope of the appended claims.

본 명세서에서 '그리고/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 그리고 소자는 하나 이상의 다른 구성 요소, 단계, 동작 그리고 소자의 존재 또는 추가를 의미한다.The expression 'and / or' is used herein to mean including at least one of the elements listed before and after. Also, the expression " coupled / coupled " is used to mean either directly connected to another component or indirectly connected through another component. The singular forms herein include plural forms unless the context clearly dictates otherwise. Also, components, steps, operations and elements referred to in the specification as "comprising" or "comprising" mean the presence or addition of one or more other elements, steps, operations and elements.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.1 is a block diagram schematically illustrating a data storage device according to an embodiment of the present invention. The data storage device 100 may store data accessed by a host device (not shown) such as a mobile phone, an MP3 player, a laptop computer, a desktop computer, a game machine, a TV, an in- vehicle infotainment system, The data storage device 100 may also be referred to as a memory system.

데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.The data storage device 100 may be manufactured in any one of various types of storage devices according to an interface protocol connected to the host device. For example, the data storage device 100 may be a solid state drive (SSD), an MMC, an eMMC, an RS-MMC, a multi-media card in the form of a micro- a secure digital card in the form of micro-SD, a universal storage bus (USB) storage device, a universal flash storage (UFS) device, a storage device in the form of a personal computer memory card international association (PCMCIA) ) Storage devices, PCI-E (PCI express) card-type storage devices, CF (compact flash) cards, smart media cards, memory sticks, It can be configured as any one.

데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.The data storage device 100 may be manufactured in any one of various types of package types. For example, the data storage device 100 may be a package on package (POP), a system in package (SIP), a system on chip (SOC), a multi chip package (MCP), a chip on board (COB) level fabricated package, a wafer-level stack package (WSP), and the like.

데이터 저장 장치(100)는 불휘발성 메모리 장치(110)를 포함할 수 있다. 불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는, 메모리 셀 영역(111)을 구성하는 메모리 셀에 따라서, 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.The data storage device 100 may include a non-volatile memory device 110. The non-volatile memory device 110 may operate as a storage medium of the data storage device 100. The nonvolatile memory device 110 may include a NAND flash memory device, a NOR flash memory device, a ferroelectric random access memory (NAND) memory device using a ferroelectric capacitor, (MRAM) using a tunneling magneto-resistive (TMR) film, a phase change random access memory (PRAM) using a chalcogenide alloys, Volatile memory devices of various types such as resistive random access memory (RERAM) using a metal oxide (transition metal oxide), or the like.

데이터 저장 장치(100)는 컨트롤러(120)를 포함할 수 있다. 컨트롤러(120)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동함으로써 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(120)는 호스트 장치의 데이터 액세스 요청에 응답하여 불휘발성 메모리 장치(110)를 제어할 수 있다.The data storage device 100 may include a controller 120. The controller 120 may control all operations of the data storage device 100 by decoding and driving code instructions or algorithms such as firmware or software. The controller 120 may control the non-volatile memory device 110 in response to a data access request of the host device.

컨트롤러(120)는 채널(CH)을 통해서 불휘발성 메모리 장치(110)로 제어 신호들과 데이터를 제공할 수 있다. 또한, 컨트롤러(120)는 채널을 통해서 불휘발성 메모리 장치(110)로부터 데이터를 제공받을 수 있다. 보다 구체적으로, 컨트롤러(120)는 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 채널(CH)을 통해서 제어 신호, 명령, 어드레스를 제어 시퀀스(sequence) 또는 제어 타이밍에 맞게 불휘발성 메모리 장치(110)로 제공할 수 있다. 또한, 컨트롤러(120)는 데이터 라인을 포함하는 채널(CH)을 통해서 데이터를 불휘발성 메모리 장치(110)로 제공하거나, 불휘발성 메모리 장치(110)로부터 제공받을 수 있다.The controller 120 may provide control signals and data to the non-volatile memory device 110 via the channel CH. In addition, the controller 120 may receive data from the non-volatile memory device 110 via the channel. More specifically, the controller 120 controls a control signal, an instruction, and an address through a channel CH including a control signal line, a command line, and an address line in accordance with a control sequence or a control timing in the nonvolatile memory device 110 ). In addition, the controller 120 may provide data to or receive data from the non-volatile memory device 110 via a channel CH including a data line.

불휘발성 메모리 장치(110)는 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호를 컨트롤러(120)로 제공할 수 있다. 동작 완료 신호 라인(OCL)을 통해서 제공되는 동작 완료 신호는 컨트롤러(120)의 제어에 응답하여 수행된 동작이 완료되었음을 통지하는 신호를 의미한다.The non-volatile memory device 110 may provide an operation completion signal to the controller 120 via the operation completion signal line OCL. The operation completion signal provided through the operation completion signal line OCL means a signal informing that the operation performed in response to the control of the controller 120 is completed.

도 2 그리고 도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 흐름을 보여주는 도면이다. 도 2 그리고 도 3에 있어서, 동작 흐름은, 불휘발성 메모리 장치(110)의 관점에서, 동작 설정 구간(pSU)(또는, 동작 설정 상태), 동작 구간(pOP)(또는, 동작 상태) 그리고 대기 구간(pSB)(또는, 대기 상태)으로 구분될 수 있다. 도 2에는 동작 설정 구간(pSU) 동안 명령들(C_1 그리고 C_2)과 어드레스(ADDR)가 제공되는 동작 흐름이 도시되며, 도 3에는 동작 설정 구간(pSU) 동안 명령들(C_1 그리고 C_2), 어드레스(ADDR) 그리고 데이터(DT)가 제공되는 동작 흐름이 도시된다.FIG. 2 and FIG. 3 are diagrams illustrating an operational flow of a data storage apparatus according to an embodiment of the present invention. 2 and 3, the operation flow includes, from the viewpoint of the nonvolatile memory device 110, the operation setting period pSU (or the operation setting state), the operation period pOP (or the operation state) (PSB) (or a standby state). 2 shows an operation flow in which instructions C_1 and C_2 and an address ADDR are provided during the operation setting period pSU. FIG. 3 shows an operation flow during which the instructions C_1 and C_2, (ADDR) and data (DT) are provided.

도 2를 참조하면, 컨트롤러(도 1의 120)는 동작 설정 구간(pSU) 동안 채널(CH)을 통해서 제1 명령(C_1), 어드레스(ADDR) 그리고 제2 명령(C_2)을 불휘발성 메모리 장치(도 1의 110)로 제공할 수 있다. 제1 명령(C_1)은 불휘발성 메모리 장치(110)가 수행해야할 동작을 지시하기 위한 명령일 수 있다. 예시적으로, 제1 명령(C_1)은 소거 동작을 지시하기 위한 명령일 수 있다. 불휘발성 메모리 장치(110)는 제1 명령(C_1)과 어드레스(ADDR)에 근거하여 요청된 동작을 수행하기 위한 준비를 할 수 있다. 제2 명령(C_2)은 설정 구간(pSU) 동안 제공된 제1 명령(C_1)과 어드레스(ADDR)에 근거하여 동작이 시작되도록 지시하기 위한 명령일 수 있다.Referring to FIG. 2, the controller 120 of FIG. 1 transmits a first command C_1, an address ADDR, and a second command C_2 to the nonvolatile memory device 100 via a channel CH during an operation setting period pSU. (110 in FIG. 1). The first command C_1 may be a command for instructing an operation to be performed by the nonvolatile memory device 110. [ Illustratively, the first instruction C_1 may be an instruction to indicate an erase operation. The non-volatile memory device 110 may be ready to perform the requested operation based on the first command C_1 and the address ADDR. The second instruction C_2 may be an instruction to instruct the operation to start based on the first instruction C_1 and the address ADDR provided during the set interval pSU.

불휘발성 메모리 장치(110)는 동작 구간(pOP) 동안 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(110)는 메모리 셀에 대해서 액세스 동작, 예를 들면, 소거 동작을 수행할 수 있다. 불휘발성 메모리 장치(110)는, 동작이 완료된 직후, 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 즉, 불휘발성 메모리 장치(110)는 동작 상태(pOP)에서 대기 상태(PSB)로 전환될 때 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 불휘발성 메모리 장치(110)는 동작의 패스(pass) 또는 페일(fail)과 무관하게 동작 완료 정보(OC)를 제공할 수 있다.The non-volatile memory device 110 may perform operations during the active period (pOP). For example, non-volatile memory device 110 may perform an access operation, e.g., an erase operation, to a memory cell. The nonvolatile memory device 110 may provide the operation completion signal OC to the controller 120 via the operation completion signal line OCL immediately after the operation is completed. That is, the non-volatile memory device 110 can provide the operation completion signal OC to the controller 120 via the operation completion signal line OCL when the operation mode pOP is switched to the standby state (PSB) . The non-volatile memory device 110 may provide the operation completion information OC regardless of the pass or fail of the operation.

컨트롤러(120)는 대기 구간(pSB) 동안 채널(CH)을 통해서 상태 확인 명령(C_SC)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 상태 확인 명령(C_SC)은 동작 구간(pOP)동안 수행된 불휘발성 메모리 장치(110)의 동작이 패스(pass)인지 또는 페일인지를 확인하기 위한 명령이다. 컨트롤러(120)는 동작 완료 신호(OC)를 인터럽트(interrupt)로서 받아들일 수 있다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면 불휘발성 메모리 장치(110)의 동작이 완료되었음을 인지하고, 동작의 결과를 확인하기 위한 상태 확인 명령(C_SC)을 제공할 수 있다.The controller 120 may provide the status check command C_SC to the nonvolatile memory device 110 via the channel CH during the idle interval pSB. The status check command C_SC is a command for confirming whether the operation of the non-volatile memory device 110 performed during the operation period pOP is a pass or a fail. The controller 120 may receive the operation completion signal OC as an interrupt. That is, when the operation completion signal OC is provided from the nonvolatile memory device 110, the controller 120 recognizes that the operation of the nonvolatile memory device 110 is completed and issues a status confirmation command C_SC).

불휘발성 메모리 장치(110)는 상태 확인 명령(C_SC)에 응답하여 상태 정보(DT_S)를 컨트롤러(120)로 제공할 수 있다. 상태 정보(DT_S)는 수행한 동작의 종류(예를 들면, 읽기 동작, 프로그램 동작, 소거 동작)에 대한 정보를 포함할 수 있다. 또한, 상태 정보(DT_S)는 수행한 동작이 패스인지 또는 페일인지에 대한 정보를 포함할 수 있다.The non-volatile memory device 110 may provide status information DT_S to the controller 120 in response to a status check command C_SC. The status information DT_S may include information on the type of operation performed (for example, a read operation, a program operation, and an erase operation). In addition, the status information DT_S may include information on whether the performed operation is a pass or a failure.

도 3을 참조하면, 컨트롤러(120)는 동작 설정 구간(pSU) 동안 채널(CH)을 통해서 제1 명령(C_1), 어드레스(ADDR), 데이터(DT) 그리고 제2 명령(C_2)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 제1 명령(C_1)은 불휘발성 메모리 장치(110)가 수행해야할 동작을 지시하기 위한 명령일 수 있다. 예시적으로, 제1 명령(C_1)은 프로그램 동작을 지시하기 위한 명령일 수 있다. 불휘발성 메모리 장치(110)는 제1 명령(C_1), 어드레스(ADDR) 그리고 데이터(DT)에 근거하여 요청된 동작을 수행하기 위한 준비를 할 수 있다. 제2 명령(C_2)은 설정 구간(pSU) 동안 제공된 제1 명령(C_1), 어드레스(ADDR) 그리고 데이터(DT)에 근거하여 동작이 시작되도록 지시하기 위한 명령일 수 있다.3, the controller 120 sets the first command C_1, the address ADDR, the data DT, and the second command C_2 through the channel CH during the operation setting period pSU to nonvolatile To the memory device 110. The first command C_1 may be a command for instructing an operation to be performed by the nonvolatile memory device 110. [ Illustratively, the first instruction C_1 may be an instruction to direct a program operation. The non-volatile memory device 110 may be ready to perform the requested operation based on the first instruction C_1, the address ADDR, and the data DT. The second instruction C_2 may be an instruction to instruct the operation to start based on the first instruction C_1, the address ADDR and the data DT provided during the set period pSU.

불휘발성 메모리 장치(110)는 동작 구간(pOP) 동안 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(110)는 메모리 셀에 대해서 액세스 동작, 예를 들면, 프로그램 동작을 수행할 수 있다. 불휘발성 메모리 장치(110)는, 동작이 완료된 직후, 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 즉, 불휘발성 메모리 장치(110)는 동작 상태(pOP)에서 대기 상태(PSB)로 전환될 때 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 불휘발성 메모리 장치(110)는 동작의 패스(pass) 또는 페일(fail)과 무관하게 동작 완료 정보(OC)를 제공할 수 있다.The non-volatile memory device 110 may perform operations during the active period (pOP). For example, the non-volatile memory device 110 may perform an access operation, for example, a program operation, to a memory cell. The nonvolatile memory device 110 may provide the operation completion signal OC to the controller 120 via the operation completion signal line OCL immediately after the operation is completed. That is, the non-volatile memory device 110 can provide the operation completion signal OC to the controller 120 via the operation completion signal line OCL when the operation mode pOP is switched to the standby state (PSB) . The non-volatile memory device 110 may provide the operation completion information OC regardless of the pass or fail of the operation.

컨트롤러(120)는 대기 구간(pSB) 동안 채널(CH)을 통해서 상태 확인 명령(C_SC)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 상태 확인 명령(C_SC)은 동작 구간(pOP)동안 수행된 불휘발성 메모리 장치(110)의 동작이 패스(pass)인지 또는 페일인지를 확인하기 위한 명령이다. 컨트롤러(120)는 동작 완료 신호(OC)를 인터럽트(interrupt)로서 받아들일 수 있다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면 불휘발성 메모리 장치(110)의 동작이 완료되었음을 인지하고, 동작의 결과를 확인하기 위한 상태 확인 명령(C_SC)을 제공할 수 있다.The controller 120 may provide the status check command C_SC to the nonvolatile memory device 110 via the channel CH during the idle interval pSB. The status check command C_SC is a command for confirming whether the operation of the non-volatile memory device 110 performed during the operation period pOP is a pass or a fail. The controller 120 may receive the operation completion signal OC as an interrupt. That is, when the operation completion signal OC is provided from the nonvolatile memory device 110, the controller 120 recognizes that the operation of the nonvolatile memory device 110 is completed and issues a status confirmation command C_SC).

불휘발성 메모리 장치(110)는 상태 확인 명령(C_SC)에 응답하여 상태 정보(DT_S)를 컨트롤러(120)로 제공할 수 있다. 상태 정보(DT_S)는 수행한 동작의 종류(예를 들면, 읽기 동작, 프로그램 동작, 소거 동작)에 대한 정보를 포함할 수 있다. 또한, 상태 정보(DT_S)는 수행한 동작이 패스인지 또는 페일인지에 대한 정보를 포함할 수 있다.The non-volatile memory device 110 may provide status information DT_S to the controller 120 in response to a status check command C_SC. The status information DT_S may include information on the type of operation performed (for example, a read operation, a program operation, and an erase operation). In addition, the status information DT_S may include information on whether the performed operation is a pass or a failure.

도 2 그리고 도 3을 참조하여 설명한 바와 같이, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면, 불휘발성 메모리 장치(110)가 수행한 동작의 결과를 확인할 수 있다. 즉, 컨트롤러(120)는 동작 완료 신호(OC)가 제공될 때까지 지시한 동작의 결과를 확인하지 않을 것이다. 이는, 지시한 동작의 결과를 확인하기 위해서, 컨트롤러(120)가 주기적으로 리소스를 소모할 필요가 없음을 의미한다.2 and 3, when the operation completion signal OC is provided from the nonvolatile memory device 110, the controller 120 confirms the result of the operation performed by the nonvolatile memory device 110 . That is, the controller 120 will not check the result of the indicated operation until the operation complete signal OC is provided. This means that the controller 120 does not need to periodically consume resources to confirm the result of the indicated operation.

도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.4 is a block diagram illustrating an exemplary non-volatile memory device according to an embodiment of the present invention.

도 4를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(111), 행 디코더(112), 열 디코더(113), 데이터 읽기/쓰기 블럭(114), 제어 로직(115), 그리고 동작 완료 신호 생성 블럭(116)을 포함할 수 있다.4, a non-volatile memory device 100 includes a memory cell array 111, a row decoder 112, a column decoder 113, a data read / write block 114, control logic 115, A completion signal generation block 116, and the like.

메모리 셀 어레이(111)는 데이터를 저장하기 위한 메모리 셀들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL0~WLm)과 비트 라인들(BL0~BLn)이 서로 교차된 영역에 배열될 수 있다.The memory cell array 111 may include memory cells for storing data. The memory cells may be arranged in an area where the word lines WL0 to WLm and the bit lines BL0 to BLn cross each other.

행 디코더(112)는 워드 라인들(WL0~WLm)을 통해서 메모리 셀 어레이(111)와 연결될 수 있다. 행 디코더(112)는 제어 로직(115)의 제어에 따라 동작할 수 있다. 행 디코더(112)는 컨트롤러(120)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(112)는 디코딩 결과에 근거하여 워드 라인들(WL0~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(112)는 전압 발생기(도시되지 않음)로부터 제공된 워드 라인 구동 전압을 워드 라인들(WL0~WLm)에 제공할 수 있다.The row decoder 112 may be coupled to the memory cell array 111 through the word lines WL0 to WLm. The row decoder 112 may operate under the control of the control logic 115. The row decoder 112 may decode the address provided from the controller 120. [ The row decoder 112 can select and drive the word lines WL0 to WLm based on the decoding result. Illustratively, the row decoder 112 may provide a word line drive voltage provided from a voltage generator (not shown) to the word lines WL0 through WLm.

열 디코더(113)는 비트 라인들(BL0~BLn)을 통해서 메모리 셀 어레이(111)와 연결될 수 있다. 열 디코더(113)는 제어 로직(115)의 제어에 따라 동작할 수 있다. 열 디코더(113)는 컨트롤러(120)로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(113)는 디코딩 결과에 근거하여 비트 라인들(BL0~BLn)과 비트 라인들(BL0~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(114)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(113)는 디코딩 결과에 근거하여 비트 라인들(BL0~BLn)을 구동할 수 있다.The column decoder 113 may be connected to the memory cell array 111 through the bit lines BL0 to BLn. The column decoder 113 may operate under the control of the control logic 115. The column decoder 113 may decode the address provided from the controller 120. [ The column decoder 113 may connect the read / write circuits of the data read / write block 114 corresponding to the bit lines BL0 to BLn and the bit lines BL0 to BLn, respectively, based on the decoding result. In addition, the column decoder 113 can drive the bit lines BL0 to BLn based on the decoding result.

데이터 읽기/쓰기 블럭(114)은 제어 로직(115)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(114)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(114)은 프로그램 동작 시 컨트롤러(120)로부터 제공된 데이터를 메모리 셀 어레이(111)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(114)은 읽기 동작 시 메모리 셀 어레이(111)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.The data read / write block 114 may operate under the control of the control logic 115. The data read / write block 114 may operate as a write driver or as a sense amplifier, depending on the mode of operation. For example, the data read / write block 114 may operate as a write driver that stores data provided from the controller 120 in the memory cell array 111 during a program operation. As another example, the data read / write block 114 may operate as a sense amplifier that reads data from the memory cell array 111 during a read operation.

제어 로직(115)은 컨트롤러(120)로부터 제공된 제어 신호에 근거하여 메모리 셀 어레이(111)에 대한 읽기 동작, 프로그램 동작 그리고 소거 동작을 제어할 수 있다. 제어 로직(115)은 동작의 패스 또는 페일과 무관하게 레디/비지(ready/busy) 신호(RB)를 출력할 수 있다. 제어 로직(115)으로부터 출력된 레디/비지 신호(RB)는 동작 완료 신호 생성 블럭(116)으로 제공될 수 있다.The control logic 115 may control a read operation, a program operation, and an erase operation on the memory cell array 111 based on the control signal provided from the controller 120. [ The control logic 115 may output a ready / busy signal RB independent of the pass or fail of the operation. The ready / busy signal RB output from the control logic 115 may be provided to the operation completion signal generation block 116. [

레디/비지 신호(RB)는 불휘발성 메모리 장치(110)가 레디 상태인지 또는 비지 상태인지를 나타내는 신호일 수 있다. 레디 상태는 컨트롤러(120)로부터 제어 신호, 명령, 어드레스, 데이터를 수신할 수 있는 불휘발성 메모리 장치(110)의 대기 상태를 의미할 수 있다. 비지 상태는, 내부 동작, 예를 들면, 메모리 셀 어레이(111)에 대해서 액세스 동작(즉, 읽기 동작, 프로그램 동작 그리고 소거 동작)을 수행함으로 인해서 컨트롤러(120)로부터 제어 신호, 명령, 어드레스, 데이터를 수신할 수 없는, 불휘발성 메모리 장치(110)의 동작이 진행 중인 상태(즉, 동작 상태)를 의미할 수 있다.The ready / busy signal RB may be a signal indicating whether the non-volatile memory device 110 is in a ready state or a busy state. The ready state may mean a standby state of the nonvolatile memory device 110 capable of receiving a control signal, command, address, and data from the controller 120. [ The busy state is a state in which a control signal, an instruction, an address, data (data), and the like are received from the controller 120 by performing an internal operation such as an access operation (i.e., a read operation, a program operation and an erase operation) (I.e., an operating state) in which the operation of the nonvolatile memory device 110 can not be received.

동작 완료 신호 생성 블럭(116)은 레디/비지 신호(RB)에 근거하여 동작 완료 신호(OC)를 생성하고, 생성된 동작 완료 신호(OC)를 패드(PD)를 통해서 컨트롤러(120)로 제공할 수 있다. 동작 완료 신호 생성 블럭(116)의 구성 그리고 동작은 도 5 그리고 도 6을 참조하여 이하에서 상세히 설명될 것이다.The operation completion signal generating block 116 generates an operation completion signal OC based on the ready / busy signal RB and provides the generated operation completion signal OC to the controller 120 through the pad PD can do. The construction and operation of the operation completion signal generating block 116 will be described in detail below with reference to FIGS. 5 and 6. FIG.

도 5는 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭을 예시적으로 보여주는 블럭도이다. 그리고 도 6은 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭의 동작을 설명하기 위한 타이밍도이다. 도 5를 참조하면, 동작 완료 신호 생성 블럭(116)은 지연 회로(DL), 인버터 회로(IVT) 그리고 부정 논리곱 회로(NAND)를 포함할 수 있다.5 is a block diagram illustrating an operation completion signal generation block according to an embodiment of the present invention. And FIG. 6 is a timing chart for explaining the operation of the operation completion signal generating block according to the embodiment of the present invention. Referring to FIG. 5, the operation completion signal generating block 116 may include a delay circuit DL, an inverter circuit IVT, and a NAND gate NAND.

레디/비지 신호(RB)는 불휘발성 메모리 장치(도 5의 110)가 동작 구간(pOP)으로 진입할 때 레디 상태(예를 들면, 논리 하이(logic high) 상태)에서 비지 상태(예를 들면, 논리 로우(logic low) 상태)로 천이할 수 있다. 그리고 레디/비지 신호(RB)는 불휘발성 메모리 장치(110)가 동작 구간(pOP)을 벗어날 때 비지 상태(예를 들면, 논리 로우(logic low) 상태)에서 레디 상태(예를 들면, 논리 하이(logic high) 상태)로 천이할 수 있다. 즉, 레디/비지 신호(RB)는 불휘발성 메모리 장치(110)의 동작 구간(pOP) 동안 비지 상태(B)로 유지되고, 동작 설정 구간(pSU)과 대기 구간(pSB) 동안 레디 상태(R)로 유지될 수 있다. 보다 구체적으로, 레디/비지 신호(RB)는 제어 로직(도 5의 115)에 의해서 메모리 셀 어레이(도 5의 111)가 액세스되는 동안 비지 신호로서 유지되고, 나머지 구간 동안 레디 신호로서 유지될 수 있다.The ready / busy signal RB is in a ready state (e.g., a logic high state) when the nonvolatile memory device 110 (FIG. 5) enters the operation period pOP , Logic low state). The ready / busy signal RB is a ready state (for example, a logic low state) when the nonvolatile memory device 110 is out of the operation period pOP, (logic high) state). That is, the ready / busy signal RB is maintained in the busy state B during the active period pOP of the nonvolatile memory device 110 and the ready state R during the active set period pSU and the standby period pSB. ). ≪ / RTI > More specifically, the ready / busy signal RB is maintained as a busy signal while the memory cell array (111 of FIG. 5) is accessed by the control logic (115 of FIG. 5) have.

지연 회로(DL)는 입력된 레디/비지 신호(RB)를 지연 시간(tD) 동안 지연 시킨 지연 신호(RBD)를 생성하고 출력할 수 있다.The delay circuit DL can generate and output a delay signal RBD in which the input ready / busy signal RB is delayed for a delay time tD.

인버터 회로(IVT)는 지연 회로(DL)의 출력단에 연결될 수 있다. 인버터 회로(IVT)는 입력된 지연 신호(RBD)를 반전시킨 반전 신호(RBDI)를 생성하고 출력할 수 있다.The inverter circuit IVT may be connected to the output terminal of the delay circuit DL. The inverter circuit IVT can generate and output an inverted signal RBDI obtained by inverting the input delay signal RBD.

부정 논리곱 회로(NAND)는 인버터 회로(IVT)의 출력단과 제어 로직(115)의 레디/비지 신호(RB) 출력단에 연결될 수 있다. 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)와 반전 신호(RBDI)에 근거하여 동작 완료 신호(OC)를 생성할 수 있다. 예시적으로, 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)와 반전 신호(RBDI)가 동일한 논리 상태인 동안 활성화된 동작 완료 신호(OC)를 생성할 수 있다.The NAND circuit can be connected to the output terminal of the inverter circuit IVT and the ready / busy signal RB output terminal of the control logic 115. The NAND circuit NAND can generate the operation completion signal OC based on the ready / busy signal RB and the inversion signal RBDI. Illustratively, the NAND circuit can generate an activated complete operation signal OC while the ready / busy signal RB and the inverted signal RBDI are in the same logic state.

예시적으로, 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)가 비지 상태(B)로부터 레디 상태(R)로 전환되면, 즉, 비지 신호의 제공이 중단되고 레디 신호가 제공되면, 활성화된 동작 완료 신호(OC)를 생성할 수 있다. 그리고 부정 논리곱 회로(NAND)는 지연 회로(DL)의 지연 시간(tD) 동안 동작 완료 신호(OC)의 활성화 상태를 유지할 수 있다.For example, the NAND circuit NAND may be configured so that when the ready / busy signal RB is switched from the busy state B to the ready state R, that is, the provision of the busy signal is stopped and the ready signal is provided, It is possible to generate an activated operation completion signal OC. The NAND circuit NAND can maintain the activation state of the operation completion signal OC during the delay time tD of the delay circuit DL.

도 5 그리고 도 6을 참조하여 설명한 바와 같이, 불휘발성 메모리 장치(110)가 동작 상태(pOP)에서 대기 상태(pSB)로 전환되면, 동작 완료 신호 생성 블럭(116)은 제어 로직(115)으로부터 제공된 레디/비지 신호(RB)에 근거하여 지연 시간(tD) 동안 활성화되는 동작 완료 신호(OC)를 생성하고 출력할 수 있다.5 and 6, when the nonvolatile memory device 110 is switched from the operating state pOP to the standby state pSB, the operation completion signal generating block 116 receives the control signal from the control logic 115 It is possible to generate and output an operation completion signal OC that is activated during the delay time tD based on the provided ready / busy signal RB.

도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 설명의 간략화를 위해서, 2개의 채널들과, 채널당 2개의 불휘발성 메모리 장치들로 구성된 데이터 저장 장치(100)가 예시될 것이다. 그러나, 필요에 따라서, 구성의 축소 또는 확장이 가능할 수 있음은 잘 이해될 것이다.7 is a block diagram illustrating an exemplary data storage device in accordance with an embodiment of the present invention. For simplicity of illustration, a data storage device 100 comprised of two channels and two nonvolatile memory devices per channel will be illustrated. However, it will be appreciated that, as necessary, reduction or enlargement of the configuration may be possible.

도 7에 도시된 각각의 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)과 컨트롤러(120)는, 도 1에 도시된 불휘발성 메모리 장치(110)와 컨트롤러(120)와 동일할 것이다. 그러한 이유로, 중복되는 설명은 생략될 것이다. 도 7을 참조하면, 컨트롤러(120)는 컨트롤 유닛(121), 휘발성 메모리(122) 그리고 메모리 인터페이스 유닛(123)을 포함할 수 있다.Each of the non-volatile memory devices 110A, 110B, 110C and 110D and the controller 120 shown in FIG. 7 will be the same as the non-volatile memory device 110 and the controller 120 shown in FIG. For that reason, the redundant description will be omitted. Referring to FIG. 7, the controller 120 may include a control unit 121, a volatile memory 122, and a memory interface unit 123.

컨트롤 유닛(121)은 휘발성 메모리(122)에 로딩된 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령 또는 알고리즘의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(110)은 마이크로 컨트롤 유닛(micro control unit: MCU), 중앙 처리 장치(central processing unit: CPU)와 같은 처리 장치들로 구성될 수 있다.The control unit 121 may control all operations of the data storage device 100 by driving commands or algorithms in the form of a code such as firmware or software loaded into the volatile memory 122. [ The control unit 110 may comprise processing units such as a micro control unit (MCU) and a central processing unit (CPU).

휘발성 메모리(122)는 컨트롤 유닛(121)에 의해서 구동되는 펌웨어 또는 소프트웨어, 그리고 그것들의 구동에 필요한 데이터를 저장할 수 있다. 즉, 휘발성 메모리(122)는 컨트롤 유닛(121)의 동작 메모리로서 동작할 수 있다. 휘발성 메모리(122)는 호스트 장치(도시되지 않음)로부터 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)로, 또는 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)로부터 호스트 장치로 제공될 데이터를 임시로 저장할 수 있다. 즉, 휘발성 메모리(122)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.The volatile memory 122 may store firmware or software driven by the control unit 121 and data necessary for their operation. That is, the volatile memory 122 can operate as an operation memory of the control unit 121. [ Volatile memory 122 may be provided from a host device (not shown) to nonvolatile memory devices 110A, 110B, 110C and 110D, or from nonvolatile memory devices 110A, 110B, 110C and 110D to host devices Data to be stored temporarily. That is, the volatile memory 122 may operate as a data buffer memory or a data cache memory.

메모리 인터페이스 유닛(123)은 컨트롤 유닛(121)의 요청에 응답하여 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)을 제어할 수 있다. 예를 들면, 메모리 인터페이스 유닛(123)은 컨트롤 유닛(121)이 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)을 제어하고자 하는 작업을 대신하여 수행할 수 있다.The memory interface unit 123 may control the non-volatile memory devices 110A, 110B, 110C and 110D in response to a request from the control unit 121. [ For example, the memory interface unit 123 may perform in place of the task of the control unit 121 to control the non-volatile memory devices 110A, 110B, 110C and 110D.

메모리 인터페이스 유닛(123)은 불휘발성 메모리 장치를 활성화시키기 위한(또는 선택하기 위한) 칩 인에이블 신호들(CE1, CE2, CE3 그리고 CE4)을 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D) 각각에 제공할 수 있다.The memory interface unit 123 connects the chip enable signals CE1, CE2, CE3 and CE4 to the non-volatile memory devices 110A, 110B, 110C and 110D for activating (or selecting) Respectively.

메모리 인터페이스 유닛(123)은 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 제1 채널(CH1)을 통해서, 제어 신호, 명령, 어드레스를 제어 시퀀스 또는 제어 타이밍에 맞게 제1 채널을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B)에 공통으로 제공할 수 있다. 또한, 메모리 인터페이스 유닛(123)은 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 제2 채널(CH2)을 통해서, 제어 신호, 명령, 어드레스를 제어 시퀀스 또는 제어 타이밍에 맞게 제2 채널을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D)에 공통으로 제공할 수 있다.The memory interface unit 123 is a nonvolatile memory that shares a first channel in accordance with a control sequence or control timing through a first channel CH1 including a control signal line, a command line, and an address line, May be provided in common to the memory devices 110A and 110B. In addition, the memory interface unit 123 may share a control signal, an instruction, and an address with a control sequence or a control timing through a second channel (CH2) including a control signal line, a command line, and an address line And may be commonly provided to the non-volatile memory devices 110C and 110D.

메모리 인터페이스 유닛(123)은 데이터 라인을 포함하는 제1 채널(CH1)을 통해서 데이터를 제1 채널(CH1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B)로 제공하거나 불휘발성 메모리 장치들(110A 그리고 110B)로부터 제공받을 수 있다. 메모리 인터페이스 유닛(123)은 데이터 라인을 포함하는 제2 채널(CH2)을 통해서 데이터를 제2 채널(CH2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D)로 제공하거나 불휘발성 메모리 장치들(110C 그리고 110D)로부터 제공받을 수 있다.The memory interface unit 123 provides data to the non-volatile memory devices 110A and 110B sharing the first channel CH1 via the first channel CH1 including the data line or the non-volatile memory devices 110A and 110B. The memory interface unit 123 may provide data to the non-volatile memory devices 110C and 110D sharing the second channel CH2 via a second channel CH2 including a data line, 110C and 110D.

메모리 인터페이스 유닛(123)은 채널들(CH1 그리고 CH2) 각각에 할당된 인터럽트 처리 블럭들(124 그리고 125)을 포함할 수 있다. 제1 인터럽트 처리 블럭(124)은 제1 동작 완료 신호 라인(OCL1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B) 중 적어도 하나로부터 동작 완료 신호를 제공받을 수 있다. 제2 인터럽트 처리 블럭(125)은 제2 동작 완료 신호 라인(OCL2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D) 중에서 적어도 하나로부터 동작 완료 신호를 제공받을 수 있다.Memory interface unit 123 may include interrupt processing blocks 124 and 125 assigned to each of channels CH1 and CH2. The first interrupt processing block 124 may receive an operation completion signal from at least one of the non-volatile memory devices 110A and 110B sharing the first operation completion signal line OCL1. The second interrupt processing block 125 may receive an operation completion signal from at least one of the nonvolatile memory devices 110C and 110D sharing the second operation completion signal line OCL2.

제1 인터럽트 처리 블럭(124)은 제1 동작 완료 신호 라인(OCL1)을 통해서 동작 완료 신호가 제공되면, 제1 채널(CH1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B) 각각에 상태 확인 명령(C_SC)을 제공할 수 있다. 제2 인터럽트 처리 블럭(125)은 제2 동작 완료 신호 라인(OCL2)을 통해서 동작 완료 신호가 제공되면, 제2 채널(CH2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D) 각각에 상태 확인 명령(C_SC)을 제공할 수 있다. 인터럽트 처리 블럭들(124 그리고 125)의 동작은 도 8을 참조하여 이하에서 상세히 설명될 것이다.The first interrupt processing block 124 provides a status check signal to each of the nonvolatile memory devices 110A and 110B sharing the first channel CH1 when the operation completion signal is provided through the first operation completion signal line OCL1. Command (C_SC). The second interrupt processing block 125 provides status confirmation to each of the nonvolatile memory devices 110C and 110D sharing the second channel CH2 when the operation completion signal is provided through the second operation completion signal line OCL2. Command (C_SC). The operation of the interrupt processing blocks 124 and 125 will be described in detail below with reference to FIG.

도 8은 본 발명의 실시 예에 따른 인터럽트 처리 블럭들을 포함하는 메모리 인터페이스 유닛의 동작을 설명하기 위한 도면이다. 도 7에 도시된 제1 인터럽트 처리 블럭(124)과 제2 인터럽트 처리 블럭(125)은 할당된 채널이 다를 뿐 동일한 동작을 수행할 수 있다. 따라서, 설명의 간략화를 위해서, 제1 인터럽트 처리 블럭(124)의 동작을 예시적으로 설명할 것이다.8 is a diagram for explaining the operation of the memory interface unit including the interrupt processing blocks according to the embodiment of the present invention. The first interrupt processing block 124 and the second interrupt processing block 125 shown in FIG. 7 can perform the same operation only with different allocated channels. Therefore, for simplicity of explanation, the operation of the first interrupt processing block 124 will be described by way of example.

제1 불휘발성 메모리 장치(110A) 그리고 제2 불휘발성 메모리 장치(110B) 중에서 적어도 하나는, 동작 상태(pOP)에서 대기 상태(pSB)로 전환될 때, 제1 동작 완료 신호 라인(OCL1)을 통해서 동작 완료 신호(OC)를 제공할 수 있다. 즉, 제1 불휘발성 메모리 장치(110A) 그리고 제2 불휘발성 메모리 장치(110B)는, 동작 상태(pOP)에서 대기 상태(pSB)로 전환될 때, 제1 동작 완료 신호 라인(OCL1)을 통해서 각각의 동작 완료 신호(OC)를 제공할 수 있다. 제1 인터럽트 처리 블럭(124)은 동작 완료 신호(OC)를 인터럽트로서 받아들이고, 동작의 결과를 확인하기 위해서 상태 확인 명령(C_SC)을 제공할 수 있다.At least one of the first nonvolatile memory device 110A and the second nonvolatile memory device 110B is connected to the first operation completion signal line OCL1 when switching from the operating state pOP to the standby state pSB It is possible to provide the operation completion signal OC. That is, when the first nonvolatile memory device 110A and the second nonvolatile memory device 110B are switched from the operating state pOP to the standby state pSB, the first non-volatile memory device 110A and the second non- And can provide respective operation completion signals OC. The first interrupt processing block 124 may receive the operation completion signal OC as an interrupt and provide a status check command C_SC to confirm the result of the operation.

동작 완료 신호 라인(OCL1)을 제1 불휘발성 메모리 장치(110A)와 제2 불휘발성 메모리 장치(110B)가 공유하기 때문에, 제1 인터럽트 처리 블럭(124)은 불휘발성 메모리 장치들(110A 그리고 110B) 중에서 어느 불휘발성 메모리 장치의 동작이 완료되었는지 그리고 동작의 결과가 무엇인지를 확인하기 위해서, 순차적으로 상태 확인 명령(C_SC)을 제공할 수 있다.Since the first nonvolatile memory device 110A and the second nonvolatile memory device 110B share the operation completion signal line OCL1, the first interrupt processing block 124 is connected to the nonvolatile memory devices 110A and 110B (C_SC) in order to confirm which of the non-volatile memory devices among the non-volatile memory devices has completed the operation and what the result of the operation is.

예시적으로, 제1 인터럽트 처리 블럭(124)은 제1 칩 인에이블 신호(CE1)를 활성화시키고, 제1 불휘발성 메모리 장치(110A)로 상태 확인 명령(C_SC)을 제공할 수 있다. 그리고, 제1 인터럽트 처리 블럭(124)은 제1 불휘발성 메모리 장치(110A)로부터 제공된 상태 정보(DT_S)에 근거하여 제1 불휘발성 메모리 장치의 동작 결과를 확인할 수 있다. 이어서, 제1 인터럽트 처리 블럭(124)은 제2 칩 인에이블 신호(CE2)를 활성화시키고, 제2 불휘발성 메모리 장치(110B)로 상태 확인 명령(C_SC)을 제공할 수 있다. 그리고, 제1 인터럽트 처리 블럭(124)은 제2 불휘발성 메모리 장치(110B)로부터 제공된 상태 정보(DT_S)에 근거하여 제2 불휘발성 메모리 장치의 동작 결과를 확인할 수 있다.Illustratively, the first interrupt processing block 124 may activate the first chip enable signal CE1 and provide a status check command C_SC to the first nonvolatile memory device 110A. The first interrupt processing block 124 can confirm the operation result of the first nonvolatile memory device based on the status information DT_S provided from the first nonvolatile memory device 110A. The first interrupt processing block 124 may then activate the second chip enable signal CE2 and provide a status check command C_SC to the second nonvolatile memory device 110B. Then, the first interrupt processing block 124 can confirm the operation result of the second nonvolatile memory device based on the status information DT_S provided from the second nonvolatile memory device 110B.

앞서 설명한 바와 같이, 컨트롤러(120)는 동작 완료 신호(OC)가 제공될 때까지 지시한 동작의 결과를 확인하지 않을 것이다. 그리고, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면, 불휘발성 메모리 장치(110)가 수행한 동작의 결과를 확인할 것이다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공될 때에만 지시한 동작의 결과를 확인하기 위한 리소스를 소모할 것이다.As described above, the controller 120 will not check the result of the indicated operation until the operation complete signal OC is provided. Then, when the operation completion signal OC is provided from the non-volatile memory device 110, the controller 120 will check the result of the operation performed by the non-volatile memory device 110. That is, the controller 120 will consume resources to confirm the result of the operation indicated only when the operation complete signal OC is provided from the non-volatile memory device 110. [

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 그리고 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the following claims and their equivalents. It will be appreciated that the structure of the present invention may be variously modified or changed without departing from the scope or spirit of the present invention.

100 : 데이터 저장 장치
110 : 불휘발성 메모리 장치
120 : 컨트롤러
121 : 컨트롤 유닛
122 : 휘발성 메모리
123 : 메모리 인터페이스 유닛
124 : 인터럽트 처리 블럭1
125 : 인터럽트 처리 블럭2100: Data storage device
110: Nonvolatile memory device
120: controller
121: Control unit
122: volatile memory
123: memory interface unit
124: Interrupt processing block 1
125: Interrupt processing block 2

Claims (12)

동작 상태에서 대기 상태로 전환되면, 동작 완료 신호를 활성화하는 불휘발성 메모리 장치; 그리고
상기 동작 완료 신호에 응답하여 상태 확인 명령을 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하는 데이터 저장 장치.A nonvolatile memory device for activating an operation completion signal when the operation state is switched to the standby state; And
And a controller for providing a status check command to the nonvolatile memory device in response to the operation completion signal. 제1항에 있어서,
상기 불휘발성 메모리 장치는 상기 상태 확인 명령에 응답하여 상기 동작 상태 동안 수행된 동작의 결과를 상기 컨트롤러로 제공하는 데이터 저장 장치.The method according to claim 1,
Wherein the nonvolatile memory device provides a result of an operation performed during the operating state to the controller in response to the status check command. 제1항에 있어서,
상기 불휘발성 메모리 장치는,
메모리 셀 어레이를 액세스하는 상기 동작 상태 동안 비지(busy) 상태로 유지되고, 그리고 상기 메모리 셀 어레이를 액세스하지 않는 상기 대기 상태 동안 레디 상태로 유지되는 레디/비지 신호를 제공하는 제어 로직; 그리고
상기 레디/비지 신호에 근거하여 상기 동작 완료 신호를 생성하는 동작 완료 신호 생성 블럭을 포함하는 데이터 저장 장치.The method according to claim 1,
The nonvolatile memory device comprising:
Control logic that is maintained in a busy state during the operating state accessing the memory cell array and provides a ready / busy signal maintained in the ready state during the idle state in which the memory cell array is not accessed; And
And an operation completion signal generation block for generating the operation completion signal based on the ready / busy signal. 제3항에 있어서,
상기 동작 완료 신호 생성 블럭은,
상기 레디/비지 신호를 지연 시간 동안 지연시킨 지연 신호를 생성하는 지연 회로;
상기 지연 신호를 반전시킨 반전 신호를 생성하는 인버터 회로; 그리고
상기 레디/비지 신호와 상기 반전 신호에 근거하여 상기 동작 완료 신호를 생성하는 부정 논리곱 회로를 포함하는 데이터 저장 장치.The method of claim 3,
The operation completion signal generation block includes:
A delay circuit for generating a delay signal delaying the ready / busy signal for a delay time;
An inverter circuit for generating an inverted signal by inverting the delay signal; And
And a negative logic product circuit for generating the operation completion signal based on the ready / busy signal and the inverted signal. 제4항에 있어서,
상기 동작 상태에서 상기 대기 상태로 전환되면, 상기 부정 논리곱 회로는 상기 지연 시간 동안 활성화된 상기 동작 완료 신호를 생성하는 데이터 저장 장치.5. The method of claim 4,
Wherein the NOR circuit generates the operation completion signal activated during the delay time when the operation state is changed to the standby state. 제1 불휘발성 메모리 장치;
상기 제1 불휘발성 메모리 장치와 제1 동작 완료 신호 라인을 공유하는 제2 불휘발성 메모리 장치; 그리고
상기 제1 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제1 인터럽트 처리 블럭을 포함하는 컨트롤러를 포함하는 데이터 저장 장치.A first nonvolatile memory device;
A second nonvolatile memory device sharing a first operation completion signal line with the first nonvolatile memory device; And
And a first interrupt processing block for sequentially providing a status check command to the first nonvolatile memory device and the second nonvolatile memory device in response to an operation completion signal provided through the first operation completion signal line, Comprising a data storage device. 제6항에 있어서,
상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은, 동작 상태에서 대기 상태로 전환되면, 상기 동작 완료 신호를 상기 제1 동작 완료 신호 라인으로 출력하는 데이터 저장 장치.The method according to claim 6,
Wherein each of the first nonvolatile memory device and the second nonvolatile memory device outputs the operation completion signal to the first operation completion signal line when the operation state is switched to the standby state. 제6항에 있어서,
상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은,
메모리 셀 어레이를 액세스하는 상기 동작 상태 동안 비지(busy) 신호를 제공하고, 상기 메모리 셀 어레이를 액세스하지 않는 상기 대기 상태 동안 레디 신호를 제공하는 제어 로직; 그리고
상기 비지 신호와 상기 레디 신호에 근거하여 상기 동작 완료 신호를 생성하는 동작 완료 신호 생성 블럭을 포함하는 데이터 저장 장치.The method according to claim 6,
Wherein each of the first nonvolatile memory device and the second nonvolatile memory device comprises:
Control logic for providing a busy signal during the operating state to access the memory cell array and providing a ready signal during the idle state in which the memory cell array is not accessed; And
And an operation completion signal generation block for generating the operation completion signal based on the busy signal and the ready signal. 제8항에 있어서,
상기 동작 완료 신호 생성 블럭은,
상기 비지 신호를 지연 시간 동안 지연시킨 지연 신호를 생성하는 지연 회로;
상기 지연 신호를 반전시킨 반전 신호를 생성하는 인버터 회로; 그리고
상기 비지 신호와 상기 반전 신호가 동일한 논리 상태인 동안, 활성화된 상기 동작 완료 신호를 생성하는 부정 논리곱 회로를 포함하는 데이터 저장 장치.9. The method of claim 8,
The operation completion signal generation block includes:
A delay circuit for generating a delay signal delaying the busy signal for a delay time;
An inverter circuit for generating an inverted signal by inverting the delay signal; And
And a non-validated product circuit that generates the activated operation complete signal while the busy signal and the inverted signal are in the same logic state. 제9항에 있어서,
상기 부정 논리곱 회로는, 상기 비지 신호의 제공이 중단되고 상기 레디 신호가 제공되면, 상기 지연 시간 동안 상기 동작 완료 신호를 활성화시키는 데이터 저장 장치.10. The method of claim 9,
Wherein the NOR circuitry activates the operation completion signal during the delay time when the provision of the busy signal is stopped and the ready signal is provided. 제6항에 있어서,
상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은, 상기 상태 확인 명령에 응답하여 수행된 동작의 결과를 상기 컨트롤러로 제공하는 데이터 저장 장치.The method according to claim 6,
Wherein each of the first nonvolatile memory device and the second nonvolatile memory device provides a result of an operation performed in response to the status check command to the controller. 제6항에 있어서,
상기 컨트롤러는 제2 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 제3 불휘발성 메모리 장치와 제4 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제2 인터럽트 처리 블럭을 더 포함하는 데이터 저장 장치.The method according to claim 6,
The controller further comprises a second interrupt processing block for sequentially providing a status check command to the third nonvolatile memory device and the fourth nonvolatile memory device in response to the operation completion signal provided through the second operation completion signal line, Storage device.
KR1020150003240A 2015-01-09 2015-01-09 Data storage device KR102355436B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150003240A KR102355436B1 (en) 2015-01-09 2015-01-09 Data storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150003240A KR102355436B1 (en) 2015-01-09 2015-01-09 Data storage device

Publications (2)

Publication Number Publication Date
KR20160086059A true KR20160086059A (en) 2016-07-19
KR102355436B1 KR102355436B1 (en) 2022-01-26

Family

ID=56616235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150003240A KR102355436B1 (en) 2015-01-09 2015-01-09 Data storage device

Country Status (1)

Country Link
KR (1) KR102355436B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102778A (en) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 Electronic device and operating method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816320A (en) * 1994-06-24 1996-01-19 Fujitsu Ltd Disk device and disk sub-system
US6526471B1 (en) * 1998-09-18 2003-02-25 Digeo, Inc. Method and apparatus for a high-speed memory subsystem
KR20040086214A (en) * 2003-04-02 2004-10-08 마이크로소프트 코포레이션 Enhanced runtime hosting
US20080162753A1 (en) * 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
WO2009086419A1 (en) * 2007-12-27 2009-07-09 Pliant Technology, Inc. Flash storage controller execute loop
EP2187315A1 (en) * 2007-09-07 2010-05-19 Artek Microelectronics Co., Ltd. Method for accessing data in flash memory and data accessing controller
JP2011018387A (en) * 2009-07-07 2011-01-27 Sony Corp Memory apparatus, memory controlling method and program
US20110093647A1 (en) * 2009-10-19 2011-04-21 Yi-Lin Lai System And Method For Controlling Flash Memory
US20110119419A1 (en) * 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System
KR101159400B1 (en) * 2006-06-07 2012-06-28 마이크로소프트 코포레이션 Hybrid memory device with single interface
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816320A (en) * 1994-06-24 1996-01-19 Fujitsu Ltd Disk device and disk sub-system
US6526471B1 (en) * 1998-09-18 2003-02-25 Digeo, Inc. Method and apparatus for a high-speed memory subsystem
KR20040086214A (en) * 2003-04-02 2004-10-08 마이크로소프트 코포레이션 Enhanced runtime hosting
KR101159400B1 (en) * 2006-06-07 2012-06-28 마이크로소프트 코포레이션 Hybrid memory device with single interface
US20080162753A1 (en) * 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
EP2187315A1 (en) * 2007-09-07 2010-05-19 Artek Microelectronics Co., Ltd. Method for accessing data in flash memory and data accessing controller
WO2009086419A1 (en) * 2007-12-27 2009-07-09 Pliant Technology, Inc. Flash storage controller execute loop
JP2011018387A (en) * 2009-07-07 2011-01-27 Sony Corp Memory apparatus, memory controlling method and program
US20110093647A1 (en) * 2009-10-19 2011-04-21 Yi-Lin Lai System And Method For Controlling Flash Memory
US20110119419A1 (en) * 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102778A (en) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 Electronic device and operating method thereof

Also Published As

Publication number Publication date
KR102355436B1 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
US10509670B2 (en) Data storage device and operating method thereof
KR102565918B1 (en) Data storage device and operating method thereof
US10564869B2 (en) Memory controller and storage device including the same
US10838653B2 (en) Electronic device and operating method thereof
US9508400B1 (en) Storage device and operating method thereof
US11960728B2 (en) Interface circuit, memory device, storage device, and method of operating the memory device
KR20160097657A (en) Data storage device and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN107066201B (en) Data storage device and method thereof
KR20190010335A (en) Storage device storing latency information, processor and computing system
KR20190087072A (en) Data storage device, operating method thereof and nonvolatile memory device
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR20190085644A (en) Data processing device and operating method thereof
KR20160004728A (en) Memory system and data storage device
US9524757B2 (en) Data storage device capable of reducing power consumption
KR20210068734A (en) Data storage device and operating method thereof
KR102355436B1 (en) Data storage device
CN107301872B (en) Method for operating semiconductor memory device
KR20190128498A (en) Memory system, operating method thereof and electronic device
KR102106588B1 (en) Semiconductor memory device and data storage device including the same
KR20170142483A (en) Data storage device and operating method thereof
KR20200015260A (en) Data storage device and operating method thereof
KR20200034312A (en) Data storage device and operating method thereof
US20240004578A1 (en) Memory system and method of operating memory controller included in the memory system
US20230103797A1 (en) Memory controller and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right