KR20160078187A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20160078187A KR20160078187A KR1020140189113A KR20140189113A KR20160078187A KR 20160078187 A KR20160078187 A KR 20160078187A KR 1020140189113 A KR1020140189113 A KR 1020140189113A KR 20140189113 A KR20140189113 A KR 20140189113A KR 20160078187 A KR20160078187 A KR 20160078187A
- Authority
- KR
- South Korea
- Prior art keywords
- vias
- heat radiation
- radiating
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 인쇄회로기판에 관한 것이다.
The present invention relates to a printed circuit board.
여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 MCP(Multi Chip Package), 또는 반도체 칩이 실장된 여러 개의 기판을 스택하는 POP(Package On Package)와 같이, 전자소자 패키지가 소형화, 복합화됨에 따라, 전자소자 패키지용 인쇄회로기판은 더욱 향상된 방열 특성이 요구된다.
As the electronic device package is miniaturized and complexized, such as an MCP (Multi Chip Package) in which a plurality of semiconductor chips are stacked and mounted on one substrate or a POP (Package On Package) in which a plurality of substrates on which semiconductor chips are mounted are stacked , A printed circuit board for an electronic device package requires further improved heat dissipation characteristics.
본 발명은 방열 기능이 향상된 인쇄회로기판 및 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board with improved heat dissipation function and a manufacturing method thereof.
본 발명의 일 실시형태는 절연층; 상기 절연층을 관통하며, 동일 절연층 내에서 서로 이격되게 배치된 제 1 방열 비아; 및 상기 절연층을 관통하며, 동일 절연층 내에서 서로 중첩되는 제 2 방열 비아;를 포함하는 인쇄회로기판을 제공한다.
One embodiment of the present invention is a semiconductor device comprising: an insulating layer; A first radiating via passing through the insulating layer and being spaced apart from each other in the same insulating layer; And second heat radiation vias passing through the insulation layer and overlapping each other in the same insulation layer.
본 발명의 일 실시형태에 따르면, 전자소자에서 발생되는 열을 효과적으로 방출시킬 수 있으며, 결과적으로 전자소자 패키지의 동작 신뢰성을 향상시킬 수 있다.
According to one embodiment of the present invention, heat generated in the electronic device can be effectively released, and as a result, operational reliability of the electronic device package can be improved.
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타내는 평면도이다.
도 2는 도 1의 'A' 부분을 확대하여 도시한 도면이다.
도 3은 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타내는 사시도이다.
도 4a 내지 도 4e는 본 발명의 각 실시형태에 따른 인쇄회로기판을 나타내는 평면도이다.1 is a plan view showing a printed circuit board according to an embodiment of the present invention.
FIG. 2 is an enlarged view of a portion 'A' in FIG. 1. FIG.
3 is a perspective view showing a printed circuit board according to an embodiment of the present invention.
4A to 4E are plan views showing a printed circuit board according to each embodiment of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.It is to be understood that, although the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Will be described using the symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
인쇄회로기판Printed circuit board
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타내는 평면도이다.
1 is a plan view showing a printed circuit board according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 방열 비아(110, 120)가 형성된 방열 패드(100)를 포함한다.
Referring to FIG. 1, a printed circuit board according to an embodiment of the present invention includes a
상기 인쇄회로기판은 전기 신호 전달을 위한 신호 비아(10)가 형성된 신호 패드와, 열 전달을 위한 방열 비아(110, 120)가 형성된 방열 패드(100)를 포함한다.
The printed circuit board includes a signal pad on which signal vias 10 for transmitting an electric signal are formed and a
도 2는 도 1의 'A' 부분을 확대하여 도시한 도면이다.
FIG. 2 is an enlarged view of a portion 'A' in FIG. 1. FIG.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 서로 이격되게 형성된 제 1 방열 비아(110) 및 서로 중첩되게 형성된 제 2 방열 비아(120)를 포함한다.
Referring to FIG. 2, a printed circuit board according to an embodiment of the present invention includes first
상기 제 2 방열 비아(120)는 서로 이격되게 배치된 상기 제 1 방열 비아(110) 사이에 배치된다.The second radiating
상기 제 2 방열 비아(120)는 서로 이격되게 배치된 상기 제 1 방열 비아(110) 사이에 배치되어 인접하는 제 1 방열 비아(110)를 연결할 수 있다.
The second radiating
방열 비아를 형성하는 다른 실시형태는 방열 비아의 직경을 상대적으로 크게 형성함으로써 열 방출 통로의 부피 및 단면적을 증가시켜 방열 특성을 향상시키고자 하였다.Another embodiment for forming the heat-radiating vias is to increase the volume and cross-sectional area of the heat-releasing passages by increasing the diameter of the heat-radiating vias so as to improve the heat radiation characteristics.
그러나, 방열 비아의 직경을 크게 형성하여 방열 특성을 향상시키기 위해서는 비아 홀을 큰 사이즈로 가공하고, 비아 홀의 내부를 도전성 물질로 도금을 실시하여 채워야 하는데 비아 홀의 사이즈가 커질수록 비아 홀을 채우는 필(fill) 도금이 어려워진다. However, in order to increase the diameter of the heat radiation vias to improve the heat dissipation characteristics, the via holes must be formed into a large size and the inside of the via holes must be plated with a conductive material to fill the via holes. fill) plating becomes difficult.
이에 따라, 비아 홀이 채워지지 않은 형태의 non-fill 불량 또는 표면이 움푹 들어간 형태의 딤플(dimple) 불량이 발생할 수 있다.
As a result, a non-fill defect in which the via hole is not filled, or a dimple defect in the surface recessed shape may occur.
한편, 방열 비아의 직경을 상대적으로 크게 형성하는 다른 실시형태는 필(fill) 도금의 문제를 해결하기 위하여 의도적으로 과도금을 실시한 후 연마하는 공정을 적용하였으나, 이는 미세 피치를 구현하기 어려운 한계가 있다.
On the other hand, in another embodiment in which the diameter of the heat radiation via is relatively increased, a polishing process is intentionally performed to overcome the problem of fill plating, but the limit of difficulty in realizing the fine pitch have.
이에 본 발명의 실시형태는 서로 이격되게 형성된 제 1 방열 비아(110)와, 서로 중첩되게 형성되어 상기 제 1 방열 비아(110)를 서로 연결시키는 제 2 방열 비아(120)를 형성함으로써 필(fill) 도금의 공정 상 한계를 극복하면서도 열 방출 통로의 부피 및 단면적을 증가시켜 방열 특성을 향상시켰다.
In the embodiment of the present invention, the first
도 3은 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타내는 사시도이다.
3 is a perspective view showing a printed circuit board according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 복수의 절연층(150)이 적층되어 형성되며, 상기 절연층(150)을 관통하는 제 1 및 제 2 방열 비아(110, 120)를 포함한다.
Referring to FIG. 3, the printed circuit board according to an embodiment of the present invention includes a plurality of
상기 절연층(150)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the
상기 제 1 방열 비아(110)는 동일 절연층(150) 내에서 서로 이격되게 형성되며, 상기 제 2 방열 비아(120)는 동일 절연층(150) 내에서 서로 중첩되게 형성된다. The first radiating
상기 제 2 방열 비아(120)는 서로 이격되게 형성된 상기 제 1 방열 비아(110) 사이에 형성되어 인접하는 상기 제 1 방열 비아(110)를 서로 연결할 수 있다.
The second heat-dissipating
본 발명의 실시형태에 따른 인쇄회로기판은 이와 같이 제 1 방열 비아(110) 와 더불어 상기 제 1 방열 비아(110) 사이에 제 2 방열 비아(120)를 더 형성함으로써 열 방출 통로의 부피 및 단면적을 효과적으로 증가시켜 방열 특성을 향상시킬 수 있다.The printed circuit board according to the embodiment of the present invention may further include the second
본 발명의 실시형태에 따르면, 단지 방열 비아의 직경을 상대적으로 크게 형성하는 경우보다 방열 비아가 차지하는 부피 및 단면적이 더 크게 증가될 수 있으며, 무리하게 방열 비아의 직경을 크게 형성하지 않아도 되므로 필(fill) 도금의 공정 상 한계로 인한 불량을 방지할 수 있다.
According to the embodiment of the present invention, the volume and the cross-sectional area occupied by the heat radiation via can be increased more than the case where only the diameter of the heat radiation via is relatively increased, and the diameter of the heat radiation via can not be increased, fill) can be prevented due to limitations of the plating process.
상기 제 2 방열 비아(120)는 상기 제 1 방열 비아(110)보다 최대 직경이 작을 수 있다. The second
또한, 상기 제 1 방열 비아(110)는 2 이상의 상기 제 2 방열 비아(120)와 연결될 수 있다.Also, the first
이와 같이 상기 제 1 방열 비아(110)는 제 1 방열 비아(110)보다 최대 직경이 작은 상기 제 2 방열 비아(120)에 의해 연결되어 하나의 큰 큐빅(cubic) 형상을 구현할 수 있다.
The first
상기 제 1 및 제 2 방열 비아(110, 120)는 상기 절연층(150)에 비아 홀을 형성한 후, 도금 등을 통해 상기 비아 홀을 도전성 물질로 충진하여 형성할 수 있다.The first and second
상기 비아 홀은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다. The via hole may be formed using a mechanical drill or a laser drill, but is not limited thereto.
상기 레이져 드릴은 CO2 레이져 또는 YAG 레이져 일 수 있으나, 반드시 이에 제한되는 것은 아니다.The laser drill may be a CO 2 laser or a YAG laser, but is not limited thereto.
상기 도전성 물질은 전기 전도성이 뛰어난 금속이라면 제한 없이 사용할 수 있고, 예를 들어, 구리(Cu)를 사용할 수 있다.
The conductive material may be any metal as long as it has excellent electrical conductivity. For example, copper (Cu) may be used.
상기 제 1 및 제 2 방열 비아(110, 120)는 상부에서 하부로 갈수록 직경이 작아지는 형상일 수 있다.The first and second radiating
도 3의 본 도면에서는 제 1 및 제 2 방열 비아(110, 120)의 형상을 하부로 갈수록 직경이 작아지는 테이퍼 형상으로 나타내었으나, 이에 반드시 제한되는 것은 아니며, 하부로 갈수록 직경이 커지는 테이퍼 형상일 수 있다. 또한, 원통 형상 등 당업계에 공지된 모든 형상의 비아가 형성되는 것 역시 가능하다.
3, the shape of the first and second
도 4a 내지 도 4e는 본 발명의 각 실시형태에 따른 인쇄회로기판을 나타내는 평면도이다.
4A to 4E are plan views showing a printed circuit board according to each embodiment of the present invention.
도 4a를 참조하면, 상기 제 1 방열 비아(110)의 최대 직경(a)은 60㎛ 내지 100㎛일 수 있다.Referring to FIG. 4A, the maximum diameter a of the first
상기 제 1 방열 비아(110)의 최대 직경(a)이 60㎛ 미만일 경우 방열 비아의 부피 및 단면적이 감소하여 방열 특성이 저하될 수 있으며, 100㎛를 초과할 경우 필(fill) 도금의 공정 상 한계로 인한 non-fill 불량 또는 딤플(dimple) 불량이 발생할 수 있다.
When the maximum diameter (a) of the first heat-
상기 제 2 방열 비아(120)의 최대 직경(b)은 30㎛ 내지 50㎛일 수 있다.The maximum diameter b of the second
상기 제 2 방열 비아(120)의 최대 직경(a)이 30㎛ 미만일 경우 방열 비아의 부피 및 단면적이 감소하여 방열 특성이 저하될 수 있으며, 50㎛를 초과할 경우 도금 필(Fill)성 저하에 따른 딤플(dimple) 등이 발생할 수 있다.
If the maximum diameter a of the second
동일 절연층 내에 서로 이격되게 배치된 상기 제 1 방열 비아(110) 간의 간격(c)은 100㎛ 내지 130㎛일 수 있다.
The distance (c) between the first
도 4a 내지 도 4e를 참조하면, 본 발명의 각 실시형태에 따른 인쇄회로기판은 서로 이격되게 배치된 제 1 방열 비아(110)와, 상기 제 1 방열 비아(110) 사이에 서로 중첩되게 배치된 제 2 방열 비아(120)를 포함한다.4A to 4E, the printed circuit board according to each embodiment of the present invention includes a first heat radiation via 110 arranged to be spaced apart from each other, and a second heat radiation via 110 arranged to be overlapped with the first heat radiation via 110 And a second heat-dissipating via (120).
본 발명의 각 실시형태에 따른 인쇄회로기판은 상기 제 1 방열 비아(110)가 상기 제 2 방열 비아(120)에 의해 연결될 수 있는데, 제 2 방열 비아(120)에 의해 연결되는 형상은 도 4a 내지 도 4e에 도시된 바와 같이 다양한 형상을 나타낼 수 있으며, 특별히 제한되지 않는다.
In the printed circuit board according to each embodiment of the present invention, the
이와 같이 본 발명의 실시형태에 따르면, 제 1 방열 비아(110)와 더불어 상기 제 1 방열 비아(110) 사이에 제 2 방열 비아(120)를 더 형성함으로써 열 방출 통로의 부피 및 단면적을 효과적으로 증가시켜 방열 특성을 향상시킬 수 있다.
According to the embodiment of the present invention, the second
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
It is to be understood that the present invention is not limited to the disclosed embodiments and that various substitutions and modifications can be made by those skilled in the art without departing from the scope of the present invention Are to be construed as being within the scope of the present invention, and constituent elements which have been described in the present embodiment but not described in the claims are not construed as essential elements of the present invention.
10 : 신호 비아
100 : 방열 패드
110 : 제 1 방열 비아
120 : 제 2 방열 비아
150 : 절연층10: Signal vias
100: heat-radiating pad
110: first radiating vias
120: Second heat sink via
150: insulating layer
Claims (12)
상기 절연층을 관통하며, 동일 절연층 내에서 서로 이격되게 배치된 제 1 방열 비아; 및
상기 절연층을 관통하며, 동일 절연층 내에서 서로 중첩되는 제 2 방열 비아;
를 포함하는 인쇄회로기판.
Insulating layer;
A first radiating via passing through the insulating layer and being spaced apart from each other in the same insulating layer; And
A second radiating via passing through the insulating layer and overlapping each other in the same insulating layer;
And a printed circuit board.
상기 제 2 방열 비아는 서로 이격되게 배치된 상기 제 1 방열 비아를 연결하는 인쇄회로기판.
The method according to claim 1,
And the second heat radiation vias connect the first heat radiation vias disposed so as to be spaced apart from each other.
상기 제 2 방열 비아는 상기 제 1 방열 비아보다 최대 직경이 작은 인쇄회로기판.
The method according to claim 1,
Wherein the second heat radiation via has a maximum diameter smaller than that of the first heat radiation via.
상기 제 1 방열 비아는 2 이상의 상기 제 2 방열 비아와 연결된 인쇄회로기판.
The method according to claim 1,
Wherein the first radiating vias are connected to at least two second radiating vias.
상기 제 1 방열 비아는 최대 직경이 60㎛ 내지 100㎛인 인쇄회로기판.
The method according to claim 1,
Wherein the first heat radiation vias have a maximum diameter of 60 mu m to 100 mu m.
상기 제 2 방열 비아는 최대 직경이 30㎛ 내지 50㎛인 인쇄회로기판.
The method according to claim 1,
Wherein the second radiation vias have a maximum diameter of 30 占 퐉 to 50 占 퐉.
상기 동일 절연층 내에 배치된 제 1 방열 비아 간의 간격은 100㎛ 내지 130㎛인 인쇄회로기판.
The method according to claim 1,
Wherein a distance between the first heat radiation vias disposed in the same insulation layer is 100 占 퐉 to 130 占 퐉.
상기 제 1 방열 비아 및 제 2 방열 비아는 상부에서 하부로 갈수록 직경이 작아지는 형상인 인쇄회로기판.
The method according to claim 1,
Wherein the first and second heat radiation vias have a shape in which the diameter decreases from the top to the bottom.
동일 절연층 내에서 서로 이격되게 배치된 제 1 방열 비아; 및
서로 이격되게 배치된 상기 제 1 방열 비아 사이에 배치된 제 2 방열 비아;
를 포함하는 인쇄회로기판.
Insulating layer;
A first radiating via arranged to be spaced apart from each other in the same insulating layer; And
A second radiating via disposed between the first radiating vias so as to be spaced apart from each other;
And a printed circuit board.
상기 제 2 방열 비아는 상기 제 1 방열 비아보다 최대 직경이 작은 인쇄회로기판.
10. The method of claim 9,
Wherein the second heat radiation via has a maximum diameter smaller than that of the first heat radiation via.
상기 제 2 방열 비아는 서로 이격되게 배치된 상기 제 1 방열 비아를 연결하는 인쇄회로기판.
10. The method of claim 9,
And the second heat radiation vias connect the first heat radiation vias disposed so as to be spaced apart from each other.
상기 제 2 방열 비아는 동일 절연층 내에서 인접하는 제 2 방열 비아끼리 서로 중첩되는 인쇄회로기판.
10. The method of claim 9,
Wherein the second heat radiation vias are adjacent to each other in the same insulation layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140189113A KR102374209B1 (en) | 2014-12-24 | 2014-12-24 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140189113A KR102374209B1 (en) | 2014-12-24 | 2014-12-24 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160078187A true KR20160078187A (en) | 2016-07-04 |
KR102374209B1 KR102374209B1 (en) | 2022-03-15 |
Family
ID=56501520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140189113A KR102374209B1 (en) | 2014-12-24 | 2014-12-24 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102374209B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120104761A (en) * | 2011-03-14 | 2012-09-24 | 삼성전자주식회사 | Light emitting device package and manufacturing method thereof |
KR20140021910A (en) | 2012-08-13 | 2014-02-21 | 삼성전기주식회사 | Core substrate and printed circuit board using the same |
KR20140083849A (en) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | Printed circuit board and method for manufacturing thereof |
-
2014
- 2014-12-24 KR KR1020140189113A patent/KR102374209B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120104761A (en) * | 2011-03-14 | 2012-09-24 | 삼성전자주식회사 | Light emitting device package and manufacturing method thereof |
KR20140021910A (en) | 2012-08-13 | 2014-02-21 | 삼성전기주식회사 | Core substrate and printed circuit board using the same |
KR20140083849A (en) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | Printed circuit board and method for manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102374209B1 (en) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10256210B2 (en) | Semiconductor package structure and method for forming the same | |
US9474158B2 (en) | Printed wiring board | |
TWI505755B (en) | Package carrier and manufacturing method thereof | |
TWI467726B (en) | Package on package structure | |
KR102222608B1 (en) | Printed circuit board and manufacturing method thereof | |
US9456492B2 (en) | Printed circuit board with warpage prevention layer | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
JPWO2016080333A1 (en) | module | |
US20120293977A1 (en) | Package structure and manufacturing method thereof | |
US9271388B2 (en) | Interposer and package on package structure | |
KR20140118908A (en) | Wiring substrate | |
KR20160007455A (en) | Printed circuit board | |
US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
KR20230151963A (en) | Package substrate and method for manufacturing the same | |
US9265147B2 (en) | Multi-layer wiring board | |
US20160021737A1 (en) | Electric device module and method of manufacturing the same | |
TW201709461A (en) | Package substrate | |
JP5285204B2 (en) | Semiconductor device and substrate for manufacturing semiconductor device | |
JP6891274B2 (en) | Electronics | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
JP2017084886A (en) | Wiring board and mounting structure of semiconductor element using the same | |
US9006904B2 (en) | Dual side package on package | |
KR20160078187A (en) | Printed circuit board | |
US20160148855A1 (en) | Packaging device and manufacturing method thereof | |
JP2020013917A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |