KR20160074157A - Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same - Google Patents

Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same Download PDF

Info

Publication number
KR20160074157A
KR20160074157A KR1020140183069A KR20140183069A KR20160074157A KR 20160074157 A KR20160074157 A KR 20160074157A KR 1020140183069 A KR1020140183069 A KR 1020140183069A KR 20140183069 A KR20140183069 A KR 20140183069A KR 20160074157 A KR20160074157 A KR 20160074157A
Authority
KR
South Korea
Prior art keywords
thin film
quantum dot
graphene quantum
graphene
substrate
Prior art date
Application number
KR1020140183069A
Other languages
Korean (ko)
Other versions
KR101823523B1 (en
Inventor
이효영
서소현
윤여흥
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020140183069A priority Critical patent/KR101823523B1/en
Publication of KR20160074157A publication Critical patent/KR20160074157A/en
Application granted granted Critical
Publication of KR101823523B1 publication Critical patent/KR101823523B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

The present invention relates to a method for manufacturing a graphene quantum dot thin film, a graphene quantum dot thin film manufactured by the method, and a thin film transistor using the graphene quantum dot thin film in a channel layer. The method for manufacturing a graphene quantum dot thin film includes depositing a graphene quantum dot thin film by evaporating a graphene quantum dot-containing solution on a substrate.

Description

그래핀 양자점 박막, 이의 제조 방법, 및 상기 그래핀 양자점 박막을 이용하는 박막 트랜지스터{GRAPHENE QUANTUM-DOT THIN FILM, PREPARING METHOD OF THE SAME, AND THIN FILM TRANSISTOR USING THE SAME}TECHNICAL FIELD The present invention relates to a graphene quantum dot thin film, a method of manufacturing the same, and a thin film transistor using the graphene quantum dot thin film. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphene quantum dot thin film,

그래핀 양자점 박막의 제조 방법, 상기 방법에 의하여 제조되는 그래핀 양자점 박막, 상기 그래핀 양자점 박막을 채널층에 이용하는 박막 트랜지스터에 관한 것이다.A method for manufacturing a graphene quantum dot thin film, a graphene quantum dot thin film produced by the method, and a thin film transistor using the graphene quantum dot thin film as a channel layer.

탄소질 물질(carbonaceous materials)은 현대과학과 기술의 발전에 중요한 기반물질로서 인류의 에너지 원으로 공급 및 발전되어 왔다. 이러한 물질은 나노 과학이 발전됨에 따라 나노 탄소물질인 풀러렌 화합물(1985년), 카본나노튜브(1991년), 최근에는 그래핀 화합물(2004년)이 발견되어 활발하게 연구되고 있다. 특히, 그래핀은 2D 구조를 가진 단층 탄소 화합물로서 큰 표면적, 높은 전하(carrier) 이동도, 강한 기계적 강도 등을 가지며 실리콘 기반의 전자 소자 시장을 대체할 물질로 크게 기대되고 있다. 그러나, 그래핀은 응용면에서 그래핀 간에 쉽게 집적(aggregation)되어 일반 용매에 분산도가 현저하게 떨어지는 치명적인 단점을 가지고 있다.Carbonaceous materials have been supplied and developed as an energy source of mankind as an important base material for the development of modern science and technology. As these nanoscience develops, these materials have been actively studied as fullerene compounds (nano carbon) (1985), carbon nanotubes (1991), and recently graphene compounds (2004). Particularly, graphene is a single-layer carbon compound having a 2D structure and has large surface area, high carrier mobility, strong mechanical strength, and is expected as a substitute for the silicon-based electronic device market. However, graphene is easily aggregated between graphenes on the application side, and has a fatal disadvantage that the dispersibility of the graphene is remarkably decreased in a general solvent.

이러한 단점을 극복하기 위한 방법 중 하나인 나노 사이즈의 그래핀 양자점이 최근 수 년간 연구 개발되고 있다. 그래핀 양자점 화합물은 수 나노에서 수십 나노 사이즈를 가진 0 차원의 물질로서 다양한 유기용매에 잘 분산될 뿐만 아니라 발광하는 특성이 있어 바이오 이미징 연구, 발광 소자, 광전자 소자 등에 응용 가능성이 있다.Nano sized graphene quantum dots, one of the methods to overcome these drawbacks, have been researched and developed in recent years. The graphene quantum dot compound is a 0-dimensional material having a size of several nanometers to several tens of nanometers, and is not only well dispersed in various organic solvents, but also has a characteristic of emitting light, which is applicable to biomedical research, a light emitting device, and an optoelectronic device.

하지만, 이러한 그래핀 양자점의 경우 표면 증착 시 무분별한 스태킹 (random stacking)으로 인한 접촉 저항이 증가함에 따라 박막 트랜지스터에 적용 시, 전하 이동도가 감소하는 단점이 나타난다.However, the graphene quantum dot has a disadvantage in that the charge mobility decreases when applied to a thin film transistor as the contact resistance due to random stacking is increased during surface deposition.

양자점과 관련하여, 대한민국 공개특허 제10-2001-0077432호는 양자점 형성을 위한 이중 챔버 화학 증착기에 대하여 개시하고 있다.With respect to quantum dots, Korean Patent Laid-Open No. 10-2001-0077432 discloses a dual chamber chemical vapor deposition apparatus for quantum dot formation.

한편, 기존에 보고된 그래핀 양자점을 이용한 태양전지 혹은 발광소자에서는 그래핀 양자점을 물이나 유기 용매에 분산하여 용액 공정을 거쳐 바로 소자에 코팅하는 방식을 사용하였다. On the other hand, in a previously reported graphene quantum dot solar cell or a light emitting device, graphene quantum dots are dispersed in water or an organic solvent, and a solution process is directly applied to the device.

하지만, 태양전지나 발광소자와는 달리 박막 트랜지스터의 경우 박막의 결정 상태에 따라 박막 트랜지스터의 성능이 결정된다. 그래핀 양자점의 경우 물이나 유기 용매에 좋은 분산성을 가져 용액 공정을 통한 증착이 가능하지만, 무분별하게 스태킹된 박막으로 제조되어 그 성능이 감소하는 결과를 야기한다. 이로 인해, 그래핀 양자점을 사용한 박막 트랜지스터 연구 사례가 매우 적은 실정이다.However, unlike a solar cell or a light emitting device, the performance of a thin film transistor depends on the crystalline state of the thin film transistor. Graphene quantum dots have good dispersibility in water or organic solvents and can be deposited through a solution process, but they are made into thin films that are indiscriminately stacked, resulting in a decrease in performance. As a result, very few studies have been conducted on thin film transistors using graphene quantum dots.

본원의 일 구현예에 있어서, 그래핀 양자점 박막의 제조 방법, 상기 방법에 의하여 제조되는 그래핀 양자점 박막, 상기 그래핀 양자점 박막을 채널층에 이용하는 박막 트랜지스터를 제공하고자 한다.In one embodiment of the present invention, a method of manufacturing a graphene quantum dot thin film, a graphene quantum dot thin film produced by the method, and a thin film transistor using the graphene quantum dot thin film as a channel layer are provided.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본원의 제 1 측면은, 기재 상에 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점 박막을 증착시키는 것을 포함하는, 그래핀 양자점 박막의 제조 방법을 제공한다.According to a first aspect of the present invention, there is provided a method for producing a graphene quantum dot thin film comprising vaporizing a graphene quantum dot-containing solution on a substrate to deposit a graphene quantum dot thin film.

본원의 제 2 측면은, 본원의 제 1 측면에 따른 방법에 의해 제조되는, 그래핀 양자점 박막을 제공한다. A second aspect of the present invention provides a graphene quantum dot thin film produced by the method according to the first aspect of the present invention.

본원의 제 3 측면은, 기재에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극을 연결하며, 그래핀 양자점-함유 용액을 증발시켜 증착된 그래핀 양자점 박막을 포함하는 채널층; 상기 소스 전극, 상기 드레인 전극, 및 상기 채널층과 전기적으로 절연되어 있는 게이트 전극; 및 상기 채널층과 상기 게이트 전극 사이에 위치하는 절연막을 포함하는, 박막 트랜지스터를 제공한다.According to a third aspect of the present invention, there is provided a semiconductor device comprising: a source electrode and a drain electrode formed on a substrate so as to be spaced apart from each other; A channel layer connecting the source electrode and the drain electrode, the channel layer including a graphene quantum dot thin film deposited by evaporating a graphene quantum dot-containing solution; A gate electrode electrically insulated from the source electrode, the drain electrode, and the channel layer; And an insulating film located between the channel layer and the gate electrode.

본원의 일 구현예에 따른 그래핀 양자점 박막은 끓는점이 낮은 용매를 사용하며, 용액의 손실을 최소화할 수 있고, 추가 장치 없이 용매의 회수가 용이한 방법에 의해 제조된다.The graphene quantum dot thin film according to an embodiment of the present invention uses a solvent having a low boiling point and can minimize the loss of the solution and is manufactured by a method in which recovery of the solvent is easy without any additional device.

본원의 일 구현예에 따른 그래핀 양자점 박막은, 그래핀 양자점-함유 용액을 증발시켜 기재 상에 증착 시 그래핀 양자점이 자기조립(self-assembly)되어 박막으로서 형성됨으로써 우수한 결정성 및 낮은 접촉 저항을 가지는 효과가 있다. The graphene quantum dot thin film according to one embodiment of the present invention is formed as a thin film by self-assembling graphene quantum dots when the graphene quantum dot-containing solution is evaporated on the substrate, thereby exhibiting excellent crystallinity and low contact resistance .

본원의 일 구현예에 따른 박막 트랜지스터는 절연막 상에 직접 그래핀 양자점 박막을 증착함에 따라, 접촉 저항이 감소하고 전하이동도가 증가하는 특성이 있으며, 채널층으로서 사용되는 상기 그래핀 양자점 박막의 두께 조절이 용이하며, 두께에 따른 용도 변경이 용이한 장점이 있다.The thin film transistor according to one embodiment of the present invention is characterized in that the contact resistance is reduced and the charge mobility is increased by depositing the graphene quantum dot film directly on the insulating film. The thickness of the graphene quantum dot thin film used as the channel layer It is easy to control and it is easy to change the usage according to the thickness.

본원의 일 구현예에 따른 탄소계 박막 트랜지스터는 유연성 및 투명성을 가질 수 있는 특징이 있다.The carbon-based thin film transistor according to one embodiment of the present invention is characterized by being flexible and transparent.

기존의 박막 트랜지스터의 경우 열(thermal) 또는 e-빔(e-beam) 증착을 통해 제조가 가능하지만, 이의 경우 많은 에너지를 요구하며, 물질의 손실이 매우 큰 단점이 있다. 이에 비해, 본원에 따라 제조되는 그래핀 양자점 박막은 낮은 온도에서, 특히, 상온에서도 증발을 통한 박막 형성이 가능하여 에너지 효율이 매우 높고 물질의 손실이 0에 가깝다고 할 수 있다. 또한, 박막을 증착하고자 하는 표면 기판을 원상태 그대로 사용할 수 있고, 또는 표면을 화학적으로 개질하여 증착할 수도 있다.Conventional thin-film transistors can be manufactured through thermal or e-beam deposition, but this requires a lot of energy and has a disadvantage that material loss is very large. In contrast, the graphene quantum dot thin film produced according to the present invention can form a thin film by evaporation even at a low temperature, especially at room temperature, so that the energy efficiency is very high and the loss of material is close to zero. Further, the surface substrate on which the thin film is to be deposited can be used as it is, or the surface can be chemically modified and deposited.

도 1은, 본원의 일 구현예에 따른 그래핀 양자점 박막의 제조 방법을 나타내는 모식도이다.
도 2는, 본원의 일 구현예에 따른 그래핀 양자점 박막의 단면도이다.
도 3의 (a) 및 (b)는, 본원의 일 구현예에 따른 박막 트랜지스터의 단면도이다.
도 4는, 본원의 일 실시예에 따른 그래핀 양자점 박막의 증착 실험 사진이다.
도 5는, (a) 실리콘 산화막 상의 산화 그래핀 SEM 사진과 (b) 본원의 일 실시예에 따른 실리콘 산화막 상의 그래핀 양자점의 TEM 사진이다.
도 6a 내지 도 6c는, 본원의 일 실시예에 따라 형성된 그래핀 양자점 박막 표면의 SEM 사진이다.
도 7은, 본원의 일 실시예에 따라 실제 제조된 박막 트랜지스터의 사진이다.
1 is a schematic view showing a method of manufacturing a graphene quantum dot thin film according to an embodiment of the present invention.
2 is a cross-sectional view of a graphene quantum dot thin film according to one embodiment of the present application.
3 (a) and 3 (b) are cross-sectional views of a thin film transistor according to an embodiment of the present invention.
4 is a photograph of a deposition experiment of a graphene quantum dot thin film according to an embodiment of the present invention.
5 is a TEM photograph of (a) a graphene oxide graphene film on a silicon oxide film and (b) a graphene quantum dot film on a silicon oxide film according to one embodiment of the present invention.
6A-6C are SEM images of a surface of a graphene quantum dot thin film formed according to one embodiment of the present invention.
7 is a photograph of a thin film transistor actually manufactured according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is "on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout this specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. The terms "about "," substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure.

본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.The word " step (or step) "or" step "used to the extent that it is used throughout the specification does not mean" step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합(들)"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term "combination (s) thereof " included in the expression of the machine form means a mixture or combination of one or more elements selected from the group consisting of the constituents described in the expression of the form of a marker, Quot; means at least one selected from the group consisting of the above-mentioned elements.

본원 명세서 전체에서, "A 및/또는 B"의 기재는, "A 또는 B, 또는 A 및 B"를 의미한다. Throughout this specification, the description of "A and / or B" means "A or B, or A and B".

본원 명세서 전체에서, "그래핀"이라는 용어는 복수개의 탄소 원자들이 서로 공유 결합으로 연결되어 폴리시클릭 방향족 분자를 형성한 것을 의미하는 것으로서, 상기 공유 결합으로 연결된 탄소 원자들은 기본 반복 단위로서 6 원환을 형성하나, 5 원환 및/또는 7 원환을 더 포함하는 것도 가능하다. 
Throughout this specification, the term "graphene " means that a plurality of carbon atoms are linked together by a covalent bond to form a polycyclic aromatic molecule, wherein the carbon atoms linked by the covalent bond are 6-membered rings A 5-membered ring, and / or a 7-membered ring.

이하, 본원의 구현예를 상세히 설명하였으나, 본원이 이에 제한되지 않을 수 있다.
Hereinafter, embodiments of the present invention are described in detail, but the present invention is not limited thereto.

본원의 제 1 측면은, 기재 상에 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점 박막을 증착시키는 것을 포함하는, 그래핀 양자점 박막의 제조 방법을 제공한다. 상기 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점 박막이 증착되는 과정을 도 1에 나타내었다. 도 1에 나타낸 바와 같이, 증발된 그래핀 양자점-함유 용액 중 상기 그래핀 양자점은 목적 기재 상에 증착되고(a), 자기조립되며(b), 남은 용매만 하부 방향으로 떨어지게 된다(c). 이에 따라, 용액의 손실을 최소화하면서 추가 장치 없이 남은 용매를 회수할 수 있는 효과가 있다. 또한, 상기 그래핀 양자점 박막의 증착 시 두께 조절이 용이하며, 두께에 따른 용도 변경이 용이한 장점이 있다.According to a first aspect of the present invention, there is provided a method for producing a graphene quantum dot thin film comprising vaporizing a graphene quantum dot-containing solution on a substrate to deposit a graphene quantum dot thin film. The process of evaporating the graphene quantum dot-containing solution to deposit the graphene quantum dot thin film is shown in FIG. As shown in FIG. 1, the graphene quantum dots in the vaporized graphene quantum dot-containing solution are deposited (a), self-assembled (b) and only the remaining solvent falls downward on the target substrate (c). Thereby, there is an effect that the remaining solvent can be recovered without any additional device while minimizing the loss of the solution. Further, the thickness of the graphene quantum dot thin film can be easily controlled during deposition, and it is easy to change the usage according to the thickness.

본원의 일 구현예에 있어서, 상기 그래핀 양자점-함유 용액은 물 또는 유기 용매에 그래핀 양자점을 분산시켜 제조된 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 유기 용매는 메탄올, 에탄올, 이소프로판올, 디메틸포름아미드, N-메틸피롤리돈 등을 포함하는 극성 유기 용매인 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the graphene quantum dot-containing solution may be prepared by dispersing graphene quantum dots in water or an organic solvent, but the present invention is not limited thereto. The organic solvent may be a polar organic solvent including, but not limited to, methanol, ethanol, isopropanol, dimethylformamide, N-methylpyrrolidone and the like.

본원의 일 구현예에 있어서, 상기 그래핀 양자점-함유 용액은 끓는점이 매우 낮은 용매를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 용매의 끓는점은 약 40℃ 내지 약 150℃의 온도 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 유기 용매의 끓는점이 상온보다 약간 높은 온도인 경우, 증발이 더 빠르고, 박막이 잘 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the graphene quantum dot-containing solution may comprise, but is not limited to, a solvent having a very low boiling point. For example, the boiling point of the solvent may be in the range of about 40 < 0 > C to about 150 < 0 > C, but may not be limited thereto. When the boiling point of the organic solvent is slightly higher than the room temperature, the evaporation may be faster and the thin film may be formed well, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 그래핀 양자점-함유 용액의 농도는 약 0.1 mg/mL 내지 약 10 mg/mL의 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 그래핀 양자점-함유 용액의 농도는 약 0.1 mg/mL 내지 약 10 mg/mL, 약 0.1 mg/mL 내지 약 8 mg/mL, 약 0.1 mg/mL 내지 약 6 mg/mL, 약 0.1 mg/mL 내지 약 4 mg/mL, 약 0.1 mg/mL 내지 약 2 mg/mL, 약 2 mg/mL 내지 약 10 mg/mL, 약 2 mg/mL 내지 약 8 mg/mL, 약 2 mg/mL 내지 약 6 mg/mL, 약 2 mg/mL 내지 약 4 mg/mL, 약 4 mg/mL 내지 약 10 mg/mL, 약 4 mg/mL 내지 약 8 mg/mL, 약 4 mg/mL 내지 약 6 mg/mL, 약 6 mg/mL 내지 약 10 mg/mL, 약 6 mg/mL 내지 약 8 mg/mL, 또는 약 8 mg/mL 내지 약 10 mg/mL의 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the concentration of the graphene quantum dot-containing solution may range from about 0.1 mg / mL to about 10 mg / mL, but may not be limited thereto. For example, the concentration of the graphene quantum dot-containing solution may be from about 0.1 mg / mL to about 10 mg / mL, from about 0.1 mg / mL to about 8 mg / mL, from about 0.1 mg / mL to about 6 mg / From about 0.1 mg / mL to about 4 mg / mL, from about 0.1 mg / mL to about 2 mg / mL, from about 2 mg / mL to about 10 mg / mL, from about 2 mg / mL to about 8 mg / about 4 mg / mL to about 10 mg / mL, about 4 mg / mL to about 8 mg / mL, about 4 mg / mL to about 6 mg / mL, about 2 mg / mL to about 6 mg / mL, from about 6 mg / mL to about 10 mg / mL, from about 6 mg / mL to about 8 mg / mL, or from about 8 mg / mL to about 10 mg / mL, , But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 그래핀 양자점은 약 1 nm 내지 약 100 nm의 크기를 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 그래핀 양자점은 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 50 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 20 nm 내지 약 50 nm, 또는 약 50 nm 내지 약 100 nm의 크기를 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the graphene quantum dot may have a size of about 1 nm to about 100 nm, but may not be limited thereto. For example, the graphene quantum dot may be between about 1 nm and about 100 nm, between about 1 nm and about 50 nm, between about 1 nm and about 20 nm, between about 20 nm and about 100 nm, between about 20 nm and about 50 nm, And may have a size of about 50 nm to about 100 nm, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 그래핀 양자점은 약 1 nm 내지 약 20 nm의 크기를 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 그래핀 양자점은 약 1 nm 내지 약 20 nm, 약 5 nm 내지 약 20 nm, 약 10 nm 내지 약 20 nm, 약 15 nm 내지 약 20 nm, 약 1 nm 내지 약 15 nm, 약 5 nm 내지 약 15 nm, 약 10 nm 내지 약 15 nm, 약 1 nm 내지 약 10 nm, 약 5 nm 내지 약 10 nm, 또는 약 1 nm 내지 약 5 nm의 크기를 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the invention, the graphene quantum dot may have a size of about 1 nm to about 20 nm, but may not be limited thereto. For example, the graphene quantum dot may be between about 1 nm and about 20 nm, between about 5 nm and about 20 nm, between about 10 nm and about 20 nm, between about 15 nm and about 20 nm, between about 1 nm and about 15 nm, Or from about 5 nm to about 15 nm, from about 10 nm to about 15 nm, from about 1 nm to about 10 nm, from about 5 nm to about 10 nm, or from about 1 nm to about 5 nm .

본원의 일 구현예에 있어서, 상기 그래핀 양자점-함유 용액의 증발 시 상기 기재 상에 상기 그래핀 양자점이 자기조립(self-assembly)에 의해 수직 방향으로 성장하여 상기 그래핀 양자점 박막을 형성하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 여기서, 상기 그래핀 양자점은 상기 용매와의 결합 세기보다 상기 기재와의 결합 세기가 더 큰 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, when the graphene quantum dot-containing solution is evaporated, the graphene quantum dots grow in a vertical direction by self-assembly to form the graphene quantum dot thin film But may not be limited thereto. Here, the graphene quantum dot may have a greater bond strength with the substrate than the bond strength with the solvent, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 그래핀 양자점이 증착될 수 있는 기재는 Al2O3, ZrOx, Si3N4, 실리콘 산화막, 산화 그래핀, 폴리이미드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않으며, 상기 기재는 유전체인 기재를 모두 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present application, the yes substrate with a pin quantum dots may be deposited is Al 2 O 3, ZrO x, Si 3 N 4, silicon oxide, oxidized graphene, the group consisting of polyimide, and a combination thereof But the present invention is not limited thereto, and the substrate may include, but is not limited to, all of the substrates that are dielectric.

본원의 일 구현예에 있어서, 상기 그래핀 양자점 박막은 그래핀 또는 산화 그래핀을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the graphene quantum dot thin film may include, but not be limited to, graphene or oxide graphene.

본원의 일 구현예에 있어서, 상기 기재는 패턴을 형성할 수 있는 마스크를 포함하는 것일 수 있으나, 이에 제한되지 않는다. 이와 관련하여, 도 2는 패턴(20)이 형성된 목적 기재(10) 상에 그래핀 양자점-함유 용액을 증발시켜 증착된 그래핀 양자점 박막(30)의 단면도이다. 이후, 상기 패턴(20)을 제거함으로써 원하는 모양의 그래핀 양자점 박막을 수득할 수 있으나, 이에 제한되지 않을 수 있다.
In one embodiment of the invention, the substrate may comprise, but is not limited to, a mask capable of forming a pattern. In this regard, FIG. 2 is a cross-sectional view of the graphene quantum dot thin film 30 deposited by evaporating the graphene quantum dot-containing solution on the target substrate 10 on which the pattern 20 is formed. Thereafter, the graphene quantum dot thin film having a desired shape can be obtained by removing the pattern 20, but the present invention is not limited thereto.

본원의 제 2 측면은, 상기 그래핀 양자점 박막의 제조 방법에 의해 제조된 그래핀 양자점 박막을 제공한다. 본 측면에 따른 그래핀 양자점 박막은 본원의 제 1 측면에 대하여 기재된 내용이 모두 적용될 수 있다. The second aspect of the present invention provides a graphene quantum dot thin film produced by the method of manufacturing the graphene quantum dot thin film. The graphene quantum dot thin film according to this aspect can be applied to all of the aspects described in the first aspect of the present application.

본원에 따른 그래핀 양자점 박막은, 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점을 기재 상에 증착시키는 과정에서 그래핀 양자점이 자기조립되어 형성됨으로써 결정성이 우수하고, 낮은 접촉 저항을 가지는 효과가 있다.
The graphene quantum dot thin film according to the present invention is formed by self-assembling graphene quantum dots in the process of evaporating the graphene quantum dot-containing solution and depositing the graphene quantum dot on the substrate, .

본원의 제 3 측면은, 기재에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극을 연결하며, 그래핀 양자점-함유 용액을 증발시켜 증착된 그래핀 양자점 박막을 포함하는 채널층; 상기 소스 전극, 상기 드레인 전극, 및 상기 채널층과 전기적으로 절연되어 있는 게이트 전극; 및 상기 채널층과 상기 게이트 전극 사이에 위치하는 절연막을 포함하는, 박막 트랜지스터를 제공한다. 본 측면에 기재된 채널층에 포함된 그래핀 양자점 박막에 대하여 본원의 제 1 측면 및 제 2 측면에 대하여 기재된 내용이 모두 적용될 수 있다.According to a third aspect of the present invention, there is provided a semiconductor device comprising: a source electrode and a drain electrode formed on a substrate so as to be spaced apart from each other; A channel layer connecting the source electrode and the drain electrode, the channel layer including a graphene quantum dot thin film deposited by evaporating a graphene quantum dot-containing solution; A gate electrode electrically insulated from the source electrode, the drain electrode, and the channel layer; And an insulating film located between the channel layer and the gate electrode. All of the contents described in the first and second aspects of the present invention can be applied to the graphene quantum dot thin film included in the channel layer described in this aspect.

본원의 일 구현예에 따른 박막 트랜지스터는 절연막 상에 직접 채널층인 그래핀 양자점 박막을 증착함에 따라, 접촉 저항이 감소하고 전하이동도가 증가하는 특성이 있으며, 채널층으로서 사용되는 상기 그래핀 양자점 박막의 두께 조절이 용이하며, 두께에 따른 용도 변경이 용이한 장점이 있다.
The thin film transistor according to one embodiment of the present invention is characterized in that the contact resistance is decreased and the charge mobility is increased by depositing a graphene quantum dot thin film which is a channel layer directly on the insulating film, and the graphene quantum dot It is easy to control the thickness of the thin film and it is easy to change the usage depending on the thickness.

이하에서는, 본원의 일 구현예에 따른 박막 트랜지스터를 도면을 참조하여 상세하게 설명한다.Hereinafter, a thin film transistor according to one embodiment of the present invention will be described in detail with reference to the drawings.

도 3은 본원의 일 구현예에 따른 박막 트랜지스터의 개략적인 단면도이다. 도 3을 참조하면, 본원의 일 구현예에 따른 박막 트랜지스터는 기재(110), 게이트 전극(120), 절연막(130), 소스 전극 및 드레인 전극(140), 및 채널층(150)을 포함한다. 또한, 채널층(150)의 형성 부위에 따라 (a) 상부 접촉(top contact) 구조 및 (b) 하부 접촉(bottom contact) 구조를 포함한다.3 is a schematic cross-sectional view of a thin film transistor according to one embodiment of the present invention. 3, a thin film transistor according to an embodiment of the present invention includes a substrate 110, a gate electrode 120, an insulating film 130, a source electrode and a drain electrode 140, and a channel layer 150 . (A) a top contact structure and (b) a bottom contact structure depending on the formation region of the channel layer 150.

상기 기재(110)는 유연하고 투명한 플라스틱 기재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. The substrate 110 may include, but is not limited to, a flexible and transparent plastic substrate.

상기 플라스틱 기재는 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리페닐렌옥사이드, 폴리디히드록시메틸사이클로헥실테레프탈레이트, 셀룰로오스에스테르, 폴리카보네이트, 폴리아미드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않으며, 통상적으로 사용되는 투명한 플라스틱 기재는 모두 사용 가능한 것일 수 있다.Wherein the plastic substrate is selected from the group consisting of polyethylene terephthalate, polybutylene terephthalate, polyethylene naphthalate, polyimide, polyphenylene oxide, polydihydroxymethylcyclohexylterephthalate, cellulose ester, polycarbonate, polyamide, , But the present invention is not limited thereto, and a transparent plastic substrate which is commonly used may be all usable.

상기 게이트 전극(120)은 기재(110) 상에 형성될 수 있으나, 이에 제한되지 않을 수 있다.The gate electrode 120 may be formed on the substrate 110, but the present invention is not limited thereto.

상기 게이트 전극(120)은 금, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브데늄, 텅스텐, 니켈, 팔라듐, ITO(indium tin oxide), FTO(fluorine doped tin oxide), IZO(indium zinc oxide), 은 나노와이어, 전도성 고분자, Si, 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 전도성 고분자는, 예를 들면, PEDOT:PSS(polyethylene dioxythiophene:polystyrene sulphonate), 폴리아닐린, 폴리피롤, 또는 이들의 혼합물을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. The gate electrode 120 may be formed of a metal such as gold, platinum, chromium, titanium, copper, aluminum, tantalum, molybdenum, tungsten, nickel, palladium, indium tin oxide (FTO), fluorine doped tin oxide but are not limited to, oxide, silver nanowire, conductive polymer, Si, graphene, and combinations thereof. The conductive polymer may include, but is not limited to, PEDOT: PSS (polyethylene dioxythiophene: polystyrene sulphonate), polyaniline, polypyrrole, or a mixture thereof.

상기 게이트 전극(120)은 약 1 nm 내지 약 1,000 nm 의 범위의 두께를 가질 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 게이트 전극(120)의 두께는 약 1 nm 내지 약 1,000 nm, 약 1 nm 내지 약 800 nm, 약 1 nm 내지 약 600 nm, 약 1 nm 내지 약 400 nm, 약 1 nm 내지 약 200 nm, 약 200 nm 내지 약 1,000 nm, 약 200 nm 내지 약 800 nm, 약 200 nm 내지 약 600 nm, 약 200 nm 내지 약 400 nm, 약 400 nm 내지 약 1,000 nm, 약 400 nm 내지 약 800 nm, 약 400 nm 내지 약 600 nm, 약 600 nm 내지 약 1000 nm, 약 600 nm 내지 약 800 nm, 또는 약 800 nm 내지 약 1,000 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.The gate electrode 120 may have a thickness ranging from about 1 nm to about 1,000 nm, but may not be limited thereto. For example, the thickness of the gate electrode 120 may range from about 1 nm to about 1,000 nm, from about 1 nm to about 800 nm, from about 1 nm to about 600 nm, from about 1 nm to about 400 nm, From about 200 nm to about 800 nm, from about 200 nm to about 1,000 nm, from about 200 nm to about 800 nm, from about 200 nm to about 600 nm, from about 200 nm to about 400 nm, from about 400 nm to about 1,000 nm, , About 400 nm to about 600 nm, about 600 nm to about 1000 nm, about 600 nm to about 800 nm, or about 800 nm to about 1,000 nm.

상기 소스 전극 및 드레인 전극(140)은 각각 금, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브데늄, 텅스텐, 니켈, 팔라듐, ITO, FTO, IZO, 은 나노와이어, 전도성 고분자, Si, 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 전도성 고분자는, 예를 들면, PEDOT:PSS(polyethylene dioxythiophene: polystyrene sulphonate), 폴리아닐린, 폴리피롤, 또는 이들의 혼합물을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. The source electrode and the drain electrode 140 may be formed of gold, platinum, chromium, titanium, copper, aluminum, tantalum, molybdenum, tungsten, nickel, palladium, ITO, FTO, IZO, silver nanowire, conductive polymer, But are not limited to, those selected from the group consisting of graphene, and combinations thereof. The conductive polymer may include, but is not limited to, PEDOT: PSS (polyethylene dioxythiophene: polystyrene sulphonate), polyaniline, polypyrrole, or a mixture thereof.

상기 소스 전극 및 드레인 전극(140)은 각각 약 10 nm 내지 약 100 nm의 범위의 두께를 가질 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 소스 전극 및 드레인 전극(140)의 두께는 각각 약 10 nm 내지 약 100 nm, 약 10 nm 내지 약 70 nm, 약 10 nm 내지 약 40 nm, 약 40 nm 내지 약 100 nm, 약 40 nm 내지 약 70 nm, 또는 약 70 nm 내지 약 100 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.The source and drain electrodes 140 may each have a thickness ranging from about 10 nm to about 100 nm, but may not be limited thereto. For example, the thickness of the source and drain electrodes 140 may be from about 10 nm to about 100 nm, from about 10 nm to about 70 nm, from about 10 nm to about 40 nm, from about 40 nm to about 100 nm, From about 40 nm to about 70 nm, or from about 70 nm to about 100 nm, although the present invention is not limited thereto.

상기 채널층(150)에 포함된 상기 그래핀 양자점 박막은 상기 그래핀 양자점이 자기조립(self-assembly)에 의해 수직 방향으로 성장하여 형성된 것일 수 있으나, 이에 제한되지 않을 수 있다. The graphene quantum dot thin film included in the channel layer 150 may be formed by growing the graphene quantum dot in a vertical direction by self-assembly, but the present invention is not limited thereto.

상기 채널층(150)은 약 1 nm 내지 약 100 nm의 범위의 두께를 가질 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 채널층(150)의 두께는 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 80 nm, 약 1 nm 내지 약 60 nm, 약 1 nm 내지 약 40 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 20 nm 내지 약 80 nm, 약 20 nm 내지 약 60 nm, 약 20 nm 내지 약 40 nm, 약 40 nm 내지 약 100 nm, 약 40 nm 내지 약 80 nm, 약 40 nm 내지 약 60 nm, 약 60 nm 내지 약 100 nm, 약 60 nm 내지 약 80 nm, 또는 약 80 nm 내지 약 100 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. The channel layer 150 may have a thickness ranging from about 1 nm to about 100 nm, but may not be limited thereto. For example, the thickness of the channel layer 150 may range from about 1 nm to about 100 nm, from about 1 nm to about 80 nm, from about 1 nm to about 60 nm, from about 1 nm to about 40 nm, From about 20 nm to about 100 nm, from about 20 nm to about 80 nm, from about 20 nm to about 60 nm, from about 20 nm to about 40 nm, from about 40 nm to about 100 nm, from about 40 nm to about 80 nm , About 40 nm to about 60 nm, about 60 nm to about 100 nm, about 60 nm to about 80 nm, or about 80 nm to about 100 nm.

상기 채널층(150)은 절연막(130) 상에 그래핀 양자점-함유 용액을 증발시켜 증착된 것일 수 있으나, 이에 제한되지 않을 수 있다.The channel layer 150 may be deposited by evaporating the graphene quantum dot-containing solution on the insulating layer 130, but may not be limited thereto.

상기 절연막(130)은 Al2O3, ZrOx, Si3N4, 폴리이미드, 실리콘 산화막, 산화 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있으며, 상기 절연막은 박막 트랜지스터에 통상적으로 사용되는 유전체를 모두 포함하는 것일 수 있다. The insulating layer 130 may include a material selected from the group consisting of Al 2 O 3 , ZrO x , Si 3 N 4 , polyimide, silicon oxide, oxide graphene, and combinations thereof. And the insulating film may include all the dielectrics conventionally used in the thin film transistor.

상기 절연막(130)은 상기 게이트 전극(120) 상에 형성되어, 상기 게이트 전극(120)이 상기 소스 전극 및 드레인 전극(140), 및 상기 채널층(150)과 전기적으로 졀연되도록 하는 역할을 하는 것이나, 이에 제한되지 않을 수 있다. The insulating layer 130 is formed on the gate electrode 120 so that the gate electrode 120 is electrically connected to the source and drain electrodes 140 and the channel layer 150 But may not be limited thereto.

상기 절연막(130)은 약 10 nm 내지 약 300 nm 범위의 두께를 가질 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 절연막의 두께는 약 10 nm 내지 약 300 nm, 약 10 nm 내지 약 200 nm, 약 10 nm 내지 약 100 nm, 약 10 nm 내지 약 50 nm, 약 50 nm 내지 약 300 nm, 약 50 nm 내지 약 200 nm, 약 50 nm 내지 약 100 nm, 약 100 nm 내지 약 300 nm, 약 100 nm 내지 약 200 nm, 또는 약 200 nm 내지 약 300 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.The insulating layer 130 may have a thickness ranging from about 10 nm to about 300 nm, but may not be limited thereto. For example, the thickness of the insulating film may be from about 10 nm to about 300 nm, from about 10 nm to about 200 nm, from about 10 nm to about 100 nm, from about 10 nm to about 50 nm, from about 50 nm to about 300 nm, From about 50 nm to about 200 nm, from about 50 nm to about 100 nm, from about 100 nm to about 300 nm, from about 100 nm to about 200 nm, or from about 200 nm to about 300 nm .

본원의 일 구현예에 있어서, 본원의 일 측면에 따른 박막 트랜지스터는 상기 기재, 상기 소스 전극 및 드레인 전극, 상기 채널층, 상기 게이트 전극, 및 상기 절연막이 각각 탄소계 물질을 포함하는 탄소계 박막 트랜지스터를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, a thin film transistor according to one aspect of the present invention includes a substrate, a source electrode and a drain electrode, the channel layer, the gate electrode, and the insulating film are made of a carbon- But the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 탄소계 물질은 그래핀 또는 산화 그래핀을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the carbon-based material may include, but is not limited to, graphene or oxide graphene.

예를 들어, 상기 탄소계 박막 트랜지스터는, 탄소계 기재, 상기 탄소계 기재 위에서 서로 이격되어 형성된 탄소계 소스 전극 및 드레인 전극; 상기 탄소계 소스 전극 및 드레인 전극을 연결하며, 그래핀 양자점-함유 용액을 증발시켜 증착된 그래핀 양자점 박막을 포함하는 채널층; 상기 탄소계 소스 전극 및 드레인 전극, 및 상기 채널층과 전기적으로 절연되어 있는 탄소계 게이트 전극; 및 상기 채널층과 상기 탄소계 게이트 전극 사이에 위치하는 탄소계 절연막을 포함하나, 이에 제한되지 않을 수 있다.For example, the carbon-based thin film transistor includes a carbon-based substrate, a carbon-based source electrode and a drain electrode formed separately from each other on the carbon-based substrate; A channel layer connecting the carbon-based source electrode and the drain electrode, the channel layer including a graphene quantum dot thin film deposited by evaporating a graphene quantum dot-containing solution; A carbon-based source electrode and a drain electrode, and a carbon-based gate electrode electrically insulated from the channel layer; And a carbon-based insulating film located between the channel layer and the carbon-based gate electrode, but the present invention is not limited thereto.

상기 탄소계 기재는 유연하고 투명한 플라스틱 기재로서, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리페닐렌옥사이드, 폴리디히드록시메틸사이클로헥실테레프탈레이트, 셀룰로오스에스테르, 폴리카보네이트, 폴리아미드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.The carbon-based substrate is a flexible and transparent plastic substrate. Examples of the substrate include polyethylene terephthalate, polybutylene terephthalate, polyethylene naphthalate, polyimide, polyphenylene oxide, polydihydroxymethylcyclohexylterephthalate, cellulose ester, polycarbonate, But are not limited to, those selected from the group consisting of polyamides, polyamides, and combinations thereof.

상기 탄소계 소스 전극 및 드레인 전극 및 상기 탄소계 게이트 전극은 그래핀을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.The carbon-based source and drain electrodes and the carbon-based gate electrode may include graphene, but the present invention is not limited thereto.

상기 탄소계 절연막은 산화 그래핀을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.The carbon-based insulating film may include, but not limited to, graphene oxide.

상기 탄소계 박막 트랜지스터는 유연성 및 투명성을 가질 수 있는 특징이 있다.
The carbon-based thin film transistor is characterized by having flexibility and transparency.

이하에서는, 본원의 일 구현예에 따른 박막 트랜지스터의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to an embodiment of the present invention will be described in detail.

기재(110) 상에 게이트 전극(120)을 형성한다. 상기 게이트 전극(120)은 물리증착법(PVD) 또는 화학증착법(CVD)에 의해 형성할 수 있으나, 이에 제한되지 않을 수 있다.A gate electrode 120 is formed on the substrate 110. The gate electrode 120 may be formed by physical vapor deposition (PVD) or chemical vapor deposition (CVD), but the present invention is not limited thereto.

상기 게이트 전극(120) 상에 절연막(130)을 형성한다.An insulating layer 130 is formed on the gate electrode 120.

상기 절연막(130) 상에 패턴을 형성한 후 소스 전극 및 드레인 전극(140) 또는 채널층(150)을 증착시킨다. 여기서, 상기 소스 전극 및 드레인 전극(140)을 패턴이 형성된 절연막(130) 상에 먼저 형성하는 경우, 상기 패턴을 제거한 이후 채널층(150)을 형성시킴으로써 도 3의 (b) 형태의 하부 접촉 구조를 형성하게 된다. 반대로, 상기 채널층(150)을 먼저 형성하는 경우, 상기 패턴을 제거한 이후 소스 전극 및 드레인 전극(140)을 형성시킴으로써 도 3의 (a) 형태의 상부 접촉 구조를 형성하게 된다.After forming a pattern on the insulating layer 130, a source electrode and a drain electrode 140 or a channel layer 150 are deposited. When the source and drain electrodes 140 are first formed on the patterned insulating layer 130, the channel layer 150 is formed after removing the pattern, thereby forming the bottom contact structure of FIG. 3 (b) . On the contrary, when the channel layer 150 is formed first, the source electrode and the drain electrode 140 are formed after removing the pattern, thereby forming the upper contact structure of FIG. 3 (a).

상기 소스 전극 및 드레인 전극(140)은 물리증착법 또는 화학증착법에 의해 형성할 수 있으나, 이에 제한되지 않을 수 있다.The source electrode and the drain electrode 140 may be formed by physical vapor deposition or chemical vapor deposition, but the present invention is not limited thereto.

상기 채널층(150)은 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점이 증착되는 것에 의해 형성할 수 있으나, 이에 제한되지 않을 수 있다.The channel layer 150 may be formed by evaporating a graphene quantum dot-containing solution to deposit graphene quantum dots, but the present invention is not limited thereto.

상기 구현예들에서 게이트 전극, 절연막, 채널층, 및 소스 전극 및 드레인 전극이 순차적으로 적층된 형태의 박막 트랜지스터를 설명하였으나, 게이트 전극, 절연막, 채널층, 및 소스 전극 및 드레인 전극의 적층 순서는 이에 한정되지 않고, 변형 가능하다. 예를 들면, 박막 트랜지스터는 소스 전극 및 드레인 전극, 채널층, 절연막, 및 게이트 전극이 순차적으로 적층된 형태일 수 있다.
Although the thin film transistor in which the gate electrode, the insulating layer, the channel layer, the source electrode and the drain electrode are sequentially stacked has been described in the above embodiments, the order of stacking the gate electrode, the insulating layer, the channel layer, The present invention is not limited thereto and can be modified. For example, the thin film transistor may have a form in which a source electrode and a drain electrode, a channel layer, an insulating film, and a gate electrode are sequentially stacked.

이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to the following examples. However, the following examples are for illustrative purposes only and are not intended to limit the scope of the present invention.

[[ 실시예Example ]]

실시예Example 1:  One: 그래핀Grapina 양자점Qdot 박막을 이용하는 박막 트랜지스터의 제조 Fabrication of thin film transistor using thin film

(1) 그래핀 양자점 함유-용액의 제조(1) Preparation of graphene quantum dot-containing solution

98% 황산 용액에 흑연 (10 g)을 첨가하여 제조된 혼합액을 교반하면서, 상기 혼합액에 과망간산칼륨 (60 g)을 1 시간에 걸쳐 천천히 첨가하였다. 5 시간 동안 교반 후, 상기 혼합액에 과산화수소 (20 mL)를 매우 천천히 첨가하였다. 이때, 상기 혼합액의 색깔은 검은 초록색에서 밝은 노란색으로 변화하였으며, 이렇게 제조된 상기 혼합액을 원심분리 및 다이알리시스하여 산화 그래핀을 정제하였다. Graphite (10 g) was added to a 98% sulfuric acid solution, and potassium permanganate (60 g) was slowly added to the mixed solution while stirring the mixture. After stirring for 5 hours, hydrogen peroxide (20 mL) was added very slowly to the mixture. At this time, the color of the mixed solution changed from black to light yellow, and the mixed solution thus prepared was centrifuged and dialyzed to purify the oxidized graphene.

제조된 상기 산화 그래핀을 물 또는 유기 용매에 2 mg/mL 농도로 분산시켜 산화 그래핀-함유 용액을 제조한 후 상기 산화 그래핀-함유 용액을 테프론 실링된 200℃의 오토클레이브에서, 24 시간 동안 반응시켰다. 반응이 완료된 상기 산화 그래핀-함유 용액을 필터링하여 검게 환원된 그래핀을 분리하였고, 남은 용액을 수득하였다. 상기 남은 용액의 경우 그래핀 양자점을 포함하고 있으며, 용액의 안정성이 매우 우수하므로, 본 실시예의 그래핀 양자점-함유 용액으로서 사용되었다.
The prepared graphene oxide-containing solution was dispersed in water or an organic solvent at a concentration of 2 mg / mL to prepare an oxidized graphene-containing solution. Then, the graphene oxide-containing solution was treated in a Teflon-sealed autoclave at 200 ° C for 24 hours Lt; / RTI > The graphene-containing solution was filtered to remove the blackened graphene, and the remaining solution was obtained. The remaining solution contained graphene quantum dots and was very excellent in stability of the solution, and thus was used as the graphene quantum dot-containing solution of this example.

(2) 박막 트랜지스터의 제조 (2) Fabrication of thin film transistor

게이트 전극으로서 실리콘을 사용하였으며, 상기 게이트 전극 상에 두 가지 유전체(실리콘 산화막 및 Al2O3)를 사용하여 절연막을 형성시켰다. 실리콘 산화막의 경우, 드라이 산화 공정을 거쳐 300 nm의 두께를 갖도록 하였다. Al2O3의 경우, e-빔 증착이나 원자층 증착(ALD)을 이용하여 10 nm 내지 50 nm의 두께를 갖도록 하였다. 이후, 그래핀 양자점-함유 용액이 담겨있는 용기에 상기 절연막이 상기 용액과 마주볼 수 있도록 위치시켰다. 상기 용액을 천천히 교반하며 온도를 상온에서부터 40℃까지 상승시켰다. 시간에 따라 상기 절연막 상에 그래핀 양자점 박막 형성이 진행되었으며, 그 두께는 1 nm 내지 100 nm 였다. 상기와 같이 제조된 그래핀 양자점 박막 상에 e-빔 증착 방법을 이용하여 금속 전극 (금, 백금, 니켈 등)을 증착시켰다. 도 4는 그래핀 양자점 박막을 형성시키는 실제 실험을 나타내는 사진이며, 도 7은 본 실시예에 따라 다양하게 제조된 박막 트랜지스터의 사진이다.
Silicon was used as a gate electrode, and two dielectrics (a silicon oxide film and Al 2 O 3 ) were used on the gate electrode to form an insulating film. In the case of the silicon oxide film, the silicon oxide film was subjected to dry oxidation to have a thickness of 300 nm. In the case of Al 2 O 3 , it was made to have a thickness of 10 nm to 50 nm using e-beam deposition or atomic layer deposition (ALD). Thereafter, the insulating film was placed in a container containing the graphene quantum dot-containing solution so as to face the solution. The solution was slowly stirred and the temperature was raised from room temperature to 40 ° C. Over time, the graphene quantum dot thin film was formed on the insulating film with a thickness of 1 nm to 100 nm. A metal electrode (gold, platinum, nickel, etc.) was deposited on the graphene quantum dot thin film thus prepared by an e-beam deposition method. FIG. 4 is a photograph showing an actual experiment for forming a graphene quantum dot thin film, and FIG. 7 is a photograph of a thin film transistor manufactured variously according to the present embodiment.

실험예Experimental Example 1: 산화  1: Oxidation 그래핀과Graffin and 그래핀Grapina 양자점의Quantum dot 비교 compare

실리콘 산화막에 산화 그래핀을 증착시킨 샘플을 제조하여, 상기 실시예 1에서 실리콘 산화막에 그래핀 양자점 용액을 증발시켜 그래핀 양자점을 증착시킨 샘플과 비교하였다. 도 5의 (a)는 실리콘 산화막 상의 산화 그래핀의 SEM 사진이며, 도 5의 (b)는 본원의 일 실시예에 따른 실리콘 산화막 상의 그래핀 양자점의 TEM 사진이다. 불규칙하게 증착된 산화 그래핀에 비해 균일한 크기로 골고루 분포된 그래핀 양자점을 확인할 수 있다.
A sample in which the graphene quantum dots were deposited on the silicon oxide film was prepared, and the graphene quantum dot solution was evaporated on the silicon oxide film in Example 1 to compare with the sample on which the graphene quantum dots were deposited. FIG. 5A is a SEM image of the graphene oxide on the silicon oxide film, and FIG. 5B is a TEM photograph of the graphene quantum dot on the silicon oxide film according to one embodiment of the present invention. Graphene quantum dots uniformly distributed over irregularly deposited graphene grains can be identified.

실험예Experimental Example 2: 주사전자현미경 분석 2: Scanning electron microscope analysis

상기 실시예에 따라 제조된 그래핀 양자점 박막을 주사전자현미경 (SEM, JSM-6701F/INCA Energy, JEOL)을 이용하여 분석한 후, 그 결과를 도 6a 내지 도 6c에 나타내었다. 도 6a 내지 도 6c에 나타난 바와 같이, 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점이 증착되어 형성된 박막의 우수한 결정성을 확인할 수 있었다.
The graphene quantum dot thin film prepared according to the above example was analyzed using a scanning electron microscope (SEM, JSM-6701F / INCA Energy, JEOL), and the results are shown in FIGS. 6A to 6C. As shown in FIGS. 6A to 6C, the graphene quantum dot-containing solution was evaporated to confirm the excellent crystallinity of the thin film formed by depositing graphene quantum dots.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수도 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention .

10 : 목적 기재
20 : 패턴
30 : 그래핀 양자점 박막
110 : 기재
120 : 게이트 전극
130 : 절연막
140 : 소스 전극 및 드레인 전극
150 : 채널층
10: Target substrate
20: Pattern
30: graphene quantum dot thin film
110: substrate
120: gate electrode
130: Insulating film
140: source electrode and drain electrode
150: channel layer

Claims (12)

기재 상에 그래핀 양자점-함유 용액을 증발시켜 그래핀 양자점 박막을 증착시키는 것
을 포함하는,
그래핀 양자점 박막의 제조 방법.
Evaporating the graphene quantum dot-containing solution on the substrate to deposit the graphene quantum dot thin film
/ RTI >
Method of manufacturing graphene quantum dot thin film.
제 1 항에 있어서,
상기 그래핀 양자점-함유 용액의 증발 시 상기 기재 상에 상기 그래핀 양자점이 자기조립에 의해 수직 방향으로 성장하여 상기 그래핀 양자점 박막을 형성하는 것인, 그래핀 양자점 박막의 제조 방법.
The method according to claim 1,
Wherein when the graphene quantum dot-containing solution is evaporated, the graphene quantum dot grows in the vertical direction by self-assembly on the substrate to form the graphene quantum dot thin film.
제 1 항에 있어서,
상기 그래핀 양자점은 1 nm 내지 100 nm의 크기를 가지는 것인, 그래핀 양자점 박막의 제조 방법.
The method according to claim 1,
Wherein the graphene quantum dot has a size of 1 nm to 100 nm.
제 1 항에 있어서,
상기 그래핀 양자점 박막은 그래핀 또는 산화 그래핀을 포함하는 것인, 그래핀 양자점 박막의 제조 방법.
The method according to claim 1,
Wherein the graphene quantum dot thin film comprises graphene or oxide graphene.
제 1 항 내지 제 4 항 중 어느 한 항에 따른 방법에 의해 제조되는, 그래핀 양자점 박막.
A graphene quantum dot thin film produced by the method according to any one of claims 1 to 4.
기재에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
상기 소스 전극 및 상기 드레인 전극을 연결하며, 그래핀 양자점-함유 용액을 증발시켜 증착된 그래핀 양자점 박막을 포함하는 채널층;
상기 소스 전극, 상기 드레인 전극, 및 상기 채널층과 전기적으로 절연되어 있는 게이트 전극; 및
상기 채널층과 상기 게이트 전극 사이에 위치하는 절연막
을 포함하는,
박막 트랜지스터.
A source electrode and a drain electrode formed on the substrate so as to be spaced apart from each other;
A channel layer connecting the source electrode and the drain electrode, the channel layer including a graphene quantum dot thin film deposited by evaporating a graphene quantum dot-containing solution;
A gate electrode electrically insulated from the source electrode, the drain electrode, and the channel layer; And
And an insulating film disposed between the channel layer and the gate electrode
/ RTI >
Thin film transistor.
제 6 항에 있어서,
상기 기재는 유연하고 투명한 플라스틱 기재를 포함하는 것인, 박막 트랜지스터.
The method according to claim 6,
Wherein the substrate comprises a flexible and transparent plastic substrate.
제 7 항에 있어서,
상기 플라스틱 기재는 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리페닐렌옥사이드, 폴리디히드록시메틸사이클로헥실테레프탈레이트, 셀룰로오스에스테르, 폴리카보네이트, 폴리아미드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 박막 트랜지스터.
8. The method of claim 7,
Wherein the plastic substrate is selected from the group consisting of polyethylene terephthalate, polybutylene terephthalate, polyethylene naphthalate, polyimide, polyphenylene oxide, polydihydroxymethylcyclohexylterephthalate, cellulose ester, polycarbonate, polyamide, Wherein the second electrode is selected from the group consisting of:
제 6 항에 있어서,
상기 게이트 전극은 금, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브데늄, 텅스텐, 니켈, 팔라듐, ITO, FTO, IZO, 은 나노와이어, 전도성 고분자, Si, 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 박막 트랜지스터.
The method according to claim 6,
The gate electrode may be formed of a metal such as gold, platinum, chromium, titanium, copper, aluminum, tantalum, molybdenum, tungsten, nickel, palladium, ITO, FTO, IZO, silver nanowire, conductive polymer, Si, And wherein the thin film transistor is selected from the group consisting of:
제 6 항에 있어서,
상기 소스 전극 및 드레인 전극은 각각 금, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브데늄, 텅스텐, 니켈, 팔라듐, ITO, FTO, IZO, 은 나노와이어, 전도성 고분자, Si, 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 박막 트랜지스터.
The method according to claim 6,
The source electrode and the drain electrode may be formed of gold, platinum, chromium, titanium, copper, aluminum, tantalum, molybdenum, tungsten, nickel, palladium, ITO, FTO, IZO, silver nanowire, And combinations thereof. ≪ RTI ID = 0.0 > 11. < / RTI >
제 6 항에 있어서,
상기 절연막은, Al2O3, ZrOx, Si3N4, 폴리이미드, 실리콘 산화막, 산화 그래핀, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 박막 트랜지스터.
The method according to claim 6,
Wherein the insulating film is selected from the group consisting of Al 2 O 3 , ZrO x , Si 3 N 4 , polyimide, silicon oxide film, oxide graphene, and combinations thereof.
제 6 항에 있어서,
상기 기재, 상기 소스 전극 및 드레인 전극, 상기 채널층, 상기 게이트 전극, 및 상기 절연막이 각각 탄소계 물질을 포함하는 탄소계 박막 트랜지스터를 포함하는 것인, 박막 트랜지스터.
The method according to claim 6,
Wherein the substrate, the source electrode and the drain electrode, the channel layer, the gate electrode, and the insulating film each comprise a carbon-based material.
KR1020140183069A 2014-12-18 2014-12-18 Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same KR101823523B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140183069A KR101823523B1 (en) 2014-12-18 2014-12-18 Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140183069A KR101823523B1 (en) 2014-12-18 2014-12-18 Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same

Publications (2)

Publication Number Publication Date
KR20160074157A true KR20160074157A (en) 2016-06-28
KR101823523B1 KR101823523B1 (en) 2018-03-14

Family

ID=56366144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140183069A KR101823523B1 (en) 2014-12-18 2014-12-18 Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same

Country Status (1)

Country Link
KR (1) KR101823523B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165154A (en) * 2019-04-08 2019-08-23 陕西科技大学 A kind of carbon quantum dot surface modification 1-dimention nano SnO2Double salt cell positive materials of magnesium-lithium and preparation method thereof and its application
KR20220132793A (en) * 2021-03-24 2022-10-04 한국과학기술원 Method for quantum dot coating using droplet evaporation in confined system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165154A (en) * 2019-04-08 2019-08-23 陕西科技大学 A kind of carbon quantum dot surface modification 1-dimention nano SnO2Double salt cell positive materials of magnesium-lithium and preparation method thereof and its application
CN110165154B (en) * 2019-04-08 2022-03-18 陕西科技大学 One-dimensional nano SnO modified on surface of carbon quantum dot2Magnesium-lithium double-salt battery positive electrode material and preparation method and application thereof
KR20220132793A (en) * 2021-03-24 2022-10-04 한국과학기술원 Method for quantum dot coating using droplet evaporation in confined system

Also Published As

Publication number Publication date
KR101823523B1 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
Paterson et al. Small molecule/polymer blend organic transistors with hole mobility exceeding 13 cm2 V− 1 s− 1
US8853034B2 (en) Doped graphene films with reduced sheet resistance
Shi et al. Two-dimensional metallic vanadium ditelluride as a high-performance electrode material
US9281385B2 (en) Semiconducting graphene composition, and electrical device including the same
US10319589B2 (en) High performance thin films from solution processible two-dimensional nanoplates
JP5167560B2 (en) Field effect transistor
Bhattacharjee et al. Electrical reliability, multilevel data storage and mechanical stability of MoS2-PMMA nanocomposite-based non-volatile memory device
Mandyam et al. Large area few-layer TMD film growths and their applications
KR20110133025A (en) Field effect transistor
KR101856883B1 (en) Perovskite solar cell using graphene electrode and preparing method thereof
Wu et al. Solution processing for lateral transition-metal dichalcogenides homojunction from polymorphic crystal
KR101712003B1 (en) 2-Dimensional laminated composite structured bistable non-volatile memory device and methods of manufacturing the same
Wang et al. Conductive Polymer–Inorganic Hybrid Materials through Synergistic Mutual Doping of the Constituents
US20140141600A1 (en) Methods of preparing graphene and device including graphene
KR20110081683A (en) Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of ambi-polar memory device
Juvaid et al. Direct growth of wafer-scale, transparent, p-type reduced-graphene-oxide-like thin films by pulsed laser deposition
Taniguchi et al. Chemically exfoliated inorganic nanosheets for nanoelectronics
Chen et al. Synthesis of Large-Area Uniform MoS2–WS2 Lateral Heterojunction Nanosheets for Photodetectors
Bok et al. Transparent molecular adhesive enabling mechanically stable ITO thin films
KR101823523B1 (en) Graphene quantum-dot thin film, preparing method of the same, and thin film transistor using the same
Liu et al. Dimensionally anisotropic graphene with high mobility and a high on–off ratio in a three-terminal RRAM device
KR101769023B1 (en) Flexible nanogenerator and preparing method of the same
WO2021110162A1 (en) Organic single-crystal heterojunction composite film and preparation method and application thereof
Li et al. Highly flexible and stable memristive devices based on hexagonal boron-nitride nanosheets: Polymethyl methacrylate nanocomposites
Jiang et al. Large-Area Monolayer n-Type Molecular Semiconductors with Improved Thermal Stability and Charge Injection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant