KR20160072858A - 유기전계발광표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 유기전계발광표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 유기전계발광표시장치는, 본 발명의 유기전계발광표시장치는, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 영역들이 구획된 기판을 포함하고, 상기 기판의 각 서브 화소 영역에 배치된 박막 트랜지스터를 포함하며, 상기 각 서브 화소 영역에 배치된 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층을 포함하고, 상기 각 서브 화소 영역에 배치된 유기발광다이오드를 포함하며, 상기 유기발광다이오드는 제1전극과, 상기 제1전극 상에 배치된 복수개의 도트 패턴과, 상기 제1전극 및 도트 패턴 상에 배치된 유기발광층과, 상기 유기발광층 상에 배치된 제2전극을 포함함으로써, 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

Description

유기전계발광표시장치 및 그 제조방법{ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}

본 발명은 유기전계발광표시장치에 관한 것으로, 보다 구체적으로는 유기발광다이오드의 광 추출 효율을 개선한 유기전계발광표시장치 및 그 제조방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 유기전계발광표시장치(Organic Electroluminescence Display Device) 등이 있다.

PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. TFT LCD(Thin Film Transistor LCD)는 가장 널리 사용되고 있는 평판표시소자이지만 시야각이 좁고 응답속도가 낮은 문제점이 있다. 유기전계발광표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

도 1은 일반적인 유기전계발광표시장치의 화소 구조를 도시한 도면이고, 도 2는 상기 도 1의 Ⅰ-Ⅰ'선을 절단한 단면도이다.

도 1 및 도 2를 참조하면, 종래 유기전계발광표시장치는 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역들이 매트릭스 형태로 정의되고, 각각의 서브 화소 영역에는 백색광을 발생하는 유기발광다이오드들(OLED: Organic Light Emitting Diode)이 배치된다.

도면에 도시된 바와 같이, 종래 유기전계발광표시장치는 동일한 폭을 갖는 적색(R), 녹색(G) 및 청색(B) 서브 화소들이 순차적으로 배열되는 구조로 형성된다.

상기 유기전계발광표시장치는 스위칭 트랜지스터, 구동 트랜지스터, 신호배선들 및 스토리지 캐패시터(Cst)들이 형성된 어레이 기판(10) 상에 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역과 대응되도록 각각 적색컬러필터층(CR), 녹색컬러필터층(CG) 및 청색컬러필터층(CB)이 배치된다.

상기 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CR, CG, CB) 상에는 오버코트층(15)이 배치되고, 상기 오버코트층(15) 상에는 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역들을 구분하는 뱅크층(60)과 상기 뱅크층(60) 사이에 유기발광다이오드(OLED)가 배치된다.

상기 유기발광다이오드(OLED)는 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역 단위로 배치된 적색화소전극(20), 녹색화소전극(30) 또는 청색화소전극(40)과 상기 전극들 각각에 대응하도록 배치된 유기발광층(21) 및 전극(50)으로 구성된다.

상기와 같이, 어레이 기판(10) 상에 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CR, CG, CB)이 배치되면, 유기발광다이오드(OLED)에 사용되는 유기발광층(21)은 백색광을 발생하는 유기발광층을 사용한다.

상기와 같이, 백색광을 발생하는 유기발광층을 사용하면 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역을 구분하지 않고, 어레이기판(10) 전면에 유기발광층(21)과 전극(50)을 순차적으로 형성할 수 있다.

특히, 상기 전극(50)은 반사율이 높은 금속을 사용하여, 상기 유기발광층(21)에서 발생되는 광이 상기 유기발광층(21) 하부에 배치된 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CR, CG, CB)을 통과하면서 화상이 디스플레이 되도록 한다.

일반적으로 유기전계발광표시장치의 전력 효율은 소자 구동에 필요한 전력 소비량을 결정하는 중요한 변수이다. 전력 효율이 개선되면 적은 전류로도 원하는 휘도를 얻을 수 있을 뿐아니라, 소자 수명도 연장시킬 수 있는 이점이 있다.

이와 같은 이유에서 유기전계발광표시장치의 전력 효율 개선을 위한 여러방안이 제시되고 있는데, 특히, 유기발광다이오드에서 발생하는 광의 추출 효율을 개선하는 방안이 그 한가지이다.

왜냐하면, 유기발광다이오드에서 발생하는 광은 투명전극(ITO)과 유기층들의 높은 굴절율로 인하여, 유기발광다이오드 내부에 갇히게 되어 광 추출 효율이 낮기 때문이다.

이러한 한계를 극복하기 위해 마이크로 렌즈나 나노 크기의 구조물을 유기발광다이오드의 외측에 배치하는 방법들이 개발되고 있다.

본 발명은, 유기발광다이오드의 전극 상에 복수개의 렌즈 형상의 도트 패턴들을 배치하여, 유기발광다이오드의 광 추출 효율을 개선한 유기전계발광표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.

또한, 본 발명은, 추가 공정 없이 유기발광다이오드 전극 상에 아웃 커플링(Out-Coupling)을 위한 복수개의 도트 패턴들을 배치하여 휘도를 개선한 유기전계발광표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기전계발광표시장치는, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 영역들이 구획된 기판을 포함하고, 상기 기판의 각 서브 화소 영역에 배치된 박막 트랜지스터를 포함하며, 상기 각 서브 화소 영역에 배치된 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층을 포함하고, 상기 각 서브 화소 영역에 배치된 유기발광다이오드를 포함하며, 상기 유기발광다이오드는 제1전극과, 상기 제1전극 상에 배치된 복수개의 도트 패턴과, 상기 제1전극 및 도트 패턴 상에 배치된 유기발광층과, 상기 유기발광층 상에 배치된 제2전극을 포함함으로써, 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치 제조방법은, 복수의 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역이 구획된 기판을 제공하는 단계를 포함하고, 상기 기판 상에 각각의 서브 화소 영역 별로 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 트랜지스터가 형성된 기판의 각 서브 화소 영역에 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들을 형성하는 단계를 포함하고, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들과 대응되도록 각 서브 화소 영역에 제1전극 및 상기 제1전극 상에 복수개의 도트 패턴을 형성하는 단계를 포함하며, 상기 제1전극 및 도트 패턴이 형성된 기판 상에 상기 제1전극이 노출되도록 뱅크층을 형성하는 단계를 포함하고, 상기 제1전극, 도트 패턴 및 뱅크층 상에 유기발광층을 형성하는 단계를 포함하며, 상기 유기발광층 상에 제2전극을 형성하는 단계를 포함함으로써, 추가 공정 없이 유기발광다이오드 전극 상에 아웃 커플링(Out-Coupling)을 위한 복수개의 도트 패턴들을 배치하여 휘도를 개선 효과가 있다.

본 발명의 유기전계발광표시장치 및 그 제조방법은, 유기발광다이오드의 전극 상에 복수개의 렌즈 형상의 도트 패턴들을 배치하여, 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치 및 그 제조방법은, 추가 공정 없이 유기발광다이오드 전극 상에 아웃 커플링(Out-Coupling)을 위한 복수개의 도트 패턴들을 배치하여 휘도를 개선 효과가 있다.

도 1은 일반적인 유기전계발광표시장치의 화소 구조를 도시한 도면이다.
도 2는 상기 도 1의 Ⅰ-Ⅰ'선을 절단한 단면도이다.
도 3은 본 발명에 따른 유기전계발광표시장치의 화소 구조를 도시한 도면이다.
도 4는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.
도 5는 상기 도 4의 A 영역을 확대한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 도트 패턴의 구조를 도시한 도면이다.
도 7a 내지 도 7c는 본 발명의 유기전계발광표시장치의 제조 공정을 도시한 도면이다.
도 8a 내지 도 8d는 본 발명에 따라 유기발광다이오드의 전극 상에 아웃 커플링(Out-Coupling)을 위한 도트 패턴의 제조 공정을 도시한 도면이다.
도 9는 본 발명에 따른 유기발광다이오드의 전극 영역에서 광추출 모습을 설명하기 위한 도면이다.
도 10a 내지 도 10d는 본 발명의 다른 실시예들에 따라 각 화소 영역에 아웃 커플링(Out-Coupling)을 위한 도트 패턴이 형성된 모습을 도시한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 3은 본 발명에 따른 유기전계발광표시장치의 화소 구조를 도시한 도면이고, 도 4는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.

도 3 및 도 4를 참조하면, 본 발명의 유기전계발광표시장치는 복수개의 게이트 라인(103)과 데이터 라인(105)이 교차되어, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP: Sub Pixel)들을 정의한다. 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)들을 하나의 화소(Pixel)라 정의한다.

상기 게이트 라인(103)과 데이터 라인(105)이 교차되는 각 서브 화소(SP) 영역에는 박막 트랜지스터(TFT: Thin Film Transistor)가 배치되어 있다.

또한, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역에는 유기발광다이오드(OLED)와 각각 대응되도록 백색컬러필터층(CW), 적색컬러필터층(CR), 녹색컬러필터층(CG) 및 청색컬러필터층(CB)이 배치되어 있다.

설명의 편의를 위하여 TFT는 유기발광다이오드와 연결된 구동 트랜지스터로 설명하지만, 각 서브 화소(SP) 영역에는 스위칭 트랜지스터 및 구동 트랜지스터들이 다수 배치되어 있으므로 경우에 따라서는 어느 하나의 박막 트랜지스터만을 의미하지 않고, 박막 트랜지스터들이 형성된 영역의 전체 트랜지스터를 의미할 수 있다.

상기 구동 트랜지스터(TFT)는 기판(100) 상에 배치된 채널층(104), 게이트 절연막(102)을 사이에 두고 상기 채널층(104)과 중첩되도록 배치된 게이트 전극(101), 상기 채널층(104)과 각각 전기적으로 접속된 소스 및 드레인 전극(107a, 107b)을 포함한다.

상기 채널층(104)은 결정질 실리콘막과 오믹층을 포함된 반도체층으로 형성하거나 산화물 반도체층으로 형성될 수 있다.

또한, 상기 소스 및 드레인 전극(107b, 107a)은 상기 채널층(104)을 사이에 두고 서로 마주하게 배치되는데, 상기 게이트 절연막(102) 및 층간절연막(112)에 형성된 콘택홀을 통해 상기 채널층(104)과 전기적으로 접속된다.

상기 구동 트랜지스터(TFT) 상에는 보호막(113)과 평탄화막(114)이 배치되어 있는데, 상기 보호막(113)과 평탄화막(114) 사이에는 각 서브 화소 영역별로 백색컬러필터층(CW), 적색컬러필터층(CR), 녹색컬러필터층(CG) 및 청색컬러필터층(CB)이 각각 배치되어 있다.

특히, 상기 백색컬러필터층(CW)은 상기 평탄화막(114)이 투명하므로 별도의 컬러필터패턴 형성 없이 백색컬러필터층(CW)으로 사용할 수 있다.

상기 평탄화막(114) 상에는 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 영역 별로 유기발광다이오드(OLED)가 배치되어 있다. 상기 백색(W) 서브 화소 영역에는 백색화소전극(250), 유기발광층(221) 및 전극(270)으로 구성된 유기발광다이오드가 배치되고, 상기 적색(R) 서브 화소 영역에는 적색화소전극(251), 유기발광층(221) 및 전극(270)으로 구성된 유기발광다이오드가 배치되며, 상기 녹색(G) 서브 화소 영역에는 녹색화소전극(252), 유기발광층(221) 및 전극(270)으로 구성된 유기발광다이오드가 배치되고, 상기 청색(B) 서브 화소 영역에는 청색화소전극(253), 유기발광층(221) 및 전극(270)으로 구성된 유기발광다이오드가 배치된다.

본 발명에서는 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 상에 광 추출 향상을 위한 아웃 커플링(Out-Coupling) 구조를 위해 도트 패턴들(DP: Dot Patterns)이 배치되어 있다.

따라서, 본 발명에서는 유기발광다이오드 내에 형성된 도트 패턴(DP)에 의해 광의 추출 효율을 향상시킨 효과가 있다. 즉, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)은 각각의 전극 상에 배치된 도트 패턴(DP)과 함께 하나의 전극을 이루며, 상기 도트 패턴(DP)은 렌즈 모양, 삼각뿔, 원형단면 구조를 갖는 구형, 타원단면을 갖는 모양 및 프리즘 구조 등 다양한 구조를 가질 수 있다.

또한, 본 발명에서 사용하는 '도트 패턴'이라는 용어는 서로 연결되지 않은 도트(dot)가 가로, 세로 일정한 거리를 두고 반복적으로 형성되는 패턴의 한 형태를 의미하는 것으로서, 도트(dot)의 크기나 형상에는 제한받지 않는다. 직선형태의 격자(格子) 형태의 패턴과는 구별되며, 이는 서로 직교하는 형태의 격자 패턴이 되는 경우에는 발광면적을 과도하게 제한하게 되어 바람직하지 못하기 때문이다.

본 발명에서 도트 패턴(DP)이 불투명 금속 또는 투명도가 낮은 물질로 형성될 경우에는 전체 발광면적의 25% 이하로 하는 것이 바람직하나, 투명 물질로 형성할 경우에는 전체 면적에 제한을 두지 않는다(25%~75%).

각 도트 패턴(DP) 사이의 가로 및 세로 사이의 거리를 나타내는 도트 패턴(DP)에의 주기는 250 내지 1,000 nm인 것이 바람직하다. 도트 패턴(DP)의 주기가 250 nm 미만인 경우에는 패턴의 주기가 광의 파장보다 작아질 수 있고 패턴을 재현성있게 제작할 수 없기 때문에 바람직하지 못하고, 1,000 nm를 초과하는 경우에는 회절효과는 있지만 산란효과는 적어지고 도트 패턴 자체가 매질로 작용되는 경우가 있을 수 있기 때문에 바람직하지 못하다.

또한, 상기 도트 패턴(DP)은 서브 화소(SP) 영역을 기준으로 서브 화소(SP) 가장자리 둘레와 중심 영역의 간격이 서로 다를 수 있다. 예를 들어, 가장자리 둘레 영역에서는 도트 패턴(DP)의 간격을 250nm~300nm로 배치하고, 중심 영역으로 갈 수 록 도트 패턴(Dp의 간격을 800~1000nm로 배치할 수 있다. 마찬가지 방식으로 이와 반대로 배치할 수 있다.

따라서, 상기 서브 화소(SP)의 가장자리 둘레 영역에서의 단위면적 당 도트 패턴(DP)의 개수가 중앙 영역에서의 단위면적당 도트 패턴(DP)의 개수가 더 많게 형성할 수 있고, 이와 반대로 형성할 수 있다.

이와 같이, 도트 패턴(DP)의 영역별 분포를 다르게 하면 서브 화소(SP) 영역에서 요구되는 광 추출 효율을 조절할 수 있는 효과가 있다. 또한, 서브 화소(SP)를 중심으로 인접한 광 왜곡 구조물 등이 있는 경우, 서브 화소(SP) 영역 내에서의 광 추출 효율을 다르게 할 수 있는 이점이 있다.

또한, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)별 서로 다른 광 추출 효율이 요구되는 경우에도 적용할 수 있는 효과가 있다.

상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 사이에는 뱅크층(210)이 배치되어 각 서브 화소 영역을 구획한다. 따라서, 서브 화소 영역에서는 상기 뱅크층(210)이 제거되고, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)이 외부로 노출된 구조를 갖는다.

또한, 본 발명에서는 서브 화소 영역 단위로 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CW, CR, CG, CB)이 배치되어 있어, 상기 유기발광층(221)과 전극(270)은 상기 기판(100) 전면에 배치된다.

즉, 상기 유기발광층(221)과 전극(270)은 상기 뱅크층(210) 상에도 존재하고, 각 서브 화소(SP) 영역들에 형성되는 유기발광다이오드에 공통으로 사용된다.

따라서, 상기 유기발광층(221)은 백색광을 발생하는 유기발광층으로 형성되고, 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함할 수 있다. 상기 정공수송층에는 전자차단층(EBL)을 더 포함할 수 있고, 상기 전자수송층(ETL)은 PBD, TAZ, Alq3, BAlq, TPBI, Bepp2와 같은 저분자재료를 사용하여 형성할 수 있다.

본 발명에서는 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 각각에 아웃 커플링(Out-Coupling) 구조를 갖도록 도트 패턴(DP)을 형성함으로써, 각 서브 화소 영역에서의 광 추출 효율을 개선한 효과가 있다.

특히, 상기 도트 패턴(DP)은 유기발광층(221)에서 발생한 광을 산란시켜 측면 영역으로 누설되는 광을 최소화함으로써, 각각의 유기발광다이오드에서 발생되는 광의 휘도를 향상시킬 수 있다.

또한, 상기와 같이, 각 서브 화소 영역에 배치되는 유기발광다이오드의 광 휘도가 증가하면, 낮은 구동전압을 인가해도 되기 때문에 소비전력을 줄일 수 있는 효과가 있다.

아울러, 낮은 구동전압에서도 높은 구동전압과 동일한 휘도를 구현할 수 있기 때문에 발열에 의한 소자 수명이 단축되는 것을 방지할 수 있다.

도 5는 상기 도 4의 A 영역을 확대한 단면도이고, 도 6은 본 발명의 다른 실시예에 따른 도트 패턴의 구조를 도시한 도면이다.

도 5를 참조하면, 백색(W) 서브 화소 영역의 평탄화막(114) 상에는 유기발광다이오드(OLED)가 배치되는데, 유기발광다이오드는 백색(W) 화소 전극(250), 복수개의 도트 패턴(DP), 유기발광층(221) 및 전극(270)으로 구성된다.

상기 도트 패턴(DP)은 유기발광다이오드에서 발생되는 광 추출 효율을 향상시키기 위해 배치되는 것으로 백색(W) 화소 전극(250)의 상면과 접촉되도록 형성된다. 또한, 도 3에 도시된 바와 같이, 아웃 커플링(Out-Coupling) 구조를 위한 도트 패턴(DP)들은 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 영역에 각각 배치될 수 있다.

각 서브 화소 영역에 배치되는 도트 패턴(DP)의 개수와, 그 간격 및 패턴의 모양은 요구되는 사양에 따라 적절하게 변경될 수 있다. 예를 들어, 요구되는 사양에 따라 서브 화소(SP)의 면적 대비 도트 패턴(DP)들 전체가 차지하는 면적을 규정하고, 규정된 도트 패턴(DP)의 면적과 대응되는 도트 패턴(DP)의 개수를 서브 화소 영역에 형성할 수 있다.

또한, 도 6에 도시된 바와 같이, 서브 화소(SP) 영역에 형성되는 도트 패턴(DP)들은 서로 다른 크기를 갖는 제1 및 제2 도트 패턴(DP1, DP2)으로 형성될 수 있다.

또한, 도면에는 도시하지 않았지만, 도 3을 기준으로 서브 화소(SP) 영역의 가장자리 둘레 영역으로부터 서브 화소(SP) 영역의 중심 영역으로 갈 수록 서로 다른 간격으로 도트 패턴(DP)들을 형성할 수 있다.

예를 들어, 상기 서브 화소(SP) 영역의 가장자리 둘레 영역은 중심 영역보다 도트 패턴(DP)를 조밀하게 형성하거나, 그 반대로 형성할 수 있다.

또한, 상기 서브 화소(SP) 영역의 가장자리 둘레 영역에는 상대적으로 크기가 작은 도트 패턴(도 6의 제2 도트패턴(DP2))들로 형성하고, 중심 영역으로 갈 수록 상대적으로 크기가 큰 도트 패턴(도 6의 제1 도트패턴(DP1))을 형성할 수 있다. 마찬가지로 그 반대로 형성할 수 있다.

이와 같이, 본 발명에서는 유기발광다이오드의 화소전극에 아웃 커플링(Out-Coupling)을 위한 도트 패턴들을 직접 형성하여, 광 추출 효율을 개선한 효과가 있다.

도 7a 내지 도 7c는 본 발명의 유기전계발광표시장치의 제조 공정을 도시한 도면이고, 도 8a 내지 도 8d는 본 발명에 따라 유기발광다이오드의 전극 상에 아웃 커플링(Out-Coupling)을 위한 도트 패턴의 제조 공정을 도시한 도면이다.

도 7a 내지 도 8d를 참조하면, 본 발명의 유기전계발광표시장치는, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역들이 구획된 기판(100) 상에 반도체층을 형성한 다음, 마스크 공정에 따라 스위칭 트랜지스터 또는 구동 트랜지스터의 채널층(104)을 형성한다.

도면에는 도시하지 않았지만, 상기 채널층(104) 형성 전에 기판(100) 상에 실리콘 산화물(SiOx) 단일층 또는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx) 이중층으로 형성된 버퍼층이 형성할 수 있다.

또한, 도면에는 도시하지 않았지만, 트랜지스터와 대응되는 기판(100) 상에 광차단을 위한 쉴드층(Shield Layer)을 형성할 수 있다. 상기 쉴드층은 박막 트랜지스터의 채널층에 광이 입사되어, 박막 트랜지터가 오프(Off) 상태일 때에도 누설전류가 발생하는 것을 방지하기 위함이다.

상기 반도체층은 결정질 실리콘막과 오믹층을 포함된 반도체층으로 형성하거나 산화물 반도체층으로 형성할 수 있다.

상기 산화물 반도체층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.

상기와 같이, 기판(100) 상에 채널층(104)이 형성되면, 게이트 절연막(102)과 게이트 금속막을 기판(100) 전면에 순차적으로 형성한 다음, 마스크 공정에 따라 상기 채널층(104) 상부의 게이트 절연막(102) 상에 게이트 전극(101)을 형성한다.

상기 게이트 절연막(102)은 실리콘 산화물(SiOx) 단일층으로 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속으로 증착하여 형성할 수 있다.

상기 게이트 금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질중 어느 하나의 금속막 또는 이들 물질의 합금을 포함한 이중막 구조 또는 적어도 2개 이상의 금속막이 적층된 구조로 형성될 수 있다.

그런 다음, 상기 기판(100) 상에 층간절연막(112)을 형성하고, 마스크 공정에 따라 소스/드레인 전극이 형성될 영역과 대응되는 채널층(104) 상부에 콘택홀을 형성한다.

상기와 같이, 층간절연막(112)이 형성되면 기판(100)의 전면에 상기 소스/드레인 금속막을 형성하고, 마스크 공정에 따라 소스 전극(107b)과 드레인 전극(107a)을 형성하여 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터를 완성한다.

상기 소스 전극(107b)과 드레인 전극(107a)은 상기 채널층(104) 상의 게이트 절연막(102)과 층간절연막(112)의 일부를 제거하여 형성한 콘택홀을 통하여 전기적으로 접속된다.

상기 소스/드레인 금속막은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.

상기와 같이, 구동 박막 트랜지스터(TFT)가 기판(100) 상에 형성되면, 상기 기판(100)의 전면에 보호막(113)을 형성하고, 상기 보호막(113) 상에 각 서브 화소 영역과 대응되도록 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CW, CR, CG, CB)을 형성한다.

상기 적색(R), 녹색(G) 및 청색(B) 컬러필터층들(CR, CG, CB)은 컬러레진을 이용하여 형성할 수 있고, 상기 백색(W) 컬러필터층(CW)은 투명한 절연물질 또는 별도 컬러필터층을 형성하지 않고, 이후 형성되는 평탄화막(114)을 백색(W) 컬러필터층(CW)으로 사용할 수 있다.

그런 다음, 상기 기판(100)의 전면에 평탄화막(114)을 형성한 다음, 마스크 공정에 따라 상기 드레인 전극(107a)의 일부를 노출하는 콘택홀 공정을 진행한다.

상기와 같이, 기판(100) 상에 평탄화막(114)이 형성되면, 기판(100)의 전면에 제1 및 제2 금속막(245, 243)을 연속으로 형성한 다음, 회절마스크 또는 하프톤 마스크를 이용하여 각 서브 화소 영역에 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)과 각 전극들 상에 도트 패턴(DP)을 형성한다.

따라서, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 각각에는 복수개의 도트 패턴(DP)들이 형성된다. 상기 도트 패턴(DP)들은 도 5 및 도 6에서 설명한 바와 같이, 다양한 크기와 영역 별로 서로 다른 조밀도로 형성될 수 있다.

또한, 상기 제1 금속막(245)은 ITO, ITZO, IZO와 같은 투명한 도전성 물질로 형성하고, 상기 제2 금속막(243)은 상기 제1 금속막(245) 대비 식각 선택비가 우수한 물질로 형성될 수 있다. 예를 들어, 상기 제1 금속막(245)가 ITO인 경우, 사익 제2 금속막(243)은 IZO로 형성될 수 있다.

상기와 같이, 제1 금속막(245) 및 제2 금속막(243)이 기판(100) 상에 형성되면 회절마스크 또는 하프톤 마스크를 이용하여 각 화소 영역에 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 및 도트 패턴(DP)들을 형성한다.

상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 및 도트 패턴(DP)의 제조 방법은 도 8a 내지 도 8d를 참조로 상세히 설명하면 다음과 같다.

상기 평탄화막(114) 상에 제1 및 제2 금속막(245, 243)을 연속하여 형성한 다음, 감광막을 기판(100)의 전면에 형성하고, 회절마스크 또는 하프톤 마스크를 사용하여 노광 및 현상 공정을 진행한다.

상기 노광 및 현상 공정이 완료되면, 상기 제2 금속막(243) 상에 두께가 서로 다른 제1 감광막(400)이 형성된다. 상기 제1 감광막(400)에서 두께가 두꺼운 영역은 도트 패턴(DP)이 형성될 영역이다.

본 발명에서 설명한 바와 같이, 형성되는 도트 패턴(DP)의 크기가 서로 다른 경우 또는 도트 패턴들(DP)을 서로 다르게 형성할 경우에는 상기 제1 감광막(400)에서 두께가 두껍게 형성된 감광막 패턴들의 폭이 서로 달라질 수 있다.

그런 다음, 상기 제1 감광막(400)을 마스크로 하여 1차 식각 공정을 진행하여 서브 화소 영역에 상기 백색(W) 화소전극(250)을 형성한다. 이때, 다른 서브 화소 영역에는 적색(R), 녹색(G) 및 청색(B) 화소전극들(251, 252, 253)이 형성된다.

상기와 같이, 각 서브 화소 영역에 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)이 형성되면, 에싱(Ashing) 공정을 진행하여 상기 제2 금속막(243) 상에 제2 감광막(401)을 형성한다.

그런 다음, 상기 제2 감광막(401)을 마스크로 하여 2차 식각 공정을 진행하여 상기 백색(W) 화소전극(250) 상에 도트 패턴(DP)을 형성한다. 이때, 상기 적색(R), 녹색(G) 및 청색(B) 화소전극들(251, 252, 253) 상에도 도트 패턴(DP)들이 형성된다.

위에서 설명한 바와 같이, 상기 제1 및 제2 금속막(245, 243)은 서로 식각 선택비가 우수한 물질로 이루어져 있기 때문에 상기 제2 금속막(243)을 식각할 때, 상기 제1 금속막(245)로 이루어져 있는 백색(W) 화소전극(250)은 식각으로 손상되지 않는다.

또한, 한번의 마스크 공정에서 서로 다른 식각 용액을 사용할 수 있기 때문에 도트 패턴(DP)을 형성하기 위한 별도의 마스크 공정이 필요하지 않는 이점이 있다.

상기와 같이, 백색(W) 화소전극(250) 상에 도트패턴(DP)이 형성되면, 스트립퍼에 의해 제2 감광막(401)을 제거한다.

따라서, 본 발명에서는 추가적인 공정 없이 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)을 형성하는 마스크 공정에서 각 전극들 상에 도트패턴(DP)을 형성할 수 있는 효과가 있다.

즉, 본 발명은 별도의 추가 공정 없이 유기발광다이오드에 아웃 커플링(Out Coupling) 구조를 구현하여 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

상기와 같이, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 및 도트 패턴(DP)들이 상기 기판(100) 상에 형성되면, 도 7c에 도시한 바와 같이, 상기 기판(100)의 전면에 절연층을 형성한 다음, 각 서브 화소 영역을 구획하도록 뱅크층(210)을 형성한다.

상기 뱅크층(210)의 가장자리 일부는 상기 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253) 각각의 가장자리 둘레 일부와 중첩될 수 있다.

그런 다음, 상기 기판(100)의 전면에 유기발광층(221)과 금속막을 형성하여 전극(270)을 형성하여, 유기발광다이오드(OLED)를 완성한다.

상기 유기발광층(221)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 홀수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 다양한 고분자 유기물질을 사용할 수 있으며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.

이와 같은 유기층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.

또한, 상기 유기발광층(221)의 발광층(EML)은 백색광을 발생하는 유기물질로 형성될 수 있다.

본 발명의 유기전계발광표시장치 및 그 제조방법은, 유기발광다이오드의 전극 상에 복수개의 렌즈 형상의 도트 패턴들을 배치하여, 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치 및 그 제조방법은, 추가 공정 없이 유기발광다이오드 전극 상에 아웃 커플링(Out-Coupling)을 위한 복수개의 도트 패턴들을 배치하여 휘도를 개선 효과가 있다.

도 9는 본 발명에 따른 유기발광다이오드의 전극 영역에서 광추출 모습을 설명하기 위한 도면이고, 도 10a 내지 도 10d는 본 발명의 다른 실시예들에 따라 각 화소 영역에 아웃 커플링(Out-Coupling)을 위한 도트 패턴이 형성된 모습을 도시한 도면이다.

도 9 내지 도 10d를 참조하면, 본 발명에서는 도 8d에 도시된 바와 같이, 백색(W) 화소전극(250)의 상면이 평탄한 수평면을 이루고, 그 상에 볼록 렌즈 형태의 도트 패턴(DP)들이 배치되어 있다. 다른 적색(R), 녹색(G) 및 청색(B) 화소전극들(250, 251, 252, 253)과 여기에 형성된 도트 패턴(DP)들도 동일한 구조로 형성되어 있다.

도 9에 도시된 바와 같이, 수평한 백색(W) 화소전극(250) 상에 볼록한 형태의 도트 패턴(DP)이 형성된 본 발명에서는 상기 도트 패턴(DP)을 통과한 제1광(L1)은 도트 패턴(DP)의 아웃 커플링(Out-Coupling) 효과에 의해 유기발광다이오드의 측면 영역으로 산란되는 광을 최소화하는 효과가 있다.

또한, 상기 도트 패턴(DP)들 사이에서는 백색(W) 화소전극(250)의 상면이 수평하기 때문에 상기 백색(W) 화소전극(250)만을 투과하는 제2광(L2)의 산란을 최소화할 수 있는 효과가 있다.

이와 같이, 본 발명에서는 유기발광다이오드의 전극 상에 아웃 커플링(Out-Coupling)을 위한 도트 패턴들을 형성하여 광 추출 효율을 극대화할 수 있는 효과가 있다.

본 발명에서는 도트 패턴(DP)들을 도 3에 도시된 바와 같이, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)들 모두에 도트 패턴들(DP)을 형성할 수 있다.

또한, 도 10a에 도시한 바와 같이, 백색(W) 서브 화소(SP)를 제외한 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)들에만 도트 패턴(DP)을 형성하거나, 도 10b에 도시한 바와 같이, 백색(W) 및 적색(R) 서브 화소(SP)들에만 도트 패턴(DP)을 형성할 수 있다.

또한, 도 10c 및 도 10d에 도시된 바와 같이, 백색(W) 및 녹색(G) 서브 화소(SP)들 또는 백색(W) 및 청색(B) 서브 화소(SP)들에만 도트 패턴(DP)을 형성할 수 있다.

도면에는 도시하지 않았지만, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 중 어느 하나에만 도트 패턴(SP)을 형성하거나, 적색(R) 및 녹색(G) 서브 화소(SP) 또는 녹색(G) 및 청색(B) 서브 화소(SP)들에만 도트 패턴(SP)을 형성할 수 있다.

이와 같이, 본 발명에서는 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)별 선택적으로 도트 패턴들(DP)을 배치하여, 서브 화소 영역별 서로 다른 광 추출 효율을 구현할 수 있는 효과가 있다.

본 발명의 유기전계발광표시장치 및 그 제조방법은, 유기발광다이오드의 전극 상에 복수개의 렌즈 형상의 도트 패턴들을 배치하여, 유기발광다이오드의 광 추출 효율을 개선한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치 및 그 제조방법은, 추가 공정 없이 유기발광다이오드 전극 상에 아웃 커플링(Out-Coupling)을 위한 복수개의 도트 패턴들을 배치하여 휘도를 개선 효과가 있다.

100: 기판 102: 게이트 절연막
104: 채널층 112: 층간절연막
101: 게이트 전극 107b: 소스 전극
107a: 드레인 전극 113: 보호막
114: 평탄화막 210: 뱅크층
221: 유기발광층 270: 전극
DP: 도트 패턴

Claims (12)

1. 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 영역들이 구획된 기판;
   상기 기판의 각 서브 화소 영역에 배치된 박막 트랜지스터;
   상기 각 서브 화소 영역에 배치된 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층; 및
   상기 각 서브 화소 영역에 배치된 유기발광다이오드를 포함하고,
   상기 유기발광다이오드는 제1전극과, 상기 제1전극 상에 배치된 복수개의 도트 패턴과, 상기 제1전극 및 도트 패턴 상에 배치된 유기발광층과, 상기 유기발광층 상에 배치된 제2전극을 포함하는 유기전계발광표시장치.
   
2. 제1항에 있어서, 상기 도트 패턴들은 제1 도트 패턴과 제2 도트 패턴으로 구분되고, 상기 제1 및 제2 도트패턴은 서로 크기가 다른 것을 특징으로 하는 유기전계발광표시장치.
   
3. 제1항에 있어서, 상기 도트 패턴들의 상기 제1전극 상에서 서로 다른 간격으로 배치된 것을 특징으로 하는 유기전계발광표시장치.
   
4. 제1항에 있어서, 상기 도트 패턴들은 상기 서브 화소 영역의 가장자리 둘레 영역에서 중심 영역으로 갈 수록 서로 다른 간격으로 배치된 것을 특징으로 하는 유기전계발광표시장치.
   
5. 제1항에 있어서, 상기 도트 패턴들 사이와 대응되는 상기 유기발광다이오드의 제1전극 상면은 수평면을 갖는 것을 특징으로 하는 유기전계발광표시장치.
   
6. 복수의 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 영역이 구획된 기판을 제공하는 단계;
   상기 기판 상에 각각의 서브 화소 영역 별로 박막 트랜지스터를 형성하는 단계;
   상기 트랜지스터가 형성된 기판의 각 서브 화소 영역에 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들을 형성하는 단계;
   상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층들과 대응되도록 각 서브 화소 영역에 제1전극 및 상기 제1전극 상에 복수개의 도트 패턴을 형성하는 단계;
   상기 제1전극 및 도트 패턴이 형성된 기판 상에 상기 제1전극이 노출되도록 뱅크층을 형성하는 단계;
   상기 제1전극, 도트 패턴 및 뱅크층 상에 유기발광층을 형성하는 단계; 및
   상기 유기발광층 상에 제2전극을 형성하는 단계를 포함하는 유기전계발광표시장치 제조방법.
   
7. 제6항에 있어서, 상기 제1전극 및 도트 패턴을 형성하는 단계는,
   상기 기판 상에 제1 및 제2 금속막을 연속하여 형성하는 단계와,
   상기 제2 금속막 상에 감광막을 형성하고, 하프톤 마스크 또는 회절 마스크를 이용하여 제1 감광막을 형성하는 단계와,
   상기 제1 감광막을 마스크로 식각 공정을 진행하여 제1전극을 형성하는 단계와,
   상기 제1 감광막을 에싱 공정으로 제2 감광막을 형성한 후, 상기 제2 감광막을 마스크로 식각 공정을 진행하여 상기 제1기판 상에 복수개의 도트 패턴을 형성하는 단계를 포함하는 유기전계발광표시장치 제조방법.
   
8. 제7항에 있어서, 상기 제1 금속막은 ITO로 형성하고, 상기 제2 금속막은 IZO로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
   
9. 제6항에 있어서, 상기 도트패턴들은 제1 도트패턴과 제2 도트패턴으로 구분되고, 상기 제1 및 제2 도트패턴은 서로 크기가 다른 것을 특징으로 하는 유기전계발광표시장치 제조방법.
   
10. 제6항에 있어서, 상기 도트패턴들의 상기 제1전극 상에서 서로 다른 간격으로 배치된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
    
11. 제6항에 있어서, 상기 도트패턴들은 상기 서브 화소 영역의 가장자리 둘레 영역에서 중심 영역으로 갈 수록 서로 다른 간격으로 배치된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
    
12. 제6항에 있어서, 상기 도트 패턴들 사이와 대응되는 상기 유기발광다이오드의 제1전극 상면은 수평면을 갖는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
    

Images