KR20160063568A - 박막 형성방법 - Google Patents
박막 형성방법 Download PDFInfo
- Publication number
- KR20160063568A KR20160063568A KR1020140166895A KR20140166895A KR20160063568A KR 20160063568 A KR20160063568 A KR 20160063568A KR 1020140166895 A KR1020140166895 A KR 1020140166895A KR 20140166895 A KR20140166895 A KR 20140166895A KR 20160063568 A KR20160063568 A KR 20160063568A
- Authority
- KR
- South Korea
- Prior art keywords
- power level
- purge
- purging
- thin film
- power
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000010926 purge Methods 0.000 claims abstract description 114
- 238000000151 deposition Methods 0.000 claims abstract description 42
- 230000008021 deposition Effects 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000427 thin-film deposition Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000002245 particle Substances 0.000 abstract description 23
- 239000007789 gas Substances 0.000 description 60
- 206010037544 Purging Diseases 0.000 description 27
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 박막 형성방법을 개시한다. 개시된 박막 형성방법은, 플라즈마 분위기 하에서 웨이퍼 상에 박막을 증착한다음, 상기 플라즈마 분위기하에서 퍼지를 진행하는 단계를 포함한다. 상기 퍼지 단계시, 증착 상태의 파워 레벨에서 일정 시간동안 퍼지를 진행하다가 파워 레벨을 낮추어 일정 시간 퍼지를 진행한다.
Description
본 발명은 박막 형성방법에 관한 것으로, 보다 구체적으로는 PECVD(plasma enhanced chemical vapor deposition) 방식에 의해 박막을 형성하는 방법에 관한 것이다.
일반적으로 실리콘 질화막(SiN) 및 실리콘 산화막(SiO2)은 반도체 소자의 대표적인 절연 물질로서, 게이트 절연막, 층간 절연막은 물론 패시배이션막 등에 다양하게 이용되고 있다.
실리콘 질화막 및 실리콘 산화막은 MOS 트랜지스터가 제작된 후, 절연막으로 이용되는 사례가 많기 때문에, 400℃ 이하의 저온에서 증착되는 것이 바람직하다.
현재, 고품질의 절연막을 증착하기 위하여, 플라즈마를 이용한 CVD가 많이 이용되고 있다. 잘 알려진 바와 같이 PECVD 방식은 플라즈마에 의해 활성화된 반응 소스를 이용하여 기판 상에 성막시키는 방식이다.
PECVD 내에서 증착 공정의 진행시, 기판은 물론 기판 주변 및 챔버 내벽에도 증착이 일어날 수 있다. 이와 같은 부수적인 증착물들은 이후 공정 챔버내 파티클로 작용되는 문제점이 있다.
본 발명은 파티클을 제거할 수 있는 박막 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 형성방법은, 플라즈마 분위기 하에서 웨이퍼 상에 박막을 증착한다음, 상기 플라즈마 분위기하에서 퍼지를 진행하는 단계를 포함한다. 상기 퍼지 단계시, 증착 상태의 파워 레벨에서 일정 시간 동안 퍼지를 진행하다가 파워 레벨을 낮추어 일정 시간 퍼지를 진행한다.
또한, 본 발명의 실시예에 따른 박막 형성 방법은, 먼저, 반응 챔버 내에 웨이퍼를 장입한 다음, 상기 반응 챔버의 HF(high frequency) 파워 발생부를 구동시켜 플라즈마 분위기를 조성한 상태에서, 상기 웨이퍼 상에 박막을 증착한다. 그후, 상기 플라즈마 분위기하에서 퍼지를 진행하는 단계를 포함한다. 상기 퍼지를 진행하는 단계는, 상기 박막 증착 단계와 동일한 파워 레벨인 제 1 파워 레벨에서 퍼지를 진행하는 초기 퍼지 단계, 및 상기 제 1 파워 레벨보다 낮은 레벨로 낮추어 퍼지를 진행하는 후기 퍼지 단계를 포함할 수 있다.
PECVD 방식에 따라 박막 증착 후, 플라즈마를 유지한 상태에서 퍼지를 진행한다. 퍼지 단계시, 증착 단계와 같은 하이 파워 레벨에서 진행하다가 일정 시간 경과후 로우 파워 레벨에서 퍼지를 진행하므로써, 강하게 대전된 파티클들 및 하이 파워 하에서 부수적으로 발생되는 파티클들을 효과적으로 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 형성방법을 설명하기 위한 플로우 챠트이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 퍼지 구간의 파워 레벨을 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 실리콘 질화막의 증착 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 다층막의 증착 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 다층막 증착시 퍼지 파워 레벨 가변에 따른 파티클 수를 보여주는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 퍼지 구간의 파워 레벨을 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 실리콘 질화막의 증착 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 다층막의 증착 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 다층막 증착시 퍼지 파워 레벨 가변에 따른 파티클 수를 보여주는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1 내지 도 3을 참조하면, 본 실시예의 박막 증착 단계는, 웨이퍼(W)를 반도체 증착 장비내에 장입하는 단계(S1), 플라즈마 인가 방식에 의해 상기 웨이퍼(W)상에 박막을 증착하는 단계(S2), 및 플라즈마 상태를 유지하면서 퍼지를 수행하는 단계(S3)를 포함할 수 있다.
상기 웨이퍼(W)는 소정의 디바이스가 형성된 반도체 기판 결과물일 수 있고, 혹은 베어(bare) 웨이퍼 일 수 있고, 본 실시예에서 반도체 증착 장비는 하부 디바이스에 영향을 줄일 수 있도록 저온 공정이 가능하며, 상기와 같은 저온에서도 우수한 막질 특성을 제공할 수 있는 PECVD 장비가 이용될 수 있다.
상기 PECVD 장비(100)는 도 2에 도시된 바와 같이, 기판 지지대(120) 및 샤워 해드(130)를 포함하는 반응 공간(110)을 포함할 수 있다. 반응 공간(110)은 기밀을 유지할 수 있도록 구성되며, 공정 가스들이 플라즈마 활성화되어 소정의 처리, 예를 들어, 증착 공정을 수행하는 공간이다.
기판 지지대(120)는 반응 공간(110)의 하부에 위치되며, 샤워 해드(130)와 대향, 배치될 수 있다. 기판 지지대(120)는 그것의 상면에 웨이퍼(W)가 안치되는 정전 척(도시되지 않음)을 포함할 수 있다. 또한, 기판 지지대(120)는 웨이퍼(W)의 가열을 위해 경우에 따라 히터를 내장할 수 있고, 승, 하강은 물론 회전이 가능할 수 있다.
일반적으로, 샤워 해드(130)는 기판 지지대(120) 상부에 위치될 수 있으며, 공정 가스 소스(140) 및 퍼지 가스 소스(150)를 제공받아 웨이퍼(W)상에 고르게 분사될 수 있도록 구성될 수 있다.
상기 공정 가스 소스(140) 및 퍼지 가스 소스(150) 각각은 가스 공급 라인(160)에 의해 샤워 해드(130)와 연결될 수 있다. 또한, 공정 가스 소스(140)를 전달하는 공급 라인(160a)과 퍼지 가스를 전달하는 공급 라인(160b) 사이에 선택 밸브(165)가 연결되어, 공정 가스 및 퍼지 가스를 샤워 해드(130)에 공급하도록 구성될 수 있다.
공정 가스 소스(140)는 예를 들어, 박막을 증착하기 위한 복수의 공정 가스 소스들을 포함할 수 있고, 퍼지 가스 소스(150) 역시 복수의 퍼지 가스들을 포함할 수 있다. 또한, 도면에서는 공정 가스 소스(140) 및 샤워 해드(130) 사이, 및 퍼지 가스 소스(150) 및 샤워 해드(130)가 단일의 공급 라인(160a, 160b)으로 연결된 것으로 도시되었지만, 공정 가스 소스(140) 및 퍼지 가스 소스(150)의 개수 및 장비의 특성에 따라 다양한 수의 공급 라인이 구비될 수 있다.
본 실시예의 PECVD 장비(100)는 샤워 해드(130)를 이용하여 공정 가스 및 퍼지 가스를 공급하는 구조를 보여주고 있지만, 여기에 한정되지 않고, 노즐 구조를 이용한 구조 역시 여기에 포함됨은 물론이다.
본 실시예의 PECVD 장비(100)는 HF 파워 제공부(180a) 및 파워 조절부(180b)를 포함하는 플라즈마 발생기(180)를 포함할 수 있다. 상기 플라즈마 발생기(180)는 HF 파워 제공부(180a) 및 파워 조절부(180b)에 의해 박막 증착 및 퍼지 조건을 제어할 수 있다. 예를 들어, 플라즈마 발생기(180)의 HF 파워 제공부(180a)는 RF 파워 이상의 파워, 예를 들어, 3MHz 내지 300MHz 주파수 범위를 제공하며, 상기 파워 조절부(180b)의 제어에 따라, 800 내지 1200 watt의 하이(high) 파워 또는 300 내지 600 watt의 로우(low) 파워를 제공할 수 있다.
상기 박막 증착 단계(S2)는 플라즈마 발생기(180)인 HF 파워 제공부(180a) 및 파워 조절부(180b)의 구동에 따라, 반응 공간(110) 내부를 플라즈마 증착 분위기로 조성한 상태에서, 공정 가스 소스(140) 및/또는 퍼지 가스 소스(150)를 공급하여 진행될 수 있다. 반응 공간(110)은 HF 파워 제공부(180a)로부터 3MHz 내지 300MHz 주파수 범위 및 800 내지 1200 watt의 하이 파워를 제공받아 플라즈마 분위기가 조성될 수 있으며, 상기 공정 가스 소스(140) 및 퍼지 가스 소스(150)의 공급은 선택 밸브(165)의 조절에 따라 결정될 수 있다. 이때, 공급 가스 소스(140) 및 퍼지 가스 소스(150)의 공급 시간은 박막의 두께를 고려하여 결정될 수 있다. 이때, 공정 가스 및 퍼지 가스는 동시에 공급되거나 순차적으로 공급될 수 있다. 본 실시예의 경우, N2 가스는 공정 가스 및 퍼지 가스로 모두 이용 가능할 수 있지만, 그 외의 가스를 이용하는 경우, 상기 도 3에서와 같이, 공정 가스 소스 및 퍼지 가스 소스가 개별적으로 공급될 수도 있다.
상기와 같은 플라즈마 증착 분위기를 유지한 상태에서, 퍼지 가스 소스만을 공급하여, 플라즈마 퍼지 단계를 수행한다(S3). 본 실시예의 플라즈마 퍼지 단계(S3)는 도 4에 도시된 바와 같이, 퍼지 공정 중 파워 레벨을 변경할 수 있다. 즉, 본 실시예의 퍼지 단계(S3)는 약 1 내지 10초 동안 800 내지 1200 watt를 진행하다가, 파워를 300 내지 600 watt로 낮추어 다시 약 1초 내지 10초 동안 퍼지를 진행할 수 있다. 이에 따라, 전체 퍼지 단계는 약 2초 내지 20초 동안 진행될 수 있다.
이때, 800 내지 1200 watt 구간의 퍼지 단계에서는 증착 단계(S2)시 발생되는 강하게 대전된 파티클들을 제거할 수 있고, 300 내지 600 watt 구간의 퍼지 단계에서는 상기 증착 단계(S2) 및 하이 파워 구간(800 내지 1200 watt)의 퍼지 단계시 강한 플라즈마로 인해 발생될 수 있는 부수적인 파티클들을 제거할 수 있다. 이러한 퍼지 구간중의 파워 레벨 조절은 상기 플라즈마 발생기(180) 내부의 파워 조절부(180b)에 의해 제어될 수 있다.
도면에는 도시되지 않았지만, 경우에 따라, 플라즈마 상태를 제거하고 순수 펌핑 공정을 추가적으로 진행할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 실리콘 질화막을 형성하기 위한 타이밍도이다.
도 5를 참조하면, HF 파워 제공부(180a) 및 파워 조절부(180b)를 통해 3MHz 내지 300MHz 주파수 범위 및 800 내지 1200 watt의 하이 파워를 제공받아 플라즈마 증착 분위기를 조성한 상태에서, 공정 가스로서 SiH4 가스, NH3 가스 및 N2 가스를 소정 시간 동안 공급하여, 실리콘 질화막을 증착한다.
실리콘 질화막을 증착한 후, 공정 가스로서의 SiH4 가스 및 NH3 가스의 공급을 차단하고, 퍼지 가스로서 N2 가스만을 주입하여 퍼지 단계를 수행할 수 있다. 이때, 퍼지 공정은 상기 증착 단계에서의 파워 레벨을 유지하다가 소정 시간 후 파워 레벨을 낮추어 재차 퍼지 단계를 진행할 수 있다. 즉, 본 실시예의 퍼지 단계는 초기 퍼지 단계(a) 및 후기 퍼지 단계(b)로 구분할 수 있다. 초기 퍼지 단계(a)는 증착 단계와 동일한 파워 레벨에서 진행될 수 있고, 후기 퍼지 단계(b)는 상기 초기 퍼지 단계(a) 보다 파워 레벨을 낮추어 진행될 수 있다. 예를 들어, 초기 퍼지 단계(a)는 800 내지 1200 watt 파워 레벨에서 진행될 수 있고, 후기 퍼지 단계(a)는 파워 레벨을 낮추어 300 내지 600 watt 파워 레벨에서 진행될 수 있다. 상기 초기 퍼지 단계(a)에서는 증착 단계시 발생되는 강하게 대전된 파티클들을 제거할 수 있고, 후기 퍼지 단계(b)에서는 잔류하는 파티클들 및 초기 퍼지 단계(a)에서 발생되는 부수적인 파티클들을 제거할 수 있다. 여기서, 초기 퍼지 단계(a) 및 후기 퍼지 단계(b)는 동일 시간 진행될 수 있고, 혹은 잔류하는 대전된 파티클의 양 등을 고려하여, 초기 퍼지 단계(a)를 상대적으로 길게 진행하거나, 후기 퍼지 단계(b)를 상대적으로 길게 진행할 수 있다.
또한, 상기와 같은 퍼지 공정 중 파워 레벨의 변경은 다층막을 사용하는 공정에도 적용될 수 있다. 도 6에 도시된 바와 같이, HF 파워 제공부(180a) 및 파워 조절부(180b)를 통해 3MHz 내지 300MHz 주파수 범위 및 800 내지 1200 watt의 하이 파워를 제공받아 플라즈마 증착 분위기를 조성한다. 이러한 분위기 하에서, 공정 가스로서 TEOS 가스 및 O2 가스를 소정 시간 공급하여 TEOS막을 증착한다.
이와 같은 증착 분위기 하에서, 상기 공정 가스로서의 TEOS 가스의 공급을 차단하고 퍼지 가스로서 O2 가스 만을 공급하여 제 1 퍼지를 실시한다. 이 과정에서, TEOS막 증착시 발생되는 대전된 파티클을 제거할 수 있다. 이때, 제 1 퍼지 단계는, TEOS막 증착 조건과 같은 파워 레벨로 초기 퍼지 단계(a)를 진행하다가, 상기 TEOS막 증착 조건의 파워 레벨보다 낮은 파워 레벨로 후기 퍼지 단계(b)를 진행할 수 있다. 초기 퍼지 단계(a)는 예를 들어 800 내지 1200 watt로 진행될 수 있고, 후기 퍼지 단계(b)는 300 내지 600 watt로 진행될 수 있다. 또한, 초기 퍼지 단계(a) 및 후기 퍼지 단계(b)는 각각 1 내지 10초 사이에서 동일 시간 동안 진행되거나, 혹은 초기 퍼지 단계(a)가 길게 진행되거나, 후기 퍼지 단계(b)가 길게 진행될 수 있다. 상술한 바와 같이, 초기 퍼지 단계(a)는 상기 TEOS막 증착 단계시 발생되는 파티클들을 제거할 수 있고, 후기 퍼지 단계(b)는 상기 TEOS막 증착 단계시 파티클 및 초기 퍼지 단계(a)시에 부수적으로 발생되는 파티클을 제거할 수 있다. 또한, 본 실시예에서, 제 1 및 제 2 퍼지 단계의 퍼지 가스로서 O2 가스를 이용하였지만, 여기에 한정하지 않고, O3 가스등 실리콘 산화막에 적용될 수 있는 퍼지 가스라면 모두 사용 가능하다.
인 시튜(in-situ)로, 상기 반응 공간을 증착 플라즈마 분위기로 조성한다. 다시 말해, 증착을 위해 파워 레벨을 하이 파워 레벨로 변경시킨 다음, 공정 가스로서 SiH4/NH3/N2 가스를 공급하여 상기 TEOS막 상부에 실리콘 질화막을 형성한다.
이어서, 상기 플라즈마 분위기 하에서, 공정 가스에 해당하는 SiH4 및 NH3 가스의 공급을 차단하고, 퍼지 가스로서 N2 가스를 공급하여 제 2 퍼지 단계를 수행한다. 이때, 제 2 퍼지 단계는, 상기 실리콘 질화막 증착 조건과 같은 파워 레벨로 초기 퍼지 단계(a)를 진행하다가, 상기 실리콘 질화막의 증착 조건의 파워 레벨보다 낮은 파워 레벨로 후기 퍼지 단계(b)를 진행할 수 있다. 예를 들어, 초기 퍼지 단계(a)는 예를 들어 800 내지 1200 watt로 진행될 수 있고, 후기 퍼지 단계(b)는 300 내지 600 watt로 진행될 수 있다. 또한, 초기 퍼지 단계(a) 및 후기 퍼지 단계(b)는 각각 1 내지 10초 사이에서 동일 시간 동안 진행되거나, 혹은 초기 퍼지 단계(a)가 길게 진행되거나, 후기 퍼지 단계(b)가 길게 진행될 수 있다.
마찬가지로, 초기 퍼지 단계(a)는 실리콘 질화막 증착 단계시 발생될 수 있는 파티클들을 제거할 수 있고, 후기 퍼지 단계(b)는 상기 실리콘 질화막 증착 단계시 파티클 및 실리콘 질화막의 초기 퍼지 단계(a)시에 부수적으로 발생되는 파티클을 제거할 수 있다.
도 7은 상기 도 6과 같이 다층막 증착시, 퍼지 파워 레벨을 가변하면서 퍼지를 진행하였을 때, 상기 다층막 및 반응 공간내에 잔류하는 파티클 사이즈 별 개수를 보여주는 그래프이다.
일반적으로 파워 가변 없이 퍼지 진행시, 각 사이즈 별로 수천 내지 수만 개에 이르는 파티클이 발생되었지만, 본 발명과 같이 파워 레벨을 가변시키면서 퍼지를 수행하게 되면, 수 개 내외로 파티클 수가 급격히 감소됨을 확인할 수 있다.
본 실시예에 따르면, PECVD 방식에 따라 박막 증착 후, 플라즈마를 유지한 상태에서 퍼지를 진행한다. 퍼지 단계시, 증착 단계와 같은 하이 파워 레벨에서 진행하다가 일정 시간 경과후 로우 파워 레벨에서 퍼지를 진행하므로써, 강하게 대전된 파티클들 및 하이 파워 하에서 부수적으로 발생되는 파티클들을 효과적으로 제거할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
W : 웨이퍼 110 : 반응 공간 120 : 기판 지지대
130 : 샤워 해드 140 : 반응 가스 소스 150 : 퍼지 가스 소스
160 : 공급 라인 180a : HF 파워 제공부 180b : 파워 조절부
130 : 샤워 해드 140 : 반응 가스 소스 150 : 퍼지 가스 소스
160 : 공급 라인 180a : HF 파워 제공부 180b : 파워 조절부
Claims (7)
- 플라즈마 분위기 하에서 웨이퍼 상에 박막을 증착하는 단계; 및
상기 플라즈마 분위기하에서 퍼지를 진행하는 단계를 포함하며,
상기 퍼지 단계시, 증착 상태의 파워 레벨에서 일정 시간동안 퍼지를 진행하다가 파워 레벨을 낮추어 일정 시간 퍼지를 진행하는 박막 형성방법. - 제 1 항에 있어서,
상기 박막을 증착하는 단계는, 3MHz 내지 300MHz 범위에서 약 800 내지 1200 watt 하에서 진행하는 박막 형성방법. - 제 2 항에 있어서,
상기 퍼지 단계는 3MHz 내지 300MHz 범위에서 약 800 내지 1200 watt하에서 진행하다가 300 내지 600 watt 범위로 파워를 낮추어 퍼지하는 박막 형성방법. - 반응 챔버내에 웨이퍼를 장입하는 단계;
상기 반응 챔버의 HF(high frequency) 파워 발생부를 구동시켜 플라즈마 분위기를 조성한 상태에서, 상기 웨이퍼 상에 박막을 증착하는 단계; 및
상기 플라즈마 분위기하에서 퍼지를 진행하는 단계를 포함하며,
상기 퍼지를 진행하는 단계는,
상기 박막 증착 단계와 동일한 파워 레벨인 제 1 파워 레벨에서 퍼지를 진행하는 초기 퍼지 단계; 및
상기 제 1 파워 레벨보다 낮은 레벨로 낮추어 퍼지를 진행하는 후기 퍼지 단계를 포함하는 박막 형성방법. - 제 4 항에 있어서,
상기 증착 단계의 플라즈마 분위기는 상기 HF 파워 발생부로부터 3MHz 내지 300MHz 범위에서 800 내지 1200 watt의 파워가 제공되어 조성되는 박막 형성방법. - 제 4 항에 있어서,
상기 제 1 파워 레벨은 800 내지 1200 watt 파워 레벨이고,
상기 제 2 파워 레벨은 300 내지 600 watt 파워 레벨인 박막 형성방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 박막은 실리콘 질화막, 실리콘 산화막, 및 실리콘 질화막/실리콘 산화막의 적층막 중 선택되는 하나인 박막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140166895A KR20160063568A (ko) | 2014-11-26 | 2014-11-26 | 박막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140166895A KR20160063568A (ko) | 2014-11-26 | 2014-11-26 | 박막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160063568A true KR20160063568A (ko) | 2016-06-07 |
Family
ID=56192692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140166895A KR20160063568A (ko) | 2014-11-26 | 2014-11-26 | 박막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160063568A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020076564A1 (en) * | 2018-10-10 | 2020-04-16 | Lam Research Corporation | Continuous plasma for film deposition and surface treatment |
| KR20220117946A (ko) * | 2021-02-17 | 2022-08-25 | 대전대학교 산학협력단 | 액상 전구체를 이용한 원자층 식각 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176806A (ja) * | 1997-11-26 | 1999-07-02 | Shijie Xianjin Jiti Electric Co Ltd | プラズマ処理粒子制御のためのプラズマ・パージの方法 |
| KR20010036739A (ko) * | 1999-10-11 | 2001-05-07 | 윤종용 | 플라즈마를 이용한 산화막 형성방법 |
| KR20040022346A (ko) * | 2002-09-05 | 2004-03-12 | 아남반도체 주식회사 | 플라즈마 챔버의 고주파 전력 퍼지 방법 |
-
2014
- 2014-11-26 KR KR1020140166895A patent/KR20160063568A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176806A (ja) * | 1997-11-26 | 1999-07-02 | Shijie Xianjin Jiti Electric Co Ltd | プラズマ処理粒子制御のためのプラズマ・パージの方法 |
| KR20010036739A (ko) * | 1999-10-11 | 2001-05-07 | 윤종용 | 플라즈마를 이용한 산화막 형성방법 |
| KR20040022346A (ko) * | 2002-09-05 | 2004-03-12 | 아남반도체 주식회사 | 플라즈마 챔버의 고주파 전력 퍼지 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020076564A1 (en) * | 2018-10-10 | 2020-04-16 | Lam Research Corporation | Continuous plasma for film deposition and surface treatment |
| KR20220117946A (ko) * | 2021-02-17 | 2022-08-25 | 대전대학교 산학협력단 | 액상 전구체를 이용한 원자층 식각 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102377013B1 (ko) | 갭충진을 위한 컨포멀 막 증착 | |
| US11479856B2 (en) | Multi-cycle ALD process for film uniformity and thickness profile modulation | |
| KR102446502B1 (ko) | 암모니아 프리 및 염소 프리 컨포멀 실리콘 나이트라이드 막을 증착하는 방법 | |
| US8591659B1 (en) | Plasma clean method for deposition chamber | |
| KR102460602B1 (ko) | Ｒｆ 밸런싱을 사용하는 멀티스테이션 플라즈마 반응기 | |
| US9624578B2 (en) | Method for RF compensation in plasma assisted atomic layer deposition | |
| US20180308680A1 (en) | Selective deposition with atomic layer etch reset | |
| KR101246443B1 (ko) | 금속계막의 성막 방법 및 기억 매체 | |
| KR102297695B1 (ko) | 유도 결합 고밀도 플라즈마를 사용한 유전체 막의 치밀화 | |
| US20240038539A1 (en) | Selective processing with etch residue-based inhibitors | |
| US20220275510A1 (en) | Thermal atomic layer deposition of silicon-containing films | |
| KR20220006663A (ko) | 원자 층 증착 동안 막 특성들의 인-시츄 (in-situ) 제어 | |
| WO2020081303A1 (en) | In situ protective coating of chamber components for semiconductor processing | |
| US20220351940A1 (en) | Plasma-enhanced atomic layer deposition with radio-frequency power ramping | |
| US10431451B2 (en) | Methods and apparatuses for increasing reactor processing batch size | |
| KR20160063568A (ko) | 박막 형성방법 | |
| US20210395885A1 (en) | Throughput improvement with interval conditioning purging | |
| KR20210111355A (ko) | 고급 반도체 애플리케이션들을 위한 저 응력 막들 | |
| KR20220098816A (ko) | 배면 보우 보상 증착의 스테이션-대-스테이션 (station-to-station) 제어 | |
| KR20160063567A (ko) | 박막 형성방법 | |
| US12040180B2 (en) | Nitride films with improved etch selectivity for 3D NAND integration | |
| US20240290612A1 (en) | Conformal and selective sin deposition | |
| KR102706039B1 (ko) | 반응기 프로세싱 배치 (batch) 사이즈를 증가시키기 위한 방법들 및 장치들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |