KR20160060416A - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR20160060416A
KR20160060416A KR1020140162719A KR20140162719A KR20160060416A KR 20160060416 A KR20160060416 A KR 20160060416A KR 1020140162719 A KR1020140162719 A KR 1020140162719A KR 20140162719 A KR20140162719 A KR 20140162719A KR 20160060416 A KR20160060416 A KR 20160060416A
Authority
KR
South Korea
Prior art keywords
column spacer
touch sensing
planarization layer
sensing electrode
substrate
Prior art date
Application number
KR1020140162719A
Other languages
Korean (ko)
Other versions
KR102225592B1 (en
Inventor
박성순
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140162719A priority Critical patent/KR102225592B1/en
Publication of KR20160060416A publication Critical patent/KR20160060416A/en
Application granted granted Critical
Publication of KR102225592B1 publication Critical patent/KR102225592B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Human Computer Interaction (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

According to an embodiment of the present invention, provided is a liquid crystal display device. The liquid crystal display device comprises a first substrate, a second substrate, a planarization layer, a touch sensing electrode and a column spacer. The second substrate is opposite to the first substrate, and the planarization layer is disposed on the first substrate. The touch sensing electrode is also disposed on the planarization layer, and an alignment film is disposed on the touch sensing electrode. In addition, the column spacer is disposed under the second substrate. The planarization layer has a hole having a lower surface in an area corresponding to the column spacer, and part of the touch sensing electrode is disposed on the lower surface of the hole. As the part of the touch sensing electrode is arranged inside the hole, even if the column spacer and the touch sensing electrode are disposed to overlap with each other, distance between the touch sensing electrode and the column spacer may be maintained to a desired extent. Accordingly, damage to the alignment film due to the column spacer is minimized.

Description

액정 표시 장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정 표시 장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 푸쉬 컬럼 스페이서와 배향막 사이의 거리를 확보하여, 배향막의 손상을 억제시킴으로써, 내구성이 향상된 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a liquid crystal display device with improved durability and a method of manufacturing the same by securing a distance between a push column spacer and an orientation film, .

액정 표시 장치는 액정층을 포함하는 표시 장치이다. 액정 표시 장치는 백라이트 유닛과 같은 광원으로부터의 빛에 대한 투과도를 조정함으로써 구동된다. 최근에는 높은 해상도와 낮은 전력 소모를 갖는 액정 표시 장치에 대한 수요가 증가하고 있다.A liquid crystal display device is a display device including a liquid crystal layer. The liquid crystal display is driven by adjusting the transmittance of light from a light source such as a backlight unit. Recently, there is an increasing demand for liquid crystal displays having high resolution and low power consumption.

도 1a 및 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도들이다. 도 1a를 참조하면, 종래의 액정 표시 장치(10)에서, 제2 기판(21) 아래에는 서브 화소 간의 혼색을 방지하기 위한 블랙 매트릭스(22) 및 컬러 필터(23)가 배치된다. 컬러 필터(23)는 블랙 매트릭스(22)에서 서로 중첩한다. 컬러 필터(23) 아래에는 상부 평탄화층(24)이 형성되고, 상부 평탄화층(24) 아래에 푸쉬 컬럼 스페이서(25) 및 갭 컬럼 스페이서(26)가 배치된다. 또한, 상부 평탄화층(24), 푸쉬 컬럼 스페이서(25) 및 갭 컬럼 스페이서(26) 아래에는 상부 배향막(16a)이 배치된다. 제2 기판(21)에 대향하여 제1 기판(11)이 배치된다. 제1 기판(11) 상에는 데이터 배선(13)이 배치되며, 데이터 배선(13) 상에 하부 평탄화층(14), 절연층(15) 및 하부 배향막(16b)이 차례로 배치된다.1A and 1B are schematic cross-sectional views for explaining a conventional liquid crystal display device. Referring to FIG. 1A, in a conventional liquid crystal display device 10, a black matrix 22 and a color filter 23 for preventing color mixing between sub-pixels are disposed under the second substrate 21. The color filters 23 overlap each other in the black matrix 22. An upper planarization layer 24 is formed under the color filter 23 and a push column spacer 25 and a gap column spacer 26 are disposed under the upper planarization layer 24. [ An upper alignment layer 16a is disposed under the upper planarization layer 24, the push column spacer 25, and the gap column spacer 26. [ The first substrate 11 is disposed opposite to the second substrate 21. A data line 13 is disposed on the first substrate 11 and a lower planarization layer 14, an insulating layer 15 and a lower alignment layer 16b are sequentially disposed on the data line 13.

배향막(16a, 16b)에 배향 처리를 하는 방법으로, 러빙(rubbing) 방식과 같은 접촉 방식이 사용되었다. 러빙 방식은 섬유를 배향막에 문지름으로써 배향막의 배향 제어력을 확보하는 방식이다. 한편, 배향막(16a, 16b)에 배향 처리를 하는 다른 방법으로 비접촉 방식이 있다. 비접촉 방식 중에서는 UV(ultraviolet) 광을 사용한 배향 방식이 주목 받고 있다.As a method of performing alignment treatment on the alignment films 16a and 16b, a contact method such as a rubbing method is used. The rubbing method is a method of securing the alignment control force of the alignment film by rubbing the fiber on the alignment film. On the other hand, there is a non-contact method as another method of performing alignment treatment on the alignment films 16a and 16b. Among non-contact methods, an alignment method using ultraviolet (UV) light has attracted attention.

UV광을 사용한 배향 방식은 러빙 방식 등과 같은 접촉 방식에 의해 발생할 수 있는 배향막 스크래치 또는 박막 트랜지스터 패턴의 단차로 인한 액정 결정 내의 원자 배열에 일어나는 교란인 디스클리네이션(disclination) 등에 의한 빛샘을 감소시킬 수 있어, 고 명암비의 액정 표시 패널을 구현할 수 있다. 또한, UV광을 사용한 배향 방식은 접촉 방식에 비하여 액정 표시 패널 화면의 대각에서 보다 균일한 시감 특성을 확보할 수 있으므로 시야각이 향상되어, UV광을 사용하여 배향막에 배향 처리를 하려는 노력이 계속되고 있다.The alignment method using UV light can reduce the light leakage due to the alignment film scratch which can be caused by the contact method such as the rubbing method or disclination which is a disturbance occurring in the atomic arrangement in the liquid crystal crystal due to the step of the thin film transistor pattern And a liquid crystal display panel having a high contrast ratio can be realized. In addition, since the orientation method using UV light can secure more uniform visual acuity in the diagonal direction of the screen of the liquid crystal display panel as compared with the contact method, the viewing angle is improved and efforts to orientate the orientation film using the UV light continue have.

한편, UV광을 이용한 배향 방식으로 배향 처리된 배향막(16a, 16b)의 경도는 러빙 방식으로 배향 처리된 배향막의 경도보다 전반적으로 낮다. 배향막(16a, 16b)의 경도가 낮으면, 충격에 의해 배향막(16a, 16b)이 손상되어 배향막(16a, 16b)의 배향 규제력이 낮아진다. 이에 따라 액정에 대한 배향 규제력이 낮아지면 빛샘 불량이 발생할 수 있다. 또한, 외부 충격에 의해 손상된 배향막(16a, 16b)의 파티클들(particles)이 뭉쳐져 불량 휘점으로 인식될 수 있다.On the other hand, the hardness of the alignment films 16a, 16b subjected to alignment treatment by the UV light-based alignment method is generally lower than the hardness of the alignment film subjected to the alignment treatment by the rubbing method. When the hardness of the alignment films 16a and 16b is low, the alignment films 16a and 16b are damaged by the impact, and the alignment restraining force of the alignment films 16a and 16b is lowered. As a result, if the alignment restraining force against the liquid crystal is lowered, the light leakage may occur. In addition, particles of the alignment films 16a and 16b damaged by an external impact can be collected and recognized as defective luminescent spots.

이러한, 배향막(16a, 16b)의 손상은 예를 들어, 푸쉬 컬럼 스페이서(25)에 의해 발생할 수도 있다. 도 1b에서는 액정 표시 장치(10)에서 제2 기판(21)에 외력이 인가되는 경우를 설명한다. 도 1b를 참고하면, 푸쉬 컬럼 스페이서(25) 및 그 아래의 상부 배향막(16a)이 외력에 의해 제1 기판(11) 상의 하부 배향막(16b)에 접촉되면서, 푸쉬 컬럼 스페이서(25)와 접촉하는 하부 배향막(16b)에는 손상이 발생될 수 있다. 보다 구체적으로, 푸쉬 컬럼 스페이서(25)는 갭 컬럼 스페이서(26)에 집중될 수 있는 압력을 분산시킬 수 있다. 그러나, 갭 컬럼 스페이서(26)의 높이와 푸쉬 컬럼 스페이서(25)의 높이의 차이가 적정한 범위보다 낮은 경우, 푸쉬 컬럼 스페이서(25)에는 보다 강한 압력이 가해질 수 있다. 갭 컬럼 스페이서(26)의 높이와 푸쉬 컬럼 스페이서(25)의 높이가 적정한 범위의 차를 갖도록 형성하는 것은, 제2 기판(21)에 배치되는 구성 요소들의 공정 조건 및 공정 환경에 매우 의존적이며, 이는 여러 변수 등에 의해 안정적으로 관리하는 것이 어려운 문제가 있다. 예를 들어, 블랙 매트릭스(23)에 인접한 컬러 필터(23)가 서로 중첩되도록 형성될 때, 인접한 컬러 필터(23) 각각의 두께 및 인접한 컬러 필터(23)가 중첩되는 영역들은 공정 환경에 따라 불균일하게 형성될 수 있다. 즉, 컬러 필터(23)의 표면은 불균일한 단차를 갖게 된다. 컬러 필터(23) 표면의 불균일한 단차를 보상하기 위해 상부 평탄화층(24)을 형성할 수는 있지만, 액정 표시 장치의 박형화를 위해 상부 평탄화층(24)의 두께를 충분히 증가시키는 것은 한계가 있을 수 있다. 따라서, 상부 평탄화층(24)의 표면 또한, 컬러 필터(23)의 표면을 따라 불균일하게 형성될 수 있으며, 결과적으로 갭 컬럼 스페이서(26)와 푸쉬 컬럼 스페이서(25) 사이의 단차가 일정하지 않게 형성되는 문제로 이어질 수 있다. Such damage to the alignment films 16a and 16b may be caused, for example, by the push column spacer 25. [ 1B, a case where an external force is applied to the second substrate 21 in the liquid crystal display device 10 will be described. 1B, when the push column spacer 25 and the upper alignment film 16a below the push column spacer 25 are brought into contact with the lower alignment film 16b on the first substrate 11 by an external force, The lower alignment film 16b may be damaged. More specifically, the push column spacers 25 can disperse the pressure that can be concentrated in the gap column spacers 26. However, when the difference between the height of the gap column spacer 26 and the height of the push column spacer 25 is lower than the proper range, a stronger pressure may be applied to the push column spacer 25. The formation of the gap column spacer 26 and the height of the push column spacer 25 in an appropriate range is highly dependent on the process conditions and process environment of the components disposed on the second substrate 21, This is a problem that it is difficult to stably manage by various variables. For example, when the color filters 23 adjacent to the black matrix 23 are formed so as to overlap with each other, the thickness of each of the adjacent color filters 23 and the areas where the adjacent color filters 23 are overlapped, . That is, the surface of the color filter 23 has an uneven step. Although it is possible to form the upper planarization layer 24 to compensate for the uneven step on the surface of the color filter 23, there is a limit to sufficiently increase the thickness of the upper planarization layer 24 for thinning of the liquid crystal display device . The surface of the upper planarization layer 24 may also be formed non-uniformly along the surface of the color filter 23 and as a result the step between the gap column spacer 26 and the push column spacer 25 is not constant Which can lead to problems.

또한, 푸쉬 컬럼 스페이서(25)가 압력에 의해 원래의 위치에서 벗어나 시프트됨에 따라, 푸쉬 컬럼 스페이서(25) 측면 또는 주변의 상부 배향막(16a)이 손상될 수 있다. 손상된 배향막(16a, 16b) 주변에서는 배향 규제력이 낮아져, 손상된 배향막(16a, 16b) 주변의 액정 배향이 원하는 방향으로 유지되지 않을 수 있으며, 이에 따라 빛샘 불량이 발생될 수 있다. In addition, as the push column spacer 25 is shifted out of its original position by the pressure, the upper alignment film 16a on the side or the periphery of the push column spacer 25 can be damaged. The alignment restraining force is lowered around the damaged alignment films 16a and 16b and the alignment of the liquid crystal around the damaged alignment films 16a and 16b may not be maintained in a desired direction.

[관련기술문헌] [Related Technical Literature]

1. 액정표시 패널 (한국특허출원번호 제2012-0151445호)1. Liquid crystal display panel (Korean Patent Application No. 2012-0151445)

본 발명의 발명자는, 액정 표시 장치, 특히 경도가 낮은 비접촉 방식으로 형성된 배향막을 포함하는 액정 표시 장치에서, 푸쉬 컬럼 스페이서와 하부 배향막 사이의 거리가 갭 컬럼 스페이서의 높이와 푸쉬 컬럼 스페이서의 높이의 차만큼이나 중요한 고려 사항이라는 점을 인식하였다. The inventor of the present invention has found that in a liquid crystal display device, particularly a liquid crystal display device including an orientation film formed in a non-contact manner with a low hardness, the distance between the push column spacer and the bottom orientation film is set to be smaller than the height of the gap column spacer and the height of the push column spacer As a matter of fact.

이에 대해 보다 구체적으로 설명하면, 기판 위의 구성 요소들의 상면이 평탄하지 않은 경우, 갭 컬럼 스페이서와 하부 배향막 사이의 거리가 일정하지 않을 수 있다. 갭 컬럼 스페이서의 높이와 푸쉬 컬럼 스페이서의 높이의 차이를 적정 범위 내로 유지하는 것은 하부 배향막이 평탄하다는 것을 전제로 한다. 그러나, 하부 배향막의 상면이 평탄하지 않으면, 특히 푸쉬 컬럼 스페이서에 대응하는 하부 배향막 부분이 크게 돌출되면, 갭 컬럼 스페이서의 높이와 푸쉬 컬럼 스페이서의 높이의 차이를 적정 범위 내로 유지하더라도 푸쉬 컬럼 스페이서에 더 많은 압력이 집중된다. 이에 따라, 갭 컬럼 스페이서의 높이와 푸쉬 컬럼 스페이서의 높이의 차이를 적정 범위 내로 유지하더라도 푸쉬 컬럼 스페이서에 의해 상부 배향막 또는 하부 배향막이 손상되어 이에 따른 빛샘 불량이 발생될 수 있다.More specifically, when the upper surface of the components on the substrate is not planar, the distance between the gap column spacer and the lower alignment layer may not be constant. Keeping the difference between the height of the gap column spacer and the height of the push column spacer within an appropriate range is presumed to be that the lower alignment film is flat. However, if the upper surface of the lower alignment film is not flat, particularly, the lower alignment film portion corresponding to the push column spacer largely protrudes, even if the difference between the height of the gap column spacer and the height of the push column spacer is kept within an appropriate range, A lot of pressure is concentrated. Accordingly, even if the difference between the height of the gap column spacer and the height of the push column spacer is maintained within an appropriate range, the upper alignment layer or the lower alignment layer may be damaged by the push column spacer, resulting in defective light leakage.

이에, 본 발명의 해결하고자 하는 과제는 하부 배향막과 푸쉬 컬럼 스페이서 사이의 거리를 조절함으로써, 상부 배향막 및 하부 배향막에 대한 손상이 최소화되는 새로운 구조의 액정 표시 장치 및 이를 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a novel structure of a liquid crystal display device in which damage to an upper alignment layer and a lower alignment layer is minimized by adjusting a distance between a lower alignment layer and a push column spacer, and a method of manufacturing the same.

본 발명의 해결하고자 하는 다른 과제는 액정 표시 장치에서 하부 배향막 상에 터치 감지 전극 등과 같은 돌출된 구성 요소가 배치되더라도, 실질적으로 하부 배향막의 상면이 평탄하도록 구성함으로써, 푸쉬 컬럼 스페이서에 의해 상부 배향막 또는 하부 배향막이 손상되지 않는 액정 표시 장치 및 액정 표시 장치 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a liquid crystal display device in which even if a protruding component such as a touch sensing electrode is disposed on a lower alignment layer, the upper surface of the lower alignment layer is substantially flat, A liquid crystal display device and a method of manufacturing a liquid crystal display device in which a lower alignment film is not damaged.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 제2 기판, 평탄화층, 터치 감지 전극 및 컬럼 스페이서를 포함한다. 제2 기판은 제1 기판에 대향하며, 평탄화층은 제1 기판 상에 배치된다. 또한, 터치 감지 전극이 평탄화층 상에 배치되며, 배향막이 터치 감지 전극 위에 배치된다. 또한, 컬럼 스페이서는 제2 기판 아래에 배치된다. 평탄화층은 컬럼 스페이서에 대응하는 영역에 하부면을 갖는 홀을 가지며, 터치 감지 전극의 일부는 홀의 하부면 상에 배치된다. 터치 감지 전극의 일부가 홀 내에 배치됨으로써, 컬럼 스페이서와 터치 감지 전극이 중첩하여 배치되더라도, 컬럼 스페이서와 터치 감지 전극 사이의 거리가 목표하는 정도로 유지될 수 있다. 이에 따라, 컬럼 스페이서에 의한 배향막의 손상이 최소화된다.According to an aspect of the present invention, there is provided a liquid crystal display device including a first substrate, a second substrate, a planarization layer, a touch sensing electrode, and a column spacer. The second substrate is opposed to the first substrate, and the planarization layer is disposed on the first substrate. Further, a touch sensing electrode is disposed on the planarization layer, and an alignment film is disposed on the touch sensing electrode. Further, the column spacer is disposed under the second substrate. The planarization layer has a hole having a lower surface in an area corresponding to the column spacer, and a part of the touch sensing electrode is disposed on a lower surface of the hole. By disposing a part of the touch sensing electrode in the hole, the distance between the column spacer and the touch sensing electrode can be maintained at a desired level even if the column spacer and the touch sensing electrode are disposed in overlapping relation. Thus, the damage of the alignment film by the column spacer is minimized.

본 발명의 다른 특징에 따르면, 컬럼 스페이서는 푸쉬 컬럼 스페이서인 것을 특징으로 한다.According to another aspect of the present invention, the column spacer is a push column spacer.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 푸쉬 컬럼 스페이서보다 큰 높이를 갖는 갭(gap) 컬럼 스페이서를 더 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the liquid crystal display further includes a gap column spacer having a height larger than that of the push column spacer.

본 발명의 또 다른 특징에 따르면, 갭 컬럼 스페이서는 터치 감지 전극과 중첩하지 않도록 배치된 것을 특징으로 한다.According to another aspect of the present invention, the gap column spacer is disposed so as not to overlap with the touch sensing electrode.

본 발명의 또 다른 특징에 따르면, 평탄화층의 홀의 깊이는 터치 감지 전극의 두께 이상인 것을 특징으로 한다.According to another aspect of the present invention, the depth of the hole of the planarization layer is greater than or equal to the thickness of the touch sensing electrode.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 제2 기판과 컬럼 스페이서 사이에 중첩하여 배치된 복수의 컬러 필터를 더 포함하는 것을 특징으로 한다.According to still another aspect of the present invention, the liquid crystal display further includes a plurality of color filters superimposed between the second substrate and the column spacer.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 제2 기판과 컬럼 스페이서 사이에 배치된 블랙 매트릭스를 더 포함하고, 블랙 매트릭스는 평탄화층의 홀과 중첩하는 것을 특징으로 한다.According to another aspect of the present invention, the liquid crystal display further includes a black matrix disposed between the second substrate and the column spacer, wherein the black matrix overlaps the holes of the planarization layer.

본 발명의 또 다른 특징에 따르면, 홀의 입구의 폭은 블랙 매트릭스의 폭보다 작은 것을 특징으로 한다.According to another aspect of the present invention, the width of the inlet of the hole is smaller than the width of the black matrix.

본 발명의 또 다른 특징에 따르면, 홀의 하부면의 폭은 터치 감지 전극의 폭보다 큰 것을 특징으로 한다.According to another aspect of the present invention, the width of the lower surface of the hole is larger than the width of the touch sensing electrode.

본 발명의 또 다른 특징에 따르면, 터치 감지 전극은 금속으로 이루어진 것을 특징으로 한다.According to another aspect of the present invention, the touch sensing electrode is formed of a metal.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 터치 감지 전극 상에 배치된 배향막을 더 포함하고, 배향막은 UV(ultraviolet) 광에 의해 배향 처리된 것을 특징으로 한다.According to still another aspect of the present invention, the liquid crystal display further includes an alignment layer disposed on the touch-sensitive electrode, and the alignment layer is subjected to alignment treatment by UV (ultraviolet) light.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에서는 기판에 박막 트랜지스터와 연결하기 위한 홀과 컬럼 스페이서의 위치에 대응하는 홀을 갖는 평탄화층이 형성된다. 다음으로, 적어도 평탄화층의 홀 내에 터치 감지 전극이 형성되고, 터치 감지 전극 상에 배향막이 형성된다. 또한, 컬럼 스페이서가 배치된 제2 기판은 제1 기판과 합착된다. 터치 감지 전극과 컬럼 스페이서가 중첩되어 배치되는 경우, 평탄화층의 홀을 통해 터치 감지 전극의 상면을 낮춤으로써, 컬럼 스페이서와 배향막 사이의 간격이 확보될 수 있다.According to an aspect of the present invention, there is provided a method of fabricating a liquid crystal display device, comprising: forming a planarization layer on a substrate, the planarization layer having a hole for connecting to a thin film transistor and a hole corresponding to a position of the column spacer; Next, at least a touch sensing electrode is formed in the hole of the planarization layer, and an alignment film is formed on the touch sensing electrode. Further, the second substrate on which the column spacer is disposed is adhered to the first substrate. In the case where the touch sensing electrode and the column spacer are disposed in an overlapped manner, the interval between the column spacer and the alignment film can be secured by lowering the upper surface of the touch sensing electrode through the hole of the planarization layer.

본 발명의 다른 특징에 따르면, 평탄화층을 형성하는 단계는 하프톤(half tone) 마스크를 사용하여 홀을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the step of forming the planarization layer includes forming a hole using a half tone mask.

본 발명의 또 다른 특징에 따르면, 배향막을 형성하는 단계는 상기 배향막에 편광된 UV광을 조사하는 단계를 포함하는 것을 특징으로 한다.According to still another aspect of the present invention, the step of forming an alignment film includes the step of irradiating the alignment film with polarized UV light.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명은 평탄화층에 터치 감지 전극 등과 같은 돌출된 구성 요소가 배치될 수 있는 홀(hole)을 형성함으로써, 돌출된 구성 요소에 의해 푸쉬 컬럼 스페이서와 하부 배향막 사이의 거리가 감소되는 것을 제한할 수 있다.The present invention can form a hole in which a protruding component such as a touch sensing electrode can be disposed in the planarization layer to limit the distance between the push column spacer and the lower alignment layer by the protruding component have.

이에 따라, 압력에 의해 푸쉬 컬럼 스페이서가 하부 배향막에 접할 때, 하부 배향막에 과한압력이 가해지는 것이 감소되므로, 배향막의 손상이 저감되어 빛샘이 최소화된 액정 표시 장치 및 액정 표시 장치를 제조하는 방법을 제공할 수 있다.As a result, when the push column spacer contacts the lower alignment layer by the pressure, excessive pressure is not applied to the lower alignment layer, so that the damage of the alignment layer is reduced and the light leakage is minimized. .

또한, UV광에 의해 배향 처리된 배향막과 같이 경도가 낮은 배향막을 포함하는 액정 표시 장치에서도, 푸쉬 컬럼 스페이서에 의한 배향막 손상이 최소화되어 내구성이 향상된 액정 표시 장치를 제공할 수 있다.In addition, even in a liquid crystal display device including an alignment film having a low hardness such as an alignment film subjected to alignment treatment by UV light, it is possible to provide a liquid crystal display device in which damage to an alignment film by a push column spacer is minimized and durability is improved.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1a 및 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 3은 도 2의 선 III-III'에 따른 액정 표시 장치의 개략적인 단면도이다.
도 4는 도 3의 영역 A에 대한 개략적인 확대 단면도이다.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 개략적인 흐름도이다.
도 6a 내지 6d는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 발명을 설명하기 위한 개략적인 공정 단면도들이다.
1A and 1B are schematic cross-sectional views for explaining a conventional liquid crystal display device.
2 is a schematic plan view of a liquid crystal display device according to an embodiment of the present invention.
3 is a schematic cross-sectional view of the liquid crystal display device taken along the line III-III 'of FIG.
Figure 4 is a schematic enlarged cross-sectional view of region A of Figure 3;
5 is a schematic flow chart for explaining a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
6A to 6D are schematic process sectional views for explaining the manufacturing method of a liquid crystal display according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

소자 또는 층이 다른 소자 또는 층 "상에 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. It is to be understood that an element or layer is referred to as being "on" another element or layer, including both intervening layers or other elements directly on or in between.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other partially or entirely and technically various interlocking and driving is possible as will be appreciated by those skilled in the art, It may be possible to cooperate with each other in association.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다. 도 3은 도 2의 선 III-III'에 따른 액정 표시 장치의 개략적인 단면도이다. 2 is a schematic plan view of a liquid crystal display device according to an embodiment of the present invention. 3 is a schematic cross-sectional view of the liquid crystal display device taken along the line III-III 'of FIG.

도 2에서는 설명의 편의를 위해 액정 표시 장치(100)의 제1 기판(110) 상에 배치된 데이터 배선(112), 스캔 배선(111), 터치 감지 전극(116), 제2 기판(120) 아래에 배치된 복수의 컬럼 스페이서(125, 126)만을 도시하였다. 2, the data line 112, the scan line 111, the touch sensing electrode 116, the second substrate 120, and the second substrate 120 are disposed on the first substrate 110 of the liquid crystal display device 100, Only a plurality of column spacers 125 and 126 arranged below are shown.

도 2 및 도 3을 참조하면, 액정 표시 장치(100)는 복수의 서브 화소 영역(SPA)을 갖는다. 각각의 서브 화소 영역(SPA)은 적색, 녹색, 청색 중 하나를 표시하는 서브 화소 영역(SPA)이다. 블랙 매트릭스 영역(BA)은 영상이 표시되지 않는 영역으로서, 블랙 매트릭스(121)가 배치된다. 블랙 매트릭스(121)는 빛이 투과되지 않도록 빛을 흡수한다. 블랙 매트릭스(121)는 예를 들어 박막 트랜지스터와 같이 불투명한 구성 요소들을 덮도록 형성된다. 또한, 블랙 매트릭스(121)는 서브 화소 간의 혼색을 최소화하기 위해 인접한 서브 화소 영역(SPA) 사이에도 형성될 수 있다. 또한 블랙 매트릭스(121)는 배선 등과 같이 불투명하거나 빛을 반사하는 층들과 중첩하도록 배치된다. Referring to FIGS. 2 and 3, the liquid crystal display device 100 has a plurality of sub-pixel regions SPA. Each sub pixel region SPA is a sub pixel region SPA that displays one of red, green, and blue. The black matrix area BA is an area where no image is displayed, and a black matrix 121 is disposed. The black matrix 121 absorbs light so that light is not transmitted. The black matrix 121 is formed to cover opaque components such as, for example, thin film transistors. The black matrix 121 may also be formed between adjacent sub pixel regions SPA to minimize color mixing between sub pixels. In addition, the black matrix 121 is arranged to overlap with opaque or light reflecting layers such as wiring and the like.

도 3을 참조하면, 블랙 매트릭스(121) 아래에 컬러 필터(122, 123)가 배치된다. 컬러 필터(122, 123)는 투과되는 빛의 파장 중 일부만을 통과시킴으로써 색상을 구현한다. 따라서, 컬러 필터(122, 123)는 서브 화소의 색상을 구현하기 위해 동일한 색을 표시하는 복수의 서브 화소 영역(SPA)을 덮도록 배치된다. Referring to FIG. 3, color filters 122 and 123 are disposed under the black matrix 121. The color filters 122 and 123 implement color by passing only a part of the wavelength of transmitted light. Accordingly, the color filters 122 and 123 are arranged to cover the plurality of sub pixel areas SPA which display the same color to realize the color of the sub pixels.

컬러 필터(122, 123)는 20000 Å 내지 35000 Å의 두께를 가질 수 있으며, 바람직하게는 28000 Å 내지 33000 Å의 두께를 가질 수 있다. 컬러 필터(122, 123)는 블랙 매트릭스(121) 상에서 서로 중첩되도록 배치된다. 예를 들어, 및 도 3에서 적색 컬러 필터(122)와 녹색 컬러 필터(123)가 중첩되도록 배치된다.The color filters 122 and 123 may have a thickness of 20000 A to 35000 A, and preferably have a thickness of 28000 A to 33000 A. The color filters 122 and 123 are arranged so as to overlap each other on the black matrix 121. [ For example, and in FIG. 3, the red color filter 122 and the green color filter 123 are arranged to overlap.

컬러 필터(122, 123) 및 블랙 매트릭스(121) 아래에는 상부 평탄화층(124)이 배치된다. 상부 평탄화층(124)은 제2 기판(120) 전면에 형성되며, 블랙 매트릭스(121)와 컬러 필터(122, 123) 상부를 평탄화한다. 상부 평탄화층(124)은 컬러 필터(122, 123)가 형성된 부분에서는 컬러 필터(122, 123) 상에 배치되며, 컬러 필터(122, 123)가 배치되지 않는 부분에서는 블랙 매트릭스(121)와 직접 접한다. Under the color filters 122 and 123 and the black matrix 121, an upper planarization layer 124 is disposed. The upper planarization layer 124 is formed on the entire surface of the second substrate 120 to planarize the upper portions of the black matrix 121 and the color filters 122 and 123. The upper planarization layer 124 is disposed on the color filters 122 and 123 in the portions where the color filters 122 and 123 are formed and in the portions where the color filters 122 and 123 are not disposed, Touch.

한편, 액정 표시 장치(100)의 박형화를 위해 상부 평탄화층(124)은 컬러 필터(122, 123) 상부를 어느 정도 평탄화할 수 있는 최소의 두께를 가지도록 요구된다. 예를 들어, 상부 평탄화층(124)은 10000 Å 내지 30000 Å의 두께를 가질 수 있다. 따라서, 상부 평탄화층(124)은 컬러 필터(122, 123)와 블랙 매트릭스(121)의 상부를 완전하게 평탄화하지 못할 수 있다. 도 3에서와 같이 컬러 필터(122, 123)들이 중첩되는 영역에서 상부 평탄화층(124)은 일부 돌출될 수 있다. In order to reduce the thickness of the liquid crystal display device 100, the upper planarization layer 124 is required to have a minimum thickness capable of leveling the color filters 122 and 123 to some extent. For example, the top planarization layer 124 may have a thickness of 10000 A to 30000 A. Thus, the top planarization layer 124 may not be able to fully flatten the color filters 122, 123 and the top of the black matrix 121. As shown in FIG. 3, the upper planarization layer 124 may partially protrude in a region where the color filters 122 and 123 are overlapped.

상부 평탄화층(124) 아래에는 복수의 컬럼 스페이서(125, 126)가 배치되고 복수의 컬럼 스페이서(125, 126)와 상부 평탄화층(124)을 덮도록 상부 배향막(117a)이 배치된다. 복수의 컬럼 스페이서(125, 126)는 갭(gap) 컬럼 스페이서(126) 및 푸쉬(push) 컬럼 스페이서(125)를 포함한다. 갭 컬럼 스페이서(126)는, 제2 기판(120) 및 제2 기판(120)에 대향하며 박막 트랜지스터가 배치된 제1 기판(110) 사이에서, 일정한 두께의 액정 셀갭을 유지하기 위한 컬럼 형상의 스페이서이다. 푸쉬 컬럼 스페이서(125)는 제2 기판(120)이 눌렸을 때, 셀갭이 과도하게 감소하는 것을 방지하고, 갭 컬럼 스페이서(126)가 받는 힘을 분산시킨다.A plurality of column spacers 125 and 126 are disposed below the upper planarization layer 124 and an upper alignment layer 117a is disposed to cover the plurality of column spacers 125 and 126 and the upper planarization layer 124. [ The plurality of column spacers 125 and 126 includes a gap column spacer 126 and a push column spacer 125. [ The gap column spacer 126 is disposed between the first substrate 110 and the second substrate 120 so as to face the second substrate 120 and the first substrate 110 on which the thin film transistors are disposed. It is a spacer. The push column spacer 125 prevents the cell gap from being excessively reduced when the second substrate 120 is pressed and disperses the force that the gap column spacer 126 receives.

갭 컬럼 스페이서(126)는 제1 기판(110)의 구성 요소와 접하도록 형성된다. 예를 들어, 갭 컬럼 스페이서(126)는 제2 기판(120)과 제1 기판(110)이 합착될 때 하부 배향막(117b)과 접촉하도록 형성된다. The gap column spacers 126 are formed to contact the components of the first substrate 110. For example, the gap column spacer 126 is formed to contact the lower alignment film 117b when the second substrate 120 and the first substrate 110 are bonded.

복수의 컬럼 스페이서(125, 126)는 원기둥 모양으로 형성된다. 복수의 컬럼 스페이서(125, 126)는 상면에서 하면으로 갈수록 너비가 좁아지는 사다리꼴 모양을 이룬다. 따라서, 복수의 컬럼 스페이서(125, 126)의 측면은 경사져 있다. 그러나 이에 제한되지 않고 복수의 컬럼 스페이서(125, 126)는 단면이 직사각형 모양을 이루는 사각 기둥 형상으로 형성될 수 있다.The plurality of column spacers 125, 126 are formed in a columnar shape. The plurality of column spacers 125 and 126 has a trapezoidal shape in which the width becomes narrower from the upper surface to the lower surface. Therefore, the side surfaces of the plurality of column spacers 125, 126 are inclined. However, the present invention is not limited thereto, and the plurality of column spacers 125 and 126 may be formed in a rectangular column shape having a rectangular cross section.

갭 컬럼 스페이서(126)와 푸쉬 컬럼 스페이서(125)는 서로 상이한 직경 및 높이를 가진다. 예를 들어, 푸쉬 컬럼 스페이서(125)는 갭 컬럼 스페이서(126)보다 더 낮은 높이를 가진다. 이에 따라, 압력이 없을 때 갭 컬럼 스페이서(126)는 제1 기판(110)의 하부 배향막(117b)에 접촉하는 반면, 푸쉬 컬럼 스페이서(125)의 하면은 액정층(118) 내에서 하부 배향막(117b)에 접촉하지 않을 수도 있다.The gap column spacer 126 and the push column spacer 125 have different diameters and heights. For example, the push column spacers 125 have a lower height than the gap column spacers 126. The gap column spacer 126 contacts the lower alignment layer 117b of the first substrate 110 while the lower surface of the push column spacer 125 contacts the lower alignment layer 117b of the liquid crystal layer 118 Lt; RTI ID = 0.0 > 117b. ≪ / RTI >

또한, 제2 기판(120)으로부터 푸쉬 컬럼 스페이서(125) 하면까지의 거리와 제2 기판(120)으로부터 갭 컬럼 스페이서(126) 하면까지의 거리의 차는 예를 들어 3000 Å 내지 7000 Å사이의 범위내에 있을 수 있다. 거리의 차(△h)가 목표하는 범위 내로 유지되는 경우, 액정 표시 장치(100)가 눌릴 때 푸쉬 컬럼 스페이서(125) 또는 갭 컬럼 스페이서(126)에 과도한 압력이 인가될 확률이 감소하여, 배향막(117)의 손상이 최소화된다. 이에 따라 액정 표시 장치(100)의 내구성이 향상될 수 있다.The difference between the distance from the second substrate 120 to the lower surface of the push column spacer 125 and the distance from the second substrate 120 to the lower surface of the gap column spacer 126 may range from 3000 Å to 7000 Å Lt; / RTI > The probability that excess pressure is applied to the push column spacer 125 or the gap column spacer 126 when the liquid crystal display device 100 is pressed is reduced when the distance difference DELTA h is maintained within the target range, Thereby minimizing the damage to the second electrode 117. Accordingly, the durability of the liquid crystal display device 100 can be improved.

도 2 및 도 3을 참조하면, 복수의 컬럼 스페이서(125, 126)는 블랙 매트릭스(121)가 형성된 블랙 매트릭스 영역(BA)에 대응하여 배치된다. 복수의 컬럼 스페이서(125, 126)가 블랙 매트릭스(121)와 중첩되도록 배치됨으로써, 복수의 컬럼 스페이서(125, 126)에 의해 배향막(117)이 손상을 받아 배향 규제력을 일부 잃게 되더라도, 블랙 매트릭스(121)에 의해 액정의 빛샘이 가려질 수 있다.Referring to FIGS. 2 and 3, the plurality of column spacers 125 and 126 are disposed corresponding to the black matrix area BA formed with the black matrices 121. The plurality of column spacers 125 and 126 are arranged so as to overlap with the black matrix 121 so that even if the alignment film 117 is damaged by the plurality of column spacers 125 and 126 and a part of the alignment restraining force is lost, 121 may shield the light leakage of the liquid crystal.

도 2 및 도 3을 참조하면, 제1 기판(110) 상에는 데이터 배선(112) 및 데이터 배선(112)과 교차하는 스캔 배선(111)이 배치된다. 또한, 제1 기판(110) 상에는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 배치될 수 있다. 박막 트랜지스터, 데이터 배선(112) 및 스캔 배선(111) 상에는 하부 평탄화층(113)이 배치된다. 하부 평탄화층(113)은 박막 트랜지스터를 보호하고, 화소 전극과 공통 전극(114)에 평탄한 표면을 제공한다. 하부 평탄화층(113)은 포토아크릴 등의 유기 물질로 형성된다.2 and 3, on the first substrate 110, the data lines 112 and the scan lines 111 intersecting the data lines 112 are arranged. Also, on the first substrate 110, a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode may be disposed. A lower planarization layer 113 is disposed on the thin film transistor, the data line 112, and the scan line 111. The lower planarization layer 113 protects the thin film transistor and provides a flat surface to the pixel electrode and the common electrode 114. The lower planarization layer 113 is formed of an organic material such as photo-acryl.

본 발명의 일 실시예에 따른 액정 표시 장치(100)에서 하부 평탄화층(113)은 홀(H)을 갖는다. 하부 평탄화층(113)의 홀(H)은 하부 평탄화층(113)의 일부 영역에서 파인 형상으로 나타내어 진다. 즉, 하부 평탄화층(113)의 홀(H)은 하부 평탄화층(113) 전부를 관통하지 않고, 하부 평탄화층(113)과 실질적으로 평행한 하부면(HB)을 갖는다.In the liquid crystal display 100 according to an embodiment of the present invention, the lower planarization layer 113 has a hole H. The holes H in the lower planarization layer 113 are shown in a fine shape in a part of the lower planarization layer 113. That is, the holes H of the lower planarization layer 113 do not penetrate all of the lower planarization layer 113 but have a lower surface HB substantially parallel to the lower planarization layer 113.

도 3을 참조하면, 홀(H)은 하부 평탄화층(113)에서 홀(H)이 파이기 시작하는 홀(H)의 입구 영역으로 정의된다. 하부 평탄화층(113)의 홀(H)은 블랙 매트릭스(121)와 중첩되도록 배치된다. 이에 따라, 홀(H)의 직경(D1) 또는 홀(H)의 입구의 폭(D1)은 블랙 매트릭스 영역(BA)의 폭(D2)보다 작을 수 있다. 하부 평탄화층(113)의 홀(H)이 블랙 매트릭스(121)와 중첩되어 배치됨으로써, 하부 평탄화층(113)의 홀(H)의 단차에 의해 야기될 수 있는 빛샘 불량이 최소화될 수 있다.Referring to FIG. 3, the hole H is defined as the entrance area of the hole H in which the hole H begins to pierce in the lower planarization layer 113. The holes H of the lower planarization layer 113 are arranged so as to overlap with the black matrix 121. The diameter D1 of the hole H or the width D1 of the inlet of the hole H may be smaller than the width D2 of the black matrix area BA. The hole H in the lower planarization layer 113 is overlapped with the black matrix 121 so that the deficiency of the light leakage caused by the step of the hole H in the lower planarization layer 113 can be minimized.

또한, 하부 평탄화층(113)의 홀(H)은 푸쉬 컬럼 스페이서(125)에 대응하는 위치에 형성된다. 도 2를 참조하면, 푸쉬 컬럼 스페이서(125)는 평면 상에서 하부 평탄화층(113)의 홀(H) 내측에 위치된다. 하부 평탄화층(113)의 홀(H)이 푸쉬 컬럼 스페이서(125)에 대응하는 위치에 배치됨으로써, 푸쉬 컬럼 스페이서(125)와 하부 평탄화층(113) 사이의 거리는 푸쉬 컬럼 스페이서(125)가 홀(H)이 형성되지 않은 하부 평탄화층(113)의 상면에 대응하는 위치에 배치됐을 때의 푸쉬 컬럼 스페이서(125)와 하부 평탄화층(113) 사이의 거리보다 하부 평탄화층(113)의 홀(H)의 높이만큼 증가된다. 이에 따라, 홀(H)의 하부면(HB) 상에 두꺼운 두께를 갖는 돌출된 구성 요소가 형성되더라도, 푸쉬 컬럼 스페이서(125)와 그 층 사이의 거리를 목표하는 거리로 유지할 수 있다. Further, the holes H of the lower planarization layer 113 are formed at positions corresponding to the push column spacers 125. Referring to FIG. 2, the push column spacer 125 is positioned on the planar inner side of the hole H of the lower planarization layer 113. The distance between the push column spacer 125 and the lower planarization layer 113 is set such that the push column spacer 125 is spaced apart from the hole Hole 113 of the lower planarization layer 113 is smaller than the distance between the push column spacer 125 and the lower planarization layer 113 when the lower planarization layer 113 is disposed at a position corresponding to the upper surface of the lower planarization layer 113, H). Thus, even if a protruding component having a thick thickness is formed on the lower surface HB of the hole H, the distance between the push column spacer 125 and its layer can be maintained at a desired distance.

도 3에서 하부 평탄화층(113) 상에는 공통 전극(114)이 배치된다. 공통 전극(114)은 액정의 배향을 제어하기 위한 전압이 인가될 수 있다. 또한, 공통 전극(114)은 액정의 배향을 제어하는 동시에 터치를 감지하기 위한 전극으로 기능하기 위해 패터닝될 수 있다. 예를 들어, 공통 전극(114)은, 복수의 위치에서 커패시턴스의 변화가 측정될 수 있도록, 이어지는 마름모 형태로 패터닝될 수 있다. 이에 따라, 공통 전극(114)은 시분할 구동을 통해 액정 배향 제어와 터치 감지를 모두 수행하도록 구성될 수 있다.In FIG. 3, the common electrode 114 is disposed on the lower planarization layer 113. The common electrode 114 may be supplied with a voltage for controlling the alignment of the liquid crystal. In addition, the common electrode 114 can be patterned to control the alignment of the liquid crystal and to function as an electrode for sensing a touch. For example, the common electrode 114 may be patterned in a subsequent rhombic shape so that a change in capacitance at a plurality of locations can be measured. Accordingly, the common electrode 114 can be configured to perform both liquid crystal alignment control and touch sensing through time division driving.

공통 전극(114) 상에는 사용자로부터의 터치를 인식하고, 공통 전극(114)의 높은 저항을 보상하기 위한 터치 감지 전극(116)이 배치된다. 터치 감지 전극(116)이 제2 기판(120)과 제1 기판(110) 사이에 배치됨으로써, 액정 표시 장치(100)는 터치스크린 일체화 액정 표시 장치(100), 즉, 인셀(In-cell) 방식의 액정 표시 장치(100)로 구현될 수 있다. 한편, 터치 감지 전극(16)이 불투명한 물질로 형성되면, 액정 표시 장치(100)의 개구율을 감소시킬 수 있으므로, 터치 감지 전극(116)은 블랙 매트릭스(121)가 배치되는 영역에 형성될 수 있다. 블랙 매트릭스(121)가 배치되는 영역은 박막 트랜지스터가 형성되는 영역 및 배선들이 배치되는 영역이며, 컬럼 스페이서(125, 126) 또한 블랙 매트릭스(121)가 배치되는 영역에 형성되므로, 컬럼 스페이서(125, 126)와 터치 감지 전극(16)이 중첩되도록 구성될 수 있다.On the common electrode 114, a touch sensing electrode 116 for recognizing a touch from the user and compensating for the high resistance of the common electrode 114 is disposed. The touch sensing electrode 116 is disposed between the second substrate 120 and the first substrate 110 so that the liquid crystal display device 100 is connected to the touch screen integrated liquid crystal display device 100, Type liquid crystal display device 100 according to an embodiment of the present invention. If the touch sensing electrode 16 is formed of an opaque material, the aperture ratio of the liquid crystal display device 100 may be reduced. Therefore, the touch sensing electrode 116 may be formed in a region where the black matrix 121 is disposed. have. Since the region where the black matrix 121 is disposed is the region where the thin film transistor is formed and the region where the wirings are arranged and the column spacers 125 and 126 are also formed in the region where the black matrix 121 is disposed, 126 and the touch sensing electrode 16 are overlapped with each other.

도 2를 참조하면, 터치 감지 전극(116)은 데이터 배선(112)과 스캔 배선(111)에 중첩하여 배치된다. 다만, 이에 제한되지 않고, 터치 감지 전극(116)은 서브 화소 영역(SPA) 내에 추가적으로 배치될 수도 있다. Referring to FIG. 2, the touch sensing electrode 116 is disposed over the data line 112 and the scan line 111. However, without being limited thereto, the touch sensing electrode 116 may be additionally disposed in the sub pixel region SPA.

터치 감지 전극(116)의 일부는 하부 평탄화층(113)의 홀(H)의 하부면(HB) 상에 배치된다. 도 2에서 데이터 배선(112)을 따라 연장하는 터치 감지 전극(116)은 하부 평탄화층(113)의 홀(H)과 중첩하게 배치된다. 즉, 터치 감지 전극(116)은 평탄한 공통 전극(114) 상에서 연장되다가 하부 평탄화층(113)의 홀(H)의 하부면(HB)을 가로지르도록 배치된다.A portion of the touch sensing electrode 116 is disposed on the lower surface HB of the hole H in the lower planarization layer 113. The touch sensing electrode 116 extending along the data line 112 in FIG. 2 overlaps with the hole H in the lower planarization layer 113. That is, the touch sensing electrode 116 extends on the flat common electrode 114 and is arranged to cross the lower surface HB of the hole H in the lower planarization layer 113.

터치 감지 전극(116)은 공통 전극(114)보다 낮은 저항을 갖는 금속으로 이루어질 수 있다. 또한, 터치 감지 전극(116)은 공통 전극(114)의 높은 저항을 충분히 보상하기 위해 충분히 두꺼운 두께를 가질 수 있다.The touch sensing electrode 116 may be made of a metal having a resistance lower than that of the common electrode 114. In addition, the touch sensing electrode 116 may have a thickness that is sufficiently thick to sufficiently compensate for the high resistance of the common electrode 114.

터치 감지 전극(116)과 공통 전극(114) 상에는 공통 전극(114)과 화소 전극을 절연시키기 위한 절연층(115)과 하부 배향막(117b)이 배치된다. 하부 배향막(117b)은 UV(ultraviolet) 광에 의해 배향 처리된 배향막일 수 있다. UV 광에 의해 배향 처리된 하부 배향막(117b)은 러빙(rubbing)과 같은 접촉 방식에 의해 배향 처리된 하부 배향막보다 상대적으로 더 낮은 경도를 가질 수 있다. 하부 배향막(117b)과 상부 배향막(117a) 사이에는 복수의 액정을 포함하는 액정층(118)이 배치된다.An insulating layer 115 and a lower alignment layer 117b are disposed on the touch sensing electrode 116 and the common electrode 114 to insulate the common electrode 114 and the pixel electrode. The lower alignment film 117b may be an alignment film subjected to alignment treatment by UV (ultraviolet) light. The lower alignment film 117b that has been subjected to the alignment treatment by UV light may have a lower hardness than the alignment alignment film that has been subjected to the alignment treatment such as rubbing. A liquid crystal layer 118 including a plurality of liquid crystals is disposed between the lower alignment film 117b and the upper alignment film 117a.

종래에 터치 감지 전극이 형성되지 않는 액정 표시 장치에서는, 하부 평탄화층 상의 패터닝된 공통 전극과 화소 전극의 두께에도 불구하고, 하부 평탄화층의 상부가 충분히 평탄하였다. 이에 따라, 갭 컬럼 스페이서와 푸쉬 컬럼 스페이서 사이의 높이 차이(△h)를 목표하는 높이로 유지함으로써, 푸쉬 컬럼 스페이서가 하부 배향막에 주는 압력이 조절될 수 있었다. 따라서, 하부 배향막의 손상으로 인해 서브 화소 주위에서 하부 배향막이 손상되어 발생되는 빛샘 현상이나 파티클 발생에 따른 얼룩 발생이 억제될 수 있었다. Conventionally, in the liquid crystal display device in which the touch sensing electrode is not formed, the upper portion of the lower planarization layer is sufficiently flat despite the thickness of the patterned common electrode and the pixel electrode on the lower planarization layer. Thus, by keeping the height difference (DELTA h) between the gap column spacer and the push column spacer at a desired height, the pressure applied to the lower alignment film by the push column spacer could be controlled. Therefore, the lower alignment layer may be damaged due to the damage of the lower alignment layer, thereby suppressing light leakage or staining due to particle generation.

그러나, 액정 표시 장치와 터치 스크린을 인셀 방식으로 구현하기 위해 터치 감지 전극(116)을 공통 전극(114) 상에 배치하게 되면, 하부 평탄화층(113) 상부가 실질적으로 평탄하지 않게 된다. 특히, 터치 감지 전극(116)이 서브 화소 영역(SPA) 사이에 배치되는 데이터 배선(112)을 따라 배치되면, 터치 감지 전극(116)에 의해 영상을 표시하지 않는 영역에서 액정층(118)을 향해 돌출된 구조가 형성된다. 한편, 푸쉬 컬럼 스페이서(125)는 배향막(117)의 손상을 최소화하고, 배향막(117)이 손상되어 빛샘 현상이 발생되더라도 빛샘이 노출되지 않도록 영상을 표시하지 않는 영역에 배치된다. 이에 따라, 인셀 방식의 액정 표시 장치(100)에서는 터치 감지 전극(116)과 푸쉬 컬럼 스페이서(125)가 배치되는 위치가 중첩될 수 있다. 이 경우, 터치 감지 전극(116)의 두께로 인해, 터치 감지 전극(116)과 푸쉬 컬럼 스페이서(125) 사이의 거리가 가까워지고, 외부 압력에 의해 푸쉬 컬럼 스페이서(125)와 터치 감지 전극(116) 위의 하부 배향막(117b)이 더 쉽게 손상될 수 있다.However, if the touch sensing electrode 116 is disposed on the common electrode 114 to implement the liquid crystal display device and the touch screen in an in-cell manner, the upper portion of the lower planarization layer 113 is not substantially flat. Particularly, when the touch sensing electrode 116 is disposed along the data line 112 disposed between the sub pixel areas SPA, the liquid crystal layer 118 is formed in the area where the image is not displayed by the touch sensing electrode 116 A protruding structure is formed. On the other hand, the push column spacer 125 is disposed in an area where the image is not displayed so that the damage of the alignment layer 117 is minimized and the alignment layer 117 is damaged to cause light leakage, even if light leakage occurs. Accordingly, in the liquid crystal display device 100 of the in-cell type, positions where the touch sensing electrodes 116 and the push column spacers 125 are disposed may overlap. In this case, due to the thickness of the touch sensing electrode 116, the distance between the touch sensing electrode 116 and the push column spacer 125 becomes close to each other, and the push column spacer 125 and the touch sensing electrode 116 The lower alignment layer 117b may be more easily damaged.

본 발명의 일 실시예에 따른 액정 표시 장치(100)에서는, 푸쉬 컬럼 스페이서(125)와 터치 감지 전극(116)이 중첩되도록 배치되더라도, 중첩하는 터치 감지 전극(116)이 하부 평탄화층(113)의 홀(H)의 하부면(HB) 상에 배치된다. 이에 따라, 터치 감지 전극(116) 상의 하부 배향막(117b)과 푸쉬 컬럼 스페이서(125) 사이의 거리가 충분히 확보될 수 있으므로, 푸쉬 컬럼 스페이서(125)에 의해 하부 배향막(117b)이 손상되는 것을 억제할 수 있다. 또한, 푸쉬 컬럼 스페이서(125)와 하부 배향막(117b)이 접하여 발생하는 압력에 의해 푸쉬 컬럼 스페이서(125)가 시프트되는 것도 최소화되어 상부 배향막(117a)의 손상도 최소화될 수 있다.Even if the push column spacer 125 and the touch sensing electrode 116 are disposed to overlap with each other in the liquid crystal display device 100 according to an embodiment of the present invention, the overlapping touch sensing electrode 116 may overlap the lower flattening layer 113, Is arranged on the lower surface (HB) of the hole (H) As a result, the distance between the lower alignment film 117b on the touch sensing electrode 116 and the push column spacer 125 can be sufficiently secured, thereby suppressing the damage of the lower alignment film 117b by the push column spacer 125 can do. In addition, the push column spacer 125 is minimally shifted by the pressure generated by the contact between the push column spacer 125 and the lower alignment film 117b, minimizing damage to the upper alignment film 117a.

또한, 푸쉬 컬럼 스페이서(125)와 갭 컬럼 스페이서(126)의 높이 차이가 목표값보다 작더라도, 하부 평탄화층(113)의 홀(H)의 깊이만큼 푸쉬 컬럼 스페이서(125)와 갭 컬럼 스페이서(126)의 높이 차이가 보상될 수 있다. 이에 따라, 푸쉬 컬럼 스페이서(125)와 갭 컬럼 스페이서(126)의 높이 차이의 유지 범위도 더 넓어지며, 액정 표시 장치(100)의 제작 공정, 특히 컬러 필터(122, 123)의 중첩되도록 하기 위한 공정 오차 관리가 용이해질 수 있다.Even if the height difference between the push column spacer 125 and the gap column spacer 126 is smaller than the target value, the distance between the push column spacer 125 and the gap column spacer (not shown) by the depth of the hole H in the lower planarization layer 113 126 may be compensated for. The gap between the push column spacer 125 and the gap column spacer 126 is further increased and the manufacturing process of the liquid crystal display device 100, particularly the overlapping of the color filters 122 and 123, Process error management can be facilitated.

갭 컬럼 스페이서(126)는 터치 감지 전극(116)과 중첩하지 않도록 배치된다. 갭 컬럼 스페이서(126)는 터치 감지 전극(116)이 배치되지 않은 영역에 배치되어 셀갭을 일정하게 유지하도록 구성된다.The gap column spacer 126 is disposed so as not to overlap with the touch sensing electrode 116. The gap column spacer 126 is disposed in an area where the touch sensing electrode 116 is not disposed, and is configured to keep the cell gap constant.

이하에서는, 도 4를 참조하여 액정 표시 장치(100)에서 하부 평탄화층(113) 및 하부 평탄화층(113)의 홀(H)에 대한 수치들을 구체적으로 설명한다. 도 4는 도 3의 영역 A에 대한 개략적인 확대 단면도이다. Hereinafter, numerical values of the holes H of the lower planarization layer 113 and the lower planarization layer 113 in the liquid crystal display device 100 will be described in detail with reference to FIG. Figure 4 is a schematic enlarged cross-sectional view of region A of Figure 3;

먼저, 하부 평탄화층(113)의 홀(H)의 깊이(h2)는 터치 감지 전극(116)의 두께(h1) 이상이다. 하부 평탄화층(113)의 홀(H)의 깊이(h2)가 터치 감지 전극(116)의 두께(h1) 이상이므로, 터치 감지 전극(116)의 두께에 의해 감소될 수 있는, 푸쉬 컬럼 스페이서(125)와 하부 배향막(117b) 사이의 거리가 보상될 수 있다. 푸쉬 컬럼 스페이서(125)와 하부 배향막(117b) 사이의 거리가 충분히 유지되면 푸쉬 컬럼 스페이서(125)에 가해지는 과도한 압력에 의해 발생하는 배향막(117)의 손상을 억제할 수 있다.The depth h2 of the hole H in the lower planarization layer 113 is greater than the thickness h1 of the touch sensing electrode 116. [ The depth h2 of the hole H in the lower planarization layer 113 is greater than the thickness h1 of the touch sensing electrode 116 so that the thickness of the push column spacer 125 and the lower alignment film 117b can be compensated. The damage of the alignment film 117 caused by excessive pressure applied to the push column spacer 125 can be suppressed when the distance between the push column spacer 125 and the lower alignment film 117b is sufficiently maintained.

하부 평탄화층(113)의 홀(H)의 하부면(HB)의 폭(W2)은 터치 감지 전극(116)의 폭(W1)보다 크다. 홀(H)의 하부면(HB)의 폭(W2)이 터치 감지 전극(116)의 폭(W1)보다 크므로, 도 4의 단면상에서 터치 감지 전극(116)의 상부가 홀(H) 내에서 실질적으로 평탄하게 형성될 수 있다. 여기서, 터치 감지 전극(116)의 상부가 실질적으로 평탄하게 형성된다는 것은 터치 감지 전극(116)의 일부가 홀(H)의 단차가 시작되는 하부면(HB)에 형성되는 것을 포함하는 것으로 의도된다. 터치 감지 전극(116)의 상부가 평탄한 경우, 푸쉬 컬럼 스페이서(125)가 터치 감지 전극(116) 상의 하부 배향막(117b)에 접촉되더라도 돌출된 구조에 의한 손상들을 받지 않을 수 있다.The width W2 of the lower surface HB of the hole H in the lower planarization layer 113 is larger than the width W1 of the touch sensing electrode 116. [ The width W2 of the lower surface HB of the hole H is greater than the width W1 of the touch sensing electrode 116 so that the upper portion of the touch sensing electrode 116 on the cross section of Fig. As shown in FIG. Here, the fact that the upper portion of the touch sensing electrode 116 is formed substantially flat is intended to include that a part of the touch sensing electrode 116 is formed on the lower surface HB where the step of the hole H starts . When the upper portion of the touch sensing electrode 116 is flat, even if the push column spacer 125 contacts the lower alignment layer 117b on the touch sensing electrode 116, it may not be damaged by the protruding structure.

푸쉬 컬럼 스페이서(125)와 하부 배향막(117b)이 접촉되는 경우, 푸쉬 컬럼 스페이서(125)의 하부면과 하부 배향막(117b) 상부면이 모두 평탄할 때, 하부 배향막(117b)의 손상이 최소화될 수 있다. 다시 말하면, 터치 감지 전극(116) 의 상부면의 평탄한 부분의 면적이 푸쉬 컬럼 스페이서(125)의 하부면의 면적보다 크면, 하부 배향막(117b)의 손상이 최소화될 수 있다. 이에 따라, 터치 감지 전극(116)이 형성되는 홀(H)의 하부면(HB)의 면적은 그 위의 터치 감지 전극(116)의 상부면이 푸쉬 컬럼 스페이서(125)의 하부면과 비교하여 충분히 평탄화될 수 있도록 조절될 수 있다. 또한, 터치 감지 전극(116)은 터치 감지 전극(116)의 폭(W1)의 방향과 수직한 방향을 따라 연장하고, 홀(H)의 측면 상에도 형성된다. 푸쉬 컬럼 스페이서(125)는 홀(H)의 측면 상에 형성되는 터치 감지 전극(116) 상에서 하부 배향막(117b)과 접촉하지 않도록 위치된다.When the push column spacer 125 and the lower alignment layer 117b are in contact with each other, when the lower surface of the push column spacer 125 and the upper surface of the lower alignment layer 117b are both flat, damage to the lower alignment layer 117b is minimized . In other words, if the area of the flat portion of the upper surface of the touch sensing electrode 116 is larger than the area of the lower surface of the push column spacer 125, the damage of the lower alignment layer 117b can be minimized. Accordingly, the area of the lower surface HB of the hole H where the touch sensing electrode 116 is formed is larger than that of the upper surface of the touch sensing electrode 116 above the lower surface of the push column spacer 125 Can be adjusted to be sufficiently planarized. The touch sensing electrode 116 extends along a direction perpendicular to the direction of the width W1 of the touch sensing electrode 116 and is also formed on the side of the hole H. [ The push column spacer 125 is positioned so as not to contact the lower alignment film 117b on the touch sensing electrode 116 formed on the side of the hole H. [

또한, 액정 표시 장치(100)에서 하부 평탄화층(113)에 홀(H)이 형성됨으로써, 하부 평탄화층(113) 상부의 면적이 실질적으로 증가한다. 다시 말하면, 하부 평탄화층(113)의 홀(H)에 의해 생기는 단차만큼 하부 평탄화층(113) 상부의 면적이 증가하므로, 하부 평탄화층(113) 상의 하부 배향막(117b)의 면적도 함께 증가한다. In addition, since the holes H are formed in the lower planarization layer 113 of the liquid crystal display device 100, the area of the upper portion of the lower planarization layer 113 substantially increases. In other words, since the area of the upper portion of the lower planarization layer 113 is increased by a step generated by the holes H of the lower planarization layer 113, the area of the lower alignment layer 117b on the lower planarization layer 113 also increases .

이에 따라, 과도한 외력에 의해 푸쉬 컬럼 스페이서(125)와 접하는 하부 배향막(117b)이 손상되더라도, 손상된 위치로부터 영상이 표시되는 서브 화소 영역(SPA)까지의 거리가 증가하므로, 하부 배향막(117b)의 손상이 전파되는 시간이 늘어날 수 있다. 하부 배향막(117b)의 손상이 더 늦게 전파되므로, 액정 표시 장치(100)의 내구력은 보다 향상된다. 하부 평탄화층(113)의 홀(H)의 입구의 폭(W3)이 증가됨에 따라 하부 배향막(117b)의 손상이 퍼지는 경로도 더 길어질 수 있다.Accordingly, even if the lower alignment film 117b contacting the push column spacer 125 is damaged due to an excessive external force, the distance from the damaged position to the sub pixel area SPA where the image is displayed increases, The time to propagate the damage can be increased. The damage of the lower alignment film 117b is propagated later, so that the durability of the liquid crystal display device 100 is further improved. As the width W3 of the entrance of the hole H in the lower planarization layer 113 is increased, the path of the damage of the lower alignment film 117b may be longer.

한편, 본 명세서에서는 하부 평탄화층(113)의 상부에서 푸쉬 컬럼 스페이서(125)와 중첩되는 터치 감지 전극(116)을 포함하는 액정 표시 장치(100)를 실시예로 설명하였으나, 푸쉬 컬럼 스페이서(125)와 하부 평탄화층(113) 상부 사이에 배치되는 돌출된 구성 요소는 터치 감지 전극(116)에 제한되지 않는다. 예를 들어, 하부 평탄화층(113) 상부에 배향 규제력을 향상시키기 위한 구조물이 배치될 수도 있으며, 이러한 구조물이 하부 평탄화층(113)의 홀(H)의 하부면(HB) 상에 배치될 수도 있다.Although the liquid crystal display device 100 including the touch sensing electrode 116 overlapped with the push column spacer 125 at the upper portion of the lower planarization layer 113 has been described in the present embodiment, the push column spacer 125 And the upper portion of the lower planarization layer 113 is not limited to the touch sensing electrode 116. [ For example, a structure for improving the alignment restraining force may be disposed on the lower planarization layer 113, and the structure may be disposed on the lower surface HB of the hole H in the lower planarization layer 113 have.

도 2 내지 도 4에서와 같이, 본 발명의 일 실시예에 다른 액정 표시 장치(100)에서는 푸쉬 컬럼 스페이서(125)와 하부 배향막(117b) 사이의 거리는 하부 평탄화층(113)의 홀(H)을 통해 확보되며, 이에 따라, 푸쉬 컬럼 스페이서(125)로 인해 발생할 수 있는 하부 배향막(117b)의 손상이 저감되어, 액정 표시 장치(100)의 내구성이 향상될 수 있다.2 to 4, the distance between the push column spacer 125 and the lower alignment layer 117b in the liquid crystal display 100 according to the embodiment of the present invention is smaller than the hole H of the lower planarization layer 113, Accordingly, the damage of the lower alignment film 117b, which may be caused by the push column spacer 125, is reduced, and the durability of the liquid crystal display device 100 can be improved.

또한, 도 2 및 도 3에 도시되지 않았으나, 액정 표시 장치(100)는 박막 트랜지스터와 연결된 화소 전극을 더 포함할 수 있다. 화소 전극은 서브 화소 영역(SPA)에 배치될 수 있다. 또한, 액정 표시 장치(100)는 화소 전극이 공통 전극 상에 위치하는 IPS(In-Plane Switching) 방식의 액정 표시 장치일 수 있다. 그러나, 이에 제한되지 않고 액정 표시 장치(100)는 공통 전극이 화소 전극 상에 있는 IPS방식이나 화소 전극이 공통 전극과 동일 층 상에 형성되는 IPS 방식의 액정 표시 장치일 수 있다.Although not shown in FIGS. 2 and 3, the liquid crystal display 100 may further include a pixel electrode connected to the thin film transistor. The pixel electrode may be disposed in the sub pixel region SPA. Also, the liquid crystal display device 100 may be an IPS (In-Plane Switching) type liquid crystal display device in which the pixel electrode is positioned on the common electrode. However, the present invention is not limited to this, and the liquid crystal display device 100 may be an IPS type liquid crystal display device in which a common electrode is on a pixel electrode, or an IPS type liquid crystal display device in which a pixel electrode is formed on the same layer as a common electrode.

또한, 액정 표시 장치(100)의 서브 화소 영역(SPA)의 형상은 직사각형 형상(rectangular shape)일 수도 있으며, 직선 형상 또는 적어도 하나 이상의 굴곡을 가진 형상인 지그재그 형상일 수도 있다. 즉, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 IPS 방식에 적용되는 전극, 컬러 필터, 블랙 매트릭스의 형상에 제한되지 않고 다양한 형상의 구성 요소들에 대응하여 구현될 수 있다.In addition, the shape of the sub pixel area SPA of the liquid crystal display device 100 may be a rectangular shape, a zigzag shape, a linear shape, or a shape having at least one bend. That is, the liquid crystal display device 100 according to an exemplary embodiment of the present invention is not limited to the shape of the electrode, the color filter, and the black matrix applied to the IPS system, but may be implemented corresponding to various components having various shapes.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치(100)의 제조 방법을 설명하기 위한 개략적인 흐름도이다. 도 6a 내지 6d는 본 발명의 일 실시예에 따른 액정 표시 장치(100)의 제조 발명을 설명하기 위한 개략적인 공정 단면도들이다. 5 is a schematic flowchart for explaining a method of manufacturing the liquid crystal display device 100 according to an embodiment of the present invention. 6A to 6D are schematic process sectional views for explaining the manufacturing method of the liquid crystal display device 100 according to an embodiment of the present invention.

먼저, 제1 기판에 박막 트랜지스터와 연결하기 위해 하부 평탄화층을 관통하는 홀과 컬럼 스페이서의 위치에 대응하는 홀을 갖는 하부 평탄화층이 형성된다(S510). 도 6a를 참조하면, 제1 기판(110)에 박막 트랜지스터(616)와 데이터 배선(112)이 배치되며, 박막 트랜지스터(616)와 데이터 배선(112)을 덮는 하부 평탄화층(630)이 형성된다. 도 6a에서의 하부 평탄화층(630)은 포토아크릴 등과 같은 유기물을 도포하거나 증착함으로써 제1 기판(110) 전면에 형성된다. 도 6b에서는 하부 평탄화층(113)에 홀들이 형성되는 공정이 도시된다. 도 6b를 참조하면, 하부 평탄화층(113) 위에 개구 영역(622)과 하프톤(half-tone) 영역(621)을 갖는 하프톤 마스크(620)가 배치된다. 개구 영역(622)은 빛이 투과되도록 오픈된 영역이고, 하프톤 영역(621)은 조사되는 빛의 일부만이 투과되는 영역이다.First, a lower planarizing layer is formed on the first substrate to connect to the thin film transistor, the lower planarizing layer having a hole passing through the lower planarization layer and a hole corresponding to the position of the column spacer (S510). 6A, a thin film transistor 616 and a data line 112 are disposed on a first substrate 110 and a lower planarization layer 630 is formed to cover the thin film transistor 616 and the data line 112 . The lower planarization layer 630 in FIG. 6A is formed on the entire surface of the first substrate 110 by applying or depositing an organic material such as photo-acrylic or the like. FIG. 6B shows a process in which holes are formed in the lower planarization layer 113. 6B, a halftone mask 620 having an opening region 622 and a half-tone region 621 is disposed on the lower planarization layer 113. In FIG. The opening region 622 is an open region through which light is transmitted, and the halftone region 621 is a region through which only a part of the irradiated light is transmitted.

개구 영역(622)에 대응하는 하부 평탄화층(113)과 하프톤 영역(621)에 대응하는 하부 평탄화층(113)의 일부, 즉 하부 평탄화층(113)의 홀에 대응하는 부분이 빛에 노출된다. 빛에 노출되는 부분은 현상되어 제거될 수 있다.A portion of the lower planarization layer 113 corresponding to the opening region 622 and a portion of the lower planarization layer 113 corresponding to the halftone region 621, that is, a portion corresponding to the hole of the lower planarization layer 113, do. The portion exposed to light can be developed and removed.

개구 영역(622)에 대응하는 하부 평탄화층(113)의 홀은 하부 평탄화층(113)을 관통하여 박막 트랜지스터(616)와 연결하기 위한 홀이 되며, 하프톤 영역(621)에 대응하는 하부 평탄화층(113)의 홀은 하부 평탄화층(113)을 관통하지 않고 일부만 파이도록 형성되어 그 하부면(HB) 상에 터치 감지 전극(116)이 배치되는 홀(H)이 된다.The hole of the lower planarization layer 113 corresponding to the opening region 622 is a hole for connecting with the thin film transistor 616 through the lower planarization layer 113 and the lower planarization layer 113 corresponding to the halftone region 621, The hole of the layer 113 is formed to pierce a portion of the lower planarization layer 113 without passing through the lower planarization layer 113 and becomes a hole H in which the touch sensing electrode 116 is disposed on the lower surface HB.

다음으로, 적어도 하부 평탄화층(113)의 홀(H)의 상부에 터치 감지 전극(116)이 형성된다(S520). 도 6c를 참조하면, 하부 평탄화층(113) 상에 공통 전극(114)이 패터닝되어 형성되며, 공통 전극(114) 상의 하부 평탄화층(113)의 홀(H)에는 터치 감지 전극(116)이 형성된다. 공통 전극(114)과 터치 감지 전극(116) 상에는 공통 전극(114)과 화소 전극(634)을 절연시키기 위한 절연층(115)이 배치되며, 절연층(115) 위에는 박막 트랜지스터(616)와 연결하기 위한 홀(H)을 통해 연결된 화소 전극(634)이 형성된다.Next, at least the touch sensing electrode 116 is formed on the upper portion of the hole H of the lower planarization layer 113 (S520). 6C, the common electrode 114 is patterned on the lower planarization layer 113 and the touch sensing electrode 116 is formed on the hole H of the lower planarization layer 113 on the common electrode 114 . An insulating layer 115 for insulating the common electrode 114 and the pixel electrode 634 is disposed on the common electrode 114 and the touch sensing electrode 116. The insulating layer 115 is connected to the thin film transistor 616 The pixel electrode 634 connected through the hole H is formed.

다음으로, 화소 전극(634) 상에 하부 배향막(117b)이 형성된다. 하부 배향막(117b)은 편광된 UV광을 조사함으로써 배향 처리될 수 있으며, 하부 배향막(117b)에는 추가적인 열 처리 또는 세정 처리가 수행될 수도 있다.Next, a lower alignment film 117b is formed on the pixel electrode 634. [ The lower alignment film 117b may be subjected to alignment treatment by irradiating polarized UV light and the lower alignment film 117b may be subjected to additional heat treatment or cleaning treatment.

이어서, 컬럼 스페이서(125)가 배치된 제1 기판(110)을 제2 기판(120)에 합착한다(S530). 도 6d를 참조하면, 컬럼 스페이서(125)는 푸쉬 컬럼 스페이서이며, 컬럼 스페이서(125)는 하부 평탄화층(113)의 홀(H)에 대응하도록 배치된다. 또한, 하부 평탄화층(113)의 홀(H)은 블랙 매트릭스(121)와 중첩되도록 배치된다.Next, the first substrate 110 on which the column spacer 125 is disposed is attached to the second substrate 120 (S530). Referring to FIG. 6D, the column spacer 125 is a push column spacer, and the column spacer 125 is disposed to correspond to the hole H in the lower planarization layer 113. The holes H of the lower planarization layer 113 are arranged so as to overlap with the black matrix 121.

본 발명의 일 실시예에 따른 액정 표시 장치(100)의 제조 방법에 따르면, 컬럼 스페이서(125)에 대응하는 영역의 하부 평탄화층(113)에 하부면(HB)을 갖는 홀(H)을 형성함으로써, 하부 배향막(117b)에 대한 손상을 최소화하여 액정 표시 장치(100)의 내구성이 향상될 수 있다.According to the method of manufacturing the liquid crystal display device 100 according to an embodiment of the present invention, the hole H having the lower surface HB is formed in the lower planarization layer 113 of the region corresponding to the column spacer 125 The damage to the lower alignment film 117b is minimized, and the durability of the liquid crystal display device 100 can be improved.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as falling within the scope of the present invention.

10 : 종래의 액정 표시 장치
11, 110 : 제1 기판
13, 112 : 데이터 배선
14, 113, 630 : 하부 평탄화층
15, 115 : 절연층
16b, 117b : 하부 배향막
17, 118 : 액정층
21, 120 : 제2 기판
22, 121 : 블랙 매트릭스
23, 122, 123 : 컬러 필터
24, 124 : 상부 평탄화층
25, 125 : 푸쉬 컬럼 스페이서
26, 126 : 갭 컬럼 스페이서
16a, 117a : 상부 배향막
H : 홀
100 : 액정 표시 장치
111 : 스캔 배선
114 : 공통 전극
116 : 터치 감지 전극
117 : 배향막
616 : 박막 트랜지스터
620 : 하프톤 마스크
621 : 하프톤 영역
622 : 개구 영역
634 : 화소 전극
10: Conventional liquid crystal display
11, 110: a first substrate
13, 112: data wiring
14, 113, 630: a lower planarization layer
15, 115: insulating layer
16b, and 117b:
17, 118: liquid crystal layer
21, 120: a second substrate
22, 121: black matrix
23, 122, 123: Color filter
24, 124: upper planarization layer
25, 125: push column spacer
26, 126: gap column spacer
16a, 117a: upper alignment film
H: hole
100: liquid crystal display
111: scan wiring
114: common electrode
116: touch sensing electrode
117: Orientation film
616: Thin film transistor
620: Halftone mask
621: Halftone area
622: opening area
634:

Claims (14)

제1 기판;
상기 제1 기판에 대향하는 제2 기판;
상기 제1 기판 상의 평탄화층;
상기 평탄화층 상에 배치된 터치 감지 전극;
상기 터치 감지 전극 상의 배향막; 및
상기 제2 기판 아래의 컬럼 스페이서를 포함하고,
상기 평탄화층은 상기 컬럼 스페이서에 대응하는 영역에 하부면을 갖는 홀을 가지며, 상기 터치 감지 전극의 일부는 상기 홀의 하부면 상에 배치되는 것을 특징으로 하는, 액정 표시 장치.
A first substrate;
A second substrate facing the first substrate;
A planarization layer on the first substrate;
A touch sensing electrode disposed on the planarization layer;
An alignment layer on the touch sensing electrode; And
And a column spacer under the second substrate,
Wherein the flattening layer has a hole having a lower surface in an area corresponding to the column spacer, and a part of the touch sensing electrode is disposed on a lower surface of the hole.
제1항에 있어서,
상기 컬럼 스페이서는 푸쉬 컬럼 스페이서인 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
Wherein the column spacer is a push column spacer.
제2항에 있어서,
상기 푸쉬 컬럼 스페이서보다 큰 높이를 갖는 갭(gap) 컬럼 스페이서를 더 포함하는 것을 특징으로 하는, 액정 표시 장치.
3. The method of claim 2,
And a gap column spacer having a height greater than that of the push column spacer.
제3항에 있어서,
상기 갭 컬럼 스페이서는 상기 터치 감지 전극과 중첩하지 않도록 배치된 것을 특징으로 하는, 액정 표시 장치.
The method of claim 3,
Wherein the gap column spacer is disposed so as not to overlap with the touch sensing electrode.
제1항에 있어서,
상기 평탄화층의 상기 홀의 깊이는 상기 터치 감지 전극의 두께 이상인 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
Wherein a depth of the hole of the planarization layer is equal to or greater than a thickness of the touch sensing electrode.
제1항에 있어서,
상기 제2 기판과 상기 컬럼 스페이서 사이에 배치된 컬러 필터를 더 포함하는 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
And a color filter disposed between the second substrate and the column spacer.
제1항에 있어서,
상기 제2 기판과 상기 컬럼 스페이서 사이에 배치된 블랙 매트릭스를 더 포함하고,
상기 블랙 매트릭스는 상기 평탄화층의 상기 홀과 중첩하는 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
Further comprising a black matrix disposed between the second substrate and the column spacers,
And the black matrix overlaps the hole of the planarization layer.
제7항에 있어서,
상기 홀의 입구의 폭은 상기 블랙 매트릭스의 폭보다 작은 것을 특징으로 하는, 액정 표시 장치.
8. The method of claim 7,
And the width of the entrance of the hole is smaller than the width of the black matrix.
제7항에 있어서,
상기 홀의 하부면의 폭은 상기 터치 감지 전극의 폭보다 큰 것을 특징으로 하는, 액정 표시 장치.
8. The method of claim 7,
And the width of the lower surface of the hole is greater than the width of the touch sensing electrode.
제1항에 있어서,
상기 터치 감지 전극은 금속으로 이루어진 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
Wherein the touch sensing electrode is made of a metal.
제1항에 있어서,
상기 배향막은 UV(ultraviolet) 광에 의해 배향 처리된 것을 특징으로 하는, 액정 표시 장치.
The method according to claim 1,
Wherein the alignment film is subjected to alignment treatment by UV (ultraviolet) light.
제1 기판에 박막 트랜지스터와 연결하기 위한 홀과 컬럼 스페이서의 위치에 대응하는 홀을 갖는 평탄화층을 형성하는 단계;
적어도 상기 평탄화층의 홀 내에 터치 감지 전극을 형성하는 단계;
상기 터치 감지 전극 상에 배향막을 형성하는 단계; 및
상기 컬럼 스페이서가 배치된 제2 기판을 상기 제1 기판과 합착하는 단계를 포함하는 것을 특징으로 하는, 액정 표시 장치 제조 방법.
Forming a planarization layer on the first substrate, the planarization layer having a hole for connection with the thin film transistor and a hole corresponding to the position of the column spacer;
Forming a touch sensing electrode in at least the hole of the planarization layer;
Forming an alignment layer on the touch sensing electrode; And
And bonding the second substrate on which the column spacer is disposed to the first substrate.
제12항에 있어서,
상기 평탄화층을 형성하는 단계는 하프톤(half tone) 마스크를 사용하여 상기 홀을 형성하는 단계를 포함하는 것을 특징으로 하는, 액정 표시 장치 제조 방법.
13. The method of claim 12,
Wherein forming the planarization layer comprises forming the hole using a half tone mask. ≪ RTI ID = 0.0 > 8. < / RTI >
제12항에 있어서,
상기 배향막을 형성하는 단계는 상기 배향막에 편광된 UV광을 조사하는 단계를 포함하는 것을 특징으로 하는, 액정 표시 장치 제조 방법.
13. The method of claim 12,
Wherein the step of forming the alignment layer comprises irradiating polarized UV light to the alignment layer.
KR1020140162719A 2014-11-20 2014-11-20 Liquid crystal display device and manufacturing method thereof KR102225592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140162719A KR102225592B1 (en) 2014-11-20 2014-11-20 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140162719A KR102225592B1 (en) 2014-11-20 2014-11-20 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20160060416A true KR20160060416A (en) 2016-05-30
KR102225592B1 KR102225592B1 (en) 2021-03-08

Family

ID=57124586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162719A KR102225592B1 (en) 2014-11-20 2014-11-20 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102225592B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037640A (en) * 2017-06-01 2017-08-11 厦门天马微电子有限公司 A kind of display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341290A (en) * 1992-06-12 1993-12-24 Seiko Epson Corp Production of liquid crystal panel
KR20040085797A (en) * 2003-04-01 2004-10-08 삼성전자주식회사 Liquid crystal display and method for manufacturing the same
KR20060099886A (en) * 2005-03-15 2006-09-20 삼성전자주식회사 Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341290A (en) * 1992-06-12 1993-12-24 Seiko Epson Corp Production of liquid crystal panel
KR20040085797A (en) * 2003-04-01 2004-10-08 삼성전자주식회사 Liquid crystal display and method for manufacturing the same
KR20060099886A (en) * 2005-03-15 2006-09-20 삼성전자주식회사 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037640A (en) * 2017-06-01 2017-08-11 厦门天马微电子有限公司 A kind of display panel and display device

Also Published As

Publication number Publication date
KR102225592B1 (en) 2021-03-08

Similar Documents

Publication Publication Date Title
KR101427708B1 (en) Liquid crystal display panel
KR101426619B1 (en) Liquid crystal display device
CN102346339B (en) Liquid crystal display
US7212264B2 (en) Liquid crystal display device comprising a black matrix having a first sloped side less steep than a second sloped side
US9841631B2 (en) Display panel and method of manufacturing the same
JP5437971B2 (en) Liquid crystal display
US8767147B2 (en) Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor
US9606392B2 (en) Display panel and liquid crystal display including the same
US9766506B2 (en) Array substrate and liquid crystal display device including the same
TW201604618A (en) Liquid crystal display panel
TWI401512B (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
US20160103353A1 (en) Liquid-crystal display device
US8102495B2 (en) Display substrate and display panel having the same
KR20140119912A (en) Thin film transistor liquid crystal display device
KR20170001128A (en) Liquid crystal display device
TW201723614A (en) Liquid crystal display device and method of manufacturing the same
KR102178887B1 (en) Array substrate and liquid crystal display device inluding the same
KR20150136339A (en) Array substrate and liquid crystal display device inluding the same
KR20170044327A (en) Liquid crystal display apparatus
KR20080029397A (en) Color filter substrate and fabrication method thereof, liquid crystal display having this
KR20160060416A (en) Liquid crystal display device and manufacturing method thereof
JP5292594B2 (en) LCD panel
KR101429903B1 (en) In-Plane-Switching mode Liquid Crystal Display device and fabrication method thereof
JP2009288483A (en) Liquid crystal device, manufacturing method thereof, and electronic apparatus
KR20180047180A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant