KR20160045436A

KR20160045436A - Thin film transistor substrate and method for manufactucing the same

Info

Publication number: KR20160045436A
Application number: KR1020140140965A
Authority: KR
Inventors: 이찬원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2016-04-27
Also published as: KR102320392B1

Abstract

An embodiment of the present invention provides a thin film transistor substrate. The thin film transistor substrate includes gate wiring, data wiring intersecting with the gate wiring, and a common electrode wiring in parallel to the gate wiring at least in a part. A thin film transistor is arranged in a region where the gate wiring and the data wiring intersect with each other. The gate wiring and the common electrode wiring have a connection region for providing normal electrical connection at a time of a short-circuit failure between the gate wiring and the data wiring and a cutting region where the gate wiring and the common electrode wiring are cut, respectively. A part of the common electrode wiring can be used for data wiring defect repair via the connection region and the cutting region. Accordingly, the repaired thin film transistor substrate can be provided even when a data wiring defect occurs, and thus a process manufacturing yield can be improved.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thin film transistor (TFT)

본 발명은 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법에 관한 것으로서, 보다 상세하게는 액정 표시 장치를 위한 박막 트랜지스터 기판으로서, 이물에 의한 배선 불량이 리페어(repair)될 수 있는 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법에 관한 것이다.The present invention relates to a thin film transistor substrate and a thin film transistor substrate manufacturing method. More particularly, the present invention relates to a thin film transistor substrate for a liquid crystal display device, which comprises a thin film transistor substrate and a thin film transistor substrate And a manufacturing method thereof.

박막 트랜지스터 기판은 표시 장치를 구동시키기 위한 박막 트랜지스터를 포함한다. 박막 트랜지스터 기판은 액정 표시 장치 또는 유기 발광 표시 장치 등에 사용될 수 있다. 액정 표시 장치는 액정층을 포함하는 표시 장치이며, 액정 표시 장치는 백라이트 유닛과 같은 광원으로부터의 빛에 대한 투과도를 조정함으로써 구동된다. The thin film transistor substrate includes a thin film transistor for driving a display device. The thin film transistor substrate can be used for a liquid crystal display device, an organic light emitting display device or the like. The liquid crystal display device is a display device including a liquid crystal layer, and the liquid crystal display device is driven by adjusting the transmittance of light from a light source such as a backlight unit.

액정 표시 장치를 위한 박막 트랜지스터 기판 상에는 데이터 배선, 게이트 배선, 공통 전극 배선 등을 포함하는 다양한 배선들이 배치된다. 이러한 배선들이 단락되는 경우, 특정 위치의 박막 트랜지스터가 동작되지 않을 수 있다. 또한, 단락되는 위치에 따라 단락된 배선을 따라 위치한 모든 박막 트랜지스터가 동작하지 않을 수 있다.On the thin film transistor substrate for a liquid crystal display device, various wirings including data wirings, gate wirings, common electrode wirings, and the like are disposed. When these wirings are short-circuited, the thin film transistor at a specific position may not be operated. In addition, all the thin film transistors located along the short-circuited wiring may not operate depending on the short-circuited position.

배선들의 단락은 다양한 원인에 의해 발생할 수 있다. 예를 들어 다양한 배선들이 교차하는 영역에, 공정상 발생하는 이물이 유입될 수 있다. 예를 들어, 이물이 유입되어 게이트 배선과 데이터 배선이 교차하는 영역에서 게이트 배선과 데이터 배선 사이에 위치될 수 있다. 게이트 배선과 데이터 배선은 게이트 절연층과 같은 절연층에 의해 절연된다. 그러나, 절연층의 두께 보다 큰 이물에 의해 절연층이 절연층 아래의 게이트 배선을 밀봉하지 못하게 되어, 게이트 배선과 데이터 배선이 단락될 수 있다. 또는 도전성 이물에 의해 게이트 배선과 데이터 배선이 단락될 수 있다.The shorting of the wires can be caused by various causes. For example, in a region where various wirings intersect, a process-occurring foreign matter may be introduced. For example, the foreign matter may flow into the gate wiring and the data wiring in the region where the gate wiring and the data wiring cross each other. The gate wiring and the data wiring are insulated by an insulating layer such as a gate insulating layer. However, the insulating layer can not seal the gate wiring under the insulating layer by foreign matter larger than the thickness of the insulating layer, so that the gate wiring and the data wiring can be short-circuited. Or the gate wiring and the data wiring may be short-circuited by the conductive foreign matter.

게이트 배선과 데이터 배선이, 서로 교차하는 부분에서 단락되는 경우, 그 부분의 박막 트랜지스터가 구동하지 않을 뿐만 아니라, 해당 데이터 배선을 따라 배치된 모든 박막 트랜지스터가 구동되지 않는 데이터 배선 불량이 발생할 수 있다. 하나의 데이터 배선을 따르는 모든 박막 트랜지스터가 구동되지 않는다면, 액정 표시 장치의 하나의 열의 화소들 모두에 불량이 발생할 수 있다. 제품 측면에서, 하나의 열의 화소들 모두에 불량이 발생하면 액정 표시 장치는 상품성이 없다. 따라서, 이물에 의한 데이터 배선 불량은 매우 심각한 문제이다.In the case where the gate wiring and the data wiring are short-circuited to each other at a portion where they intersect with each other, not only the thin film transistor of the portion is not driven but also all of the thin film transistors arranged along the data wiring are not driven. If all of the thin film transistors along one data line are not driven, a failure may occur in all pixels of one row of the liquid crystal display device. On the product side, if a defect occurs in all the pixels of one row, the liquid crystal display device is not commercially viable. Therefore, a faulty data wiring due to foreign matter is a very serious problem.

액정 표시 장치를 위한 박막 트랜지스터 기판에서 데이터 배선 불량을 리페어(repair)하기 위해 다양한 구조가 채용될 수 있다. 예를 들어, 데이터 배선 불량이 발생한 경우, 이물이 발생한 부분을 우회할 수 있도록 더미 패턴을 갖는 구조가 채용될 수 있다. 이러한 구조에서는, 이물이 유입된 경우, 레이저를 조사함으로써 이물이 유입된 부분과 배선들을 절연시키고, 더미 패턴과 절연된 배선들을 연결시킴으로써 데이터 배선 불량을 해결하였다.Various structures may be employed for repairing a data wiring defect in a thin film transistor substrate for a liquid crystal display device. For example, in the case where a data wiring failure occurs, a structure having a dummy pattern can be employed so as to bypass a portion where a foreign object is generated. In this structure, when a foreign object is introduced, the data wiring defect is solved by inserting the foreign object into the wiring by inserting the laser and connecting the dummy pattern and the insulated wirings.

그러나, 더미 패턴을 사용하는 구조의 경우, 더미 패턴을 위한 별도의 공간이 요구되므로, 액정 표시 장치의 개구율이 낮아질 수 있다. 이에 따라, 고해상도의 액정 표시 장치를 위한 박막 트랜지스터 기판에서 더미 패턴을 사용하는 구조는 채용되기 어렵다. However, in the case of a structure using a dummy pattern, a separate space for the dummy pattern is required, so that the aperture ratio of the liquid crystal display device can be lowered. Accordingly, it is difficult to adopt a structure using a dummy pattern in a thin film transistor substrate for a high-resolution liquid crystal display device.

이에, 박막 트랜지스터 기판 상에 배치된 다양한 배선을 이용하여 데이터 배선 불량을 리페어하기 위한 시도들도 있었다. 그러나, 액정 표시 장치의 제조가 완료된 후에는 박막 트랜지스터 상부를 평탄화하기 위한 두꺼운 평탄화층이 배치되므로, 평탄화층으로 인해 레이저를 이용한 배선의 단선이나 웰딩(welding)을 수행하는데 어려움이 있었다.Thus, there have been attempts to repair defective data lines by using various wirings disposed on the thin film transistor substrate. However, since the thick planarization layer for planarizing the upper portion of the thin film transistor is disposed after the fabrication of the liquid crystal display device is completed, it has been difficult to perform the disconnection or welding of the wiring using the laser due to the planarization layer.

[관련기술문헌][Related Technical Literature]

1. 액정표시장치 및 그 제조방법(한국특허출원번호 제2008-0046965호)1. Liquid crystal display and its manufacturing method (Korean Patent Application No. 2008-0046965)

이에, 본 발명의 발명자들은 액정 표시 장치의 화소 전극과 평탄화층이 형성되기 전에 데이터 배선과 게이트 배선의 단락을 검출하고, 레이저를 통한 배선들의 단선과 웰딩으로 데이터 배선 불량을 리페어할 수 있는 새로운 구조의 박막 트랜지스터 기판을 발명하였다.Accordingly, the inventors of the present invention have found a new structure capable of detecting a short circuit between a data line and a gate line before a pixel electrode and a planarizing layer of a liquid crystal display device are formed, and repairing a data wiring defect by breaking and welding the lines through the laser Film transistor substrate of the present invention.

이에 본 발명의 해결하고자 하는 과제는, 고해상도의 액정 표시 장치를 구현하도록 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량을 리페어할 수 있는 새로운 구조의 박막 트랜지스터 기판을 제공하는 것이다.It is an object of the present invention to provide a thin film transistor substrate having a novel structure capable of repairing defective data lines due to foreign matter without employing a separate dummy pattern for realizing a liquid crystal display device of high resolution.

본 발명의 해결하고자 하는 다른 과제는 평탄화층이 형성되기 전에 데이터 배선 불량이 리페어됨으로써, 레이저를 이용한 리페어가 구현될 수 있으며, 레이저에 의한 변형이 최소화될 수 있는 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법을 제공하는 것이다. Another problem to be solved by the present invention is to provide a thin film transistor substrate and a thin film transistor substrate fabrication method which can repair a data wiring defect before a planarization layer is formed so that repair using a laser can be realized, .

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판이 제공된다. 박막 트랜지스터 기판은 게이트 배선, 게이트 배선과 교차하는 데이터 배선, 게이트 배선과 적어도 일부가 평행한 공통 전극 배선을 포함한다. 게이트 배선과 데이터 배선이 교차하는 영역에는 박막 트랜지스터가 배치된다. 게이트 배선 및 공통 전극 배선 각각은, 게이트 배선과 데이터 배선 사이의 단락 불량 시 정상적인 전기적 연결을 제공하기 위한 연결 영역 및 게이트 배선 및 공통 전극 배선이 커팅되는 커팅 영역을 갖는다.According to an aspect of the present invention, there is provided a thin film transistor substrate according to the present invention. The thin film transistor substrate includes a gate wiring, a data wiring crossing the gate wiring, and a common electrode wiring at least partially parallel to the gate wiring. A thin film transistor is disposed in a region where the gate wiring and the data wiring cross each other. Each of the gate wiring and the common electrode wiring has a connecting region for providing a normal electrical connection at the time of a short circuit between the gate wiring and the data wiring, and a cutting region where the gate wiring and the common electrode wiring are cut.

이물이 게이트 배선과 데이터 배선이 교차하는 영역에 유입되어, 게이트 배선과 데이터 배선이 단락되는 경우, 연결 영역과 커팅 영역을 통해, 공통 전극 배선의 일부를 데이터 배선 불량을 리페어하는데 활용할 수 있다. 이에 따라, 데이터 배선 불량이 발생하더라도 리페어된 박막 트랜지스터 기판을 제공할 수 있어 공정상의 제조 수율이 향상될 수 있다.If a foreign matter flows into a region where the gate wiring and the data wiring cross each other and the gate wiring and the data wiring are short-circuited, a part of the common electrode wiring can be utilized for repairing the data wiring defect through the connection region and the cutting region. Accordingly, even if a data wiring failure occurs, a repaired thin film transistor substrate can be provided and the manufacturing yield of the process can be improved.

본 발명의 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선은 동일한 도전성 물질로 이루어지고, 게이트 배선의 연결 영역 및 커팅 영역에는 게이트 배선만이 도전성 물질로 이루어지고, 공통 전극 배선의 연결 영역 및 커팅 영역에는 공통 전극 배선만이 도전성 물질로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, the gate wiring and the common electrode wiring are made of the same conductive material, and only the gate wiring is formed of a conductive material in the connection region and the cutting region of the gate wiring, Only the common electrode wiring is made of a conductive material.

본 발명의 또 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선의 커팅 영역은 게이트 배선 및 공통 전극 배선의 연결 영역보다 더 넓은 면적을 갖는 것을 특징으로 한다.According to still another aspect of the present invention, the cutting region of the gate wiring and the common electrode wiring has a wider area than the connection region of the gate wiring and the common electrode wiring.

본 발명의 또 다른 특징에 따르면, 게이트 배선의 연결 영역은 게이트 배선의 폭이 증가됨으로써 확보되는 것을 특징으로 한다.According to still another aspect of the present invention, the connection region of the gate wiring is secured by increasing the width of the gate wiring.

본 발명의 또 다른 특징에 따르면, 게이트 배선의 연결 영역에 대응하는 게이트 배선의 폭만 증가된 것을 특징으로 한다.According to still another aspect of the present invention, only the width of the gate wiring corresponding to the connection region of the gate wiring is increased.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터의 소스 전극 또는 드레인 전극은 U자형태를 갖고, 게이트 배선의 연결 영역에 대응하는 게이트 배선의 폭은 박막 트랜지스터에 대응하는 게이트 배선의 폭보다 작은 것을 특징으로 한다.According to another aspect of the present invention, the source electrode or the drain electrode of the thin film transistor has a U-shape, and the width of the gate wiring corresponding to the connection region of the gate wiring is smaller than the width of the gate wiring corresponding to the thin film transistor .

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판이 제공된다. 박막 트랜지스터 기판은 제1 게이트 배선, 제1 게이트 배선과 동일 선상에 배치된 제2 게이트 배선을 포함한다. 또한, 박막 트랜지스터 기판은 제1 게이트 배선과 제2 게이트 배선 사이에서 제1 게이트 배선 및 제2 게이트 배선과 동일 선상에 배치된 게이트 배선 세그먼트를 포함하며, 적어도 일부가 게이트 배선 세그먼트와 평행한 공통 전극 배선 세그먼트를 포함한다. 여기서, 제1 게이트 배선 및 제2 게이트 배선은 공통 전극 배선 세그먼트를 통해 전기적으로 연결되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a thin film transistor substrate. The thin film transistor substrate includes a first gate wiring and a second gate wiring arranged in the same line as the first gate wiring. The thin film transistor substrate includes a first gate wiring and a gate wiring segment arranged in parallel with the second gate wiring between the first gate wiring and the second gate wiring, and at least a part of the common wiring And a wiring segment. Here, the first gate wiring and the second gate wiring are electrically connected through the common electrode wiring segment.

본 발명의 다른 실시예에 따른 박막 트랜지스터 기판에서는 게이트 배선을 단선시켜 이물이 유입된 부분이 분리되고, 단선된 게이트 배선은 공통 전극 배선이 단선되어 형성된 공통 전극 배선 세그먼트를 통해 다시 전기적으로 연결된다. 이에 따라, 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량이 리페어된 박막 트랜지스터 기판이 제공될 수 있다.In the thin film transistor substrate according to another embodiment of the present invention, the gate wiring is disconnected to separate the foreign matter-introduced portion, and the disconnected gate wiring is electrically connected again through the common electrode wiring segment formed by disconnecting the common electrode wiring. Thus, a thin film transistor substrate in which a defective data line due to a foreign object is repaired without employing a separate dummy pattern can be provided.

본 발명의 다른 특징에 따르면, 박막 트랜지스터 기판은 게이트 배선 세그먼트와 교차하는 데이터 배선을 더 포함하고, 게이트 배선 세그먼트는 데이터 배선과 전기적으로 연결된 것을 특징으로 한다.According to another aspect of the present invention, the thin film transistor substrate further includes a data wiring intersecting the gate wiring segment, and the gate wiring segment is electrically connected to the data wiring.

본 발명의 또 다른 특징에 따르면, 제1 게이트 배선 및 제2 게이트 배선 각각은 공통 전극 배선 세그먼트와 웰딩 연결부를 통해 연결된 것을 특징으로 한다.According to still another aspect of the present invention, each of the first gate wiring and the second gate wiring is connected to the common electrode wiring segment via a welded connection.

본 발명의 또 다른 특징에 따르면, 웰딩 연결부는 공통 전극 배선 세그먼트, 제1 게이트 배선 및 제2 게이트 배선과 상이한 물질로 이루어진 것을 특징으로 한다.According to another aspect of the present invention, the welded connection portion is formed of a material different from the common electrode wiring segment, the first gate wiring, and the second gate wiring.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판은 웰딩 연결부 상에 배치된 보호층을 더 포함하는 것을 특징으로 한다.According to another aspect of the invention, the thin film transistor substrate further comprises a protective layer disposed on the welded joint.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판은 제1 게이트 배선 또는 제2 게이트 배선과 평행하게 배치된 공통 전극 배선을 더 포함하고, 공통 전극 배선 세그먼트는 레이저 커팅에 의해 공통 전극 배선으로부터 이격된 것을 특징으로 한다.According to still another aspect of the present invention, the thin film transistor substrate further includes a common electrode wiring disposed in parallel with the first gate wiring or the second gate wiring, and the common electrode wiring segment is formed by laser cutting .

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법이 제공된다. 먼저, 게이트 배선과 공통 전극 배선이 형성된다. 게이트 배선은 제1 커팅 영역 및 제1 연결 영역을 가지며, 공통 전극 배선은 제2 커팅 영역 및 제2 연결 영역을 갖는다. 게이트 배선 및 공통 전극 배선과 교차하도록 배치되는 데이터 배선이 형성된다. 게이트 배선과 이격된 게이트 배선 세그먼트를 형성하도록 제1 커팅 영역에서 게이트 배선이 단락된다. 다음으로, 공통 전극 배선과 이격되고 제2 연결 영역을 갖는 공통 전극 배선 세그먼트를 형성하도록 제2 커팅 영역에서 공통 전극 배선이 단락된다. 그리고, 제1 연결 영역의 게이트 배선과 제2 연결 영역의 공통 전극 배선 세그먼트를 웰딩 연결부를 통해 전기적으로 연결한다.According to an aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate. First, a gate wiring and a common electrode wiring are formed. The gate wiring has a first cutting area and a first connection area, and the common electrode wiring has a second cutting area and a second connection area. A data wiring arranged to cross the gate wiring and the common electrode wiring is formed. The gate wiring is short-circuited in the first cutting area so as to form the gate wiring segment separated from the gate wiring. Next, the common electrode wiring is short-circuited in the second cutting area so as to form a common electrode wiring segment separated from the common electrode wiring and having the second connecting area. Then, the gate wiring of the first connection region and the common electrode wiring segment of the second connection region are electrically connected through the welding connection portion.

본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는 게이트 배선을 단선시켜 이물이 유입된 게이트 배선의 세그먼트가 분리된다. 다음으로, 단선된 게이트 배선은 공통 전극 배선이 단선되어 형성된 공통 전극 배선 세그먼트를 통해 다시 전기적으로 연결된다. 이에 따라, 이물에 의한 데이터 배선 불량이 리페어된 박막 트랜지스터 기판을 제조할 수 있다.In the method of manufacturing a thin film transistor substrate according to an embodiment of the present invention, the gate wiring is disconnected to separate the segment of the gate wiring into which the foreign matter flows. Next, the disconnected gate wiring is electrically connected again through the common electrode wiring segment formed by disconnecting the common electrode wiring. As a result, a thin film transistor substrate in which a defective data line due to a foreign object is repaired can be manufactured.

본 발명의 다른 특징에 따르면, 제1 커팅 영역에서 게이트 배선을 단락시키는 단계 및 제2 커팅 영역에서 공통 전극 배선을 단락시키는 단계는 레이저 조사에 의해 수행되는 것을 특징으로 한다.According to another aspect of the present invention, the steps of shorting the gate wiring in the first cutting area and shorting the common electrode wiring in the second cutting area are performed by laser irradiation.

본 발명의 또 다른 특징에 따르면, 제1 연결 영역의 게이트 배선과 제2 연결 영역의 공통 전극 배선을 웰딩 연결부를 통해 전기적으로 연결하는 단계는, 게이트 배선과 공통 전극 배선 상에서 제1 연결 영역과 제2 연결 영역에 걸쳐 웰딩 연결부의 재료를 위치시키는 단계 및 웰딩 연결부의 재료에 레이저를 조사함으로써, 제1 연결 영역의 게이트 배선 및 제2 연결 영역의 공통 전극 배선 세그먼트 각각과 전기적으로 연결된 웰딩 연결부를 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the step of electrically connecting the gate wiring of the first connection region and the common electrode wiring of the second connection region through the welded connection portion includes the steps of: Forming a welded connection portion electrically connected to each of the common electrode wiring segments of the first connection region and the second connection region by locating the material of the welding connection portion over the second connection region and irradiating the material of the welding connection portion with a laser, The method comprising the steps of:

본 발명의 또 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선을 단락시키기 위한 레이저의 파장과 웰딩 연결부에 조사되는 레이저의 파장은 서로 상이한 것을 특징으로 한다.According to still another aspect of the present invention, the wavelength of the laser for shorting the gate wiring and the common electrode wiring is different from the wavelength of the laser for irradiating the welding connection portion.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판 제조 방법은 데이터 배선을 형성하는 단계 후에 또는 게이트 배선을 단락시키는 단계 이전에 게이트 배선과 데이터 배선 사이의 단락 불량을 검출하는 단계를 더 포함하는 것을 특징으로 한다.According to still another aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate, characterized by further comprising the step of detecting a short circuit between the gate wiring and the data wiring after the step of forming the data wiring or before the step of shorting the gate wiring .

본 발명의 또 다른 특징에 따르면, 단락 불량을 검출하는 단계는 패턴 검출 방식에 의해 수행되는 것을 특징으로 한다.According to still another aspect of the present invention, the step of detecting a short-circuit failure is performed by a pattern detection method.

본 발명의 또 다른 특징에 따르면, 게이트 배선을 형성하는 단계 및 공통 전극 배선을 형성하는 단계는 동시에 수행되는 것을 특징으로 한다.According to still another aspect of the present invention, the step of forming the gate wiring and the step of forming the common electrode wiring are performed simultaneously.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명은 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량이 리페어된, 고해상도의 액정 표시 장치를 구현하기 위한 박막 트랜지스터 기판을 제공할 수 있는 효과가 있다.It is possible to provide a thin film transistor substrate for realizing a high resolution liquid crystal display device in which a defective data line due to foreign matter is repaired without employing a separate dummy pattern.

또한, 액정 표시 장치의 평탄화층 및 그 위의 화소 전극이 형성되기 전에 데이터 배선 불량이 리페어되어, 레이저 리페어로 인한 영향이 최소화된 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법을 제공할 수 있다.Also, it is possible to provide a thin film transistor substrate and a thin film transistor substrate manufacturing method in which a defective data line is repaired before the planarization layer of the liquid crystal display device and the pixel electrode thereon are formed, minimizing the influence due to laser repair.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2는 도 1의 선 II-II'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 일 실시예에 따른, 이물에 의한 배선 단락이 리페어된 후의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 6은 도 5의 선 VI-VI'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 순서도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 공정 단면도들이다. 1 is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention.
2 is a schematic cross-sectional view of the thin film transistor substrate taken along line II-II 'of FIG.
3 is a schematic plan view for explaining a thin film transistor substrate according to another embodiment of the present invention.
4 is a schematic plan view illustrating a thin film transistor substrate according to another embodiment of the present invention.
5 is a schematic plan view of a thin film transistor substrate after a wiring short circuit by foreign matter has been repaired, according to an embodiment of the present invention.
6 is a schematic cross-sectional view of the thin film transistor substrate taken along line VI-VI 'of FIG.
7 is a flowchart illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention.
8A to 8C are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

소자 또는 층이 다른 소자 또는 층 "상에 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. It is to be understood that an element or layer is referred to as being "on" another element or layer, including both intervening layers or other elements directly on or in between.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other partially or entirely and technically various interlocking and driving is possible as will be appreciated by those skilled in the art, It may be possible to cooperate with each other in association.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다. 도 2는 도 1의 선 II-II'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다. 도 1 및 도 2를 참조하면, 박막 트랜지스터 기판(100)은 기판(110), 데이터 배선(130), 게이트 배선(140), 액티브층(150), 드레인 전극(160) 및 공통 전극 배선(170)을 포함한다. 도 1에서는 설명의 편의를 위해, 도전성의 구성 요소들, 게이트 배선(140)의 제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1), 및 공통 전극 배선(170)의 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)만을 도시하였다.1 is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention. 2 is a schematic cross-sectional view of the thin film transistor substrate taken along line II-II 'of FIG. 1 and 2, the thin film transistor substrate 100 includes a substrate 110, a data line 130, a gate line 140, an active layer 150, a drain electrode 160, and a common electrode line 170 ). The first cutting area CUT1 and the first connecting area CON1 of the gate wiring 140 and the second cutting area CUT1 of the common electrode wiring 170 CUT2 and the second connection area CON2 are shown.

기판(110)은 기판(110) 상에 형성되는 박막 트랜지스터 기판(100)의 다양한 구성요소들을 지지한다. 기판(110)은 절연 물질로 구성될 수 있다. 예를 들어, 기판(110)은 유리 또는 플라스틱 등과 같은 절연 물질로 구성될 수 있다.The substrate 110 supports various components of the thin film transistor substrate 100 formed on the substrate 110. The substrate 110 may be composed of an insulating material. For example, the substrate 110 may be comprised of an insulating material such as glass or plastic.

기판(110) 상에는 일 방향으로 배열된 데이터 배선(130), 데이터 배선(130)과 서로 절연되면서 교차하는 게이트 배선(140) 및 데이터 배선(130)과 서로 절연되면서 교차하고 게이트 배선(140)과 평행한 공통 전극 배선(170)이 배치된다. 도 1에 도시된 데이터 배선(130), 게이트 배선(140) 및 공통 전극 배선(170)의 배열은 임의적인 것이며, 각각의 배선은 각각의 기능을 유지하는 한 다른 배열로 배치될 수 있다.The data lines 130 and the data lines 130 arranged in one direction and the gate lines 140 and the data lines 130 insulated from each other and insulated from each other and insulated from each other are intersected on the substrate 110, Parallel common electrode wiring lines 170 are arranged. The arrangement of the data wiring 130, the gate wiring 140 and the common electrode wiring 170 shown in FIG. 1 is arbitrary, and each wiring can be arranged in a different arrangement so long as each function is maintained.

본 발명의 일 실시예에 따른, 박막 트랜지스터 기판(100)에는 액정 표시 장치의 화소를 구동하기 위한 박막 트랜지스터(TFT)가 기판(110) 상에 배치된다. 도 2를 참조하면, 기판(110) 상에 인버티드 스태거드(inverted staggered) 구조의 박막 트랜지스터(TFT)가 배치된다. 구체적으로, 박막 트랜지스터(TFT)가 배치된 영역에서는 게이트 배선(140)의 일부는 게이트 전극으로 기능하며, 데이터 배선(130)의 일부는 소스 전극으로 기능한다. 게이트 전극 상에 게이트 절연막(121)이 배치되고, 게이트 절연막(121) 상에 액티브층(150)이 형성된다. 액티브층(150) 상에 에칭 정지층(122)이 형성되고, 소스 전극 및 드레인 전극(160)이 액티브층(150)과 전기적으로 연결된다. 본 명세서에서는 박막 트랜지스터(TFT)가 인버티드 스태거드 구조인 것으로 설명하였으나, 이에 제한되지 않고 코플래너(coplanar) 구조를 포함한 다양한 구조의 박막 트랜지스터(TFT)가 사용될 수 있다. 또한, 도 1 및 도 2에서 에칭 정지층(122)이 형성되는 것으로 도시되었으나, 에칭 정지층(122)은 액티브층의 물질 또는 박막 트랜지스터의 설계에 따라 포함되지 않을 수 있다. 또한, 도 2에서는 박막 트랜지스터(TFT)가 P-type 박막 트랜지스터(TFT)인 경우를 가정한다. 따라서, 박막 트랜지스터 기판(100)으로 액정 표시 장치가 제조되는 경우, 박막 트랜지스터(TFT)의 드레인 전극(160)은 액정 표시 장치의 화소 전극과 연결될 수 있다. 그러나 이에 제한되지 않고, 박막 트랜지스터(TFT)는 N-type 박막 트랜지스터(TFT)일 수 있으며, 이 경우에는 화소 전극이 소스 전극에 연결될 수도 있다.A thin film transistor (TFT) for driving a pixel of a liquid crystal display device is disposed on a substrate 110 on a thin film transistor substrate 100 according to an embodiment of the present invention. Referring to FIG. 2, a thin film transistor (TFT) having an inverted staggered structure is disposed on a substrate 110. Specifically, in a region where the thin film transistor (TFT) is disposed, a part of the gate wiring 140 functions as a gate electrode, and a part of the data wiring 130 functions as a source electrode. A gate insulating film 121 is disposed on the gate electrode, and an active layer 150 is formed on the gate insulating film 121. An etch stop layer 122 is formed on the active layer 150 and the source and drain electrodes 160 are electrically connected to the active layer 150. Though the thin film transistor (TFT) is described herein as an inverted staggered structure, the thin film transistor (TFT) having various structures including a coplanar structure can be used without being limited thereto. 1 and 2, the etch stop layer 122 may not be included depending on the material of the active layer or the design of the thin film transistor. In FIG. 2, it is assumed that the thin film transistor (TFT) is a P-type thin film transistor (TFT). Therefore, when a liquid crystal display device is manufactured using the thin film transistor substrate 100, the drain electrode 160 of the thin film transistor TFT may be connected to the pixel electrode of the liquid crystal display device. However, without being limited thereto, the thin film transistor (TFT) may be an N-type thin film transistor (TFT), in which case the pixel electrode may be connected to the source electrode.

도 1을 참조하면, 기판(110) 상에는 공통 전극 배선(170)이 게이트 배선(140)과 평행하도록 배치된다. 그러나 이에 제한되지 않고, 공통 전극 배선(170)은 일부만이 게이트 배선(140)과 평행하게 배치될 수 있다. 또한, 도 2를 참조하면, 공통 전극 배선(170)은 게이트 배선(140)과 동일 평면 상에 배치된다. 공통 전극 배선(170)은 액정 표시 장치가 제조되는 경우 공통 전극과 연결된다.Referring to FIG. 1, a common electrode wiring line 170 is disposed on a substrate 110 so as to be parallel to a gate wiring line 140. However, the present invention is not limited thereto, and only a part of the common electrode wiring 170 may be arranged in parallel with the gate wiring 140. [ 2, the common electrode wiring line 170 is disposed on the same plane as the gate wiring line 140. In addition, The common electrode wiring 170 is connected to the common electrode when the liquid crystal display device is manufactured.

본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서 게이트 배선(140) 및 공통 전극 배선(170) 각각은, 게이트 배선(140)과 데이터 배선(130) 사이의 단락 불량 시, 게이트 배선(140)을 단선시키기 위한 영역들을 갖는다.Each of the gate wiring 140 and the common electrode wiring 170 in the thin film transistor substrate 100 according to the embodiment of the present invention is formed so as to be in contact with the gate wiring 140 when the short circuit between the gate wiring 140 and the data wiring 130 is defective 140, respectively.

구체적으로 도 1을 참조하면, 게이트 배선(140)은 게이트 배선(140)을 단선시키기 위한 제1 커팅 영역(CUT1)을 갖는다. 제1 커팅 영역(CUT1)은, 제1 커팅 영역(CUT1)에서 게이트 배선(140)이 단선되는 경우, 게이트 배선(140)의 일부가 세그먼트화되어 게이트 배선(140)으로부터 분리되도록 배치된다. 제1 커팅 영역(CUT1)은 최소한의 넓이로 게이트 배선(140)을 단선시키기 위해 게이트 배선(140)의 폭 방향에 따라 연장되는 영역이다. 또한, 제1 커팅 영역(CUT1)은 세그먼트화되는 게이트 배선 양 옆에 배치되는 복수의 영역일 수 있다.Specifically, referring to FIG. 1, the gate wiring 140 has a first cutting area CUT1 for disconnecting the gate wiring 140. FIG. The first cutting area CUT1 is arranged such that a part of the gate wiring 140 is segmented and separated from the gate wiring 140 when the gate wiring 140 is broken in the first cutting area CUT1. The first cutting area CUT1 is an area extending along the width direction of the gate wiring 140 to disconnect the gate wiring 140 with a minimum width. Further, the first cutting area CUT1 may be a plurality of regions disposed on both sides of the gate wiring to be segmented.

또한, 공통 전극 배선(170)은 공통 전극 배선(170)을 단선시키기 위한 제2 커팅 영역(CUT2)을 갖는다. 제2 커팅 영역(CUT2)은, 제2 커팅 영역(CUT2)에서 공통 전극 배선(170)이 단선되는 경우, 공통 전극 배선(170)의 일부가 세그먼트화되도록 배치된다. 도 1에서와 같이, 제2 커팅 영역(CUT2)은 공통 전극 배선(170)의 일부가 공통 전극 배선(170)으로부터 분리되도록 공통 전극 배선(170)의 일부의 양 옆에 배치될 수 있다. 공통 전극 배선(170)은 액정 표시 장치 전반에 걸쳐 배치되며, 동일한 전압을 인가 받도록 구성되고, 복수의 지점에서 공통 전극과 연결되므로, 제2 커팅 영역(CUT2)의 공통 전극 배선(170)이 제거되어 공통 전극 배선(170)의 일부가 단선되더라도 액정 표시 장치의 시인성에 큰 영향을 주지 않는다.The common electrode wiring 170 has a second cutting area CUT2 for disconnecting the common electrode wiring 170. [ The second cutting area CUT2 is arranged so that a part of the common electrode wiring 170 is segmented when the common electrode wiring 170 is broken in the second cutting area CUT2. 1, the second cutting area CUT2 may be disposed on both sides of a part of the common electrode wiring 170 such that a part of the common electrode wiring 170 is separated from the common electrode wiring 170. [ Since the common electrode wiring 170 is disposed over the entire LCD and receives the same voltage and is connected to the common electrode at a plurality of points, the common electrode wiring 170 of the second cutting area CUT2 is removed Even if a part of the common electrode wiring 170 is disconnected, the visibility of the liquid crystal display device is not greatly affected.

게이트 배선(140)은 제1 연결 영역(CON1)을 갖는다. 게이트 배선(140)과 데이터 배선(130) 사이의 단락 불량 시, 게이트 배선(140)은 제1 연결 영역(CON1)에서 웰딩(welding) 가능한 재료와 연결된다. 제1 연결 영역(CON1)은 공통 전극 배선(170)과 인접한 영역에 위치한다. 제1 연결 영역(CON1)은 사각형의 형상을 갖는 영역일 수 있다. 예를 들어, 제1 연결 영역(CON1)은 4x4 내지 6x6㎛의 영역일 수 있다. 제1 연결 영역(CON1)의 크기는 웰딩을 위한 레이저 조사 장비에 따라 상이할 수 있다.The gate wiring 140 has a first connection region CON1. When the short circuit between the gate wiring 140 and the data wiring 130 is defective, the gate wiring 140 is connected to a material that can be welded in the first connection region CON1. The first connection region CON1 is located in a region adjacent to the common electrode wiring line 170. [ The first connection region CON1 may be a region having a rectangular shape. For example, the first connection area CON1 may be an area of 4 x 4 to 6 x 6 m. The size of the first connection area CON1 may vary depending on the laser irradiation equipment for welding.

게이트 배선(140)의 제1 연결 영역(CON1)은 게이트 배선(140)의 폭(W1)이 증가됨으로써 확보된다. 도 1을 참조하면, 게이트 배선(140)의 폭(W1)은 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)보다 더 크다. 개구율을 최대화하고 고해상도의 액정 표시 장치를 구현하기 위해서, 박막 트랜지스터 기판(100)은 모든 구성 요소가 기능을 수행하는 동시에 최소화된 크기를 가지도록 구성된다. 이에, 게이트 배선(140)의 폭(W1)은 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)에 일치할 수 있다. 그러나, 게이트 배선(140)의 폭(W1)이 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)에 일치하면, 레이저가 조사되는 제1 연결 영역(CON1)을 확보하기 어렵다. 이에, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서는, 게이트 배선(140)의 폭(W1)을 증가시킴으로써, 리페어를 위한 제1 연결 영역(CON1)을 확보한다. 제1 연결 영역(CON1)의 게이트 배선(140)에 의해 액정 표시 장치의 개구율이 감소할 수는 있으나, 별도의 더미 패턴을 이용하는 경우보다는 더 높은 개구율을 확보할 수 있다. 또한, 공통 전극 배선(170)도 제2 연결 영역(CON2)을 가지며, 세그먼화된 공통 전극 배선의 일부가 제2 연결 영역(CON2)에서 웰딩 연결부와 연결될 수 있다. The first connection region CON1 of the gate wiring 140 is secured by increasing the width W1 of the gate wiring 140. [ Referring to Fig. 1, the width W1 of the gate wiring 140 is larger than the width W2 of the region where the thin film transistor TFT is actually formed. In order to maximize the aperture ratio and realize a liquid crystal display device of high resolution, the thin film transistor substrate 100 is configured so that all the components perform their functions and have a minimized size. Thus, the width W1 of the gate wiring 140 may match the width W2 of the region where the thin film transistor TFT is actually formed. However, if the width W1 of the gate wiring 140 agrees with the width W2 of the region where the thin film transistor TFT is actually formed, it is difficult to secure the first connection region CON1 to which the laser beam is irradiated. In the thin film transistor substrate 100 according to the embodiment of the present invention, the width W1 of the gate wiring 140 is increased to secure the first connection region CON1 for repair. Although the aperture ratio of the liquid crystal display device can be reduced by the gate wiring 140 of the first connection region CON1, a higher aperture ratio can be secured than by using a separate dummy pattern. The common electrode wiring 170 also has a second connection area CON2 and a part of the segmented common electrode wiring can be connected to the welding connection part in the second connection area CON2.

제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1)에서는 게이트 배선(140)만이 도전성 물질로 이루어진다. 마찬가지로, 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)에서는 공통 전극 배선(170)만이 도전성 물질로 이루어진다. 도 2를 참조하면, 제1 커팅 영역(CUT1)과 제1 연결 영역(CON1)의 게이트 배선(140) 및 제2 커팅 영역(CUT2)과 제2 연결 영역(CON2)의 공통 전극 배선(170) 상에 절연층인 게이트 절연층(121) 및 에칭 정지층(122)이 배치된다.In the first cutting region CUT1 and the first connection region CON1, only the gate wiring 140 is made of a conductive material. Similarly, in the second cutting area CUT2 and the second connection area CON2, only the common electrode wiring 170 is made of a conductive material. 2, the gate wiring 140 of the first cutting area CUT1 and the first connection area CON1, the common electrode wiring 170 of the second cutting area CUT2 and the second connection area CON2, A gate insulating layer 121 and an etching stop layer 122, which are insulating layers, are disposed.

이에 따라, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서 게이트 배선(140) 또는 공통 전극 배선(170)의 제1 커팅 영역(CUT1) 등에 레이저가 조사되더라도, 게이트 배선(140) 및 공통 전극 배선(170)과 다른 도전성 물질이 결합하여 발생하는 단락이 발생하지 않는다.Accordingly, even if the laser is irradiated to the first cutting area CUT1 of the gate wiring 140 or the common electrode wiring 170 in the thin film transistor substrate 100 according to the embodiment of the present invention, A short circuit occurs due to the coupling of the common electrode wiring 170 and another conductive material.

또한, 게이트 배선(140)의 제1 커팅 영역(CUT1)은 게이트 배선(140)의 제1 연결 영역(CON1)보다 더 넓은 면적을 갖는다. 이는, 게이트 배선(140)이 단선되기 위해서는 게이트 배선(140)의 폭 전체가 제거되어야 하는 반면, 게이트 배선(140)이 공통 전극 배선(170)의 일부와 연결되기 위해서는 소정의 공간, 예를 들어, 4x4 ㎛의 공간만이 요구되기 때문이다.The first cutting area CUT1 of the gate wiring 140 has a larger area than the first connecting area CON1 of the gate wiring 140. [ In order to disconnect the gate wiring 140, the entire width of the gate wiring 140 must be removed. However, in order for the gate wiring 140 to be connected to a part of the common electrode wiring 170, , And only a space of 4 x 4 m is required.

본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에는 게이트 배선(140)의 제1 커팅 영역(CUT1), 제1 연결 영역(CON1), 공통 전극 배선(170)의 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)이 확보된다. 이에 따라, 가능한 이물의 유입에 의해 데이터 배선(130)과 게이트 배선(140)이 단락되더라도, 단락된 부분의 게이트 배선(140)을 단선시키고, 단선된 게이트 배선을 세그먼트화된 공통 전극 배선을 통해 다시 연결함으로써, 데이터 배선 불량을 리페어할 수 있다. 또한, 이러한 리페어는 별도의 더미 패턴을 필요로 하지 않으며, 최소한의 게이트 전극의 면적 확장을 통해 달성될 수 있다. 따라서, 박막 트랜지스터 기판(100)은 고해상도 액정 표시 장치의 제조를 위해 제공될 수 있다.The first cutting region CUT1 of the gate wiring 140, the first connection region CON1 and the second cutting region CUT2 of the common electrode wiring 170 are formed in the thin film transistor substrate 100 according to an embodiment of the present invention. And the second connection area CON2 are secured. Thus, even if the data wiring 130 and the gate wiring 140 are short-circuited by the inflow of foreign matter as possible, the gate wiring 140 of the short-circuited portion is disconnected, and the disconnected gate wiring is connected to the segmented common electrode wiring By reconnecting, the data wiring defect can be repaired. In addition, such a repair does not require a separate dummy pattern, and can be achieved by minimizing the area of the gate electrode. Therefore, the thin film transistor substrate 100 can be provided for manufacturing a high-resolution liquid crystal display device.

도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다. 도 3의 박막 트랜지스터 기판(300)의 구성 요소들 중에서 도 2의 박막 트랜지스터 기판(100)과 실질적으로 동일한 구성 요소들에 대해서는 중복 설명을 생략한다.3 is a schematic plan view for explaining a thin film transistor substrate according to another embodiment of the present invention. 3, substantially the same components as those of the thin film transistor substrate 100 of FIG. 2 will not be described again.

도 3에서 박막 트랜지스터 기판(300)의 게이트 배선(340)은 박막 트랜지스터(TFT)가 형성되는 영역, 제1 연결 영역(CON1), 제1 커팅 영역(CUT1) 및 그 주위 일부 영역에만 형성된다. 즉, 게이트 배선(340)은 제1 연결 영역(CON1)을 확보하기 위한 돌출부(342)를 가질 수 있다. 또는, 게이트 배선(340)에서 게이트 배선(340)의 제1 연결 영역(CON1)에 대응하는 게이트 배선(340)의 폭만 증가될 수 있다. 도 3에서는 공통 전극 배선(370)의 적어도 일부가 게이트 배선(340)의 돌출부(342)에 평행하도록 배치된다. 이에 따라, 데이터 배선 단락 불량에 대한 리페어를 제공하는 동시에 게이트 배선(340)이 형성되는 영역을 최소화하여, 기판이 액정 표시 장치 제조에 이용되는 경우, 액정 표시 장치의 개구율을 향상시킬 수 있다.3, the gate wiring 340 of the thin film transistor substrate 300 is formed only in the region where the thin film transistor TFT is formed, the first connection region CON1, the first cutting region CUT1, and a part of the periphery thereof. That is, the gate wiring 340 may have a protrusion 342 for securing the first connection region CON1. Alternatively, only the width of the gate wiring 340 corresponding to the first connection region CON1 of the gate wiring 340 in the gate wiring 340 can be increased. In FIG. 3, at least a part of the common electrode wiring 370 is arranged so as to be parallel to the protruding portion 342 of the gate wiring 340. Accordingly, it is possible to improve the aperture ratio of the liquid crystal display device when the substrate is used in the manufacture of a liquid crystal display device, by providing a repair for the defective data line shortage and minimizing the area where the gate wiring 340 is formed.

도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다. 도 4의 박막 트랜지스터 기판(400)의 구성 요소들 중에서 기판(410), 데이터 배선(430), 액티브층(450) 및 드레인 전극(460)은 도 2의 박막 트랜지스터 기판(100)의 기판(110), 데이터 배선(130), 액티브층(150) 및 드레인 전극(160)과 실질적으로 동일한 기능을 수행하므로 중복 설명을 생략한다.4 is a schematic plan view illustrating a thin film transistor substrate according to another embodiment of the present invention. The substrate 410, the data line 430, the active layer 450 and the drain electrode 460 of the TFT array substrate 400 of FIG. ), The data line 130, the active layer 150, and the drain electrode 160, the duplicate description will be omitted.

도 4에서 박막 트랜지스터(TFT)의 데이터 배선(430)으로부터 소스 전극이 U자형태로 연장되어 형성된다. 박막 트랜지스터(TFT)의 종류에 따라 데이터 배선(430)으로부터 연장되는 전극은 드레인 전극이 될 수도 있다. 게이트 배선(440)의 제1 연결 영역(CON1)에 대응하는 게이트 배선(440)의 폭은 박막 트랜지스터(TFT)에 대응하는 게이트 배선(440)의 폭보다 작다. 또한, 공통 전극 배선(470)의 적어도 일부가 게이트 배선(440)에 평행하도록 배치된다.In Fig. 4, the source electrode extends from the data line 430 of the thin film transistor (TFT) in a U-shape. Depending on the type of the thin film transistor (TFT), the electrode extending from the data line 430 may be a drain electrode. The width of the gate wiring 440 corresponding to the first connection region CON1 of the gate wiring 440 is smaller than the width of the gate wiring 440 corresponding to the thin film transistor TFT. At least a part of the common electrode wiring 470 is arranged so as to be parallel to the gate wiring 440.

도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(400)에서와 같이 다양한 구조의 박막 트랜지스터에서도 별도의 더미 패턴 없이 제1 커팅 영역(CUT1), 제2 커팅 영역(CUT2), 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)이 확보될 수 있다. FIG. 4 is a cross-sectional view illustrating a first cutting area CUT1, a second cutting area CUT2, a first cutting area CUT1, a second cutting area CUT2, and a first cutting area CUT2 without a separate dummy pattern in a thin film transistor having various structures as in the thin film transistor substrate 400 according to another embodiment of the present invention. The connection area CON1 and the second connection area CON2 can be ensured.

도 5는 본 발명의 일 실시예에 따른, 이물에 의한 배선 단락이 리페어된 후의 박막 트랜지스터 기판의 개략적인 평면도이다. 도 6은 도 5의 선 VI-VI'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다. 도 5 및 도 6의 박막 트랜지스터 기판(500)의 구성 요소들 중에서 도 1 및 도 2의 박막 트랜지스터 기판(100)과 실질적으로 동일한 구성 요소들에 대해서는 중복 설명을 생략한다.5 is a schematic plan view of a thin film transistor substrate after a wiring short circuit by foreign matter has been repaired, according to an embodiment of the present invention. 6 is a schematic cross-sectional view of the thin film transistor substrate taken along line VI-VI 'of FIG. 5 and 6, the same elements as those of the thin film transistor substrate 100 of FIGS. 1 and 2 will not be described again.

박막 트랜지스터 기판(500)의 데이터 배선(130)과 게이트 배선 세그먼트(545)가 교차하는 영역에 이물(PT)이 유입될 수 있다. 유입된 이물(PT)은 게이트 배선(540)과 데이터 배선(130)을 단락시켜 데이터 배선 단락 불량을 발생시킨다. 도 5 및 도 6에서는 이러한 이물(PT)에 의해 발생한 데이터 배선 단락 불량이 리페어된 박막 트랜지스터 기판(500)을 설명한다.The foreign matter PT may flow into the region where the data line 130 and the gate line segment 545 of the thin film transistor substrate 500 cross each other. The foreign object PT short-circuits the gate wiring 540 and the data wiring 130 to cause a data wiring short-circuit failure. 5 and 6, a description will be given of the thin film transistor substrate 500 in which the defective data wiring shortage caused by the foreign matter (PT) is repaired.

도 5 및 도 6의 박막 트랜지스터 기판(500)은 도 1 및 도 2에서의 게이트 배선(540)의 제1 커팅 영역(CUT1)이 레이저 조사를 통해 제거된 박막 트랜지스터 기판(500)이다. 이에 따라, 게이트 배선 세그먼트(545)가 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)으로부터 분리된다. 이물(PT)에 의해 게이트 배선 세그먼트(545)는 데이터 배선(130)과 전기적으로 연결된다. 데이터 배선(130)과 전기적으로 연결된 게이트 배선 세그먼트(545)가 게이트 배선(540)으로부터 분리되므로, 데이터 배선(130)의 신호와 게이트 배선(540)의 신호가 박막 트랜지스터(TFT)에 정상적으로 인가될 수 있다. 게이트 배선 세그먼트(545)는 제1 게이트 배선(540a)과 제2 게이트 배선(540b) 사이에서 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)과 동일 선상에 배치된다.The thin film transistor substrate 500 of FIGS. 5 and 6 is a thin film transistor substrate 500 in which the first cutting area CUT1 of the gate wiring 540 in FIGS. 1 and 2 is removed by laser irradiation. Thus, the gate wiring segment 545 is separated from the first gate wiring 540a and the second gate wiring 540b. The gate line segment 545 is electrically connected to the data line 130 by the foreign material PT. The signal of the data line 130 and the signal of the gate line 540 are normally applied to the thin film transistor TFT since the gate line segment 545 electrically connected to the data line 130 is separated from the gate line 540 . The gate wiring segment 545 is disposed on the same line as the first gate wiring 540a and the second gate wiring 540b between the first gate wiring 540a and the second gate wiring 540b.

또한, 도 1 및 도 2에서의 공통 전극 배선(570)의 제2 커팅 영역(CUT2)이 제거된다. 이에 따라, 공통 전극 배선 세그먼트(575)가 공통 전극 배선(570)으로부터 분리된다. 공통 전극 배선 세그먼트(575)의 적어도 일부는 게이트 배선 세그먼트(545)와 평행하게 배치된다. 공통 전극 배선(570)에는 박막 트랜지스터 기판(500) 전체에 걸쳐 동일한 전압이 지속적으로 인가되므로, 공통 전극 배선(570)과 공통 전극 배선 세그먼트(575)가 분리되더라도, 액정 표시 장치의 공통 전극에는 공통 전극 배선(570)을 통해 목표된 전압이 인가될 수 있다.Also, the second cutting area CUT2 of the common electrode wiring 570 in Figs. 1 and 2 is removed. As a result, the common electrode wiring segment 575 is separated from the common electrode wiring 570. At least a portion of the common electrode wiring segment 575 is disposed in parallel with the gate wiring segment 545. [ Since the same voltage is continuously applied to the common electrode wiring 570 over the entire thin film transistor substrate 500, even if the common electrode wiring 570 and the common electrode wiring segment 575 are separated from each other, The target voltage can be applied through the electrode wiring 570. [

도 5를 참조하면, 분리된 제1 게이트 배선(540a)과 제2 게이트 배선(540b)은 전기적으로 연결된다. 제1 게이트 배선(540a)과 제2 게이트 배선(540b)은 웰딩 연결부(580)를 통해 전기적으로 연결된다. 제1 게이트 배선(540a)의 제1 연결 영역(CON1) 및 제2 게이트 배선(540b)의 제1 연결 영역(CON1)은 웰딩 연결부(580)의 일 단부와 각각 연결되고, 공통 전극 배선 세그먼트(575)의 제2 연결 영역(CON2)은 웰딩 연결부(580)의 다른 단부와 각각 연결된다.Referring to FIG. 5, the separated first gate wiring 540a and the second gate wiring 540b are electrically connected. The first gate wiring 540a and the second gate wiring 540b are electrically connected through a welding connection 580. [ The first connection region CON1 of the first gate wiring 540a and the first connection region CON1 of the second gate wiring 540b are respectively connected to one end of the welding connection portion 580, 575 are connected to the other end of the welded connection 580, respectively.

도 6을 참조하면, 제1 게이트 배선(540a)과 공통 전극 배선 세그먼트(575)에 걸쳐 웰딩 연결부(580)가 배치된다. 웰딩 연결부(580)는 제1 연결 영역(CON1)에서 제1 게이트 배선(540a)과 접하며, 제2 연결 영역(CON2)에서 공통 전극 배선 세그먼트(575)와 접한다. 웰딩 연결부(580)는 웰딩 연결부(580)의 재료를 레이저로 조사함으로써, 제1 게이트 배선(540a) 및 공통 전극 배선 세그먼트(575) 각각과 웰딩된다.Referring to FIG. 6, a well-connected portion 580 is disposed over the first gate wiring 540a and the common electrode wiring segment 575. FIG. The Welding connection part 580 contacts the first gate wiring 540a in the first connection area CON1 and contacts the common electrode wiring segment 575 in the second connection area CON2. Welding connection 580 is welded to each of first gate wiring 540a and common electrode wiring segment 575 by irradiating the material of the welding connection 580 with a laser.

웰딩 연결부(580)는 레이저 조사에 의해 웰딩이 가능한 재료로 이루어지며, 웰딩 연결부(580)는 공통 전극 배선 세그먼트(575), 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)과 상이한 물질로 이루어진다. 예를 들어, 웰딩 연결부(580)는 코발트(cobalt, Co)와 같이 레이저에 의해 녹아 웰딩이 용이한 물질로 이루어질 수 있으며, 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)의 물질로는 웰딩 연결부(580)의 물질보다는 녹는점이 높은 물질이 이용될 수 있다.The welding connection portion 580 is made of a material capable of being welded by laser irradiation and the welding connection portion 580 is formed of a material different from the common electrode wiring segment 575, the first gate wiring 540a and the second gate wiring 540b . For example, the welding connection portion 580 may be made of a material easily melted and welded by a laser, such as cobalt (Co), and may be formed of a material of the first gate wiring 540a and the second gate wiring 540b A material having a higher melting point than the material of the welding connection portion 580 may be used.

도 6을 참조하면, 웰딩 연결부(580) 상에 보호층(123)이 배치된다. 보호층(123)은 박막 트랜지스터 기판(500) 전면에 형성될 수 있다. 보호층(123)은 무기물로 이루어지고 기판 상의 구성 요소들을 수분이나 산소로부터 보호한다. 본 명세서에 도시되지 않았으나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(500)은 액정 표시 장치의 제조를 위해 제공될 수 있으며, 이때 박막 트랜지스터(TFT)의 구성 요소들이 액정 표시 장치의 구성 요소와 전기적으로 연결되기 위해 보호층(123)이 패터닝되거나 보호층(123)에 컨택홀이 형성될 수 있다.Referring to FIG. 6, a protective layer 123 is disposed on the welding connection portion 580. The protective layer 123 may be formed on the entire surface of the TFT substrate 500. The protective layer 123 is made of an inorganic material and protects the components on the substrate from moisture or oxygen. Though not shown in this specification, a thin film transistor substrate 500 according to an embodiment of the present invention may be provided for the manufacture of a liquid crystal display device, in which the components of the thin film transistor (TFT) The protective layer 123 may be patterned or a contact hole may be formed in the protective layer 123. [

웰딩 연결부(580)를 통해 제1 게이트 배선(540a)과 제2 게이트 배선(540b)이 공통 전극 배선(570a, 570b)과 연결된다. 제1 게이트 배선(540a)과 제2 게이트 배선(540b) 사이의 게이트 배선 세그먼트(545)에 위치한 박막 트랜지스터(TFT)는 동작하지 않게 된다. 즉, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(500)의 리페어는, 하나의 데이터 배선(130)에 따라 배치된 모든 박막 트랜지스터(TFT)에 불량이 발생하는 것을, 하나의 박막 트랜지스터(TFT)만 구동하지 않게 하는 것으로 리페어한다. 하나의 데이터 배선(130)에 따라 배치된 모든 박막 트랜지스터(TFT)가 구동하지 않게 되면, 그 박막 트랜지스터 기판(500)으로 액정 표시 장치가 제조되더라도, 상품성이 없다. 그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서는 리페어를 통해 제조될 액정 표시 장치가 하나의 암점만을 갖게 할 수 있으므로, 상품성이 없던 액정 표시 장치의 상품성을 높일 수 있다. The first gate wiring 540a and the second gate wiring 540b are connected to the common electrode wirings 570a and 570b through the welding connection portion 580. [ The thin film transistor (TFT) located in the gate wiring segment 545 between the first gate wiring 540a and the second gate wiring 540b does not operate. That is, the repair of the thin film transistor substrate 500 according to an embodiment of the present invention is such that defects occur in all the thin film transistors (TFTs) arranged along one data line 130, ). If all thin film transistors (TFTs) arranged along one data line 130 are not driven, even if a liquid crystal display device is manufactured using the thin film transistor substrate 500, there is no commercialization. However, in the thin film transistor substrate according to the embodiment of the present invention, since the liquid crystal display device to be manufactured through the repair can have only one dark spot, the commerciality of the liquid crystal display device having no commerciality can be improved.

도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 순서도이다. 도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 공정 단면도들이다. 도 8a 내지 도 8e는 도 6의 박막 트랜지스터 기판(500)을 제조하기 위한 공정 단면도들이다. 따라서, 도 6과 실질적으로 동일한 도 8a 내지 도 8e의 구성 요소들에 대한 설명은 생략된다.7 is a flowchart illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention. 8A to 8E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention. 8A to 8E are process sectional views for fabricating the thin film transistor substrate 500 of FIG. Therefore, the description of the components in Figs. 8A to 8E substantially the same as Fig. 6 is omitted.

먼저, 게이트 배선(140)과 공통 전극 배선(170)이 형성된다(S710). 도 8a를 참조하면, 게이트 배선(140)은 제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1)을 가지고, 공통 전극 배선(170)은 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)을 갖는다. 게이트 배선(140)과 공통 전극 배선(170)은 동일 평면 상에 동일한 물질로 동일한 공정에 의해 형성될 수 있다. 제1 커팅 영역(CUT1), 제2 커팅 영역(CUT2), 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)은 도 1 및 도 2와 관련하여 설명된 영역들과 실질적으로 동일하므로 이에 대한 중복 설명은 생략한다.First, a gate wiring 140 and a common electrode wiring 170 are formed (S710). 8A, the gate wiring 140 has a first cutting area CUT1 and a first connecting area CON1 and a common electrode wiring 170 has a second cutting area CUT2 and a second connecting area CON2). The gate wiring 140 and the common electrode wiring 170 may be formed by the same process with the same material on the same plane. Since the first cutting area CUT1, the second cutting area CUT2, the first connecting area CON1, and the second connecting area CON2 are substantially the same as the areas described with reference to Figs. 1 and 2 Duplicate descriptions are omitted.

다음으로, 게이트 배선(140) 및 공통 전극 배선(170)과 교차하도록 배치되는 데이터 배선(130)이 형성된다(S720). 이때, 또는 게이트 배선(140)과 데이터 배선(130)을 절연시키기 위한 게이트 절연층(121)을 형성될 때, 게이트 배선(140)과 데이터 배선(130)이 교차하는 영역에 이물이 유입될 수 있다. 유입된 이물은 게이트 배선(140)과 데이터 배선(130)을 단락시킬 수 있다.Next, a data line 130 arranged to cross the gate line 140 and the common electrode line 170 is formed (S720). At this time or when a gate insulating layer 121 for insulating the gate wiring 140 and the data wiring 130 is formed, foreign matter may flow into a region where the gate wiring 140 and the data wiring 130 intersect with each other have. The foreign matter may short-circuit the gate wiring 140 and the data wiring 130. [

따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는, 게이트 배선(140)과 데이터 배선(130)이 단락되는지 여부를 데이터 배선(130)이 형성된 후 또는 게이트 배선(140)을 단락시키기 전에 검출할 수 있다. 단락의 검출은 예를 들어 패턴 검출로 수행될 수 있다. 그러나, 이에 제한되지 않고, 배선들에 전압을 인가하여 단락된 부분을 검출할 수도 있다.Therefore, in the method of fabricating a thin film transistor substrate according to an embodiment of the present invention, whether or not the gate wiring 140 and the data wiring 130 are short-circuited is performed after the data wiring 130 is formed or when the gate wiring 140 is short- Can be detected before. Detection of a short circuit can be performed, for example, by pattern detection. However, the present invention is not limited to this, and a shorted portion may be detected by applying a voltage to the wirings.

게이트 배선(140)과 데이터 배선(130)의 단락이 검출된 경우, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는 단락된 부분을 리페어하기 위한 공정을 수행한다.When a short circuit between the gate wiring 140 and the data wiring 130 is detected, the thin film transistor substrate manufacturing method according to an embodiment of the present invention performs a process for repairing the short-circuited portion.

리페어 공정에서는 먼저 게이트 배선(140)과 이격된 게이트 배선 세그먼트(545)를 형성하도록 제1 커팅 영역(CUT1)에서 게이트 배선(140)이 단락된다(S730). 도 8b를 참조하면, 게이트 배선(140)이 단락되면서, 단락된 게이트 배선(140)의 부분은 게이트 배선(140)과 절연된 게이트 배선 세그먼트(545)가 된다. In the repair process, the gate wiring 140 is short-circuited in the first cutting area CUT1 so as to form the gate wiring segment 545 separated from the gate wiring 140 (S730). 8B, as the gate wiring 140 is short-circuited, a portion of the short-circuited gate wiring 140 becomes the gate wiring 140 and the gate wiring segment 545 insulated.

다음으로, 공통 전극 배선(170)과 이격되고 제2 연결 영역(CON2)을 갖는 공통 전극 배선 세그먼트(575)를 형성하도록 제2 커팅 영역(CUT2)에서 공통 전극 배선(170)이 단락된다(S740). 게이트 배선(140)의 단락과 공통 전극 배선(170)의 단락은 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)에 대한 레이저(Laser) 조사에 의해 수행될 수 있다. 레이저의 조사에 의해 게이트 배선(140)의 일부는 녹아 제1 연결 영역(CON1)에 위치되지 않게 된다. Next, the common electrode wiring 170 is short-circuited in the second cutting area CUT2 so as to form the common electrode wiring segment 575 having the second connecting area CON2 separated from the common electrode wiring 170 (S740 ). A short circuit of the gate wiring 140 and a short circuit of the common electrode wiring 170 can be performed by laser irradiation for the first connection region CON1 and the second connection region CON2. A part of the gate wiring 140 is melted and is not located in the first connection region CON1 by irradiation of the laser.

다음으로, 제1 연결 영역(CON1)의 게이트 배선(140)과 제2 연결 영역(CON2)의 공통 전극 배선 세그먼트(575)를 웰딩 연결부(580)를 통해 전기적으로 연결한다(S750). 웰딩 연결부(580)를 통해 게이트 배선(140)과 공통 전극 배선 세그먼트(575)를 연결하는 방법은 제한되지 않고 다양할 수 있다. 이하에서 설명되는 웰딩 방법은 하나의 예시로서, 본 개시의 박막 트랜지스터 기판 제조 방법을 제한하도록 의도되지 않는다. 먼저, 웰딩 연결부의 재료(880a)가 게이트 배선(140)과 공통 전극 배선(170) 상에서 제1 연결 영역(CON1)과 제2 연결 영역(CON2)에 걸쳐 위치된다. 도 8c를 참조하면, 웰딩 연결부의 재료(880a)가 게이트 배선(140) 및 공통 전극 배선(170) 상의 게이트 절연층(121) 및 에칭 정지층(122) 상에 배치된다. 웰딩 연결부의 재료(880a)는 게이트 배선(140) 및 공통 전극 배선(170)과 절연된 상태이다.Next, the gate wiring 140 of the first connection region CON1 and the common electrode wiring segment 575 of the second connection region CON2 are electrically connected through the welding connection portion 580 (S750). The method of connecting the gate wiring 140 and the common electrode wiring segment 575 through the welding connection portion 580 is not limited and may vary. The welding method described below is not intended to limit the thin film transistor substrate manufacturing method of the present disclosure as one example. First, the material 880a of the welding connection portion is positioned over the gate wiring 140 and the common electrode wiring 170 over the first connection region CON1 and the second connection region CON2. 8C, a material 880a of a welded connection is disposed on the gate insulating layer 121 and the etching stop layer 122 on the gate wiring 140 and the common electrode wiring 170. [ The material 880a of the welding connection portion is insulated from the gate wiring 140 and the common electrode wiring 170.

웰딩 연결부의 재료(880a)에 레이저가 조사된다. 도 8d를 참조하면, 제1 연결 영역(CON1)의 게이트 배선(140) 및 제2 연결 영역(CON2)의 공통 전극 배선 세그먼트(575) 각각이 웰딩 연결부의 재료(880a)와 전기적으로 연결되어 웰딩 연결부(580)가 형성된다.A laser is applied to the material 880a of the welded joint. 8D, the gate wiring 140 of the first connection region CON1 and the common electrode wiring segment 575 of the second connection region CON2 are electrically connected to the material 880a of the welding connection portion, A connection portion 580 is formed.

게이트 배선(140) 및 공통 전극 배선(170)을 단락시키기 위한 레이저의 파장과 웰딩 연결부의 재료(880a)에 조사되는 레이저의 파장은 서로 상이하다. 레이저의 파장 및/또는 세기 등을 조절함으로써, 게이트 배선(140)의 재료를 원하는 위치에서 제거할 수도 있으며, 웰딩 연결부의 재료(880a) 및 그 아래의 절연층들을 녹여 웰딩 연결부(580)를 게이트 배선(140)에 연결시킬 수도 있다.The wavelength of the laser for shorting the gate wiring 140 and the common electrode wiring 170 and the wavelength of the laser to be irradiated on the material 880a of the welding connection portion are different from each other. The material of the gate wiring 140 may be removed at a desired position by adjusting the wavelength and / or intensity of the laser, and the material 880a of the welding connection portion and the insulating layers below it may be melted to connect the welding connection portion 580 to the gate And may be connected to the wiring 140.

본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는, 데이터 배선(130) 불량을, 박막 트랜지스터(TFT) 상부를 평탄화하는 평탄화층이 형성되기 전에 리페어한다. 이에 따라, 평탄화층의 두꺼운 두께로 인해 레이저의 조사로 게이트 배선(140)이 단선되지 않거나, 웰딩 연결부(580)가 게이트 배선(140)에 연결되지 않는 경우가 현저하게 감소한다. 또한, 본 박막 트랜지스터 기판 제조 방법을 통해, 별도의 추가적인 더미 패턴 없이 리페어를 수행할 수 있어, 보다 높은 박막 트랜지스터(TFT) 밀도 및 액정 표시 장치로 제조될 경우 높은 해상도를 구현할 수 있다.In the method for fabricating a thin film transistor substrate according to an embodiment of the present invention, defects of the data lines 130 are repaired before a planarization layer for planarizing the upper surface of the thin film transistor (TFT) is formed. Accordingly, the thickness of the planarization layer is considerably reduced when the gate wiring 140 is not disconnected by irradiation of the laser or when the welding connection portion 580 is not connected to the gate wiring 140. In addition, through the thin film transistor substrate manufacturing method, it is possible to perform repair without additional additional dummy patterns, thereby realizing a higher thin film transistor (TFT) density and a higher resolution when manufactured with a liquid crystal display device.

도 8e를 참조하면, 보호층(123)은 웰딩 연결부(580)가 형성된 후에 형성된다. 박막 트랜지스터(TFT) 상부를 평탄화하는 평탄화층이 형성된 후에 레이저를 조사하는 공정에서는 절단된 배선들의 위치나 웰딩된 웰딩 연결부(580)의 위치의 보호층(123)도 제거되나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서는 전면에 보호층(123)이 형성되어 박막 트랜지스터(TFT)의 내구성이 향상될 수 있다.Referring to FIG. 8E, the protective layer 123 is formed after the welded joint 580 is formed. In the step of irradiating the laser after the planarizing layer for flattening the upper part of the thin film transistor TFT is formed, the protective layer 123 at the position of the cut wiring lines or at the position of the welded welding connection part 580 is also removed. In the thin film transistor substrate 100 according to the example, the protective layer 123 is formed on the entire surface, so that the durability of the thin film transistor TFT can be improved.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100, 300, 400, 500 : 박막 트랜지스터 기판
110, 410 : 기판
121 : 게이트 절연층
122 : 에칭 정지층
123 : 보호층
130, 430 : 데이터 배선
140, 340, 440, 540 : 게이트 배선
150, 450 : 액티브층
160, 460 : 드레인 전극
170, 370, 470, 570a, 570b, 570 : 공통 전극 배선
540a : 제1 게이트 배선
540b : 제2 게이트 배선
545 : 게이트 배선 세그먼트
575 : 공통 전극 배선 세그먼트
580 : 웰딩 연결부
880a : 웰딩 연결부 재료100, 300, 400, 500: thin film transistor substrate
110, 410: substrate
121: Gate insulating layer
122: etch stop layer
123: protective layer
130, 430: Data wiring
140, 340, 440, 540: gate wiring
150, 450: active layer
160, 460: drain electrode
170, 370, 470, 570a, 570b, 570: common electrode wiring
540a: first gate wiring
540b: second gate wiring
545: gate wiring segment
575: Common electrode wiring segment
580: Welding connection
880a: Welding connection material

Claims

Gate wiring;
A data line crossing the gate line;
A common electrode line at least partially parallel to the gate line; And
And a thin film transistor disposed in a region where the gate wiring and the data wiring cross each other,
Each of the gate wiring and the common electrode wiring has a connecting region for providing a normal electrical connection when a short circuit between the gate wiring and the data wiring is bad and a cutting region where the gate wiring and the common electrode wiring are cut Lt; / RTI > substrate.

The method according to claim 1,
The gate wiring and the common electrode wiring are made of the same conductive material,
Only the gate wiring is made of a conductive material in the connection region and the cutting region of the gate wiring,
Wherein only the common electrode wiring is formed of a conductive material in the connection region and the cutting region of the common electrode wiring.

The method according to claim 1,
Wherein a cutting region of the gate wiring and the common electrode wiring has a wider area than a connection region of the gate wiring and the common electrode wiring.

The method according to claim 1,
Wherein the connection region of the gate wiring is ensured by increasing the width of the gate wiring.

5. The method of claim 4,
Wherein the gate wiring includes a protrusion, and the connection region is located at a protrusion.

The method according to claim 1,
The source electrode or the drain electrode of the thin film transistor has a U-shape,
Wherein a width of the gate wiring corresponding to the connection region of the gate wiring is smaller than a width of the gate wiring corresponding to the thin film transistor.

A first gate wiring;
A second gate wiring arranged on the same line as the first gate wiring;
A gate wiring segment arranged in line with the first gate wiring and the second gate wiring between the first gate wiring and the second gate wiring; And
And a common electrode wiring segment arranged on the same plane as the gate wiring segment,
Wherein the first gate wiring and the second gate wiring are electrically connected through the common electrode wiring segment.

8. The method of claim 7,
And a data line crossing the gate line segment,
Wherein the gate line segment is electrically connected to the data line.

8. The method of claim 7,
Wherein each of the first gate wiring and the second gate wiring is connected to the common electrode wiring segment through a welded connection portion.

10. The method of claim 9,
Wherein the well connecting portion is made of a material different from the common electrode wiring segment, the first gate wiring, and the second gate wiring.

10. The method of claim 9,
Further comprising a protective layer disposed on the welded connection.

8. The method of claim 7,
Further comprising a common electrode wiring arranged parallel to the first gate wiring or the second gate wiring,
Wherein the common electrode wiring segment is spaced from the common electrode wiring by laser cutting.

Forming a gate wiring having a first cutting area and a first connecting area;
Forming a common electrode wiring having a second cutting area and a second connection area and arranged on the same plane as the gate wiring;
Forming a data line arranged to intersect the gate line and the common electrode line;
Shorting the gate wiring in the first cutting area to form a gate wiring segment spaced apart from the gate wiring;
Shorting the common electrode wiring in the second cutting area to form a common electrode wiring segment spaced apart from the common electrode wiring and having the second connection area; And
And electrically connecting the gate wiring of the first connection region and the common electrode wiring segment of the second connection region through a welded connection portion.

14. The method of claim 13,
Wherein the step of shorting the gate wiring in the first cutting area and the step of shorting the common electrode wiring in the second cutting area are performed by laser irradiation.

15. The method of claim 14,
Wherein the step of electrically connecting the gate wiring of the first connection region and the common electrode wiring of the second connection region through the welding connection comprises:
Locating the material of the welded connection over the gate wiring and the common electrode wiring over the first connection area and the second connection area; And
And forming the welded connection portion electrically connected to each of the gate wiring of the first connection region and each of the common electrode wiring segments of the second connection region by irradiating laser on the material of the welding connection portion. A method of manufacturing a thin film transistor substrate.

16. The method of claim 15,
Wherein a wavelength of a laser for shorting the gate wiring and the common electrode wiring is different from a wavelength of a laser to be irradiated to the welding connection portion.

14. The method of claim 13,
Further comprising the step of detecting a short circuit fault between the gate wiring and the data wiring after the step of forming the data wiring or before the step of shorting the gate wiring.

18. The method of claim 17,
Wherein the step of detecting the short-circuit failure is performed by a pattern detection method.

14. The method of claim 13,
Wherein the step of forming the gate wiring and the step of forming the common electrode wiring are simultaneously performed.