KR20160038887A

KR20160038887A - Liquid crsytal display

Info

Publication number: KR20160038887A
Application number: KR1020160035549A
Authority: KR
Inventors: 김성운; 김향율; 김희섭; 신동철; 신철; 우화성; 장주녕
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-03-24
Filing date: 2016-03-24
Publication date: 2016-04-07
Also published as: KR101689849B1

Abstract

The present invention relates to a liquid crystal display and a method for driving the liquid crystal display, which can ensure both high contrast ratio and wide viewing angle of the liquid crystal display, can increase response speed of liquid crystal molecules, and can reduce the cost of a drive unit of the liquid crystal display by reducing the number of data lines. A liquid crystal display according to an embodiment of the present invention comprises: a first substrate and a second substrate which face each other; a liquid crystal layer which is interposed between the first and second substrates and includes liquid crystal molecules; first and second gate lines which are formed on the first substrate and transfer gate signals; first, second and third data lines which are formed on the first substrate; a first switching element which is connected to the first gate line and the first data line; a second switching element which is connected to the first gate line and the second data line; a third switching element which is connected to the second gate line and the second data line; a fourth switching element which is connected to the second gate line and the third data line; first and second pixel electrodes which are connected to the first and second switching elements and are separate from each other; and third and fourth pixel electrodes which are connected to the third and fourth switching elements, respectively, and are separate from each other. The first pixel electrode and the second pixel electrode form a first liquid crystal capacitor, and the third pixel electrode and the fourth pixel electrode form a second liquid crystal capacitor.

Description

[0001] LIQUID CRYSTAL DISPLAY [0002]

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.2. Description of the Related Art A liquid crystal display device is one of the most widely used flat panel display devices and is composed of two display panels in which electric field generating electrodes such as a pixel electrode and a common electrode are formed and a liquid crystal layer interposed therebetween, To generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of the incident light to display an image.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.The liquid crystal display device further includes a switching element connected to each pixel electrode, and a plurality of signal lines such as a gate line and a data line for controlling the switching element to apply a voltage to the pixel electrode.

이러한 액정 표시 장치는 외부의 그래픽 제어기로부터 입력 영상 신호를 수신하며, 입력 영상 신호는 각 화소의 휘도 정보를 담고 있으며 각 휘도는 정해진 수효를 가지고 있다. 각 화소는 원하는 휘도 정보에 대응되는 데이터 전압을 인가 받는다. 화소에 인가된 데이터 전압은 공통 전압의 차이에 따라 화소 전압으로 나타나며, 화소 전압에 따라 각 화소는 영상 신호의 계조가 나타내는 휘도를 표시한다. 이 때 액정 표시 장치가 이용할 수 있는 화소 전압 범위는 구동부에 따라 정해져 있다.Such a liquid crystal display device receives an input image signal from an external graphic controller, and the input image signal contains luminance information of each pixel, and each luminance has a predetermined number. Each pixel receives a data voltage corresponding to the desired luminance information. The data voltages applied to the pixels appear as pixel voltages according to the difference in the common voltage, and each pixel displays the luminance represented by the gray level of the video signal according to the pixel voltage. At this time, the pixel voltage range that can be used by the liquid crystal display device is determined according to the driving part.

한편 액정 표시 장치의 구동부는 다수의 집적 회로 칩의 형태로 표시판에 직접 장착되거나 가요성 회로막 등에 장착되어 표시판에 부착되는데, 이러한 집적 회로 칩은 액정 표시 장치의 제조 비용에 높은 비율을 차지한다. 특히, 데이터 전압을 인가하는 데이터선의 수효가 많아질수록, 액정 표시 장치의 구동부의 비용이 높아진다.On the other hand, the driving unit of the liquid crystal display device is directly mounted on a display panel in the form of a plurality of integrated circuit chips or mounted on a flexible circuit film or the like, and attached to a display panel. Such integrated circuit chips are high in the manufacturing cost of the liquid crystal display device. In particular, the greater the number of data lines to which data voltages are applied, the higher the cost of the driver of the liquid crystal display device.

또한, 액정 표시 장치 표시 품질을 높이기 위하여, 높은 대비비(contrast ratio)와 우수한 광시야각, 빠른 응답 속도를 가질 수 있는 액정 표시 장치를 구현하는 것이 필요하다.Further, in order to improve the display quality of the liquid crystal display device, it is necessary to realize a liquid crystal display device having a high contrast ratio, an excellent viewing angle, and a fast response speed.

본 발명이 이루고자 하는 또 다른 기술적 과제는 액정 표시 장치의 높은 대비비와 광시야각을 동시에 확보할 수 있고, 액정 분자의 응답 속도를 빠르게 할 수 있을 뿐만 아니라, 데이터선의 수효를 줄여 액정 표시 장치의 구동부의 비용을 줄일 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device capable of simultaneously securing a high contrast ratio and a wide viewing angle and capable of increasing the response speed of liquid crystal molecules as well as reducing the number of data lines, And a method for driving the liquid crystal display device.

본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 및 제2 기판 사이에 개재되어 있으며 액정 분자를 포함하는 액정층, 상기 제1 기판 위에 형성되어 있으며 게이트 신호를 전달하는 제1 및 제2 게이트선, 상기 제1 기판 위에 형성되어 있는 제1 데이터선, 제2 데이터선 및 제3 데이터선, 상기 제1 게이트선 및 상기 제1 데이터선과 연결되어 있는 제1 스위칭 소자, 상기 제1 게이트선 및 상기 제2 데이터선과 연결되어 있는 제2 스위칭 소자, 상기 제2 게이트선 및 상기 제2 데이터선과 연결되어 있는 제3 스위칭 소자, 상기 제2 게이트선 및 상기 제3 데이터선과 연결되어 있는 제4 스위칭 소자, 상기 제1 및 제2 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제1 및 제2 화소 전극, 그리고 상기 제3 및 제4 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제3 및 제4 화소 전극을 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극은 제1 액정 축전기를 형성하고, 상기 제3 화소 전극과 상기 제4 화소 전극은 제2 액정 축전기를 형성한다.A liquid crystal display according to an embodiment of the present invention includes a first substrate and a second substrate facing each other, a liquid crystal layer interposed between the first and second substrates and including liquid crystal molecules, A first data line, a second data line and a third data line formed on the first substrate, the first gate line, and the first data line, A second switching element connected to the first gate line and the second data line, a third switching element connected to the second gate line and the second data line, the second gate line, A fourth switching element connected to the third data line, first and second pixel electrodes connected to the first and second switching elements and separated from each other, Wherein the first pixel electrode and the second pixel electrode form a first liquid crystal capacitor and the third pixel electrode and the fourth pixel electrode are connected to each other, The pixel electrode forms a second liquid crystal capacitor.

상기 제1 및 제2 화소 전극은 복수의 가지 전극을 포함하며, 상기 제1 화소 전극의 가지 전극과 상기 제2 화소 전극의 가지 전극은 교대로 배치되어 있고, 상기 제3 및 제4 화소 전극은 복수의 가지 전극을 포함하며, 상기 제3 화소 전극의 가지 전극과 상기 제4 화소 전극의 가지 전극은 교대로 배치될 수 있다.Wherein the first and second pixel electrodes comprise a plurality of branch electrodes, the branch electrodes of the first pixel electrode and the branch electrodes of the second pixel electrode are alternately arranged, and the third and fourth pixel electrodes The branch electrode of the third pixel electrode and the branch electrode of the fourth pixel electrode may be alternately arranged.

상기 제1 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제1 화소 전극에는 상기 제1 데이터선을 통해 제1 데이터 전압이 인가되고, 상기 제2 화소 전극에는 상기 제2 데이터선을 통해 제2 데이터 전압이 인가되고, 상기 제1 데이터 전압과 상기 제2 데이터 전압의 극성은 서로 다를 수 있다.A first data line is applied to the first pixel electrode through the first data line and a second data line is applied to the second pixel electrode through the second data line, A data voltage is applied, and the polarities of the first data voltage and the second data voltage may be different from each other.

상기 제2 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제3 화소 전극에는 상기 제2 데이터선을 통해 제3 데이터 전압이 인가되고, 상기 제4 화소 전극에는 상기 제3 데이터선을 통해 제4 데이터 전압이 인가되고, 상기 제3 데이터 전압과 상기 제4 데이터 전압의 극성은 서로 다르고, 상기 제2 데이터 전압과 상기 제3 데이터 전압의 극성은 서로 같을 수 있다.A third data voltage is applied to the third pixel electrode through the second data line and a fourth data voltage is applied to the fourth pixel electrode through the third data line, And the polarities of the third data voltage and the fourth data voltage are different from each other and the polarities of the second data voltage and the third data voltage may be equal to each other.

상기 제1 기판 위에 형성되어 있으며 게이트 신호를 전달하는 제3 및 제4 게이트선, 그리고 상기 제1 기판 위에 형성되어 있는 제4 데이터선 및 제5 데이터선 및 제6 데이터선, 상기 제3 게이트선 및 상기 제4 데이터선과 연결되어 있는 제5 스위칭 소자, 상기 제3 게이트선 및 상기 제5 데이터선과 연결되어 있는 제6 스위칭 소자, 상기 제4 게이트선 및 상기 제5 데이터선과 연결되어 있는 제7 스위칭 소자, 상기 제4 게이트선 및 상기 제6 데이터선과 연결되어 있는 제8 스위칭 소자, 상기 제5 및 제6 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제5 및 제6 화소 전극, 상기 제7 및 제8 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제7 및 제8 화소 전극을 더 포함하고, 상기 제1 게이트선과 상기 제3 게이트선은 서로 연결되어 동일한 게이트 신호를 전달하고, 상기 제2 게이트선과 상기 제4 게이트선은 서로 연결되어 동일한 게이트 신호를 전달하고, 상기 제5 화소 전극과 상기 제6 화소 전극은 제3 액정 축전기를 형성하고, 상기 제7 화소 전극과 상기 제8 화소 전극은 제4 액정 축전기를 형성할 수 있다.Third and fourth gate lines formed on the first substrate and transferring a gate signal, a fourth data line and a fifth data line and a sixth data line formed on the first substrate, And a fifth switching element connected to the fourth data line, a sixth switching element connected to the third gate line and the fifth data line, a seventh switching element connected to the fourth gate line and the fifth data line, An eighth switching element connected to the fourth gate line and the sixth data line, fifth and sixth pixel electrodes connected to the fifth and sixth switching elements and separated from each other, And seventh and eighth pixel electrodes connected to the eighth switching element and separated from each other, wherein the first gate line and the third gate line are connected to each other to form the same gate Wherein the second gate line and the fourth gate line are connected to each other to transmit the same gate signal, the fifth pixel electrode and the sixth pixel electrode form a third liquid crystal capacitor, and the seventh pixel And the eighth pixel electrode may form a fourth liquid crystal capacitor.

상기 제1 데이터선과 상기 제4 데이터선은 서로 인접하여 배치되고, 상기 제2 데이터선과 상기 제5 데이터선은 서로 인접하여 배치되고, 상기 제3 데이터선과 상기 제6 데이터선은 서로 인접하여 배치될 수 있다.The first data line and the fourth data line are disposed adjacent to each other, the second data line and the fifth data line are disposed adjacent to each other, and the third data line and the sixth data line are disposed adjacent to each other .

상기 제5 및 제6 화소 전극은 복수의 가지 전극을 포함하며, 상기 제1 화소 전극의 가지 전극과 상기 제2 화소 전극의 가지 전극은 교대로 배치되어 있고, 상기 제7 및 제8 화소 전극은 복수의 가지 전극을 포함하며, 상기 제3 화소 전극의 가지 전극과 상기 제4 화소 전극의 가지 전극은 교대로 배치될 수 있다.Wherein the fifth and sixth pixel electrodes include a plurality of branch electrodes, branch electrodes of the first pixel electrode and branch electrodes of the second pixel electrode are alternately arranged, and the seventh and eighth pixel electrodes The branch electrode of the third pixel electrode and the branch electrode of the fourth pixel electrode may be alternately arranged.

상기 제1 및 제2 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제1 유지 축전기 및 제2 유지 축전기를 더 포함할 수 있다.And a first storage capacitor and a second storage capacitor connected to the first and second switching elements and separated from each other.

상기 제1 화소 전극과 전기적으로 연결되고, 상기 제2 화소 전극과 절연막을 사이에 두고 중첩하는 용량 전극을 더 포함하고, 상기 용량 전극과 상기 제2 화소 전극은 상기 절연막을 사이에 두고 중첩하여 유지 축전기를 이룰 수 있다.And a capacitor electrode electrically connected to the first pixel electrode and overlapping the second pixel electrode with an insulating film interposed therebetween, wherein the capacitor electrode and the second pixel electrode overlap each other with the insulating film interposed therebetween A capacitor can be formed.

본 발명의 다른 한 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 및 제2 기판 사이에 개재되어 있으며 액정 분자를 포함하는 액정층, 상기 제1 기판 위에 형성되어 있으며 게이트 신호를 전달하는 제1 게이트선, 제2 게이트선 및 제3 게이트선, 상기 제1 기판 위에 형성되어 있는 제1 데이터선 및 제2 데이터선, 상기 제1 게이트선 및 상기 제1 데이터선과 연결되어 있는 제1 스위칭 소자, 상기 제2 게이트선 및 상기 제2 데이터선과 연결되어 있는 제2 스위칭 소자, 상기 제3 게이트선 및 상기 제2 스위칭 소자의 출력 단자에 연결되어 있는 제3 스위칭 소자, 그리고 상기 제1 및 제2 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제1 및 제2 화소 전극을 포함하고, 상기 제3 스위칭 소자의 입력 단자는 상기 제2 스위칭 소자의 출력 단자에 연결되고, 상기 제3 스위칭 소자의 출력 단자는 상기 제2 화소 전극에 연결되고, 상기 제1 화소 전극과 상기 제2 화소 전극은 제1 액정 축전기를 형성한다.According to another aspect of the present invention, there is provided a liquid crystal display comprising a first substrate and a second substrate facing each other, a liquid crystal layer interposed between the first and second substrates and including liquid crystal molecules, A first gate line, a second gate line and a third gate line for transferring a gate signal, a first data line and a second data line formed on the first substrate, a first gate line and a first data line, A second switching element connected to the second gate line and the second data line, a third switching element connected to the third gate line and an output terminal of the second switching element, And first and second pixel electrodes connected to the first and second switching elements and separated from each other, and an input terminal of the third switching element is connected to the second switching element, An output terminal of the third switching element is connected to the second pixel electrode, and the first pixel electrode and the second pixel electrode form a first liquid crystal capacitor.

상기 제1 기판 위에 형성되어 있는 제3 데이터선, 그리고 상기 제1 게이트선 및 상기 제2 데이터선과 연결되어 있는 제4 스위칭 소자, 상기 제2 게이트선 및 상기 제3 데이터선과 연결되어 있는 제5 스위칭 소자, 그리고 상기 제4 및 제5 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제3 및 제4 화소 전극을 더 포함하고, 상기 제3 화소 전극과 상기 제4 화소 전극은 제2 액정 축전기를 형성할 수 있다.A third data line formed on the first substrate, a fourth switching element connected to the first gate line and the second data line, a fifth switching element connected to the second gate line and the third data line, And third and fourth pixel electrodes connected to the fourth and fifth switching elements and separated from each other, wherein the third pixel electrode and the fourth pixel electrode form a second liquid crystal capacitor can do.

상기 제1 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제1 화소 전극에는 상기 제1 데이터선을 통해 제1 데이터 전압이 인가되고, 상기 제3 화소 전극에는 상기 제2 데이터선을 통해 제2 데이터 전압이 인가되고, 상기 제2 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제2 화소 전극에는 상기 제2 데이터선을 통해 제3 데이터 전압이 인가되고, 상기 제4 화소 전극에는 상기 제3 데이터선을 통해 제4 데이터 전압이 인가되고, 상기 제1 데이터 전압과 상기 제2 데이터 전압의 극성은 서로 다르고, 상기 제2 데이터 전압과 상기 제3 데이터 전압의 극성은 서로 다를 수 있다.Wherein when a gate-on signal is applied to the first gate line, a first data voltage is applied to the first pixel electrode through the first data line, and a second data voltage is applied to the third pixel electrode through the second data line, A third data voltage is applied to the second pixel electrode through the second data line and a third data voltage is applied to the fourth pixel electrode when the data voltage is applied and the gate- A fourth data voltage is applied through a data line, the polarities of the first data voltage and the second data voltage are different from each other, and the polarities of the second data voltage and the third data voltage may be different from each other.

상기 제3 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제2 데이터 전압은 상기 제3 스위칭 소자를 통해 전달될 수 있다.When the gate-on signal is applied to the third gate line, the second data voltage may be transmitted through the third switching element.

상기 제1 기판 위에 형성되어 있으며 게이트 신호를 전달하는 제4 게이트선, 제5 게이트선, 그리고 제6 게이트선, 상기 제1 기판 위에 형성되어 있는 제3 데이터선 및 제4 데이터선, 상기 제4 게이트선 및 상기 제3 데이터선과 연결되어 있는 제4 스위칭 소자, 상기 제5 게이트선 및 상기 제4 데이터선과 연결되어 있는 제5 스위칭 소자, 상기 제6 게이트선 및 상기 제5 스위칭 소자의 출력 단자에 연결되어 있는 제6 스위칭 소자, 그리고 상기 제4 및 제5 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제3 및 제4 화소 전극을 더 포함하고, 상기 제1 게이트선과 상기 제4 게이트선은 서로 연결되어 동일한 게이트 신호를 전달하고, 상기 제2 게이트선과 상기 제5 게이트선은 서로 연결되어 동일한 게이트 신호를 전달하고, 상기 제3 게이트선과 상기 제6 게이트선은 서로 연결되어 동일한 게이트 신호를 전달하고, 상기 제3 화소 전극과 상기 제4 화소 전극은 제2 액정 축전기를 형성할 수 있다.A fourth gate line, a fifth gate line, and a sixth gate line formed on the first substrate and transmitting a gate signal, a third data line and a fourth data line formed on the first substrate, A fourth switching element connected to the gate line and the third data line, a fifth switching element connected to the fifth gate line and the fourth data line, an output terminal connected to the sixth gate line and the fifth switching element, And a third and fourth pixel electrodes connected to the fourth and fifth switching elements and separated from each other, wherein the first gate line and the fourth gate line are connected to each other And the second gate line and the fifth gate line are connected to each other to transmit the same gate signal, and the third gate line and the sixth gate And the third pixel electrode and the fourth pixel electrode may form a second liquid crystal capacitor.

상기 제1 데이터선과 상기 제3 데이터선은 서로 인접하여 배치되고, 상기 제2 데이터선과 상기 제4 데이터선은 서로 인접하여 배치될 수 있다.The first data line and the third data line may be disposed adjacent to each other, and the second data line and the fourth data line may be disposed adjacent to each other.

본 발명의 다른 한 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 및 제2 기판 사이에 개재되어 있으며 액정 분자를 포함하는 액정층, 상기 제1 기판 위에 형성되어 있으며 게이트 신호를 전달하는 제1 및 제2 게이트선, 상기 제1 기판 위에 형성되어 있는 데이터선, 상기 제1 게이트선 및 상기 데이터선과 연결되어 있는 제1 스위칭 소자, 상기 제2 게이트선 및 상기 데이터선과 연결되어 있는 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자와 각각 연결되어 있으며 서로 분리되어 있는 제1 및 제2 화소 전극, 그리고 상기 제1 및 제2 스위칭 소자와 각각 연결되어 있는 제1 용량 전극 및 제2 용량전극이 절연막을 사이에 두고 중첩하여 형성되는 승압 축전기를 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극은 제1 액정 축전기를 형성할 수 있다.According to another aspect of the present invention, there is provided a liquid crystal display comprising a first substrate and a second substrate facing each other, a liquid crystal layer interposed between the first and second substrates and including liquid crystal molecules, A first switching element connected to the first gate line and the data line, a second gate line connected to the first gate line, and a second gate line connected to the data line, A second switching element connected to the data line, first and second pixel electrodes connected to the first and second switching elements, respectively, and separated from each other, and first and second switching elements connected to the first and second switching elements, Wherein the first pixel electrode and the second pixel electrode are connected to each other through a first capacitor electrode and a second capacitor electrode, It can be formed.

상기 제1 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제1 화소 전극과 상기 제1 용량 전극에는 상기 데이터선을 통해 제1 데이터 전압이 인가되고, 상기 제2 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제2 화소 전극과 상기 제2 용량 전극에는 상기 데이터선을 통해 제2 데이터 전압이 인가되고, 상기 제1 화소 전극과 상기 제1 용량 전극의 전압이 승압될 수 있다.When a gate-on signal is applied to the first gate line, a first data voltage is applied to the first pixel electrode and the first capacitor electrode through the data line, and a gate-on signal is applied to the second gate line A second data voltage is applied to the second pixel electrode and the second capacitor electrode through the data line, and the voltages of the first pixel electrode and the first capacitor electrode can be boosted.

입력 단자는 상기 제1 게이트선에 연결되고, 출력 단자는 상기 제2 화소 전극 및 상기 제2 용량 전극에 연결되어 있는 제3 스위칭 소자를 더 포함하고, 상기 제3 스위칭 소자의 입력 단자에는 공통 전압이 인가될 수 있다.Wherein the third switching element is connected to the first gate line and the output terminal is connected to the second pixel electrode and the second capacitor electrode, Can be applied.

상기 제1 게이트선에 게이트 온 신호가 인가되는 경우, 상기 제2 화소 전극 및 상기 제2 용량 전극에는 상기 제3 스위칭 소자를 통해 공통 전압이 인가될 수 있다.When a gate-on signal is applied to the first gate line, a common voltage may be applied to the second pixel electrode and the second capacitor electrode through the third switching device.

본 발명의 한 실시예에 따르면 액정 표시 장치의 높은 대비비와 광시야각을 동시에 확보할 수 있고, 액정 분자의 응답 속도를 빠르게 할 수 있을 뿐만 아니라, 데이터선의 수효를 줄여 액정 표시 장치 구동부의 비용을 줄일 수 있다.According to one embodiment of the present invention, a high contrast ratio and a wide viewing angle of a liquid crystal display device can be secured at the same time, and the response speed of liquid crystal molecules can be increased, and the number of data lines can be reduced, Can be reduced.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조와 함께 한 화소를 도시하는 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 간략한 단면도이다.
*도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 화소의 형태를 도시하는 배치도이다.
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 개의 화소에 대한 등가 회로도이다.
도 6은 도 5에 도시한 액정 표시 장치의 한 화소에 인가되는 신호의 파형도이다.
도 7은 도 5에 도시한 액정 표시 장치의 화소 구조의 한 예를 도시한다.
도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 네 개의 화소에 대한 등가 회로도이다.
도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 두 개의 화소에 대한 등가 회로도이다.
도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 유지 축전기의 구조를 나타내는 단면도이다.
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 두 개의 화소에 대한 등가 회로도이다.
도 12는 본 발명의 다른 한 실시예에 따른 화소의 등가 회로도이다.
도 13은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 한 화소의 등가 회로도이다.
도 14는 도 13에 도시한 액정 표시 장치의 한 화소에 인가되는 신호의 파형도이다.
도 15는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention.
2 is an equivalent circuit diagram showing a pixel together with the structure of a liquid crystal display device according to an embodiment of the present invention.
3 is a schematic cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.
4 is a layout diagram showing the shape of a pixel of a liquid crystal display device according to an embodiment of the present invention.
5 is an equivalent circuit diagram of two pixels of a liquid crystal display according to an embodiment of the present invention.
6 is a waveform diagram of a signal applied to one pixel of the liquid crystal display device shown in Fig.
Fig. 7 shows an example of the pixel structure of the liquid crystal display device shown in Fig.
8 is an equivalent circuit diagram of four neighboring pixels of a liquid crystal display according to an exemplary embodiment of the present invention.
9 is an equivalent circuit diagram of two neighboring pixels of a liquid crystal display according to an embodiment of the present invention.
10 is a cross-sectional view showing the structure of a storage capacitor of a liquid crystal display device according to an embodiment of the present invention.
11 is an equivalent circuit diagram of two neighboring pixels of a liquid crystal display according to an embodiment of the present invention.
12 is an equivalent circuit diagram of a pixel according to another embodiment of the present invention.
13 is an equivalent circuit diagram of one pixel of a liquid crystal display device according to another embodiment of the present invention.
14 is a waveform diagram of a signal applied to one pixel of the liquid crystal display device shown in Fig.
15 is an equivalent circuit diagram of one pixel of a liquid crystal display according to another embodiment of the present invention.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

이제 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도면을 참고하여 상세하게 설명한다.Now, a liquid crystal display according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조와 함께 한 화소를 도시하는 등가 회로도이다.FIG. 1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram illustrating a pixel together with the structure of a liquid crystal display device according to an embodiment of the present invention.

도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(gate driver)(400), 데이터 구동부(data driver)(500), 계조 전압 생성부(gray voltage generator)(800) 및 신호 제어부(signal controller)(600)를 포함한다.1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, A gray voltage generator 800, and a signal controller 600.

도 2를 참고하면, 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.Referring to FIG. 2, the liquid crystal panel assembly 300 includes lower and upper display panels 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

액정 축전기(Clc)는 하부 표시판(100)의 제1 화소 전극(PEa)과 제2 화소 전극(PEb)을 두 단자로 하며 제1 및 제2 화소 전극(PEa, PEb) 사이의 액정층(3)은 유전체로서 기능한다. 제1 화소 전극(PEa)은 제1 스위칭 소자(도시하지 않음)와 연결되며, 제2 화소 전극(PEb)은 제2 스위칭 소자(도시하지 않음)와 연결되어 있다. 제1 스위칭 소자와 제2 스위칭 소자는 각기 대응하는 게이트선(도시하지 않음) 및 데이터선(도시하지 않음)에 연결되어 있다.The liquid crystal capacitor Clc has the first pixel electrode PEa and the second pixel electrode PEb of the lower panel 100 as two terminals and the liquid crystal layer 3 between the first and second pixel electrodes PEa and PEb ) Function as a dielectric. The first pixel electrode PEa is connected to a first switching element (not shown), and the second pixel electrode PEb is connected to a second switching element (not shown). The first switching element and the second switching element are connected to corresponding gate lines (not shown) and data lines (not shown).

액정층(3)은 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.The liquid crystal layer 3 may have a dielectric anisotropy and the liquid crystal molecules of the liquid crystal layer 3 may be oriented so that their long axes are perpendicular to the surface of the two display plates in the absence of an electric field.

제1 및 제2 화소 전극(PEa, PEb)을 포함하는 화소 전극(PE) 및 공통 전극(도시하지 않음)은 서로 다른 층에 형성되거나 같은 층에 형성될 수 있다. 액정 축전기(Clc)의 보조적인 역할을 하는 제1 및 제2 유지 축전기(도시하지 않음)는 하부 표시판(100)에 구비된 별도의 전극(도시하지 않음)이 제1 및 제2 화소 전극(PEa, PEb) 각각과 절연체를 사이에 두고 중첩하여 형성될 수 있다.The pixel electrode PE and the common electrode (not shown) including the first and second pixel electrodes PEa and PEb may be formed on different layers or on the same layer. The first and second storage capacitors (not shown), which serve as auxiliary capacitors of the liquid crystal capacitors Clc, are connected to the first and second pixel electrodes PEa , And PEb, and an insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 제1 및 제2 화소 전극(PEa, PEb)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(CF)는 하부 표시판(100)의 제1 및 제2 화소 전극(PEa, PEb) 위 또는 아래에 둘 수도 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of primary colors (space division), or each pixel PX alternately displays a basic color (time division) So that the desired color is recognized by the spatial and temporal sum of these basic colors. Examples of basic colors include red, green, and blue. 2 shows an example of space division in which each pixel PX has a color filter CF representing one of the basic colors in an area of the upper panel 200 corresponding to the first and second pixel electrodes PEa and PEb Respectively. 2, the color filter CF may be placed above or below the first and second pixel electrodes PEa and PEb of the lower panel 100. [

액정 표시판 조립체(300)에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.The liquid crystal panel assembly 300 is provided with at least one polarizer (not shown).

그러면 도 3과 함께 도 1 및 도 2를 본 발명의 한 실시예에 따른 액정 표시 장치의 동작에 대하여 설명한다.1 and 2 together with FIG. 3, the operation of the liquid crystal display according to an embodiment of the present invention will be described.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 간략한 단면도이다.3 is a schematic cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

도 2 및 도 3을 참고하면, 각 화소에 연결되어 있는 데이터선에 데이터 전압이 인가되면, 게이트 신호에 의해 턴온된 제1 및 제2 스위칭 소자를 통하여 해당 화소(PX)에 인가된다. 즉, 제1 화소 전극(PEa)에는 제1 스위칭 소자를 통하여 제1 데이터 전압이 인가되며, 제2 화소 전극(PEb)에는 제2 스위칭 소자를 통하여 제2 데이터 전압이 인가된다. 이 때 제1 및 제2 화소 전극(PEa, PEb)에 인가되는 데이터 전압은 화소(PX)가 표시하고자 하는 휘도에 대응되는 데이터 전압이며 공통 전압(Vcom)에 대하여 각각 극성이 서로 반대일 수 있다.Referring to FIGS. 2 and 3, when a data voltage is applied to the data line connected to each pixel, the data voltage is applied to the pixel PX through the first and second switching devices turned on by the gate signal. That is, the first data voltage is applied to the first pixel electrode PEa through the first switching element, and the second data voltage is applied to the second pixel electrode PEb through the second switching element. In this case, the data voltages applied to the first and second pixel electrodes PEa and PEb may be data voltages corresponding to the brightness to be displayed by the pixel PX and may have polarities opposite to each other with respect to the common voltage Vcom .

이렇게 제1 및 제2 화소 전극(PEa, PEb)에 인가된 극성이 서로 다른 두 데이터 전압의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 축전기(Clc)의 양단에 전위차가 생기면 도 3에 도시한 바와 같이 표시판(100, 200)의 표면에 평행한 전기장이 제1 및 제2 화소 전극(PEa, PEb) 사이의 액정층(3)에 생성된다. 액정 분자(31)들이 양의 유전율 이방성을 가진 경우, 액정 분자(31)들은 그 장축이 전기장의 방향에 평행하도록 기울어지며 그 기울어진 정도는 화소 전압의 크기에 따라 다르다. 이러한 액정층(3)을 EOC(electrically-induced optical compensation) 모드라 한다. 또한 액정 분자(31)들의 기울어진 정도에 따라 액정층(3)을 통과하는 빛의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 원하는 소정의 휘도를 표시한다.The difference between the two data voltages having different polarities applied to the first and second pixel electrodes PEa and PEb appears as a charging voltage of the liquid crystal capacitor Clc, that is, a pixel voltage. An electric field parallel to the surfaces of the display panels 100 and 200 is applied to the liquid crystal layer 3 between the first and second pixel electrodes PEa and PEb when a potential difference is generated at both ends of the liquid crystal capacitor Clc, . When the liquid crystal molecules 31 have a positive dielectric anisotropy, the liquid crystal molecules 31 are tilted such that their long axes are parallel to the direction of the electric field, and the degree of tilt depends on the magnitude of the pixel voltage. This liquid crystal layer 3 is referred to as an EOC (electrically-induced optical compensation) mode. The degree of polarization of the light passing through the liquid crystal layer 3 varies depending on the degree of tilting of the liquid crystal molecules 31. This change in polarization is caused by a change in transmittance of light by the polarizer, whereby the pixel PX displays a desired predetermined brightness.

이렇게 한 화소(PX)에 공통 전압(Vcom)에 대한 극성이 서로 다른 두 데이터 전압을 인가함으로써 구동 전압을 높일 수 있고 액정 분자의 응답 속도를 빠르게 할 수 있으며 액정 표시 장치의 투과율을 높일 수 있다. 또한 한 화소(PX)에 인가되는 두 데이터 전압의 극성이 서로 반대이므로 데이터 구동부(500)에서의 반전 형태가 열반전 또는 행반전일 경우에도 점반전 구동과 마찬가지로 플리커(flicker)로 인한 화질 열화를 막을 수 있다.By applying two data voltages having different polarities to the common voltage Vcom to the pixel PX, the driving voltage can be increased, the response speed of the liquid crystal molecules can be increased, and the transmissivity of the liquid crystal display device can be increased. Also, since the polarities of the two data voltages applied to one pixel PX are opposite to each other, even when the inverted mode in the data driver 500 is column inversion or row inversion, the image quality deterioration due to flicker Can be prevented.

또한 한 화소(PX)에서 제1 및 제2 스위칭 소자가 턴 오프될 때 제1 및 제2 화소 전극(PEa, PEb)에 인가되는 전압이 모두 각각의 킥백 전압(kickback voltage)만큼 하강하므로 화소(PX)의 충전 전압에는 거의 변화가 없다. 따라서 액정 표시 장치의 표시 특성을 향상시킬 수 있다.Also, when the first and second switching elements are turned off in one pixel PX, since the voltages applied to the first and second pixel electrodes PEa and PEb are all lowered by the respective kickback voltages, There is almost no change in the charging voltage of the PX. Therefore, the display characteristics of the liquid crystal display device can be improved.

이제 도 4를 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소(PX)의 제1 및 제2 화소 전극(PEa, PEb)의 형태에 대하여 설명한다. 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 화소의 형태를 도시하는 배치도이다.Referring now to FIG. 4, the first and second pixel electrodes PEa and PEb of a pixel PX of a liquid crystal panel assembly according to an exemplary embodiment of the present invention will be described. 4 is a layout diagram showing the shape of a pixel of a liquid crystal display device according to an embodiment of the present invention.

도 4를 참고하면, 한 화소 전극(PE)의 전체적인 외곽 모양은 사각형이며 제1 및 제2 화소 전극(PEa, PEb)은 간극(91)을 사이에 두고 맞물려 있다. 제1 및 제2 화소 전극(PEa, PEb)은 전체적으로 가상적인 가로 중앙선(CL)을 경계로 상하 대칭을 이루고 상하의 두 부영역으로 나뉘어진다.Referring to FIG. 4, the overall outline of one pixel electrode PE is a rectangle, and the first and second pixel electrodes PEa and PEb are interposed with a gap 91 therebetween. The first and second pixel electrodes PEa and PEb are vertically symmetrical with respect to the imaginary horizontal center line CL and are divided into two upper and lower sub-regions.

제1 화소 전극(PEa)은 하단의 돌출부, 왼쪽의 세로 줄기부, 세로 줄기부의 중앙 부분에서 오른쪽으로 뻗은 가로 줄기부, 그리고 복수의 가지부를 포함한다. 가로 중앙선(CL)을 기준으로 상부에 위치하는 가지부는 세로 줄기부 또는 가로 줄기부로부터 오른쪽 위 방향으로 비스듬히 뻗으며, 하부에 위치하는 가지부는 세로 줄기부 또는 가로 줄기부로부터 오른쪽 아래 방향으로 비스듬히 뻗는다. 가지부가 가로 중앙선(CL)과 이루는 각은 대략 45도일 수 있다.The first pixel electrode PEa includes a protrusion at the lower end, a vertical line base at the left, a horizontal line base extending to the right at the center of the vertical line, and a plurality of branches. The branch portion located at the upper side with respect to the horizontal center line CL extends obliquely from the vertical line base portion or the horizontal line base portion to the upper right direction and the lower branch portion extends diagonally from the vertical line base portion or the horizontal line base portion to the lower right direction . The angle formed by the branch portions with the transverse center line CL may be approximately 45 degrees.

제2 화소 전극(PEb)은 하단의 돌출부, 오른쪽의 세로 줄기부, 상단 및 하단의 가로 줄기부, 그리고 복수의 가지부를 포함한다. 상단 및 하단의 가로 줄기부는 각각 세로 줄기부의 상단 및 하단에서 왼쪽으로 가로 방향으로 뻗어 있다. 가로 중앙선(CL)을 기준으로 상부에 위치하는 가지부는 세로 줄기부 또는 상단의 가로 줄기부로부터 왼쪽 아래 방향으로 비스듬히 뻗으며, 하부에 위치하는 가지부는 세로 줄기부 또는 하단의 가로 줄기부로부터 왼쪽 위 방향으로 비스듬히 뻗는다. 제2 화소 전극(PEb)의 가지부 역시 가로 중앙선(CL)과 이루는 각은 대략 45도일 수 있다. 가로 중앙선(CL)을 중심으로 상부 및 하부의 가지부는 서로 직각을 이룰 수 있다.The second pixel electrode PEb includes a projecting portion at the lower end, a vertical line base portion at the right side, a horizontal line base portion at the upper and lower sides, and a plurality of branch portions. The upper and lower transverse trunk portions extend in the lateral direction to the left from the upper and lower ends of the vertical trunk portions, respectively. The branch portion located at the upper side with respect to the horizontal center line CL extends obliquely from the vertical line base portion or from the horizontal line base portion at the upper side to the lower left direction and the lower branch portion extends from the vertical line base portion or the horizontal line base portion Direction. The branch portion of the second pixel electrode PEb may also be approximately 45 degrees with the horizontal center line CL. The upper and lower branches around the horizontal center line CL can be at right angles to each other.

제1 및 제2 화소 전극(PEa, PEb)의 가지부는 일정한 간격을 두고 서로 맞물려서 교대로 배치되어 빗살 무늬를 이룬다.The branch portions of the first and second pixel electrodes PEa and PEb are interdigitated with each other at regular intervals to form a comb pattern.

그러나, 본 발명의 실시예에 따른 액정 표시판 조립체의 한 화소(PX)의 제1 및 제2 화소 전극(PEa, PEb)의 형태는 이에 한정되지 않고, 화소 전극(PE)은 제1 및 제2 화소 전극(PEa, PEb)의 적어도 일부분이 같은 층에 형성되어 서로 교대로 배치되는 모든 형태를 포함할 수 있다.However, the shapes of the first and second pixel electrodes PEa and PEb of one pixel PX of the liquid crystal panel assembly according to the exemplary embodiment of the present invention are not limited thereto, And at least a part of the pixel electrodes PEa and PEb may be formed in the same layer and arranged alternately with each other.

그러면, 도 2와 함께 도 5 및 도 6을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대하여 설명한다. 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 개의 화소에 대한 등가 회로도이고, 도 6은 도 5에 도시한 액정 표시 장치의 한 화소에 인가되는 신호의 파형도이다.Next, the arrangement of the signal lines and the pixels and the driving method thereof in the liquid crystal display device according to one embodiment of the present invention will be described with reference to FIG. 2 together with FIG. 5 and FIG. FIG. 5 is an equivalent circuit diagram of two pixels of a liquid crystal display device according to an embodiment of the present invention, and FIG. 6 is a waveform diagram of signals applied to one pixel of the liquid crystal display device of FIG.

도 2 및 도 5를 참고하면, 본 실시예에 따른 액정 표시 장치는 화소 행 방향으로 이웃하는 복수의 제1 화소(PX(m, n)) 및 복수의 제2 화소(PX(m, n+1)), 그리고 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))와 화소 열 방향으로 각기 이웃하는 복수의 제3 화소(PX(m+1, n)) 및 복수의 제4 화소(PX(m+1, n+1)), 그리고 이에 연결되어 있는 복수의 신호선(Gi(a), Gi(b), Gi+1(a), Gi+1(b), Dj, Dj+1, Dj+2)을 포함한다. 신호선(Gi(a), Gi(b), Gi+1(a), Gi+1(b), Dj, Dj+1, Dj+2)은 게이트 신호("주사 신호" 라고도 함)를 전달하는 복수 쌍의 게이트선(Gi(a) 및 Gi(b), Gi+1(a) 및 Gi+1(b))과 데이터 전압을 전달하는 복수의 데이터선(Dj, Dj+1, Dj+2)을 포함한다.2 and 5, the liquid crystal display according to the present embodiment includes a plurality of first pixels PX (m, n) and a plurality of second pixels PX (m, n + 1) and a plurality of third pixels PX (m + 1, n + 1) adjacent to each other in the pixel column direction from the first pixel PX (m, n) and the second pixel PX (a), Gi + 1 (a), and Gi + (n + 1)) connected to the fourth pixel PX 1 (b), Dj, Dj + 1, Dj + 2). The signal lines Gi (a), Gi (b), Gi + 1 (a), Gi + 1 (b), Dj, Dj + 1 and Dj + A plurality of data lines Dj, Dj + 1, Dj + 2 (b) for transferring a data voltage and a plurality of pairs of gate lines Gi (a) and Gi ).

제1 화소(PX(m, n))는 i번째(i=1, 2,.. ,n) 쌍의 게이트선(Gi(a), Gi(b)) 중 전단 게이트선(Gi(a))과 j번째 및 j+1번째(j=1, 2,.., m) 데이터선(Dj, Dj+1)에 연결되어 있고, 제1 화소(PX(m, n))는 신호선(Gi(a), Dj, Dj+1)에 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(Clc) 및 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다. 제1 및 제2 유지 축전기(Csta, Cstb)는 필요에 따라 생략할 수 있다. 제1/제2 스위칭 소자(Qa/Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi(a))과 연결되어 있고, 입력 단자는 데이터선(Dj/Dj+1)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 제1/제2 유지 축전기(Csta/Cstb)에 연결되어 있다. 액정 축전기(Clc)는 제1 화소 전극(PEa)과 제2 화소 전극(PEb)을 두 단자로 하며, 제1 및 제2 화소 전극 사이의 액정층(3)은 유전체로서 기능한다. 제1 화소 전극(PEa)은 제1 스위칭 소자(Qa)와 연결되며, 제2 화소 전극(PEb)은 제2 스위칭 소자(Qb)와 연결된다.The first pixel PX (m, n) is connected to the previous gate line Gi (a) among the i-th (i = 1, 2, ..., n) pairs of gate lines Gi (a) ) And the jth and j + 1th (j = 1, 2, .., m) data lines Dj and Dj + 1, and the first pixel PX the first and second switching elements Qa and Qb connected to the first and second storage capacitors Cj and Cjb and the liquid crystal capacitor Clc connected thereto and the first and second storage capacitors Csta and Cstb connected to the first and second switching elements Qj and Qj, . The first and second storage capacitors Csta and Cstb may be omitted if necessary. The control terminals of the first and second switching elements Qa and Qb are connected to the gate line Gi (a), and the input terminal of the first and second switching elements Qa and Qb is connected to the data line Dj / Dj + 1 , And an output terminal thereof is connected to the liquid crystal capacitor Clc and the first / second holding capacitors Csta / Cstb. The liquid crystal capacitor Clc has the first pixel electrode PEa and the second pixel electrode PEb as two terminals and the liquid crystal layer 3 between the first and second pixel electrodes functions as a dielectric. The first pixel electrode PEa is connected to the first switching device Qa and the second pixel electrode PEb is connected to the second switching device Qb.

화소 행 방향으로 제1 화소(PX(m, n))에 이웃하는 제2 화소(PX(m, n+1))는 i번째(i=1, 2,.. ,n) 쌍의 게이트선(Gi(a), Gi(b)) 중 후단 게이트선(Gi(b))과 j+1번째 및 j+2번째(j=1, 2,.., m) 데이터선(Dj+1, Dj+2)에 연결되어 있다. 제2 화소(PX(m, n+1))는 신호선(Gi(b), Dj+1, Dj+2)에 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(Clc)와 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다.The second pixel PX (m, n + 1) adjacent to the first pixel PX (m, n) in the pixel row direction is connected to the i-th (i = 1, 2, (J = 1, 2, ..., m) data lines Dj + 1, ..., m among the gate lines Gi (b) Dj + 2). The second pixel PX (m, n + 1) is connected to the first and second switching elements Qa and Qb connected to the signal lines Gi (b), Dj + 1 and Dj + 2, (Clc) and first and second storage capacitors (Csta, Cstb).

유사하게, 제1 화소(PX(m, n))와 화소 열 방향으로 이웃하는 제3 화소(PX(m+1, n))는 i+1번째(i=1, 2,.. ,n) 쌍의 게이트선(Gi+1(a), Gi+1(b)) 중 전단 게이트선(Gi+1(a))과 j번째 및 j+1번째(j=1, 2,.., m) 데이터선(Dj, Dj+1)에 연결되어 있고, 신호선(Gi+1(a), Dj, Dj+1)에 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(Clc) 및 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다.Similarly, the third pixel PX (m + 1, n) neighboring the first pixel PX (m, n) in the pixel column direction is divided into (i + (J = 1, 2, ...) among the gate lines Gi + 1 (a) and Gi + 1 m connected to the data lines Dj and Dj + 1 and connected to the signal lines Gi + 1 (a), Dj and Dj + 1 and the first and second switching elements Qa and Qb A liquid crystal capacitor Clc, and first and second holding capacitors Csta and Cstb.

제2 화소(PX(m, n+1))와 화소 열 방향으로 이웃하는 제4 화소(PX(m+1, n+1))는 i+1번째(i=1, 2,.. ,n) 쌍의 게이트선(Gi+1(a), Gi+1(b)) 중 후단 게이트선(Gi+1(b))과 j+1번째 및 j+2번째(j=1, 2,.., m) 데이터선(Dj+1, Dj+2)에 연결되어 있고, 신호선(Gi+1(b), Dj+1, Dj+2)에 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(Clc) 및 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다.The first pixel PX (m + 1, n + 1) adjacent to the second pixel PX (m, n + 1) (j + 1) th and j + 2 < th > (j = 1 and 2) pairs among the gate lines Gi + 1 (a) 1 and 2 connected to the data lines Dj + 1 and Dj + 2 and connected to the signal lines Gi + 1 (b), Dj + 1 and Dj + 2, Qa and Qb, a liquid crystal capacitor Clc connected thereto, and first and second storage capacitors Csta and Cstb.

화소 행 방향으로 서로 이웃하는 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))는 j+1번째 데이터선(Dj+1)을 공유하고, 제3 화소(PX(m+1, n)) 및 제4 화소(PX(m+1, n+1))는 j+1번째 데이터선(Dj+1)을 공유한다.The first pixel PX (m, n) and the second pixel PX (m, n + 1) adjacent to each other in the pixel row direction share the (j + 1) th data line Dj + 1, The pixel PX (m + 1, n) and the fourth pixel PX (m + 1, n + 1) share the (j + 1) th data line Dj + 1.

도 2 및 도 5와 함께, 도 6을 참고하면, i번째 쌍의 게이트선(Gi(a), Gi(b)) 중 전단 게이트선(Gi(a))에 게이트 온 전압이 인가되면, 턴온된 제1 및 제2 스위칭 소자(Qa, Qb)를 통해 데이터 전압이 제1 화소(PX(m, n))에 인가된다. 즉, 제1 화소 전극(PEa)에는 제1 스위칭 소자(Qa)를 통하여 제1 데이터선(Dj)에 흐르는 데이터 전압이 인가되며, 제2 화소 전극(PEb)에는 제2 스위칭 소자(Qb)를 통하여 제2 데이터선(Dj+1)에 흐르는 데이터 전압이 인가된다. 그 후, i번째 쌍의 게이트선(Gi(a), Gi(b)) 중 후단 게이트선(Gi(b))에 게이트 온 전압이 인가되면, 턴온된 제1 및 제2 스위칭 소자를 통해 데이터 전압이 제2 화소(PX(m, n+1))에 인가되는데, 제2 화소(PX(m, n+1))의 제1 화소 전극(PEa)에는 제1 스위칭 소자를 통하여 제2 데이터선(Dj+1)에 흐르는 데이터 전압이 인가되며, 제2 화소 전극(PEb)에는 제2 스위칭 소자를 통하여 제3 데이터선(Dj+2)에 흐르는 데이터 전압이 인가된다. 따라서, 제2 데이터선(Dj+1)에는 게이트선(Gi(a))에 게이트 온 신호가 인가되는 동안 제1 화소(PX(m, n))의 제2 화소 전극(PEb)을 위한 데이터 전압이 인가되고, 게이트선(Gi(b))에 게이트 온 신호가 인가되는 동안, 제2 화소(PX(m, n+1))의 제1 화소 전극(PEa)을 위한 데이터 전압이 인가된다.Referring to FIG. 6 together with FIGS. 2 and 5, when a gate-on voltage is applied to the previous gate line Gi (a) of the i-th pair of gate lines Gi (a) and Gi The data voltage is applied to the first pixel PX (m, n) through the first and second switching elements Qa and Qb. That is, the data voltage flowing through the first data line Dj is applied to the first pixel electrode PEa through the first switching device Qa and the second switching device Qb is applied to the second pixel electrode PEb. The data voltage flowing through the second data line Dj + 1 is applied. Thereafter, when a gate-on voltage is applied to the rear gate line Gi (b) of the i-th pair of gate lines Gi (a) and Gi (b) A voltage is applied to the second pixel PX (m, n + 1). The first pixel electrode PEa of the second pixel PX (m, n + 1) The data voltage flowing through the third data line Dj + 1 is applied to the second pixel electrode PEb through the second switching element. Therefore, data for the second pixel electrode PEb of the first pixel PX (m, n) is applied to the second data line Dj + 1 while the gate-on signal is applied to the gate line Gi (a) A data voltage for the first pixel electrode PEa of the second pixel PX (m, n + 1) is applied while a voltage is applied and a gate-on signal is applied to the gate line Gi (b) .

제1 및 제2 화소 전극(PEa, PEb)에 인가되는 데이터 전압은 각 화소(PX(m, n), PX(m, n+1))가 표시하고자 하는 휘도에 대응되는 데이터 전압이며 공통 전극(Vcom)에 대하여 각각 극성이 서로 반대이다. 예를 들어, 제1 데이터선(Dj)에 인가되는 데이터 전압의 극성이 (+)인 경우, 제2 데이터선(Dj+1)에 인가되는 데이터 전압의 극성은 (-)이고, 제3 데이터선(Dj+2)에 인가되는 데이터 전압의 극성은 (+)이고, 제1 데이터선(Dj)에 인가되는 데이터 전압의 극성이 (-)인 경우, 제2 데이터선(Dj+1)에 인가되는 데이터 전압의 극성은 (+)이고, 제3 데이터선(Dj+2)에 인가되는 데이터 전압의 극성은 (-)이다. 이처럼, 본 발명의 실시예에 따른 액정 표시 장치의 데이터선은 컬럼 반전 구동 형태일 수 있다.The data voltage applied to the first and second pixel electrodes PEa and PEb is a data voltage corresponding to the luminance to be displayed by each pixel PX (m, n) and PX (m, n + 1) (Vcom). For example, when the polarity of the data voltage applied to the first data line Dj is positive, the polarity of the data voltage applied to the second data line Dj + 1 is negative, When the polarity of the data voltage applied to the line Dj + 2 is (+) and the polarity of the data voltage applied to the first data line Dj is (-), the polarity of the data voltage applied to the second data line Dj + The polarity of the applied data voltage is (+), and the polarity of the data voltage applied to the third data line Dj + 2 is (-). As described above, the data line of the liquid crystal display according to the embodiment of the present invention may be in the form of column inversion driving.

일반적으로, 화소 행 방향으로 서로 이웃하는 두 화소는 서로 같은 하나의 게이트선과 서로 다른 네 개의 데이터선에 연결된다. 즉 각 화소의 제1 및 제2 화소 전극에 연결되어 있는 제1 및 제2 스위칭 소자는 같은 게이트 선에 연결되어 있지만, 각기 서로 다른 데이터선에 연결되어, 서로 다른 데이터선을 통해 데이터 전압을 인가 받는다.In general, two pixels neighboring each other in the pixel row direction are connected to one same gate line and four different data lines. That is, although the first and second switching elements connected to the first and second pixel electrodes of each pixel are connected to the same gate line, they are connected to different data lines, and data voltages are applied through different data lines Receive.

그러나, 본 실시예에 따른 액정 표시 장치의 화소 행 방향으로 서로 이웃하는 두 화소는 한 쌍의 게이트선 중 어느 하나와 연결되고, 이웃하여 배치되어 있는 세 개의 데이터선 중 중앙에 배치된 데이터선을 서로 공유한다. 따라서, 데이터선의 수효가 줄어들어, 액정 표시 장치의 구동부의 비용을 줄일 수 있다. 본 실시예에 따른 액정 표시 장치의 신호선 및 화소 배치에 의하면, 일반적인 신호선 및 화소의 배치에 비하여, 게이트선이 쌍을 이루어 배치되게 되어, 게이트선의 수효가 늘어나지만, 게이트 신호는 게이트 온/오프 신호에 불과하여, 데이터 구동부에 비하여 게이트 구동부의 동작이 비교적 간단하여, 제조 비용이 낮다고 알려져 있다.However, two pixels adjacent to each other in the pixel row direction of the liquid crystal display device according to the present embodiment are connected to any one of the pair of gate lines, and a data line arranged in the center among the three adjacent data lines Share it with each other. Therefore, the number of data lines is reduced, and the cost of the driving unit of the liquid crystal display device can be reduced. According to the signal line and the pixel arrangement of the liquid crystal display device according to the present embodiment, the gate lines are arranged in pairs so that the number of gate lines is increased compared with the arrangement of common signal lines and pixels. However, It is known that the operation of the gate driver is relatively simple compared with the data driver and the manufacturing cost is low.

그러면, 도 7을 참고로 하여, 도 5에 도시한 액정 표시 장치의 화소 구조의 한 예에 대하여 설명한다. 도 7은 도 5에 도시한 액정 표시 장치의 화소 구조의 한 예를 도시한다.An example of the pixel structure of the liquid crystal display device shown in Fig. 5 will now be described with reference to Fig. Fig. 7 shows an example of the pixel structure of the liquid crystal display device shown in Fig.

도 7을 참고로 하면, 본 실시예에 따른 액정 표시 장치는 복수의 제1 화소(PX(m, n)) 및 복수의 제2 화소(PX(m, n+1)), 그리고 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))와 화소 열 방향으로 각기 이웃하는 복수의 제3 화소(PX(m+1, n)) 및 복수의 제4 화소(PX(m+1, n+1)), 그리고 이에 연결되어 있는 복수 쌍의 게이트선(121a, 121b) 및 복수의 데이터선(171a, 171b, 171c)을 포함한다. 각 화소(PX(m, n), PX(m, n+1), PX(m+1, n), PX(m+1, n+1))는 제1 스위칭 소자 및 제2 스위칭 소자에 연결되어 있는 제1 화소 전극(191a)과 제2 화소 전극(191b)을 포함한다. 제1 스위칭 소자 및 제2 스위칭 소자는 박막 트랜지스터 등의 삼단자 소자로서, 각 제어 전극은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)이고, 각 입력 전극은 제1 소스 전극(173a) 및 제2 소스 전극(173b)이고, 각 출력 전극은 제1 드레인 전극(175a, 175b)이다. 각 제어 전극은 복수 쌍의 게이트선(121a, 121b) 중 어느 하나에 연결되어 있고, 각 입력 전극은 복수의 데이터선(171a, 171b, 171c) 중 하나에 연결되어 있고, 각 출력 전극은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 제1 화소 전극(191a)과 제2 화소 전극(191b)에 연결되어 있다.제1 화소 전극(191a)과 제2 화소 전극(191b)은 같은 층에 형성되어 서로 교대로 배치되어 있다.7, a liquid crystal display device according to the present embodiment includes a plurality of first pixels PX (m, n), a plurality of second pixels PX (m, n + 1) A plurality of third pixels PX (m + 1, n) adjacent to each other in the pixel column direction with the first pixel PX (m, n) and the second pixel PX (m, n + And a plurality of pairs of gate lines 121a and 121b and a plurality of data lines 171a and 171b and 171c connected to the pixels PX (m + 1, n + 1). (M + 1, n + 1)) are supplied to the first and second switching elements (PX And includes a first pixel electrode 191a and a second pixel electrode 191b connected to each other. The first switching element and the second switching element are three-terminal elements such as a thin film transistor. Each of the control electrodes is a first gate electrode 124a and a second gate electrode 124b. Each input electrode is connected to a first source electrode 173a And a second source electrode 173b, and the respective output electrodes are first drain electrodes 175a and 175b. Each control electrode is connected to one of a plurality of pairs of gate lines 121a and 121b, and each of the input electrodes is connected to one of a plurality of data lines 171a, 171b, and 171c, The first pixel electrode 191a and the second pixel electrode 191b are connected to each other through the contact hole 185a and the second contact hole 185b. Are formed on the same layer and are arranged alternately with each other.

본 실시예에 따른 액정 표시 장치는 유지 전극선(131) 및 유지 전극(135a, 135b)을 포함하고, 유지 전극(135a, 135b)은 제1 화소 전극(191a) 및 제2 화소 전극(191b)과 중첩하여, 유지 축전기를 이룬다.The liquid crystal display according to the present embodiment includes a sustain electrode line 131 and sustain electrodes 135a and 135b and the sustain electrodes 135a and 135b include a first pixel electrode 191a and a second pixel electrode 191b, Thereby forming a storage capacitor.

다음으로, 도 2와 함께 도 8을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대하여 설명한다. 도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 네 개의 화소에 대한 등가 회로도이다.Next, with reference to FIG. 2, an arrangement of signal lines and pixels and a driving method thereof in a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIG. 8 is an equivalent circuit diagram of four neighboring pixels of a liquid crystal display according to an exemplary embodiment of the present invention.

도 8을 참고하면, 본 실시예에 따른 액정 표시 장치는 화소 행 방향으로 이웃하는 복수의 제1 화소(PX(m, n)) 및 복수의 제2 화소(PX(m, n+1)), 그리고 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))와 화소 열 방향으로 각기 이웃하는 제3 화소(PX(m+1, n)) 및 복수의 제4 화소(PX(m+1, n+1)), 그리고 이에 연결되어 있는 복수의 게이트선(Gi, Gi+1) 및 복수 쌍의 데이터선(Dj 및 Dj’, Dj+1 및 Dj+1’, Dj+2 및 Dj+2’)을 포함한다.8, the liquid crystal display according to the present embodiment includes a plurality of first pixels PX (m, n) and a plurality of second pixels PX (m, n + 1) And a third pixel PX (m + 1, n) adjacent to the first pixel PX (m, n) and the second pixel PX (m, n + 1) And a plurality of pairs of data lines Dj and Dj ', Dj + 1 and Dj (i + 1, n + 1) +1 ', Dj + 2, and Dj + 2').

게이트선(Gi, Gi+1)은 각기 화소 열 방향으로 위 아래에 배치되어 있는 제1 및 제2 지선으로 나누어진다. 복수 쌍의 데이터선(Dj 및 Dj’, Dj+1 및 Dj+1’, Dj+2 및 Dj+2’은 화소 행을 따라 각기 쌍을 이루어 배치되어 있다.The gate lines Gi and Gi + 1 are divided into first and second branch lines which are arranged above and below each pixel column direction. The plurality of pairs of data lines Dj and Dj ', Dj + 1 and Dj + 1', Dj + 2 and Dj + 2 'are arranged in pairs along the pixel rows.

제1 화소(PX(m, n))의 제1 화소 전극(PEa) 및 제2 화소 전극(PEb)에 각기 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)의 제어 단자는 i번째 게이트선(Gi)의 제1 지선에 연결되어 있고, 입력 단자는 j번째 쌍의 데이터선(Dj, Dj’) 중 하나(Dj’)와 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 하나(Dj+1’)와 각기 연결되어 있다. 화소 행 방향으로 제1 화소(PX(m, n))와 이웃하는 제2 화소(PX(m, n+1))의 제1 화소 전극(PEa) 및 제2 화소 전극(PEb)에 각기 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)의 제어 단자는 i번째 게이트선의 제2 지선에 연결되어 있고, 입력 단자는 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 하나(Dj+1’)와 j+2번째 쌍의 데이터선(Dj+2, Dj+2’) 중 하나(Dj+2’)와 각기 연결되어 있다. 이처럼, 본 실시예에 따른 액정 표시 장치의 화소 행 방향으로 서로 이웃하는 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))는 데이터선(Dj+1’)을 공유한다. 또한, 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))는 동일한 게이트선(Gi)의 지선에 각기 연결되어, 게이트 온/오프 전압을 하나의 게이트선(Gi)을 통해 인가 받는다. 따라서, 구동 속도가 빨라질 수 있다.The control terminals of the first and second switching elements Qa and Qb connected to the first pixel electrode PEa and the second pixel electrode PEb of the first pixel PX (m, n) And the input terminal is connected to the first ground line of the gate line Gi and one of the jth pair of data lines Dj and Dj 'and the j + 1th pair of data lines Dj + 1 and Dj +1 '), respectively. The first pixel electrode PEa and the second pixel electrode PEb of the second pixel PX (m, n + 1) adjacent to the first pixel PX (m, n) The control terminals of the first and second switching elements Qa and Qb are connected to the second ground line of the i-th gate line and the input terminals thereof are connected to the data lines Dj + 1 and Dj + 1 ' (Dj + 1 ') of the (j + 2) -th pair of data lines Dj + 1 and Dj + 2', respectively. As described above, the first pixel PX (m, n) and the second pixel PX (m, n + 1) adjacent to each other in the pixel row direction of the liquid crystal display device according to the present embodiment are connected to the data line Dj + '). In addition, the first pixel PX (m, n) and the second pixel PX (m, n + 1) are connected to the branch line of the same gate line Gi, Line Gi. Therefore, the driving speed can be increased.

제1 화소(PX(m, n))와 화소 열 방향으로 이웃하는 제3 화소(PX(m+1, n))의 제1 화소 전극(PEa) 및 제2 화소 전극(PEb)에 각기 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)의 제어 단자는 i+1번째 게이트선(Gi+1)의 제1 지선에 연결되어 있고, 입력 단자는 j번째 쌍의 데이터선(Dj, Dj’)중 나머지 하나(Dj)와 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 나머지 하나(Dj+1)와 각기 연결되어 있다. 또한, 화소 열 방향으로 제2 화소(PX(m, n+1))와 이웃하고, 화소 행 방향으로 제3 화소(PX(m+1, n))와 이웃하는 제4 화소(PX(m+1, n+1))의 제1 화소 전극(PEa) 및 제2 화소 전극(PEb)에 각기 연결되어 있는 제1 및 제2 스위칭 소자(Qa, Qb)의 제어 단자는 i+1번째 게이트선(Gi+1)의 제2 지선에 연결되어 있고, 입력 단자는 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 나머지 하나(Dj+1)와 j+2번째 쌍의 데이터선(Dj+2, Dj+2’) 중 나머지 하나(Dj+2)와 각기 연결되어 있다. 이처럼, 본 실시예에 따른 액정 표시 장치의 화소 행 방향으로 서로 이웃하는 제3 화소(PX(m+1, n))와 제4 화소(PX(m+1, n+1))는 데이터선(Dj+1)을 공유하고, 동일한 게이트선(Gi+1)의 지선에 각기 연결되어, 게이트 온/오프 전압을 하나의 게이트선(Gi+1)을 통해 인가 받는다.The first pixel electrode PEa and the second pixel electrode PEb of the third pixel PX (m + 1, n) adjacent to the first pixel PX (m, n) The control terminals of the first and second switching elements Qa and Qb are connected to the first ground line of the (i + 1) th gate line Gi + 1, and the input terminal thereof is connected to the jth pair of data lines Dj, 1) of the (j + 1) -th pair of data lines Dj + 1 and Dj + 1 ', respectively. The fourth pixel PX (m, n + 1) adjacent to the second pixel PX (m, n + 1) in the pixel column direction and adjacent to the third pixel PX The control terminals of the first and second switching elements Qa and Qb connected to the first pixel electrode PEa and the second pixel electrode PEb of the (i + 1) th and (n + 1) Th input line is connected to the second ground line of the line Gi + 1 and the input terminal is connected to the other one of the (j + 1) th data lines Dj + 1 and Dj + 1 ' (Dj + 2) of the data lines Dj + 2 and Dj + 2 'of the data lines Dj + 1 and Dj + 2'. As described above, the third pixel PX (m + 1, n) and the fourth pixel PX (m + 1, n + 1) adjacent to each other in the pixel row direction of the liquid crystal display device according to the present embodiment, (Dj + 1) and are connected to branch lines of the same gate line (Gi + 1), respectively, so that the gate on / off voltage is applied through one gate line (Gi + 1).

그러면, 도 9를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치에 대하여 설명한다. 도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 두 개의 화소에 대한 등가 회로도이다.The arrangement of the signal lines and the pixels of the liquid crystal display according to another embodiment of the present invention will now be described with reference to FIG. 9 is an equivalent circuit diagram of two neighboring pixels of a liquid crystal display according to an embodiment of the present invention.

도 9에 도시한 액정 표시 장치의 신호선 및 화소의 배치는 도 5에 도시한 신호선 및 화소의 배치와 유사하다. 제1 화소(PX(m, n))는 i번째 쌍의 게이트선(Gi(a), Gi(b)) 중 전단 게이트선(Gi(a))과 j번째 및 j+1번째 데이터선(Dj, Dj+1)에 연결되어 있고, 화소 행 방향으로 제1 화소(PX(m, n))에 이웃하는 제2 화소(PX(m, n+1))는 i번째 쌍의 게이트선(Gi(a), Gi(b)) 중 후단 게이트선(Gi(b))과 j+1번째 및 j+2번째 데이터선(Dj+1, Dj+2)에 연결되어 있다. 또한, 화소 행 방향으로 서로 이웃하는 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))는 j+1번째 데이터선(Dj+1)을 공유한다.The arrangement of the signal lines and the pixels of the liquid crystal display device shown in Fig. 9 is similar to that of the signal lines and pixels shown in Fig. The first pixel PX (m, n) is connected to the previous gate line Gi (a) of the i-th pair of gate lines Gi (a) and Gi (b) And the second pixel PX (m, n + 1) adjacent to the first pixel PX (m, n) in the pixel row direction is connected to the i-th pair of gate lines (J) and the (j + 1) th and (j + 2) th data lines Dj + 1 and Dj + 2 of the gate lines Gi (a) and Gi (b). Further, the first pixel PX (m, n) and the second pixel PX (m, n + 1) neighboring each other in the pixel row direction share the (j + 1) th data line Dj + 1.

그러나 도 5에 도시한 액정 표시 장치와는 달리, 유지 축전기(Cst)의 두 단자가 제1 및 제2 스위칭 소자(Qa, Qb)의 출력 단자와 연결되어 있다.However, unlike the liquid crystal display device shown in Fig. 5, two terminals of the storage capacitor Cst are connected to the output terminals of the first and second switching elements Qa and Qb.

도 10은 유지 축전기(Cst)의 두 단자가 제1 및 제2 스위칭 소자(Qa, Qb)의 출력 단자와 연결되는 구조의 한 예를 도시한다.10 shows an example of a structure in which two terminals of the storage capacitor Cst are connected to output terminals of the first and second switching elements Qa and Qb.

도 10을 참고하면, 각 화소(PX)의 제1 화소 전극(PEa)은 접촉 구멍(186)을 통해 유지 용량 전극(178)과 연결되어 제1 화소 전극(PEa)과 동일한 전압이 인가된다. 유지 용량 전극(178)은 절연막(180)을 사이에 두고 제2 화소 전극(PEb)과 중첩하여 유지 축전기(Cst)를 이룬다.Referring to FIG. 10, the first pixel electrode PEa of each pixel PX is connected to the storage capacitor electrode 178 through the contact hole 186, and the same voltage as the first pixel electrode PEa is applied. The storage capacitor electrode 178 overlaps the second pixel electrode PEb with the insulating film 180 interposed therebetween to form a storage capacitor Cst.

다음으로, 도 2와 함께 도 11을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치 및 그 구동 방법에 대하여 설명한다. 도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 서로 이웃하는 두 개의 화소에 대한 등가 회로도이다.Next, with reference to FIG. 2 together with FIG. 2, the arrangement of the signal lines and pixels and the driving method thereof in the liquid crystal display device according to another embodiment of the present invention will be described. 11 is an equivalent circuit diagram of two neighboring pixels of a liquid crystal display according to an embodiment of the present invention.

도 2 및 도 11을 참고하면, 본 실시예에 따른 액정 표시 장치는 화소 행 방향으로 이웃하는 복수의 제1 화소(PX(m, n)) 및 복수의 제2 화소(PX(m, n+1)), 그리고 이에 연결되어 있는 복수의 게이트선(Gi, Gi+1, Gi+2)과 복수의 데이터선(Dj, Dj+1, Dj+2)을 포함한다.2 and 11, the liquid crystal display according to the present embodiment includes a plurality of first pixels PX (m, n) and a plurality of second pixels PX (m, n + 1), and a plurality of gate lines Gi, Gi + 1, Gi + 2 connected thereto and a plurality of data lines Dj, Dj + 1, Dj + 2.

제1 화소(PX(m))는 i번째(i=1, 2,.. ,n) 게이트선(Gi)과 j번째 데이터선(Dj)에 연결되어 있는 제1 스위칭 소자(Qa), i+1번째 게이트선(Gi+1)과 j+1번째 데이터선(Dj+1)에 연결되어 있는 제2 스위칭 소자(Qb), 그리고 이에 연결된 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다. 또한, 제1 화소(PX(m))는 i+2번째 게이트선(Gi+2)과 제2 스위칭 소자(Qb)의 출력 단자에 연결되어 있는 제3 스위칭 소자(Qc)를 포함한다.The first pixel PX (m) includes a first switching element Qa connected to an i-th (i = 1, 2, ..., n) gate line Gi and a j-th data line Dj, i The second switching element Qb connected to the (+1) th gate line Gi + 1 and the (j + 1) th data line Dj + 1 and the first and second storage capacitors Csta and Cstb connected thereto . The first pixel PX (m) includes a third switching element Qc connected to the (i + 2) th gate line Gi + 2 and the output terminal of the second switching element Qb.

제1 화소 전극(PEa)은 제1 스위칭 소자(Qa)와 연결되며, 제2 화소 전극(PEb)은 제3 스위칭 소자(Qc)를 통해 제2 스위칭 소자(Qb)와 연결된다.The first pixel electrode PEa is connected to the first switching device Qa and the second pixel electrode PEb is connected to the second switching device Qb through the third switching device Qc.

화소 행 방향으로 제1 화소(PX(m, n))에 이웃하는 제2 화소(PX(m, n+1))는 i번째(i=1, 2,.. ,n) 게이트선(Gi)과 j+1번째 데이터선(Dj+1)에 연결되어 있는 제1 스위칭 소자(Qa), i+1번째 게이트선(Gi+1)과 j+2번째 데이터선(Dj+2)에 연결되어 있는 제2 스위칭 소자(Qb), 그리고 이에 연결된 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다. 또한, 제2 화소(PX(m, n+1))는 i+2번째 게이트선(Gi+2)과 제2 스위칭 소자(Qb)의 출력 단자에 연결되어 있는 제3 스위칭 소자(Qc)를 포함한다.The second pixel PX (m, n + 1) adjacent to the first pixel PX (m, n) in the pixel row direction is connected to the i-th (i = 1, 2, ..., n) 1) th gate line Gi + 1 and the (j + 2) th data line Dj + 2 connected to the (j + 1) th data line Dj + And a first and a second storage capacitors Csta and Cstb connected to the second switching element Qb. The second pixel PX (m, n + 1) includes a third switching element Qc connected to the (i + 2) th gate line Gi + 2 and the output terminal of the second switching element Qb .

화소 행 방향으로 서로 이웃하는 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))는 j+1번째 데이터선(Dj+1)을 공유한다.The first pixel PX (m, n) and the second pixel PX (m, n + 1) adjacent to each other in the pixel row direction share the (j + 1) th data line Dj + 1.

i번째 게이트선(Gi)에 게이트 온 전압이 인가되면, 턴온된 제1 스위칭 소자(Qa)를 통해 데이터 전압이 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))에 인가된다. 즉, 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))의 제1 화소 전극(PEa)에는 제1 스위칭 소자(Qa)를 통하여 제1 데이터선(Dj)에 흐르는 데이터 전압과 제2 데이터선(Dj+1)에 흐르는 데이터 전압이 각기 인가되어, A 지점에는 데이터 전압이 충전된다. 그 후, i번째 게이트선(Gi)에 게이트 오프 전압이 인가되고, i+1번째 게이트선(Gi+1)에 게이트 온 전압이 인가되면, A 지점은 플로팅되고, 턴온된 제2 스위칭 소자를 통해 데이터 전압이 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))에 인가된다. 즉, 제1 화소(PX(m, n)) 및 제2 화소(PX(m, n+1))의 제2 화소 전극(PEb)에는 제2 스위칭 소자(Qb)를 통하여 제2 데이터선(Dj+1)에 흐르는 데이터 전압과 제3 데이터선(Dj+2)에 흐르는 데이터 전압이 각기 인가된다. 그 후, i+1번째 게이트선(Gi+1)에는 게이트 오프 전압이 인가되고, i+2번째 게이트선(Gi+2)에 게이트 온 전압이 인가되면, 제2 스위칭 소자(Qb)의 출력 단자는 플로팅 되고, 제3 스위칭 소자(Qc)가 턴온되어, 제2 화소 전극(PEb)에 인가되어 충전되어 있던 데이터 전압이 제3 스위칭 소자(Qc)를 통해 B 지점으로 전달되어, 액정 축전기(Clc)의 두 단자를 이루는 A 지점과 B 지점 사이에 원하는 크기의 데이터 전압이 충전된다. 이때, 액정 축전기(Clc)의 두 단자에 인가되는 데이터 전압은 각 화소(PX(m, n), PX(m, n+1))가 표시하고자 하는 휘도에 대응되는 데이터 전압이며 공통 전극(Vcom)에 대하여 각각 극성이 서로 반대이다. 앞서 설명한 실시예에 따른 액정 표시 장치와 같이, 제1 및 제2 화소 전극(PEa, PEb)에 인가되는 데이터 전압은 각 화소(PX(m, n), PX(m, n+1))가 표시하고자 하는 휘도에 대응되는 데이터 전압이며 공통 전극(Vcom)에 대하여 각각 극성이 서로 반대이다. 예를 들어, 제1 데이터선(Dj)에 인가되는 데이터 전압의 극성이 (+)인 경우, 제2 데이터선(Dj+1)에 인가되는 데이터 전압의 극성은 (-)이고, 제3 데이터선(Dj+2)에 인가되는 데이터 전압의 극성은 (+)이고, 제1 데이터선(Dj)에 인가되는 데이터 전압의 극성이 (-)인 경우, 제2 데이터선(Dj+1)에 인가되는 데이터 전압의 극성은 (+)이고, 제3 데이터선(Dj+2)에 인가되는 데이터 전압의 극성은 (-)이다. 이처럼, 본 발명의 실시예에 따른 액정 표시 장치의 데이터선은 컬럼 반전 구동 형태일 수 있다.When the gate-on voltage is applied to the i-th gate line Gi, the data voltage is applied to the first pixel PX (m, n) and the second pixel PX (m, n) through the first switching element Qa turned on. +1). That is, the first pixel electrode PEa of the first pixel PX (m, n) and the second pixel PX (m, n + 1) is connected to the first data line Dj and the data voltage flowing in the second data line Dj + 1 are applied to the data line Dj and the data voltage is charged at the point A, respectively. Thereafter, when a gate-off voltage is applied to the i-th gate line Gi and a gate-on voltage is applied to the (i + 1) -th gate line Gi + 1, the point A is floated and the turned- The data voltage is applied to the first pixel PX (m, n) and the second pixel PX (m, n + 1). That is, the second pixel electrode PEb of the first pixel PX (m, n) and the second pixel PX (m, n + 1) Dj + 1) and the data voltage flowing in the third data line (Dj + 2) are respectively applied. Thereafter, when a gate-off voltage is applied to the (i + 1) -th gate line Gi + 1 and a gate-on voltage is applied to the (i + 2) -th gate line Gi + 2, The third switching element Qc is turned on and the data voltage applied and applied to the second pixel electrode PEb is transferred to the point B through the third switching element Qc to be supplied to the liquid crystal capacitor A data voltage of a desired size is charged between the A point and the B point constituting the two terminals. At this time, the data voltage applied to the two terminals of the liquid crystal capacitor Clc is a data voltage corresponding to the luminance to be displayed by each pixel PX (m, n), PX (m, n + 1) ) Are opposite in polarity to each other. The data voltages applied to the first and second pixel electrodes PEa and PEb are the same as those of the pixels PX (m, n) and PX (m, n + 1), as in the liquid crystal display device according to the above- The data voltages corresponding to the luminance to be displayed and the polarities of the common electrode Vcom are opposite to each other. For example, when the polarity of the data voltage applied to the first data line Dj is positive, the polarity of the data voltage applied to the second data line Dj + 1 is negative, When the polarity of the data voltage applied to the line Dj + 2 is (+) and the polarity of the data voltage applied to the first data line Dj is (-), the polarity of the data voltage applied to the second data line Dj + The polarity of the applied data voltage is (+), and the polarity of the data voltage applied to the third data line Dj + 2 is (-). As described above, the data line of the liquid crystal display according to the embodiment of the present invention may be in the form of column inversion driving.

일반적으로 액정 축전기(Clc)의 한 단자는 충전 후 플로팅 된 상태이고, 나머지 한 단자는 충전 중인 경우, 서로 다른 극성을 가진 전압을 원하는 크기로 충전하기 어렵다. 그러나, 본 실시예에 따른 액정 표시 장치에 의하면, 서로 다른 게이트 온 시간 동안 제1 및 제2 스위칭 소자(Qa, Qb)를 통해 제1 및 제2 화소 전극(PEa, PEb)에 인가되는 데이터 전압은 각 게이트가 오프된 시간 동안 플로팅 된 제1 및 제2 스위칭 소자(Qa, Qb)의 출력 단자를 통해 액정 축전기(Clc)에 충전된다. 따라서, 액정 축전기(Clc)의 양 단자 모두 플로팅 된 상태에서 충전될 수 있어, 서로 다른 극성을 가진 전압을 원하는 크기로 충전할 수 있게 된다.In general, one terminal of the liquid crystal capacitor Clc is in a floating state after being charged, and when the other terminal is being charged, it is difficult to charge a voltage having a different polarity to a desired size. However, according to the liquid crystal display according to the present embodiment, the data voltages Vs applied to the first and second pixel electrodes PEa and PEb through the first and second switching elements Qa and Qb during the different gate- Is charged into the liquid crystal capacitor Clc through the output terminals of the first and second switching elements Qa and Qb floating during the time when each gate is turned off. Therefore, both terminals of the liquid crystal capacitor Clc can be charged in a floating state, and a voltage having a different polarity can be charged to a desired size.

다음으로 도 2와 함께 도 12를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치 및 구동 방법에 대하여 설명한다. 도 12는 본 발명의 다른 한 실시예에 따른 화소의 등가 회로도이다.Next, with reference to FIG. 2 and FIG. 12, a method of arranging and driving signal lines and pixels of a liquid crystal display device according to another embodiment of the present invention will be described. 12 is an equivalent circuit diagram of a pixel according to another embodiment of the present invention.

도 12를 참고하면, 본 실시예에 따른 액정 표시 장치는 화소 열 방향으로 이웃하는 복수의 제1 화소(PX(m)) 및 복수의 제2 화소(PX(m+1)), 그리고 이에 연결되어 있는 복수의 게이트선(Gi, Gi+1, Gi+2) 및 복수 쌍의 데이터선(Dj 및 Dj’, Dj+1 및 Dj+1’)을 포함한다.12, the liquid crystal display according to the present embodiment includes a plurality of first pixels PX (m) and a plurality of second pixels PX (m + 1) adjacent to each other in the pixel column direction, A plurality of gate lines Gi, Gi + 1, Gi + 2 and a plurality of pairs of data lines Dj and Dj ', Dj + 1 and Dj + 1'.

게이트선(Gi, Gi+1, Gi+2)은 각기 화소 열 방향으로 위 아래에 배치되어 있는 제1 및 제2 지선으로 나누어진다. 복수 쌍의 데이터선(Dj 및 Dj’, Dj+1 및 Dj+1’)은 화소 행을 따라 각기 쌍을 이루어 배치되어 있다.The gate lines Gi, Gi + 1, and Gi + 2 are divided into first and second branch lines, which are arranged above and below each pixel column direction. A plurality of pairs of data lines Dj and Dj ', Dj + 1 and Dj + 1' are arranged in pairs along pixel rows.

제1 화소(PX(m))의 제1 화소 전극(PEa)에 연결되어 있는 제1 스위칭 소자(Qa)의 제어 단자는 i번째 게이트선(Gi)의 제1 지선에 연결되어 있고, 입력 단자는 j번째 쌍의 데이터선(Dj, Dj’) 중 하나(Dj’)와 연결되어 있다. 제1 화소(PX(m))의 제2 화소 전극(PEb)에 연결되어 있는 제2 스위칭 소자(Qb)의 제어 단자는 i+1번째 게이트선(Gi+1)의 제1 지선에 연결되어 있고, 입력 단자는 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 하나(Dj+1’)에 연결되어 있다. 또한, 제1 화소(PX(m))의 제2 스위칭 소자(Qb)의 출력 단자에 연결되어 있는 제3 스위칭 소자(Qc)의 입력 단자는 i+2번째 게이트선(Gi+2)의 제1 지선에 연결되어 있다.The control terminal of the first switching element Qa connected to the first pixel electrode PEa of the first pixel PX (m) is connected to the first branch line of the i-th gate line Gi, Is connected to one (Dj ') of the jth pair of data lines Dj and Dj'. The control terminal of the second switching element Qb connected to the second pixel electrode PEb of the first pixel PX (m) is connected to the first branch line of the (i + 1) th gate line Gi + 1 And the input terminal is connected to one (Dj + 1 ') of the (j + 1) -th pair of data lines Dj + 1 and Dj + 1'. The input terminal of the third switching element Qc connected to the output terminal of the second switching element Qb of the first pixel PX (m) is connected to the input terminal of the (i + 2) th gate line Gi + It is connected to 1 branch line.

제2 화소(PX(m+1))의 제1 화소 전극(PEa)에 연결되어 있는 제1 스위칭 소자(Qa)의 제어 단자는 i번째 게이트선(Gi)의 제2 지선에 연결되어 있고, 입력 단자는 j번째 쌍의 데이터선(Dj, Dj’) 중 나머지 하나(Dj)와 연결되어 있다. 제1 화소(PX(m))의 제2 화소 전극(PEb)에 연결되어 있는 제2 스위칭 소자(Qb)의 제어 단자는 i+1번째 게이트선(Gi+1)의 제2 지선에 연결되어 있고, 입력 단자는 j+1번째 쌍의 데이터선(Dj+1, Dj+1’) 중 나머지 하나(Dj+1)에 연결되어 있다. 또한, 제2 화소(PX(m+1))의 제2 스위칭 소자(Qb)의 출력 단자에 연결되어 있는 제3 스위칭 소자(Qc)의 입력 단자는 i+2번째 게이트선(Gi+2)의 제2 지선에 연결되어 있다.The control terminal of the first switching element Qa connected to the first pixel electrode PEa of the second pixel PX (m + 1) is connected to the second branch line of the i-th gate line Gi, And the input terminal is connected to the other one of the j-th pair of data lines Dj and Dj '. The control terminal of the second switching element Qb connected to the second pixel electrode PEb of the first pixel PX (m) is connected to the second branch line of the (i + 1) th gate line Gi + 1 And the input terminal is connected to the other one (Dj + 1) of the (j + 1) -th pair of data lines Dj + 1 and Dj + 1 '. The input terminal of the third switching element Qc connected to the output terminal of the second switching element Qb of the second pixel PX (m + 1) is connected to the (i + 2) th gate line Gi + To the second branch line of FIG.

이처럼, 본 실시예에 따른 액정 표시 장치의 화소 열 방향으로 서로 이웃하는 제1 화소(PX(m)) 및 제2 화소(PX(m+1))의 제1 화소 전극(PEa) 및 제2 화소 전극(PEb)에 연결되어 있는 제1 스위칭 소자(Qa)의 제어 단자는 각기 동일한 게이트선(Gi)의 지선에 연결되고, 제2 스위칭 소자(Qb)의 제어 단자는 각기 동일한 게이트선(Gi+1)의 지선에 각기 연결되어, 게이트 온/오프 전압을 하나의 게이트선(Gi, Gi+1)을 통해 인가 받는다. 또한, 제1 화소(PX(m)) 및 제2 화소(PX(m+1))의 제2 스위칭 소자(Qb)의 출력 단자에 연결되어 있는 제3 스위칭 소자(Qc)의 입력 단자는 i+2번째 게이트선(Gi+2)의 지선에 각기 연결되어, 게이트 온/오프 전압을 하나의 게이트선(Gi+2)을 통해 인가 받는다. 따라서, 구동 속도가 빨라질 수 있다.As described above, the first pixel electrode PEa and the second pixel electrode PEa of the first pixel PX (m) and the second pixel PX (m + 1) adjacent to each other in the pixel column direction of the liquid crystal display device according to the present embodiment, The control terminals of the first switching device Qa connected to the pixel electrode PEb are connected to the branch line of the same gate line Gi and the control terminals of the second switching device Qb are connected to the same gate line Gi +1), and the gate on / off voltage is applied through one gate line Gi, Gi + 1. The input terminal of the third switching element Qc connected to the output terminal of the second switching element Qb of the first pixel PX (m) and the second pixel PX (m + 1) +2 th gate line Gi + 2, and receives the gate on / off voltage through one gate line Gi + 2. Therefore, the driving speed can be increased.

다음으로, 도 2와 함께 도 13 및 도 14를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치 및 구동 방법에 대하여 설명한다.Next, the arrangement and driving method of the liquid crystal display according to another embodiment of the present invention will be described with reference to FIG. 13 and FIG. 14 together with FIG.

도 13은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 한 화소의 등가 회로도이고, 도 14는 도 13에 도시한 액정 표시 장치의 한 화소에 인가되는 신호의 파형도이다.FIG. 13 is an equivalent circuit diagram of one pixel of a liquid crystal display device according to another embodiment of the present invention, and FIG. 14 is a waveform diagram of signals applied to one pixel of the liquid crystal display device shown in FIG.

도 2 및 도 13을 참고하면, 본 실시예에 따른 액정 표시 장치는 화소(PX)의 제1 화소 전극(PEa)에 연결되어 있는 제1 스위칭 소자(Qa), 화소(PX)의 제2 화소 전극(PEb)에 연결되어 있는 제2 스위칭 소자(Qb), 그리고 이에 연결되어 있는 복수의 게이트선(Gi, Gi+1) 및 데이터선(Dj)을 포함한다. 또한, 제1 및 제2 스위칭 소자(Qa, Qb)에 연결되어 있는 액정 축전기(Clc) 및 승압 축전기(Cb)를 포함한다. 제1 스위칭 소자(Qa)의 제어 단자는 제1 게이트선(Gi)에 연결되어 있고, 입력 단자는 데이터선(Dj)에 연결되어 있다. 제2 스위칭 소자(Qb)의 제어 단자는 제2 게이트선(Gi+1)에 연결되어 있고, 입력 단자는 제1 스위칭 소자(Qa)와 마찬가지로 데이터선(Dj)에 연결되어 있다. 제1 및 제2 스위칭 소자(Qa, Qb)의 출력 단자는 액정 축전기(Clc) 및 승압 축전기(Cb)에 연결되어 있다. 승압 축전기(Qb)의 양 단자는 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)에 연결되어 있다.2 and 13, the liquid crystal display according to the present embodiment includes a first switching element Qa connected to the first pixel electrode PEa of the pixel PX, a second switching element Qa connected to the second pixel PX of the pixel PX, A second switching element Qb connected to the electrode PEb and a plurality of gate lines Gi and Gi + 1 and a data line Dj connected to the second switching element Qb. And includes a liquid crystal capacitor Clc and a step-up capacitor Cb connected to the first and second switching elements Qa and Qb. The control terminal of the first switching device Qa is connected to the first gate line Gi and the input terminal is connected to the data line Dj. The control terminal of the second switching device Qb is connected to the second gate line Gi + 1 and the input terminal thereof is connected to the data line Dj like the first switching device Qa. The output terminals of the first and second switching elements Qa and Qb are connected to the liquid crystal capacitor Clc and the step-up capacitor Cb. Both terminals of the step-up condenser Qb are connected to the first switching device Qa and the second switching device Qb.

그러면, 도 14를 참고하여, 도 13에 도시한 액정 표시 장치의 구동 방법에 대하여 설명한다.Then, the driving method of the liquid crystal display device shown in Fig. 13 will be described with reference to Fig.

도 13 및 도 14를 참고하면, 제1 게이트선(Gi)에 게이트 온 신호가 인가되어, 제1 스위칭 소자(Qa)가 온 되면, 제1 화소 전극(PEa)에 데이터선(Dj)을 통해 제1 데이터 전압이 인가되고, A 지점에는 제1 데이터 전압이 충전된다.13 and 14, when a gate-on signal is applied to the first gate line Gi and the first switching element Qa is turned on, the first pixel electrode PEa is connected to the data line Dj through the data line Dj The first data voltage is applied and the first data voltage is charged at the A point.

제1 게이트선(Gi)에 게이트 오프 신호가 인가되고, 제2 게이트선(Gi+1)에 게이트 온 신호가 인가되어, 제2 스위칭 소자(Qb)가 온 되면, 제2 화소 전극(PEb)에 데이터선(Dj)을 통해 제2 데이터 전압이 인가되고, B 지점에는 제2 데이터 전압이 충전되는데, B 지점의 전압(Vb)이 높아짐에 따라 A 지점의 전압(Va)도 승압된다. 따라서, A 지점 및 B 지점과 연결되어 있는 액정 축전기의 양 단자의 충전 전압이 변화하게 된다. 이때, 승압되는 전압의 크기는 승압 축전기(Cb)의 용량 크기에 따라 변화가능하다. 따라서, 승압 축전기(Cb)의 크기를 조절함으로써, 서로 다른 게이트 온 신호 인가 시 충전되는 액정 축전기(Clc)에 충전되는 데이터 전압을 원하는 크기를 가지도록 조절할 수 있다.When a gate-off signal is applied to the first gate line Gi and a gate-on signal is applied to the second gate line Gi + 1 and the second switching element Qb is turned on, the second pixel electrode PEb is turned on, The second data voltage is applied through the data line Dj and the second data voltage is charged at the point B. The voltage Va at the point A is also increased as the voltage Vb at the point B becomes higher. Therefore, the charging voltage of both terminals of the liquid crystal capacitor connected to the point A and the point B changes. At this time, the magnitude of the boosted voltage can be changed according to the capacity of the step-up condenser Cb. Therefore, by adjusting the size of the step-up capacitor Cb, the data voltage charged in the liquid crystal capacitor Clc charged when different gate-on signals are applied can be adjusted to have a desired size.

본 실시예에 따른 액정 표시 장치에서, 두 개의 게이트선과 하나의 데이터선과 승압 축전기를 이용하여 액정 축전기에 충전되는 전압의 크기를 조절할 수 있다. 따라서, 하나의 게이트선과 두 개의 데이터선을 이용하여 구동하는 방식에 비하여, 데이터선의 수효가 줄어, 액정 표시 장치 구동부의 비용을 줄일 수 있다.In the liquid crystal display according to the present embodiment, the magnitude of the voltage charged in the liquid crystal capacitor can be adjusted by using two gate lines, one data line and a step-up capacitor. Accordingly, the number of data lines can be reduced, and the cost of the liquid crystal display driver can be reduced, as compared with a method of driving using one gate line and two data lines.

그러면, 도 15를 참고로 하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치에 대하여 설명한다. 도 15는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.Hereinafter, with reference to FIG. 15, the arrangement of the signal lines and the pixels of the liquid crystal display device according to another embodiment of the present invention will be described. 15 is an equivalent circuit diagram of one pixel of a liquid crystal display according to another embodiment of the present invention.

도 15를 참고하면, 본 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치는 도 13에 도시한 액정 표시 장치와 유사하다. 그러나, 도 13에 도시한 액정 표시 장치와 달리, 제1 게이트선(Gi)와 승압 축전기(Cb)의 한 단자(B)에 연결되어 있는 제4 스위칭 소자(Qd)를 더 포함한다. 제4 스위칭 소자(Qd)의 제어 단자는 제1 게이트선(Gi)에 연결되고, 입력 단자는 공통 전압(Vcom) 인가부에 연결된다. 따라서, 제1 게이트선(Gi)에 게이트 온 신호가 입력되어, 화소(PX)의 제1 화소 전극(PEa)에 제1 데이터 전압이 인가될 때, 승압 축전기(Cb)의 한 단자(B)와 액정 축전기(Clc)의 한 단자의 전압을 공통 전압(Vcom)으로 변화시킨다. 이는 전 프레임 동안 승압 축전기(Cb)의 한 단자(B)와 액정 축전기(Clc)의 한 단자에 입력되어 있는 전압의 영향을 최소화하기 위해, 승압 축전기(Cb)의 한 단자(B)와 액정 축전기(Clc)의 한 단자에 기준 전압인 공통 전압(Vcom)을 입력하여, 리플레시(refresh)하기 위한 것이다.Referring to Fig. 15, the arrangement of the signal lines and the pixels of the liquid crystal display device according to the present embodiment is similar to that of the liquid crystal display device shown in Fig. However, unlike the liquid crystal display device shown in Fig. 13, it further includes a fourth switching device Qd connected to the first gate line Gi and one terminal B of the boosting capacitor Cb. The control terminal of the fourth switching element Qd is connected to the first gate line Gi, and the input terminal is connected to the common voltage Vcom applying portion. Therefore, when a gate-on signal is input to the first gate line Gi and the first data voltage is applied to the first pixel electrode PEa of the pixel PX, one terminal B of the voltage-rising capacitor Cb is turned on, And the voltage of one terminal of the liquid crystal capacitor Clc to the common voltage Vcom. This is because the voltage of one terminal B of the voltage-rising capacitor Cb and the voltage of the terminal of the liquid crystal capacitor Clc during the previous frame are minimized in order to minimize the influence of the voltage input to one terminal B of the voltage- And a common voltage Vcom which is a reference voltage is input to one terminal of the transistor Clc to refresh.

위에서 설명한 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 구동 방법들은 적어도 일부분이 같은 층에 형성되어 서로 교대로 배치되는 제1 화소 전극과 제2 화소 전극을 포함하는 모든 형태의 화소 구조에 적용될 수 있다.The arrangement and driving method of the signal lines and the pixels of the liquid crystal display according to the above-described embodiments include all pixel structures including at least a first pixel electrode and a second pixel electrode which are formed on the same layer and are alternately arranged Can be applied.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims

A first substrate and a second substrate facing each other,
A liquid crystal layer interposed between the first and second substrates and including liquid crystal molecules,
A first gate line, a second gate line, and a third gate line formed on the first substrate and transmitting a gate signal,
A first data line and a second data line formed on the first substrate,
A first switching element connected to the first gate line and the first data line,
A second switching element connected to the second gate line and the second data line,
A third switching element connected to the output terminal of the third gate line and the second switching element, and
And first and second pixel electrodes connected to the first and second switching elements and separated from each other,
An input terminal of the third switching element is connected to an output terminal of the second switching element, an output terminal of the third switching element is connected to the second pixel electrode,
Wherein the first pixel electrode and the second pixel electrode form a first liquid crystal capacitor.

The method of claim 1,
Wherein the first and second pixel electrodes include a plurality of branch electrodes, and the branch electrodes of the first pixel electrode and the branch electrodes of the second pixel electrode are alternately arranged.

3. The method of claim 2,
Wherein when a gate-on signal is applied to the first gate line, a first data voltage is applied to the first pixel electrode through the first data line, and a second data voltage is applied to the third pixel electrode through the second data line, A data voltage is applied,
A third data voltage is applied to the second pixel electrode through the second data line and a fourth data voltage is applied to the fourth pixel electrode through the third data line, A data voltage is applied,
The polarities of the first data voltage and the second data voltage being different from each other,
The polarities of the second data voltage and the third data voltage being different from each other,
When a gate-on signal is applied to the third gate line,
And the second data voltage is transmitted through the third switching device.

The method of claim 1,
A fourth gate line, a fifth gate line, and a sixth gate line formed on the first substrate and transmitting a gate signal,
A third data line and a fourth data line formed on the first substrate,
A fourth switching element connected to the fourth gate line and the third data line,
A fifth switching element connected to the fifth gate line and the fourth data line,
A sixth switching element connected to an output terminal of the sixth gate line and the fifth switching element,
Further comprising third and fourth pixel electrodes connected to the fourth and fifth switching elements and separated from each other,
The first gate line and the fourth gate line are connected to each other to transmit the same gate signal,
The second gate line and the fifth gate line are connected to each other to transmit the same gate signal,
The third gate line and the sixth gate line are connected to each other to transmit the same gate signal,
Wherein the third pixel electrode and the fourth pixel electrode form a second liquid crystal capacitor.

5. The method of claim 4,
The first data line and the third data line are disposed adjacent to each other,
And the second data line and the fourth data line are disposed adjacent to each other.

The method of claim 5,
Wherein the third and fourth pixel electrodes comprise a plurality of branched electrodes, and the branch electrodes of the third pixel electrode and the fourth pixel electrode are alternately arranged.