KR20160035957A - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160035957A
KR20160035957A KR1020150020860A KR20150020860A KR20160035957A KR 20160035957 A KR20160035957 A KR 20160035957A KR 1020150020860 A KR1020150020860 A KR 1020150020860A KR 20150020860 A KR20150020860 A KR 20150020860A KR 20160035957 A KR20160035957 A KR 20160035957A
Authority
KR
South Korea
Prior art keywords
region
insulating film
interlayer insulating
groove
pixel region
Prior art date
Application number
KR1020150020860A
Other languages
English (en)
Inventor
고키치 하시모토
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20160035957A publication Critical patent/KR20160035957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

하나의 실시 형태에 의하면, 반도체 기판은, 광전 변환 소자가 설치된 제1 영역, 제1 영역의 주위에 형성되며, 소자가 설치된 제2 영역, 및 제1 영역과 제2 영역 사이에 형성되며, 광전 변환 소자가 설치된 제3 영역을 갖는다. 제1 층간 절연막은 제1 영역과 제3 영역 위에 형성된다. 제2 층간 절연막은 제2 영역 위에 형성되며, 제1 층간 절연막보다도 두껍다. 수지재는, 제1 층간 절연막의 제3 영역측에 형성된 홈 위, 및 제1 영역의 제1 층간 절연막 위에 형성된다.

Description

고체 촬상 장치 및 그 제조 방법{SOLID STATE IMAGING DEVICE AND MANUFACTURING METHOD THEREOF}
본 출원은 2014년 9월 24일에 출원한 선행하는 일본 특허 출원 제2014-194493호에 의한 우선권의 이익에 기초를 두고, 또한, 그 이익을 추구하고 있으며, 그 내용 전체가 인용에 의해 여기에 포함된다.
여기서 설명하는 실시 형태는 고체 촬상 장치 및 그 제조 방법에 관한 것이다.
고체 촬상 장치는 반도체 기판을 구비하고 있고, 반도체 기판은 화소 영역 및 주변 영역을 갖는다. 반도체 기판 위에는, 층간 절연막과 층간 절연막 내에 설치된 배선이 형성된다. 화소 영역에는, 입사한 광을 전기 신호로 변환하는 복수의 광전 변환 소자가 설치된다. 광전 변환 소자는, 광전 변환 소자 위에 형성된 마이크로렌즈 및 컬러 필터를 투과한 입사광의 특정한 파장을 색 정보로서 입력한다. 화소 영역의 층간 절연막 내에 형성된 배선수는, 주변 영역의 층간 절연막 내의 배선수와 상이하기 때문에, 화소 영역과 주변 영역의 경계에서 층간 절연막의 단차가 발생한다.
컬러 필터는, 화소 영역에서의 층간 절연막 위에 착색 수지재를 적하하고, 회전시켜 넓게 도포하는 회전 도포법을 사용하여 형성된다. 이 때문에, 단차 부분에 액체 고임이 발생한다. 이 결과, 컬러 필터의 두께는 화소 영역 중앙부와 주변 영역측에서 불균일해진다. 컬러 필터의 두께가 불균일해지므로, 화소 영역 중앙부에 있는 광전 변환 소자가 얻는 색 정보와, 주변 영역측에 있어서의 화소 영역에 있는 광전 변환 소자가 얻는 색 정보는 상이한 경우가 있다. 이 때문에, 종래의 고체 촬상 장치에서는, 화소 영역에서 컬러 필터의 두께가 균일한 화소 영역을, 색 정보를 취득할 수 있는 유효 화소 영역으로 하고 있다. 액체 고임이 발생하는 화소 영역에는, 금지 화소 영역을 형성하여 색 정보를 취득하지 않았다.
본 발명이 해결하고자 하는 과제는, 색 정보를 취득하는 유효 화소 영역을 증가시킬 수 있는 고체 촬상 장치 및 그 제조 방법을 제공하는 것이다.
일 실시 형태에 의하면, 고체 촬상 장치는, 반도체 기판, 제1 층간 절연막, 제2 층간 절연막 및 수지재를 갖는다. 반도체 기판은, 광전 변환 소자가 설치된 제1 영역, 제1 영역의 주위에 형성되며, 소자가 설치된 제2 영역, 및 제1 영역과 제2 영역 사이에 형성되며, 광전 변환 소자가 설치된 제3 영역을 갖는다. 제1 층간 절연막은 제1 영역과 제3 영역 위에 형성된다. 제2 층간 절연막은 제2 영역 위에 형성되며, 제1 층간 절연막보다도 두껍다. 수지재는 제1 층간 절연막의 제3 영역측에 형성된 홈 위, 및 제1 영역의 제1 층간 절연막 위에 형성된다.
본 발명은 색 정보를 취득하는 유효 화소 영역을 증가시킬 수 있다.
도 1은 제1 실시 형태에 따른 고체 촬상 장치의 구성을 도시하는 모식 평면도.
도 2는 제1 실시 형태에 따른 고체 촬상 장치의 화소 영역 및 화소 영역 근방의 회로 구성을 도시하는 모식 회로도.
도 3은 도 1의 Ia-Ia선을 따르는 고체 촬상 장치의 구조를 도시하는 단면도.
도 4는 비교예의 고체 촬상 장치의 구조를 도시하는 단면도.
도 5는 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 6은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 7은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 8은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 9는 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 10은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 11은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 12는 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 13은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면도.
도 14는 제2 실시 형태에 따른 고체 촬상 장치의 구성을 도시하는 단면도.
이하에, 더 많은 복수의 실시예에 대하여, 도면을 참조하면서 설명한다. 도면에 있어서, 동일한 부호는 동일 혹은 유사 부분을 나타내고 있다.
제1 실시 형태에 따른 고체 촬상 장치 및 그 제조 방법에 대하여, 도면을 참조하여 설명한다. 도 1은 고체 촬상 장치의 구성을 도시하는 모식 평면도이다. 도 2는 고체 촬상 장치의 화소 영역 및 화소 영역 근방의 회로 구성을 도시하는 모식 회로도이다. 도 3은 도 1의 Ia-Ia선을 따르는 고체 촬상 장치의 구조를 도시하는 단면도이다.
본 실시 형태에서는, 고체 촬상 장치의 반도체 기판은, 광전 변환 소자가 설치되는 제1 영역과, 제1 영역의 주위에 형성되며, 소자가 설치되는 제2 영역과, 제1 영역과 제2 영역 사이에 형성되며, 광전 변환 소자가 설치되는 제3 영역을 갖는다. 제3 영역의 반도체 기판 위의 층간 절연막 표면에 홈을 형성하여, 제1 영역 위의 컬러 필터의 막 두께를 균일화하여 유효 화소 영역을 증가시키고 있다.
도 1에 도시한 바와 같이, 고체 촬상 장치(90)는 반도체 기판(1)을 갖는다. 반도체 기판(1)은, 화소 영역(2)과 주변 영역(3)(제2 영역)을 갖는다. 화소 영역(2)은, 유효 화소 영역(2a)(제1 영역)과 금지 화소 영역(2b)(제3 영역)을 갖는다. 금지 화소 영역(2b)은 유효 화소 영역(2a)과 주변 영역(3) 사이에 형성된다. 유효 화소 영역(2a)은 표면측에서 보아 직사각형 형상을 갖는다.
유효 화소 영역(2a) 및 금지 화소 영역(2b)에는, 행렬 형상으로 배열되어 있는 복수의 화소(4)를 갖는다. 금지 화소 영역(2b)은 배선이 형성되어 있지 않기 때문에, 화소가 동작하지 않는 영역이다. 또한, 금지 화소 영역(2b)에 대해서는 후술한다.
고체 촬상 장치에는, 반도체 기판의 표면측으로부터 광이 입사되는 표면 조사형 고체 촬상 장치와, 반도체 기판의 이면측으로부터 광이 입사되는 이면 조사형 고체 촬상 장치가 있다. 본 실시 형태의 고체 촬상 장치(90)는 표면 조사형 고체 촬상 장치이다.
도 2에 도시한 바와 같이, 고체 촬상 장치(90)는 유효 화소 영역(2a), 수직 구동 회로(15) 및 AD 변환 회로(16)가 설치된다. 수직 구동 회로(15), AD 변환 회로(16)는 주변 영역(3)에 설치된다.
유효 화소 영역(2a)에는 복수의 화소(4)가 설치된다. 화소(4)에는 포토다이오드(5)(광전 변환 소자), 전송 트랜지스터(6), 증폭 트랜지스터(7), 선택 트랜지스터(8) 및 리셋 트랜지스터(9)가 설치된다. 전송 트랜지스터(6), 증폭 트랜지스터(7), 선택 트랜지스터(8) 및 리셋 트랜지스터(9)는 Nch MOS 트랜지스터를 포함한다.
도 2에는 도시하지 않았지만, 금지 화소 영역(2b)에는 포토다이오드(5), 전송 트랜지스터(6), 증폭 트랜지스터(7), 선택 트랜지스터(8) 및 리셋 트랜지스터(9)가 설치된다. 금지 화소 영역(2b)에는 수직 신호선(11), 리셋 신호선(12), 선택 신호선(13), 판독 신호선(14), 전원 전압 Vdd를 전달하는 전원선 등을 구성하는 배선이 형성되어 있지 않다. 이 때문에, 금지 화소 영역(2b)에서는 화소가 동작하지 않는다.
포토다이오드(5)는 광전 변환 소자이다. 포토다이오드(5)는, 애노드가 접지 전위 Vss에 접속되고, 캐소드가 전송 트랜지스터(6)의 소스에 접속된다. 포토다이오드(5)는, 컬러 필터(도시 생략)를 투과한 광의 광량에 따라서 발생한 전하를 축적한다.
전송 트랜지스터(6)는, 드레인이 플로팅 디퓨전(이하 FD라 호칭함)(10)에 접속되고, 게이트가 판독 신호선(14)에 접속된다.
전송 트랜지스터(6)는, 판독 신호선(14)을 통해 전송되는 "High" 레벨의 전압이 게이트에 인가되면, 적층되는 게이트 전극 및 게이트 절연막 바로 아래의 반도체 기판(1) 표면에 채널층이 형성된다. 포토다이오드(5)에 축적된 전하는 채널층을 통하여 FD(10)에 판독된다. 이 결과, FD(10)는 판독 전위로 설정된다.
증폭 트랜지스터(7)는, 소스가 수직 신호선(11)에 접속되고, 게이트가 FD(10)에 접속된다.
증폭 트랜지스터(7)는, 게이트에 FD(10)의 전위가 인가되면, 인가된 전압을 증폭하여 수직 신호선(11)에 출력한다.
선택 트랜지스터(8)는, 소스가 증폭 트랜지스터(7)의 드레인에 접속되고, 게이트가 선택 신호선(13)에 접속되고, 드레인에 전원 전압 Vdd가 인가된다.
선택 트랜지스터(8)는, 선택 신호선(13)을 통해 전송되는 "High" 레벨의 전압이 게이트에 인가되면, 온하여 인가된 전압을 증폭하여 증폭 트랜지스터(7)의 드레인에 출력한다. 선택 트랜지스터(8)는, 신호의 판독 등을 행하는 화소(4)를 선택한다.
리셋 트랜지스터(9)는, 소스가 FD(10)에 접속되고, 게이트가 리셋 신호선(12)에 접속되고, 드레인에 전원 전압 Vdd가 인가된다.
리셋 트랜지스터(9)는, 리셋 신호선(12)을 통해 전송되는 "High" 레벨의 전압이 게이트에 인가되면, 온하여 FD(10)를 리셋 전위로 한다.
수직 구동 회로(15)는 유효 화소 영역(2a) 내의 화소(4)를 행 단위로 제어 및 선택한다.
수직 구동 회로(15)는 리셋 신호선(12), 선택 신호선(13) 및 판독 신호선(14)에 접속된다. 수직 구동 회로(15)는, 리셋 신호선(12)을 통하여, 리셋 트랜지스터(9)를 제어한다. 수직 구동 회로(15)는, 선택 신호선(13)을 통하여, 선택 트랜지스터(8)를 제어한다. 수직 구동 회로(15)는, 판독 신호선(14)을 통하여, 전송 트랜지스터(6)를 제어한다.
AD 변환 회로(16)는, 각 화소에 대응한 수직 신호선(11)에 접속된다. AD 변환 회로(16)는, 증폭 트랜지스터(7)로부터 출력된 전압을 디지털 변환한다. AD 변환 회로(16)는, 복수의 CDS(Correlated Double Sampling)(17)를 갖는다.
CDS(17)는, 판독 전압과 리셋 전압의 차를 취하는 CDS 처리를 행함으로써, 화소(4)에 포함되는 노이즈를 제거한다.
다음에, 유효 화소 영역(2a)의 화소(4)로부터의 판독 동작에 대하여 설명한다.
수직 구동 회로(15)로부터 출력되는 "High" 레벨의 전압이 선택 트랜지스터(8)의 게이트에 인가되면, 동작하는 화소(4)가 정해진다.
수직 구동 회로(15)로부터 출력되는 "High" 레벨의 전압이 리셋 트랜지스터(9)의 게이트에 인가되면, FD(10)가 리셋 전압으로 된다. 리셋 전압이 증폭 트랜지스터(7)의 게이트에 인가되면, 리셋 전압이 증폭 트랜지스터(7)에 의해 증폭되어, 리셋 전압이 화소(4)로부터의 출력 신호로서 수직 신호선(11)에 전송된다. 전송된 리셋 전압은 AD 변환 회로(16)에 입력된다.
수직 구동 회로(15)로부터 출력되는 "High" 레벨의 전압이 전송 트랜지스터(6)의 게이트에 인가되면, 적층되는 게이트 전극 및 게이트 절연막 바로 아래의 반도체 기판(1) 표면에 채널층이 형성된다. 포토다이오드(5)에 축적된 전하가 채널층을 경유하여 FD(10)에 판독된다. FD(10)의 전위는, 판독된 전하수에 따른 값으로 된다. 판독 전압이 증폭 트랜지스터(7)의 게이트에 인가되면, 판독 전압이 증폭 트랜지스터(7)에 의해 증폭되어, 판독 전압이 화소(4)로부터의 출력 신호로서 출력된다. 판독 전압은 AD 변환 회로(16)에 입력된다.
리셋 전압 및 판독 전압은, AD 변환 회로(16)에 의해, 아날로그값으로부터 디지털값으로 순차적으로 변환된다. 전압값의 AD 변환과 함께, 리셋 전압 및 판독 전압에 대한 CDS 처리가 행해진다. 리셋 전압 및 판독 전압의 차분값이 화소 데이터 Dsig로서, 화상 처리 회로(도시 생략)에 출력된다.
상술한 바와 같이, 유효 화소 영역(2a)에 대한 판독 동작이 반복됨으로써 소정의 화상이 형성된다.
도 3에 도시한 바와 같이, 고체 촬상 장치(90)는, 반도체 기판(1), 전송 트랜지스터(6), 층간 절연막(20a 내지 20e), 배선(21a 내지 21e), 콘택트(22), 소자(23), 반사 방지막(24), 컬러 필터(25)(수지재) 및 마이크로렌즈(26)를 갖는다. 또한, 설명을 간략화하기 위해서, 도 3에서는 증폭 트랜지스터(7), 선택 트랜지스터(8), 리셋 트랜지스터(9), 수직 구동 회로(15) 및 AD 변환 회로(16)에 대해서는 도시하지 않는다.
고체 촬상 장치(90)는, 마이크로렌즈(26), 컬러 필터(25) 및 층간 절연막(20a 내지 20c)을 통해서, 광이 반도체 기판(1)의 포토다이오드(5)에 입사되는 표면 조사형 CMOS 센서이다.
반도체 기판(1)은, 예를 들어 P형 실리콘 기판이다. 반도체 기판(1)은, 포토다이오드(5), FD(10), 소자 분리층(19)을 갖는다. 포토다이오드(5)는, 반도체 기판(1)의 유효 화소 영역(2a) 및 금지 화소 영역(2b) 표면에 형성된다. 포토다이오드(5)는, 반도체 기판(1)보다도 불순물 농도가 높은 N형 불순물층(5a)을 갖는다.
소자 분리층(19)은, 반도체 기판(1)의 유효 화소 영역(2a), 금지 화소 영역(2b) 및 주변 영역(3) 표면에 형성된다. 유효 화소 영역(2a) 및 금지 화소 영역(2b)에서는, 소자 분리층(19)은 포토다이오드(5)의 일측면과 접한다. 소자 분리층(19)은 포토다이오드(5)보다도 깊이가 얕다.
FD(10)는, 반도체 기판(1)의 유효 화소 영역(2a) 및 금지 화소 영역(2b) 표면에 형성된다. FD(10)는 N형 불순물층이다. FD(10)는, 소자 분리층(19)과 접하고, 소자 분리층(19)을 개재하여 포토다이오드(5)의 일측면과 서로 대향한다. FD(10)는 소자 분리층(19)보다도 깊이가 얕다.
층간 절연막(20a)과 반도체 기판(1)의 유효 화소 영역(2a)의 경계 영역과, 층간 절연막(20a)과 금지 화소 영역(2b)의 경계 영역에, 전송 트랜지스터(6)가 형성된다. 전송 트랜지스터(6)는, 적층되는 게이트 전극(6a) 및 게이트 절연막(6b)이 반도체 기판(1) 위에 형성된다. 전송 트랜지스터(6)는, 소스, 드레인 및 채널층이 반도체 기판(1) 표면에 형성된다. 전송 트랜지스터(6)는, 소스가 N형 불순물층(5a)이고, 드레인이 FD(10)이며, N형 불순물층(5a)과 FD(10) 사이의 반도체 기판(1) 표면이 채널층으로 된다.
전송 트랜지스터(6)는, 포토다이오드(5)에 축적된 전하를 판독할 때, 전송 트랜지스터(6)의 게이트 전극(6a)에 전압이 인가되면, 게이트 절연막(6b)을 통해서 반도체 기판(1) 표면에 채널층이 형성된다. 이 결과, 포토다이오드(5)에 축적된 전하가 채널을 통해서 FD(10)에 전송된다.
반도체 기판(1)의 주변 영역(3)과 층간 절연막(20a)의 경계 영역에, MOS 트랜지스터(23)(소자)가 형성된다. MOS 트랜지스터(23)는, 적층되는 게이트 전극(6a) 및 게이트 절연막(6b)이 반도체 기판(1) 위에 형성된다. MOS 트랜지스터(23)는, 도시하지 않은 소스, 드레인, 채널층이 반도체 기판(1) 표면에 형성된다. 반도체 기판(1)의 주변 영역(3)에는, 도시하지 않은 저항 소자나 용량 소자 등이 형성된다.
유효 화소 영역(2a)은, 컬러 필터(25)를 투과한 광을 포토다이오드(5)로 수광하여 색 정보를 얻을 수 있는 영역이다. 금지 화소 영역(2b)은, 광을 포토다이오드(5)로 수광하지 않고, 컬러 필터(25)의 두께를 조정하기 위한 영역이다.
1층째의 층간 절연막(20a)이 반도체 기판(1) 위에 형성된다. 유효 화소 영역(2a) 및 주변 영역(3)의 1층째의 층간 절연막(20a)에는 복수의 배선(21a)이 형성된다. 금지 화소 영역(2b)의 층간 절연막(20a)에는 배선(21a)이 형성되어 있지 않다.
1층째의 층간 절연막(20a)에 형성된 배선(21a)은, 반도체 기판(1)의 수직 방향에 있어서 전송 트랜지스터(6)의 게이트 전극(6a), FD(10) 및 증폭 트랜지스터(7)의 게이트 전극(도시 생략)과 콘택트(22)를 통해서 접속된다.
2층째의 층간 절연막(20b)이 1층째의 층간 절연막(20a) 위에 형성된다. 유효 화소 영역(2a) 및 주변 영역(3)의 2층째의 층간 절연막(20b)에는 배선(21b)이 형성된다. 배선(21b)은 반도체 기판(1)의 수직 방향에 있어서, 비아(도시 생략)를 통해서 배선(21a)과 전기적으로 접속된다.
3층째의 층간 절연막(20c)이 2층째의 층간 절연막(20b) 위에 형성된다. 유효 화소 영역(2a) 및 주변 영역(3)의 3층째의 층간 절연막(20c)에는 배선(21c)이 형성된다. 배선(21c)은 반도체 기판(1)의 수직 방향에 있어서, 비아(도시 생략)를 통해서 배선(21b)과 전기적으로 접속된다.
주변 영역(3)에서는, 4층째의 층간 절연막(20d)이 3층째의 층간 절연막(20c) 위에 형성된다. 주변 영역(3)의 4층째의 층간 절연막(20d)에는 배선(21d)이 형성된다. 배선(21d)은 반도체 기판(1)의 수직 방향에 있어서, 비아(도시 생략)를 통해서 배선(21c)과 전기적으로 접속된다.
주변 영역(3)에서는, 5층째의 층간 절연막(20e)이 4층째의 층간 절연막(20d) 위에 형성된다. 주변 영역(3)의 5층째의 층간 절연막(20e)에는 배선(21e)이 형성된다. 배선(21e)은 반도체 기판(1)의 수직 방향에 있어서, 비아(도시 생략)를 통해서 배선(21d)과 전기적으로 접속된다.
회로 및 소자를 동작시키기 위해서, 외부로부터 전원 전압 Vdd가 배선(21a 내지 21e)을 통해서 공급되지만, 여기에서는 간략화를 위해서 설명을 생략한다.
유효 화소 영역(2a) 및 금지 화소 영역(2b)에는, 층간 절연막(20a 내지 20c) 을 포함하는 층간 절연막(20)(제1 층간 절연막)이 형성된다.
주변 영역(3)에는, 층간 절연막(20a 내지 20e)을 포함하는 층간 절연막(30)(제2 층간 절연막)이 형성된다.
이 결과, 화소 영역(2)과 주변 영역(3)의 경계에서 단차(18a)가 발생한다. 본 실시 형태에서는, 단차 기인에 의한 화소 영역(2)에서의 컬러 필터(25)의 막 두께 변동을 대폭 억제하기 위해서, 금지 화소 영역(2b)의 층간 절연막(20) 표면에 홈(18)을 형성하고 있다.
본 실시 형태에서는, 유효 화소 영역(2a) 및 금지 화소 영역(2b)의 층간 절연막의 층수가 3개이지만, 반드시 이것에 한정되는 것은 아니다.
주변 영역(3)의 층간 절연막의 층수가 5개이지만 반드시 이것에 한정되는 것은 아니다. 주변 영역(3)의 층간 절연막의 층수는 유효 화소 영역(2a)의 층간 절연막의 층수보다도 많이 형성된다.
층간 절연막(20a 내지 20e)에는, TEOS(Tetra Ethylortho Silicate) 등의 실리콘 산화막이나 Low-k 절연막이 사용된다.
금지 화소 영역(2b)에는, 층간 절연막(20)(제1 층간 절연막) 표면에 홈(18)이 형성된다. 홈(18)은, 일측면이 유효 화소 영역(2a)과 접하고, 타측면이 주변 영역(3)과 접한다. 홈(18)은, 깊이 D1을 갖고, 층간 절연막(20c)을 관통하여, 층간 절연막(20b)까지 도달한다. 홈(18)은 유효 화소 영역(2a)을 둘러싸도록 형성된다.
홈(18)의 깊이 D1은 예를 들어 1㎛ 내지 1.5㎛의 범위로 설정된다. 홈(18)의 폭은 예를 들어 4화소 정도이다.
유효 화소 영역(2a)의 층간 절연막(20c) 위, 홈(18)의 측면 및 저면 위에는, 반사 방지막(24)이 형성된다.
유효 화소 영역(2a)의 반사 방지막(24) 위, 홈(18)의 반사 방지막(24) 위에는 홈(18)을 덮도록 컬러 필터(25)가 형성된다.
금지 화소 영역(2b)에 홈(18)이 형성되어 있다.
이 때문에, 금지 화소 영역(2b)에 접하는 유효 화소 영역(2a)에서의 컬러 필터(25)의 막 두께 T11a와 유효 화소 영역(2a)의 중앙부에서의 컬러 필터(25)의 막 두께 T11b의 막 두께 변동을 억제할 수 있다.
유효 화소 영역(2a)의 컬러 필터(25) 위에는 마이크로렌즈(26)가 형성된다. 유효 화소 영역(2a)에서의 컬러 필터(25)의 막 두께가 균일하므로, 금지 화소 영역(2b)에 접하는 유효 화소 영역(2a)에서의 마이크로렌즈(26)와, 유효 화소 영역(2a)의 중앙부에서의 마이크로렌즈(26)를 동일 형상으로 할 수 있다.
다음에, 비교예의 고체 촬상 장치에 대하여, 도 4를 참조하여 설명한다. 도 4는 비교예의 고체 촬상 장치의 구조를 도시하는 단면도이다.
도 4에 도시한 바와 같이, 비교예의 고체 촬상 장치(100)에는, 금지 화소 영역(2b)에 홈(18) 및 배선(21a 내지 21c)가 형성되어 있지 않다. 유효 화소 영역(2a)과 금지 화소 영역(2b)에 반사 방지막(24)이 형성되어 있지 않다. 그 밖의 부분은, 본 실시 형태의 고체 촬상 장치(90)와 동일하므로 상이한 부분만 설명한다.
비교예의 고체 촬상 장치(100)에서는, 화소 영역(2)의 최상층인 3층째의 층간 절연막(20c)과 주변 영역(3)의 최상층인 5층째의 층간 절연막(20e) 사이에서, 단차(18a)가 발생한다. 단차(18a)는, 예를 들어 1.5㎛ 내지 2.0㎛의 범위이다.
컬러 필터(25)는, 예를 들어 2×2의 4화소에, 레드 1화소, 그린 2화소, 블루 1화소를 1세트로 하여, 규칙적으로 배열된 베이어 배열이다. 각각의 색의 컬러 필터(25)는, 포토다이오드(5)를 포함하는 화소(4)에 대응하도록 형성된다.
컬러 필터(25)의 두께는, 컬러 필터(25)를 구성하는 착색 수지재에 따라 상이하지만, 원하는 색 특성을 유지하기 위해서 일정한 두께를 필요로 한다. 두께는, 예를 들어 1.0 내지 1.3㎛의 범위이다.
금지 화소 영역(2b)에 홈(18)이 형성되어 있지 않으므로, 비교예의 고체 촬상 장치(100)에서는, 층간 절연막(20c) 위에 형성되는 컬러 필터(25)의 막 두께가, 장소(유효 화소 영역(2a), 금지 화소 영역(2b))에 따라 상이하다. 그 이유는, 비교예의 고체 촬상 장치(100) 위에 액상 착색 수지재를 도포 및 회전하여 컬러 필터(25)를 형성할 때, 금지 화소 영역(2b)에 액체 고임이 발생하기 때문이다. 이 때문에, 유효 화소 영역(2a)으로부터 주변 영역(3)측으로 될수록 컬러 필터(25)의 막 두께가 증가한다.
즉, 주변 영역(3)에 접하는 금지 화소 영역(2b)에서의 컬러 필터(25)의 막 두께를 T21a라 하고, 금지 화소 영역(2b)의 중앙 영역에서의 컬러 필터(25)의 막 두께를 T21b라 하고, 금지 화소 영역(2b)에 접하는 유효 화소 영역(2a)에서의 컬러 필터(25)의 막 두께를 T21c라 하고, 유효 화소 영역(2a)의 중앙 영역에서의 컬러 필터(25)의 막 두께를 T21d라 하면,
Figure pat00001
로 표시된다.
비교예의 고체 촬상 장치(100)에서는, 유효 화소 영역(2a)과 금지 화소 영역(2b)에서의 컬러 필터(25)의 막 두께가 불균일해지므로, 마이크로렌즈(26)의 형상이 불균일해진다.
본 실시 형태의 고체 촬상 장치(90)에서는, 금지 화소 영역(2b)의 층간 절연막(20) 표면에 홈(18)을 형성하고 있다. 액상 착색 수지재를 도포 및 회전하여 컬러 필터(25)를 형성할 때, 착색 수지재의 액체 고임이 홈(18)을 채운다. 이 결과, 단차(18a)에 의해 발생하는 액체 고임을 대폭 저감할 수 있다.
액체 고임의 저감에 의해, 컬러 필터(25)의 두께가 균일해지는 영역을 증가시킬 수 있다. 컬러 필터(25)의 두께가 균일해지는 영역이 증가함으로써 마이크로렌즈(26)를 형성할 수 있는 범위가 증가된다. 이 결과, 광을 포토다이오드(5)로 수광하지 않고, 컬러 필터(25)의 두께 조정에 사용하였던 금지 화소 영역(2b)을 대폭 삭감하고, 유효 화소 영역(2a)을 증가시킬 수 있다. 컬러 필터(25)를 투과한 광을 포토다이오드(5)에 의해 색 정보의 불균일없이 취득할 수 있는 범위를 확대할 수 있다.
다음에, 본 실시 형태의 고체 촬상 장치의 제조 방법에 대하여, 도면을 참조하여 설명한다. 도 5 내지 도 13은 고체 촬상 장치의 제조 공정을 도시하는 단면도이다.
도 5에 도시한 바와 같이, 반도체 기판(1)에 소자 분리층(19)을 형성한다. 소자 분리층(19) 형성 후, 예를 들어 열산화법에 의해, 반도체 기판(1) 표면에 게이트 절연막(6b)을 형성한다. 게이트 절연막(6b) 위에 예를 들어 불순물이 도프된 다결정 실리콘막을 형성한다.
다결정 실리콘막 형성 후, 포토리소그래피법에 의해 형성된 레지스트막(도시 생략)을 마스크로 하여, RIE(Reactive Ion Etching)법에 의해, 게이트 절연막(6b) 및 다결정 실리콘막을 에칭한다. 이 결과, 화소 영역(2)에는, 전송 트랜지스터(6)의 게이트 전극(6a) 및 게이트 절연막(6b)이, 반도체 기판(1) 위에 적층 형성된다. 주변 영역(3)에는, MOS 트랜지스터(23)의 게이트 전극(6a) 및 게이트 절연막(6b)이, 반도체 기판(1) 위에 적층 형성된다.
반도체 기판(1) 위에 제1 마스크재(도시 생략)를 형성한다. 제1 마스크재를 마스크로 하여, 포토다이오드 형성 영역에, 예를 들어 이온 주입법 등에 의해 N형 불순물 이온을 주입한다.
제1 마스크재를 제거한 후, 반도체 기판(1) 위에 제2 마스크재(도시 생략)를 형성한다. 제2 마스크재를 마스크로 하여, FD(10) 형성 영역에, 예를 들어 이온 주입법 등에 의해 N형 불순물 이온을 주입한다.
이온 주입 후, 제2 마스크재를 제거한다. 게이트 전극(6a) 및 게이트 절연막(6b)의 측면에 측벽 절연막을 형성한다.
측벽 절연막 형성 후, 측벽 절연막을 마스크로 하여, 예를 들어 이온 주입법 등에 의해 N형 불순물 이온을 N형 불순물층(5a) 표면에 이온 주입한다. 열처리를 실시하여, 이온 주입층을 활성화하여, N형 불순물층(5a), FD(10) 등을 형성한다.
도 6에 도시한 바와 같이, 반도체 기판(1) 위에 1층째의 층간 절연막(20a)을 형성한다. 1층째의 층간 절연막(20a)은, 예를 들어 실리콘 산화막(SiO2)이다. 실리콘 산화막은, 예를 들어 모노실란(SiH4) 등의 실리콘 원자를 포함하는 가스 및 산소 가스의 혼합 가스에 열에너지를 가하여 반응시킴으로써 형성한다. 열에너지를 가하는 방법으로서 CVD(Chemical Vapor Deposition)법이 사용된다. 또한, TEOS(Tetraethoxysilane)를 원료로 하여 형성해도 된다.
도 7에 도시한 바와 같이, 1층째의 층간 절연막(20a) 표면에, 예를 들어 T형 형상을 갖는 배선용 홈(27)을 형성한다.
도 8에 도시한 바와 같이, 배선용 홈(27)에 도전 재료를 매립함으로써 배선(21a)을 형성한다. 배선(21a)은 예를 들어, 다마신법이나 듀얼 다마신법을 사용하여 형성한다. 배선의 레이아웃에 따라서, 포토리소그래피법 및 RIE법을 사용하여 배선용 홈(27)을 형성한다. 다마신법 또는 듀얼 다마신법을 사용하여 배선(21a)을 형성할 경우 배선 재료는, 예를 들어 구리(Cu)를 사용하는 것이 바람직하다. 배선 재료는, 알루미늄(Al)이어도 된다. 배선 재료가 알루미늄인 경우, 알루미늄을 1층째의 층간 절연막(20a) 위에 형성하고, 포토리소그래피법 및 RIE법을 사용하여, 소정의 형상으로 가공한다. 이 결과, 1층째의 층간 절연막(20a) 내에 배선(21a)이 형성된다.
도 9에 도시한 바와 같이, 상기의 공정을 반복함으로써, 2층째의 층간 절연막(20b) 및 3층째의 층간 절연막(20c)을 형성한다. 층간 절연막(20c)에 대하여, CMP(Chemical Mechanical Polishing)법을 사용하여, 평탄화 처리한다. 이 결과, 반도체 기판(1)의 화소 영역(2) 위에 제1 층간 절연막으로서의 층간 절연막(20)이 형성된다.
반도체 기판(1)의 화소 영역(2) 위에, 배선(21)이 형성된 유효 화소 영역(2a)과 배선이 형성되지 않는 금지 화소 영역(2b)이 형성된다.
도 10에 도시한 바와 같이, 화소 영역(2)의 층간 절연막(20c) 위에 마스크재(28a)를 형성한다.
도 11에 도시한 바와 같이, 마스크재(28a)를 마스크로 하여, 주변 영역(3)의 층간 절연막(20c) 위에 4층째의 층간 절연막(20d)을 형성한다. 다마신법 또는 듀얼 다마신법을 사용하여, 4층째의 층간 절연막(20d) 표면에 배선(21d)을 형성한다.
마스크재(28a)를 마스크로 하여, 주변 영역(3)의 층간 절연막(20d) 위에 5층째의 층간 절연막(20e)을 형성한다. 다마신법 또는 듀얼 다마신법을 사용하여, 5층째의 층간 절연막(20e) 표면에 배선(21e)을 형성한다.
주변 영역(3)의 5층째의 층간 절연막(20e)에 대하여 CMP(Chemical Mechanical Polishing)법을 사용하여, 평탄화 처리한다. 마스크재(28a)를 제거한다.
화소 영역(2)에는, 층간 절연막(20a 내지 20c)을 포함하는 층간 절연막(20)(제1 층간 절연막)이 형성된다. 주변 영역(3)에는, 층간 절연막(20a 내지 20e)을 포함하는 층간 절연막(30)(제2 층간 절연막)이 형성된다.
도 12에 도시한 바와 같이, 유효 화소 영역(2a)의 층간 절연막(20c) 위와 주변 영역(3)의 층간 절연막(20e) 위에, 마스크재(28b)를 형성한다.
도 13에 도시한 바와 같이, 마스크재(28b)를 마스크로 하여, 예를 들어 RIE법을 사용하여, 금지 화소 영역(2b)의 층간 절연막(20) 표면에 홈(18)을 형성한다. 홈(18)은, 일측면이 유효 화소 영역(2a)과 접하고, 타측면이 주변 영역(3)과 접한다. 홈(18)은, 층간 절연막(20c)을 관통하여, 층간 절연막(20b)까지 도달한다. 홈(18)은, 깊이 D1이 예를 들어 1.0㎛ 내지 1.5㎛의 범위이다. 홈(18)은, 폭이 예를 들어 화소 4개 정도의 길이를 갖는다.
홈(18) 형성 후, 유효 화소 영역(2a)의 층간 절연막(20c) 위, 홈(18)의 측면 및 홈 저면 위에 반사 방지막(24)을 형성한다. 반사 방지막(24)에는, 예를 들어 실리콘 질화막(Si3N4막)이 사용된다.
착색 안료와 포토레지스트 수지재를 포함하는 착색 수지재를, 반사 방지막(24) 위에 적하하고, 고체 촬상 장치(90)가 설치되는 반도체 웨이퍼(예를 들어, 실리콘 웨이퍼)를 회전하여, 도포막을 반사 방지막(24) 위에 형성한다(스핀 코트법).
도포막을 형성한 후, 리소그래피법에 의해 도포막을 화소 단위로 패턴 가공한다.
이상의 공정을, 컬러 필터(25)를 구성하는 적색, 녹색, 청색의 3원색에 대해서 순차적으로 실시한다. 이 결과, 적색의 컬러 필터(25), 녹색의 컬러 필터(25), 청색의 컬러 필터(25)가 반사 방지막(24) 위에 각각 형성된다.
비교예의 고체 촬상 장치(100)에서는, 스핀 코트의 회전수를 올림으로써, 액체 고임은 저감되지만, 컬러 필터의 막 두께가 얇아져 버려, 포토다이오드(5)에 의해 색 정보를 충분히 취득할 수 없다.
이에 반해, 본 실시 형태의 고체 촬상 장치(90)에서는, 홈(18)을 형성함으로써 스핀 코트의 회전수를 올리지 않고 액체 고임을 저감할 수 있다. 즉, 컬러 필터(15)의 막 두께가 얇아지는 일없이 액체 고임을 대폭 저감할 수 있다.
컬러 필터(25) 형성 후, 각 화소 단위의 컬러 필터(25) 위에 마이크로렌즈(26)를 각각 형성한다.
상술한 바와 같이, 본 실시 형태에 따른 제조 방법에 의해, 컬러 필터(25)의 착색 수지재를 도포할 때, 스핀 코트법의 회전수를 변화시키지 않고, 컬러 필터(25)의 막 두께를 일정한 두께로, 또한 균일하게 형성할 수 있다. 컬러 필터의 막 두께가 얇아지는 일없이 액체 고임을 저감할 수 있다.
이 때문에, 일정한 두께의 컬러 필터(25)를 갖는 유효 화소 영역(2a)을 증대시킬 수 있다.
또한, 유효 화소 영역(2a)(제1 영역)이 직사각형 형상인 경우, 유효 화소 영역(2a)의 4코너에 인접하는 부분의 홈(18)의 깊이를 유효 화소 영역(2a)의 변에 인접하는 부분의 홈(18)의 깊이보다도 깊게 설정해도 된다.
제2 실시 형태에 따른 고체 촬상 장치에 대하여, 도면을 참조하여 설명한다. 도 14는 고체 촬상 장치의 구성을 도시하는 단면도이다. 본 실시 형태에서는, 제3 영역의 반도체 기판 위의 층간 절연막 표면에 홈을 형성하고 있다. 홈은, 제1 영역측으로부터 제2 영역측으로 될수록 깊이가 깊어져, 제2 영역측에 접하는 부분이 가장 깊게 형성되어 있다. 홈 형성에 의해, 제1 영역 위의 컬러 필터의 막 두께를 균일화하여 유효 화소 영역을 증가시키고 있다.
이하, 제1 실시 형태와 동일 구성 부분에는, 동일 부호를 붙이고 그 부분의 설명을 생략하고, 상이한 부분만 설명한다.
도 14에 도시한 바와 같이, 고체 촬상 장치(91)는, 광이 반도체 기판(1)의 포토다이오드(5)에 입사되는 표면 조사형 CMOS 센서이다. 고체 촬상 장치(91)에서는, 금지 화소 영역(2b)에 배선(21)이 형성되어 있지 않다. 이 때문에, 금지 화소 영역(2b)에는 화소(4)가 형성되지 않는다.
고체 촬상 장치(91)는, 금지 화소 영역(2b)(제3 영역)의 층간 절연막(20)(제1 층간 절연막) 표면에 홈(18b)이 형성된다. 홈(18b)은, 유효 화소 영역(2a)(제1 영역)측으로부터 주변 영역(3)(제2 영역)측으로 될수록 깊이가 깊어진다. 홈(18b)은, 주변 영역(3)과 접하는 부분에서 깊이가 최대로 된다. 홈(18b)은, 유효 화소 영역(2a)을 둘러싸도록 형성된다.
유효 화소 영역(2a)의 층간 절연막(20)(제1 층간 절연막) 위, 홈(18b)의 저면 위에 반사 방지막(24)이 형성된다.
착색 수지재는, 화소 영역(2)측으로부터 주변 영역(3)측을 향하여 점차로 두꺼워져, 액체 고임으로 되는 경향이 있다. 액체 고임은, 화소 영역(2)의 중심 부근의 두께를 기준으로 하여, 착색 수지재가 주변 영역측을 향하여 점차로 두꺼워진다.
본 실시 형태의 고체 촬상 장치(91)에서는, 주변 영역(3)과 접하는 부분에서 깊이가 최대로 되는 홈(30)을 형성하고 있다. 이 결과, 컬러 필터(25)의 두께를 보다 균일에 가깝게 할 수 있다. 컬러 필터(25)의 높이가 균일한 영역을 증대시킬 수 있으므로, 컬러 필터(25)를 투과한 광을 포토다이오드(5)에 의해 색 정보의 불균일없이 취득할 수 있는 범위가 넓어진다.
본 발명의 몇 가지의 실시 형태를 설명하였지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (19)

  1. 광전 변환 소자가 설치된 제1 영역, 상기 제1 영역의 주위에 형성되며, 소자가 설치된 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 형성되며, 상기 광전 변환 소자가 설치된 제3 영역을 갖는 반도체 기판과,
    상기 제1 영역과 상기 제3 영역 위에 형성된 제1 층간 절연막과,
    상기 제2 영역 위에 형성되며, 상기 제1 층간 절연막보다도 두꺼운 제2 층간 절연막과,
    상기 제1 층간 절연막의 상기 제3 영역측에 형성된 홈 위, 및 상기 제1 영역의 상기 제1 층간 절연막 위에 형성된 수지재
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 홈은, 상기 제1 영역측으로부터 상기 제2 영역측을 향함에 따라서 깊어지는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 홈의 깊이는 상기 제2 영역측이 가장 깊어지는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 홈은 상기 제1 영역을 둘러싸도록 형성되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 제1 영역은 표면측으로부터 보아 직사각형 형상을 갖고,
    상기 홈은, 상기 제1 영역의 4코너에 인접하는 부분이 상기 제1 영역의 변에 인접하는 부분보다도 깊게 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 제1 영역의 상기 제1 층간 절연막과 상기 제2 층간 절연막에는 배선이 형성되고,
    상기 제3 영역의 상기 제1 층간 절연막에는 배선이 형성되어 있지 않은 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 제1 층간 절연막과 상기 제2 층간 절연막은 TEOS막 및 Low-K 절연막 중 어느 하나인 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 수지재는 컬러 필터인 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 수지재와 상기 제1 영역의 상기 제1 층간 절연막 사이와, 상기 수지재와 상기 홈의 저면 및 측면 사이에 반사 방지막이 형성되는 것을 특징으로 하는 고체 촬상 장치.
  10. 제1항에 있어서,
    상기 제1 영역의 상기 수지재 위에 마이크로렌즈가 설치되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제1항에 있어서,
    상기 제1 영역과 상기 제1 층간 절연막 사이의 경계 영역과, 상기 제3 영역과 상기 제1 층간 절연막 사이의 경계 영역에 전송 트랜지스터가 설치되는 것을 특징으로 하는 고체 촬상 장치.
  12. 제1항에 있어서,
    상기 광전 변환 소자의 상부 측면에는 소자 분리층이 형성되는 것을 특징으로 하는 고체 촬상 장치.
  13. 제1항에 있어서,
    상기 고체 촬상 장치는 표면 조사형 CMOS 센서인 것을 특징으로 하는 고체 촬상 장치.
  14. 반도체 기판 표면에 광전 변환 소자를 형성하는 공정과,
    상기 반도체 기판의 광전 변환 소자 형성 영역의 주위의 표면에 소자를 형성하는 공정과,
    상기 광전 변환 소자 형성 영역 위에, 제1 층간 절연막을 형성하는 공정과,
    상기 반도체 기판의 소자 형성 영역 위에, 상기 제1 층간 절연막보다도 두꺼운 제2 층간 절연막을 형성하는 공정과,
    상기 제2 층간 절연막과 접하는 상기 제1 층간 절연막의 영역 표면에, 홈을 형성하는 공정과,
    상기 제1 층간 절연막 위에 수지재를 도포하고, 상기 반도체 기판을 회전하여, 상기 홈 위에 두꺼운 수지재를 형성하고, 상기 홈이 형성되어 있지 않은 상기 제1 층간 절연막 위에 수지재를 형성하는 공정
    을 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 수지재는 일정한 높이로 형성되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 홈은 RIE법을 사용하여 형성되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 홈 형성과 상기 수지재 형성 사이에, 상기 제1 층간 절연막 위에 반사 방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 수지재 형성 후, 상기 홈이 형성되어 있지 않은 상기 제1 층간 절연막 위에, 상기 수지재를 개재하여 마이크로렌즈를 형성하는 공정을 구비하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
KR1020150020860A 2014-09-24 2015-02-11 고체 촬상 장치 및 그 제조 방법 KR20160035957A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014194493A JP2016066695A (ja) 2014-09-24 2014-09-24 固体撮像装置及びその製造方法
JPJP-P-2014-194493 2014-09-24

Publications (1)

Publication Number Publication Date
KR20160035957A true KR20160035957A (ko) 2016-04-01

Family

ID=55526488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150020860A KR20160035957A (ko) 2014-09-24 2015-02-11 고체 촬상 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20160087002A1 (ko)
JP (1) JP2016066695A (ko)
KR (1) KR20160035957A (ko)
TW (1) TW201613080A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991302B1 (en) 2016-11-17 2018-06-05 Visera Technologies Company Limited Optical sensor with color filters having inclined sidewalls

Also Published As

Publication number Publication date
TW201613080A (en) 2016-04-01
JP2016066695A (ja) 2016-04-28
US20160087002A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
US11152414B2 (en) Image sensor including dual isolation and method of making the same
CN105810706B (zh) 摄像器件和电子装置
US10438983B2 (en) Solid-state imaging device, production method thereof, and electronic device
KR101617045B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US20180026059A1 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
KR100791336B1 (ko) 이미지 센서 제조 방법
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
US7923727B2 (en) Image sensor including a photoelectric conversion film
US7504681B2 (en) Image sensor and method for fabricating the same
KR20070069833A (ko) 씨모스 이미지 센서 및 그 제조방법
KR20100120875A (ko) 투과도가 향상된 반사 방지막을 갖는 후면 수광 시모스 이미지 센서 및 그 제조 방법
US7723765B2 (en) Image sensor having hydrophilic and hydrophobic microlenses and method for manufacturing the same
KR20190041830A (ko) 이미지 센서
CN102637707B (zh) 半导体装置的制造方法和固态图像拾取装置的制造方法
US9357186B2 (en) Solid-state imaging apparatus and camera
KR20120092021A (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
KR20090083233A (ko) 이미지 센서의 제조 방법
JP6325904B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR20160035957A (ko) 고체 촬상 장치 및 그 제조 방법
US7944014B2 (en) Image sensor
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
EP4167287A1 (en) Image sensor and method of fabricating the same
US20230163148A1 (en) Image sensor and method of fabricating the same
KR102318195B1 (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application