KR20160025644A - 타이밍 컨트롤러 및 이를 포함하는 표시 장치 - Google Patents

타이밍 컨트롤러 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160025644A
KR20160025644A KR1020140112076A KR20140112076A KR20160025644A KR 20160025644 A KR20160025644 A KR 20160025644A KR 1020140112076 A KR1020140112076 A KR 1020140112076A KR 20140112076 A KR20140112076 A KR 20140112076A KR 20160025644 A KR20160025644 A KR 20160025644A
Authority
KR
South Korea
Prior art keywords
clock signal
display
data signals
timing controller
video data
Prior art date
Application number
KR1020140112076A
Other languages
English (en)
Inventor
노석환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140112076A priority Critical patent/KR20160025644A/ko
Priority to US14/607,205 priority patent/US9697756B2/en
Publication of KR20160025644A publication Critical patent/KR20160025644A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

타이밍 컨트롤러는 표시 모드 감지부, 복수의 클럭 신호 제너레이터들 및 복수의 신호 변형부들을 포함한다. 표시 모드감지부는 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송되는 복수의 제1 영상 데이터 신호들을 기초로 표시 패널의 표시 영상 모드를 감지하고, 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시킨다. 클럭 신호 제너레이터들은 표시모드 감지부에 의해 활성화될 때 제2 주파수를 갖는 제2 클럭 신호를 각각 생성하고, 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급한다. 신호 변형부들은 제1 영상 데이터 신호들을 상기 제2 클럭 신호에 동기하여 전송되는 복수의 제2 영상 데이터 신호들로 변형시킨다.

Description

타이밍 컨트롤러 및 이를 포함하는 표시 장치{TIMING CONTROLLER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 전자 기기에 관한 것으로, 보다 상세하게는 타이밍 컨트롤러 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치에 포함된 표시 패널은 표시하는 영상의 종류에 따라 상이한 표시 영상 모드로 동작할 수 있다. 예를 들어, 표시 패널은 일반적인 2D 영상을 표시하는 표시영상 모드와 3D 입체 영상을 표시하는 표시 영상 모드로 동작할 수 있다. 표시 영상의 종류에 따라 표시 장치가 시간당 처리해야 하는 데이터량이 상이하므로, 상이한 표시 영상 모드에서 표시 장치는 시간당 상이한 데이터량을 처리할 필요가 있다.
나아가, 최근에는 하나의 표시 장치가 화면을 분할하지 않고 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰(multi view) 모드로 동작하는 표시 패널이 개발되고 있다. 이 경우에도 표시되는 콘텐츠의 개수에 따라 표시 장치가 시간당 처리해야 하는 데이터량이 상이할 수 있다. 즉, 표시 장치가 표시하는 영상의 종류에 따라, 표시하는 콘텐츠 개수에 따라 표시 장치가 시간당 처리해야 하는 데이터량이 상이할 수 있다.
표시 패널이 멀티 뷰 모드로 동작하는 경우, 증가된 콘텐츠 개수에 따라 표시 장치가 소모하는 전력도 증가할 수 있다. 특히, 표시 장치에 포함된 타이밍 컨트롤러에서 영상 데이터를 처리할 때 발생하는 발열은 표시 장치를 손상시킬 수 있다.
본 발명의 일 목적은 영상 데이터를 처리함에 있어서 소모 전력이 감소되어 발열을 감소시키는 타이밍 컨트롤러를 제공하는 것이다.
본 발명의 다른 목적은 타이밍 컨트롤러의 발열에 의해 손상을 받지 않는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 타이밍 컨트롤러는 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송되는 복수의 제1 영상 데이터 신호들을 기초로 표시 패널의 표시 영상 모드를 감지하고, 상기 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시키는 표시 모드 감지부, 상기 표시 모드 감지부에 의해 활성화될 때 제2 주파수를 갖는 제2 클럭 신호를 각각 생성하고, 상기 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급하는 상기 클럭 신호 제너레이터들 및 상기 제1 영상 데이터 신호들을 상기 제2 클럭 신호에 동기하여 전송되는 복수의 제2 영상 데이터 신호들로 변형시키는 상기신호 변형부들을 포함한다.
일 실시예에 의하면, 상기 신호 변형부들 중 상기 제2 클럭 신호를 공급받지 않는 일부에서 소모되는 전력은 감소할 수 있다.
일 실시예에 의하면, 상기 클럭 신호 제너레이터들은 위상 고정 루프(Phase Locked Loop; PLL)를 각각 포함할 수 있다.
일 실시예에 의하면, 상기 신호 변형부들은 복수의 기가 비트 트랜시버(gigabit transceiver)들을 각각 포함할 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 신호들은 복수의 채널들을 통해 전송되고, 상기 기가 비트 트랜시버들의 전체 개수는 상기 채널들의 전체 개수와 동일할 수 있다.
일 실시예에 의하면, 상기 표시 영상 모드는 상기 표시 패널이 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰(multi view) 모드를 포함할 수 있고, 상기 표시 모드 감지부는 상기 콘텐츠들의 개수와 동일한 개수의 상기 클럭 신호 제너레이터들을 활성화시킬 수 있다.
일 실시예에 의하면, 상기 제1 주파수는 상기 제2 주파수의 n(단, n은 1이상의 정수임)배일 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 신호들의 클럭 당 비트 수는 상기 제2 영상 데이터 신호들의 클럭 당 비트 수의 1/n배일 수 있다.
일 실시예에 의하면, 상기 제2 영상 데이터 신호들에 대해 영상 처리(image processing)를 수행하는 영상 처리부를 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 상기표시 패널에 스캔 신호 및 데이터 신호를 공급하는 표시 패널 드라이버, 입력 영상 데이터의 프레임 레이트(frame rate)를 변환함으로써, 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송되는 복수의 제1 영상 데이터 신호들을 생성하는 복수의 프레임 레이트 컨트롤러(Frame Rate Controller; FRC)들 및 상기 표시 패널 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 타이밍 컨트롤러는 상기 제1 영상 데이터 신호들을 기초로 표시 패널의 표시 영상 모드를 감지하고, 상기 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시키는 표시 모드 감지부, 상기 표시 모드 감지부에 의해 활성화될 때 제2 주파수를 갖는 제2 클럭 신호를 각각 생성하고, 상기 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급하는 상기 클럭 신호 제너레이터들 및 상기 제1 영상 데이터 신호들을 상기 제2 클럭 신호에 동기하여 전송되는 복수의 제2 영상 데이터 신호들로 변형시키는 상기 신호 변형부들을 포함한다.
일 실시예에 의하면, 상기 표시 패널은 복수의 표시 영역들로 분할될 수 있고, 상기 타이밍 컨트롤러는 복수의 서브 타이밍 컨트롤러들을 포함할 수 있다.
일 실시예에 의하면, 상기 서브 타이밍 컨트롤러들 각각은 상기 표시 영역들 중 담당 표시 영역에 공급되는 상기 스캔 신호 및 상기 데이터 신호를 제어할 수 있다.
일 실시예에 의하면, 상기 신호 변형부들 중 상기 제2 클럭 신호를 공급받지 않는 일부에서 소모되는 전력은 감소할 수 있다.
일 실시예에 의하면, 상기 클럭 신호 제너레이터들은 위상 고정 루프를 각각 포함할 수 있다.
일 실시예에 의하면, 상기 신호 변형부들은 복수의 기가 비트 트랜시버들을 각각 포함할 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 신호들은 복수의 채널들을 통해 전송될 수 있고, 상기 기가 비트 트랜시버들의 전체 개수는 상기 채널들의 전체 개수와 동일할 수 있다.
일 실시예에 의하면, 상기 표시 영상 모드는 상기 표시 패널이 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰 모드를 포함할 수 있고, 상기 표시 모드 감지부는 상기 콘텐츠들의 개수와 동일한 개수의 상기 클럭 신호 제너레이터들을 활성화시킬 수 있다.
일 실시예에 의하면, 상기 제1 주파수는 상기 제2 주파수의 n(단, n은 1이상의 정수임)배일 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 신호들의 클럭 당 비트 수는 상기 제2 영상 데이터 신호들의 클럭 당 비트 수의 1/n배일 수 있다.
일 실시예에 의하면, 상기 제2 영상 데이터 신호들에 대해 영상 처리를 수행하는 영상 처리부를 더 포함할 수 있다.
본 발명의 실시예들에 따른 타이밍 컨트롤러는 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들을 선택적으로 활성화시켜 영상 데이터를 처리함에 있어서 소모 전력이 감소되므로 발열을 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 타이밍 컨트롤러를 포함하여 타이밍 컨트롤러의 발열에 의해 손상을 받지 않을 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치가 복수의 서브 타이밍 컨트롤러들을 포함하는 일 예를 나타내는 블록도이다.
도 3은 타이밍 컨트롤러의 일 예를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 타이밍 컨트롤러를 나타내는 블록도이다.
도 5는 도 4의 타이밍 컨트롤러가 클럭 신호 제너레이터들 중 일부를 비활성화시키는 일 예를 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(120), 표시 패널 드라이버(140), 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3), 및 타이밍 컨트롤러(180)를 포함할 수 있다.
표시 패널(120)은 화소(125)를 포함할 수 있다. 화소(125)는 스캔 신호(SCAN)의 활성화 구간 동안 공급받은 데이터 신호(DATA3-1, DATA3-2, DATA3-3)에 기초하여 광을 출력할 수 있다. 화소(125)는 서브 화소들을 포함할 수 있다. 예를 들어, 서브 화소들은 각각 빛의 삼원색에 상응하는 광을 출력할 수 있다. 서브 화소들은 공급받은 데이터 신호(DATA3-1, DATA3-2, DATA3-3)에 기초하여 소정의 휘도를 갖는 광을 출력할 수 있다. 결과적으로, 상기 서브 화소들이 출력하는 광들을 조합함으로써, 화소(125)는 목표 색상 및 목표 휘도를 표시 할 수 있다.
표시 패널 드라이버(140)는 표시 패널(120)에 스캔 신호(SCAN) 및 데이터 신호(DATA3-1, DATA3-2, DATA3-3)를 공급할 수 있다. 표시 패널 드라이버(140)는 타이밍 컨트롤러(180)로부터 제2 영상 데이터 신호(DATA2-1, DATA2-2, DATA2-3) 및 제어 신호(CTRL)를 공급받을 수 있고, 표시 패널 드라이버(140)는 제어 신호(CTRL)에 기초하여 스캔 신호(SCAN) 및 데이터 신호(DATA3-1, DATA3-2, DATA3-3)를 표시 패널(120)에 공급할 수 있다. 한편, 표시 패널 드라이버(140)는 스캔 드라이버 및 데이터 드라이버를 포함할 수 있다. 스캔 드라이버는 제어 신호(CTRL)에 기초하여 스캔 신호(SCAN)를 생성할 수 있고, 데이터 드라이버는 제어 신호(CTRL)에 기초하여 데이터 신호(DATA3-1, DATA3-2, DATA3-3)를 생성할 수 있다. 일반적으로, 표시 패널(120)의 일 부분에 위치하는 목표 화소에서 정확한 타이밍에 데이터 신호(DATA3-1, DATA3-2, DATA3-3)가 공급되기 위해 스캔 신호(SCAN)가 공급될 수 있다. 목표 화소에 공급되는 스캔 신호(SCAN)를 활성화시킴으로써, 데이터 신호(DATA3-1, DATA3-2, DATA3-3)가 목표 화소에 공급될 수 있다. 즉, 스캔 신호(SCAN)가 활성화되는 타이밍을 조절함으로써 데이터 신호(DATA3-1, DATA3-2, DATA3-3)가 정확한 타이밍에 화소(125)에 공급될 수 있다.
복수의 프레임 레이트 컨트롤러(Frame Rate Controller; FRC)들(160-1, 160-2, 160-3)은 수신한 영상 데이터의 프레임 레이트(frame rate)를 변환함으로써, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 생성할 수 있다. 이 때, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송될 수 있다.
프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 표시 패널(120)이 복수의 콘텐츠들을 표시할 수 있도록 표시 패널(120)의 출력 레이트를 참조하여 수신한 영상 데이터의 프레임 레이트를 변환할 수 있다. 구체적으로, 표시 패널의 출력 레이트가 60Hz일 때, 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 각 영상 데이터의 프레임 레이트를 n x 60Hz로 변환하여 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 생성할 수 있다. 예를 들어, 표시 패널(120)이 2개의 120Hz로 동작하는 콘텐츠들을 교번하여 표시하는 경우, 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 각 영상 데이터의 프레임 레이트를 2 x 120Hz = 240Hz로 변환하여 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 생성할 수 있다.
한편, 수신한 영상 데이터들의 프레임 레이트들이 실질적으로 상이한 경우, 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 실질적으로 동일한 프레임 레이트로 각 영상 데이터의 프레임 레이트를 변환할 수 있다. 구체적으로, 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 프레임 레이트가 상대적으로 낮은영상 데이터에 추가적인 프레임을 삽입하여 각 영상 데이터의 프레임 레이트를 실질적으로 동일한 프레임 레이트로 변환할 수 있다. 한편, 프레임 레이트 컨트롤러들(160-1, 160-2, 160-3) 각각은 프레임 레이트가 상대적으로 높은 영상 데이터에서 불필요한 프레임을 제거하여 각 영상 데이터의 프레임 레이트를 실질적으로 동일한 프레임 레이트로 변환할 수 있다.
타이밍 컨트롤러(180)는 표시 패널 드라이버(140)를 제어할 수 있다. 구체적으로, 타이밍 컨트롤러(180)는 제어 신호(CTRL)에 기초하여 스캔 신호(SCAN) 및 데이터 신호(DATA3-1, DATA3-2, DATA-3-3)의 공급을 제어할 수 있다.
또한, 타이밍 컨트롤러(180)는 표시 모드 감지부, 클럭 신호 제너레이터들, 신호 변형부들을 포함할 수 있다. 표시 모드 감지부는 제1 영상 데이터들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널(120)의 표시 영상 모드를 감지할 수 있다. 나아가, 표시 모드 감지부는 감지된 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시킬 수 있다. 복수의 클럭 신호 제너레이터들은 표시 모드 감지부에 의해 활성화될 때 제2 클럭 신호를 각각 생성할 수 있다. 이 때, 제2 클럭 신호는 제2 주파수를 가질 수 있다. 또한, 복수의 클럭 신호 제너레이터들은 생성된 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급할 수 있다.
실시예에 따라, 클럭 신호 제너레이터들은 위상 고정 루프(Phase Locked Loop; PLL)를 각각 포함할 수 있다. 복수의 신호 변형부들은 제1 영상 데이터 신호들을 제2 영상 데이터 신호들로 변형시킬 수 있다. 이 때, 제2 영상 데이터 신호들은 제2 클럭 신호에 동기하여 전송될 수 있다. 실시예에 따라, 신호 변형부들은 기가 비트 트랜시버(gigabit transceiver)들을 각각 포함할 수 있다. 실시예에 따라, 신호 변형부들 중 제2 클럭 신호를 공급받지 않는 일부에서 소비되는 전력은 감소할 수 있다. 타이밍 컨트롤러(180)를 구성하는 구성 요소들의 일 예는 아래 도 4 및 도 5를 참조하여 보다 상세하게 설명한다.
결과적으로, 타이밍 컨트롤러(180)는 표시 영상 모드에 기초하여 클럭 신호 제너레이터들을 선택적으로 활성화시키므로 영상 데이터를 처리함에 있어서 소모 전력이 감소될 수 있다. 즉, 타이밍 컨트롤러(180)의 발열이 감소될 수 있다. 그 결과, 타이밍 컨트롤러(180)를 포함하는 표시 장치(100)는 타이밍 컨트롤러(180)의 발열에 의해 손상을 받지 않을 수 있다.
도 2는 도 1의 표시 장치가 복수의 서브 타이밍 컨트롤러들을 포함하는 일 예를 나타내는 블록도이다.
도 2를 참조하면, 표시 장치(200)는 표시 패널(220), 표시 패널 드라이버(240), 프레임 레이트 컨트롤러들(260-1, 260-2, 260-3), 및 타이밍 컨트롤러(280)를 포함할 수 있다. 이 때, 타이밍 컨트롤러(280)는 서브 타이밍 컨트롤러들(290-1, 290-2)을 포함할 수 있다.
표시 패널(220)은 화소(225)를 포함할 수 있다. 화소(225)는 스캔 신호(SCAN)의 활성화 구간 동안 공급받은 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)에 기초하여 광을 출력할 수 있다. 화소(225)는 서브 화소들을 포함할 수 있다. 결과적으로, 상기 서브 화소들이 출력하는 광들을 조합함으로써, 화소(225)는 목표 색상 및 목표 휘도를 표시 할 수 있다.
표시 패널 드라이버(240)는 표시 패널(220)에 스캔 신호(SCAN) 및 데이터 신호(DATA3-1, DATA3-2, DATA3-3)를 공급할 수 있다. 표시 패널 드라이버(240)는 타이밍 컨트롤러(280)로부터 제2 영상 데이터 신호(DATA2-1A, DATA2-2A, DATA2-3A, DATA2-1B, DATA2-2B, DATA2-3B) 및 제어 신호(CTRL)를 공급받을 수 있고, 표시 패널 드라이버(240)는 제어 신호(CTRL)에 기초하여 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 표시 패널(220)에 공급할 수 있다. 한편, 표시 패널 드라이버(240)는 스캔 드라이버 및 데이터 드라이버를 포함할 수 있다.
복수의 프레임 레이트 컨트롤러들(260-1, 260-2, 260-3)은 수신한 영상 데이터의 프레임 레이트를 변환함으로써, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 생성할 수 있다. 이 때, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송될 수 있다.
프레임 레이트 컨트롤러들(260-1, 260-2, 260-3) 각각은 표시 패널(220)이 복수의 콘텐츠들을 표시할 수 있도록 표시 패널(220)의 출력 레이트를 참조하여 수신한 영상 데이터의 프레임 레이트를 변환할 수 있다. 구체적으로, 표시 패널의 출력 레이트가 60Hz일 때, 프레임 레이트 컨트롤러들(260-1, 260-2, 260-3) 각각은 각 영상 데이터의 프레임 레이트를 n x 60Hz로 변환하여 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 생성할 수 있다.
한편, 수신한 영상 데이터들의 프레임 레이트들이 실질적으로 상이한 경우, 프레임 레이트 컨트롤러들(260-1, 260-2, 260-3) 각각은 실질적으로 동일한 프레임 레이트로 각 영상 데이터의 프레임 레이트를 변환할 수 있다.
타이밍 컨트롤러(280)는 표시 패널 드라이버(240)를 제어할 수 있다. 구체적으로, 타이밍 컨트롤러(280)는 제어 신호(CTRL)에 기초하여 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)의 공급을 제어할 수 있다.
실시예에 따라, 표시 패널(220)은 복수의 표시 영역들로 분할될 수 있다. 일 실시예에서, 표시 패널(220)은 표시 패널(220)을 좌우로 균등하게 분할하는 수직 방향의 분할선을 기준으로 각 영역을 일 표시 영역으로 하는 두 개의 표시 영역들로 분할될 수 있다. 다른 실시예에서, 표시 패널(220)은 표시 패널(220)을 상하로 균등하게 분할하는 수평 방향의 분할선을 기준으로 각 영역을 일 표시 영역으로 하는 두 개의 표시 영역들로 분할될 수 있다. 또 다른 실시예에서, 표시 패널(220)은 표시 패널(220)을 삼등분하는 수직 방향의 분할선들을 기준으로 각 영역을 일 표시 영역으로 하는 세 개의 표시 영역들로 분할될 수 있다. 상기에서 표시 패널(220)이 복수의 표시 영역들로 분할되는 경우들을 예시하였으나, 표시 패널(220)의 분할 방법은 이에 한정되지 않는다.
실시예에 따라, 타이밍 컨트롤러(280)는 복수의 서브 타이밍 컨트롤러들(290-1, 290-2)을 포함할 수 있다. 한편, 서브 타이밍 컨트롤러들(290-1, 290-2)은 마스터 서브 타이밍 컨트롤러 및 슬레이브 서브 타이밍 컨트롤러를 포함할 수 있다.
또한, 프레임 레이트 컨트롤러들(260-1, 260-2, 260-3) 각각은 서브 타이밍 컨트롤러들(290-1, 290-2)에 실질적으로 동일한 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 공급할 수 있다. 예를 들어, 제1 프레임 레이트 컨트롤러(260-1)는 제1 서브 타이밍 컨트롤러(290-1) 및 제2 서브 타이밍 컨트롤러(290-2)에 실질적으로 동일한 제1 영상 데이터 신호(DATA1-1)를 공급할 수 있고, 제2 프레임 레이트 컨트롤러(260-2)는 제1 서브 타이밍 컨트롤러(290-1) 및 제2 서브 타이밍 컨트롤러(290-2)에 실질적으로 동일한 제1 영상 데이터 신호(DATA1-2)를 공급할 수 있으며, 제3 프레임 레이트 컨트롤러(260-3)는 제1 서브 타이밍 컨트롤러(290-1) 및 제2 서브 타이밍 컨트롤러(290-2)에 실질적으로 동일한 제1 영상 데이터 신호(DATA1-3)를 공급할 수 있다.
실시예에 따라, 서브 타이밍 컨트롤러들(290-1, 290-2) 각각은 표시 영역들 중 담당 표시 영역에 공급되는 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 제어할 수 있다. 일 실시예에서, 서브 타이밍 컨트롤러들(290-1, 290-2) 각각은 표시 패널(220)을 좌우로 균등하게 분할하는 수직 방향의 분할선을 기준으로 좌 표시 영역 및 우 표시 영역에 공급되는 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 제어할 수 있다. 다른 실시예에서, 서브 타이밍 컨트롤러들(290-1, 290-2) 각각은 표시 패널(220)을 상하로 균등하게 분할하는 수평 방향의 분할선을 기준으로 상 표시 영역 및 하 표시영역에 공급되는 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 제어할 수 있다. 또 다른 실시예에서, 서브 타이밍 컨트롤러들 각각은 표시 패널을 삼등분하는 수직 방향의 분할선을 기준으로 좌 표시 영역, 중 표시 영역 및 우 표시 영역에 공급되는 스캔 신호 및 데이터 신호를 제어할 수 있다. 상기에서 서브 타이밍 컨트롤러들(290-1, 290-2) 각각이 표시 영역들 중 담당 표시 영역에 공급되는 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 제어하는 경우들을 예시하였으나, 서브 타이밍 컨트롤러들(290-1, 290-2)이 스캔 신호(SCAN) 및 데이터 신호(DATA3-1A, DATA3-2A, DATA3-3A, DATA3-1B, DATA3-2B, DATA3-3B)를 제어하는 방법은 이에 한정되지 않는다.
또한, 서브 타이밍 컨트롤러들(290-1, 290-2) 각각은 표시 모드 감지부, 클럭 신호 제너레이터들, 신호 변형부들을 포함할 수 있다. 실시예에 따라, 클럭 신호 제너레이터들은 위상 고정 루프를 각각 포함할 수 있다. 실시예에 따라, 신호 변형부들은 기가 비트 트랜시버들을 각각 포함할 수 있다. 실시예에 따라, 신호 변형부들 중 제2 클럭 신호를 공급받지 않는 일부에서 소비되는 전력은 감소할 수 있다.
결과적으로, 서브 타이밍 컨트롤러들(290-1, 290-2)은 표시 영상 모드에 기초하여 클럭 신호 제너레이터들을 선택적으로 활성화시키므로 영상데이터를 처리함에 있어서 소모 전력이 감소될 수 있다. 즉, 서브 타이밍 컨트롤러들(290-1, 290-2)의 발열이 감소될 수 있다. 그 결과, 타이밍 컨트롤러(280)를 포함하는 표시 장치(200)는 타이밍 컨트롤러(280)의 발열에 의한 손상을 방지할 수 있다.
도 3은 타이밍 컨트롤러의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 타이밍 컨트롤러(340)는 클럭 신호 제너레이터(345) 및 신호 변형부(347)를 포함할 수 있다. 실시예에 따라, 타이밍 컨트롤러(340)는 영상 처리부(349)를 더 포함할 수 있다.
클럭 신호 제너레이터(345)는 제2 클럭 신호(CLK)를 생성할 수 있다. 이 때, 제2 클럭 신호(CLK)는 제2 주파수를 가질 수 있다. 실시예에 따라, 클럭 신호 제너레이터(345)는 위상 고정 루프를 포함할 수 있다.
신호 변형부(347)는 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형시킬 수 있다. 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)은 제1 클럭 신호에 동기하여 전송될 수 있고, 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)은 제2 클럭 신호(CLK)에 동기하여 전송될 수 있다. 여기서, 제2 클럭 신호(CLK)가 제2 주파수를 가지는 것과 달리, 제1 클럭 신호는 제1 주파수를 가질 수 있다.
실시예에 따라, 제1 주파수는 제2 주파수의 n(단, n은 1이상의 정수임)배일 수 있다. 나아가, 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)의 클럭 당 비트 수는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)의 클럭 당 비트 수의 1/n배일 수 있다. 제1 주파수가 제2 주파수의 n배이지만, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)의 클럭 당 비트 수가 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)의 클럭 당 비트 수의 1/n배이므로, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 정보 손실없이 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형될 수 있다.
실시예에 따라, 신호 변형부(347)는 복수의 기가 비트 트랜시버들을 포함할 수 있다. 실시예에 따라, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 복수의 채널들을 통해 전송될 수 있고, 기가 비트 트랜시버들의 전체 개수는 채널들의 전체 개수와 동일할 수 있다. 예를 들어, 도 3과 같이3개의 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)이 각각 8 채널들을 통해 전송될 경우, 기가 비트 트랜시버들의 전체 개수는 24개일 수 있다.
실시예에 따라, 영상 처리부(349)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 영상 처리(image processing)를 수행할 수 있다. 예를 들어, 영상 처리부(349)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 감마 보정을 수행할 수 있고, 영상 처리부(349)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 화소에 인가되는 전원 전압 또는 데이터 신호 전압의 강하를 보상하는 동작을 수행할 수 있다.
도 4는 본 발명의 실시예들에 따른 타이밍 컨트롤러를 나타내는 블록도이다.
도 4를 참조하면, 타이밍 컨트롤러(440)는 표시 모드 감지부(442), 클럭 신호 제너레이터들(445-1, 445-2. 445-3) 및 신호 변형부들(347-1, 447-2, 447-3)을 포함할 수 있다. 실시예에 따라, 타이밍 컨트롤러(440)는 영상 처리부(449)를 더 포함할 수 있다.
표시 모드 감지부(442)는 복수의 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널의 표시 영상 모드를 감지할 수 있다. 예를 들어, 표시 모드 감지부(442)는 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널이 3D 입체 영상을 표시하는 3D 표시 모드로 동작함을 감지할 수 있다. 실시예에 따라, 표시 영상 모드는 표시 패널이 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰(multi view) 모드를 포함할 수 있다. 표시 패널이 멀티 뷰 모드에서 동작할 경우, 표시 패널은 프레임 레이트를 상승시킨 복수의 콘텐츠들을 빠르게 교번하여 표시하고, 사용자가 착용하는 안경 등을 통해 사용자가 교번되어 표시되는 콘텐츠들을 선택적으로 시청함으로써, 하나의 표시 패널로 복수의 사용자들이 복수의 콘텐츠들을 동시에 시청할 수 있다. 이 경우, 표시 모드 감지부(442)는 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널이 표시하는 콘텐츠의 개수 및 각 콘텐츠가 필요로 하는 표시 영상의 종류 등을 감지할 수 있다. 예를 들어, 표시 모드 감지부(442)는 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널이 1개의 2D 일반 영상과 2개의 3D 입체 영상을 표시하는 멀티 뷰 모드로 동작함을 감지할 수 있다.
표시 모드 감지부(442)는 감지한 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들(445-1, 445-2, 445-3) 중 적어도 하나 이상을 활성화시킬 수 있다. 구체적으로, 표시 모드 감지부(442)는 감지한 표시 영상 모드에 기초하여 클럭 신호 제너레이터들(445-1, 445-2, 445-3) 중 표시 영상 모드에 필요한 클럭 신호 신호 제너레이터만을 선택적으로 활성화시키는 활성화 신호들(E1, E2, E3)을 생성할 수 있다. 예를 들어, 표시 모드 감지부(442)는 표시 패널이 2D 일반 영상을 표시하는 경우, 표시 패널이 3D 입체 영상을 표시하는 경우보다 상대적으로 작은 수의 클럭 신호 제너레이터만을 활성화시킬 수 있다. 실시예에 따라, 표시 모드 감지부(442)는 콘텐츠들의 개수와 동일한 개수의 클럭 신호 제너레이터들(445-1, 445-2, 445-3)을 활성화시킬 수 있다. 예를 들어, 멀티 뷰 모드에서 표시 패널이 2개의 콘텐츠들을 교번하여 표시하는 때 표시 모드 감지부(442)는 2개의 클럭 신호 제너레이터들을 활성화시킬 수 있다.
복수의 클럭 신호 제너레이터들(445-1, 445-2, 445-3)은 표시 모드 감지부(442)에 의해 활성화될 때 제2 클럭 신호(CLK)를 생성할 수 있다. 이 때, 제2 클럭 신호(CLK)는 제2 주파수를 가질 수 있다. 또한, 클럭 신호 제너레이터들(445-1, 445-2, 445-3)은 생성된 제2 클럭 신호(CLK)를 신호 변형부들(447-1, 447-2, 447-3) 중 상응하는 하나에 각각 공급할 수 있다. 실시예에 따라, 신호 제너레이터들(445-1, 445-2, 445-3)은 위상 고정 루프를 각각 포함할 수 있다.
복수의 신호 변형부들(447-1, 447-2, 447-3)은 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형시킬 수 있다. 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)은 제1 클럭 신호에 동기하여 전송될 수 있고, 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)은 제2 클럭 신호(CLK)에 동기하여 전송될 수 있다. 여기서, 제2 클럭 신호(CLK)가 제2 주파수를 가지는 것과 달리, 제1 클럭 신호는 제1 주파수를 가질 수 있다. 실시예에 따라, 신호 변형부들(447-1, 447-2, 447-3) 중 제2 클럭 신호(CLK)를 공급받지 않는 일부에서 소모되는 전력은 감소할 수 있다. 예를 들어, 신호 변형부들(447-1, 447-2, 447-3) 중 제2 클럭 신호(CLK)를 공급받지 않은 일부에서 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)을 생성하지 않을 수 있으므로, 상기 일부에서 소모되는 전력은 감소할 수 있다.
실시예에 따라, 제1 주파수는 제2 주파수의 n(단, n은 1이상의 정수임)배일 수 있다. 나아가, 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)의 클럭 당 비트 수는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)의 클럭 당 비트 수의 1/n배일 수 있다. 제1 주파수가 제2 주파수의 n배이지만, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)의 클럭 당 비트 수가 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)의 클럭 당 비트 수의 1/n배이므로, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 정보 손실없이 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형될 수 있다.
실시예에 따라, 신호 변형부들(447-1, 447-2, 447-3)은복수의 기가 비트 트랜시버들을 각각 포함할 수 있다. 실시예에 따라, 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)은 복수의 채널들을 통해 전송될 수 있고, 기가 비트 트랜시버들의 전체 개수는 채널들의 전체 개수와 동일할 수 있다. 예를 들어, 도 4와 같이 3개의 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)이 각각 8 채널들을 통해 전송될 경우, 기가 비트 트랜시버들의 전체 개수는 24개일 수 있다.
실시예에 따라, 영상 처리부(449)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 영상 처리를 수행할 수 있다. 예를 들어, 영상 처리부(449)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 감마 보정을 수행할 수 있고, 영상 처리부(449)는 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)에 대해 화소에 인가되는 전원 전압 또는 데이터 신호 전압의 강하를 보상하는 동작을 수행할 수 있다.
도 5는 도 4의 타이밍 컨트롤러가 클럭 신호 제너레이터들 중 일부를 비활성화시키는 일 예를 나타내는 블록도이다.
도 5를 참조하면, 타이밍 컨트롤러(440)는 표시 모드 감지부(442), 클럭 신호 제너레이터들(445-1, 445-2. 445-3) 및 신호 변형부들(347-1, 447-2, 447-3)을 포함할 수 있다. 실시예에 따라, 타이밍 컨트롤러(440)는 영상 처리부(449)를 더 포함할 수 있다. 실시예에 따라, 클럭 신호 제너레이터들(445-1, 445-2. 445-3)은 위상 고정 루프를 각각 포함할 수 있고, 신호 변형부들(347-1, 447-2, 447-3)은 복수의 기가 비트 트랜시버들을 각각 포함할 수 있다.
표시 모드 감지부(442)는 복수의 제1 영상 데이터 신호들(DATA1-1, DATA1-2, DATA1-3)을 기초로 표시 패널의 표시 영상 모드를 감지할 수 있다. 또한, 표시 모드 감지부(442)는 감지한 표시 영상 모드에 따라, 제1 클럭 신호 제너레이터(445-1) 및 제3 클럭 신호 제너레이터(445-3)를 활성화시킬 수 있다. 예를 들어, 표시 모드 감지부(442)는 제1 활성화 신호(E1) 및 제3 활성화 신호(E3)를 생성하여 제1 클럭 신호 제너레이터(445-1) 및 제3 클럭 신호 제너레이터(445-3)에 공급할 수 있다. 그러나, 표시 모드 감지부(442)는 감지한 표시 영상 모드에 따라 제2 클럭 신호 제너레이터(445-2)를 비활성화할 수 있다.
이 때, 제1 클럭 신호 제너레이터(445-1) 및 제3 클럭 신호 제너레이터(445-3)는 제2 주파수를 갖는 제2 클럭 신호(CLK)를 각각 생성할 수 있고, 생성된 제2 클럭 신호(CLK)를 제1 신호 변형부(447-1) 및 제3 신호 변형부(447-3)에 각각 공급할 수 있다. 그에 따라, 제1 신호 변형부(447-1) 및 제3 신호 변형부(447-3)는 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)을 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형시킬 수 있다.
반면에, 제2 클럭 신호 제너레이터(445-2)는 제2 클럭 신호(CLK)를 생성하지 않을 수 있다. 따라서, 제2 클럭 신호(CLK)를 공급받지 않는 제2 신호 변형부(447-2)는 제1 영상 신호들(DATA1-1, DATA1-2, DATA1-3)을 제2 영상 데이터 신호들(DATA2-1, DATA2-2, DATA2-3)로 변형시키지 않을 수 있다. 그 결과, 제2 신호 변형부(447-2)에서 소모되는 전력은 감소할 수 있다.
결과적으로, 타이밍 컨트롤러(440)는 표시 영상 모드에 기초하여 클럭 신호 제너레이터들(445-1, 445-2. 445-3)을 선택적으로 활성화시키므로, 영상 데이터를 처리함에 있어서 소모 전력이 감소될 수 있다. 즉, 타이밍 컨트롤러(440)의 발열이 감소될 수 있다. 나아가, 타이밍 컨트롤러(440)를 포함하는 표시 장치는 타이밍 컨트롤러(440)의 발열에 의해 손상을 받지 않을 수 있다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 6을 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 표시 장치(560)는 도 1의 표시 장치(100)에 상응할 수 있다. 나아가, 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(510)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(540)는 키보드, 키패드, 터치스크린, 터치패드, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(560)는 입출력 장치(540) 내에 구비될 수도 있다. 파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(560)는 표시 패널, 표시 패널 드라이버, 프레임 레이트 컨트롤러들 및 타이밍 컨트롤러를 포함할 수 있고, 타이밍 컨트롤러는 표시 모드 감지부, 클럭 신호 제너레이터들, 신호 변형부들을 포함할 수 있다.
표시 모드 감지부는 표시 패널의 표시 영상 모드를 감지하여 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시킬 수 있고, 활성화된 표시 모드 감지부는 제2 클럭 신호를 생성할 수 있다. 신호 변형부들은 제1 영상 데이터 신호들을 제2 클럭 신호에 동기하여 전송되는 제2 영상 데이터 신호들로 변형시킬 수 있다. 여기서, 신호 변형부들 중 제2 클럭 신호를 공급받지 않는 일부에서 소모되는 전력은 감소할 수 있다.
이와 같이, 표시 장치(560)에 포함된 타이밍 컨트롤러는 표시 영상 모드에 기초하여 클럭 신호 제너레이터들을 선택적으로 활성화시키므로, 영상 데이터를 처리함에 있어서 소모 전력이 감소될 수 있다. 즉, 타이밍 컨트롤러의 발열이 감소될 수 있다. 나아가, 표시 장치(560)는 타이밍 컨트롤러의 발열에 의해 손상을 받지 않을 수 있다.
이상, 본 발명의 실시예들에 따른 타이밍 컨트롤러 및 이를 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 프레임 레이트 컨트롤러들, 클럭 신호 제너레이터들 및 신호 변형부들이 3개인 경우를 도시하였으나, 프레임 레이트 컨트롤러들, 클럭 신호 제너레이터들 및 신호 변형부들의 개수는 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 200, 560: 표시 장치
120, 220: 표시 패널
140, 240: 표시 패널 드라이버
160, 260: 프레임 레이트 컨트롤러
180, 280, 340, 440: 타이밍 컨트롤러
290: 서브 타이밍 컨트롤러
442: 표시 모드 감지부
445: 클럭 신호 제너레이터
447: 신호 변형부
449: 영상 처리부
500: 전자 기기

Claims (20)

  1. 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송되는 복수의 제1 영상 데이터 신호들을 기초로 표시 패널의 표시 영상 모드를 감지하고, 상기 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시키는 표시 모드 감지부;
    상기 표시 모드 감지부에 의해 활성화될 때 제2 주파수를 갖는 제2 클럭 신호를 각각 생성하고, 상기 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급하는 상기 클럭 신호 제너레이터들; 및
    상기 제1 영상 데이터 신호들을 상기 제2 클럭 신호에 동기하여 전송되는 복수의 제2 영상 데이터 신호들로 변형시키는 상기 신호 변형부들을 포함하는 타이밍 컨트롤러.
  2. 제 1 항에 있어서, 상기 신호 변형부들 중 상기 제2 클럭 신호를 공급받지 않는 일부에서 소모되는 전력은 감소하는 것을 특징으로 하는 타이밍 컨트롤러.
  3. 제 1 항에 있어서, 상기 클럭 신호 제너레이터들은 위상 고정 루프(Phase Locked Loop; PLL)를 각각 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
  4. 제 1 항에 있어서, 상기 신호 변형부들은 복수의 기가 비트 트랜시버(gigabit transceiver)들을 각각 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
  5. 제 4 항에 있어서, 상기 제1 영상 데이터 신호들은 복수의 채널들을 통해 전송되고, 상기 기가 비트 트랜시버들의 전체 개수는 상기 채널들의 전체 개수와 동일한 것을 특징으로 하는 타이밍 컨트롤러.
  6. 제 1 항에 있어서, 상기 표시 영상 모드는 상기 표시 패널이 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰(multi view) 모드를 포함하고,
    상기 표시 모드 감지부는 상기 콘텐츠들의 개수와 동일한 개수의 상기 클럭 신호 제너레이터들을 활성화시키는 것을 특징으로 하는 타이밍 컨트롤러.
  7. 제 1 항에 있어서, 상기 제1 주파수는 상기 제2 주파수의 n(단, n은 1이상의 정수임)배인 것을 특징으로 하는 타이밍 컨트롤러.
  8. 제 7 항에 있어서, 상기 제1 영상 데이터 신호들의 클럭 당 비트 수는 상기 제2 영상 데이터 신호들의 클럭 당 비트 수의 1/n배인 것을 특징으로 하는 타이밍 컨트롤러.
  9. 제 1 항에 있어서,
    상기 제2 영상 데이터 신호들에 대해 영상 처리(image processing)를 수행하는 영상 처리부를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
  10. 표시 패널;
    상기 표시 패널에 스캔 신호 및 데이터 신호를 공급하는 표시 패널 드라이버;
    입력 영상 데이터의 프레임 레이트(frame rate)를 변환함으로써, 제1 주파수를 갖는 제1 클럭 신호에 동기하여 전송되는 복수의 제1 영상 데이터 신호들을 생성하는 복수의 프레임 레이트 컨트롤러(Frame Rate Controller; FRC)들; 및
    상기 표시 패널 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 타이밍 컨트롤러는,
    상기 제1 영상 데이터 신호들을 기초로 표시 패널의 표시 영상 모드를 감지하고, 상기 표시 영상 모드에 기초하여 복수의 클럭 신호 제너레이터들 중 적어도 하나 이상을 활성화시키는 표시 모드 감지부;
    상기 표시 모드 감지부에 의해 활성화될 때 제2 주파수를 갖는 제2 클럭 신호를 각각 생성하고, 상기 제2 클럭 신호를 복수의 신호 변형부들 중 상응하는 하나에 각각 공급하는 상기 클럭 신호 제너레이터들; 및
    상기 제1 영상 데이터 신호들을 상기 제2 클럭 신호에 동기하여 전송되는 복수의 제2 영상 데이터 신호들로 변형시키는 상기 신호 변형부들을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 표시 패널은 복수의 표시 영역들로 분할되고,
    상기 타이밍 컨트롤러는 복수의 서브 타이밍 컨트롤러들을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 서브 타이밍 컨트롤러들 각각은 상기 표시 영역들 중 담당 표시 영역에 공급되는 상기 스캔 신호 및 상기 데이터 신호를 제어하는 것을 특징으로 하는 표시 장치.
  13. 제 10 항에 있어서, 상기 신호 변형부들 중 상기 제2 클럭 신호를 공급받지 않는 일부에서 소모되는 전력은 감소하는 것을 특징으로 하는 표시 장치.
  14. 제 10 항에 있어서, 상기 클럭 신호 제너레이터들은 위상 고정 루프를 각각 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 10 항에 있어서, 상기 신호 변형부들은 복수의 기가 비트 트랜시버들을 각각 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 제1 영상 데이터 신호들은 복수의 채널들을 통해 전송되고, 상기 기가 비트 트랜시버들의 전체 개수는 상기 채널들의 전체 개수와 동일한 것을 특징으로 하는 표시 장치.
  17. 제 10 항에 있어서, 상기 표시 영상 모드는 상기 표시 패널이 복수의 콘텐츠들을 교번하여 표시하는 멀티 뷰 모드를 포함하고,
    상기 표시 모드 감지부는 상기 콘텐츠들의 개수와 동일한 개수의 상기 클럭 신호 제너레이터들을 활성화시키는 것을 특징으로 하는 표시 장치.
  18. 제 10 항에 있어서, 상기 제1 주파수는 상기 제2 주파수의 n(단, n은 1이상의 정수임)배인 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 영상 데이터 신호들의 클럭 당 비트 수는 상기 제2 영상 데이터 신호들의 클럭 당 비트 수의 1/n배인 것을 특징으로 하는 표시 장치.
  20. 제 10 항에 있어서,
    상기 제2 영상 데이터 신호들에 대해 영상 처리를 수행하는 영상 처리부를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020140112076A 2014-08-27 2014-08-27 타이밍 컨트롤러 및 이를 포함하는 표시 장치 KR20160025644A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140112076A KR20160025644A (ko) 2014-08-27 2014-08-27 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US14/607,205 US9697756B2 (en) 2014-08-27 2015-01-28 Timing controller including configurable clock signal generators according to display mode and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112076A KR20160025644A (ko) 2014-08-27 2014-08-27 타이밍 컨트롤러 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20160025644A true KR20160025644A (ko) 2016-03-09

Family

ID=55403180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112076A KR20160025644A (ko) 2014-08-27 2014-08-27 타이밍 컨트롤러 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9697756B2 (ko)
KR (1) KR20160025644A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049854A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 컨버터 및 이를 포함하는 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218670A (ja) * 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
US7362797B2 (en) * 2002-03-21 2008-04-22 Broadcom Corporation Physical layer device having an analog SERDES pass through mode
TWI220843B (en) * 2002-04-01 2004-09-01 Mstar Semiconductor Inc Apparatus and method of clock recovery for sampling analog signals
KR101259065B1 (ko) 2006-10-16 2013-04-29 엘지디스플레이 주식회사 듀얼뷰 디스플레이 장치와 그 백라이트 유닛
KR101412071B1 (ko) * 2007-10-30 2014-06-26 삼성전자주식회사 Ｉｓｉ 제어 방법 및 그 방법을 이용하는 반도체 메모리장치
KR101642849B1 (ko) 2009-06-02 2016-07-27 삼성디스플레이 주식회사 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
KR101072608B1 (ko) 2009-06-17 2011-10-12 (주)엠씨테크놀로지 타이밍 제어기, 이를 이용하여 데이터 신호의 전송을 제어하는 장치
KR101626742B1 (ko) * 2009-12-31 2016-06-03 엘지디스플레이 주식회사 멀티 영상 표시 시스템
KR101689301B1 (ko) 2010-04-13 2016-12-26 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049854A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 컨버터 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US9697756B2 (en) 2017-07-04
US20160063945A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR101642849B1 (ko) 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
KR102423007B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
CN101371292B (zh) 用于控制立体眼镜遮光器的系统和方法
US10904507B2 (en) Single display pipe multi-view frame composer method and apparatus
KR102438619B1 (ko) 유기 발광 표시 장치를 포함하는 전자 기기, 및 유기 발광 표시 장치를 포함하는 전자 기기의 열화 보상 방법
KR102193918B1 (ko) 표시 장치의 동작 방법
US10127701B2 (en) Image processing apparatus and control method thereof
US10074203B2 (en) Overlay for display self refresh
EP2688038A1 (en) Image data scaling method and image display apparatus
KR101852349B1 (ko) 입체 영상 표시 방법 및 입체 영상 표시 장치
KR102061869B1 (ko) 전자 장치 및 영상 표시 방법
CN107079198B (zh) 显示装置、系统及其控制方法
US20120120057A1 (en) Display Driver Circuit, Operating Method Thereof, and User Device Including the Same
US10002409B2 (en) Image signal providing apparatus and image signal providing method
KR20160025644A (ko) 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102357378B1 (ko) 영상 처리 장치 및 이를 포함하는 표시 장치
TWI490746B (zh) 應用於觸控與可切換２ｄ／３ｄ模式的控制系統
KR102458405B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102423602B1 (ko) 영상 처리 방법, 영상 처리 방법을 수행하는 영상 처리 장치, 및 영상 처리 장치를 포함하는 표시 장치
KR102580524B1 (ko) 프레임 레이트를 조절하여 소비 전력을 감소시키기 위한 디스플레이 구동 회로
JP2012242729A (ja) データ処理装置、データ処理方法、およびプログラム
CN114387914A (zh) 用于高动态范围后处理的系统和显示装置
CN117496863A (zh) 显示装置
KR101227518B1 (ko) 전자 장치 및 입체영상 디스플레이 방법
KR20120087739A (ko) 입체영상 재생 장치 및 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination